CN101106175A - 具有不同相变材料的小功率相变存储单元 - Google Patents

具有不同相变材料的小功率相变存储单元 Download PDF

Info

Publication number
CN101106175A
CN101106175A CNA2007101272910A CN200710127291A CN101106175A CN 101106175 A CN101106175 A CN 101106175A CN A2007101272910 A CNA2007101272910 A CN A2007101272910A CN 200710127291 A CN200710127291 A CN 200710127291A CN 101106175 A CN101106175 A CN 101106175A
Authority
CN
China
Prior art keywords
phase
change material
memory cell
heat insulator
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101272910A
Other languages
English (en)
Inventor
托马斯·哈普
扬·鲍里斯·菲利普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda North America Corp
Original Assignee
Qimonda North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda North America Corp filed Critical Qimonda North America Corp
Publication of CN101106175A publication Critical patent/CN101106175A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Abstract

一种存储单元，包括：第一电极和相对的第二电极；以及第一电极与第二电极之间的存储堆叠。该存储堆叠包括：与第一电极相接触的第一层热绝缘材料、与第二电极相接触的第二层热绝缘材料、以及第一层热绝缘材料与第二层热绝缘材料之间的相变材料。就此而言，相变材料限定的有源区宽度小于第一层热绝缘材料和第二层热绝缘材料的宽度。

Description

具有不同相变材料的小功率相变存储单元
技术领域
本发明涉及一种具有不同相变材料的小功率相变存储单元。
背景技术
半导体存储器为电子器件提供记忆存储，并且在电子产品行业变得很流行。通常，多个半导体芯片被典型地制作在(或设置于)硅晶片上。各半导体芯片分别与硅片分离，以便随后在电子器件中用作存储器。就此而言，半导体芯片包括存储单元阵列，这些存储单元被构造成存储可回收数据，由逻辑值为0和1来表征。
一种半导体存储器为电阻存储器。这些电阻存储器通常使用两个或多个不同电阻值的可转接电阻器，以限定存储器中的单元状态，用于存储数据。一种特殊类型的电阻存储器为相变存储器。在相变存储单元的一种公知结构中，存储单元形成在相变存储材料与电极的交接处。通过电极传递的适当值的能量加热该相变存储单元，从而影响其原子结构中的相变/状态变化。该相变存储单元可以选择性地在逻辑值0与1之间切换，例如，并且/或者选择性地在多个逻辑状态之间切换。
呈现上述相变记忆特性的材料包含周期表中的VI族元素(诸如碲和硒)及其合金，称为硫族化物或硫族材料。其它非硫族化物材料也呈现相变记忆特性。
一种相变存储单元的原子结构可以在非晶态与一个或多个晶态之间转换。非晶态下的电阻比晶态下的电阻高，并且通常包括仅具有短程配位的无序原子结构。相反，每个晶态通常均具有更为有序的原子结构以及较低的电阻(且导电性高)。
当维持在结晶温度(或稍高于结晶温度)时，相变材料的原子结构变得更有序。随后材料的慢冷使得原子结构以高度有序的(结晶)状态稳定地定向。恢复原状，或重设为非晶态，例如在硫族化物材料中，局部温度通常升高到熔化温度(大约600摄氏度)以上，以实现更随机的原子结构，然后迅速冷却，以将原子结构“锁定”在非晶态。
存储单元中的温度诱发设定/停留变化在每个单元内形成局部升高的温度或热点。存储单元中的热点需要增大电流(以及功率)，以重设存储单元中的存储状态。一般而言，希望减小改变存储单元中存储状态所需的功率，以便能够使用更小的选择器件，从而减小存储器件的整体尺寸。
基于这些和其它的原因，提出了本发明。
发明内容
本发明的一方面提供了一种存储单元，该存储单元包括：第一电极和相对的第二电极，以及位于第一电极与第二电极之间的存储堆叠。该存储堆叠包括：与第一电极相接触的第一层热绝缘材料、与第二电极相接触的第二层热绝缘材料、以及位于第一层热绝缘材料与第二层热绝缘材料之间的相变材料。就此而言，相变材料限定了有源区宽度，该宽度小于第一层热绝缘材料和第二层热绝缘材料的宽度。
附图说明
附图被包括进来以提供对本发明的进一步理解，并结合于说明书中并构成本说明书的一部分。附图示出了本发明的实施例，并与说明书文字部分一起用来解释本发明的原理。由于参照下面的详细描述将更好地理解本发明，所以本发明的其它实施例以及本发明的多个预期优点将很容易认识到。附图中的元件不必相对彼此成比例。相同的参考标号表示相应的类似部件。
图1示出了根据本发明一个实施例的包括存储单元的存储器件的简化框图。
图2示出了根据本发明一个实施例的存储单元的剖面图。
图3示出了根据本发明一个实施例的设置在预处理的晶片上的相变材料的堆叠的剖面图。
图4示出了根据本发明一个实施例的沉积在相变材料的堆叠上的电极层的剖面图。
图5示出了根据本发明一个实施例的沉积在存储单元的电极层上的抗蚀剂和掩模的剖面图。
图6示出了根据本发明一个实施例的在干蚀刻之后的相变材料堆叠的剖面图。
图7示出了根据本发明一个实施例的在湿回蚀刻(pull-backetch)之后的相变材料的堆叠的剖面图。
图8示出了根据本发明一个实施例的相变材料的堆叠周围的绝缘材料的剖面图。
图9示出了根据本发明一个实施例的存储单元的平坦化的绝缘材料。
图10示出了根据本发明一个实施例的具有相变材料堆叠和栓塞沉陷垫(plug landing pad)的存储单元的剖面图。
图11示出了根据本发明另一实施例的存储单元的剖面图。
图12示出了根据本发明另一实施例的存储单元中的相变材料的堆叠的剖面图。
图13示出了根据本发明另一实施例的存储单元中的相变材料的堆叠的剖面图。
图14示出了根据本发明一个实施例的存储单元中的相变材料的梯度的剖面图。
具体实施方式
图1示出了根据本发明一个实施例的存储器件100的简化框图。存储器件100包括写脉冲发生器102、分配电路104、存储单元106a、106b、106c、和106d、以及读出电路108。在一个实施例中，存储单元106a-106d为相变存储单元，其有利地在单元内采用非晶相到晶相转变的存储材料，用于在存储器中存储数据。写脉冲发生器102通过信号路径110电耦合于分配电路104。分配电路104分别通过信号路径112a-112d电耦合于存储单元106a-106d，并通过信号路径114电耦合于读出电路108。写脉冲发生器102通过信号路径116电耦合于读出电路108。每个存储单元106a-106d均可以被编程为与特定电阻值相关联的存储状态，并且利用合适的电写手段(electrical write strategy)来控制该电阻值。
这里使用的术语“电耦合”并不意味着元件必须直接耦合在一起，而是可以在“电耦合”元件之间设置中间元件。
在一个实施例中，每个相变存储单元106a-106d均包括提供数据存储位置的相变材料。用于相变存储单元的有源区是相变材料在晶态与非晶态之间转变的转变区，用于存储一个比特、1.5比特、两个比特、或多个比特的数据。
在一个实施例中，写脉冲发生器102产生电流或电压脉冲，该脉冲经由分配电路104可控制地流向存储单元106a-106d。在一个实施例中，分配电路104包括使电流或电压脉冲可控制地流向存储单元的多个晶体管。
在一个实施例中，存储单元106a-106d包括相变材料，在温度变化的影响下，该相变材料可以从非晶态转变到晶态，或从晶态转变到非晶态。这些晶体存储状态对于将数据存储在存储器件100中是有利的。可以将存储状态分配给位值，诸如位值“0”和“1”。存储单元106a-106d的这些位状态在其电阻率方面显著不同。在非晶态中，相变材料呈现出显著高于晶态的电阻率。以这种方式，读出放大器108读取单元阻值，以便确定分配给特定存储单元106a-106d的位值。
为了对存储器件100内的存储单元106a-106d之一进行编程，写脉冲发生器102产生用于加热目标存储单元中的相变材料的电流或电压脉冲。在一个实施例中，写脉冲发生器102产生适当的电流或电压脉冲，该电流或电压脉冲被供给到分配电路104，然后被分配到适当的目标存储单元106a-106d。根据是否设定或重新设定存储单元来控制电流或电压脉冲的幅值和持续时间。通常，存储单元的“设定”操作将目标存储单元的相变材料加热到高于其结晶温度(但低于其熔化温度)足够长时间，以达到晶态。通常，存储单元的“重新设定”操作将目标存储单元的相变材料加热到高于其熔化温度，然后迅速地淬火/冷却该材料，从而达到非晶态。
本发明的另一方面提供了一种包括例如在蚀刻速率上的变化的多层相变材料的存储单元堆叠。堆叠中每层厚度的选择性控制与堆叠中各层之间的在蚀刻速率上的变化相结合，使得能够通过受控的堆叠的部分的底切蚀刻来精确控制堆叠的几何排列、尺寸和形状。堆叠内不同相变材料的受控的底切蚀刻提供了存储单元，这些存储单元具有穿过堆叠的合适的窄电流通路，在改变存储单元中的存储状态时需要更小的功率，这使得能够使用更小的选择器件，从而减小存储器件的整体尺寸。
图2-11示出了具有有源区的小功率存储单元的各种实施例，该有源区使得较大的存储变化温度梯度远离相对电极，以提供改进的存储单元寿命和持续时间。通常，相变材料的堆叠设置在限定有源区宽度的相对电极之间，该有源区宽度小于堆叠的第一相变材料和第二相变材料的宽度。所得到的相变存储单元在改变存储单元中的存储状态时需要更小的功率，这使得能够使用更小的选择器件，从而减小存储器件的整体尺寸。小功率相变存储单元通常包括通过存储元件内的不同相变材料的受控底切蚀刻而制造的多个存储元件。
图2示出了根据本发明一个实施例的存储单元106的剖面图。在一个实施例中，存储单元106包括第一电极120、相对的第二电极122、以及在第一电极120与第二电极122之间延伸的相变材料堆叠124。在一个实施例中，在第一电极120与堆叠124之间设置有附加导电层(未示出，但例如参照图12中的层220)。在一个实施例中，形成在附加导电层与堆叠124之间的界面为原位界面(in-situ interface)。
在一个实施例中，相变材料堆叠124包括：与第一电极120相接触的第一绝缘层126、与第二电极122相接触的第二绝缘层128、以及第一绝缘层126与第二绝缘层128之间的相变材料130，其中，层126、128可以包含相变材料，并且相变材料130被选择成具有比层126、128都高的电阻率。在一个实施例中，层126、128包含相变材料，使得相变材料堆叠124包含与第一电极120相接触的第一相变材料126、与第二电极122相接触的第二相变材料128、以及第一相变材料126与第二相变材料128之间的第三相变材料130。在一个实施例中，堆叠124包括相变材料的连续梯度，最佳如图19所示。
隔离材料132包围相变材料堆叠124和第二电极122。在一个实施例中，隔离材料132为绝缘介电质，并且包含例如二氧化硅(SiO2)、多孔氧化物绝缘体、低k绝缘材料、或其它合适的绝缘材料。
在一个实施例中，例如，栓塞沉陷垫134接着耦合至存储单元106，以便使存储单元106能够电连接至分配电路104(图1)。在一个实施例中，栓塞沉陷垫134为金属垫，包含氮化钛(TiN)、钨(W)、氮化钽(TaN)、铜垫、或其它合适电极材料的垫。在一个实施例中，直接在被设为预处理晶片136的部件的电极栓塞120上制造存储单元106，最佳如图3A和图3B所示。在一个实施例中，预处理晶片136包括设置在电介质场138内的电极栓塞120。
在一个实施例中，相变材料堆叠124限定有源区140，该有源区具有的宽度D3既小于第一相变材料126的宽度D1又小于第二相变材料128的宽度D2。具体地，第三相变材料130限定了有源区宽度D3，该宽度D3既小于第一相变材料126的宽度D1又小于第二相变材料128的宽度D2。
有源区140为存储单元106提供了降低的功率/电流消耗。有源区140限定的宽度D3小于宽度D1和D2，使得单元106内的最大温度梯度将出现在有源区140中。因此，有源区140将单元106内的这个最大温度梯度区域定位得远离电极120、122，使得提高存储寿命和耐用性。
在一个实施例中，宽度D3小于宽度D1，并且宽度D1小于宽度D2。在另一实施例中，宽度D3小于宽度D2，并且宽度D2小于宽度D1。通常，宽度D1和D2在约10-100nm之间，并且宽度D3小于宽度D1和D2，其中宽度D3在约5-50nm之间。
第一电极120和第二电极122包含氮化钛(TiN)、氮化钽(TaN)、钨(W)、或其它合适的电极材料。在一个实施例中，电极栓塞120为TiN栓塞、钨栓塞、铜栓塞、或其它合适电极材料的栓塞。在一个实施例中，栓塞120、122包括不同材料的堆叠，诸如包含设置在W上的TiN的堆叠。
在一个实施例中，每种相变材料126、128和130均包含硫族化物合金，该硫族化物合金具有来自周期表中VI族元素的一种或多种元素，诸如碲和/或硒和/或硫及其合金。在一个实施例中，至少一种相变材料126、128和130包含硫族化物合金，该硫族化物合金具有来自周期表中VI族元素的一种或多种元素，诸如碲和/或硒和/或硫及其合金。在另一实施例中，一种或多种相变材料126、128和130为无硫族元素，即不包含碲、硒、硫、及其合金的相变材料。用于相变材料堆叠124的合适材料包含例如GeSbTe、SbTe、GeTe、AgInSbTe、GeSb、GaSb、InSb、GeGaInSb的化合物。
在另一实施例中，堆叠124包含Ge、Sb、Te、Ga、As、In、Se、和S中的一种或多种元素。在另一实施例中，堆叠124包含上述相变材料的连续梯度。此外，一种或多种相变材料126、128和130可以选择性地掺杂氮、氧、硅、或其它合适的材料。
相变材料堆叠124包括设置在第一相变材料126与第二相变材料128之间的第三相变材料130。通常，并且最佳如图8所示，第三相变材料130限定相对于反应蚀刻化学过程的蚀刻速率，该蚀刻速率大于第一相变材料126或第二相变材料128相对于同一反应蚀刻化学过程的蚀刻速率。
例如，在一个实施例中，第三相变材料130对于给定蚀刻剂具有约5nm/h至约30nm/h之间的蚀刻速率。在一个实施例中，给定蚀刻剂具有的碱性PH值约为11，并且第三相变材料130具有约20nm/h的蚀刻速率，而第一相变材料126和第二相变材料128具有小于5nm/h的蚀刻速率。因此，在给定蚀刻剂的蚀刻期间，第三相变材料130被蚀刻的程度大于第一相变材料126或第二相变材料128。以这种方式，第三相变材料130被减小至宽度D3，该宽度D3小于第一相变材料126的宽度D1或第二相变材料128的宽度D2。
在一个实施例中，第一相变材料126不同于第二相变材料128，并且第二相变材料128不同于第三相变材料130。在另一实施例中，第一相变材料126基本上与第二相变材料128相同，而第三相变材料130不同于第一相变材料126。
通常，希望第三相变材料130具有的电阻率大于第一相变材料126的电阻率和第二相变材料128的电阻率。
通常，晶态相变材料具有大于非晶态相变材料的蚀刻速率。就此而言，期望限定有源区140的第三相变材料130具有的结晶温度不同于第一相变材料126的结晶温度，也不同于第二相变材料128的结晶温度。优选地，第三相变材料130具有低于第一相变材料126和第二相变材料128的结晶温度，使得退火处理期间，第三相变材料130被退火以限定增大的结晶程度。以这种方式，当退火时，第三相变材料130具有的蚀刻速率将大于第一相变材料126和第二相变材料128的蚀刻速率。
图3-10示出了与具有有源区的小功率存储单元的制造有关的各种实施例，该有源区使得较大的存储变化温度梯度远离相对电极，以提供改进的存储单元寿命和持续时间。通常，材料堆叠被设置成例如包括具有不同蚀刻速率的多层相变材料。堆叠中每层厚度的选择性控制，与堆叠中层之间的蚀刻速率变化相结合，使得能够通过受控的底切蚀刻堆叠的一部分来精确控制堆叠的几何排列、尺寸和形状。堆叠内不同相变材料的受控的底切蚀刻提供了存储单元，这些存储单元具有穿过堆叠的合适的窄电流通路，在改变存储单元中的存储状态时需要更小的功率，这使得能够使用更小的选择器件，从而减小存储器件的整体尺寸。
图3示出了根据本发明一个实施例的设置在预处理晶片136上的相变材料堆叠144的剖面图。堆叠144包括：与第一电极120相接触的第一层相变材料126a、与第二层相变材料128a、以及在第一层相变材料126a与第二层相变材料128a之间延伸的第三层相变材料130a。
在一个实施例中，利用化学气相沉积(CVD)、原子层沉积(ALD)、金属有机化学气相沉积(MOCVD)、等离子气相沉积(PVD)、喷射气相沉积(JVD)、或其它合适的沉积技术来沉积第一层相变材料126a。
在一个实施例中，利用CVD、ALD、MOCVD、PVD、JVD、或其它合适的沉积技术来将第三层相变材料130a沉积在第一层相变材料126a上。
在一个实施例中，利用CVD、ALD、MOCVD、PVD、JVD、或其它合适的沉积技术来将第二层相变材料128a沉积在第三层相变材料130a上。
图4示出了根据本发明一个实施例的沉积在相变材料堆叠144上的电极层122a的剖面图。在一个实施例中，利用CVD、ALD、MOCVD、PVD、JVD、或其它合适的沉积技术来将电极层122a沉积在第二层相变材料128a上。
图5示出了根据本发明一个实施例的沉积在电极层122a上的掩模层148的剖面图。在一个实施例中，掩膜层148为涂覆在电极层122a上的光阻/抗反射层组合物。例如，在柱形(pillar)干蚀刻之后光阻/抗反射层组合物被剥离，或在回蚀刻之后被剥离。
在一个实施例中，掩膜层148为沉积在电极层122a上的硬掩模，并且包括例如通过合适的沉积技术(诸如CVD、ALD、MOCVD、PVD、和/或JVD)而沉积的氮化硅。在一个实施例中，掩膜层148为包括硅氮化物(诸如SiN、SiON、或其它合适的蚀刻阻止材料)的蚀刻阻止层。就此而言，在合适的机械处理中，诸如化学机械抛光/平坦化工艺中，无需之前的剥离处理，可以去除或平坦化掩模层148。在一个实施例中，选择掩膜层148，以限定第一层相变材料126a和第二层相变材料128a之一或两者的宽度(图2)。
图6示出了根据本发明一个实施例的在对相变材料堆叠144(图5)干蚀刻之后的剖面图。在一个实施例中，开始电极层122a和堆叠144(图5)的干蚀刻，以限定具有相变材料堆叠124的柱。相变材料堆叠124包括第一相变材料126、第二相变材料128、和第三相变材料130，每一相变材料具有的宽度均与掩膜层148的宽度限定的基本相等。
在一个实施例中，相变材料堆叠124被退火，以选择性地使相变材料126、128和130中的一个或多个结晶。在一个实施例中，选择第三相变材料130，使之具有低于第一相变材料126和第二相变材料128的结晶温度，使得在退火之后，第三相变材料130具有增大的结晶程度。第三相变材料130结晶的选择性增加使得第三相变材料130具有这样一个相对于反应蚀刻化学过程的蚀刻速率，即该蚀刻速率大于第一相变材料126和第二相变材料128相对于同一反应蚀刻化学过程的蚀刻速率。
图7示出了根据本发明一个实施例的在底切蚀刻之后的堆叠124的剖面图。在一个实施例中，底切蚀刻为湿化学回蚀刻，用于回蚀刻硬掩模148(图6)并底切蚀刻第三相变材料130。在一个实施例中，图7中示出的底切蚀刻在气相蚀刻反应器中的气相中完成，或可替换地，底切蚀刻为等离子干蚀刻。就此而言，选择第三相变材料130，使之具有这样一个相对于所采用的蚀刻化学过程的蚀刻速率，即该蚀刻速率大于第一相变材料126和第二相变材料128相对于同一蚀刻化学过程的蚀刻速率。以这种方式，在完成底切蚀刻之后，第三相变材料130的宽度D3小于第二相变材料128的宽度D2。
图8示出了根据本发明一个实施例的沉积在堆叠124周围的以使得存储单元106绝缘的绝缘材料132的剖面图。在一个实施例中，绝缘材料132为低k绝缘材料。合适的绝缘材料包括二氧化硅、硅氮化物、多孔氧化物、或其它合适的氧化物绝缘材料。在一个实施例中，通过高密度等离子化学气相沉积(HDP CVD)而沉积绝缘材料132。在一个实施例中，采用基于HDP CVD工艺的射频，以沿较高方位要素(诸如堆叠124)沉积二氧化硅绝缘材料132。
图9示出了根据本发明一个实施例的包括平坦化绝缘层132的存储单元106。在一个实施例中，在化学机械抛光(CMP)工艺中平坦化绝缘材料132，但其它合适的平坦化工艺也是可行的。在一个实施例中，CMP工艺在顶部电极122被停止，CMP工艺包括对于顶部电极金属化的选择性。
图10示出了根据本发明一个实施例的在存储单元106上形成的栓塞沉陷垫134。在一个实施例中，例如，栓塞沉陷垫134包含氮化钛(TiN)的毯覆式金属沉积，接着是光刻和蚀刻工艺。在一个实施例中，栓塞沉陷垫134包含利用双大马士革工艺进行的Al/Cu金属化。在另一实施例中，栓塞沉陷垫134为栓塞形成工艺中沉积的钨垫。
图2-10示出了适于制造存储单元106的示例性实施例。存储单元106包括第一电极120、相对第二电极122、以及在第一电极120与第二电极122之间延伸的相变材料堆叠124。栓塞沉陷垫134被设置成能够将存储单元106电连接至分配电路104(图1)。第三相变材料130的宽度D3窄于堆叠124的其它层的宽度，并限定了有源区140(图2)，并且存储单元106为小功率单元，使得较大的存储变化温度梯度远离电极120、122，以提供具有改进寿命和持续时间的存储单元106。
图11示出了具有有源区的小功率存储单元的另一实施例，该有源区使得较大的存储变化温度梯度远离相对电极，以提供改进的存储单元寿命和持续时间。通常，相变材料堆叠设置在相对电极之间，该相对电极限定的有源区宽度小于堆叠的第一相变材料和第二相变材料的宽度。
图11示出了根据本发明另一实施例的存储单元206的剖面图。在一个实施例中，存储单元206制作在设置于预处理晶片136中的栓塞120上，并且包括与栓塞120相接触的专用电极220。
存储单元206包括第一电极220、相对第二电极222、以及在第一电极220与第二电极222之间延伸的相变材料堆叠224。在一个实施例中，相变材料堆叠224包括：与第一电极220接触的第一相变材料226、与第二电极222接触的第二相变材料228、以及第一相变材料226与第二相变材料228之间的第三相变材料230。在另一实施例中，堆叠224包括相变材料的连续梯度，最佳如图14所示。
绝缘材料232环绕相变材料堆叠224和电极220、222。在一个实施例中，绝缘材料232为绝缘电介质，并且包括例如二氧化硅(SiO2)、多孔氧化物绝缘体、低k绝缘材料。或其它合适的绝缘材料。
在一个实施例中，例如，除了下层(未示出)之外，垫和其它的上层(未示出)顺序地耦合至存储单元206，以能够将存储单元206电连接至分配电路104(图1)。
在一个实施例中，第一相变材料226不同于第二相变材料228，并且第二相变材料228不同于第三相变材料230。在另一实施例中，第一相变材料226基本上与第二相变材料228相同，而第三相变材料230不同于第一相变材料226。
图12-14示出了具有有源区的小功率存储单元的其它实施例，该有源区使得较大的存储变化温度梯度远离相对电极，以提供改进的存储单元寿命和持续时间。通常，相变材料的堆叠设置在相对电极之间，该相对电极限定的有源区宽度小于堆叠的第一相变材料和第二相变材料的宽度。
图12示出了根据本发明另一实施例的存储单元306中的相变材料的堆叠324的剖面图。存储单元306包括第一电极320、相对第二电极322、以及在第一电极320与第二电极322之间延伸的相变材料堆叠324。
在一个实施例中，相变材料堆叠324包括：与第一电极320接触的第一相变材料326、与第二电极322接触的第二相变材料328、以及第一相变材料326与第二相变材料328之间的第三相变材料330。绝缘材料332环绕相变材料堆叠324和电极320、322。
在一个实施例中，第一相变材料326不同于第二相变材料328，并且第二相变材料328不同于第三相变材料330，但其它合适的组合也是可行的。
在一个实施例中，最佳如图1 2所示，第一相变材料326和第三相变材料330各自限定相对于反应蚀刻化学过程的蚀刻速率，该蚀刻速率大于第二相变材料328相对于同一反应蚀刻化学过程的蚀刻速率。因此，在回蚀刻或湿反应蚀刻期间，第一相变材料326的宽度D1和第三相变材料330的宽度D3各自小于第二相变材料328的宽度D2。由于第三相变材料330的宽度D3在堆叠324内是最窄的，所以在改变存储单元306中的存储状态时消耗的功率较少，并且较大的存储变化温度梯度远离相对电极320、322。
图13示出了根据本发明另一实施例的存储单元406中的相变材料堆叠424的剖面图。存储单元406包括第一电极420、相对第二电极422、以及在第一电极420与第二电极422之间延伸的相变材料堆叠424。
在一个实施例中，相变材料堆叠424包括：与第一电极420接触的第一相变材料426、与第二电极422接触的第二相变材料428、以及第一相变材料426与第二相变材料428之间的第三相变材料430。绝缘材料432环绕相变材料堆叠424和电极420、422。
在一个实施例中，第一相变材料426不同于第二相变材料428，并且第二相变材料428不同于第三相变材料430，但其它合适的组合也是可行的。
在一个实施例中，第二相变材料428和第三相变材料430限定相对于反应蚀刻化学过程的蚀刻速率，该蚀刻速率大于第一相变材料426相对于同一反应蚀刻化学过程的蚀刻速率。因此，在回蚀刻或湿反应蚀刻期间，第二相变材料428的宽度D2和第三相变材料430的宽度D3均小于第一相变材料426的宽度D1。由于第三相变材料430的宽度D3在堆叠424内是最窄的，所以在改变存储单元406中的存储状态时消耗的功率较少，并且较大的存储变化温度梯度远离相对电极420、422。
图14示出了根据本发明一个实施例的存储单元506中的相变材料梯度524的剖面图。存储单元506包括第一电极520、相对第二电极522、以及在第一电极520与第二电极522之间延伸的相变材料堆叠524。
在一个实施例中，相变材料堆叠524包括：与第一电极520接触的第一相变材料526、与第二电极522接触的第二相变材料528、以及第一相变材料526与第二相变材料528之间的第三相变材料530。绝缘材料532环绕相变材料堆叠524和电极520、522。
在一个实施例中，相变材料堆叠524限定连续的柱形相变材料，其自身又限定电和材料特性的梯度。具体地说，堆叠524的中心部分包括第三相变材料530，并且期望选择和沉积第三相变材料530，以限定相对于反应蚀刻化学过程的蚀刻速率，该蚀刻速率大于第一相变材料526和第二相变材料528相对于同一反应蚀刻化学过程的蚀刻速率。在另一实施例中，期望第三相变材料530限定的电阻率大于第一相变材料526和第二相变材料528的电阻率。
在一个实施例中，第一相变材料526和第三相变材料530限定相对于反应蚀刻化学过程的蚀刻速率，该蚀刻速率大于第二相变材料528相对于同一反应蚀刻化学过程的蚀刻速率。因此，在回蚀刻或湿反应蚀刻期间，第一相变材料526的宽度D1和第三相变材料530的宽度D3小于第二相变材料528的宽度D2。由于第三相变材料530的宽度D3在堆叠524内是最窄的，所以在改变存储单元506中的存储状态时消耗的功率较少，并且较大的存储变化温度梯度远离相对电极520、522。
已经描述了具有有源区的小功率存储单元的各种实施例，该有源区使得较大的存储变化温度梯度远离相对电极，以提供改进的存储单元寿命和持续时间。通常，相变材料堆叠设置在相对电极之间，该相对电极限定的有源区宽度小于堆叠的第一相变材料和第二相变材料的宽度。包括相变材料堆叠的相变存储单元在改变存储单元中的存储状态时消耗较少的功率，这使得能够使用更小的选择器件，从而减小存储器件的整体尺寸。小功率相变存储单元包括通过存储元件内的不同相变材料的受控的底切蚀刻而制造的存储元件。
尽管这里已经示出和描述了具体实施例，但本领域技术人员很容易认识到，在不背离本发明精神的前提下，可以进行各种替换和/或等同实施来代替所示和所述的具体实施例。本申请在于覆盖这里所述具体实施例的任何改变和变化。因此，本发明仅由权利要求及其等同物来限定。

Claims (28)

1.一种存储单元，包括：
第一电极和相对的第二电极；以及
存储堆叠，其包括：与所述第一电极相接触的第一层热绝缘材料、与所述第二电极相接触的第二层热绝缘材料、以及在所述第一层热绝缘材料与所述第二层热绝缘材料之间的相变材料；
其中，所述相变材料限定的有源区宽度小于所述第一层热绝缘材料和所述第二层热绝缘材料中任一个的宽度。
2.根据权利要求1所述的存储单元，其中，所述相变材料以给定反应蚀刻化学过程限定的蚀刻速率大于所述第一层热绝缘材料和所述第二层热绝缘材料中任一个以所述给定反应蚀刻化学过程限定的蚀刻速率。
3.根据权利要求1所述的存储单元，其中，所述有源区宽度在5-50nm之间。
4.根据权利要求1所述的存储单元，其中，所述第一层热绝缘材料和所述第二层热绝缘材料包含基本相同的材料。
5.根据权利要求1所述的存储单元，其中，所述相变材料限定的电阻率大于所述第一层热绝缘材料和所述第二层热绝缘材料中任一个的电阻率。
6.一种存储单元，包括：
第一电极和相对的第二电极；以及
在所述第一电极与所述第二电极之间延伸的相变材料堆叠，其中，所述相变材料堆叠包括：与所述第一电极相接触的第一相变材料、与所述第二电极相接触的第二相变材料、和在所述第一相变材料与所述第二相变材料之间的第三相变材料；其中，所述第三相变材料限定的有源区宽度小于所述第一相变材料和所述第二相变材料的宽度。
7.根据权利要求6所述的存储单元，其中，所述第三相变材料以给定反应蚀刻化学过程限定的蚀刻速率大于所述第一相变材料和所述第二相变材料中任一个以所述给定反应蚀刻化学过程限定的蚀刻速率。
8.根据权利要求6所述的存储单元，其中，所述相变材料堆叠包括至少两种相变材料的梯度，所述梯度包括相对于所述至少两种相变材料在材料特性和电特性方面之一的改变。
9.根据权利要求6所述的存储单元，其中，所述有源区宽度在大约5-50nm之间。
10.根据权利要求6所述的存储单元，其中，所述第一相变材料和所述第二相变材料基本相同，并且所述第三相变材料不同于所述第一和第二相变材料。
11.根据权利要求6所述的存储单元，其中，所述第三相变材料限定的电阻率大于所述第一相变材料和所述第二相变材料中任一个的电阻率。
12.根据权利要求6所述的存储单元，其中，所述第三相变材料具有的结晶温度不同于所述第一和第二相变材料中任一个的结晶温度。
13.一种制造存储单元的方法，包括：
在所述存储单元的顶部电极与底部电极之间沉积相变材料堆叠，所述堆叠包括：与所述底部电极相接触的第一相变材料、与所述顶部电极相接触的第二相变材料、以及在所述第一相变材料和所述第二相变材料之间的第三相变材料；以及选择性地蚀刻所述相变材料堆叠，以限定所述第三相变材料中的有源区，所述有源区的宽度小于所述第一和第二相变材料的蚀刻宽度。
14.根据权利要求13所述的方法，进一步包括：
选择性地至少使所述第三相变材料结晶，使得所述第三相变材料限定的结晶程度大于所述第一和第二相变材料中任一个的结晶程度。
15.根据权利要求13所述的方法，其中，所述第三相变材料相关于一种化学蚀刻剂限定的蚀刻速率大于所述第一和第二相变材料相关于该同一种化学蚀刻剂限定的蚀刻速率。
16.根据权利要求13所述的方法，其中，所述第一相变材料和所述第二相变材料基本相同，并且所述第三相变材料不同于所述第一和第二相变材料。
17.根据权利要求13所述的方法，其中，选择性地蚀刻所述相变材料堆叠包括：对所述第一、第二和第三相变材料中的每一种回蚀刻大约相同的时间。
18.一种制造存储单元的方法，包括：
在预处理的晶片的栓塞上沉积存储堆叠，所述存储堆叠包括：第一和第二层热绝缘材料、在所述第一层热绝缘材料和所述第二层热绝缘材料之间的相变材料、以及与所述第二层热绝缘材料相接触的顶部电极；
用掩膜层涂覆所述顶部电极；
向下穿过所述掩膜层和所述存储堆叠进行干蚀刻，以限定柱形存储单元；以及
提供处理方式以对所述存储堆叠进行底切，使得所述相变材料的宽度小于所述第一和第二热绝缘材料中任一个的宽度。
19.根据权利要求18所述的方法，其中，用于对所述存储堆叠进行底切的处理方式包括湿蚀刻、气体蚀刻、回蚀刻、柱形干蚀刻、和等离子干蚀刻中的一种。
20.根据权利要求19所述的方法，其中，所述回蚀刻包括利用湿化学蚀刻剂进行的蚀刻。
21.根据权利要求18所述的方法，进一步包括：
用绝缘材料填充所述存储单元的蚀刻部分。
22.一种存储器件，包括：
分配电路；
写脉冲发生器，电耦合于所述分配电路；
读出电路，通过信号路径电耦合于所述分配电路并电耦合于所述写脉冲发生器；以及
存储单元阵列，电耦合于所述分配电路，每个存储单元均包括：
存储堆叠，其包括：与第一电极相接触的第一层热绝缘材料、与第二电极相接触的第二层热绝缘材料、以及在所述第一层热绝缘材料和所述第二层热绝缘材料之间的相变材料，其中，所述相变材料限定的有源区宽度小于所述第一层热绝缘材料和所述第二层热绝缘材料中任一个的宽度。
23.根据权利要求22所述的存储器件，其中，所述第一层热绝缘材料为相变材料。
24.根据权利要求22所述的存储器件，其中，所述第二层热绝缘材料为相变材料。
25.根据权利要求22所述的存储器件，其中，所述相变材料以给定反应蚀刻化学过程限定的蚀刻速率大于所述第一层热绝缘材料和所述第二层热绝缘材料以所述给定反应蚀刻化学过程限定的蚀刻速率。
26.根据权利要求22所述的存储器件，其中，所述有源区宽度在大约5-50nm之间。
27.根据权利要求22所述的存储器件，其中，所述第一层热绝缘材料和所述第二层热绝缘材料包含基本相同的材料。
28.根据权利要求22所述的存储器件，其中，所述相变材料限定的电阻率大于所述第一层热绝缘材料和所述第二层热绝缘材料中任一个的电阻率。
CNA2007101272910A 2006-07-10 2007-07-10 具有不同相变材料的小功率相变存储单元 Pending CN101106175A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/483,873 2006-07-10
US11/483,873 US7663909B2 (en) 2006-07-10 2006-07-10 Integrated circuit having a phase change memory cell including a narrow active region width

Publications (1)

Publication Number Publication Date
CN101106175A true CN101106175A (zh) 2008-01-16

Family

ID=38542955

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101272910A Pending CN101106175A (zh) 2006-07-10 2007-07-10 具有不同相变材料的小功率相变存储单元

Country Status (5)

Country Link
US (1) US7663909B2 (zh)
EP (1) EP1879232B1 (zh)
JP (1) JP2008072088A (zh)
KR (1) KR20080005886A (zh)
CN (1) CN101106175A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104111A (zh) * 2009-11-25 2011-06-22 三星电子株式会社 形成可变电阻存储器件的方法
CN105304814A (zh) * 2009-04-07 2016-02-03 美光科技公司 半导体处理
CN108231116A (zh) * 2016-12-15 2018-06-29 华邦电子股份有限公司 阻变存储器装置及其制造方法
CN113471358A (zh) * 2020-03-30 2021-10-01 意法半导体(克洛尔2)公司 具有两个相变存储器的电子芯片
CN114512601A (zh) * 2022-01-28 2022-05-17 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) * 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7394088B2 (en) * 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7531825B2 (en) * 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7560337B2 (en) * 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US7863655B2 (en) * 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7456460B2 (en) * 2007-01-29 2008-11-25 International Business Machines Corporation Phase change memory element and method of making the same
US7619311B2 (en) * 2007-02-02 2009-11-17 Macronix International Co., Ltd. Memory cell device with coplanar electrode surface and method
US8008643B2 (en) * 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
US7956344B2 (en) 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
TWI402980B (zh) 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US8158965B2 (en) 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
US7852658B2 (en) 2008-03-14 2010-12-14 Micron Technology, Inc. Phase change memory cell with constriction structure
US8084842B2 (en) * 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
US8030634B2 (en) 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US7791057B2 (en) * 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8077505B2 (en) * 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8415651B2 (en) * 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8134857B2 (en) * 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US20100019215A1 (en) * 2008-07-22 2010-01-28 Macronix International Co., Ltd. Mushroom type memory cell having self-aligned bottom electrode and diode access device
US7888165B2 (en) 2008-08-14 2011-02-15 Micron Technology, Inc. Methods of forming a phase change material
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7834342B2 (en) 2008-09-04 2010-11-16 Micron Technology, Inc. Phase change material and methods of forming the phase change material
US7719913B2 (en) * 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) * 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8036014B2 (en) * 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US8907316B2 (en) * 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
US8664689B2 (en) 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) * 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) * 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8084760B2 (en) 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) * 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) * 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8350316B2 (en) 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
FR2995443B1 (fr) * 2012-09-10 2014-09-26 St Microelectronics Crolles 2 Cellule memoire a changement de phase
JP2014216553A (ja) * 2013-04-26 2014-11-17 株式会社東芝 抵抗変化型記憶装置
KR20150085155A (ko) * 2014-01-13 2015-07-23 에스케이하이닉스 주식회사 상변화 구조물을 갖는 반도체 집적 회로 장치 및 그 제조방법
TWI549229B (zh) 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
CN107482118B (zh) * 2015-07-07 2020-04-03 江苏时代全芯存储科技股份有限公司 相变化记忆体的制备方法
US11035044B2 (en) * 2017-01-23 2021-06-15 Versum Materials Us, Llc Etching solution for tungsten and GST films
EP3570339B1 (en) * 2018-05-17 2020-12-30 IMEC vzw Switching device with active portion switching from insulating state to conducting state
US11647683B2 (en) 2019-09-20 2023-05-09 International Business Machines Corporation Phase change memory cell with a thermal barrier layer
US20230077912A1 (en) * 2021-09-15 2023-03-16 International Business Machines Corporation Phase change memory cell with superlattice based thermal barrier

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1318552A1 (en) * 2001-12-05 2003-06-11 STMicroelectronics S.r.l. Small area contact region, high efficiency phase change memory cell and fabrication method thereof
KR100543445B1 (ko) * 2003-03-04 2006-01-23 삼성전자주식회사 상변화 기억 소자 및 그 형성방법
US7227170B2 (en) * 2003-03-10 2007-06-05 Energy Conversion Devices, Inc. Multiple bit chalcogenide storage device
JP2005150243A (ja) * 2003-11-12 2005-06-09 Toshiba Corp 相転移メモリ
US7485891B2 (en) * 2003-11-20 2009-02-03 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
KR100568109B1 (ko) * 2003-11-24 2006-04-05 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR100564608B1 (ko) * 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
KR100668825B1 (ko) * 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변화 기억 소자 및 그 제조방법
KR100695682B1 (ko) * 2004-12-31 2007-03-15 재단법인서울대학교산학협력재단 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법
KR100657956B1 (ko) * 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
US7973301B2 (en) * 2005-05-20 2011-07-05 Qimonda Ag Low power phase change memory cell with large read signal
US7973384B2 (en) * 2005-11-02 2011-07-05 Qimonda Ag Phase change memory cell including multiple phase change material portions

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304814A (zh) * 2009-04-07 2016-02-03 美光科技公司 半导体处理
CN105304814B (zh) * 2009-04-07 2020-08-04 美光科技公司 半导体处理
CN102104111A (zh) * 2009-11-25 2011-06-22 三星电子株式会社 形成可变电阻存储器件的方法
CN108231116A (zh) * 2016-12-15 2018-06-29 华邦电子股份有限公司 阻变存储器装置及其制造方法
CN108231116B (zh) * 2016-12-15 2020-12-15 华邦电子股份有限公司 阻变存储器装置及其制造方法
CN113471358A (zh) * 2020-03-30 2021-10-01 意法半导体(克洛尔2)公司 具有两个相变存储器的电子芯片
CN114512601A (zh) * 2022-01-28 2022-05-17 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法

Also Published As

Publication number Publication date
US7663909B2 (en) 2010-02-16
EP1879232A2 (en) 2008-01-16
US20080006811A1 (en) 2008-01-10
EP1879232A3 (en) 2011-08-10
KR20080005886A (ko) 2008-01-15
EP1879232B1 (en) 2013-08-28
JP2008072088A (ja) 2008-03-27

Similar Documents

Publication Publication Date Title
CN101106175A (zh) 具有不同相变材料的小功率相变存储单元
US8896045B2 (en) Integrated circuit including sidewall spacer
US7220983B2 (en) Self-aligned small contact phase-change memory method and device
US8796101B2 (en) Memory device
CN101170120B (zh) 具双存取元件的相变化存储单元
US7825398B2 (en) Memory cell having improved mechanical stability
JP4722634B2 (ja) オボニック閾値スイッチを有する相変化メモリ
US7642622B2 (en) Phase changeable memory cells and methods of forming the same
US7842536B2 (en) Vacuum jacket for phase change memory element
US9000408B2 (en) Memory device with low reset current
US7993962B2 (en) I-shaped phase change memory cell
US7422926B2 (en) Self-aligned process for manufacturing phase change memory cells
US20120298946A1 (en) Shaping a Phase Change Layer in a Phase Change Memory Cell
KR20020007341A (ko) 개선된 접점을 갖는 전기적으로 프로그램가능한 메모리 소자
CN101295729A (zh) 包括隔离材料层的集成电路
CN101170077A (zh) 有较小主动与接触区域的电阻随机存取存储器的制造方法
US8254166B2 (en) Integrated circuit including doped semiconductor line having conductive cladding
US7755074B2 (en) Low area contact phase-change memory
US11903334B2 (en) Memory devices and methods of forming the same
US20240099168A1 (en) Phase change memory cell
US20240099164A1 (en) Phase change memory cell
US10916584B2 (en) Semiconductor device including a data storage pattern and a method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication