CN108123033B - 阻变随机存储器存储单元及其制作方法、电子装置 - Google Patents
阻变随机存储器存储单元及其制作方法、电子装置 Download PDFInfo
- Publication number
- CN108123033B CN108123033B CN201611076209.1A CN201611076209A CN108123033B CN 108123033 B CN108123033 B CN 108123033B CN 201611076209 A CN201611076209 A CN 201611076209A CN 108123033 B CN108123033 B CN 108123033B
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- random access
- access memory
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 230000005055 memory storage Effects 0.000 title claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 215
- 230000008859 change Effects 0.000 claims abstract description 66
- 239000007772 electrode material Substances 0.000 claims abstract description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 239000000463 material Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000011229 interlayer Substances 0.000 claims abstract description 33
- 238000003860 storage Methods 0.000 claims abstract description 24
- 238000005520 cutting process Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 29
- 230000015654 memory Effects 0.000 claims description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 10
- 229910052709 silver Inorganic materials 0.000 claims description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 9
- 239000004332 silver Substances 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims description 3
- 239000005751 Copper oxide Substances 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910000431 copper oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 229910021645 metal ion Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910003811 SiGeC Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000007784 solid electrolyte Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- -1 e.g. Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种阻变随机存储器存储单元及其制作方法、电子装置，该阻变随机存储器存储单元包括：提供半导体衬底，在半导体衬底上形成图形化的第一电极材料层；在第一电极材料层的侧壁上依次形成阻变材料层和第二左电极材料层；在所述半导体衬底形成第一层间介电层，所述第一层间介电层覆盖所述第二电极材料层的侧壁；沿第一方向对述第一电极材料层、阻变材料层和第二左电极材料层进行切割，以形成多个间隔的阻变随机存储器存储单元。该阻变随机存储器存储单元具有改善的工作窗口和存储密度，因而具有更高的存储密度和更低的成本，以及更好地性能。该阻变随机存储器存储单元的制作方法可以提高器件存储密度和工作窗口。该电子装置具有类似的优点。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种阻变随机存储器存储单元及其制作方法、电子装置。
背景技术
阻变随机存储器(RRAM)是一种基于阻值变化来记录存储数据信息的非易失性存储器(NVM)器件。近年来，NVM器件由于其高密度、高速度和低功耗的特点，在存储器的发展当中占据着越来越重要的地位。硅基flash存储器作为传统的NVM器件，已被广泛投入到可移动存储器的应用当中。但是，工作寿命、读写速度的不足，写操作中的高电压及尺寸无法继续缩小等瓶颈已经从多方面限制了flash存储器的进一步发展。作为替代，多种新兴器件作为下一代NVM器件得到了业界广泛的关注，这其中包括铁电随机存储器(FeRAM)、磁性随机存储器(MRAM)、相变随机存储器(PCRAM)、导电桥接随机存储器(CBRAM)等。
导电桥接随机存储器(CBRAM)的原理是导电细丝处于固态电解质/金属氧化物中(写入)或通过施加的偏置电压使导电细丝破裂(擦除)。如铜和银一样可氧化的电极提供了组成绝缘电解质中导电细丝的金属离子的来源，例如使用银阳极来存储离子，锗硫化物玻璃作为电解质，阴极则是惰性钨材料。如图1A和图1B导电桥接随机存储器的存储单元100的一般包括下电极10、电介质开关层11和上电极12，导电桥接随机存储单元及存储器一般采用十字交叉结构(cross bar)，示例性地，下电极沿10纵向布置，上电极12沿横向布置，二者交叉的地方在二者之间形成电介质开关层11。目前导电桥接随机存储器的研究主要集中在使固态电解质/金属氧化物或电介质开关层呈现多种电阻状态，例如呈现三种电阻状态(高阻态、低阻态和中间阻态)，从而使导电桥接随机存储器实现多电平，进而提高存储密度。然而，目前的导电桥接随机存储单元(cell)并不能很好地实现多电平，使得导电桥接随机存储器存储密度难以提高。
因此，需要提出一种新的阻变随机存储器存储单元及其制作方法、电子装置，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提出一种阻变随机存储器存储单元及其制作方法，可以改善了工作窗口和存储密度，进而实现了更高的存储密度和更低的成本，以及更好地性能。
本发明一方面提供一种阻变随机存储器存储单元的制作方法，其包括：提供半导体衬底，在所述半导体衬底上形成图形化的第一电极材料层；在所述图形化的第一电极材料层的侧壁上依次形成阻变材料层和第二电极材料层；在所述半导体衬底上形成第一层间介电层，所述第一层间介电层覆盖所述第二电极材料层的侧壁；沿第一方向对所述第一电极材料层、阻变材料层和第二电极材料层进行切割，以形成多个间隔的阻变随机存储器存储单元，其中，所述阻变随机存储器存储单元包括第一电极，分别位于所述第一电极两侧的第二左电极和，所述第一电极由切割后剩余的所述第一电极材料层构成，所述第二左电极、第二右电极均由切割后剩余的所述第二电极材料层构成，所述第一阻变层、第二阻变层均由切割后剩余的所述阻变材料层构成第二右电极，以及位于所述第一电极和第二左电极之间的第一阻变层，和位于所述第一电极和第二右电极之间的第二阻变层。
优选地，还包括：形成覆盖所述第一层间介电层和阻变随机存储器存储单元的第二层间介电层；在所述第二层间介电层中形成分别与所述第一电极、第二左电极和第二右电极的电性连接的互连线。
优选地，用于与所述第二左电极连接的互连线沿第二方向延伸，以使在所述第二方向上位于同一直线上的第二左电极彼此电性连接，用于与所述第二右电极连接的互连线沿第二方向延伸，以使在所述第二方向上位于同一直线上的第二右电极彼此电性连接，其中，所述第二方向与所述第一方向垂直。
优选地，在所述第一方向上相邻的阻变随机存储器存储单元的相邻的第二左电极和第二右电极电性连接。
优选地，所述第一电极、第一阻变层和第二左电极形成第一导电桥接结构；所述第一电极、第二阻变层和第二右电极形成第二导电桥接结构。
本发明提出的阻变随机存储器存储单元的制作方法，通过形成三个电极和两个阻变层，形成了共用一个电极的两个阻变存储结构，因此通过控制三个电极上的电平可以在一个存储单元中实现四种状态，因此每个存储单元均可实现多电平，从而改善了工作窗口和存储密度，进而实现了更高的存储密度和更低的成本，以及更好地性能。
本发明另一方面提供一种阻变随机存储器存储单元，其包括：半导体衬底；位于所述半导体衬底上的第一电极，以及位于所述第一电极两侧的第二左电极和第二右电极，在所述第一电极和所述第二左电极之间形成有第一阻变层，在所述第一电极和第二右电极之间形成有第二阻变层；位于所述半导体衬底上的层间介电层，所述层间介电层覆盖所述第二左电极背向第一阻变层的侧壁，以及覆盖所述第二右电极背向第二阻变层的侧壁，其中，所述第一阻变层的电阻基于所述第一电极和第二左电极上的电平变化，所述第二阻变层的电阻基于所述第一电极和第二右电极上的电平变化。
示例性地，所述第一电极、第一阻变层和第二左电极形成第一导电桥接结构；所述第一电极、第二阻变层和第二右电极形成第二导电桥接结构。
示例性地，所述第一电极为钨、铜、银或氮化钛；所述第二左电极和第二右电极为氮化钛、银、铝或铂等。
示例性地，所述第一阻变层和第二阻变层为二氧化铪、氧化铜、非晶硅等。
本发明提出的阻变随机存储器存储单元，由于包括三个电极和两个阻变层，并形成了共用一个电极的两个阻变存储结构，因此通过控制三个电极上的电平可以实现四种电阻状态，因此每个存储单元均可实现多电平，从而改善了工作窗口和存储密度，进而实现了更高的存储密度和更低的成本，以及更好地性能。
本发明再一方面提供一种电子装置，其包括如上所述的阻变随机存储器存储单元以及与所述阻变随机存储器存储单元的电子组件。
本发明提出的电子装置，由于具有上述阻变随机存储器存储单元，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A示出了目前一种阻变随机存储器存储单元示意俯视图；
图1B示出了图1A所示的阻变随机存储器存储单元沿A-A方向的示意性剖视图；
图2A示出了根据本发明一实施方式的阻变随机存储器存储单元示意俯视图；
图2B示出了图2A所示的阻变随机存储器存储单元沿A-A方向的示意性剖视图；
图3示出了根据本发明一实施方式的阻变随机存储器存储单元的制作方法的示意性步骤流程图；
图4A～图10A示出了根据本发明一实施方式的阻变随机存储器存储单元的制作方法依次实施各步骤所获得器件的示意性剖面图；
图4B～图10B示出了根据本发明一实施方式的阻变随机存储器存储单元的制作方法依次实施各步骤所获得半导体器件的示意性俯视图，其中图4A～图10A依次是图4B～图10B所示器件的剖面图；
图11示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本实施例提出一种阻变随机存储器存储单元，如图2A和图2B所示，该阻变随机存储器存储单元200包括第一电极20、第二左电极22、第二右电极24以及第一阻变层21和第二阻变层23，第一电极20设置在中间，第二左电极22和第二右电极24分别位于第一电极20两侧，第一阻变层21形成在第一电极20和第二左电极22之间，第二阻变层23设置在第一电极20和第二右电极24之间，当在第一电极20、第二左电极22、第二右电极24上施加不同的电平时，第一阻变层21和第二阻变层22的电阻会发生变化。即，在本实施例中，阻变随机存储器存储单元200包含两个阻变结构，一个为第一电极20、第一阻变层21和第二左电极22组成的第一阻变结构，一个为第一电极20、第二阻变层23和第二右电极24组成的第二阻变结构，因此当通过控制第一电极20、第二左电极22、第二右电极24上的电平，可以使阻变随机存储器存储单元200实现四种电阻状态，例如可以为第一阻变结构和第二阻变结构均为低阻态(LSR)，即阻变随机存储器存储单元200为LRS-LRS，示例性，其可以表示为00；第一阻变结构为低阻态(LSR)，第二阻变结构为高阻态(HRS)，即阻变随机存储器存储单元200为LSR-HSR状态，示例性地其可以表示01；第一阻变结构为低阻态(HSR)，第二阻变结构为高阻态(LRS)，即阻变随机存储器存储单元200为HSR-LSR状态，示例性地其可以表示10；第一阻变结构和第二阻变结构均为低阻态(HSR)，即阻变随机存储器存储单元200为HRS-HRS，示例性，其可以表示为11。由此可见，本实施例的阻变随机存储器存储单元200可以实现四种电阻状态，因而可以实现四种电平，进而提高器件的存储密度和工作窗口。
进一步地，第一阻变结构和第二阻变结构可以采用各种合适的阻变随机存储结构，例如相变结构或导电桥接结构。
示例性地，例如阻变随机存储器存储单元200采用相变原理，第一电极20、第一阻变层21和第二左电极22形成第一相变存储结构，第一电极20、第二阻变层23和第二右电极24形成第二相变存储结构。此时，第一电极20作为共同的下电极用于接地，其例如为氮化钛(TiN)。第二左电极22和第二右电极24分别用作第一阻变结构和第二阻变结构的上电极，用于施加不同的电压，例如采用金属钨(W)。第一阻变层21和第二阻变层23采用相变材料，例如可以通过硫属化物材料实现。在通过电脉冲的形式集中加热的情况下，它能够从有序的晶态(低电阻率)快速转变为无序的非晶态(高电阻率)，从晶态到非晶态的反复转换过程是由熔化和快速冷却机制触发的(或者一种稍慢的称为再结晶的过程)。示例性，在本实施例中第一阻变层21和第二阻变层23可以采用Ge2Sb2Te5材料(可缩略表示为GST)。
示例性地，变随机存储器存储单元200还采用如前所述的导电桥接原理，第一电极20、第一阻变层21和第二左电极22形成第一导电桥接结构，第一电极20、第二阻变层23和第二右电极24形成第二导电桥接结构。此时，第一电极20作为共同的下电极用于提供绝缘电介质中导电细丝的金属离子来源，例如第一电极20可以为铜(Cu)、银(Ag)、氮化钛(TiN)或其他合适的金属或合金。第二左电极22和第二右电极24分别用作第一导电桥接结构和第二导电桥接结构的上电极，用于施加不同的电压，例如采用铂(Pt)。第一阻变层21和第二阻变层23采用合适的绝缘电介质，第一电极20提供的金属离子可以在其中新导电细丝，从而实现低阻态，或破裂而转变为高阻态。示例性地，例如第一阻变层21和第二阻变层23采用二氧化铪(HfO2)。
可以理解的是，本实施例提出的阻变随机存储器存储单元200可以采用各种合适的阻变存储机理，而不限于上述给出的相变机理或导电桥接机理，其仅是示意性的。
根据本实施例的阻变随机存储器存储单元由于包括三个电极和两个阻变层，并形成了共用一个电极的两个阻变存储结构，因此通过控制三个电极上的电平可以实现四种电阻状态，因此每个存储单元均可实现多电平，从而改善了工作窗口和存储密度，进而实现了更高的存储密度和更低的成本，以及更好地性能。
实施例二
下面将参照图3以及图4A～图10A、图4B至图10B对本发明一实施方式的阻变随机存储器存储单元的制作方法做详细描述。其中，图3示出了根据本发明一实施方式的阻变随机存储器存储单元的制作方法的示意性步骤流程图；图4A～图10A示出了根据本发明一实施方式的阻变随机存储器存储单元的制作方法依次实施各步骤所获得器件的示意性剖面图；图4B～图10B示出了根据本发明一实施方式的阻变随机存储器存储单元的制作方法依次实施各步骤所获得半导体器件的示意性俯视图。
如图3所示，本实施例的阻变随机存储器存储单元的制作方法包括：
步骤301，提供半导体衬底，在所述半导体衬底上形成图形化的第一电极材料层；
步骤302，在所述第一电极材料层的侧壁上依次形成阻变材料层和第二电极材料层；
步骤303，在所述半导体衬底上形成第一层间介电层，以隔离相邻的所述第二电极材料层；
步骤304，沿第一方向对所述第一电极材料层、阻变材料层和第二电极材料层进行切割，以形成多个间隔的阻变随机存储器存储单元，
其中，所述阻变随机存储器存储单元包括位于第一电极，分别位于所述第一电极两侧的第二左电极和第二右电极，以及位于所述第一电极和第二左电极之间的第一阻变层，和位于所述第一电极和第二右电极之间的第二阻变层，所述第一电极由切割后剩余的所述第一电极材料层构成，所述第二左电极、第二右电极均由切割后剩余的所述第二电极材料层构成，所述第一阻变层、第二阻变层均由切割后剩余的所述阻变材料层构成。
根据本实施例的阻变随机存储器存储单元的制作方法，通过形成三个电极和两个阻变层，形成了共用一个电极的两个阻变存储结构，因此通过控制三个电极上的电平可以在一个存储单元中实现四种状态，因此每个存储单元均可实现多电平，从而改善了工作窗口和存储密度，进而实现了更高的存储密度和更低的成本，以及更好地性能。
下面结合图4A～图10A以及图4B至图10B，并以形成导电桥接结构的阻变随机存储单元为例对本实施例的阻变随机存储器存储单元的制作方法做进一步详细描述。
首先，如图4A和图4B所示，提供半导体衬底400，在所述半导体衬底400上形成图形化的第一电极材料层401。
其中，半导体衬底400可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底400上可以形成有有源器件，例如NMOS和/或PMOS等，这些器件例如可以用作阻变随机存储单元的开关晶体管或选通晶体管。同样，半导体衬底400中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，或金属互连结构。此外，在半导体衬底400中还可以形成有隔离结构，例如浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，半导体衬底400的构成材料选用单晶硅。
图形化的第一电极材料层401可以采用各种合适的金属或合金材料，例如Cu、Ag或TiN等。示例性地，在本实施例中，第一电极材料层401采用TiN，其可以通过溅射、PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层气相沉积)等工艺形成。第一电极材料层401的图形化通过光刻和刻蚀工艺形成，第一电极材料层401的图案基于存储单元的布图确定，示例性地，在本实施例中，第一电极材料层401为多个沿Y方向延伸的带状图案。本发明中的X方向和Y方向均指的是图4B中所示的X和Y方向，并且X方向又称为第一方向，Y方向又称为第二方向，后文将不再做说明。示例性地，在本实施例中，在附图中示出两个图形化的第一电极材料层401，应当理解图形化的第一电极材料层401的大小和数量仅是示意性的。
接着，如图5A和图5B所示，在所述图形化的第一电极材料层401的侧壁上形成阻变材料层402。
示例性地，在本实施例中，阻变材料层402可以采用各种合适的可以实现电阻变化的材料，例如HfO2，其可以通过诸如PVD、CVD或ALD等方法形成。阻变材料层402例性地可以通过下述步骤形成：首先，在半导体衬底400表面以及图形化的第一电极材料层401的侧壁和顶部上沉积阻变材料；然后通过刻蚀工艺去除位于半导体衬底400表面和图形化的第一电极材料层401顶部上的阻变材料，保留位于图形化的第一电极材料层401侧壁上的阻变材料，从而形成阻变材料层402。
可以理解的是，阻变材料层402形成在图形化的第一电极材料层401的所有侧壁上，即，在图形化的第一电极材料层401的四个侧壁上均形成有阻变材料层402。示例性地，在本实施例中，阻变材料层402用作绝缘电介质，其中可以由金属离子形成导电细丝。阻变材料层402用于在后续切割形成两个阻变层。
接着，如图6A和图6B所示，在阻变材料层的表面形成第二电极材料层403。
第二电极材料层403可以采用各种合适的金属或合金材料，示例性地，在本实施例中，第二电极材料层403采用Pt，其可以通过溅射、PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层气相沉积)等工艺形成。可以理解的是，第二电极材料层403形成在阻变材料层402的所有侧壁上。
第二电极材料层403的形成过程与阻变材料层402的形成过程类似，在不再赘述。
接着，如图7A和图7B所示，在所述半导体衬底400上形成第一层间介电层404，以隔离相邻的所述第二电极材料层403。
第一层间介电层404可以采用常用的介质材料，例如USG(未掺杂硅玻璃)、PSG(掺磷硅玻璃)、BSG(掺硼硅玻璃)、低k材料或超低K材料或其他氧化物、氮化物等。第一层间介电层404可以通过旋涂法、HARP(高深宽比制程)、PVD、CVD、ALD等工艺形成。第一层间介电层404的厚度根据需要设置，在此不再限定。
接着，如图8A和图8B所示，进行平坦化，以使所述第一电极材料层401、阻变材料层402、第二电极材料层403和第一层间介电层404高度齐平。
示例性，通过诸如CMP(化学机械平坦化)或机械研磨)等工艺对所述第一电极材料层401、阻变材料层402、第二左电极材料层403和第一层间介电层404进行平坦化，以使所述所述第一电极材料层401、阻变材料层402、第二左电极材料层403和第一层间介电层404高度齐平。
接着，如图9A和9B所示，沿X方向对所述第一电极材料层401、阻变材料层402和第二电极材料层403进行切割，以形成多个间隔的阻变随机存储器存储单元，并形成覆盖所述多个阻变随机存储器存储单元和第一层间介电层404的第二层间介电层405。
如前所述，阻变材料层402和第二电极材料层403形成在第一电极材料层401的所有侧壁上，因此为了获得两个彼此独立的电极，需要对阻变材料层402和第二电极材料层403进行切割，如图8B所示，按图8B中虚线所示沿X方向对所述第一电极材料层401、阻变材料层402和第二电极材料层403进行切割，从而得到如图9A和9B所示结构。即，在本实施例中通过对一个第一电极材料层401、阻变材料层402和第二电极材料层403的组合进行切割形成了两个阻变随机存储器存储单元。因此每个阻变随机存储器存储单元包括位于第一电极401A，分别位于第一电机401A两侧的第二左电极403A和第二右电极403B，以及位于第一电极401A和第二左电极403A之间的第一阻变层402A，和位于所述第一电极401A和第二右电极403B之间的第二阻变层402B。
进一步地，所述切割可以通过光刻、刻蚀等方法进行，切割图案与阻变随机存储器存储单元的布图对应。应当理解的，切割成多少个阻变随机存储器存储单元基于第一沟槽的大小和阻变随机存储器存储单元的尺寸确定，而不限于本实施例中的两个，例如可以切割为一个，即仅去除两端的第一电极材料层401、阻变材料层402和第二电极材料层403；或者切割为三个或更多个。
第二层间405可以采用常用的介质材料，例如USG(未掺杂硅玻璃)、PSG(掺磷硅玻璃)、BSG(掺硼硅玻璃)、低k材料或超低K材料或其他氧化物、氮化物等。第二层间405可以通过旋涂法、HARP(高深宽比制程)、PVD、CVD、ALD等工艺形成。第二层间405的厚度根据需要设置，在此不再限定。当沉积完第二层间介电层405之后，还包括通过CMP或机械研磨对所述第二层间405进行平坦化的步骤。
最后，如图10A和图10B所示，在所述第二层间介电层中405形成分别与所述第一电极401A、第二左电极403A和第二右电极的403B电性连接的互连线。
互连线的形成过程例如为首先，通过光刻刻蚀工艺在第二层间介电层406中形成沟槽，然后向所述沟槽中填充导电材料，例如铜或铝形成金属互连线。
在本实施例中，在第二层间介电层405中形成与第二左电极403A和第二右电极的403B电性连接的互连线406，和与第一电极401A电连接的金属互连线407。其中，每个第一电极401A均形成有一个金属互连线407，而在Y方向上位于同一直线上的第二左电极403A或第二右电极403B则共用一个沿所在直线延伸的金属互连线406，并且X方向上相邻的阻变随机存储器存储单元的相邻的第二左电极403A和第二右电极的403B电性连接，例如如图10A和图10B中，位于中间区域的电极(左边的第二右电极403B和右边的第二左电极403A)共用一个沿该区域延伸的金属互连线406。
至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例阻变随机存储器存储单元的制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤。
实施例三
本发明的再一个实施例提供一种电子装置，包括阻变随机存储器存储单元以及与所述阻变随机存储器存储单元相连的电子组件。其中，该阻变随机存储器存储单元包括：半导体衬底；位于所述半导体衬底上的第一电极，以及位于所述第一电极两侧的第二左电极和第二右电极，在所述第一电极和所述第二左电极之间形成有第一阻变层，在所述第一电极和第二右电极之间形成有第二阻变层；位于所述半导体衬底上的层间介电层，所述层间介电层覆盖所述第二左电极背向第一阻变层的侧壁，以及覆盖所述第二右电极背向第二阻变层的侧壁；其中，所述第一阻变层的电阻基于所述第一电极和第二左电极上的电平变化，所述第二阻变层的电阻基于所述第一电极和第二右电极上的电平变化。
其中，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。
示例性地，所述第一电极、第一阻变层和第二左电极形成导电桥接结构；所述第一电极、第二阻变层和第二右电极形成导电桥接结构。
示例性地，所述第一电极为钨、铜、银或氮化钛；所述第二左电极和第二右电极为氮化钛、银、铝或铂等。
示例性地，所述第一阻变层和第二阻变层为二氧化铪、氧化铜、非晶硅等。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
其中，图11示出手机的示例。手机500的外部设置有包括在外壳501中的显示部分502、操作按钮503、外部连接端口504、扬声器505、话筒506等。
本发明实施例的电子装置，由于所包含的阻变随机存储器存储单元具有改善的工作窗口和存储密度，因而具有更高的存储密度和更低的成本，以及更好地性能。因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种阻变随机存储器存储单元的制作方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成图形化的第一电极材料层；
在所述图形化的第一电极材料层的侧壁上依次形成阻变材料层和第二电极材料层；
在所述半导体衬底上形成第一层间介电层，所述第一层间介电层覆盖所述第二电极材料层的侧壁；
沿第一方向对所述第一电极材料层、阻变材料层和第二电极材料层进行切割，以形成多个间隔的阻变随机存储器存储单元，
其中，所述阻变随机存储器存储单元包括第一电极，分别位于所述第一电极两侧的第二左电极和第二右电极，以及位于所述第一电极和第二左电极之间的第一阻变层，和位于所述第一电极和第二右电极之间的第二阻变层，所述第一电极由切割后剩余的所述第一电极材料层构成，所述第二左电极、第二右电极均由切割后剩余的所述第二电极材料层构成，所述第一阻变层、第二阻变层均由切割后剩余的所述阻变材料层构成。
2.根据权利要求1所述的阻变随机存储器存储单元的制作方法，其特征在于，还包括：
形成覆盖所述第一层间介电层和阻变随机存储器存储单元的第二层间介电层；
在所述第二层间介电层中形成分别与所述第一电极、第二左电极和第二右电极电性连接的互连线。
3.根据权利要求2所述的阻变随机存储器存储单元的制作方法，其特征在于，用于与所述第二左电极连接的互连线沿第二方向延伸，以使在所述第二方向上位于同一直线上的第二左电极彼此电性连接，用于与所述第二右电极连接的互连线沿第二方向延伸，以使在所述第二方向上位于同一直线上的第二右电极彼此电性连接，
其中，所述第二方向与所述第一方向垂直。
4.根据权利要求2所述的阻变随机存储器存储单元的制作方法，其特征在于，在所述第一方向上相邻的阻变随机存储器存储单元的相邻的第二左电极和第二右电极电性连接。
5.根据权利要求1-4中的任意一项所述的阻变随机存储器存储单元的制作方法，其特征在于，所述第一电极、第一阻变层和第二左电极形成第一导电桥接结构；所述第一电极、第二阻变层和第二右电极形成第二导电桥接结构。
6.一种阻变随机存储器存储单元，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上的第一电极，以及位于所述第一电极两侧的第二左电极和第二右电极，在所述第一电极和所述第二左电极之间形成有第一阻变层，在所述第一电极和第二右电极之间形成有第二阻变层；
位于所述半导体衬底上的层间介电层，所述层间介电层覆盖所述第二左电极背向第一阻变层的侧壁，以及覆盖所述第二右电极背向第二阻变层的侧壁；
其中，所述第一阻变层的电阻基于所述第一电极和第二左电极上的电平变化，所述第二阻变层的电阻基于所述第一电极和第二右电极上的电平变化，所述阻变随机存储器存储单元可以实现四种电阻状态。
7.根据权利要求6所述的阻变随机存储器存储单元，其特征在于，所述第一电极、第一阻变层和第二左电极形成第一导电桥接结构；
所述第一电极、第二阻变层和第二右电极形成第二导电桥接结构。
8.根据权利要求6或7所述的阻变随机存储器存储单元，其特征在于，所述第一电极为钨、铜、银或氮化钛；所述第二左电极和第二右电极为氮化钛、银、铝或铂。
9.根据权利要求6或7所述的阻变随机存储器存储单元，其特征在于，所述第一阻变层和第二阻变层为二氧化铪、氧化铜或非晶硅。
10.一种电子装置，其特征在于，包括如权利要求6-9中的任意一项所述的阻变随机存储器存储单元以及与所述阻变随机存储器存储单元相连接的电子组件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611076209.1A CN108123033B (zh) | 2016-11-29 | 2016-11-29 | 阻变随机存储器存储单元及其制作方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611076209.1A CN108123033B (zh) | 2016-11-29 | 2016-11-29 | 阻变随机存储器存储单元及其制作方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108123033A CN108123033A (zh) | 2018-06-05 |
| CN108123033B true CN108123033B (zh) | 2021-06-04 |
Family
ID=62226092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611076209.1A Active CN108123033B (zh) | 2016-11-29 | 2016-11-29 | 阻变随机存储器存储单元及其制作方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108123033B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110752291B (zh) * | 2019-09-18 | 2023-04-18 | 杭州未名信科科技有限公司 | 一种侧壁电极阻变存储结构及其制备方法 |
| CN111312746B (zh) * | 2020-04-07 | 2023-07-25 | 上海集成电路研发中心有限公司 | 一种阻变存储器阵列结构及制作方法 |
| CN111640864A (zh) * | 2020-05-28 | 2020-09-08 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
| US11233195B2 (en) * | 2020-06-05 | 2022-01-25 | Globalfoundries Singapore Pte. Ltd. | Memory devices and methods of forming memory devices |
| CN115867123A (zh) * | 2022-12-07 | 2023-03-28 | 厦门半导体工业技术研发有限公司 | 一种半导体器件及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7560723B2 (en) * | 2006-08-29 | 2009-07-14 | Micron Technology, Inc. | Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication |
| JP4267013B2 (ja) * | 2006-09-12 | 2009-05-27 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US8034655B2 (en) * | 2008-04-08 | 2011-10-11 | Micron Technology, Inc. | Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays |
| KR101897280B1 (ko) * | 2012-01-04 | 2018-09-11 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치, 이를 포함하는 시스템 및 메모리 장치의 제조 방법 |
| CN102683586B (zh) * | 2012-04-10 | 2014-02-19 | 北京大学 | 一种适用于神经电路的多值阻变存储器及其控制办法 |
| CN103427022B (zh) * | 2013-08-22 | 2016-07-06 | 中国科学院上海微系统与信息技术研究所 | 包含三明治型电极的相变存储结构的制备方法 |
-
2016
- 2016-11-29 CN CN201611076209.1A patent/CN108123033B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108123033A (zh) | 2018-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108123033B (zh) | 阻变随机存储器存储单元及其制作方法、电子装置 | |
| US9450023B1 (en) | Vertical bit line non-volatile memory with recessed word lines | |
| US8698281B2 (en) | Nonvolatile memory devices that use resistance materials and internal electrodes | |
| KR102539122B1 (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| US9159768B2 (en) | Semiconductor device and electronic device including the same | |
| TWI593087B (zh) | 氧基三端電阻切換邏輯裝置 | |
| US9443910B1 (en) | Silicided bit line for reversible-resistivity memory | |
| US9219098B2 (en) | Electronic device having flash memory array formed in at different level than variable resistance memory cells | |
| WO2018063320A1 (en) | Conductive bridge random access memory (cbram) devices with low thermal conductivity electrolyte sublayer | |
| WO2017160233A1 (en) | Memory device and method of forming the same | |
| KR102641772B1 (ko) | 반도체 메모리 디바이스들 및 제조 방법들 | |
| KR20140014798A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| US20180331284A1 (en) | Threshold voltage control of memory cell selector for phase change and resistive random access memory arrays | |
| WO2017222525A1 (en) | Rram devices with two-sided intrinsic ballast | |
| CN112243527A (zh) | 具有金属丝阈值切换选择器的相变存储器件及其形成方法 | |
| US9257486B2 (en) | RRAM array having lateral RRAM cells and vertical conducting structures | |
| CN108122940B (zh) | 阻变随机存储器存储单元及其制作方法、电子装置 | |
| CN108123032B (zh) | 阻变随机存储器存储单元及其制作方法、电子装置 | |
| KR101171874B1 (ko) | 비휘발성 메모리 소자 및 이의 제조 방법 | |
| TWI758733B (zh) | 線形記憶體及其形成方法 | |
| CN109768159B (zh) | 存储器件 | |
| CN114512601B (zh) | 相变存储器及其制作方法 | |
| JP2013120845A (ja) | メタルブリッジ型記憶装置 | |
| JP2013175524A (ja) | 半導体装置及びその製造方法 | |
| US10886333B2 (en) | Memory structure including gate controlled three-terminal metal oxide components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |