CN110752291B - 一种侧壁电极阻变存储结构及其制备方法 - Google Patents
一种侧壁电极阻变存储结构及其制备方法 Download PDFInfo
- Publication number
- CN110752291B CN110752291B CN201910882812.6A CN201910882812A CN110752291B CN 110752291 B CN110752291 B CN 110752291B CN 201910882812 A CN201910882812 A CN 201910882812A CN 110752291 B CN110752291 B CN 110752291B
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- resistance change
- material layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 42
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 111
- 239000002184 metal Substances 0.000 claims abstract description 111
- 239000000463 material Substances 0.000 claims abstract description 104
- 238000000151 deposition Methods 0.000 claims description 36
- 239000007772 electrode material Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 230000010354 integration Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 230000002035 prolonged effect Effects 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种侧壁电极阻变存储结构及其制备方法，该结构包括：第一介电质层、低迁移率材料层、第一金属栓塞、第一电极、阻变层和第二电极；所述低迁移率材料层设置在所述第一介电质层上；所述第一电极和所述阻变层均设置于所述低迁移率材料层上；所述第一电极、所述阻变层和所述第二电极依次相接；所述第一金属栓塞贯穿所述第一介电质层和所述低迁移率材料层，且其上端与所述第一电极相接。本发明实施例提供的侧壁电极阻变存储结构，至少有一电极设置在阻变层水平方向一侧，与现有技术相比降低了阻变存储结构的高度,缩小了RRAM的尺寸，有利于RRAM的嵌入式集成。
Description
技术领域
本发明涉及存储器技术领域，具体涉及一种侧壁电极阻变存储结构及其制备方法。
背景技术
阻变存储器也叫阻变随机存储器(Resistive Random Access Memory，RRAM)，是一种基于阻值变化来记录存储数据信息的非易失性存储器器件。阻变存储器因为其高密度、低成本、快的存取速度及可突破技术代发展的特点被认为是下一代新型存储器的有力竞争者，在嵌入式装置、AI领域、边缘计算领域等领域有很广阔的应用前景。传统的三明治型RRAM器件如图1所示,为了保证RRAM器件的电学性能，对底电极-阻变层-顶电极的厚度均有一定的要求,底电极-阻变层-顶电极的上下层叠结构的整体高度比较大，而在先进的工艺节点后段的通孔高度有限,对RRAM各层的均一性和器件性能是很大的挑战。并且，多层金属的刻蚀工艺难度较大，刻蚀形貌难以控制在理想情况，且刻蚀中的O2气体会对进一步地氧化阻变层，这些不利因素都限制了RRAM器件的制造。
发明内容
本发明的目的是提供一种侧壁电极阻变存储结构及其制备方法。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
根据本发明实施例的一个方面，提供一种侧壁电极阻变存储结构，包括：第一介电质层、低迁移率材料层、第一金属栓塞、第一电极、阻变层和第二电极；所述低迁移率材料层设置在所述第一介电质层上；所述第一电极和所述阻变层均设置于所述低迁移率材料层上；所述第一电极、所述阻变层和所述第二电极依次相接；所述第一金属栓塞贯穿所述第一介电质层和所述低迁移率材料层，且其上端与所述第一电极相接。
进一步地，所述侧壁电极阻变存储结构还包括金属层，所述金属层设置于所述第二电极上方；所述第二电极与所述金属层相连接。
进一步地，所述第二电极设置于所述低迁移率材料层上。
进一步地，所述侧壁电极阻变存储结构还包括第二金属栓塞，所述第二金属栓塞设置在所述第二电极与所述金属层之间且其上端和下端分别连接到所述第二电极和所述金属层。
进一步地，所述第二电极设置于所述阻变层上，所述第二电极的下端与所述阻变层相连接。
进一步地，所述侧壁电极阻变存储结构还包括第三电极，所述第三电极设置于所述低迁移率材料层上，且与所述阻变层相接，所述第三电极与所述第一电极分别位于所述阻变层的两侧。
进一步地，所述侧壁电极阻变存储结构还包括设置在所述低迁移率材料层上的第二介电质层，所述第二介电质层包裹所述第一电极、所述阻变层、所述第二电极和所述金属层，所述金属层的上端面从所述第二介电质层上端面露出。
根据本发明实施例的另一个方面，提供一种侧壁电极阻变存储结构制备方法，包括：
提供第一介电质层；
在所述第一介电质层上沉积形成低迁移率材料层；
制备贯穿所述低迁移率材料层和所述第一介电质层的第一通孔；
在所述第一通孔内形成第一金属栓塞；
在所述低迁移率材料层上沉积形成电极材料层；
在所述电极材料层上开设一上下贯穿且将所述电极材料层分开为左右两部分的通道，在所述通道内沉积阻变材料，形成阻变层；
对所述电极材料层进行图案化处理形成第一电极和第二电极。
进一步地，所述方法还包括：
在所述低迁移率材料层上沉积形成第二介电质层；
在所述第二介电质层上制备第二通孔；
在所述第二通孔内沉积形成第二金属栓塞，第二金属栓塞的下端与所述第二电极相接触；
在所述第二介电质层上、所述第二金属栓塞的上方开设凹槽，在所述凹槽内沉积形成金属层，所述第二金属栓塞的上端与所述金属层的底面相接触。
进一步地，所述方法还包括：
在所述低迁移率材料层上沉积形成第二介电质层；
在所述第二介电质层上制备第二通孔；
在所述第二通孔内沉积形成第三电极，所述第三电极的下端与所述阻变层相接触。
本发明实施例提供的技术方案可以包括以下有益效果：
本发明实施例提供的侧壁电极阻变存储结构，至少有一电极设置在阻变层水平方向一侧，与现有技术相比降低了阻变存储结构的高度,缩小了RRAM的尺寸，有利于RRAM的嵌入式集成。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者，部分特征和优点可以从说明书中推知或毫无疑义地确定，或者通过实施本发明实施例了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术的阻变存储器的剖视结构示意图；
图2为本申请的实施例一的侧壁电极阻变存储结构的剖视结构示意图；
图3为本申请的实施例一的侧壁电极阻变存储结构的制备方法过程示意图；
图4为本申请的实施例二的侧壁电极阻变存储结构的剖视结构示意图；
图5为本申请的实施例二的侧壁电极阻变存储结构的制备方法过程示意图；
图6为本申请的实施例三的侧壁电极阻变存储结构的剖视结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施例对本发明做进一步说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本申请的一个实施例提供了一种侧壁电极阻变存储结构，包括：第一介电质层、低迁移率材料层、第一金属栓塞、第一电极、阻变层和第二电极；所述低迁移率材料层设置在所述第一介电质层上；所述第一电极和所述阻变层均设置于所述低迁移率材料层上；所述第一电极、所述阻变层和所述第二电极依次相接；所述第一金属栓塞贯穿所述第一介电质层和所述低迁移率材料层，且其上端与所述第一电极相接。
可选地，所述侧壁电极阻变存储结构还包括金属层，所述金属层设置于所述第二电极上方；所述第二电极与所述金属层相连接。
可选地，所述第二电极设置于所述低迁移率材料层上。
可选地，所述侧壁电极阻变存储结构还包括第二金属栓塞，所述第二金属栓塞设置在所述第二电极与所述金属层之间且其上端和下端分别连接到所述第二电极和所述金属层。
可选地，所述第二电极设置于所述阻变层上，所述第二电极的下端与所述阻变层相连接。
可选地，所述侧壁电极阻变存储结构还包括第三电极，所述第三电极设置于所述低迁移率材料层上，且与所述阻变层相接，所述第三电极与所述第一电极分别位于所述阻变层的两侧。
可选地，所述侧壁电极阻变存储结构还包括设置在所述低迁移率材料层上的第二介电质层，所述第二介电质层包裹所述第一电极、所述阻变层、所述第二电极和所述金属层，所述金属层的上端面从所述第二介电质层上端面露出。
本实施例还提供一种侧壁电极阻变存储结构制备方法，包括：
S1、提供第一介电质层；
S2、在所述第一介电质层上沉积形成低迁移率材料层；
S3、制备贯穿所述低迁移率材料层和所述第一介电质层的第一通孔；
S4、在所述第一通孔内形成第一金属栓塞；
S5、在所述低迁移率材料层上沉积形成电极材料层；
S6、在所述电极材料层上开设一上下贯穿且将所述电极材料层分开为左右两部分的通道，在所述通道内沉积阻变材料，形成阻变层；
S7、对所述电极材料层进行图案化处理形成第一电极和第二电极。
在一些实施例中，所述方法还包括：
S8、在所述低迁移率材料层上沉积形成第二介电质层；
S9、在所述第二介电质层上制备第二通孔；
S10在所述第二通孔内沉积形成第二金属栓塞，第二金属栓塞的下端与所述第二电极相接触；
S11、在所述第二介电质层上、所述第二金属栓塞的上方开设凹槽，在所述凹槽内沉积形成金属层，所述第二金属栓塞的上端与所述金属层的底面相接触。
在另一些实施例中，所述方法还包括：
S8、在所述低迁移率材料层上沉积形成第二介电质层；
S9、在所述第二介电质层上制备第二通孔；
S10、在所述第二通孔内沉积形成第三电极，所述第三电极的下端与所述阻变层相接触。
本发明实施例提供的侧壁电极阻变存储结构，至少有一电极设置在阻变层水平方向一侧(设置在阻变层水平方向一侧的电极称为侧壁电极)，与现有技术相比降低了阻变存储结构的高度,缩小了RRAM的尺寸，有利于RRAM的嵌入式集成。
如图2所示，本申请的实施例一提供了一种侧壁电极阻变存储结构，包括：第一介电质层1、低迁移率材料层2、第一金属栓塞3、第一电极4、阻变层5、第二电极6、第二金属栓塞7、第二介电质层8和金属层9；所述低迁移率材料层2覆盖设置于所述第一介电质层1上表面上；所述第一电极4、所述阻变层5和所述第二电极6均设置于所述低迁移率材料层2上，且第一电极4、所述阻变层5和所述第二电极6的底面均与所述低迁移率材料层2上表面紧密接触；所述阻变层5在水平方向上被夹在所述第一电极4和所述第二电极6之间，所述第一电极4和所述第二电极6从水平方向夹紧所述阻变层5的左右两侧表面；所述第一金属栓塞3贯穿所述第一介电质层1和所述低迁移率材料层2，所述第一金属栓塞3的下端面从所述低迁移率材料层2的底面露出，所述第一金属栓塞3的上端与所述第一电极4底部相连接；所述第二金属栓塞7设置于所述第二电极6上，所述金属层9设置于所述第二金属栓塞7上，所述金属栓塞7的上下两端分别与所述金属层9和所述第二电极6相连接。所述第二介电质层8设置在所述低迁移率材料层2上，所述第二介电质层8包裹所述第一电极4、阻变层5、第二电极6、第二金属栓塞7和金属层9，使第一金属栓塞3、第一电极4、阻变层5、第二电极6、第二金属栓塞7、第二介电质层8和金属层9置于所述第二介电质层8内，所述第二电介质层8包裹覆盖所述金属层9的侧面和底面，金属层9上端面从所述第二介电质层8上端面露出。
所述低迁移率材料层2可以为氮化硅材料层、有机半导体材料层或者氮化硼材料层等。进一步，所述低迁移率材料层2的厚度可以为5纳米至10纳米。
第一介电质层1、第二介电质层8均为二氧化硅材料制成。
阻变层5由氧化钽材料TaOx制成，也可以由HfO2、Al2O3或TiOx制成，也可以由ZnO、或ZnO的掺杂物、或金属氧化物等具有阻变特性的阻变材料制成。
本实施例提供的侧壁电极阻变存储结构，两个电极分别位于阻变层的左右两侧，可称之为侧壁电极，与现有技术的底电极-阻变层-顶电极的由下而上依次层叠的结构相比，两侧壁电极从左右两侧夹住阻变层的方式降低了阻变存储结构的高度,缩小了RRAM的尺寸，有利于RRAM的嵌入式集成,同时两侧的电极对阻变层有保护作用,从而改善了器件性能，延长了使用寿命。由于采用侧壁电极，所以阻变层5不需要再采用刻蚀工艺制备。
如图3所示，本实施例还提供一种侧壁电极阻变存储结构制备方法，包括：
S100、提供第一介电质层1；
S101、在所述第一介电质层1上沉积形成低迁移率材料层2；
S102、制备一贯穿所述低迁移率材料层2和所述第一介电质层1的第一通孔；
S103、在所述第一通孔内形成第一金属栓塞3；
S104、在所述低迁移率材料层2上沉积形成电极材料层；
S105、在所述电极材料层上开设一上下贯穿所述电极材料层且将所述电极材料层分开为左右两部分的通道，在所述通道内沉积阻变材料(阻变材料沉积在低迁移率材料层2上表面上)，形成阻变层，所述阻变层的底面与所述低迁移率材料层2上表面相接触；
S106、对所述电极材料层进行图案化(patterning)处理形成第一电极4和第二电极6；
S107、在所述低迁移率材料层2上沉积形成第二介电质层8；
S108、在所述第二介电质层8上制备一第二通孔，该第二通孔的下端抵达所述第二电极上表面；
S109、在所述第二通孔内沉积形成第二金属栓塞7，第二金属栓塞7的下端与所述第二电极6相接触；
S110、在所述第二介电质层8上、所述第二金属栓塞7的上方开设凹槽，第二金属栓塞7上端面暴露于所述凹槽的底部，在所述凹槽内沉积形成金属层9，第二金属栓塞7的上端与所述金属层9的底面相接触。
如图4所示，本申请的实施例二提供了一种侧壁电极阻变存储结构，包括：第一介电质层1、低迁移率材料层2、第一金属栓塞3、第一电极4、阻变层5、第二电极6、第二介电质层8、金属层9和第三电极10；所述低迁移率材料层2覆盖设置于所述第一介电质层1上表面上；所述第一电极4、所述阻变层5和所述第二电极6均设置于所述低迁移率材料层2上，且第一电极4、所述阻变层5和所述第二电极6的底面均与所述低迁移率材料层2上表面紧密接触；所述阻变层5在水平方向上被夹在所述第一电极4和所述第二电极6之间，所述第一电极4和所述第二电极6从水平方向夹紧所述阻变层5的左右两侧表面；所述第一金属栓塞3贯穿所述第一介电质层1和所述低迁移率材料层2，所述第一金属栓塞3的下端面从所述低迁移率材料层2的底面露出，所述第一金属栓塞3的上端与所述第一电极4底部相连接；所述第三电极10设置于所述阻变层5上，所述金属层9设置于所述第三电极10上，所述第三电极10的上下两端分别与所述金属层9和所述阻变层5相连接。所述第二介电质层8设置在所述低迁移率材料层2上，所述第二介电质层8包裹所述第一电极4、阻变层5、第二电极6、第三电极10和金属层9，使所述第一电极4、阻变层5、第二电极6、第三电极10和金属层9置于所述第二介电质层8内，金属层9上端面从所述第二介电质层8上端面露出。
所述低迁移率材料层2可以为氮化硅材料层、有机半导体材料层或者氮化硼材料层等。进一步，所述低迁移率材料层2的厚度可以为5纳米至10纳米。
第一介电质层1、第二介电质层8均为二氧化硅材料制成。
所述第一电极4、第二电极6和第三电极10分别为氮化钽TaN制成。可选地，所述第一电极4、第二电极6和第三电极10可以由例如氮化钛TiN、铜、铂、钨、镍、铝、钯、金中的任意一种材料制成。所述金属层9可以采用铜材料制成。
阻变层5由氧化钽材料TaOx制成，也可以由HfO2、Al2O3或TiOx制成，也可以由二氧化铪材料、二氧化钛材料、氧化镍材料或者二氧化锆材料制成，也可以由ZnO、或ZnO的掺杂物、或金属氧化物等具有阻变特性的阻变材料制成。
本实施例提供的侧壁电极阻变存储结构，第一电极和第二电极分别位于阻变层的左右两侧，与现有技术相比降低了阻变存储结构的高度,缩小了RRAM的尺寸，有利于RRAM的嵌入式集成,同时左右两侧的电极对阻变层有保护作用,从而改善了器件性能，延长了使用寿命。
如图5所示，本实施例还提供一种侧壁电极阻变存储结构制备方法，包括：
S200、提供第一介电质层1；
S201、在所述第一介电质层1上沉积形成低迁移率材料层2；
S202、制备一贯穿所述低迁移率材料层2和所述第一介电质层1的第一通孔；
S203、在所述第一通孔内形成第一金属栓塞3；
S204、在所述低迁移率材料层2上沉积形成电极材料层；
S205、在所述电极材料层上开设一上下贯穿的通道，在所述通道内沉积阻变材料(阻变材料沉积在低迁移率材料层2上表面上)，形成阻变层，所述阻变层的底面与所述低迁移率材料层2上表面相接触；
S206、对所述电极材料层进行图案化(patterning)处理形成第一电极4和第二电极6；
S207、在所述低迁移率材料层2上沉积形成第二介电质层8；
S208、在所述第二介电质层8上制备一第二通孔，该第二通孔的下端抵达所述阻变层5上表面；
S209、在所述第二通孔内沉积形成第三电极10，第三电极10的下端与所述阻变层5相接触；
S210、在所述第二介电质层8上、所述第三电极10的上方开设凹槽，第三电极10上端面暴露于所述凹槽的底部，在所述凹槽内沉积形成金属层9，第三电极10的上端与所述金属层9的底面相接触。
如图6所示，本申请的实施例三提供了一种侧壁电极阻变存储结构，包括：第一介电质层1、低迁移率材料层2、第一金属栓塞3、第一电极4、阻变层5、第二电极6、第二介电质层8和金属层9；所述低迁移率材料层2覆盖设置于所述第一介电质层1上表面上；所述第一电极4、所述阻变层5和所述第二电极6均设置于所述低迁移率材料层2上，且第一电极4、所述阻变层5和所述第二电极6的底面均与所述低迁移率材料层2上表面紧密接触；所述阻变层5在水平方向上被夹在所述第一电极4和所述第二电极6之间，所述第一电极4和所述第二电极6从水平方向夹紧所述阻变层5的左右两侧表面；所述第一金属栓塞3贯穿所述第一介电质层1和所述低迁移率材料层2，所述第一金属栓塞3的下端面从所述低迁移率材料层2的底面露出，所述第一金属栓塞3的上端与所述第一电极4底部相连接；所述第二电极6设置于所述阻变层5上，所述金属层9设置于所述第二电极6上，所述第二电极6的上下两端分别与所述金属层9和所述阻变层5相连接。所述第二介电质层8设置在所述低迁移率材料层2上，所述第二介电质层8包裹所述第一电极4、阻变层5、第二电极6和金属层9，使所述第一电极4、阻变层5、第二电极6、第三电极10和金属层9置于所述第二介电质层8内，金属层9上端面从所述第二介电质层8上端面露出。本实施例提供的侧壁电极阻变存储结构，第一电极位于阻变层的水平方向一侧，与现有技术相比降低了阻变存储结构的高度,缩小了RRAM的尺寸，有利于RRAM的嵌入式集成,同时水平方向一侧的电极对阻变层有保护作用,从而改善了器件性能，延长了使用寿命。
需要说明的是：
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
需要理解的是，如果在本发明的描述中，存在“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”或“周向”等术语，则该类术语所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，在本发明的描述中，如果存在“第一”、“第二”、“第三”、“第四”等术语，则该类术语仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”、“第四”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，如果存在“安装”、“设置”、“相连”、“连接”、“固定”等术语，则除非另有明确的规定和限定，该类术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中，如果存在“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等参考术语，则该类参考术语的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行结合和组合。
此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述实施例仅表达了本发明的实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (7)
1.一种侧壁电极阻变存储结构，其特征在于，包括：第一介电质层、低迁移率材料层、第一金属栓塞、第一电极、阻变层和第二电极；所述低迁移率材料层设置在所述第一介电质层上；所述第一电极和所述阻变层均设置于所述低迁移率材料层上；所述第一电极、所述阻变层和所述第二电极依次相接；所述第一金属栓塞贯穿所述第一介电质层和所述低迁移率材料层，且其上端与所述第一电极相接；
所述侧壁电极阻变存储结构还包括金属层，所述金属层设置于所述第二电极上方；所述第二电极与所述金属层相连接；
所述侧壁电极阻变存储结构还包括设置在所述低迁移率材料层上的第二介电质层，所述第二介电质层包裹所述第一电极、所述阻变层、所述第二电极和所述金属层，所述金属层的上端面从所述第二介电质层上端面露出。
2.根据权利要求1所述的侧壁电极阻变存储结构，其特征在于，所述第二电极设置于所述低迁移率材料层上。
3.根据权利要求2所述的侧壁电极阻变存储结构，其特征在于，所述侧壁电极阻变存储结构还包括第二金属栓塞，所述第二金属栓塞设置在所述第二电极与所述金属层之间且其上端和下端分别连接到所述第二电极和所述金属层。
4.根据权利要求1所述的侧壁电极阻变存储结构，其特征在于，所述第二电极设置于所述阻变层上，所述第二电极的下端与所述阻变层相连接。
5.根据权利要求4所述的侧壁电极阻变存储结构，其特征在于，所述侧壁电极阻变存储结构还包括第三电极，所述第三电极设置于所述低迁移率材料层上，且与所述阻变层相接，所述第三电极与所述第一电极分别位于所述阻变层的两侧。
6.一种侧壁电极阻变存储结构制备方法，其特征在于，包括：
提供第一介电质层；
在所述第一介电质层上沉积形成低迁移率材料层；
制备贯穿所述低迁移率材料层和所述第一介电质层的第一通孔；
在所述第一通孔内形成第一金属栓塞；
在所述低迁移率材料层上沉积形成电极材料层；
在所述电极材料层上开设一上下贯穿且将所述电极材料层分开为左右两部分的通道，在所述通道内沉积阻变材料，形成阻变层；
对所述电极材料层进行图案化处理形成第一电极和第二电极；
在所述低迁移率材料层上沉积形成第二介电质层；
在所述第二介电质层上制备第二通孔；
在所述第二通孔内沉积形成第二金属栓塞，第二金属栓塞的下端与所述第二电极相接触；
在所述第二介电质层上、所述第二金属栓塞的上方开设凹槽，在所述凹槽内沉积形成金属层，所述第二金属栓塞的上端与所述金属层的底面相接触。
7.根据权利要求6所述的方法，其特征在于，所述方法还包括：
在所述低迁移率材料层上沉积形成第二介电质层；
在所述第二介电质层上制备第二通孔；
在所述第二通孔内沉积形成第三电极，所述第三电极的下端与所述阻变层相接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910882812.6A CN110752291B (zh) | 2019-09-18 | 2019-09-18 | 一种侧壁电极阻变存储结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910882812.6A CN110752291B (zh) | 2019-09-18 | 2019-09-18 | 一种侧壁电极阻变存储结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110752291A CN110752291A (zh) | 2020-02-04 |
| CN110752291B true CN110752291B (zh) | 2023-04-18 |
Family
ID=69276706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910882812.6A Active CN110752291B (zh) | 2019-09-18 | 2019-09-18 | 一种侧壁电极阻变存储结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110752291B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115867123A (zh) * | 2022-12-07 | 2023-03-28 | 厦门半导体工业技术研发有限公司 | 一种半导体器件及其制造方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1622360A (zh) * | 2003-11-24 | 2005-06-01 | 三星电子株式会社 | 对于由电极孔的侧壁限定的相可变材料具有接触表面面积的相变存储器件及其形成方法 |
| WO2006132045A1 (ja) * | 2005-06-10 | 2006-12-14 | Sharp Kabushiki Kaisha | 不揮発性記憶素子とその製造方法 |
| CN101290968A (zh) * | 2007-04-17 | 2008-10-22 | 旺宏电子股份有限公司 | 具有侧壁接触侧电极的存储单元 |
| CN103187523A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
| CN103258958A (zh) * | 2013-05-13 | 2013-08-21 | 北京大学 | 有机阻变存储器及其制备方法 |
| CN103872244A (zh) * | 2012-12-14 | 2014-06-18 | 爱思开海力士有限公司 | 阻变存储器件及其制造方法 |
| CN108123033A (zh) * | 2016-11-29 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 阻变随机存储器存储单元及其制作方法、电子装置 |
| CN109524544A (zh) * | 2018-10-23 | 2019-03-26 | 中国科学院微电子研究所 | 一种阻变存储器的制备方法 |
| CN109920911A (zh) * | 2019-03-06 | 2019-06-21 | 中国科学院微电子研究所 | 阻变存储器的制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5387403B2 (ja) * | 2007-03-28 | 2014-01-15 | 日本電気株式会社 | 電子デバイス及びその製造方法 |
| CN104517987B (zh) * | 2013-09-27 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储控制单元、集成电路及集成电路的制造方法 |
| KR102008365B1 (ko) * | 2014-02-03 | 2019-08-07 | 에스케이하이닉스 주식회사 | 전자 장치 |
| US10672604B2 (en) * | 2016-09-20 | 2020-06-02 | The Board Of Trustees Of The Leland Stanford Junior University | Metal oxide-resistive memory using two-dimensional edge electrodes |
| US10290804B2 (en) * | 2017-01-23 | 2019-05-14 | Sandisk Technologies Llc | Nanoparticle-based resistive memory device and methods for manufacturing the same |
-
2019
- 2019-09-18 CN CN201910882812.6A patent/CN110752291B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1622360A (zh) * | 2003-11-24 | 2005-06-01 | 三星电子株式会社 | 对于由电极孔的侧壁限定的相可变材料具有接触表面面积的相变存储器件及其形成方法 |
| WO2006132045A1 (ja) * | 2005-06-10 | 2006-12-14 | Sharp Kabushiki Kaisha | 不揮発性記憶素子とその製造方法 |
| CN101290968A (zh) * | 2007-04-17 | 2008-10-22 | 旺宏电子股份有限公司 | 具有侧壁接触侧电极的存储单元 |
| CN103187523A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
| CN103872244A (zh) * | 2012-12-14 | 2014-06-18 | 爱思开海力士有限公司 | 阻变存储器件及其制造方法 |
| CN103258958A (zh) * | 2013-05-13 | 2013-08-21 | 北京大学 | 有机阻变存储器及其制备方法 |
| CN108123033A (zh) * | 2016-11-29 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 阻变随机存储器存储单元及其制作方法、电子装置 |
| CN109524544A (zh) * | 2018-10-23 | 2019-03-26 | 中国科学院微电子研究所 | 一种阻变存储器的制备方法 |
| CN109920911A (zh) * | 2019-03-06 | 2019-06-21 | 中国科学院微电子研究所 | 阻变存储器的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110752291A (zh) | 2020-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109786390B (zh) | 三维储存元件及其制造方法 | |
| JP5659480B2 (ja) | 記憶装置の製造方法 | |
| US10497865B2 (en) | RRAM device and method for manufacturing the same | |
| US10153431B2 (en) | Resistive memory having confined filament formation | |
| KR101570742B1 (ko) | 저항성 랜덤 액세스 메모리 및 그 제조 방법 | |
| CN108735748A (zh) | 三维半导体器件 | |
| US20150138880A1 (en) | Memory cells having a plurality of resistance variable materials | |
| EP3794620B1 (en) | Integrated energy storage component | |
| US20140077149A1 (en) | Resistance memory cell, resistance memory array and method of forming the same | |
| KR101942606B1 (ko) | 저항성 스위칭 메모리 소자들을 형성하는 방법 | |
| US8779405B2 (en) | Field focusing features in a ReRAM cell | |
| CN111584711B (zh) | 一种rram器件及形成rram器件的方法 | |
| CN110752291B (zh) | 一种侧壁电极阻变存储结构及其制备方法 | |
| CN113611796A (zh) | 电阻式随机存取存储器及其制作方法 | |
| CN105529398A (zh) | 电阻式随机存取存储器及其制造方法 | |
| US9114980B2 (en) | Field focusing features in a ReRAM cell | |
| CN102738387B (zh) | 一种基于TiOx结构的忆阻器及其制备方法 | |
| CN111584495B (zh) | 电阻式随机存取存储器及其制造方法 | |
| US11955529B2 (en) | Semiconductor device with interlayer insulation structure including metal-organic framework layer and method of manufacturing the same | |
| CN112467029A (zh) | 一种半导体器件及其制造方法 | |
| US20220336497A1 (en) | Semiconductor device including interlayer insulation structure including metal-organic framework layer | |
| CN113054101A (zh) | Rram的3d垂直堆积集成结构及其集成方法 | |
| CN114694705A (zh) | 一种磁性存储单元及磁性存储器 | |
| CN118019351A (zh) | 新型三维存储器阵列及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Xiao Han Inventor after: Wang Zongwei Inventor after: Cai Yimao Inventor after: Huang Ru Inventor before: Xiao Han Inventor before: Wang Zongwei Inventor before: Cai Yimao |
|
| CB03 | Change of inventor or designer information | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200821 Address after: Room 101, building 1, block C, Qianjiang Century Park, ningwei street, Xiaoshan District, Hangzhou City, Zhejiang Province Applicant after: Hangzhou Weiming Information Technology Co.,Ltd. Applicant after: Institute of Information Technology, Zhejiang Peking University Address before: Room 288-1, 857 Xinbei Road, Ningwei Town, Xiaoshan District, Hangzhou City, Zhejiang Province Applicant before: Institute of Information Technology, Zhejiang Peking University Applicant before: Hangzhou Weiming Information Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |