CN105529398A - 电阻式随机存取存储器及其制造方法 - Google Patents
电阻式随机存取存储器及其制造方法 Download PDFInfo
- Publication number
- CN105529398A CN105529398A CN201410519579.2A CN201410519579A CN105529398A CN 105529398 A CN105529398 A CN 105529398A CN 201410519579 A CN201410519579 A CN 201410519579A CN 105529398 A CN105529398 A CN 105529398A
- Authority
- CN
- China
- Prior art keywords
- random access
- electrode
- resistive random
- memory cell
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 230000015654 memory Effects 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 86
- 239000000463 material Substances 0.000 claims description 53
- 230000015572 biosynthetic process Effects 0.000 claims description 38
- 239000004020 conductor Substances 0.000 claims description 37
- 230000004888 barrier function Effects 0.000 claims description 13
- 239000012774 insulation material Substances 0.000 claims description 13
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 claims description 3
- 229910000428 cobalt oxide Inorganic materials 0.000 claims description 3
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 239000000395 magnesium oxide Substances 0.000 claims description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 3
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 3
- 238000003701 mechanical milling Methods 0.000 claims description 3
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 3
- 229910000484 niobium oxide Inorganic materials 0.000 claims description 3
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 claims description 3
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 claims description 3
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- 229910001930 tungsten oxide Inorganic materials 0.000 claims description 3
- 229910001935 vanadium oxide Inorganic materials 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000012447 hatching Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种电阻式随机存取存储器及其制造方法，该电阻式随机存取存储器包括基底、介电层、多个存储单元及内连线结构。介电层设置于基底上。存储单元垂直相邻地设置于介电层中，且各个存储单元包括第一电极、第二电极及可变电阻结构。第二电极设置于第一电极上。可变电阻结构设置于第一电极与第二电极之间。在垂直相邻的两个存储单元中，位于上方的存储单元的第一电极与位于下方的存储单元的第二电极设置于相邻的可变电阻结构之间且彼此隔离。内连线结构设置于介电层中且将存储单元的第一电极进行连接。
Description
技术领域
本发明涉及一种存储器及其制造方法，且特别是涉及一种电阻式随机存取存储器及其制造方法。
背景技术
由于，非挥发性存储器具有数据在断电后也不会消失的优点，因此许多电器产品中必须具备此类存储器，以维持电器产品开机时的正常操作。目前，业界积极发展的一种非挥发性存储器元件是电阻式随机存取存储器(resistiverandomaccessmemory，RRAM)，其具有写入操作电压低、写入抹除时间短、存储时间长、非破坏性读取、多状态存储、结构简单以及所需面积小等优点，因此在未来将可成为个人电脑和电子设备所广泛采用的非挥发性存储器元件之一。
为了提升存储器的密度，目前业界提出一种高密度的垂直排列的三维电阻式随机存取存储器(resistiverandomaccessmemory，RRAM)。然而，目前的三维电阻式随机存取存储器通常需要进行深蚀刻制作工艺与深填孔制作工艺，因此无法直接与先进逻辑制作工艺进行整合。
发明内容
本发明的目的在于提供一种电阻式随机存取存储器及其制造方法，其可直接与先进逻辑制作工艺进行整合。
为达上述目的，本发明提出一种电阻式随机存取存储器，包括基底、介电层、多个存储单元及内连线结构。介电层设置于基底上。存储单元垂直相邻地设置于介电层中，且各个存储单元包括第一电极、第二电极及可变电阻结构。第二电极设置于第一电极上。可变电阻结构设置于第一电极与第二电极之间。在垂直相邻的两个存储单元中，位于上方的存储单元的第一电极与位于下方的存储单元的第二电极设置于相邻的可变电阻结构之间且彼此隔离。内连线结构设置于介电层中且将存储单元的第一电极进行连接。
依照本发明的一实施例所述，在上述的电阻式随机存取存储器中，可变电阻结构包括可变电阻层。
依照本发明的一实施例所述，在上述的电阻式随机存取存储器中，可变电阻层的材料例如是金属氧化物。
依照本发明的一实施例所述，在上述的电阻式随机存取存储器中，金属氧化物例如是氧化铪、氧化镁、氧化镍、氧化铌、氧化钛、氧化铝、氧化钒、氧化钨、氧化锌或氧化钴。
依照本发明的一实施例所述，在上述的电阻式随机存取存储器中，可变电阻结构还包括绝缘层。绝缘层与可变电阻层堆叠设置。
依照本发明的一实施例所述，在上述的电阻式随机存取存储器中，绝缘层的材料例如是氧化物。
依照本发明的一实施例所述，在上述的电阻式随机存取存储器中，第一电极可为内连线结构的一部分。
依照本发明的一实施例所述，在上述的电阻式随机存取存储器中，还包括晶体管。晶体管设置于基底上，且晶体管的端子与内连线结构进行连接。
本发明提出一种电阻式随机存取存储器的制造方法，包括下列步骤。在基底上形成介电层。在介电层中形成多个存储单元，存储单元垂直相邻地设置于介电层中，且各个存储单元包括第一电极、第二电极及可变电阻结构。第二电极设置于第一电极上。可变电阻结构设置于第一电极与第二电极之间。在垂直相邻的两个存储单元中，位于上方的存储单元的第一电极与位于下方的存储单元的第二电极设置于相邻的可变电阻结构之间且彼此隔离。在介电层中形成内连线结构，内连线结构将存储单元的第一电极进行连接。
依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，介电层的形成方法例如是化学气相沉积法。
依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，第一电极的形成方法例如是金属镶嵌法。
依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，各个可变电阻结构与各个第二电极的形成方法包括下列步骤。在介电层中形成开口。在开口中形成共形的可变电阻材料层。形成填满开口的导体材料层。移除开口以外的导体材料层与可变电阻材料层。
依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，开口的形成方法例如是对介电层进行图案化制作工艺。
依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，可变电阻材料层的形成方法例如是化学气相沉积法。
依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，导体材料层的形成方法例如是电镀法或物理气相沉积法。
依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，开口以外的导体材料层与可变电阻材料层的移除方法例如是化学机械研磨法。
依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，各个可变电阻结构的形成方法还包括于形成可变电阻材料层之前或之后，在开口中形成共形的绝缘材料层。
依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，绝缘材料层的形成方法例如是化学气相沉积法。
依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，内连线结构的形成方法例如是金属镶嵌法。
依照本发明的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，还包括于形成介电层之前，在基底上形成晶体管，且晶体管的端子与内连线结构进行连接。
基于上述，在本发明所提出的电阻式随机存取存储器及其制造方法中，在垂直相邻的两个存储单元中，位于上方的存储单元的第一电极与位于下方的存储单元的第二电极设置于相邻的可变电阻结构之间且彼此隔离，且内连线结构将存储单元的第一电极进行连接。由于电阻式随机存取存储器具有上述结构，因此在电阻式随机存取存储器的制造过程中不需进行深蚀刻制作工艺与深填孔制作工艺，因此可直接与先进逻辑制作工艺进行整合。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1为本发明的一实施例的电阻式随机存取存储器的立体图；
图2为沿图1A中的I-I’剖面线的晶体管的剖视图；
图3A至图3D为沿图1中的II-II’剖面线的电阻式随机存取存储器的制造流程剖视图。
符号说明
10：电阻式随机存取存储器
100：基底
102：晶体管
104：栅极
106：栅介电层
108、110：掺杂区
112：间隙壁
114：掺杂延伸区
116、124、132、138、160、166、182：介电层
118、120、122、126、128、130、134、162：导体层
136、164：第一电极
140：开口
142：绝缘材料层
144：可变电阻材料层
146：导体材料层
148、168：位线
150、170：第二电极
152、172：可变电阻层
154、174：绝缘层
156、176：可变电阻结构
158、178：存储单元
180：内连线结构
184：源极线
186：插塞
具体实施方式
图1所绘示为本发明的一实施例的电阻式随机存取存储器的立体图。在图1中，为了清楚地进行说明，仅绘示出位于垂直相邻的两个存储单元之间的介电层，且仅绘示出位于第一电极与第二电极之间的可变电阻结构。图2所绘示为沿图1A中的I-I’剖面线的晶体管的剖视图。图3A至图3D所绘示为沿图1中的II-II’剖面线的电阻式随机存取存储器的制造流程剖视图。
首先，请同时参照图1、图2与图3A，可选择性地在基底100上形成晶体管102。晶体管102例如是金属氧化物半场效晶体管(MOSFET)或双极接面晶体管(BJT)。
在此实施例中，晶体管102是以金属氧化物半场效晶体管为例进行说明，但本发明并不以此为限。晶体管102包括栅极104、栅介电层106、掺杂区108、110、间隙壁112及掺杂延伸区114。栅介电层106位于栅极104与基底100之间。掺杂区108、110分别位于栅极104两侧的基底100中。在此实施例中，掺杂区108、110可作为晶体管102的端子。举例来说，掺杂区108可作为源极使用，且掺杂区110可作为漏极使用。间隙壁112位于栅极104两侧的基底100上。掺杂延伸区114位于间隙壁112下方的基底100中，且可作为轻掺杂漏极(LDD)使用。晶体管102中各构件的材料与制造方法为本领域技术人员所周知，故于此不再赘述。
接着，在基底100上形成介电层116。介电层116的材料例如是氧化硅。介电层116的形成方法例如是化学气相沉积法。
然后，在介电层116中形成导体层118、120、122，导体层118、120、122分别连接至栅极104与掺杂区108、110。导体层118、120、122的材料例如是钨、铜或铝。导体层118、120、122的形成方法可通过蚀刻制作工艺与沉积制作工艺而形成或采用金属镶嵌法而形成。
接下来，在介电层116上形成介电层124。介电层124的材料与形成方法可参照上述关于介电层116的说明。
之后，在介电层124中形成导体层126、128、130，导体层126、128、130分别连接于导体层118、120、122。其中，导体层126可作为字元线使用，且导体层128可作为源极线使用。导体层126、128、130的材料例如是铜、钨或铝。导体层126、128、130的形成方法例如是金属镶嵌法，如单重金属镶嵌法。
再者，在介电层124上形成介电层132。介电层124的材料与形成方法可参照上述关于介电层116的说明。
随后，在介电层132中形成导体层134与第一电极136，导体层134与第一电极136分别连接于导体层130。导体层134与第一电极136的材料与形成方法可参照上述关于导体层118、120、122的说明。
继之，请同时参照图1与图3B，在介电层132上形成介电层138。介电层138的材料与形成方法可参照上述关于介电层116的说明。
接着，在介电层138中形成开口140。开口140的形成方法例如是对介电层138进行图案化制作工艺。
然后，可选择性地在开口140中形成共形的绝缘材料层142。绝缘材料层142的材料例如是氧化物，如氧化硅等。绝缘材料层142的形成方法例如是化学气相沉积法。
接下来，在绝缘材料层142上形成共形的可变电阻材料层144。可变电阻材料层144的材料例如是金属氧化物，如氧化铪、氧化镁、氧化镍、氧化铌、氧化钛、氧化铝、氧化钒、氧化钨、氧化锌或氧化钴。可变电阻材料层144的形成方法例如是化学气相沉积法。在此实施例中，是以于形成可变电阻材料层144之前先形成绝缘材料层142为例进行说明。在另一实施例中，亦可于形成可变电阻材料层144之后再形成绝缘材料层142。
之后，形成填满开口140的导体材料层146。导体材料层146的材料例如是铜、钨或铝。导体材料层146的形成方法例如是电镀法或物理气相沉积法。
再者，请同时参照图1与图3C，移除开口140以外的导体材料层146、可变电阻材料层144与绝缘材料层142，而分别形成第二电极150(位线148的一部分)、可变电阻层152与绝缘层154。开口140以外的导体材料层146、可变电阻材料层144与绝缘材料层142的移除方法例如是化学机械研磨法。其中，图3C中的第二电极150例如是图1中的位线148位于第一电极136上方的部分。可变电阻层152与绝缘层154可形成可变电阻结构156。当可变电阻结构156中具有绝缘层154时，可使得可变电阻结构156具有二极管的效果，而能够有效地阻挡漏电流(sneakcurrent)，进而防止误动作产生。第一电极136、可变电阻结构156与第二电极150可形成存储单元158。
随后，在介电层138上形成介电层160。介电层160的材料与形成方法可参照上述关于介电层116的说明。
继之，在介电层160与介电层138中形成导体层162。导体层162的材料例如是铜、钨或铝。导体层162的形成方法例如是金属镶嵌法。举例来说，可采用双重金属镶嵌法而形成或采用多次单重金属镶嵌法而形成。导体层162中位于第二电极150上方的部分可作为第一电极164使用。
接着，请同时参照图1与图3D，在介电层160上形成介电层166。介电层166的材料与形成方法可参照上述关于介电层116的说明。
然后，在介电层166中形成第二电极170(位线168的一部分)、可变电阻层172与绝缘层174。其中，图3D中的第二电极170例如是图1中的位线168位于第一电极164上方的部分。可变电阻层172与绝缘层174可形成可变电阻结构176。第一电极164、可变电阻结构176与第二电极170可形成存储单元178。可变电阻结构176与第二电极170的材料、形成方法及功效可参照上述关于可变电阻结构156与第二电极150的说明。
在垂直相邻的两个存储单元158、178中，位于上方的存储单元178的第一电极164与位于下方的存储单元158的第二电极150设置于相邻的可变电阻结构176、156之间且彼此隔离。第一电极164与第二电极150可通过介电层160进行隔离。
此外，导体层122、130、134、162与第一电极136可形成内连线结构180。内连线结构180可将存储单元158、178的第一电极136、164进行连接。另外，由于晶体管102的掺杂区110与内连线结构180进行连接，由此可将第一电极136、164电连接至掺杂区110。
通过上述制造方法已完成单一晶体管驱动N个电阻式存储单元(1TransistordrivingnResistivememorycells，1T-NR)的电阻式随机存取存储器10的基本架构。接下来，可重复进行形成存储单元178的步骤，而在存储单元178上方堆叠形成其他存储单元与内连线构件，且还可在基底100上形成多组1T-NR的电阻式随机存取存储器10。如此一来，可形成高密集的电阻式随机存取存储器阵列。此外，当电阻式随机存取存储器阵列具有多组1T-NR的电阻式随机存取存储器10时，可将多组1T-NR的电阻式随机存取存储器10之间的距离缩到最近，以减少绕线距离，进而将寄生电容值降到最低。
以下，通过图1与图3D来说明本实施例的电阻式随机存取存储器10的结构。
请同时参照图1与图3D，电阻式随机存取存储器10包括基底100、介电层182、多个存储单元(如，存储单元158、178)及内连线结构180。电阻式随机存取存储器还可包括晶体管102。晶体管102设置于基底100上，且晶体管102的掺杂区110(端子)与内连线结构180进行连接。在此实施例中，虽然晶体管102是以平面式的晶体管为例进行说明，但本发明并不以此为限。在其他实施例中，晶体管102也可采用垂直式的晶体管，以更进一步地减少晶体管102所占用的晶片面积，进而提升空间利用率。
介电层182设置于基底100上。在此实施例中，介电层182例如是至少由介电层116、124、132、138、160、166所形成，但本发明并不以此为限。
存储单元158、178垂直相邻地设置于介电层182中。存储单元158包括第一电极136、第二电极150与可变电阻结构156。可变电阻结构156包括可变电阻层152，且还可选择性地包括与可变电阻层152堆叠设置的绝缘层154。存储单元178包括第一电极164、第二电极170与可变电阻结构176。可变电阻结构176包括可变电阻层172，且还可选择性地包括与可变电阻层172堆叠设置的绝缘层174。此外，第一电极136、164可为内连线结构180的一部分。
在垂直相邻的两个存储单元158、178中，位于上方的存储单元178的第一电极164与位于下方的存储单元158的第二电极150设置于相邻的可变电阻结构176、156之间且彼此隔离。
内连线结构180设置于介电层182中且将存储单元158、178的第一电极136、164进行连接。
此外，电阻式随机存取存储器10还可选择性地包括源极线184。源极线184的材料例如是铜、钨或铝。源极线184的形成方法例如是金属镶嵌法。源极线184可通过插塞186电连接至导体层128。
此外，电阻式随机存取存储器10中各构件的材料、设置方式、形成方法与功效已于上述图3A至图3D的制造方法中进行详尽地说明，故于此不再赘述。
基于上述实施例可知，由于电阻式随机存取存储器10具有上述结构，因此在电阻式随机存取存储器10的制造过程中不需进行深蚀刻制作工艺与深填孔制作工艺深，因此可直接与先进逻辑制作工艺进行整合。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。
Claims (20)
1.一种电阻式随机存取存储器，包括：
基底；
介电层，设置于该基底上；
多个存储单元，垂直相邻地设置于该介电层中，且各该存储单元包括：
第一电极；
第二电极，设置于该第一电极上；以及
可变电阻结构，设置于该第一电极与该第二电极之间，其中
在垂直相邻的两个存储单元中，位于上方的该存储单元的该第一电极与位于下方的该存储单元的该第二电极设置于相邻的该些可变电阻结构之间且彼此隔离；以及
内连线结构，设置于该介电层中且将该些存储单元的该些第一电极进行连接。
2.如权利要求1所述的电阻式随机存取存储器，其中该可变电阻结构包括一可变电阻层。
3.如权利要求2所述的电阻式随机存取存储器，其中该可变电阻层的材料包括一金属氧化物。
4.如权利要求3所述的电阻式随机存取存储器，其中该金属氧化物包括氧化铪、氧化镁、氧化镍、氧化铌、氧化钛、氧化铝、氧化钒、氧化钨、氧化锌或氧化钴。
5.如权利要求2所述的电阻式随机存取存储器，其中该可变电阻结构还包括一绝缘层，与该可变电阻层堆叠设置。
6.如权利要求5所述的电阻式随机存取存储器，其中该绝缘层的材料包括氧化物。
7.如权利要求1所述的电阻式随机存取存储器，其中该些第一电极为该内连线结构的一部分。
8.如权利要求1所述的电阻式随机存取存储器，还包括晶体管，设置于该基底上，且该晶体管的一端子与该内连线结构进行连接。
9.一种电阻式随机存取存储器的制造方法，包括：
在一基底上形成一介电层；
在该介电层中形成多个存储单元，该些存储单元垂直相邻地设置于该介电层中，且各该存储单元包括：
第一电极；
第二电极，设置于该第一电极上；以及
可变电阻结构，设置于该第一电极与该第二电极之间，其中
在垂直相邻的两个存储单元中，位于上方的该存储单元的该第一电极与位于下方的该存储单元的该第二电极设置于相邻的该些可变电阻结构之间且彼此隔离；以及
在该介电层中形成一内连线结构，该内连线结构将该些存储单元的该些第一电极进行连接。
10.如权利要求9所述的电阻式随机存取存储器的制造方法，其中该介电层的形成方法包括化学气相沉积法。
11.如权利要求9所述的电阻式随机存取存储器的制造方法，其中该些第一电极的形成方法包括金属镶嵌法。
12.如权利要求9所述的电阻式随机存取存储器的制造方法，其中各该可变电阻结构与各该第二电极的形成方法包括：
在该介电层中形成一开口；
在该开口中形成共形的一可变电阻材料层；
形成填满该开口的一导体材料层；以及
移除该开口以外的该导体材料层与该可变电阻材料层。
13.如权利要求12所述的电阻式随机存取存储器的制造方法，其中该开口的形成方法包括对该介电层进行图案化制作工艺。
14.如权利要求12所述的电阻式随机存取存储器的制造方法，其中该可变电阻材料层的形成方法包括化学气相沉积法。
15.如权利要求12所述的电阻式随机存取存储器的制造方法，其中该导体材料层的形成方法包括电镀法或物理气相沉积法。
16.如权利要求12所述的电阻式随机存取存储器的制造方法，其中该开口以外的该导体材料层与该可变电阻材料层的移除方法包括化学机械研磨法。
17.如权利要求12所述的电阻式随机存取存储器的制造方法，其中各该可变电阻结构的形成方法还包括于形成该可变电阻材料层之前或之后，在该开口中形成共形的一绝缘材料层。
18.如权利要求17所述的电阻式随机存取存储器的制造方法，其中该绝缘材料层的形成方法包括化学气相沉积法。
19.如权利要求9所述的电阻式随机存取存储器的制造方法，其中该内连线结构的形成方法包括金属镶嵌法。
20.如权利要求9所述的电阻式随机存取存储器的制造方法，还包括于形成该介电层之前，在该基底上形成一晶体管，且该晶体管的一端子与该内连线结构进行连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103132631A TWI572073B (zh) | 2014-09-22 | 2014-09-22 | 電阻式隨機存取記憶體及其製造方法 |
| TW103132631 | 2014-09-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105529398A true CN105529398A (zh) | 2016-04-27 |
| CN105529398B CN105529398B (zh) | 2018-11-02 |
Family
ID=55526562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410519579.2A Active CN105529398B (zh) | 2014-09-22 | 2014-09-30 | 电阻式随机存取存储器及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US9318703B2 (zh) |
| CN (1) | CN105529398B (zh) |
| TW (1) | TWI572073B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021181188A1 (en) * | 2020-03-11 | 2021-09-16 | International Business Machines Corporation | Resistive random access memory integrated with stacked vertical transistors |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI572073B (zh) * | 2014-09-22 | 2017-02-21 | 力晶科技股份有限公司 | 電阻式隨機存取記憶體及其製造方法 |
| US10184189B2 (en) | 2016-07-18 | 2019-01-22 | ECSI Fibrotools, Inc. | Apparatus and method of contact electroplating of isolated structures |
| WO2018022027A1 (en) * | 2016-07-26 | 2018-02-01 | Intel Corporation | Array interconnects for rram devices and methods of fabrication |
| US10879311B2 (en) | 2019-02-08 | 2020-12-29 | International Business Machines Corporation | Vertical transport Fin field effect transistors combined with resistive memory structures |
| CN112635661B (zh) * | 2019-10-09 | 2023-08-01 | 联华电子股份有限公司 | 多位可变电阻式存储器单元及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1428786A (zh) * | 2001-12-21 | 2003-07-09 | 株式会社东芝 | 磁随机存取存储器及其制造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531371B2 (en) | 2001-06-28 | 2003-03-11 | Sharp Laboratories Of America, Inc. | Electrically programmable resistance cross point memory |
| US6625055B1 (en) * | 2002-04-09 | 2003-09-23 | Hewlett-Packard Development Company, L.P. | Multiple logical bits per memory cell in a memory device |
| WO2003098636A2 (en) * | 2002-05-16 | 2003-11-27 | Micron Technology, Inc. | STACKED 1T-nMEMORY CELL STRUCTURE |
| US6870755B2 (en) | 2002-08-02 | 2005-03-22 | Unity Semiconductor Corporation | Re-writable memory with non-linear memory element |
| US7067865B2 (en) | 2003-06-06 | 2006-06-27 | Macronix International Co., Ltd. | High density chalcogenide memory cells |
| KR100576369B1 (ko) | 2004-11-23 | 2006-05-03 | 삼성전자주식회사 | 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법 |
| US20070132049A1 (en) * | 2005-12-12 | 2007-06-14 | Stipe Barry C | Unipolar resistance random access memory (RRAM) device and vertically stacked architecture |
| US8212281B2 (en) * | 2008-01-16 | 2012-07-03 | Micron Technology, Inc. | 3-D and 3-D schottky diode for cross-point, variable-resistance material memories, processes of forming same, and methods of using same |
| US7983065B2 (en) * | 2009-04-08 | 2011-07-19 | Sandisk 3D Llc | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines |
| KR20110032252A (ko) | 2009-09-22 | 2011-03-30 | 삼성전자주식회사 | 수직 어레이 트랜지스터를 갖는 저항성 메모리 소자 |
| US9013911B2 (en) | 2011-06-23 | 2015-04-21 | Crossbar, Inc. | Memory array architecture with two-terminal memory cells |
| US8617952B2 (en) | 2010-09-28 | 2013-12-31 | Seagate Technology Llc | Vertical transistor with hardening implatation |
| US9276041B2 (en) | 2012-03-19 | 2016-03-01 | Globalfoundries Singapore Pte Ltd | Three dimensional RRAM device, and methods of making same |
| US8674332B2 (en) | 2012-04-12 | 2014-03-18 | Globalfoundries Singapore Pte Ltd | RRAM device with an embedded selector structure and methods of making same |
| US9349953B2 (en) * | 2013-03-15 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistance variable memory structure and method of forming the same |
| TWI572073B (zh) * | 2014-09-22 | 2017-02-21 | 力晶科技股份有限公司 | 電阻式隨機存取記憶體及其製造方法 |
-
2014
- 2014-09-22 TW TW103132631A patent/TWI572073B/zh active
- 2014-09-30 CN CN201410519579.2A patent/CN105529398B/zh active Active
- 2014-12-08 US US14/562,778 patent/US9318703B2/en active Active
-
2016
- 2016-03-09 US US15/064,610 patent/US9478741B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1428786A (zh) * | 2001-12-21 | 2003-07-09 | 株式会社东芝 | 磁随机存取存储器及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021181188A1 (en) * | 2020-03-11 | 2021-09-16 | International Business Machines Corporation | Resistive random access memory integrated with stacked vertical transistors |
| US11164907B2 (en) | 2020-03-11 | 2021-11-02 | International Business Machines Corporation | Resistive random access memory integrated with stacked vertical transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105529398B (zh) | 2018-11-02 |
| TWI572073B (zh) | 2017-02-21 |
| US9478741B2 (en) | 2016-10-25 |
| TW201613151A (en) | 2016-04-01 |
| US20160087205A1 (en) | 2016-03-24 |
| US20160190444A1 (en) | 2016-06-30 |
| US9318703B2 (en) | 2016-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205542903U (zh) | 非易失性集成电路存储器单元和电阻性随机存取存储结构 | |
| CN109935593B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN105529398A (zh) | 电阻式随机存取存储器及其制造方法 | |
| CN108292660B (zh) | 具有减少的位线到漏极选择栅极短路的存储器装置和系统及相关联的方法 | |
| US10109641B2 (en) | Semiconductor device and method for manufacturing same | |
| US20150123209A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN103247632A (zh) | 半导体器件及其制造方法 | |
| US20130168745A1 (en) | Nonvolatile memory device and method for fabricating the same | |
| CN107195632A (zh) | 半导体装置及其制造方法 | |
| CN104465496A (zh) | 用于三维装置具有多个垂直延伸的导体的装置及制造方法 | |
| CN105742484A (zh) | 电阻式随机存取存储器结构及其随机存取存储器操作方法 | |
| JP2016535444A (ja) | 金属ソースを含むメモリセルストリングを有する方法及び装置 | |
| CN102969313A (zh) | 半导体器件及其制造方法 | |
| CN103730470A (zh) | 三维叠层半导体结构及其制造方法 | |
| CN110364532A (zh) | 垂直通道存储器中的自对准二硅硅化物位线与源极线着陆垫 | |
| CN105655485A (zh) | 电阻式随机存取存储器及其制造方法 | |
| CN104821319A (zh) | 半导体器件及其操作方法 | |
| CN105990392B (zh) | 电阻式随机存取存储器及其制造方法 | |
| CN105990354B (zh) | 存储器元件及其制作方法 | |
| CN105304573A (zh) | 三维存储器元件及其制造方法 | |
| CN102969314A (zh) | 半导体器件及其制造方法 | |
| CN107808891B (zh) | 用于制造晶体管的方法及相应设备 | |
| CN106328655B (zh) | 电阻式随机存取存储器结构 | |
| TWI580086B (zh) | 記憶體裝置及其製造方法 | |
| CN109285841B (zh) | 存储器及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190627 Address after: Hsinchu Science Park, Taiwan, China Patentee after: Lijing Jicheng Electronic Manufacturing Co., Ltd. Address before: Hsinchu Science Park, Taiwan, China Patentee before: Powerflash Technology Corporation |
|
| TR01 | Transfer of patent right |