CN107195632A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107195632A
CN107195632A CN201610772893.0A CN201610772893A CN107195632A CN 107195632 A CN107195632 A CN 107195632A CN 201610772893 A CN201610772893 A CN 201610772893A CN 107195632 A CN107195632 A CN 107195632A
Authority
CN
China
Prior art keywords
semiconductor regions
semiconductor
wiring part
laminate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610772893.0A
Other languages
English (en)
Inventor
石田贵士
藤木润
荒井伸也
荒井史隆
青地英明
藤井光太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN107195632A publication Critical patent/CN107195632A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请的发明涉及一种半导体装置及其制造方法。实施方式的半导体装置包含第1配线部、第1导电型的第1半导体区域、积层体、柱状部、多个第1绝缘部、及多个半导体区域列。第1配线部隔着第1绝缘膜设置在衬底上。第1半导体区域隔着第2绝缘膜设置在第1配线部上。积层体设置在第1半导体区域上。积层体包含交替地积层的多个第3绝缘膜及多个电极层。柱状部设置在积层体内。柱状部包含半导体主体及电荷累积膜。多个第1绝缘部设置在积层体内。多个第1绝缘部与第1半导体区域相接。多个半导体区域列设置在第1半导体区域内。多个半导体区域列分别包含相互分离的第2导电型的多个第2半导体区域。多个第2半导体区域设置在多个第1绝缘部的下方，且沿着第1绝缘部在第1方向上排列。多个第2半导体区域与第1配线部电连接。

Description

半导体装置及其制造方法
相关申请
本申请享有以美国临时专利申请62/306,216号(申请日：2016年3月10日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
实施方式涉及一种半导体装置及其制造方法。
背景技术
提出了一种三维构造的存储设备，该存储设备是在多个电极层积层而成的积层体上形成着存储孔洞(Memory hole)，且在该存储孔洞内，沿着积层体的积层方向延伸而设置着电荷累积膜及半导体膜。存储设备具有串联连接在漏极侧选择晶体管与源极侧选择晶体管之间的多个存储单元。存储单元的漏极经由漏极侧选择晶体管电连接于位线。存储单元的源极经由源极侧选择晶体管电连接于源极线。一般来讲，源极线是在积层体的内部形成狭缝而设置在该狭缝内。与此相对地，对将源极线嵌入到积层体的下方的嵌入式源极线进行了研究。但是在使用嵌入式源极线的情况下，必须相对于例如每1指而逐一设置向衬底供给电压的局部配线。因此，阻碍了存储单元阵列的平面尺寸的缩小。希望在使用嵌入式源极线的情况下也能缩小存储单元阵列的平面尺寸。
发明内容
实施方式提供一种在使用嵌入式源极线的情况下也能使存储单元阵列的平面尺寸缩小的半导体装置及其制造方法。
实施方式的半导体装置包含第1配线部、第1导电型的第1半导体区域、积层体、柱状部、多个第1绝缘部、及多个半导体区域列。第1配线部隔着第1绝缘膜设置在衬底上。第1半导体区域隔着第2绝缘膜设置在第1配线部上。积层体设置在第1半导体区域上。积层体包含交替地积层的多个第3绝缘膜及多个电极层。柱状部设置在积层体内。柱状部沿着积层体的积层方向延伸。柱状部包含半导体主体及电荷累积膜。半导体主体与第1半导体区域相接。多个第1绝缘部设置在积层体内。多个第1绝缘部沿着积层方向、及与积层方向交叉的第1方向延伸。多个第1绝缘部与第1半导体区域相接。多个半导体区域列设置在第1半导体区域内。多个半导体区域列分别包含相互的第2导电型的多个第2半导体区域。多个第2半导体区域设置在多个第1绝缘部的下方，且沿着第1绝缘部在第1方向上排列。多个第2半导体区域与第1配线部电连接。
附图说明
图1是第1实施方式的半导体装置的存储单元阵列的示意立体图。
图2是第1实施方式的半导体装置的存储单元阵列的示意俯视图。
图3是沿着图2中的3-3线的剖视图。
图4是沿着图2中的4-4线的剖视图。
图5是沿着图2中的5-5线的剖视图。
图6是将柱状部CL放大而表示的示意剖视图。
图7是第1实施方式的半导体装置的第1半导体区域的示意俯视图。
图8是将图7中的框A内放大而表示的示意俯视图。
图9是对参考例与第1实施方式加以比较而表示的示意俯视图。
图10是第2实施方式的半导体装置的存储单元阵列的示意俯视图。
图11～图21是表示第2实施方式的半导体装置的制造方法的示意剖视图。
图22是第2实施方式的半导体装置的示意俯视图。
图23是表示第3实施方式的删除动作的第1例的示意等效电路图。
图24是表示第3实施方式的删除动作的第2例的示意等效电路图。
图25是第4实施方式的半导体装置的存储单元阵列的示意剖视图。
图26是对参考例与第4实施方式加以比较而表示的示意剖视图。
图27是第5实施方式的半导体装置的存储单元阵列的示意剖视图。
具体实施方式
以下，参照附图，对实施方式进行说明。另外，在各附图中，对相同的要素标注着相同的符号。实施方式的半导体装置是具有存储单元阵列的半导体存储装置。
＜第1实施方式＞
图1是第1实施方式的半导体装置的存储单元阵列1的示意立体图。在图1中，将与衬底10的主面10a平行的方向且相互正交的2个方向设为X方向及Y方向。XY平面设为积层体100的平面方向。将与X方向及Y方向两者正交的方向设为Z方向(积层体100的积层方向)。在本说明书中，所谓“下”是指朝向衬底10的方向，所谓“上”是指远离衬底10的方向。
存储单元阵列1具有衬底10及积层体100。在衬底10的主面10a上，设置着第1绝缘膜11。在第1绝缘膜11上，设置着第1配线部12。在第1配线部12上，设置着第2绝缘膜13。在第2绝缘膜13上，设置着第1半导体区域14。衬底10例如包含单晶硅。在衬底10，设置着未图示的晶体管。晶体管例如构成存储器周边电路。第1绝缘膜11、第2绝缘膜13例如包含硅氧化物。第1配线部12包含导电体例如为金属、或金属与硅的积层构造。在第1实施方式中，第1配线部12例如为源极线SL。设置在第1半导体区域14的下方且设置在第1绝缘膜11与第2绝缘膜13之间的源极线SL被称为“嵌入式源极线”。第1半导体区域14例如包含结晶化的硅。在第1实施方式中，第1半导体区域14的导电型为P型。
积层体100设置在第1半导体区域14上。积层体100包含交替地积层的多个第3绝缘膜40及多个电极层41。多个电极层41包含至少1个源极侧选择栅极(SGS)、多条字线WL、及至少1个漏极侧选择栅极(SGD)。源极侧选择栅极(SGS)为源极侧选择晶体管STS的栅极电极。字线(WL)为存储单元MC的栅极电极。漏极侧选择栅极(SGD)为漏极侧选择晶体管STD的栅极电极。另外，电极层41的积层数为任意。
源极侧选择栅极(SGS)设置在积层体100的下部区域。漏极侧选择栅极(SGD)设置在积层体100的上部区域。字线WL设置在积层体100的中间区域。下部区域是指积层体100的靠近第1半导体区域14之侧的区域，上部区域是指积层体100的远离第1半导体区域14之侧的区域，中间区域是指积层体100的源极侧选择栅极(SGS)与漏极侧选择栅极(SGD)之间的区域。例如，多个电极层41中、包括离第1半导体区域14最近的电极层41在内的至少1个电极成为源极侧选择栅极SGS。多个电极层41中、包括离第1半导体区域14最远的电极层41在内的至少1个电极成为漏极侧选择栅极(SGD)。
在积层体100内，设置着柱状部CL、第1狭缝ST1、及第2狭缝ST2。柱状部CL沿着积层体100的积层方向(以下称为Z方向)延伸。第1狭缝ST1沿着Z方向、及与Z方向交叉例如为正交的X方向延伸。同样地，第2狭缝ST2也沿着Z方向及X方向延伸。柱状部CL的一端经由接触部Cb而电连接于位线BL。位线BL设置在积层体100的上方。位线BL沿着与X方向交叉例如为正交的Y方向延伸。
图2是第1实施方式的半导体装置的存储单元阵列1的示意俯视图。图3是沿着图2中的3-3线的剖视图。图4是沿着图2中的4-4线的剖视图。图5是沿着图2中的5-5线的剖视图。
如图2及图3所示，柱状部CL包含半导体主体20、存储膜30、及核心层50。
图6是将柱状部CL放大而表示的示意剖视图。
如图6所示，在积层体100内，设置着存储孔洞MH。存储孔洞MH是沿着Z方向延伸的开孔。柱状部CL设置在存储孔洞MH内。存储孔洞MH形成为圆柱状、或椭圆柱状。存储孔洞MH到达第1半导体区域14。在第1实施方式中，例如，半导体柱14a设置在存储孔洞MH的底部。半导体柱14a例如为结晶化的P型硅。半导体柱14a与第1半导体区域14电连接，而构成第1半导体区域14的一部分。
柱状部CL包含存储膜30、半导体主体20、及核心层50。存储膜30、半导体主体20、及核心层50设置在存储孔洞MH内。存储膜30在膜中包含电荷累积部。电荷累积部例如具有捕获电荷的捕获点及/或浮动栅极。存储单元MC的阈值电压根据电荷累积部中的电荷的有无、或电荷的量而变化。由此，存储单元MC保持信息。存储膜30例如隔着块绝缘膜31与电极层41对向。而且，虽然省略了图示，但是存储膜30在电荷累积部与半导体主体20之间具备隧道绝缘膜。在删除信息时、及进行编程时，电荷例如为电子穿过隧道绝缘膜。
半导体主体20沿着Z方向延伸。半导体主体20例如为结晶化的P型硅。半导体主体20例如经由半导体柱14a，与第1半导体区域14电连接。半导体柱14a例如隔着块绝缘膜31与电极层41(SGS)对向。另外，视需要，也可不设置半导体柱14a。核心层50是绝缘体。核心层50被嵌入到设置着存储膜30、及半导体主体20的存储孔洞MH内。
如图2～图4所示，在积层体100内设置着多个第1狭缝ST1。在第1狭缝ST1内，设置着第4绝缘膜21。第4绝缘膜21将电极层41沿着X方向电分离。第4绝缘膜21例如包含硅氧化物。第4绝缘膜21与第1半导体区域14相接。
如图2、图3、及图5所示，在积层体100内设置着多个第2狭缝ST2。在第2狭缝ST2内，设置着第5绝缘膜22及第1导电体23。第5绝缘膜22与第4绝缘膜21同样地，将电极层41沿着X方向电分离。第5绝缘膜22例如也包含硅氧化物。第1导电体23设置在第5绝缘膜22内。第1导电体23通过第5绝缘膜22与积层体100电绝缘。第1导电体23沿着Z方向、及与Z方向交叉例如为正交的X方向延伸。由此，第1导电体23的形状例如成为壁状。在第1实施方式中，第1导电体23是局部配线LI。局部配线LI例如向第1半导体区域14供给电压。
如图3～图5所示，在积层体100上，设置着第6绝缘膜42。在第6绝缘膜42上，设置着第7绝缘膜43。在第6绝缘膜42及第7绝缘膜43上，设置着开孔51。在开孔51内，设置着第2导电体52。第2导电体52的下端与半导体主体20电连接，且其上端与图1所示的接触部Cb电连接。在第7绝缘膜43上，还设置着开孔53。在开孔53内，设置着第3导电体54。第1导电体23(局部配线LI)与第3导电体54电连接。第3导电体54例如为将在Y方向上排列的多个第1导电体23(局部配线LI)彼此电连接的配线。
图7是第1实施方式的半导体装置的第1半导体区域14的示意俯视图。
如图7所示，在第1半导体区域14内，设置着多个半导体区域列15、及多个高浓度半导体区域16。半导体区域列15及高浓度半导体区域16例如沿着X方向延伸。
半导体区域列15分别包含呈岛状相互的多个第2半导体区域17。第2半导体区域17设置在第4绝缘膜21的下方的第1半导体区域14内(参照图3、图4)。第2半导体区域17沿着第4绝缘膜21在X方向上排列，且沿着Z方向从第1半导体区域14的下端一直设置到其上端。第2半导体区域17的导电型是与第1半导体区域14相反的导电型。在第1实施方式中，为N型。第2半导体区域17例如经由设置在第2绝缘膜13上的开孔13a，与第1配线部12(源极线SL)电连接(参照图1～图4)。由此，第2半导体区域17作为源极侧选择晶体管STS的源极区域发挥功能。开孔13a内嵌着半导体或导电体。在第1实施方式中，在开孔13a内嵌着N型半导体。N型半导体例如由与第1半导体区域14相同的半导体形成，且使该半导体与第2半导体区域17同样地为N型。
高浓度半导体区域16设置在第5绝缘膜22、及第1导电体23的下方(参照图3、图5)。高浓度半导体区域16的导电型与第1半导体区域14相同。与第1半导体区域14相比，高浓度半导体区域16的P型杂质例如硼的浓度更高。在第1实施方式中，第1导电体23经由高浓度半导体区域16，与第1半导体区域14电连接。
图8是将图7中的框A内放大而表示的示意俯视图。
如图8所示，第1半导体区域14包含第1部分14a、第2部分14b、及第3部分14c、。第1部分14a是被在X方向上相邻的2个第2半导体区域17夹着的区域。第2部分14b是向第1部分14a的纸面左侧扩展的区域，第3部分14c是向第1部分14a的纸面右侧扩展的区域。在第1实施方式中，第2部分14b经由第1部分14a，与第3部分14c电连接。图中的箭头B表示从第1导电体23(局部配线LI)经由高浓度半导体区域16供给到第1半导体区域14的电荷例如为电洞的流动。
根据第1实施方式的半导体装置，作为源极侧选择晶体管STS的源极区域发挥功能的第2半导体区域17是呈岛状分离而设置在第1半导体区域14内。因此，第1半导体区域14不会被第2半导体区域17电切断。向第2半导体区域17的左右扩展的第1半导体区域14经由被在X方向上相邻的2个第2半导体区域17夹着的第1部分14a而相连。
图9是对参考例与第1实施方式加以比较而表示的示意俯视图。
如图9所示，参考例的第2半导体区域17x是在X方向上设置为1条线。若第2半导体区域17x沿着Z方向从第1半导体区域14的下端一直设置到其上端，则第1半导体区域14会被第2半导体区域17x电切断。
将从第2半导体区域17x到与Y方向相邻的第2半导体区域17x为止定义为“1指”。在参考例中，每“1指”都需要1个高浓度半导体区域16。其目的在于：为了使第1半导体区域14不电性浮动，而供给电压。因此，在参考例中，交替设置第1狭缝ST1与第2狭缝ST2。第2狭缝ST2的沿着Y方向的宽度W2比第1狭缝ST1的沿着Y方向的宽度W1宽。其原因在于：必须在第2狭缝ST2内设置第5绝缘膜22及第1导电体23。
与此相对地，第1实施方式的第1半导体区域14不会被第2半导体区域17电切断。因此，无需在每“1指”都设置高浓度半导体区域16。从而，可如图9所示，相对于每2个以上第1狭缝ST1而设置第2狭缝ST2。
例如，在第1实施方式中，第1狭缝ST1设置于在参考例中应该设置第2狭缝ST2的位置。在该情况下，能相对于每3个第1狭缝ST1而设置1个第2狭缝ST2。第1狭缝ST1的沿着Y方向的宽度W1比第2狭缝ST2的沿着Y方向的宽度W2窄。从而，例如与参考例相比，第1实施方式的半导体装置能将存储单元阵列1的沿着Y方向的宽度缩小。
如此，根据第1实施方式，能缩小存储单元阵列1的平面尺寸。结果，例如，能提供一种存储单元阵列1的集成度更高的半导体装置。
＜第2实施方式＞
图10是第2实施方式的半导体装置的存储单元阵列1的示意俯视图。图10所示的平面对应于图2所示的平面。
如图10所示，第2实施方式的半导体装置与例如图2所示的第1实施方式的半导体装置不同的地方在于：将壁状的第1导电体23(局部配线LI)设定为多个柱状导电体23a。多个柱状导电体23a沿着Z方向延伸且在X方向上排列。
第2实施方式的优点在于：能与设置在半导体装置的内部的柱状的接触部共通地形成多个柱状导电体23a。由此，例如，能省略用来形成壁状的导电体23的步骤，例如，与第1实施方式相比，能获得减少制造步骤数的优点。
柱状的接触部的例子为设置在阶梯部或周边部的柱状的接触部。阶梯部例如设置在积层体100的端部。周边部是阶梯部的周围的区域。以下，对共通地形成这些柱状接触部、及多个柱状导电体23a的制造方法的一例进行说明。
＜制造方法＞
图11～图21是表示第2实施方式的半导体装置的制造方法的示意剖视图。图22是第2实施方式的半导体装置的示意俯视图。图11～图21的由参照符号“X”表示的剖面表示沿着图22中的X-X线的剖面，由参照符号“Y”表示的剖面表示沿着图22中的Y-Y线的剖面。本制造方法是以包含在图1～图10中省略的晶体管的制造方法进行说明。
1.晶体管的形成
如图11所示，将元件分离区域18形成在衬底10的表面区域内。继而，按照众所周知的方法，将多个晶体管Tr形成在衬底10上的由元件分离区域18划分形成的元件区域。晶体管Tr例如构成存储器周边电路。
2.第1绝缘膜11、第1配线部12的形成
接下来，如图12所示，将第1绝缘膜11形成在图10所示的构造体上。第1绝缘膜11是通过如下步骤而形成：例如使用CVD(Chemical Vapor Deposition，化学气相沉积)法，将绝缘物、例如包含硅氧化物的绝缘物堆积在图10所示的构造体上。继而，将第1配线部12形成在第1绝缘膜11上。第1配线部12是通过如下步骤而形成：例如使用CVD法，将导电物、例如包含金属的导电物堆积在第1绝缘膜11上。金属例如为钨。
3.第2绝缘膜13、第1半导体区域14的形成
接下来，如图13所示，将第2绝缘膜13形成在第1配线部12上。第2绝缘膜13是绝缘物，例如为包含硅氧化物的绝缘物。第2绝缘膜13是通过如下步骤而形成：例如使用CVD法，将包含硅氧化物的绝缘物堆积在第1配线部12上。继而，在第2绝缘膜13内形成开孔13a。继而，在形成着开孔13a的第2绝缘膜13上，形成第1半导体区域14。
4.积层体100的形成
接下来，如图14所示，在第1半导体区域14上，形成积层体100。积层体100是在图14所示的阶段，通过交替地积层绝缘体40及牺牲层44而形成。例如，若绝缘体40为硅氧化物，则牺牲层44被视为能获得硅氧化物与蚀刻选择比的硅氮化物。
5.阶梯部2的形成
接下来，如图15所示，在积层体100的端部，形成阶梯部2。在阶梯部2中，多个牺牲层44例如逐层地形成为阶梯状。阶梯部2形成在存储单元阵列1的周围。通过形成阶梯部2，而在阶梯部2的周围，形成例如不存在积层体100的周边部3。在本例中，晶体管Tr设置在存储单元阵列1、阶梯部2、及周边部3各者之下，晶体管Tr只要至少设置在周边部3即可。继而，将第8绝缘膜45嵌入到产生在阶梯部2、及周边部3上的凹部。第8绝缘膜45例如包含硅氧化物。
6.柱状部CL的形成
接下来，如图16所示，在积层体100内，形成柱状部CL。例如，在形成如图6所示的柱状部CL的情况下，概略来讲只要进行以下的步骤即可。
如图6所示，在积层体100内，形成存储孔洞MH。存储孔洞MH例如一直形成至到达第1半导体区域14为止。接下来，在从存储孔洞MH的底部露出的第1半导体区域14上，例如利用CVD法，形成半导体柱14a。半导体柱14a在第1半导体区域14a上一直形成到例如位于源极侧选择栅极SGS与字线WL之间的绝缘体40为止。接下来，在存储孔洞MH内，形成存储膜30。接下来，对存储膜30的底部进行蚀刻，使半导体柱14a的表面露出。接下来，形成半导体主体20。接下来，形成核心层50，并嵌入到存储孔洞MH内(在图16中，省略存储膜30、半导体主体20、及核心层50的图示)。接下来，在积层体100上，形成第6绝缘膜42。由此，利用第6绝缘膜42覆盖存储孔洞MH。
7.第1、第2狭缝ST1、ST2的形成
接下来，如图17所示，在积层体100内，形成第1、第2狭缝ST1、ST2。第1、第2狭缝ST1、ST2例如一直形成至到达第1半导体区域14为止。
8.高浓度半导体区域16、第2半导体区域17的形成
接下来，同样地如图17所示，经由第1狭缝ST1向第1半导体区域14内导入N型杂质、例如砷或磷，形成第2半导体区域17。接下来，经由第2狭缝ST2向第1半导体区域14内导入P型杂质、例如硼，形成高浓度半导体区域16。
9.牺牲层的除去(电极层的形成)
接下来，如图18所示，经由第1、第2狭缝ST1、ST2将牺牲层44从积层体100除去。由此，在绝缘体40与绝缘体40之间形成空间46。
10.电极层的嵌入(电极层的形成)
接下来，如图19所示，经由第1、第2狭缝ST1、ST2，在空间46内形成图6所示的块绝缘膜31(在图19中，省略块绝缘膜31的图示)。接下来，向形成着块绝缘膜31的空间46内嵌入导电物。由此，在绝缘体40与绝缘体40之间，形成块绝缘膜31及电极层41。
11.第4、第5绝缘膜21、22的形成
接下来，如图20所示，将第4绝缘膜21形成在第1狭缝ST1内，将第5绝缘膜22形成在第2狭缝ST2内。在本例中，第4绝缘膜21与第5绝缘膜22由相同的绝缘膜形成。例如，在第6绝缘膜42及第8绝缘膜45之上堆积绝缘物，形成绝缘膜。继而，使绝缘膜后退，将绝缘膜嵌入到第1、第2狭缝ST1、ST2内。由此，第4绝缘膜21形成在第1狭缝ST1内，第5绝缘膜22形成在第2狭缝ST2内。
12.柱状接触部、柱状导电体23a的形成
接下来，如图21及图22所示，在第5绝缘膜22、第6绝缘膜42、第8绝缘膜45、第1绝缘膜11、及第2绝缘膜13上形成接触孔47a～47g。接触孔47a形成在周边部3。接触孔47a形成在第6绝缘膜42、第8绝缘膜45、第1绝缘膜11、及第2绝缘膜13上，到达晶体管Tr的例如源极/漏极区域。接触孔47b～47f形成在阶梯部2。接触孔47b～47f形成在第6绝缘膜42、及第8绝缘膜45上，到达电极层41。接触孔47g形成在存储单元阵列1上。接触孔47g形成在第5绝缘膜22上，到达高浓度半导体区域16。
继而，在接触孔47a～47g内，形成柱状接触部48a～48f、及柱状导电体23a。在本例中，柱状接触部48a～40f与柱状导电体23a由相同的导电膜形成。例如，在第6绝缘膜42及第8绝缘膜45之上堆积导电物，形成导电膜。继而，使导电膜后退，将绝缘膜嵌入到接触孔47a～47g内。由此，柱状接触部48a～48f形成在接触孔47a～47f内，柱状导电体23a形成在接触孔47g内。柱状接触部48a在周边部3中，与晶体管Tr的例如源极/漏极区域电连接。柱状接触部48b～48f在阶梯部2中，与电极层41电连接。柱状导电体23a在存储单元阵列1中，与高浓度半导体区域16电连接。
然后，虽然没有特别图示，但是根据众所周知的制造方法，预先形成位线BL等内部配线、及层间绝缘膜。由此，制造第2实施方式的半导体装置。
第2实施方式的半导体装置例如可通过图11～图22所示的制造方法而制造。根据图11～图22所示的制造方法，如图21及图22所示，共通地形成柱状接触部48a～48f与柱状导电体23a。从而，根据图11～图22所示的制造方法，与分别形成柱状接触部48a～48f与柱状导电体23a的情况相比，能减少制造步骤数。
＜第3实施方式＞
第3实施方式涉及第1实施方式的半导体装置的删除动作。
＜删除动作1＞
图23是表示第3实施方式的删除动作的第1例的示意等效电路图。
如图23所示，在将信息从存储单元MC删除时，半导体装置的各部的电压是按照以下的方式设定。
源极侧选择栅极SGS：GND
字线WL：GND
漏极侧选择栅极SGD：GND
源极线SL：Vera
第1导电体23(局部配线LI)：Vera
第1半导体区域14：Vera
位线BL：floating
电压GND是电路内接地电压。电路内接地电压例如为0V。电压Vera是删除电压。删除电压是正的高电压，例如为12～26V。“floating”是电性浮动的状态。
通过按照所述方式设定半导体装置的各部的电压，会从高浓度半导体区域16及N型的第2半导体区域17，例如向半导体主体20注入电荷例如电洞。已被注入电洞的P型的半导体主体20的电压上升到正的高电压。字线WL的电位是接地电位GND，因此向电荷累积膜30的电荷累积部注入电洞。由此，信息被从存储单元MC删除。
如此，第1实施方式的半导体装置能通过从高浓度半导体区域16及N型的第2半导体区域17向半导体主体20的电洞注入，而删除信息。当然，在第2实施方式中，也能通过相同的删除动作，而删除信息。
＜删除动作2＞
图24是表示第3实施方式的删除动作的第2例的示意等效电路图。
如图24所示，在第2例中，按照以下的方式设定半导体装置的各部的电压。
源极侧选择栅极SGS：GND
字线WL：GND
漏极侧选择栅极SGD：VeraG
源极线SL：Vera
第1导电体23(局部配线LI)：Vera
第1半导体区域14：Vera
位线BL：floating
删除动作2与删除动作1不同的地方在于：将对漏极侧选择栅极SGD施加的电压从电压GND改为电压VeraG。电压VeraG是电压Vera与电压GND的中间的电压。例如，电压VeraG为“Vera≧VeraG＞GND”。
若按照所述方式设定半导体装置的各部的电压，则与删除动作1同样地，会从高浓度半导体区域16及N型的第2半导体区域17，向半导体主体20注入电荷例如电洞。除了该电洞注入以外，通过将漏极侧选择栅极SGD设定为电压VeraG，还会在漏极侧选择晶体管STD的漏极产生GIDL(Gate Induced Drain Leakage，栅极感应漏极漏电流)。向半导体主体20进而注入起因于GIDL的电洞。作为结果，对于半导体主体20，除了从高浓度半导体区域16及N型的第2半导体区域17向半导体主体20的电洞注入以外，还会引发起因于GIDL的电洞的注入。由此，与删除动作1相比，向半导体主体20的电洞注入变得更多。从而，与删除动作1相比，能使已被注入电洞的P型的半导体主体20的电压更快地上升到正的高电压。结果，例如，能实现删除动作的高速化。
如此，第1、第2实施方式的半导体装置也能并用从高浓度半导体区域16及N型的第2半导体区域17向半导体主体20的电洞注入、以及漏极侧选择晶体管STD的起因于GIDL注入的电洞注入。
根据删除动作2，与删除动作1相比，能进而实现删除动作的高速化。
＜第4实施方式＞
图25是第4实施方式的半导体装置的存储单元阵列1的示意剖视图。图25所示的剖面例如对应于图3所示的剖视图。
如图25所示，第4实施方式与例如图3等所示的第1实施方式不同的地方在于：
·包含位线BL、具有存储孔洞MH的积层体100、及源极线SL的构造体200是在Z方向上隔着第9绝缘膜60而积层；及
·多个第1狭缝ST1中的至少1个的内部包含第2配线部61。
第2配线部61通过设置在第1狭缝ST1内的第4绝缘膜21，与积层体100电绝缘。第2配线部61经由第2半导体区域17，与第1配线部12(源极线SL)电连接。
在第7绝缘膜43上，设置着第10绝缘膜62。在第10绝缘膜62上，设置着位线BL。位线BL与设置在存储孔洞MH内的柱状部CL电连接。在位线BL上，设置着第11绝缘膜63。在第11绝缘膜63上，设置着第9绝缘膜60。第9绝缘膜60例如为绝缘衬底。绝缘衬底例如为包含硅氧化物的SiO衬底。在第9绝缘膜60上，设置着第1配线部12(源极线SL)。
如此，在第4实施方式中，例如，在Z方向上积层多个第1或第2实施方式的半导体装置所具备的构造体200。根据第4实施方式，能获得如下优点。
图26是对参考例与第4实施方式加以比较而表示的示意剖视图。
遵从增加半导体装置的存储容量的要求，积层体100的积层数有增加的倾向。如图26中的“参考例”所示，使积层体100的积层数例如字线WL的数量增加到“N”。若积层体100的积层数增加，则存储孔洞MH的深度DMH变深。因此，形成存储孔洞MH时的加工的难易度上升。
积层数的增加会使串联连接在源极侧选择晶体管STS与漏极侧选择晶体管STD之间的存储单元MC增加。若串联连接的存储单元MC的数量增加，则半导体主体20的长度变长。因此，存储孔洞MH内的通道电阻也增加。
与此相对地，在第4实施方式中，将多个构造体200在Z方向上积层。如图26中的“实施方式”所示，例如积层了3层构造体200。如此，则1个积层体100中所包含的字线WL的数量减少到“N/3”。因此，1个积层体100的积层数大约能抑制为“参考例”的“1/3”。
如此，根据第4实施方式，即便使积层体100的积层数增加，也能抑制深度MDH变深。从而，能抑制形成存储孔洞MH时的加工的难易度的上升。半导体主体20的长度也变短。从而，也能抑制存储孔洞MH内的通道电阻的增加。
＜第5实施方式＞
图27是第5实施方式的半导体装置的存储单元阵列1的示意剖视图。图27所示的剖面例如对应于图25所示的剖视图。
如图27所示，第5实施方式与例如图25所示的第4实施方式不同的地方在于：
·多个第1狭缝ST1中的至少1个的内部包含第2配线部61a；及
·第2配线部61a是贯通多个构造体200及第9绝缘膜60而设置。
第2配线部61a与第4实施方式的第2配线部61同样地，通过设置在第1狭缝ST1内的第4绝缘膜21，与积层体100电绝缘。第2配线部61a在构造体200的内部，贯通第1配线部12(源极线SL)。因此，在第1配线部12，设置着用来供第2配线部61a通过的贯通孔12a。第1配线部12的侧面从贯通孔12a的侧面露出。第1配线部61a设置在贯通孔12a内。设置在贯通孔12a内的第2配线部61a经由第1配线部12的侧面与第1配线部12电连接。第2配线部61a与多个构造体200各自的第1配线部12共通电连接。
根据这种第5实施方式，与第4实施方式同样地，将多个构造体200在Z方向上积层，因此能获得与第4实施方式相同的优点。
除了该优点以外，在第5实施方式中，贯通多个构造体200及第9绝缘膜60而设置第2配线部61a。第2配线部61a与多个构造体200各自的第1配线部12共通电连接。这种第2配线部61a无需相对于多个构造体200逐一形成，而可对于多个构造体200以共通的步骤而形成。从而，在第5实施方式的半导体装置中，例如，与第4实施方式相比，可获得能削减制造步骤数的优点。
另外，在第4、第5实施方式中，在Z方向上积层第1及第2实施方式的半导体装置所包含的多个构造体200。但是在Z方向上积层多个的构造体并不限于此。在Z方向上积层多个的构造体只要包含具有存储孔洞MH的积层体100即可。
以上，根据实施方式，可获得在使用嵌入式源极线的情况下也能使存储单元阵列的平面尺寸缩小的半导体装置。
已对本发明的若干实施方式进行了说明，但这些实施方式只是作为例子而提出，并非意图限定发明的范围。这些新颖的实施方式能通过其他各种方式来实施，且能在不脱离发明的主旨的范围内，进行各种省略、替换、变更。这些实施方式及其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。

Claims (19)

1.一种半导体装置，其特征在于包括：
第1配线部，隔着第1绝缘膜设置在衬底上；
第1导电型的第1半导体区域，隔着第2绝缘膜设置在所述第1配线部上；
积层体，设置在所述第1半导体区域上，且所述积层体包含交替地积层的多个第3绝缘膜及多个电极层；
柱状部，设置在所述积层体内，且所述柱状部沿着所述积层体的积层方向延伸，所述柱状部包含半导体主体及电荷累积膜，所述半导体主体与所述第1半导体区域相接；
多个第1绝缘部，设置在所述积层体内，且所述多个第1绝缘部沿着所述积层方向、及与所述积层方向交叉的第1方向延伸，所述多个第1绝缘部与所述第1半导体区域相接；以及
多个半导体区域列，设置在所述第1半导体区域内，且所述多个半导体区域列分别包含相互分离的第2导电型的多个第2半导体区域，所述多个第2半导体区域设置在所述多个第1绝缘部的下方，且沿着所述第1绝缘部在所述第1方向上排列，所述多个第2半导体区域与所述第1配线部电连接。
2.根据权利要求1所述的半导体装置，其特征在于：
所述多个第2半导体区域沿着所述积层方向从所述第1半导体区域的下端一直设置到所述第1半导体区域的上端。
3.根据权利要求2所述的半导体装置，其特征在于：
所述第1半导体区域包含：
第1部分，从平面看，被在所述第1方向上相邻的2个所述第2半导体区域夹着；以及
第2及第3部分，从平面看，向所述第1部分的两侧扩展；且
所述第2部分经由所述第1部分与所述第3部分电连接。
4.根据权利要求1所述的半导体装置，其特征在于：
还包含多个第2绝缘部，所述多个第2绝缘部设置在所述积层体内，沿着所述积层方向及所述第1方向延伸；且
所述多个第2绝缘部的内部包含第2配线部，
所述第2配线部与所述第1半导体区域电连接。
5.根据权利要求4所述的半导体装置，其特征在于：
还包含第3半导体区域，所述第3半导体区域设置在所述第1半导体区域内，且第1导电型杂质的浓度高于所述第1半导体区域；且
所述第2配线部经由所述第3半导体区域与所述第1半导体区域电连接。
6.根据权利要求4所述的半导体装置，其特征在于：
所述多个第2绝缘部是相对于每2个以上所述第1绝缘部而设置。
7.根据权利要求4所述的半导体装置，其特征在于：
所述第2配线部包含壁状导电体，且
所述壁状导电体在所述第2绝缘部的内部，沿着所述积层方向及所述第1方向延伸。
8.根据权利要求4所述的半导体装置，其特征在于：
所述第2配线部包含多个柱状导电体，且
所述多个柱状导电体在所述第2绝缘部的内部，沿着所述积层方向延伸且在所述第1方向上排列。
9.根据权利要求8所述的半导体装置，其特征在于：
所述积层体还包含：阶梯部，设置在所述积层体的端部，且所述多个电极层形成为阶梯状；以及
多个接触部，设置在所述阶梯部，与所述多个电极层电连接；且
所述多个柱状导电体包含与所述多个接触部所含的导电物相同的导电物。
10.根据权利要求4所述的半导体装置，其特征在于：
所述柱状部包含：
源极侧选择晶体管；
漏极侧选择晶体管；以及
多个存储单元，串联连接在所述源极侧选择晶体管的电流通路的一端与所述漏极侧选择晶体管的电流通路的另一端之间；且
所述第1配线部包含经由所述第2半导体区域电连接于所述源极侧选择晶体管的电流通路的另一端的源极线，
所述第2配线部包含经由所述第1半导体区域电连接于所述半导体主体的局部配线。
11.根据权利要求1所述的半导体装置，其特征在于：
将权利要求1所述的半导体装置在所述积层方向上隔着第4绝缘膜而积层。
12.根据权利要求11所述的半导体装置，其特征在于：
所述多个第1绝缘部中的至少1个的内部包含第3配线部，且
所述第3配线部经由所述第2半导体区域与所述第1配线部电连接。
13.根据权利要求12所述的半导体装置，其特征在于：
所述多个第1绝缘部中的至少1个的内部包含第3配线部，且
所述第3配线部是贯通所述被积层的权利要求1所述的半导体装置而设置。
14.根据权利要求13所述的半导体装置，其特征在于：
所述第3配线部经由所述第1配线部的侧面与所述第1配线部电连接。
15.一种半导体装置，其特征在于：
具备多个构造体，所述构造体包含：
第1配线部；
第1导电型的第1半导体区域，隔着第1绝缘膜设置在所述第1配线部上；
积层体，设置在所述第1半导体区域上，且所述积层体包含交替地积层的多个第2绝缘膜及多个电极层；
柱状部，设置在所述积层体内，且所述柱状部沿着所述积层体的积层方向延伸，所述柱状部包含半导体主体、及具有电荷累积部的电荷累积膜，所述半导体主体与所述第1半导体区域相接；
多个第1绝缘部，设置在所述积层体内，且所述多个第1绝缘部沿着所述积层方向、及与所述积层方向交叉的第1方向延伸，所述多个第1绝缘部与所述第1半导体区域相接；以及
多个第2导电型的第2半导体区域，设置在所述第1半导体区域内，且所述多个第2半导体区域与所述第1配线部电连接；且
将所述多个构造体隔着第3绝缘膜而积层。
16.根据权利要求15所述的半导体装置，其特征在于：
所述多个第1绝缘部中的至少1个的内部包含第2配线部，且
所述第2配线部经由所述第2半导体区域与所述第1配线部电连接。
17.根据权利要求16所述的半导体装置，其特征在于：
所述多个第1绝缘部中的至少1个的内部包含第2配线部，且
所述第2配线部是贯通所述被积层的构造体、及所述第3绝缘膜而设置。
18.根据权利要求17所述的半导体装置，其特征在于：
所述第2配线部经由所述第1配线部的侧面与所述第1配线部电连接。
19.一种半导体装置的制造方法，其特征在于包括如下步骤：
隔着第1绝缘膜在衬底上形成第1配线部；
隔着第2绝缘膜在所述第1配线部上形成第1导电型的第1半导体区域；
在所述第1半导体区域上，形成包含交替地积层的多个第3绝缘膜及多个牺牲层的积层体；
在所述积层体的端部，形成所述多个电极层形成为阶梯状的阶梯部；
在所述积层体内形成柱状部，所述柱状部沿着所述积层体的积层方向延伸，且包含与所述第1半导体区域相接的半导体主体、及电荷累积膜；
在所述积层体内形成沿着所述积层方向、及与所述积层方向交叉的第1方向延伸的多个第1狭缝及多个第2狭缝；
在所述第1半导体区域内，经由所述第1狭缝形成相互分离的第2导电型的多个第2半导体区域；
经由所述第1狭缝及所述第2狭缝将所述多个牺牲层替换成多个电极层；
分别在所述第1狭缝内形成第1绝缘部，在所述第2狭缝内形成第2绝缘部；以及
分别将与所述多个电极层电连接的多个接触部形成在所述阶梯部，将与所述第1半导体区域电连接的多个柱状导电体形成在所述第2狭缝内。
CN201610772893.0A 2016-03-10 2016-08-30 半导体装置及其制造方法 Withdrawn CN107195632A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662306216P 2016-03-10 2016-03-10
US62/306,216 2016-03-10

Publications (1)

Publication Number Publication Date
CN107195632A true CN107195632A (zh) 2017-09-22

Family

ID=59752936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610772893.0A Withdrawn CN107195632A (zh) 2016-03-10 2016-08-30 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US9761606B1 (zh)
CN (1) CN107195632A (zh)
TW (1) TW201733020A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277401A (zh) * 2018-03-14 2019-09-24 东芝存储器株式会社 半导体装置
CN110277400A (zh) * 2018-03-13 2019-09-24 东芝存储器株式会社 半导体装置
CN110416220A (zh) * 2018-04-27 2019-11-05 东芝存储器株式会社 半导体存储装置
CN110751967A (zh) * 2018-07-23 2020-02-04 东芝存储器株式会社 半导体存储器及其制造方法
CN110838515A (zh) * 2018-08-17 2020-02-25 东芝存储器株式会社 半导体晶片及半导体装置
CN110875332A (zh) * 2018-08-30 2020-03-10 东芝存储器株式会社 半导体存储装置
CN110890341A (zh) * 2018-09-10 2020-03-17 东芝存储器株式会社 半导体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115731B2 (en) * 2017-03-13 2018-10-30 Toshiba Memory Corporation Semiconductor memory device
US11961564B2 (en) 2017-12-22 2024-04-16 Samsung Electronics Co., Ltd. Nonvolatile memory device with intermediate switching transistors and programming method
KR102467291B1 (ko) 2017-12-22 2022-11-14 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US10504918B2 (en) 2018-03-16 2019-12-10 Toshiba Memory Corporation Memory device
JP2019165089A (ja) * 2018-03-19 2019-09-26 東芝メモリ株式会社 半導体装置
KR20200073702A (ko) 2018-12-14 2020-06-24 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR102650428B1 (ko) * 2019-11-06 2024-03-25 에스케이하이닉스 주식회사 반도체 메모리 장치
JP2022190482A (ja) * 2021-06-14 2022-12-26 キオクシア株式会社 半導体記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140284685A1 (en) * 2013-03-25 2014-09-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
US20150364489A1 (en) * 2009-03-24 2015-12-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
US20150380428A1 (en) * 2014-06-27 2015-12-31 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158529A (ja) 2007-12-25 2009-07-16 Toshiba Corp 不揮発性半導体記憶装置
US7893519B2 (en) * 2008-05-28 2011-02-22 Qimonda Ag Integrated circuit with conductive structures
US8013389B2 (en) 2008-11-06 2011-09-06 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
JP2011192879A (ja) 2010-03-16 2011-09-29 Toshiba Corp 不揮発性記憶装置および不揮発性記憶装置の製造方法
KR20120003351A (ko) 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
US8878278B2 (en) * 2012-03-21 2014-11-04 Sandisk Technologies Inc. Compact three dimensional vertical NAND and method of making thereof
US8946023B2 (en) * 2013-03-12 2015-02-03 Sandisk Technologies Inc. Method of making a vertical NAND device using sequential etching of multilayer stacks
US9449982B2 (en) * 2013-03-12 2016-09-20 Sandisk Technologies Llc Method of making a vertical NAND device using a sacrificial layer with air gap and sequential etching of multilayer stacks
US9698153B2 (en) * 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
US9515080B2 (en) 2013-03-12 2016-12-06 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and landing pad
KR102128465B1 (ko) 2014-01-03 2020-07-09 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
US9818848B2 (en) * 2015-04-29 2017-11-14 Yale University Three-dimensional ferroelectric FET-based structures
US9929169B2 (en) * 2015-09-09 2018-03-27 Toshiba Memory Corporation Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150364489A1 (en) * 2009-03-24 2015-12-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
US20140284685A1 (en) * 2013-03-25 2014-09-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
US20150380428A1 (en) * 2014-06-27 2015-12-31 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277400A (zh) * 2018-03-13 2019-09-24 东芝存储器株式会社 半导体装置
CN110277400B (zh) * 2018-03-13 2023-10-13 铠侠股份有限公司 半导体装置
CN110277401A (zh) * 2018-03-14 2019-09-24 东芝存储器株式会社 半导体装置
CN110416220B (zh) * 2018-04-27 2023-03-31 铠侠股份有限公司 半导体存储装置
CN110416220A (zh) * 2018-04-27 2019-11-05 东芝存储器株式会社 半导体存储装置
CN110751967A (zh) * 2018-07-23 2020-02-04 东芝存储器株式会社 半导体存储器及其制造方法
CN110751967B (zh) * 2018-07-23 2023-10-20 铠侠股份有限公司 半导体存储器及其制造方法
CN110838515A (zh) * 2018-08-17 2020-02-25 东芝存储器株式会社 半导体晶片及半导体装置
CN110838515B (zh) * 2018-08-17 2023-10-20 铠侠股份有限公司 半导体晶片及半导体装置
CN110875332A (zh) * 2018-08-30 2020-03-10 东芝存储器株式会社 半导体存储装置
CN110875332B (zh) * 2018-08-30 2023-10-10 铠侠股份有限公司 半导体存储装置
CN110890341A (zh) * 2018-09-10 2020-03-17 东芝存储器株式会社 半导体装置
CN110890341B (zh) * 2018-09-10 2023-10-27 铠侠股份有限公司 半导体装置

Also Published As

Publication number Publication date
US20170263636A1 (en) 2017-09-14
US9761606B1 (en) 2017-09-12
TW201733020A (zh) 2017-09-16

Similar Documents

Publication Publication Date Title
CN107195632A (zh) 半导体装置及其制造方法
TWI584411B (zh) 改進三維反或閘快閃記憶體之閘極電容的結構與操作方法
KR101480286B1 (ko) 고집적 반도체 소자 및 그 제조방법
CN104347638B (zh) 非易失性存储装置
CN109920793A (zh) 3d存储器件及其制造方法
CN102237368A (zh) 非易失性存储器件及其制造方法
CN109103200A (zh) 半导体器件
CN107170745A (zh) 半导体装置及其制造方法
CN107548520A (zh) 半导体存储装置及其制造方法
TW201733081A (zh) 半導體記憶裝置及其製造方法
CN107818979A (zh) 半导体装置
CN107180834A (zh) 半导体存储装置及其制造方法
CN109698201A (zh) 3d存储器件及其制造方法
CN110323225A (zh) 半导体存储器装置及制造半导体存储器装置的方法
CN106531738A (zh) 半导体存储装置及其制造方法
CN107833888A (zh) 半导体装置及其制造方法
CN103872057A (zh) 非易失性存储器件及其制造方法
JP6226788B2 (ja) 不揮発性半導体記憶装置及びその製造方法
CN106373964B (zh) 半导体存储装置及其制造方法
CN108091655A (zh) 半导体存储装置
JP2018163963A (ja) 半導体装置及びその製造方法
CN109585454A (zh) 3d存储器件及其制造方法
CN107591404A (zh) 包括电介质层的半导体器件
US10283519B2 (en) Three dimensional NAND string memory device
CN108630695A (zh) 存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20170922