CN103872244A - 阻变存储器件及其制造方法 - Google Patents

阻变存储器件及其制造方法 Download PDF

Info

Publication number
CN103872244A
CN103872244A CN201310201328.5A CN201310201328A CN103872244A CN 103872244 A CN103872244 A CN 103872244A CN 201310201328 A CN201310201328 A CN 201310201328A CN 103872244 A CN103872244 A CN 103872244A
Authority
CN
China
Prior art keywords
data storing
storing material
electrode
resistance
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310201328.5A
Other languages
English (en)
Inventor
徐重源
朴海赞
金明燮
洪成斌
李世昊
李承润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103872244A publication Critical patent/CN103872244A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种阻变存储器件可以包括：底结构；存储器单元结构，所述存储器单元结构被设置在底结构上；以及数据储存材料，所述数据储存材料被设置成包围存储器单元结构的外侧壁。

Description

阻变存储器件及其制造方法
相关申请的交叉引用
本申请要求2012年12月14日向韩国知识产权局提交的申请号为10-2012-0146382的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体制造技术，更具体而言，涉及一种阻变存储器件及其制造方法。
背景技术
随着半导体存储器件的尺寸变得更小，用于半导体器件的每个组件的形成的临界尺寸（CD）也已经减小。
尽管设计规则收缩，但是诸如制造设备中的直接对准精度（direct alignmentaccuracy，DAA）的设备裕度和CD公差会限制在某一水平，且因而不可以保证细小图案形成的覆盖裕度（overlay margin）。
阻变存储器件是一种正在发展的非易失性存储器。阻变存储器的单位存储器单元包括存取器件和数据储存材料。阻变存储器经由存取器件来选择要访问的存储器单元，并且根据要储存的数据来改变与存取器件电连接的数据储存材料的电阻状态。阻变存储器件的典型实例是相变随机存取存储器（PRAM）、阻变随机存取存储器（RRAM）、以及磁阻随机存取存储器（MRAM）。
在阻变存储器件之中，PCRAM基于相变材料（即，数据储存材料）的电阻状态来确定要储存在选中的存储器单元中的数据。通过将相变材料加热，可以改变相变材料的相，且因而可以控制电阻状态。一般地，为了使器件小型化，PCRAM通过以下方法来形成：在形成有底结构的整个制备的衬底上形成氮化物层，将要去除的相变材料形成区的氮化物层图案化，以及掩埋相变材料。
然而，由于如上所述的设备裕度或CD公差的限制，所以会扩大相变材料的电阻变化，以致单元分布变化可能增大。此外，由于相同的原因，无法保证氮化物层图案化时的覆盖裕度。另外，由于要形成相变材料的区域的CD很小，所以相变材料不会整体地掩埋在该区域内，并且明显无法确保与底结构的接触面积。这会引起接触电阻的增加，且因而会发生器件故障。另外，由于接触电阻增大，所以需要增大复位电流。
此外，随着减小率增大，器件的电阻需要减小。然而，减小率的增大表明相对于同一CD公差电阻变化快速增大，并且相同器件之间的特性变化在增大。
发明内容
根据一个示例性实施的一个方面，一种阻变存储器件可以包括：底结构；存储器单元结构，所述存储器单元结构被设置在底结构上；以及数据储存材料，所述数据储存材料被设置成包围存储器单元结构的外侧壁。
根据一个示例性实施例的另一个方面，一种阻变存储器件可以包括：底结构；第一电极，所述第一电极被设置在底结构上；绝缘层，所述绝缘层被设置在第一电极的预定区域上；数据储存材料，所述数据储存材料被设置成包围绝缘层的外侧壁、底部以及顶部；以及第二电极，所述第二电极与绝缘层的顶部接触。
根据一个示例性实施例的另一个方面，一种方法可以包括以下步骤：在形成有底结构的半导体衬底上形成存储器单元结构；在半导体衬底上顺序形成数据储存材料层和覆盖层；以及形成包括数据储存材料层和覆盖层的侧壁间隔件，其中，每个侧壁间隔件包围存储器单元结构的外侧壁。
根据一个示例性实施例的另一个方面，一种方法可以包括以下步骤：在形成有底结构的半导体衬底上形成第一电极；在包括了第一电极的半导体衬底上形成覆盖层；去除预定区域的覆盖层以形成间隔件孔；在包括了间隔件孔的半导体衬底上形成第一数据储存材料层；形成掩埋在每个间隔件孔内的绝缘图案，形成覆盖每个绝缘图案的第二数据储存材料图案；以及形成与每个第二数据储存材料图案接触的第二电极。
在以下标题为“具体实施方式”的部分描述这些和其它的特点、方面以及实施例。
附图说明
从如下结合附图的详细描述中将更加清楚地理解本公开的主题的以上和其它的方面、特征和优点，其中：
图1至图6是说明一种制造根据本发明的一个示例性实施例的阻变存储器件的方法的截面图；
图7是说明通过本发明的一个示例性实施例制造的阻变存储器件的立体图；以及
图8至图15是说明一种制造根据本发明的另一个实施例的阻变存储器件的方法的截面图。
具体实施方式
在下文中，将参照附图更详细地描述示例性实施例。
本文参照示例性实施例（和中间结构）的示意性说明描述了示例性实施例。如此，可以预料到图示的形状变化是例如制造技术和/或公差的结果。因而，示例性实施例不应解释为局限于本文说明的区域的具体形状，而应解释为可以包括缘于例如制造的形状差异。在附图中，为了清楚起见，可以夸大层和区域的长度和尺寸。在本公开中，附图标记与在本发明的各种附图和实施例中相同编号的部分直接相对应。应当容易理解的是：本公开中的“在…上”和“在…之上”的含义应当采用最广义的方式来解释，使得“在…上”不仅意味着“直接在某物上”，还意味着在其间具有中间特征或中间层的情况下“在某物上”；“在…之上”不仅意味着“直接在某物的顶部上”，还意味着在其间具有中间特征或中间层的情况下“在某物的顶部上”。
图1至图6是说明一种制造根据本发明的一个示例性实施例的阻变存储器件的方法的截面图。
参见图1，在包括了底结构的半导体衬底101上顺序层叠有选择器件103、第一电极105、绝缘层107以及第二电极109的结构被形成。这里，底结构可以包括字线。第一电极105可以是下电极，并且第二电极109可以是上电极。第一电极105和第二电极109利用具有低电阻率的材料而被形成至足够的厚度，以减小与要在后续工艺中形成的数据储存材料的接触电阻。具体地，第二电极109可以被形成足够的尺寸，以当在后续的工艺中形成位线时保证刻蚀裕度。
作为选择器件103，可以采用通过经由字线施加的电压而能够实现对存储器单元的选择的任何器件。例如，选择器件103可以是二极管。
绝缘层107可以用于在第一电极105与第二电极109之间绝缘。例如，绝缘层107可以由氧化物形成。
如图2中所示，第一层间电介质层111形成在包括了第二电极109的半导体衬底上。然后，如图3中所示，将第一层间电介质层111凹陷。第一层间电介质层111需要被凹陷到使得选择器件103彼此绝缘的高度。因此，凹陷的第一层间电介质层111A的高度大于选择器件103的高度，并且第一层间电介质层111需要被凹陷到使得第一电极105不完全被第一层间电介质层111覆盖的高度。这里，第一电极105的因第一层间电介质层111A的凹陷而暴露出的外侧壁变成数据储存材料形成区。
在示例性实施例中，第一电极105的外侧壁可以被暴露出一定的长度，使得要在后续工艺中形成的数据储存材料与第一电极105充分地接触以减小接触电阻。因此，第一电极105的外侧壁的暴露出的长度通过考虑与数据储存材料的接触电阻来确定。
如图4中所示，数据储存材料层113和覆盖层被顺序形成在包括了凹陷的第一层间电介质层111A的半导体衬底上。数据储存材料层113可以通过将数据储存材料均匀地沉积成具有预设的厚度来形成。覆盖层115可以被均匀地沉积至足以保护数据储存材料层113的厚度。例如，覆盖层115可以由氮化物形成，并且数据储存材料层113可以是相变材料。
如图5中所示，覆盖层115和数据储存材料层113可以通过执行各向异性刻蚀工艺来被刻蚀。因此，具有数据储存材料层113A与覆盖层115A的双结构的侧壁间隔件形成在第一电极105、绝缘层107以及第二电极109的外侧壁上。
当执行各向异性刻蚀时，数据储存材料层113可以被过刻蚀以在存储器单元之间被隔离、并且以防止在用于位线形成的后续工艺中受损失。因而，侧壁间隔件113A和115A可以从比第二电极109的顶部低预定长度的高度起朝向其底部来设置。
如图6中所示，第二层间电介质层117形成在包括了侧壁间隔件113A和114A的半导体衬底上，以使存储器单元之间绝缘。这里，第二层间电介质层117可以利用间隙填充属性不好的材料来形成，使得空气间隙（空隙）119可以在第二层间电介质层117的内部产生。空气间隙119可以用以减小数据储存材料的热扩散、并且防止存储器单元之间的干扰。
在形成第二层间电介质层117之后，第二层间电介质层117可以被刻蚀以暴露出第二电极109的顶部，并且与第二电极109连接的位线可以形成。
图7是说明通过本发明的示例性实施例制造的阻变存储器件的立体图。
参见图7，包括了字线WL的底结构被设置在半导体衬底100上。选择器件103被设置在字线WL上。包括了第一电极105、绝缘层107以及第二电极109的存储器单元结构被设置在字线WL上。选择器件103通过第一层间电介质层111A而彼此绝缘。
数据储存材料层113A设置在采用圆柱形结构的存储器单元结构105、107以及109的外侧壁上。数据储存材料层113A可以被设置成以覆盖第一电极105和第二电极109预定长度的结构。数据储存材料层113A的外侧壁可以通过覆盖层115A来保护。另外，包括了存储器单元结构105、107和109以及数据储存材料层113A的单位存储器单元通过第二层间电介质层117来绝缘。
位线BL可以被设置在第二电极109上。
如上所述，在根据一个示例性实施例的阻变存储器件中，数据储存材料层113A可以利用包括了沉积工艺和各向异性刻蚀工艺的侧壁间隔件形成工艺而形成在特定结构的外侧壁上，优选地，形成在采用圆柱形结构的存储器单元的外侧壁上。即，由于数据储存材料层113A不可以经由细小的图案形成和掩埋工艺来形成、但可以经由沉积工艺被均匀地形成在特定结构的表面上达到薄的厚度，所以数据储存材料层113A可以在无设备裕度或CD公差极限的限制下无误地均匀形成。
另外，空气间隙119可以被引入到相邻的存储器单元之间。在这种情况下，可以防止数据储存材料层113A中发射出的热扩散到相邻的存储器单元。因而，可以减小存储器单元之间的干扰，并且可以执行更可靠的操作。
图8至图15是说明一种制造根据本发明的另一个示例性实施的阻变存储器件的方法的截面图。
首先，如图8中所示，第一电极203和覆盖层205形成在形成有底结构的半导体衬底201上。将覆盖层205的预定部分图案化以形成间隔件孔207。
这里，第一电极203利用具有低电阻率的材料被形成至足够的厚度，以减小对于要在后续工艺中形成的数据储存材料的接触电阻。覆盖层205可以由氮化物来形成。
如图9中所示，第一数据储存材料层209形成在包括了间隔件孔207的半导体衬底上。第一数据储存材料209可以经由沉积工艺被均匀地形成具有预设的厚度。例如，第一数据储存材料层209可以是相变材料。
从图9中看出，第一数据储存材料层209不被形成为完全地掩埋在间隔件孔207中、而是沿着覆盖层205的表面薄薄地形成。因此，间隔件孔207的直径与第一数据储存材料层209的厚度互不相关，这意味着第一数据储存材料层209A不必对应于间隔件孔207的直径来形成，这可以根据设计规则来确定。
如图10中所示，绝缘层211形成在包括了第一数据储存材料层209的半导体衬底上。如图11中所示，将绝缘层211和第一数据储存材料层209毯式刻蚀（blanket-etched）以暴露出覆盖层205的顶部。这里，可以利用对绝缘层211和第一数据储存材料层209的刻蚀选择性比对覆盖层205的高的材料来执行刻蚀工艺。因此，保留在间隔件孔207中的第一数据储存材料层209A和绝缘层211的顶部水平比覆盖层206的顶部水平低预定高度。
随后，第二数据储存材料层213形成在包括了刻蚀的第一数据储存材料209和绝缘层211A的半导体衬底上。第二数据储存材料层213可以利用与第一数据储存材料层209A相同的材料来形成，具有相同组成比或不同组成比。可替选地，第二数据储存材料层213可以利用与第一数据储存材料层209A不同的材料来形成。然而，第一数据储存材料层209A和第二数据储存材料层213必须包括具有相同数据储存属性的材料。
然后，如图13中所示，对第二数据储存材料层213执行平坦化工艺以暴露出覆盖层205。如图14中所示，第二电极215形成在包括了数据储存材料层209的半导体衬底上。第二电极215利用具有低电阻率的材料形成，以减小与第二数据储存材料层213A的接触电阻。另外，第二电极215可以被形成为当在后续的工艺中形成位线时可以保证刻蚀裕度的厚度。
结果，数据储存材料层209A和213A可以具有如下的结构：数据储存材料层209A和213A的底部与第一电极203完全接触，数据储存材料层209A和213A的顶部与第二电极215完全接触，以及绝缘层211A被掩埋在由数据储存材料层209A和213A限定的空间中，如图15中（俯视图）所示。
在图1至图7和图8至图15中所示的阻变存储器件中，数据储存材料层209A可以被薄薄地形成，并且可以具有与第一电极203和第二电极215足够的接触面积。因此，可以减小接触电阻，由此减小复位电流并且保证热稳定性。
另外，可以不需要形成细小的图案，且因而可以不限制设备裕度或CD公差，并且制造工艺可以变得容易并且简单，使得可以最大化制造效率。
本发明的以上实施例是说明性的，而不是限制性的。各种替换和等同形式是可能的。本发明不受本文描述的实施例限制。本发明也不局限于任何特定类型的半导体器件。其他增加、删减或修改结合本公开是明显的，并且意在落入所附权利要求的范围内。

Claims (20)

1.一种阻变存储器件，包括：
底结构；
存储器单元结构，所述存储器单元结构被设置在所述底结构上；以及
数据储存材料，所述数据储存材料被设置成包围所述存储器单元结构的外侧壁。
2.如权利要求1所述的阻变存储器件，还包括选择器件，所述选择器件被设置成在所述底结构和所述存储器单元结构之间形成接触。
3.如权利要求1所述的阻变存储器件，其中，所述存储器单元结构具有第一电极、绝缘层以及第二电极的层叠结构。
4.如权利要求3所述的阻变存储器件，其中，所述数据储存材料被设置成覆盖所述绝缘层的外侧壁、所述第一电极的外侧壁的预定部分以及所述第二电极的外侧壁的预定部分。
5.如权利要求1所述的阻变存储器件，还包括覆盖层，所述覆盖层被设置成包围所述数据储存材料的外侧壁。
6.如权利要求1所述的阻变存储器件，其中，所述数据储存材料包括相变材料。
7.一种阻变存储器件，包括：
底结构；
第一电极，所述第一电极被设置在所述底结构上；
绝缘层，所述绝缘层被设置在所述第一电极的预定区域上；
数据储存材料，所述数据储存材料被设置成包围所述绝缘层的外侧壁、底部以及顶部；以及
第二电极，所述第二电极与所述绝缘层的顶部接触。
8.如权利要求7所述的阻变存储器件，还包括覆盖层，所述覆盖层被设置成包围所述数据储存材料的外侧壁。
9.如权利要7所述的阻变存储器件，其中，所述数据储存材料是相变材料。
10.一种制造阻变存储器件的方法，所述方法包括以下步骤：
在形成有底结构的半导体衬底上形成存储器单元结构；
在所述半导体衬底上顺序形成数据储存材料层和覆盖层；以及
形成包括所述数据储存材料层和所述覆盖层的侧壁间隔件，其中，每个所述侧壁间隔件包围所述存储器单元结构的外侧壁。
11.如权利要求10所述的方法，其中，每个所述存储器单元结构具有第一电极、绝缘层以及第二电极的层叠结构。
12.如权利要求11所述的方法，其中，通过执行各向异性刻蚀来形成所述侧壁间隔件，使得所述数据储存材料层被保留成覆盖所述绝缘层、以及所述第一电极和所述第二电极的外侧壁的预定部分。
13.如权利要求10所述的方法，还包括以下步骤：在形成所述侧壁间隔件之后，在所述半导体衬底上形成层间电介质层。
14.如权利要求13所述的方法，其中，所述层间电介质层被形成为使得空气间隙在所述存储器单元结构之间产生。
15.如权利要求10所述的方法，其中，所述数据储存材料层由相变材料形成。
16.一种制造阻变存储器件的方法，所述方法包括以下步骤：
在形成有底结构的所述半导体衬底上形成第一电极；
在包括了所述第一电极的所述半导体衬底上形成覆盖层；
去除预定区域的所述覆盖层以形成间隔件孔；
在包括了所述间隔件孔的所述半导体衬底上形成第一数据储存材料层；
形成掩埋在每个所述间隔件孔内的绝缘图案；
形成覆盖每个所述绝缘图案的第二数据储存材料图案；以及
形成与每个所述第二数据储存材料图案接触的第二电极。
17.如权利要求16所述的方法，其中，形成所述绝缘图案的步骤包括以下步骤：
在包括了所述第一数据储存材料的所述半导体衬底上形成绝缘层；以及
毯式刻蚀所述绝缘层和所述第一数据储存材料层以暴露出所述覆盖层的上表面，其中，掩埋在所述间隔件孔中的所述第一数据储存材料层和所述绝缘层的表面水平低于所述覆盖层的表面水平。
18.如权利要求17所述的方法，其中，形成所述第二数据储存材料图案的步骤包括以下步骤：
在包括了所述绝缘图案的所述半导体衬底上形成第二数据储存材料层；以及
将所述第二数据储存材料层平坦化以暴露出所述覆盖层。
19.如权利要求18所述的方法，其中，所述第一数据储存材料层和所述第二数据储存材料层各自由相变材料形成。
20.如权利要求19所述的方法，其中，所述第一数据储存材料层和第二数据储存材料层由具有相同的组成比或不同的组成比的相同的材料形成、或者由不同材料形成。
CN201310201328.5A 2012-12-14 2013-05-27 阻变存储器件及其制造方法 Pending CN103872244A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0146382 2012-12-14
KR1020120146382A KR20140077501A (ko) 2012-12-14 2012-12-14 저항변화 메모리 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN103872244A true CN103872244A (zh) 2014-06-18

Family

ID=50910574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310201328.5A Pending CN103872244A (zh) 2012-12-14 2013-05-27 阻变存储器件及其制造方法

Country Status (3)

Country Link
US (1) US20140166965A1 (zh)
KR (1) KR20140077501A (zh)
CN (1) CN103872244A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405972A (zh) * 2015-12-15 2016-03-16 上海新储集成电路有限公司 保留空气层的三维阻变存储器的制备方法
WO2018134699A1 (en) * 2017-01-17 2018-07-26 International Business Machines Corporation Integration of confined phase change memory with threshold switching material
WO2019097341A1 (en) * 2017-11-16 2019-05-23 International Business Machines Corporation Wraparound top electrode line for crossbar array resistive switching device
CN110085739A (zh) * 2014-11-07 2019-08-02 美光科技公司 交叉点存储器及其制造方法
CN110752291A (zh) * 2019-09-18 2020-02-04 浙江省北大信息技术高等研究院 一种侧壁电极阻变存储结构及其制备方法
CN112470283A (zh) * 2020-10-10 2021-03-09 长江先进存储产业创新中心有限责任公司 用于减小3d交叉点存储器阵列中的热串扰的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150043759A (ko) * 2013-10-15 2015-04-23 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그의 제조방법
US9954165B2 (en) 2015-01-09 2018-04-24 Hewlett Packard Enterprise Development Lp Sidewall spacers
US9537092B2 (en) * 2015-03-23 2017-01-03 Globalfoundries Singapore Pte. Ltd. Integrated circuits with memory cells and methods of manufacturing the same
KR102539122B1 (ko) * 2016-02-17 2023-06-01 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR102541562B1 (ko) 2018-08-10 2023-06-08 삼성전자주식회사 가변 저항 메모리 소자
CN113078258B (zh) * 2020-01-06 2023-11-28 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864503B2 (en) * 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
DE102004011430B4 (de) * 2004-03-09 2008-06-19 Qimonda Ag Halbleiterspeichereinrichtung
US7504653B2 (en) * 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085739A (zh) * 2014-11-07 2019-08-02 美光科技公司 交叉点存储器及其制造方法
CN110085739B (zh) * 2014-11-07 2023-08-01 美光科技公司 交叉点存储器及其制造方法
CN105405972A (zh) * 2015-12-15 2016-03-16 上海新储集成电路有限公司 保留空气层的三维阻变存储器的制备方法
GB2573450B (en) * 2017-01-17 2021-10-06 Ibm Integration of confined phase change memory with threshold switching material
GB2573450A (en) * 2017-01-17 2019-11-06 Ibm Integration of confined phase change memory with threshold switching material
WO2018134699A1 (en) * 2017-01-17 2018-07-26 International Business Machines Corporation Integration of confined phase change memory with threshold switching material
CN111295771A (zh) * 2017-11-16 2020-06-16 国际商业机器公司 用于交叉式阵列电阻切换器件的环绕式顶部电极线
GB2581082A (en) * 2017-11-16 2020-08-05 Ibm Wraparound top electrode line for crossbar array resistive switching device
WO2019097341A1 (en) * 2017-11-16 2019-05-23 International Business Machines Corporation Wraparound top electrode line for crossbar array resistive switching device
GB2581082B (en) * 2017-11-16 2022-07-06 Ibm Wraparound top electrode line for crossbar array resistive switching device
CN110752291A (zh) * 2019-09-18 2020-02-04 浙江省北大信息技术高等研究院 一种侧壁电极阻变存储结构及其制备方法
CN110752291B (zh) * 2019-09-18 2023-04-18 杭州未名信科科技有限公司 一种侧壁电极阻变存储结构及其制备方法
CN112470283A (zh) * 2020-10-10 2021-03-09 长江先进存储产业创新中心有限责任公司 用于减小3d交叉点存储器阵列中的热串扰的方法
WO2022073222A1 (en) * 2020-10-10 2022-04-14 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Method to reduce thermal cross talk in 3d x-point memory array
CN112470283B (zh) * 2020-10-10 2024-01-16 长江先进存储产业创新中心有限责任公司 用于减小3d交叉点存储器阵列中的热串扰的方法

Also Published As

Publication number Publication date
US20140166965A1 (en) 2014-06-19
KR20140077501A (ko) 2014-06-24

Similar Documents

Publication Publication Date Title
CN103872244A (zh) 阻变存储器件及其制造方法
KR101697030B1 (ko) 3차원 메모리 어레이 아키텍처
US9773844B2 (en) Memory cell array structures and methods of forming the same
KR101069724B1 (ko) 3차원 스택 구조를 갖는 상변화 메모리 장치 및 그 제조방법
KR101792379B1 (ko) 메모리 셀 구조들
KR20160020890A (ko) 저항 변화 메모리 소자 및 그 제조 방법
US9881972B2 (en) Array of memory cells and methods of forming an array of memory cells
JP2006344976A (ja) 相変化記憶素子及びその製造方法
CN110246963B (zh) 半导体存储装置及其制造方法
US10685962B2 (en) Dynamic random access memory and fabrication method thereof
US9190613B2 (en) Variable resistance memory device including phase change area defined by spacers
KR101009334B1 (ko) 저항성 메모리 소자 및 그 제조 방법
US9859493B2 (en) Variable resistance memory device and method of manufacturing the same
US10741563B2 (en) Dynamic random access memory
US9812641B2 (en) Non-volatile memory device and methods for fabricating the same
KR20140120993A (ko) 다층 상변화 물질을 이용하는 3차원 메모리
CN102779940B (zh) 相变随机存取存储器件及其制造方法
CN104124336A (zh) 阻变存储器件及其制造方法
KR100651756B1 (ko) 상변화층 스페이서를 갖는 상변화 메모리 소자 및 그제조방법
KR100639999B1 (ko) 상변화층 스페이서를 갖는 상변화 메모리 소자 및 그제조방법
JP2024044579A (ja) 磁気記憶装置及び磁気記憶装置の製造方法
CN104241525A (zh) 可变电阻存储器件及其制造方法
KR20140030460A (ko) 계단형의 반도체 메모리 소자 및 그 제조방법
KR20100019713A (ko) 발열 전극을 구비한 상변화 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140618