DE102004011430B4

DE102004011430B4 - Halbleiterspeichereinrichtung

Info

Publication number: DE102004011430B4
Application number: DE102004011430A
Authority: DE
Inventors: Cay-Uwe Dr. Pinnow; Klaus-Dieter Dr. Ufert
Original assignee: Qimonda AG
Current assignee: Infineon Technologies AG
Priority date: 2004-03-09
Filing date: 2004-03-09
Publication date: 2008-06-19
Anticipated expiration: 2024-03-10
Also published as: US7358520B2; US20050212037A1; DE102004011430A1

Abstract

Halbleiterspeichereinrichtung mit einer Mehrzahl Halbleiterspeicherzellen (10) mit Phasenumwandlungsspeichermechanismus,
– bei welcher als Speicherelement (11) einer Halbleiterspeicherzelle (10) zwischen einer ersten Elektrodeneinrichtung (14) und einer zweiten Elektrodeneinrichtung (18) und in elektrischem Kontakt mit diesen ein Materialbereich (16) des Speicherelements (11) vorgesehen ist, dessen Material eine Mehrzahl Phasen annehmen kann, die mit voneinander verschiedenen Werten einer physikalischen Größe des Materials des Materialbereichs (16) des Speicherelements (11) korrespondieren und die voneinander verschiedenen Speicherzuständen der Halbleiterspeicherzelle (10) zuordenbar oder zugeordnet sind,
– bei welcher der Materialbereich (16) des Speicherelements (11) ausschließlich als ein auskleidender Bereich eines Wandbereichs (32w) einer einen Isolationsbereich (30) zwischen der ersten Elektrodeneinrichtung (14) und der zweiten Elektrodeneinrichtung (18) vollständig durchmessenden Kontaktausnehmung (32) ausgebildet ist und somit – im Vergleich zu einer Situation mit vollständiger Füllung der Kontaktausnehmung (32) reduzierte und vergleichsweise geringe Kontaktflächen (16a, 16b) zur ersten und zur zweiten Elektrodeneinrichtung (14, 18) in Form von Grenzflächen zwischen...

Description

Die Erfindung betrifft eine Halbleiterspeichereinrichtung.
Bei bekannten Halbleiterspeicherzellen und Verfahren zu deren Herstellung ist oder wird als Speicherelement der Halbleiterspeicherzelle zwischen einer ersten Elektrodeneinrichtung und einer zweiten Elektrodeneinrichtung und in elektrischem Kontakt mit diesen ein Materialbereich der Speicherzelle vorgesehen, dessen Material eine Mehrzahl Phasen annehmen kann, die mit voneinander verschiedenen Werten einer physikalischen Größe des Materials des Materialbereichs der Speicherzelle korrespondieren und die voneinander verschiedenen Speicherzustände der Halbleiterspeicherzelle zuordenbar oder zugeordnet sind. Beim Beschreiben und/oder Löschen der Halbleiterspeicherzelle mit Phasenumwandlungsspeichermechanismus wird der Phasenzustand des Speicherelements z. B. durch entsprechendes Erwärmen in geeigneter Weise programmiert bzw. gelöscht, und beim Lesen wird über die Ermittlung des Wertes der physikalischen Größe und die entsprechende Zuordnung der Speicherzustand und der damit verbundene Informationsinhalt ausgelesen.
Problematisch bei bekannten Halbleiterspeicherzellen mit Phasenumwandlungsspeichermechanismus ist, dass die zum Programmieren oder Löschen der Zustände der jeweiligen Speicherelemente notwendigen elektrischen Ströme zum Heizen vergleichsweise hohe Werte annehmen, die von herkömmlichen zugrunde liegenden Halbleiterschaltungsanordnungen wie sie bei Halbleiterspeichereinrichtungen üblich sind, nicht ohne Weiteres geliefert werden können. Dies liegt daran, dass zum einen das Programmieren oder Löschen der jeweiligen Zustände des Speichermaterials der Speicherelemente thermisch erfolgt über entsprechenden Stromfluss durch das Speichermaterial der Speicherzelle, welcher durch Kontaktieren mit den ersten und zweiten Elektrodeneinrichtungen vermittelt wird. Da die geometrische oder räumliche Ausdehnung des Speichermaterials oder des Materialbereichs der Speicherzelle bisher durch die lithografische Auflösung der verwendeten Lithografietechnik begrenzt ist, unterschreiten die zum thermischen Programmieren oder Löschen notwendigen Ströme ein bestimmtes Maß nicht, so dass die zugrunde liegenden Schaltungsanordnungen, die auch das Programmieren oder Löschen realisieren müssen, hinsichtlich ihrer elektrischen Leistung entsprechend dimensioniert werden müssen.
Insgesamt gesehen ergibt sich dadurch in nachteilhafter Art und Weise eine Begrenzung der Integrationsdichte sowohl im Hinblick auf die geometrische Ausdehnung der Speicherzelle selbst als auch im Hinblick auf die Ausdehnung der zugrunde liegenden Halbleiterschaltungsanordnung, die die Programmier- oder Löschprozesse realisieren muss.
Bei PCRAM-Speicherzellen (PCRAM:Phase Change RAM) wird der amorph-kristalline Phasenübergang eines glasartigen Materials (typischerweise Ge-Sb-Te oder Ag-In-Sb-Te Verbindungen) ausgenutzt, um ein Bit zu speichern. Dabei wird ausgenutzt, dass sich die amorphe Phase und die kristalline Phase dieser Verbindungen in ihrer elektrischen Leitfähigkeit deutlich unterscheiden, typischerweise um zwei bis drei Größenordnungen. Dieser Unterschied wird ausgenutzt, um den Gesamtwiderstand der Zelle festzulegen und auszulesen.
Das Programmieren einer im amorphen Zustand befindlichen Zelle in die niederohmige, kristalline Phase erfolgt, indem ein Heizpuls das Material über die Kristallisationstemperatur aufheizt und das Material dabei kristallisieren lässt. Der umgekehrte Vorgang, d. h. die Zelle zu löschen, wird dadurch realisiert, dass das Material sogar über den Schmelzpunkt aufgeheizt wird und anschließend durch ein schnelles Abkühlen in den amorphen, hochohmigen Zustand abgeschreckt wird.
Ein Problem besteht nun darin, dass sowohl für den Schreib-, aber auch besonders für den Löschvorgang sehr hohe Ströme gebraucht werden, um das Phasenwechselmedium oder PC-Medium sehr schnell sehr stark über die Kristallisations- bzw. über die Schmelztemperatur aufzuheizen. Um eine solche Zelle in einen Si CMOS Prozess integrieren zu können, bestehen jedoch aus technologischer Sicht Grenzen, die eine erfolgreiche Integration einer kompakten Speicherzelle bisher verhindern.
Wenn die bei einer solchen PCRAM-Zelle nötigen Ströme beispielsweise höher sind, als dass sie von einem einzelnen CMOS-Transistor in minimaler Strukturgröße getragen werden können, verliert das PCRAM Konzept die Möglichkeit, ein kompaktes Zellenfeld, bestehend aus Einzelzellen, die jeweils einen Transistor und ein resistiv schaltendes Element besitzen (1T1R), in einer Zellarchitektur mit einer Zellfläche von 5–8F² zu realisieren, wobei F die minimale Strukturgröße bezeichnet, die mit einer gegebenen Lithografietechnik erreichbar ist und die auch als feature size bezeichnet wird.
Der Maximalstrom liegt etwa bei 100 μA, eine weitere Reduktion ist aus technologischer Sicht nützlich, da der Energieverbrauch gesenkt wird und ein paralleles Programmieren der Zellen ermöglicht wird, was die Gesamtprogrammiergeschwindigkeit und damit den Datendurchsatz erheblich steigert.
Da die zum Schalten eines Speicherelements nötige Energie und damit auch der Heizstrom proportional zum umgewandelten Volumen des Glases sind, erscheint es aussichtsreich, durch Minimierung der Dimensionen des umzuwandelnden Glases die benötigten Heizströme zu senken. Dieses wird bisher realisiert, indem die Kontaktfläche zwischen der metallischen Heizelektrode und dem Glas durch lithographische Mittel reduziert wird.
Es sind Versuche unternommen worden, durch geschicktes Layout einer PCRAM-Zelle, die Elektroden-/Phasenwechsel-Glasmaterial-Kontaktfläche zu minimieren: siehe z. B. Y.N. Hwang et al., Completely CMOS compatible Phase-Change Nonvolatile RAM Using NMOS Cell Transistors, IEEE Proceedings of the Non-Volatile Semiconductor Memory Workshop, Monterey, 91 (2003).
Beispiele hierfür sind durch einen Spacerprozess herstellbare Strukturen, die sublithographisch verkleinerte Kontaktflächen ermöglichen. Ein weiteres Beispiel ist eine so genannte Edge-Cell, bei der die Elektroden-Glas-Grenzfläche horizontal gebildet wird und eine Verringerung der Heizströme durch eine geringe Schichtdicke der Elektrode erreicht werden kann: siehe z. B. G. Wicker, Nonvolatile, High density, High Performance Phase Change Memory, SPIE Conference an Electronics and Structures for MEMS, Vol. 3891, Queensland, 2 (1999), oder auch Y.H. Ha, An edge contact cell for Phase Change RAM Featuring very low Power consumption, Symposia an VLSI technology and VLSI circuits, Conference proceedings (2003), 12B4.
Der Nachteil der ersten der beiden geschilderten Lösungen besteht darin, dass der Gesamtstrom nicht genügend reduziert werden kann, da die geometrische Verringerung bei derzeitigen Lithografiegeneration zu Kontaktflächen führt, bei denen ein Löschstrom von typischerweise 1 mA benötigt wird.
Der inhärente Nachteil der zweiten genannten Lösung ist, dass durch ein seitliches Anätzen der Bottomelektrode und ein nachträgliches Abscheiden des Phasenwechselmaterials der benötigte Platz für das Phasenwechsel-Modul und damit für eine Speicherzelle sehr groß wird, so dass keine kompakte Zelle in 8F² mehr durch dieses Konzept erreicht werden kann, was die Attraktivität für ein Produkt stark senkt, da die Integrationsdichte des Produkts stark limitiert ist.
Die US 2003/0047765 A1 betrifft die Stöchiometrie für Chalcogenidmaterialien zur Verwendung für Speichereinrichtungen sowie entsprechende Herstellungsverfahren. Darüber hinaus werden Speichereinrichtungen gezeigt, bei welchen unter Verwendung dotierter Germanium-Selenit-Gläser ein nicht-flüchtiger Speichermechanismus zum Tragen kommt. Die Kontaktfläche zwischen einem vorgesehenen Speichermaterialbereich und vorgesehenen ersten und zweiten Elektrodeneinrichtungen findet dabei aber keine besondere Berücksichtigung, um diese zu reduzieren.
Bei der US 2004/0026686 A1 wird ebenfalls eine Speichereinrichtung auf der Grundlage eines Chalcogenidmaterials vorgestellt, wobei über eine Spacerstruktur zwischen ersten und zweiten Elektroden, zwischen denen eine Isolation vorgesehen ist, ein Speichermechanismus realisiert wird.
Schließlich offenbart die JP 04045584 A ein Speicherelement mit einem Phasenübergangsspeichermechanismus, wobei zwischen zwei Elektroden ein Speichermaterial in einem Kontaktloch ausgebildet ist und wobei zur Vermeidung von Kurzschlüssen zwischen den vorgesehenen Elektroden eine entsprechende Isolation ausgebildet ist.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiterspeichereinrichtung zu schaffen, bei welcher bei hoher Integrationsdichte ein Programmieren oder Löschen auf besonders einfache und doch zuverlässige Art und Weise realisierbar ist.
Gelöst wird die Aufgabe bei einer Halbleiterspeichereinrichtung mit den Merkmalen des unabhängigen Anspruchs 1. Vorteilhafte Weiterbildungen der Halbleiterspeichereinrichtung sind Gegenstand der abhängigen Ansprüche.
Es wird eine erfindungsgemäße Halbleiterspeichereinrichtung vorgestellt mit einer Mehrzahl Halbleiterspeicherzellen mit Phasenumwandlungsspeichermechanismus, bei welcher als Speicherelement einer Halbleiterspeicherzelle zwischen einer ersten Elektrodeneinrichtung und einer zweiten Elektrodeneinrichtung und in elektrischem Kontakt mit diesen ein Materialbereich des Speicherelements vorgesehen ist, dessen Material eine Mehrzahl Phasen annehmen kann, die mit voneinander verschiedenen Werten einer physikalischen Größe des Materials des Materialbereichs des Speicherelements korrespondieren und die voneinander verschiedenen Speicherzuständen der Halbleiterspeicherzelle zuordenbar oder zugeordnet sind, bei welcher der Materialbereich des Speicherelements ausschließlich als ein auskleidender Bereich eines Wandbereichs einer einen Isolationsbereich zwischen der ersten Elektrodeneinrichtung und der zweiten Elektrodeneinrichtung vollständig durchmessenden Kontaktausnehmung ausgebildet ist und somit – im Vergleich zu einer Situation mit vollständiger Füllung der Kontaktausnehmung – reduzierte und vergleichsweise geringe Kontaktflächen zur ersten bzw. zur zweiten Elektrodeneinrichtung in Form von Grenzflächen zwischen dem Materialbereich des Speicherelements und den Elektrodeneinrichtungen anbietet, bei welcher der nicht vom Materialbereich des Speicherelements eingenommene Raum oder Bereich der Kontaktausnehmung elektrisch isolierend ausgebildet ist und bei welcher durch den Materialbereich des Speicherelements der Wandbereich der Kontaktausnehmung vollständig ausgekleidet ist.
Es ist somit eine Kernidee der vorliegenden Erfindung, den Materialbereich des Speicherelements der Halbleiterspeicherzelle als einen Auskleidungsbereich eines Wandbereichs einer Kontaktausnehmung auszubilden. Die Kontaktausnehmung ist ihrerseits in einem Isolationsbereich zwischen der ersten Elektrodeneinrichtung und der zweiten Elektrodeneinrichtung vorgesehen und verläuft vollständig durch diesen Isolationsbereich. Des Weiteren ist es vorgesehen, dass der vom Materialbereich des Speicher elements nicht eingenommene Raum oder Bereich der Kontaktausnehmung elektrisch isolierend ist oder wirkt. Folglich ist im Gegensatz zum Stand der Technik die laterale oder räumliche Ausdehnung des Materialbereichs des Speicherelements nicht durch die Kontaktausnehmung bestimmt, sondern ausschließlich dadurch, mit welcher Stärke der den Wandbereich auskleidende Materialbereich ausgebildet werden kann. Folglich ist die räumliche Ausdehnung des Materialbereichs des Speicherelements stärker begrenzbar als beim Stand der Technik, so dass ein geringeres Materialvolumen beim Programmieren einer jeweiligen Phasenumwandlung unterworfen werden muss. Dadurch werden die zu dem Programmieren notwendigen elektrischen Ströme gegenüber dem Stand der Technik stärker reduzierbar. Dies führt dazu, dass auch die zugrunde liegenden Schaltungsanordnungen, die die Programmiervorgänge übernehmen müssen, geringer dimensioniert ausgelegt werden können. Folglich wird durch die erfindungsgemäße Maßnahme eine höhere Integrationsdichte von Halbleiterspeicherzellen mit Phasenumwandlungsmechanismus erreichbar.
Bei einer vorteilhaften Weiterbildung der erfindungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass die Kontaktausnehmung als Kontaktloch ausgebildet ist.
Bei einer anderen vorteilhaften Weiterbildung der erfindungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass die Kontaktausnehmung mit einem viereckigen, rechteckigen, quadratischen, runden oder kreisförmigen lateralen Querschnitt ausgebildet ist.
Alternativ kann die Kontaktausnehmung auch als Grabenstruktur ausgebildet sein.
Zur Isolation des nicht vom Materialbereich des Speicherelements eingenommenen Raums oder Bereichs der Kontaktausnehmung kann dieser ganz oder teilweise als Hohlraum ausgebildet sein.
Alternativ ist es denkbar, dass der nicht vom Materialbereich des Speicherelements eingenommene Raum oder Bereich der Kontaktausnehmung ganz oder teilweise mit einem Isolationsmaterial gefüllt ist.
Es ist auch denkbar, dass der Materialbereich des Speicherelements als ein Spacerelement oder als eine Mehrzahl Spacerelemente ausgebildet ist.
Ferner kann es erfindungsgemäß vorgesehen sein, dass der Materialbereich des Speicherelements jeweils mit einer sublithografisch ausgedehnten oder dimensionierten Kontaktfläche zur ersten Elektrodeneinrichtung und/oder zur zweiten Elektrodeneinrichtung ausgebildet ist.
Bei einer anderen alternativen Ausgestaltungsform der erfindungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass als Material für den Materialbereich des Speicherelements ein Material ausgebildet ist, dessen Phasen mit unterschiedlichen ohmschen Widerständen korrespondieren.
Alternativ ist es denkbar, dass andere physikalische Größen und nicht der ohmsche Widerstand als die Speicherzustände charakterisierende physikalische Größen verwendet werden.
Ein Verfahren zum Herstellen der oben genannten erfindungsgemäßen Halbleiterspeichereinrichtung mit Phasenumwandlungsspeichermechanismus sieht vor, dass als Speicherelement der Halbleiterspeicherzelle zwischen einer ersten Elektrodeneinrichtung und einer zweiten Elektrodeneinrichtung und in elektrischem Kontakt mit diesem ein Materialbereich der Speicherzelle vorgesehen wird, dessen Material eine Mehrzahl Phasen annehmen kann, die mit voneinander verschiedenen Werten einer physikalischen Größe des Materials des Materialbereichs der Speicherzelle korrespondieren und die voneinander verschiedenen Speicherzustän den der Halbleiterspeicherzelle zuordenbar oder zugeordnet sind.
Bei einem Verfahren zum Herstellen der erfindungsgemäßen Halbleiterspeichereinrichtung mit Phasenumwandlungsspeichermechanismus ist es vorgesehen, dass der Materialbereich des Speicherelements als ein auskleidender Bereich eines Wandbereichs einer einen Isolationsbereich zwischen der ersten Elektrodeneinrichtung und der zweiten Elektrodeneinrichtung vollständig durchmessende Kontaktausnehmung ausgebildet wird, und dass der nicht vom Materialbereich des Speicherelements eingenommene Raum oder Bereich der Kontaktausnehmung im Wesentlichen elektrisch isolierend ausgebildet wird.
Bei einer Weiterbildung des Verfahrens ist es vorgesehen, dass die Kontaktausnehmung als Kontaktloch ausgebildet wird.
Dabei kann es vorgesehen sein, dass die Kontaktausnehmung mit einem viereckigen, rechteckigen, quadratischen, runden oder kreisförmigen lateralen Querschnitt ausgebildet wird.
Alternativ zu den Kontaktlöchern kann die Kontaktausnehmung als Grabenstruktur ausgebildet werden.
Bei einer anderen Weiterbildung des Verfahrens ist es vorgesehen, dass der nicht vom Materialbereich des Speicherelements eingenommene Raum oder Bereich der Kontaktausnehmung ganz oder teilweise mit einem Isolationsmaterial gefüllt wird.
Alternativ ist es aber denkbar, dass der nicht vom Materialbereich des Speicherelements eingenommene Raum oder Bereich der Kontaktausnehmung frei bleibt, so dass eine Hohlraumstruktur ausbildet wird, die elektrisch isolierend wirkt.
Der Materialbereich des Speicherelements kann als Spacerelement oder als eine Mehrzahl Spacerelemente ausgebildet werden.
Als Material für den Materialbereich des Speicherelements kann ein Material ausgebildet oder ausgewählt werden, dessen Phasen mit unterschiedlichen ohmschen Widerständen korrespondieren. Grundsätzlich kann jedoch auch ein Material gewählt werden, dessen Phasen mit unterschiedlichen Werten einer anderen physikalischen Größe korrespondieren.
Bei einer Ausgestaltungsform eines Verfahrens zum Herstellen der oben genannten Halbleiterspeichereinrichtung mit Phasenumwandlungsspeichermechanismus ist es vorgesehen, dass zunächst ein Träger mit einer ersten Elektrodeneinrichtung in dessen Oberflächenbereich bereitgestellt und/oder ausgebildet wird, dass dann auf dem Oberflächenbereich des Trägers der Isolationsbereich mit einem Oberflächenbereich ausgebildet wird, dass dann an einer definierten Stelle im oder am Isolationsbereich die Kontaktausnehmung derart ausgebildet wird, dass diese vom Oberflächenbereich des Isolationsbereichs bis zumindest zu einem Teil der ersten Elektrodeneinrichtung durch den Isolationsbereich hindurch reicht und einen Wandbereich aufweist, dass dann der Wandbereich der Kontaktausnehmung oder ein Teil davon derart mit dem Materialbereich des Speicherelements ausgekleidet wird, dass dieser in direktem oder indirektem oder mittelbarem oder unmittelbarem elektrischen Kontakt steht mit der ersten Elektrodeneinrichtung und abschließt mit dem Oberflächenbereich des Isolationsbereichs und dass dann die zweite Elektrodeneinrichtung derart ausgebildet wird, dass diese indirekt oder indirekt oder mittelbar oder unmittelbar am Oberflächenbereich des Isolationsbereichs elektrisch in Kontakt steht mit dem Materialbereich des Speicherelements.
Bei dem Verfahren kann der Materialbereich des Speicherelements ausgebildet werden durch konformes und ganzflächiges Ausbilden einer Schicht des Materials des Materialbereichs des Speicher elements derart, dass der Oberflächenbereich des Isolationsbereichs, die Wandbereiche der Kontaktausnehmung und der Bodenbereich der Kontaktausnehmung bedeckt werden, und durch anschließendes, insbesondere anisotropes Rückätzen der Schicht des Materials des Materialbereichs des Speicherelements derart, dass das Material des Materialbereichs des Speicherelements nur an Wandbereichen der Kontaktausnehmung verbleibt, ansonsten aber entfernt wird.
Bei einem Verfahren zum Herstellen einer erfindungsgemäßen Halbleiterspeicherzelle mit Phasenumwandlungsspeichermechanismus ist es zum Beispiel vorgesehen, dass als Träger ein Halbleitermaterialbereich verwendet wird, in welchem eine für die Halbleiterspeicherzelle zugrunde liegende CMOS-Schaltungsanordnung ausgebildet ist oder wird, wobei insbesondere die erste Elektrodeneinrichtung ausgebildet wird in elektrischem Kontakt mit Source/Drainbereichen von Auswahltransistoreinrichtungen der zugrunde liegenden CMOS-Schaltungsanordnung.
Es wird eine Prozessabfolge vorgeschlagen, die CMOS-kompatibel ist und nicht durch die Auflösung der jeweiligen Lithographie limitiert ist.
Trotzdem ist sie vom Potential, die Schreib- und Löschströme zu reduzieren, deutlich besser als die bislang vorgeschlagenen Alternativen, da eine deutliche Reduktion der Ströme möglich erscheint.
Unter der Annahme einer 5 nm dicken Seitenwand Beschichtungsdicke des Phasenwechsel-Materials und einem konservativem Kontaktloch von 140 nm × 140 nm, was in der derzeitigen 110 nm Generation durchaus Stand der Technik darstellt, ergibt sich eine Kontaktfläche von 2700 nm², welches deutlich kleiner ist als alle bislang publizierten Daten und somit den gleichzeitigen Vorteil einer kleinen, kompakten Zelle (8F²) mit kleinen Program mier- und Löschströmen bietet.
Eine erfinderische Idee liegt bei der hier vorgestellten Erfindung darin, dass die Kontaktfläche auf eine nicht durch die Lithografie bestimmte, sondern sublithografische Fläche reduziert werden kann.
Dies geschieht durch eine Abscheidung des Phasenwechsel-Materials in ein geätztes Kontaktloch. Für diese Abscheidung kann ein beliebiges Verfahren gewählt werden, bei dem eine Seitenwandbedeckung des Kontaktlochs auftritt. Anschließend wird z. B. ein anisotroper (Trocken-)Ätzschritt genutzt, um das Phasenwechsel-Material zurückzuätzen. Dabei wird das sich auf dem Dielektrikum und das sich im Kontaktlochboden befindliche Material entfernt und nur das am Rand des Kontaktlochs abgeschiedene Material übrig gelassen. Dadurch entsteht z. B. bei einer runden Form des Kontaktlochs eine röhrenförmige seitliche Auskleidung des Kontaktlochs mit dem abgeschiedenen Phasenwechsel-Material mit einer Dicke, die durch die Beschichtungszeit und den Ätzprozess eingestellt werden kann. Dabei können Temperschritte zur Optimierung der Bedeckung, Formierung und Stressreduktion notwendig sein. Anschließend wird das Innere des Kontaktloches mit einem dielektrischen Material gefüllt.
Die Topelektrodenherstellung und -kontaktierung kann dann nach Planarisierung des Dielektrikums geschehen. Diese kann durch Aufbringen und Ätzen einer Metallschicht oder in einer anderen Variante durch einen Damasceneprozess – z. B. W, Cu o. ä. – geschehen.
Nachfolgend wird die Erfindung anhand bevorzugter Ausführungsbeispiele auf der Grundlage einer schematischen Zeichnung näher erläutert.
1–9 sind seitliche Querschnittsansichten von Zwischen zuständen, die bei der Herstellung einer erfindungsgemäßen Halbleiterspeicherzelle mit Phasenumwandlungsspeichermechanismus erreicht werden können.
10 ist eine schematische Draufsicht auf einen Schnitt der in 9 gezeigten Anordnung.
Nachfolgend werden funktionell oder strukturell ähnliche, vergleichbare oder äquivalente Elemente mit denselben Bezugszeichen bezeichnet, ohne dass bei jedem Auftreten eine detaillierte Beschreibung wiederholt wird.
Gemäß dem in 1 dargestellten Zwischenzustand des Herstellungsverfahrens wird zunächst ein Träger 20 mit einem Oberflächenbereich 20a bereitgestellt oder erzeugt, bei welchem im Bereich der Oberfläche 20a die ersten oder unteren Elektrodeneinrichtungen 14 oder Elektrodenbereiche 14 – z. B. als M0-Metallisierung – vorgesehen sind, die mit ihrem Oberflächenbereich 14a bündig mit dem Oberflächenbereich 20a des Trägers 20 abschließen.
Wie oben bereits erwähnt wurde, kann der Träger 20 aus einem Halbleitermaterialbereich bestehen, in welchem eine entsprechende und zugrunde liegende Halbleiterschaltungsanordnung zur Beschaltung der auszubildenden Halbleiterspeicherzellen 10 der Halbleiterspeichereinrichtung 100 enthalten ist oder ausgebildet wird. Diese zugrunde liegende Halbleiterschaltungsanordnung ist in der Abfolge der 1 bis 8 nicht explizit dargestellt, aber in 9 in rein exemplarischer und schematischer Form, soll aber in den 1 bis 8 mit enthalten gedacht sein.
Im Übergang zu dem in 2 gezeigten Zwischenzustand wird dann ein Dielektrikumsbereich 30 mit einem Oberflächenbereich 30a auf dem Oberflächenbereich 20a des Trägers 20 ausgebildet.
Dies kann durch eine entsprechende Abscheidetechnik erfolgen. Dabei kann der Dielektrikumsbereich 30 auch aus einer Abfolge von ein oder mehr Schichten bestehen, zum Beispiel einer ersten Schicht aus Siliziumdioxid und einer zweiten Schicht darüber aus Siliziumnitrid.
Im Übergang zum Zwischenzustand der 3 wird dann in den Dielektrikumsbereich 30 oder Isolationsbereich 30 von dessen Oberflächenbereich 30a her an vordefinierten Stellen X jeweils eine Kontaktausnehmung 32 ausgebildet. Die vordefinierten Stellen X entsprechen in etwa denjenigen Positionen, an denen sich die darunter liegenden ersten Elektrodeneinrichtungen 14 im Oberflächenbereich 20a des Trägers 20 befinden. Die Ausnehmungen 32 oder Kontaktausnehmungen 32, die auch als Kontaktlöcher ausgebildet sein oder werden können, erstrecken sich vom Oberflächenbereich 30a des Isolationsbereichs 30 oder Dielektrikumsbereich 30 bis zum Oberflächenbereich 14a der darunter liegenden ersten Elektrodeneinrichtungen 14 und durchmessen somit den Isolationsbereich 30 vollständig. Die Ausnehmungen 32 besitzen Wandbereiche 32w sowie einen Bodenbereich 32b, der zumindest teilweise mit dem Oberflächenbereich 14a der ersten Elektrodeneinrichtung 14 korrespondiert.
Im Übergang zum Zwischenzustand der 4 wird dann auf die in 3 gezeigte Anordnung in konformer Art und Weise eine Schicht 16' für den Materialbereich 16 für die Halbleiterspeicherzellen 10 der zu erzeugenden Halbleiterspeichereinrichtung 100 ausgebildet, zum Beispiel durch Abscheiden. Das Material der Schicht 16' ist ein so genanntes Phasenübergangsmaterial oder Phasenwechselmaterial, zum Beispiel Ge-Sb-Te. Durch das konforme Ausbilden der Schicht 16' werden die Oberflächenbereiche 30a des Isolationsbereichs 30, die Wandbereiche 32w der Ausnehmungen oder Kontaktausnehmungen 32 sowie die Bodenbereiche 32b der Kontaktausnehmungen 32 mit dem Material der Schicht 16' bedeckt.
Im Übergang zum Zwischenzustand der 5 wird dann ein anisotroper Rückätzprozess durchgeführt, durch welchen das Material der Schicht 16' auf den sich lateral erstreckenden Flächen entfernt wird, also in dem Beispiel der 5 von den Oberflächenbereichen 30a des Isolationsbereichs 30 sowie vom Bodenbereich 32b der jeweiligen Kontaktausnehmung 32, so dass ausschließlich Wandbereiche 32w der Kontaktausnehmungen 32 mit dem Material der Schicht 16' verbleiben, so dass auf diese Art und Weise die Materialbereiche 16 für die auszubildenden Halbleiterspeicherzellen 10 als Speicherelemente 11 entstehen, die reduzierte und vergleichsweise geringe obere und untere Kontaktflächen 16a bzw. 16b anbieten.
Im Übergang zum Zwischenzustand der 6 wird auf zweidimensionale Art und Weise ein weiteres Isolationsmaterial 40' oder ein weitere Dielektrikumsbereich 40' mit einem Oberflächenbereich 40a' abgeschieden, und zwar derart, dass die verbleibenden Freiräume der Kontaktausnehmungen 32 vollständig gefüllt werden, wodurch dort Dielektrikumsstöpsel 40 mit Oberflächenbereich 40a entstehen.
Im Übergang zu der in 7 gezeigten Zwischenstufe wird dann z. B. durch chemisch-mechanisches Polieren das zusätzliche Isolationsmaterial 40' mit Stopp auf dem Oberflächenbereich 30a des Isolationsbereichs 30 zurückgeführt, so dass die Kontaktausnehmungen 32 mit den Dielektrikumsstöpseln 40 gefüllt bleiben.
Im Übergang zum Zwischenzustand der 8 werden dann die zweiten oder oberen Elektrodeneinrichtungen 18 oder Elektrodenbereiche 18 ausgebildet, die hier über die oberen Kontaktflächen 16a in direktem elektrischen Kontakt stehen mit den Materialbereichen 16 der Halbleiterspeicherzellen 10, also mit den Speicherelementen 11 der Halbleiterspeicherzellen 10.
9 zeigt in größerem Detail die fertig gestellte erfindungsgemäße Halbleiterspeichereinrichtung 100, in diesem Fall mit zwei erfindungsgemäßen Halbleiterspeicherzellen 10 mit Phasenumwandlungsspeichermechanismus. In diesem Fall ist auch dargestellt, dass der Träger 20 als Halbleitermaterialbereich mit einer zugrunde liegenden CMOS-Struktur oder -Schaltung ausgebildet ist. Dabei sind über Wortleitungen WL, die als Gateelektroden G dienen und über vorgesehene Source-/Drainbereiche S bzw. D Auswahltransistoren T ausgebildet. Die Drainbereiche sind jeweils über Plugs P mit Strukturen einer 0-Metallisierungsebene elektrisch leitend verbunden, wobei letztere die ersten oder unteren Elektrodeneinrichtungen 14 bilden oder enthalten. Diese können zum Beispiel aus Wolfram bestehen.
10 ist eine Draufsicht auf die in 9 dargestellte Struktur, und zwar in geschnittener Form. Dabei wird deutlich, dass nach der anisotropen Rückätzung des Phasenumwandlungsmaterials der Schicht 16', also des Materialbereichs 16, sich minimierte Kontaktflächen durch die dann nicht konforme Beschichtung ergeben, wobei sich hier sublithografisch hergestellte und auch sublithografisch ausgedehnte Kontaktflächen zwischen dem Phasenumwandlungsmaterial des Materialbereichs 16 und den ersten und zweiten Elektrodenbereichen 14 bzw. 18 ergeben, die zur Reduktion der Schreib- und Löschströme führen.

10: Halbleiterspeicherzelle
11: Speicherelement
14: erste Elektrodeneinrichtung, untere Elektrodeneinrichtung, Bottomelektrode
14a: Oberflächenbereich
16: Materialbereich des Speicherelements 11
16a: Oberflächenbereich, obere Kontaktfläche, Oberseite
16b: untere Kontaktfläche, Unterseite
16': Schicht des Phasenumwandlungsmaterials für den Materialbereich 16
16a': Oberflächenbereich
18: zweite Elektrodeneinrichtung, obere Elektrodeneinrichtung, Topelektrode
18a: Oberflächenbereich
20: Träger, Halbleitermaterialbereich, Halbleitersubstrat
20a: Oberflächenbereich
30: Isolationsbereich, Dielektrikumsbereich
30a: Oberflächenbereich
32: Ausnehmung, Kontaktloch, Kontaktausnehmung
32b: Bodenbereich der Kontaktausnehmung 32
32w: Wandbereich der Kontaktausnehmung 32
40: Isolationsstöpsel, Isolationsfüllung
40a: Oberflächenbereich
40': weiterer Dielektrikumsbereich, weiterer Isolationsbereich
40a': Oberflächenbereich
100: Halbleiterspeichereinrichtung
D: Drain, Drainbereich
G: Gate, Gatebereich
IMDn: Intermetalldielektrikum
MO: Metallisierung 0
M1: Metallisierung 1
M2: Metallisierung 2
P: Plug, Plugbereich, Kontakt
S: Source, Sourcebereich
T: Auswahltransistor
WL: Wortleitung
X: definierte Stelle

Claims

Halbleiterspeichereinrichtung mit einer Mehrzahl Halbleiterspeicherzellen (10) mit Phasenumwandlungsspeichermechanismus, – bei welcher als Speicherelement (11) einer Halbleiterspeicherzelle (10) zwischen einer ersten Elektrodeneinrichtung (14) und einer zweiten Elektrodeneinrichtung (18) und in elektrischem Kontakt mit diesen ein Materialbereich (16) des Speicherelements (11) vorgesehen ist, dessen Material eine Mehrzahl Phasen annehmen kann, die mit voneinander verschiedenen Werten einer physikalischen Größe des Materials des Materialbereichs (16) des Speicherelements (11) korrespondieren und die voneinander verschiedenen Speicherzuständen der Halbleiterspeicherzelle (10) zuordenbar oder zugeordnet sind, – bei welcher der Materialbereich (16) des Speicherelements (11) ausschließlich als ein auskleidender Bereich eines Wandbereichs (32w) einer einen Isolationsbereich (30) zwischen der ersten Elektrodeneinrichtung (14) und der zweiten Elektrodeneinrichtung (18) vollständig durchmessenden Kontaktausnehmung (32) ausgebildet ist und somit – im Vergleich zu einer Situation mit vollständiger Füllung der Kontaktausnehmung (32) reduzierte und vergleichsweise geringe Kontaktflächen (16a, 16b) zur ersten und zur zweiten Elektrodeneinrichtung (14, 18) in Form von Grenzflächen zwischen dem Materialbereich (16) des Speicherelements (11) und den Elektrodeneinrichtungen (14, 18) anbietet, – bei welcher der nicht vom Materialbereich (16) des Speicherelements (11) eingenommene Raum der Kontaktausnehmung (32) elektrisch isolierend ausgebildet ist und – bei welcher durch den Materialbereich (16) des Speicherelements (11) der Wandbereich (32w) der Kontaktausnehmung (32) vollständig ausgekleidet ist.
Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Kontaktausnehmung (32) als Kontaktloch ausgebildet ist.
Halbleiterspeichereinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktausnehmung (32) mit einem viereckigen, rechteckigen, quadratischen, runden oder kreisförmigen lateralen Querschnitt ausgebildet ist.
Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Kontaktausnehmung (32) als Grabenstruktur ausgebildet ist.
Halbleiterspeichereinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der nicht vom Materialbereich (16) des Speicherelements (11) eingenommene Raum der Kontaktausnehmung (32) ganz oder teilweise mit einem Isolationsmaterial (33) gefüllt ist.
Halbleiterspeichereinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als Material für den Materialbereich (16) des Speicherelements (11) ein Material ausgebildet ist, dessen Phasen mit unterschiedlichen ohmschen Widerständen korrespondieren.