DE10339070B4 - Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher - Google Patents

Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher Download PDF

Info

Publication number
DE10339070B4
DE10339070B4 DE10339070A DE10339070A DE10339070B4 DE 10339070 B4 DE10339070 B4 DE 10339070B4 DE 10339070 A DE10339070 A DE 10339070A DE 10339070 A DE10339070 A DE 10339070A DE 10339070 B4 DE10339070 B4 DE 10339070B4
Authority
DE
Germany
Prior art keywords
phase change
electrodes
dielectric material
electrode
change material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10339070A
Other languages
English (en)
Other versions
DE10339070A1 (de
Inventor
Guy C. Southfield Wicker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE10339070A1 publication Critical patent/DE10339070A1/de
Application granted granted Critical
Publication of DE10339070B4 publication Critical patent/DE10339070B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zum Herstellen einer Bauelementestruktur, umfassend:
Aufbringen eines Leitermaterials (230) auf einem Substrat (150);
Entfernen eines Teils des Leitermaterials, so daß zwei Elektroden (130, 140) aus dem Leitermaterial (230) gebildet werden, wobei die beiden Elektroden durch eine sublithographische Distanz beabstandet sind; und
Aufbringen eines Phasenwechselmaterials (120) zwischen den beiden Elektroden (130, 140).

Description

  • Die Erfindung betrifft Verfahren zur Herstellung lateraler Phasenwechsel-Speicher.
  • Phasenwechsel-Speicherbauelemente verwenden Phasenwechselmaterialien, das heißt Materialien, die elektrisch zwischen einem grundsätzlich amorphen und einem grundsätzlich kristallinen Zustand umgeschaltet werden können, für elektronische Speicheranwendungen. Eine Art des Speicherbauelements benutzt ein Phasenwechselmaterial, das zwischen einem Strukturzustand einer grundsätzlich amorphen lokalen Ordnung und einer grundsätzlich kristallinen lokalen Ordnung oder zwischen verschiedenen erfaßbaren Zuständen der lokalen Ordnung über das gesamte Spektrum zwischen dem vollständig amorphen und dem vollständig kristallinen Zustand hinweg umgeschaltet werden kann.
  • Aus der US 2002/0187648 A1 sind Verfahren zum Bilden von Schichtstrukturen für Bauelemente bekannt.
  • Die US 6,111,264 beschreibt Verfahren für Herstellung von Kleinstporen zur Verwendung in Chalcogenid-Speichern. Typische Materialien, die für eine derartige Anwendung geeignet sind, umfassen solche, die verschiedene Chalkogenid-Elemente benutzen. Der Zustand des Phasenwechselmaterials ist darüber hinaus nicht-flüchtig insoweit, daß dann, wenn er in einen kristallinen, halbkristallinen, amorphen oder halbamorphen Zustand gesetzt ist, der einen Widerstandswert repräsentiert, dieser Wert bis zum Rücksetzen beibehalten wird, da dieser Wert eine Phase oder einen physikalischen Zustand des Materials (z.B. kristallin oder amorph) repräsentiert.
  • Das Programmieren des Phasenwechselmaterials zum Ändern der Phase und des Speicherzustands des Materials wird ausge führt, indem ein elektrischer Strom durch das Material hindurchgeleitet wird, um das Material aufzuheizen. Eine Verringerung des an das Phasenwechselmaterial angelegten Stroms kann erwünscht sein, um den Energieverbrauch des Speicherbauelements zu reduzieren.
    •
  • Somit besteht ein fortgesetzter Bedarf an alternativen Wegen zu Herstellung von Phasenwechsel-Speicherbauelementen, um den zum Programmieren des Phasenwechselmaterials verwendeten Strom zu reduzieren.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren zur Herstellung einer Bauelementestruktur mit den Merkmalen des Patentanspruchs 1 gelöst.
  • Es sei angemerkt, daß eine Bauelementestruktur als Teil eines oder mehrerer (fertiggestellter oder im Herstellungsprozeß befindlicher) Bauelemente verstanden werden soll.
  • Bevorzugte und vorteilhafte Weiterbildungen sind in den Unteransprüchen gekennzeichnet.
    •
  • Im Folgenden wird die Erfindung anhand von in den Zeichnungen dargestellten bevorzugten Ausführungsformen näher beschrieben. In den Zeichnungen zeigen:
  • 1 eine schematische Schnittansicht eines Teils eines Phasenwechsel-Speichers, der gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt wurde;
  • 2 eine schematische Schnittansicht des Speichers gemäß 1 während der Herstellung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 3 eine schematische Schnittansicht der Struktur gemäß 2 bei einer späteren Stufe der Herstellung;
  • 4 eine schematische Schnittansicht der Struktur gemäß 3 bei einer späteren Stufe der Herstellung;
  • 5 eine schematische Schnittansicht der Struktur gemäß 4, geschnitten entlang der Linie 5-5;
  • 6 eine schematische Schnittansicht der Struktur gemäß 5 bei einer späteren Stufe der Herstellung;
  • 7 eine Draufsicht auf die Struktur gemäß 6 bei der in 6 veranschaulichten Herstellungsstufe;
  • 8 eine schematische Schnittansicht der Struktur gemäß 6 bei einer späteren Stufe der Herstellung;
  • 9 eine schematische Schnittansicht der Struktur gemäß 8 bei einer späteren Stufe der Herstellung;
  • 10 eine Draufsicht auf die Struktur gemäß 9 bei der in 9 veranschaulichten Herstellungsstufe;
  • 11 eine Draufsicht auf die Struktur gemäß 10 bei einer späteren Stufe der Herstellung;
  • 12 eine schematische Schnittansicht eines Teils eines Phasenwechsel-Speichers, der gemäß einer weiteren Ausführungsform der vorliegenden Erfindung hergestellt wurde;
  • 13 eine schematische Schnittansicht eines Teils eines Phasenwechsel-Speichers, der gemäß einer weiteren Ausführungsform der vorliegenden Erfindung hergestellt wurde;
  • 14 eine schematische Schnittansicht eines Teils eines Phasenwechsel-Speichers, der gemäß einer weiteren Ausführungsform der vorliegenden Erfindung hergestellt wurde;
  • 15 eine schematische Darstellung, die ein Speicherarray veranschaulicht.
  • Aus Gründen der Vereinfachung und der Klarheit der Veranschaulichung wurden die in den Figuren veranschaulichten Elemente nicht notwendigerweise maßstäblich gezeichnet. Darüber hinaus wurden Bezugszeichen in verschiedenen Figuren wiederholt, sofern sie entsprechende oder analoge Elemente kennzeichnen.
  • In der folgenden Beschreibung und in den Ansprüchen werden die Begriffe "gekoppelt" und "verbunden" sowie deren Ableitungen verwendet. Es ist klar, daß diese Begriffe keine Synonyme darstellen sollen. Stattdessen wird bei bestimmten Ausführungsbeispielen der Begriff "verbunden" verwendet, um zu kennzeichnen, daß zwei oder mehr Elemente sich in direktem physikalischen oder elektrischen Kontakt zueinander befinden. Der Begriff "gekoppelt" kann sowohl dazu verwendet werden, zu kennzeichnen, daß zwei oder mehr Elemente sich in direktem physikalischen oder elektrischen Kontakt befinden, als auch dazu verwendet werden, zu kennzeichnen, daß zwei oder mehr Elemente sich nicht in direktem Kontakt zueinander befinden, aber noch miteinander kooperieren oder miteinander in Interaktion treten.
  • Wenden wir uns 1 zu, in der ein Teil eines erfindungsgemäß hergestellten Phasenwechsel-Speichers 100 veranschaulicht ist. Der Phasenwechsel-Speicher 100 umfaßt ein Speicherelement 110, das ein Phasenwechselmaterial 120 enthält, wobei wenigstens ein Teil des Phasenwechselmaterials 120 zwischen zwei Elektroden 130 und 140 angeordnet ist. Die Elektroden 130 und 140 sind auf einem dielektrischen Material 150 ausgebildet, welches bei diesem Beispiel als Basismaterial bezeichnet wird. Auf den Elektroden 130 bzw. 140 sind Isolatoren 160 bzw. 170 ausgebildet. Auf Teilen des Phasenwechselmaterials 120 und auf den Isolatoren 160 und 170 ist ein dielektrisches Material 180 aufgebracht.
  • Bei alternativen Ausführungsbeispielen kann der Phasenwechsel-Speicher 100 auf andere Weise ausgebildet werden und zusätzliche Schichten und Strukturen enthalten. Beispielsweise kann es erwünscht sein, Trennstrukturen, Adreßleitungen, periphere Schaltungen (zum Beispiel Adressierschaltungen), etc. auszubilden. 1 wurde vereinfacht, um zu veranschaulichen, wie das Phasenwechselmaterial 120 zwischen den Elektroden 130 und 140 angeordnet sein kann.
  • Die Elektroden 130 und 140 sind aus einer auf der dielektrischen Schicht abgeschiedenen einzelnen Schicht eines leitfähigen Materials gebildet. 2 bis 4 veranschaulichen die erfindungsgemäße Herstellung des Speicherelements 110, bei der die Elektroden 130 und 140 (1) aus einer Einzelschicht eines leitfähigen Materials 230 (2) gebildet werden. Die Elektroden 130 und 140 sind voneinander durch eine sublithographische Distanz beabstandet sein. Beispielsweise sind bei einer Ausführungsweise die Elektroden 130 und 140 durch eine Distanz von weniger als 100 nm beabstandet. Die 2 bis 4 veranschaulichen außerdem die Ausbildung der Isolatoren 160 und 170 (1) aus einer einzigen Schicht eines dielektrischen Materials 240 (2), wobei auch die Isolatoren 160 und 170 voneinander durch eine sublithographische Distanz beabstandet sind.
  • Eine sublithographische Distanz ist eine Distanz oder ein Abstand, die bzw. der geringer ist als eine Strukturbreite (Merkmalsgröße einer Struktur). Die Strukturbreite einer Struktur bezeichnet die minimale Dimension, die unter Verwendung einer Photolithographie erreichbar ist. Beispielsweise bezieht sich die Strukturbreite auf die Breite eines Materials oder die Beabstandung von Materialien in einer Struktur. Es ist klar, daß sich der Begriff Photolithographie auf einen Prozeß des Übertragens eines Musters oder eines Bildes von einem Medium auf ein anderes, zum Beispiel von einer Maske auf einen Wafer, unter Verwendung von ultraviolettem Licht bezieht. Die minimale Strukturbreite des übertragenen Musters wird durch die Einschränkungen des UV-Lichts begrenzt. Distanzen, Größen oder Dimensionen, die geringer als die Strukturbreite sind, werden als sublithographische Distanzen, Größen, Dimensionen bezeichnet. Beispielsweise haben Strukturen eine Strukturbreite von etwa 250 nm. Bei diesem Beispiel ist eine sublithographische Distanz bei einer Breite eines Merkmals von weniger etwa 250 nm gegeben.
  • Verschiedene Techniken können verwendet werden, um sublithographische Dimensionen zu erreichen. Beispielsweise können Phasenverschiebungsmasken, Elektronenstrahllithographie oder Röntgenlithographie verwendet werden, um sublitho graphische Dimensionen zu erreichen. Die Elektronenstrahllithographie bezeichnet eine Direktschreiblithographietechnik, die einen Elektronenstrahl verwendet, um einen Wafer zu belichten. Röntgenlithographie bezieht sich auf einen Lithographieprozeß zum Übertragen von Mustern auf einen Silizium-Wafer, bei welchem Röntgenstrahlen anstelle von sichtbarer Strahlung als elektromagnetische Strahlung verwendet werden. Die kürzere Wellenlänge der Röntgenstrahlen (beispielsweise etwa 1-5 nm gegenüber etwa 200-300 nm bei ultravioletter Strahlung) reduziert die Beugung und kann verwendet werden, um Strukturbreiten von etwa 100 nm zu erreichen. Darüber hinaus können Seitenwand-Abstandshalter (Spacer) verwendet werden, um sublithographische Dimensionen zu erreichen. Die 2 bis 4 veranschaulichen die Verwendung von Seitenwand-Spacern zum Erreichen sublithographischer Dimensionen.
  • Wenden wir uns 2 zu; ein leitfähiges Material 230 wird auf das dielektrische Material 150 aufgebracht. Das dielektrische Material 150 kann aus einer Vielzahl von Materialien gebildet sein, beispielsweise Siliziumdioxid, Siliziumnitrid oder ein anderes Material. Das leitfähige Material 230 wird beispielsweise auf dem dielektrischen Material 150 unter Verwendung eines physikalischen Dampfabscheidungs(PVD)-Prozesses aufgebracht. Das leitfähige Material 230 kann Kohlenstoff oder ein Halbmetall, wie beispielsweise ein Übergangsmetall sein, was beispielsweise Titan, Wolfram, Titannitrid (TiN) oder Titanaluminiumnitrid (TiAlN) umfaßt. Weitere geeignete Elektrodenmaterialien schließen ein polykristallines Halbleitermaterial, wie beispielsweise polykristallines Silizium, ein. Das leitfähige Material 230 weist beispielsweise eine Dicke zwischen 5 nm und etwa 25 nm auf.
  • Nach dem Bilden der leitfähigen Schicht 230 wird eine Schicht eines dielektischen Materials 240 auf dem leitfähigen Material 230 unter Verwendung einer chemischen Abscheidung aus der Gasphase (CVD; chemical vapor deposition) auf gebracht. Das dielektrische Material 240 kann Siliziumdioxid, Siliziumnitrid oder ein anderes dielektrisches Material umfassen. Das dielektrische Material 240 kann eine Dicke zwischen etwa 2,5 nm und etwa 50 nm haben.
  • Es wird eine weitere Schicht eines dielektrischen Materials 250, beispielsweise eines Oxids oder Oxynitrids, auf dem dielektrischen Material 240 gebildet. Ein Öffnung 255 mit Seitenwandungen 256 wird durch Ätzen des dielektrischen Materials 250 gebildet. Die Öffnung kann ein Via oder ein Graben sein. Beispielsweise kann die Öffnung 255 gebildet werden, indem eine (nicht gezeigte) Schicht eines Photoresist-Materials auf dem dielektrischen Material 250 abgeschieden und belichtet wird. Ein (nicht gezeigte) Maske wird verwendet, um ausgewählte Flächen des Photoresist-Materials zu belichten, welche Flächen definieren, die beseitigt werden sollen, das heißt geätzt werden sollen. Das Ätzen kann ein chemisches Ätzen sein, welches auch als Naßätzen bezeichnet wird. Das Ätzen kann auch ein elektrolytisches oder Plasmaätzen (Ionenbeschußätzen) sein, welches auch als Trockenätzen bezeichnet wird. Wenn die Öffnung 255 unter Verwendung von photolithographischen Techniken gebildet ist, entspricht der Durchmesser oder die Breite der Öffnung 255 wenigstens einer Strukturbreite (Merkmalsgröße).
  • 3 veranschaulicht die Struktur gemäß 2 nach der konformen Einbringung eines dielektrischen Materials 260. Das dielektrische Material 260 wird über dem dielektrischen Material 250, entlang der Seitenwände 256 und auf einem Teil des dielektrischen Materials 240 aufgebracht. Geeignete Materialien für das dielektrische Material 260 umfassen Siliziumdioxid, Siliziumnitrid oder Polysilizium.
  • Das dielektrische Material 260 hat vorzugsweise eine geringere Dicke als das dielektrische Material 250. Beispielsweise weist das dielektrische Material 260 eine Dicke zwischen etwa einem Sechstel einer Strukturbreite bis etwa einem Drittel einer Strukturbreite (Merkmalsgröße) auf. Es ist klar, daß die Einbringung des dielektrischen Materials 260 die Breite der Öffnung 255 (2) reduziert. So wird durch das dielektrische Material 260 eine kleinere Öffnung 265 gebildet. Die Breite der Öffnung 265 ist geringer als die Breite der Öffnung 255 und kann eine sublithographische Breite haben. Die Teile des dielektrischen Materials 260 entlang der Seitenwandungen 256 werden als Seitenwand-Abstandshalter (Spacer) 261 und 262 bezeichnet. Somit ist klar, daß die Seitenwand-Spacer 261 und 262 verwendet werden können, um eine Öffnung 265 mit sublithographischer Breite zu bilden. Bei einem Ausführungsbeispiel beträgt die Breite der Öffnung 255 (2) etwa eine Strukturbreite und die Dicke des dielektrischen Materials 260 wird so gewählt, daß die Breite der Öffnung 265 (3) etwa einem Drittel der Breite der Öffnung 255 entspricht. Bei einer Ausführungsform ist die Breite der Öffnung 265 geringer als etwa 100 nm.
  • Nachdem das dielektrische Material 260 aufgebracht ist, werden Teile der Materialien 230, 240 und 260 beseitigt, beispielsweise durch einen Ätzprozeß. 4 veranschaulicht die Struktur gemäß 3 nach dem Strukturieren der Materialien 230, 240 und 260. Gemäß 4 wird vorzugsweise ein Trockenätzen, beispielsweise ein anisotropes Ätzen, verwendet, um Teile der Materialien 230, 240 und 260 zu beseitigen, wodurch die Elektroden 130 und 140 aus dem leitfähigen Material 230 und die Isolatoren 160 und 170 aus dem dielektrischen Material 240 gebildet werden. Die Elektroden 130 und 140 sind ebenso wie die Isolatoren 160 und 170 voneinander durch eine sublithographische Distanz beabstandet. Der Prozeß des Ausbildens einer sublithographischen Dimension unter Verwendung von Seitenwand-Abstandshaltern, der unter Bezugnahme auf die 2 bis 4 veranschaulicht worden ist, kann auch als sublithographisches Ätzen bezeichnet werden. Die dielektrischen Materialien 260 und 250 können nach der Bildung der Elektroden 130 und 140 beseitigt werden.
  • Bei einem Ausführungsbeispiel wird nach dem Bilden der Elektroden 130 und 140 und der Isolatoren 160 und 170 ein Phasenwechselmaterial zwischen den Elektroden 130 und 140 und zwischen den Isolatoren 160 und 170 aufgebracht, wie es in 1 veranschaulicht ist. Alternativ können bei einem anderen Ausführungsbeispiel weitere Seitenwand-Spacer verwendet werden, um die Menge des Phasenwechselmaterials zwischen den Elektroden 130 und 140 zu reduzieren. Beispielsweise kann die Dicke des Phasenwechselmaterials in der z-Richtung (senkrecht zu den xy-Ebene der 1 bis 4) reduziert werden, indem weitere Seitenwand-Spacer vor dem Abscheiden des Phasenwechselmaterials angeordnet werden. Die 5 bis 10 veranschaulichen ein Ausführungsbeispiel der Herstellung eines Speicherelements 110, bei dem die Seitenwand-Spacer verwendet werden, um den Raum zwischen den Elektroden 130 und 140 vor dem Ausbilden des Phasenwechselmaterials 120 zwischen den Elektroden 130 und 140 zu reduzieren.
  • 5 ist eine Schnittansicht des Speicherelements 110 der 4 entlang der Linie 5-5. 5 ist eine Ansicht der Speicherzelle 100, die rechtwinklig zu der in 4 gezeigten Ansicht ist, während einer späteren Stufe der Herstellung. In 5 ist das dielektrische Material 150 veranschaulicht.
  • 6 veranschaulicht die Struktur gemäß 5 nach dem Bilden und Strukturieren eines dielektrischen Materials 450. Bei einer Ausführungsform kann das dielektrische Material 450 auf dem dielektrischen Material 150 unter Verwendung eines CVD-Prozesses gebildet werden. Geeignete Materialien für das dielektrische Material 450 sind Siliziumdioxid oder ein dielektrisches Material mit einem geringen K. Das dielektrische Material 450 kann eine Dicke zwischen etwa 100 nm und etwa 300 nm haben. Eine Öffnung 455 mit Seitenwandungen 456 ist durch Ätzen des dielektrischen Materials 450 unter Verwendung eines anisotropen Trockenät zens gebildet. Die Öffnung 455 kann ein Loch oder ein Graben sein. Wenn die Öffnung 455 unter Verwendung photolithographischer Techniken gebildet worden ist, entspricht die Breite der Öffnung 455 zumindest einer Strukturbreite (Merkmalsgröße).
  • 7 ist eine Draufsicht auf das Speicherelement 110 bei der in 6 veranschaulichten Herstellungsstufe. Wie in 7 zu sehen ist, sind Teile des dielektrischen Materials 460 während der Ätzoperation beseitigt worden, so daß die Öffnung 455 gebildet worden ist, die Teile der dielektrischen Materialien 150, 160 und 170 freilegt.
  • 8 veranschaulicht die Struktur gemäß 6 nach einer konformen Einbringung eines dielektrischen Materials 460. Das dielektrische Material 460 wird über dem dielektrischen Material 450 und entlang der Seitenwandungen 456 aufgebracht. Geeignete Materialien für das dielektrische Material 460 umfassen Siliziumdioxid, Siliziumnitrid oder ein dielektrisches Material mit geringem K. Das dielektrische Material 460 kann eine geringere Dicke haben als das dielektrische Material 450. Beispielsweise hat das dielektrische Material 460 eine Dicke etwa einem Sechstel der Strukturbreite bis etwa einem Drittel der Strukturbreite. Unter Verwendung des dielektrischen Materials 460 wird eine Öffnung 465 gebildet. Die Breite der Öffnung 465 ist vorzugsweise sublithographisch. Die Teile des dielektrischen Materials 460 entlang der Seitenwandungen 456 können als Seitenwand-Abstandshalter (Spacer) 461 und 462 bezeichnet werden. Bei einer Ausführungsform beträgt die Breite der Öffnung 455 (6) etwa eine Strukturbreite, und die Dicke des dielektrischen Materials 460 kann so gewählt sein, daß die Breite der Öffnung 465 (8) etwa ein Drittel der Breite der Öffnung 455 beträgt. Beispielsweise kann die Breite der Öffnung 465, das heißt der Abstand zwischen den Seitenwand-Spacern 461 und 462 geringer als etwa 100 nm sein.
  • Nach dem Ausbilden des dielektrischen Materials 460 wird dieses unter Verwendung eines Ätzprozesses strukturiert. 9 veranschaulicht die Struktur gemäß 8 nach dem Strukturieren des dielektrischen Materials 460. Wenden wir uns 9 zu; bei einer Ausführungsform wird ein Trockenätzen, wie beispielsweise ein anisotropes Ätzen, verwendet, um einen Graben 475 zu bilden, der eine sublithographische Breite aufweist. Bei einem Ausführungsbeispiel ist die Breite des Grabens 475 geringer als etwa 100 nm.
  • 10 ist eine Draufsicht auf das Speicherelement 110 bei der in 9 veranschaulichten Herstellungsstufe. Wie in 10 zu sehen ist, können Teile des dielektrischen Materials 460 während der Ätzoperation beseitigt werden, um den Graben 475 zu bilden, so daß Teile der dielektrischen Materialien 150, 160 und 170 freigelegt werden. Bei einem Ausführungsbeispiel wird nach dem Ausbilden des Grabens 475 ein Phasenwechselmaterial 120 zwischen den Seitenwand-Abstandshaltern 461 und 462, zwischen den Elektroden 130 und 140 und zwischen den Isolatoren 160 und 170 aufgebracht.
  • 11 ist eine Draufsicht auf die Struktur gemäß 10 bei einer späteren Stufe der Herstellung. 11 veranschaulicht das Speicherelement 110 nach der Aufbringung des Phasenwechselmaterials 120 in der Öffnung 475, zwischen den Seitenwand-Abstandshaltern 461 und 462, zwischen den Elektroden 130 und 140 und zwischen den Isolatoren 160 und 170.
  • Es ist klar, daß die Verwendung wenigstens eines sublithographischen Prozesses, zum Beispiel von Seitenwand-Spacern, zum Ausbilden des Speicherelements 110 die Größe des Raums zwischen den Elektroden 130 und 140 und zwischen den Isolatoren 160 und 170 verringern kann, wodurch die Menge des Phasenwechselmaterials zwischen den Elektroden 130 und 140 reduziert wird. Wie es unter Bezugnahme auf die 2 bis 4 beschrieben worden ist, kann der Raum zwischen den Elektroden 130 und 140, in dem das Phasenwechselmaterial aufgebracht wird, sublithographisch in der x-Richtung sein. Darüber hinaus kann der Raum zwischen den Elektroden 130 und 140, wie es unter Bezugnahme auf die 5 bis 10 beschrieben worden ist, in der z-Richtung ebenfalls sublithographisch sein. Kehren wir zu 1 zurück; die Isolatoren 160 und 170 können eine elektrische und/oder thermische Isolation zur Verfügung stellen. Die Isolatoren 160 und 170 unterstützen eine Begrenzung der ohmschen Kontaktfläche zwischen dem Phasenwechselmaterial 120 und den Elektroden 130 und 140. Bei dem in 1 veranschaulichten Beispiel kontaktiert nur eine Oberfläche oder ein Rand 131 der Elektrode 130 bzw. eine Oberfläche oder ein Rand 141 der Elektrode 140 das Phasenwechselmaterial 120. Darüber hinaus ist in 1 gezeigt, daß der Rand 161 des Isolators 160 kontinuierlich und zu dem Rand 131 der Elektrode 130 ausgerichtet sein kann und daß der Rand 171 des Isolators 170 kontinuierlich und ausgerichtet zu dem Rand 141 sein kann.
  • Bei alternativen Ausführungsweisen kann das Speicherelement 110 ohne die Isolatoren 160 und 170 ausgebildet werden. Darüber hinaus kann bei einer Ausführungsweise dieselbe Ätzoperation verwendet werden, um die Strukturen der Isolatoren 160 und 170 der Elektroden 130 und 140 zu bilden. Bei einem anderen Ausführungsweisen können separate Ätzoperationen verwendet werden, um die Isolatoren 160 und 170 und die Elektroden 130 und 140 zu bilden.
  • Nach dem Ausbilden der Elektroden 130 und 140 und der Isolatoren 160 und 170 wird das Phasenwechselmaterial 120 zwischen den Isolatoren 160 und 170, zwischen den Elektroden 130 und 140 und über einen Teil der Isolatoren 160 und 170 aufgebracht. Teile des Phasenwechselmaterials 120 stehen im elektrischen Kontakt zu Teilen der Elektroden 130 und 140. Das Phasenwechselmaterial 150 ist beispielsweise eine Zusammensetzung mit Chalkogenid-Elementen der Klasse der Tellur-Germanium-Antimon-Materialien (TexGeySbz) oder der GeSbTe-Legierungen. Es können auch andere Phasenwechselmaterialien verwendet werden, deren elektrische Eigenschaften (zum Beispiel Widerstand, Kapazität, etc.) durch die Anwendung von Energie, wie beispielsweise Licht, Wärme oder elektrischen Strom, geändert werden können.
  • Nach dem Ausbilden des Phasenwechselmaterials 120 wird ein dielektrisches Material 180 über dem Phasenwechselmaterial 120 und den Isolatoren 160 und 170 aufgebracht. Das dielektrische Material 180 kann beispielsweise Siliziumdioxid, Siliziumnitrid oder ein anderes Material sein. Das dielektrische Material 180 kann auch als Verkapselung bezeichnet werden.
  • Das Programmieren des Phasenwechselmaterials 120 zum Ändern des Zustands bzw. der Phase des Materials kann ausgeführt werden, indem Spannungspotentiale an die Elektroden 130 und 140 angelegt werden. Beispielsweise kann eine Spannungspotentialdifferenz von weniger als etwa fünf Volt über das Phasenwechselmaterial 120 angelegt werden, indem etwa fünf Volt an die Elektrode 140 und etwa null Volt an die Elektrode 130 angelegt werden. In Abhängigkeit von den angelegten Spannungspotentialen fließt ein Strom durch das Phasenwechselmaterial, was zu einem Aufheizen des Phasenwechselmaterials 120 und der Elektroden 130 und 140 führt. Dieses Aufheizen kann den Speicherzustand oder die Phase des Phasenwechselmaterials 120 ändern.
  • Die für einen Übergang des Phasenwechselmaterials 120 aus einem Zustand in den anderen benötigten Spannungspotentiale sind direkt proportional zum Abstand zwischen den Elektroden 130 und 140. Dementsprechend verringert ein Absenken des Abstands zwischen den Elektroden 130 und 140 ebenso die für den Übergang des Phasenwechselmaterials 120 aus einem Speicherzustand in den anderen erforderlichen Spannungspotentiale. Wenn beispielsweise der Abstand zwischen den Elektroden 130 und 140 etwa 100 nm ist, kann eine Spannungspotentialdifferenz von etwa zwei Volt über dem Teil des Phasenwechselmaterials 120 zwischen den Elektroden 130 und 140 angelegt werden, um einen Strom zum Aufheizen dieser Materialien zu induzieren. Diese Spannung und der sich daraus ergebende Strom können ausreichend sein, um den Zustand des Phasenwechselmaterials von einem grundsätzlich amorphen Zustand in einen grundsätzlich kristallinen Zustand zu ändern. Eine Verringerung der Spannung bzw. des Stroms, die während des Betriebs des Speicherelements 110 verwendet werden, reduziert außerdem den Energieverbrauch des Phasenwechsel-Speichers 100.
  • Wie oben erörtert wurde, begrenzen die Isolatoren 160 und 170 die Kontaktflächen zwischen dem Phasenwechselmaterial 120 und den Elektroden 130 und 140. Durch Begrenzen der Kontaktfläche zwischen dem Phasenwechselmaterial 120 und den Elektroden 130 und 140 wird das Volumen des Phasenwechselmaterials reduziert, das der Programmierung unterworfen wird. Mit anderen Worten, der Bereich des Programmierens zum Speichern von Informationen, das heißt der Bereich des Phasenwechselmaterials 120, der in Abhängigkeit von den angelegten Spannungspotentialen Zustands- oder Phasenwechseln ausgesetzt ist, wird auf einen Teil des Phasenwechselmaterials 120 eingegrenzt, der geringer als das Gesamtvolumen ist. Ohne die Isolatoren 160 und 170 wäre die Kontaktfläche zwischen dem Phasenwechselmaterial 120 und den Elektroden 130 und 140 erhöht. Dies würde den Volumenbereich der Programmierung vergrößern, was wiederum die zum Programmieren des Phasenwechselmaterials 120 benötigte Spannung/den benötigten Strom erhöhen würde.
  • Der Volumenbereich der Programmierung kann darüber hinaus eingegrenzt werden, indem die Menge des Phasenwechselmaterials zwischen den Elektroden 130 und 140 sowohl in der x-Richtung als auch in der z-Richtung unter Verwendung sublithographischer Techniken, wie sie oben erörtert worden sind, reduziert wird. Dementsprechend wird ein geringerer Teil des Phasenwechselmaterials der Programmierung unterwor fen, was die zum Programmieren des Phasenwechselmaterials 120 benötigte Spannung/den benötigten Strom verringert.
  • Die dielektrischen Materialien 150 und 180 können verwendet werden, um eine elektrische und/oder eine thermische Isolation für das Speicherelement 110 zur Verfügung zu stellen. Über die oben beschriebenen Beispiele hinaus können die dielektrischen Materialien 150 und 180 auch dielektrische Materialien mit einem geringen K sein. Die Dicke und die zum Ausbilden dieser dielektrischen Materialien verwendete Technik können in Abhängigkeit von den gewünschten Charakteristika des Speicherelements 110 ausgewählt werden. Indem diese Isolation zur Verfügung gestellt wird und der Bereich bzw. das Gebiet der Programmierung beschränkt wird, kann die Effizienz für die Programmierung des Phasenwechselmaterials 120 unter Verwendung einer elektrischen Aufheizung erhöht werden.
  • Das Speicherelement 110 kann als laterales Phasenwechsel-Speicherbauelement bezeichnet werden, da der Strom lateral fließt, das heißt in einer horizontalen bzw. der x-Richtung. Wie es in 1 veranschaulicht ist, können die Elektroden 130 und 140 unter Teilen des Phasenwechselmaterials ausgebildet werden. Alternativ können Phasenwechsel-Speicher Speicherzellen verwenden, die eine vertikale Konfiguration haben, wobei Elektroden über und unter dem Phasenwechselmaterial derart plaziert werden, daß der elektrische Strom in einer vertikalen Richtung fließt.
  • Bei einigen Ausführungsbeispielen können die Elektroden 130 und 140 symmetrisch in ihrer Größe gebildet werden und aus dem gleichen Material unter Verwendung der gleichen Prozesse hergestellt werden, wodurch die Kosten und die Komplexität der Herstellung des Speicherelements 110 gesenkt werden. Die Elektroden 130 und 140 können vor dem Abscheiden des Phasenwechselmaterials 120 aufgebracht werden, und folglich können die Elektroden 130 und 140 bei höheren Temperaturen hergestellt werden als die Temperaturen, die verwendet werden, um das Phasenwechselmaterial 120 herzustellen. Darüber hinaus wird bei dem in 1 veranschaulichten Beispiel ein relativ großer Teil des Phasenwechselmaterials 120 von Isolatoren umgeben und kontaktiert ein relativ kleiner Teil der Elektroden 130 und 140 das Phasenwechselmaterial 120. Dementsprechend kann die in 1 veranschaulichte Struktur ein Speicherelement mit einer relativ geringen Leistung (Energieverbrauch) ergeben. Darüber hinaus können die Elektroden 130 und 140 dann, wenn sie von symmetrischer Größe sind, gleichermaßen zur Aufheizung des Phasenwechselmaterials 120 während der Programmierung beitragen, was die Effizienz und Zuverlässigkeit des Speicherelements 110 erhöhen kann.
  • In 12 ist ein anderes erfindungsgemäß hergestelltes Speicherelement 110 veranschaulicht. Bei diesem Beispiel werden Teile des Isolators 160 und der Elektrode 130 so beseitigt (zum Beispiel geätzt) oder strukturiert, daß ein Rand 161 des Isolators 160 und ein Rand 131 der Elektrode 130 abgeschrägt sind, wobei der Rand 161 des Isolators 160 und der Rand 131 der Elektrode 130 koplanar und zusammenhängend sind. Mit anderen Worten, die Ränder 131 und 161 werden zu dem dielektrischen Material 150 abgewinkelt. Darüber hinaus können der Isolator 170 und die Elektrode 140 ebenfalls so strukturiert werden, daß ein Rand 171 des Isolators 170 und ein Rand 141 der Elektrode 140 abgeschrägt werden, wobei der Rand 171 des Isolators 170 und der Rand 141 der Elektrode 140 koplanar und zusammenhängend sind. Das Ausbilden der Elektroden 130 und 140 und der Isolatoren 160 und 170 auf diese Weise kann den Kontakt zwischen dem Phasenwechselmaterial 120 und den Elektroden 130 und 140 verbessern.
  • In 13 ist ein weiteres Beispiel eines erfindungsgemäß hergestellten Speicherelements 110 veranschaulicht. Bei diesem Beispiel werden der Isolator 160 und die Elektrode 130 so strukturiert (zum Beispiel geätzt), daß ein Rand 161 des Isolators 160 nicht mit dem Rand 131 der Elektrode 130 zusammenfällt, das heißt, die Ränder nicht zueinander ausgerichtet sind. Beispielsweise kann die zum Bilden des Isolators 160 und der Elektrode 130 verwendetet Ätzoperation so modifiziert werden, daß der Isolator 160 mehr geätzt wird als die Elektrode 130. Darüber hinaus kann der Isolator 170 ebenfalls weiter geätzt werden als die Elektrode 140, so daß der Rand 171 des Isolators 170 ebenfalls nicht mit dem Rand 141 der Elektrode 140 zusammenfällt bzw. zu ihm ausgerichtet ist. Das Ausbilden der Elektroden 130 und 140 der Isolatoren 160 und 170 auf diese Weise kann den Kontakt zwischen dem Phasenwechselmaterial 120 und den Elektroden 130 und 140 verbessern.
  • Wenden wir uns 14 zu, in der ein Beispiel des erfindungsgemäß hergestellten Phasenwechsel-Speichers 100 veranschaulicht ist. Der Phasenwechsel-Speicher 100 enthält Speicherelemente 110. Der Phasenwechsel-Speicher 100 kann darüber hinaus zusätzliche Strukturen, wie beispielsweise Schalt- oder Auswahlbauelemente (zum Beispiel Transistoren oder Dioden), Trennstrukturen und Adreßleitungen enthalten.
  • Bei dem in 14 veranschaulichten erfindungsgemäß hergestellten Beispiel weist der Phasenwechsel-Speicher 100 ein Substrat 600 auf, das aus einem Halbleitermaterial gebildet sein kann. Bei diesem Beispiel wird ein p-Dotant, wie beispielsweise Bor, in das Substrat 600 eingebracht. Eine geeignete Konzentration des p-Dotanten liegt beispielsweise in der Größenordnung oberhalb etwa 5 × 1018 bis etwa 1 × 1020 Atome pro Kubikzentimeter (Atome/cm3), was das Substrat 600 p++-leitend macht. Über dem Substrat 600 befindet sich bei diesem Beispiel eine p-Epitaxie-Siliziumschicht 620. Bei einem Beispiel liegt die Dotantenkonzentration in der Größe von etwa 1015 bis etwa 1017 Atome/cm3.
  • Der Phasenwechsel-Speicher 100 kann außerdem flache Grabenisolationsstrukturen (STI-Strukturen; shallow trench isolation) 630 aufweisen, die in dem epitaktischen Silizium 620 ausgebildet sind. Die STI-Strukturen 630 dienen dazu, die einzelnen Speicherelemente voneinander sowie von den zugehörigen Schaltungselementen (zum Beispiel Transistorbauelementen), die in und auf dem Substrat ausgebildet sind, zu isolieren. Bei einem Ausführungsbeispiel kann die STI-Struktur 630 Siliziumdioxid enthalten.
  • Der Phasenwechsel-Speicher 100 kann ferner Auswahlbauelemente 640 enthalten, die Teil der Adressierschaltung sind. Die Auswahlbauelemente 640 können zwei Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) sein. Ein Transistor umfaßt die Gebiete 651 und 652, die leitfähigen Materialien 653 und 654 und ein Gate 655. Der andere Transistor umfaßt die Gebiete 652 und 656, die leitfähigen Materialien 654 und 658 und ein Gate 659.
  • Die Gebiete 651, 652 und 656 können n-dotiertes Polysilizium enthalten, das durch die Einbringung von Phosphor oder Arsen in einer Konzentration in der Größenordnung von etwa 1018 bis etwa 1020 Atome/cm3 gebildet ist (das heißt n+-Silizium). Die leitfähigen Materialien 653, 654 und 658 können beispielsweise höchstschmelzendes (refractory) Metallsilizid sein, wie beispielsweise Kobaltsilizid (CoSi2). Die leitfähigen Materialien 653, 654 und 658 können beispielsweise als Materialien geringen Widerstands bei der Herstellung peripherer Schaltungen (zum Beispiel Adressierschaltungen) der Schaltungsstruktur auf dem Chip dienen. Die Leiter 652 und 654 dienen zusammen als Wortleitungszeile (zum Beispiel Zeile 820 in 15).
  • Die Gates 655 und 659 der Auswahlbauelemente 640 können beispielsweise aus Polysilizium gebildet sein. Bei diesem Beispiel können die Gates 655 und 659 als Signalleitung oder Adressierleitung bezeichnet werden. Die Gates 655 und 659 können auch als Spaltenleitung (zum Beispiel Spaltenleitungen 815 gemäß 15) bezeichnet werden.
  • Ein dielektrisches Material 660, beispielsweise SiO2, kann um die Gates 655 und 659 herum ausgebildet sein. Die leitfähigen Kontakte 670, 675 und 680 können aus einem leitfähigen Material, wie beispielsweise Wolfram, gebildet sein. Die Kontakte 670 und 675 sind Leitungen, die den Transistor 850 mit dem Elektrodenmaterial 860 gemäß 15 verbinden. Der Kontakt 680, 690 stellt die Spannungsversorgungsleitung 830 gemäß 15 dar. Der Leiter 690 kann aus einem leitfähigen Material wie beispielsweise Aluminium gebildet sein.
  • Es sei angemerkt, daß die Reihenfolge oder Sequenz der oben beschriebenen Operationen zum Ausbilden des Speichers 100 keine Einschränkung der vorliegenden Erfindung darstellt.
  • 15 ist eine schematische Darstellung eines Speicherarrays 800. Das Speicherarray 800 enthält eine Mehrzahl von Phasenwechsel-Speicherelementen 810, die als Speicherelemente 110 in der oben beschriebenen Weise ausgebildet werden können. Die Schaltung des Speicherarrays 800 enthält Adreßleitungen 815, 820 und 830, die zum Programmieren oder Lesen von Speicherelementen 810 verwendet werden können. Die Adreßleitungen 815, 820 und 830 können mit externen (nicht gezeigten) Adressierschaltungen gekoppelt sein. Das Speicherelement 810 kann einen MOSFET 850, einen Widerstand 860 und ein Phasenwechselmaterial 870 enthalten.

Claims (10)

  1. Verfahren zum Herstellen einer Bauelementestruktur, umfassend: Aufbringen eines Leitermaterials (230) auf einem Substrat (150); Entfernen eines Teils des Leitermaterials, so daß zwei Elektroden (130, 140) aus dem Leitermaterial (230) gebildet werden, wobei die beiden Elektroden durch eine sublithographische Distanz beabstandet sind; und Aufbringen eines Phasenwechselmaterials (120) zwischen den beiden Elektroden (130, 140).
  2. Verfahren nach Anspruch 1, wobei das Beseitigen ein Ätzen des Leitermaterial zum Ausbilden der beiden Elektroden einschließt.
  3. Verfahren nach Anspruch 1, ferner umfassend das Ausbilden eines ersten dielektrischen Materials (240) auf einem Teil einer ersten Elektrode (130) der beiden Elektroden vor dem Aufbringen des Phasenwechselmaterials (120), so dass nach dem Aufbringen des Phasenwechselmaterials ein zweiter Teil (131) der ersten Elektrode (130) das Phasenwechselmaterial (120) kontaktiert.
  4. Verfahren nach Anspruch 3, ferner umfassend das Beseitigen eines Teils des ersten dielektrischen Materials (240) und der ersten Elektrode (130) derart, daß ein Rand (161) des ersten dielektrischen Materials und ein Rand (131) der ersten Elektrode (130) abgeschrägt sind, wobei der Rand (161) des ersten dielektrischen Materials und der Rand (131) der ersten Elektrode koplanar sind.
  5. Verfahren nach Anspruch 3, ferner umfassend das Beseitigen eines Teils des ersten dielektrischen Materials (240) und der ersten Elektrode (130) derart, daß ein Rand (161) des ersten dielektrischen Materials nicht mit einem Rand (131) der ersten Elektrode zusammenfällt.
  6. Verfahren nach Anspruch 3, ferner umfassend ein Ausbilden eines zweiten dielektrischen Materials (250) über dem ersten dielektrischen Material (240) und ein Beseitigen eines Teils eines zweiten dielektrischen Materials (250), so daß eine erste Öffnung (255) mit einer Seitenwandung (256) gebildet wird, so daß ein Teil des ersten dielektrischen Materials freigelegt wird.
  7. Verfahren nach Anspruch 6, ferner umfassend: Aufbringen eines dritten dielektrischen Materials (260) in der ersten Öffnung (255) und an der Seitenwandung (256), so daß eine zweite Öffnung (265) gebildet wird, wobei die zweite Öffnung (265) eine sublithographische Breite hat.
  8. Verfahren nach Anspruch 6, ferner umfassend: Aufbringen eines dritten dielektrischen Materials (260) in der ersten Öffnung (255) und an der Seitenwandung (256) der ersten Öffnung, so daß zwei Seitenwand-Abstandshalter (261, 262) ausgebildet werden, wobei die beiden Abstandshalter durch eine sublithographische Distanz voneinander beabstandet sind.
  9. Verfahren nach Anspruch 8, wobei das Aufbringen eines Phasenwechselmaterials das Aufbringen des Phasenwechselmaterials zwischen den beiden Abstandshaltern einschließt.
  10. Verfahren nach Anspruch 1, ferner umfassend: Koppeln einer ersten Elektrode der beiden Elektroden mit einer ersten Adreßleitung; Koppeln einer zweiten Elektrode der beiden Elektroden mit einer zweiten Adreßleitung.
DE10339070A 2002-12-13 2003-08-26 Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher Expired - Fee Related DE10339070B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/319,204 US6867425B2 (en) 2002-12-13 2002-12-13 Lateral phase change memory and method therefor
US10/319,204 2002-12-13

Publications (2)

Publication Number Publication Date
DE10339070A1 DE10339070A1 (de) 2004-07-15
DE10339070B4 true DE10339070B4 (de) 2007-04-05

Family

ID=32506598

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10339070A Expired - Fee Related DE10339070B4 (de) 2002-12-13 2003-08-26 Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher

Country Status (6)

Country Link
US (3) US6867425B2 (de)
KR (1) KR100544636B1 (de)
CN (1) CN100405629C (de)
DE (1) DE10339070B4 (de)
SG (1) SG136797A1 (de)
TW (1) TWI237873B (de)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902536B2 (en) * 1999-03-25 2011-03-08 Ovonyx, Inc. Memory device and method of making same
EP1318552A1 (de) * 2001-12-05 2003-06-11 STMicroelectronics S.r.l. Kleinflächige Kontaktzone, hocheffizientes Phasenwechsel-Speicherelement und dessen Verfahren zur Herstellung
US6891747B2 (en) * 2002-02-20 2005-05-10 Stmicroelectronics S.R.L. Phase change memory cell and manufacturing method thereof using minitrenches
US6972430B2 (en) * 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US6930913B2 (en) * 2002-02-20 2005-08-16 Stmicroelectronics S.R.L. Contact structure, phase change memory cell, and manufacturing method thereof with elimination of double contacts
US6867425B2 (en) * 2002-12-13 2005-03-15 Intel Corporation Lateral phase change memory and method therefor
EP1439583B1 (de) * 2003-01-15 2013-04-10 STMicroelectronics Srl Sub-lithographische Kontaktstruktur, insbesondere für ein Phasenwechsel-Speicherelement, und deren Herstellungsverfahren
US7425735B2 (en) * 2003-02-24 2008-09-16 Samsung Electronics Co., Ltd. Multi-layer phase-changeable memory devices
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
US7323734B2 (en) * 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
KR100560659B1 (ko) * 2003-03-21 2006-03-16 삼성전자주식회사 상변화 기억 소자 및 그 제조 방법
KR100504698B1 (ko) * 2003-04-02 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR100498493B1 (ko) * 2003-04-04 2005-07-01 삼성전자주식회사 저전류 고속 상변화 메모리 및 그 구동 방식
DE60328960D1 (de) * 2003-04-16 2009-10-08 St Microelectronics Srl Selbstausrichtendes Verfahren zur Herstellung einer Phasenwechsel-Speicherzelle und dadurch hergestellte Phasenwechsel-Speicherzelle
US7456476B2 (en) * 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7893419B2 (en) 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
US7308067B2 (en) * 2003-08-04 2007-12-11 Intel Corporation Read bias scheme for phase change memories
US7161167B2 (en) * 2003-08-04 2007-01-09 Intel Corporation Lateral phase change memory
US7596016B2 (en) * 2003-08-04 2009-09-29 Ovonyx, Inc. Optically accessible phase change memory
DE20321085U1 (de) * 2003-10-23 2005-12-29 Commissariat à l'Energie Atomique Phasenwechselspeicher, Phasenwechselspeicheranordnung, Phasenwechselspeicherzelle, 2D-Phasenwechselspeicherzellen-Array, 3D-Phasenwechselspeicherzellen-Array und Elektronikbaustein
KR100568109B1 (ko) * 2003-11-24 2006-04-05 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
EP1557875A1 (de) * 2003-12-29 2005-07-27 STMicroelectronics S.r.l. Verfahren zur Bildung von Gräben mit abgeschrägtem Profil in einem dielektrischen Material
KR100533958B1 (ko) * 2004-01-05 2005-12-06 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US7138687B2 (en) * 2004-01-26 2006-11-21 Macronix International Co., Ltd. Thin film phase-change memory
KR101052863B1 (ko) * 2004-06-30 2011-07-29 주식회사 하이닉스반도체 상변화 기억 소자 및 그 제조방법
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
DE102004031742A1 (de) * 2004-06-30 2006-01-19 Infineon Technologies Ag Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einem Halbleiterbauelement
KR100663348B1 (ko) * 2004-09-02 2007-01-02 삼성전자주식회사 몰딩막 및 형성막 패턴 사이에 개재된 상전이막 패턴을갖는 피이. 램들 및 그 형성방법들.
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US20060097341A1 (en) * 2004-11-05 2006-05-11 Fabio Pellizzer Forming phase change memory cell with microtrenches
KR100827653B1 (ko) * 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7488967B2 (en) * 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
DE602005018744D1 (de) * 2005-04-08 2010-02-25 St Microelectronics Srl Lateraler Phasenwechselspeicher
US7166533B2 (en) * 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7238994B2 (en) * 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US8237140B2 (en) * 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7504652B2 (en) * 2005-07-13 2009-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change random access memory
CN100379047C (zh) * 2005-07-28 2008-04-02 复旦大学 一种纳米相变存储器单元的制备方法
KR100637235B1 (ko) * 2005-08-26 2006-10-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
US7582413B2 (en) * 2005-09-26 2009-09-01 Asml Netherlands B.V. Substrate, method of exposing a substrate, machine readable medium
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7541607B2 (en) * 2005-11-02 2009-06-02 Elpida Memory, Inc. Electrically rewritable non-volatile memory element and method of manufacturing the same
US8183551B2 (en) * 2005-11-03 2012-05-22 Agale Logic, Inc. Multi-terminal phase change devices
CN100383994C (zh) * 2005-11-25 2008-04-23 中国科学院上海微系统与信息技术研究所 采用硫系化合物纳米材料制备相变存储器器件单元的方法
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
TWI291745B (en) * 2005-11-30 2007-12-21 Ind Tech Res Inst Lateral phase change memory with spacer electrodes and method of manufacturing the same
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US7605079B2 (en) * 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
GB2433647B (en) 2005-12-20 2008-05-28 Univ Southampton Phase change memory materials, devices and methods
TWI264087B (en) * 2005-12-21 2006-10-11 Ind Tech Res Inst Phase change memory cell and fabricating method thereof
TWI284389B (en) * 2005-12-28 2007-07-21 Ind Tech Res Inst Phase change memory (PCM) device and fabricating method thereof
KR100695166B1 (ko) * 2006-01-03 2007-03-14 삼성전자주식회사 플러렌층을 구비한 상변화 메모리 소자의 제조 방법
KR100782482B1 (ko) * 2006-05-19 2007-12-05 삼성전자주식회사 ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
TWI297225B (en) * 2006-05-23 2008-05-21 Ind Tech Res Inst Phase change memory device and fabrications thereof
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US7479671B2 (en) * 2006-08-29 2009-01-20 International Business Machines Corporation Thin film phase change memory cell formed on silicon-on-insulator substrate
KR100739000B1 (ko) * 2006-09-11 2007-07-12 삼성전자주식회사 상변화 기억 소자의 형성 방법
US7619237B2 (en) * 2007-02-21 2009-11-17 Macronix International Co., Ltd. Programmable resistive memory cell with self-forming gap
US7888719B2 (en) * 2007-05-23 2011-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structures
US8410607B2 (en) * 2007-06-15 2013-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structures
KR100869354B1 (ko) 2007-06-27 2008-11-19 주식회사 하이닉스반도체 상변화 메모리 장치 및 그 제조 방법
WO2009001261A1 (en) * 2007-06-28 2008-12-31 Nxp B.V. An electronic device, and a method of manufacturing an electronic device
US7663134B2 (en) * 2007-07-10 2010-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array with a selector connected to multiple resistive cells
US7678606B2 (en) 2007-09-04 2010-03-16 Industrial Technology Research Institute Phase change memory device and fabrication method thereof
WO2009059033A1 (en) * 2007-10-30 2009-05-07 Synapse Biomedical, Inc. Method of improving sleep disordered breathing
US8076664B2 (en) * 2007-12-20 2011-12-13 Intel Corporation Phase change memory with layered insulator
US8178906B2 (en) * 2008-01-11 2012-05-15 Electro Scientific Industries, Inc. Laser chalcogenide phase change device
US7696542B2 (en) * 2008-01-22 2010-04-13 International Business Machines Corporation Anisotropic stress generation by stress-generating liners having a sublithographic width
US8426838B2 (en) 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8604457B2 (en) * 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
CN102593357B (zh) * 2012-03-31 2013-10-30 中国科学院上海微系统与信息技术研究所 一种具有纳米存储性能的相变存储器的制备方法
CN105070827B (zh) * 2015-07-15 2017-09-26 中国科学院半导体研究所 基于腐蚀的水平全限制相变存储器的自对准制备方法
US9647037B2 (en) * 2015-08-25 2017-05-09 Qualcomm Incorporated Resistive random access memory device with resistance-based storage element and method of fabricating same
CN105489756B (zh) * 2015-12-03 2018-01-12 中国科学院半导体研究所 基于自选择腐蚀的水平全限制相变存储器的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845533A (en) * 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
US6111264A (en) * 1996-07-22 2000-08-29 Micron Technology, Inc. Small pores defined by a disposable internal spacer for use in chalcogenide memories
US20020187648A1 (en) * 1997-03-14 2002-12-12 Zhiqiang Wu Material removal method for forming a structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5650345A (en) * 1995-06-07 1997-07-22 International Business Machines Corporation Method of making self-aligned stacked gate EEPROM with improved coupling ratio
US5981148A (en) * 1997-07-17 1999-11-09 International Business Machines Corporation Method for forming sidewall spacers using frequency doubling hybrid resist and device formed thereby
US20030075778A1 (en) * 1997-10-01 2003-04-24 Patrick Klersy Programmable resistance memory element and method for making same
KR100441692B1 (ko) * 1999-03-25 2004-07-27 오보닉스, 아이엔씨. 개선된 접점을 갖는 전기적으로 프로그램가능한 메모리 소자
US6613604B2 (en) * 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
AU2002362662A1 (en) * 2001-10-09 2003-04-22 Axon Technologies Corporation Programmable microelectronic device, structure, and system, and method of forming the same
EP1318552A1 (de) * 2001-12-05 2003-06-11 STMicroelectronics S.r.l. Kleinflächige Kontaktzone, hocheffizientes Phasenwechsel-Speicherelement und dessen Verfahren zur Herstellung
US6867425B2 (en) * 2002-12-13 2005-03-15 Intel Corporation Lateral phase change memory and method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845533A (en) * 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
US6111264A (en) * 1996-07-22 2000-08-29 Micron Technology, Inc. Small pores defined by a disposable internal spacer for use in chalcogenide memories
US20020187648A1 (en) * 1997-03-14 2002-12-12 Zhiqiang Wu Material removal method for forming a structure

Also Published As

Publication number Publication date
US20050142731A1 (en) 2005-06-30
SG136797A1 (en) 2007-11-29
DE10339070A1 (de) 2004-07-15
US20040113181A1 (en) 2004-06-17
TW200410366A (en) 2004-06-16
CN1507088A (zh) 2004-06-23
KR100544636B1 (ko) 2006-01-23
US6867425B2 (en) 2005-03-15
US7119355B2 (en) 2006-10-10
TWI237873B (en) 2005-08-11
CN100405629C (zh) 2008-07-23
US7358521B2 (en) 2008-04-15
US20060266990A1 (en) 2006-11-30
KR20040053766A (ko) 2004-06-24

Similar Documents

Publication Publication Date Title
DE10339070B4 (de) Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher
DE60308726T2 (de) Phasenwechselspeicher und dessen herstellungsverfahren
DE60307214T2 (de) Verfahren zur Herstellung eines resistiven 1T1R Speicherzellenfeldes
DE69614545T2 (de) Gestapelte vergrabene diode zur verwendung mit einem mehrzustand-material in einer nichtflüchtigen speicherzelle
DE3816358C2 (de)
DE602004010859T2 (de) Verfahren zur Herstellung einer Widerstands-Kreuzpunkt-Speicheranordnung im Nanometerbereich und Vorrichtung
DE3046721C2 (de) Programmierbare Speicherzelle und Verfahren zu ihrer Herstellung
EP1162663B1 (de) Herstellungsverfahren für eine DRAM-Speicherzelle
DE102008035707B4 (de) Bipolartransistor-Finfet-Technologie
DE10130766B4 (de) Vertikal-Transistor, Speicheranordnung sowie Verfahren zum Herstellen eines Vertikal-Transistors
EP1708292B1 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
DE19808182C1 (de) Elektrisch programmierbare Speicherzellenanordnung und ein Verfahren zu deren Herstellung
DE10343209A1 (de) Speicher- und Zugriffsbauelemente und Verfahren zu deren Herstellung
EP0783181A1 (de) Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung
DE102004052611A1 (de) Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
EP0788165A2 (de) Speicherzellenanordnung und Verfahren zu deren Herstellung
DE10128482A1 (de) Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
DE102005001902A1 (de) Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einer Speicherzelle
DE4140681A1 (de) Masken-nur-lesespeicher (masken-rom) und verfahren zu dessen herstellung
DE102022100084A1 (de) Zugangstransistor mit einer metalloxidsperrschicht und verfahren zu dessen herstellung
DE2703013A1 (de) Verfahren zur bildung eines schmalen spalts bzw. schlitzes in einer materialschicht
DE112022001841T5 (de) Resistiver überzug einer phasenänderungsspeicherzelle
DE69329139T2 (de) Halbleitervorrichtung mit einem programmierbaren Element
DE10297772T5 (de) Modifzierter Kontakt für Programmierbare Bauelemente
DE102004046804B4 (de) Resistiv schaltender Halbleiterspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/8239 AFI20051017BHDE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021823900

Ipc: H01L0045000000