TWI237873B - Lateral phase change memory apparatus, system and method therefor - Google Patents

Lateral phase change memory apparatus, system and method therefor Download PDF

Info

Publication number
TWI237873B
TWI237873B TW092115844A TW92115844A TWI237873B TW I237873 B TWI237873 B TW I237873B TW 092115844 A TW092115844 A TW 092115844A TW 92115844 A TW92115844 A TW 92115844A TW I237873 B TWI237873 B TW I237873B
Authority
TW
Taiwan
Prior art keywords
electrode
dielectric material
phase
scope
electrodes
Prior art date
Application number
TW092115844A
Other languages
English (en)
Other versions
TW200410366A (en
Inventor
Guy C Wicker
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200410366A publication Critical patent/TW200410366A/zh
Application granted granted Critical
Publication of TWI237873B publication Critical patent/TWI237873B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/068—Patterning of the switching material by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Description

!237873 玖、發明說明： [技術領域] 本發明係關於記憶體領域，具體而言，係關於橫向相位 改變記憶體及其製造方法。 [先前技術] 相位改變記憶體裝置使用相位改變材料（即可在大體非 晶性狀態與大體結晶狀態之間以電切換的材料），以供電予 記憶體方面的應用。一種類型的記憶體元件使用一相位改 變材料，在一應用中，此相位改變材料可以在大體非晶性 之一結構狀態與大體結晶局部狀態之間電切換，或在橫貢 位於完全非晶性狀態與完全結晶狀態之間之完整光譜的局 部狀態之不同可偵測狀態之間電切換。 適合此種應用的典型材料包括採用各種硫硒碲玻璃 (chalcogemde)元件的材料。該等相位改變材料之狀態亦為 非揮發性’其係因為’當其設定於結晶、半結@、非晶性 或半非晶性狀態’以代表一電阻值時，由於該值代表該材 料的-相位或實體狀態（例如結晶或非晶性），故該值會'直 維持到重新設。定為止。 ’以改變該材料之相位或記 加一電流，使該材料受熱來 功率消耗，可能需要減少施 ’用來製造相位改變記憶體 I改變材料的電流。 對該相位改變材料進行設計 憶體狀態係藉由穿過該材料施 完成。為減少該記憶體裝置的 加至該相位改變材料的電流。 因此，繼績需要有替代方法 裝置，以減少用於設計該等相 85909 1237873 [發明内容] 本發明係揭示一種橫向相位改變記憶體及一種製造相位 改變記憶體之方法，其係依據一項具體實施例來簡要說明 。该方法可包括在一基板上形成/導體材料，並使該導體 材料圖案化，以由該導體材料形成二電極，其中該等二電 極係分開—次微影距離。該方法可進一步包括在該等二電 極之間形成一相位改變材料。 [實施方式] 在以下的詳細說明中，所提出的許多特定細節係為了提 供本發明之完整的瞭解。但是，本技術專業人士將可瞭解 到’本發明可不使用這些特定細節來實施。在其他情況下 ’為了避免混淆本發明，不會詳細說明已熟知的方法、程 序、組件及電路。 在下文的說明及申請專利範圍中，可使用術語「輕合」 與「連接」，以及其衍生術語。應知道，這些術語不預計 當作彼此的同義字。而是，在特定具體實施例中，可使用 「連接」來指示以直接實體或電性互相接觸的兩個或兩個 、、元件。耦合」可表不以直接實體或電性接觸的兩個 2兩個以上元件。❻是，「耦合」也可表示非直接互相接 觸的兩個或兩個以上元件，但仍然互相協作或互動。 見在参考圖1，其係說明一相位改變記憶體丨〇〇之—部分 的一項具體實施例。相位改變記憶體100可包括一記憶體元 件川，其可包括-相位改變材料12Q，其中，相位改變材 料120<至少一部分係定位於二電極13〇與14〇之間。電極 85909 1237873 ⑽與140可以在一介電材料15()上形成，在此範例中，該介 私材料150可稱為一基礎材料。絕緣體16〇與丨7〇可分別在電 與⑽之上形成…介電層18G可以在相位改變材料 120與絕緣體160及17〇之各部分上形成。 底攻/主思，本發明之範圍並不受相位改變記憶體1⑼之特 定排列或特定結構的限制。在替代具體實施例中，可對相 位改又记fe體100做不同排列，並包括額外層與結構。例如 ，可能需要形成絕緣結構、定址線路、周邊電路（例如定址 迅路）等。應理解，缺少此等元件並未限制本發明之範圍。 圖1已簡化為說明相位改變材料12〇可怎樣在電極13〇與14〇 之間形成。 電極130與140可由沈積於一介電層上的一單個導電材料 層形成。圖2至4可用於說明用來製造記憶體元件u〇的一項 具體實施例，其中，電極130與14〇(圖丨）可由一單個導電材 料層230(圖2)形成。在一項具體實施例中，電極13〇與丨4〇 可以互相分開一次微影距離。例如，在—項具體實施例中 ，電極130與140可以分開少於約1000埃的—距離，不過本 發明之範圍在，此方面沒有限制。此外，圖2至4可用於說明 由一單個介電材料層240(圖2)形成絕緣體16〇與17〇(圖丨）， 其中，絕緣體160與170可以互相分開一次微影距離。 -次微影距離可以指小於一結構之一特徵尺寸的—距離 。一結構之該特徵尺寸可以指採用微影蝕刻技術可獲得的 最小尺度。例如，該特徵尺寸可以指一結構中一材料之一 寬度或各材料的間距。已知道’微影餘刻係指從一媒:向 85909 1237873 另一媒體轉移一圖案或影像的方法，例如：採用紫外 (ultra-violet ; UV)光從一遮罩向一晶圓轉移圖案或影像。 該轉移圖案的最小特徵尺寸可能會受到UV光的限制。小於 該特徵尺寸的距離、尺寸或尺度可稱為次微影距離、尺寸 或尺度。例如，某些結構可以具有約2500埃的特徵尺寸。 在此範例中，一次微影距離可指具有小於約2500埃之_寬 度的一特徵。 可採用數種技術來獲得次微影尺度。儘管並未在此方面 限制本發明的範圍，但可以使用相移遮罩、電子束微影或X 光微影來獲得次微影尺度。電子束微影可指採用一電子束 使抗姓劑在一晶圓上曝露的一直接窝入微影技術。乂光微影 可指用於向一矽晶圓轉移圖案的一微影方法，其中使用的 電磁輻射為X光，而非可見輻射。X光的較短波長（例如，約 10至50埃，與用於紫外輔射的約2〇〇〇至3〇〇〇埃波長相比）可 減少繞射，並可用於獲得約1000埃的特徵尺寸。而且，側 壁間隔物可用於獲得次微影尺度。圖2至4可用於說明側壁 間隔物的使用，以獲得次微影尺度。 現在參考圖'2，導電材料230可在介電材料150上形成。介 電材料1 50可藉由多種材料形成，如二氧化矽、氮化矽或其 它材料。例如，導電材料230可採用物理汽相沈積（physical vapor deP〇sltlon ; PVD)方法在介電材料15〇上形成。導電材 料230可以為碳或一半金屬（如一過渡金屬），其包括但不限 方；鈥爲、鼠化欽（ΤιΝ)或氮化I呂鈇（ΤιA1N)。另一合適的電 t材料可包括一多晶半導體材料，如多晶石夕，不過並未在 85909 1237873 此方面限制本發明的範圍。導電材料230可具有從約5〇埃至 约2 5 0埃範圍内的一厚度，不過並未在此方面限制本發明的 範圍。 在導電層230形成後，可採用一化學汽相沈積（cilemical vapor deposition ; CVD)方法在導電材料230上形成一介電 材料層240。介電材料240可以為二氧化矽、氮化碎或其它 介電材料。介電材料240可具有從約25埃至約500埃範圍内 的一厚度，不過並未在此方面限制本發明的範圍。 另一介電材料層250如一氧化物或一氮氧化物等，可以在 介電材料240上形成。具有侧壁256的一開口 255可以藉由蝕 刻介電材料250而形成。開口 255可以為一通道或一溝渠， 不過並未在此方面限制本發明的範圍。例如’開口 255可藉 由在介電材料250上施加一光阻材料層（未顯示）並將此光阻 材料向光曝露而形成。一遮罩(未顯示)可用於曝露該光阻材 料之選擇區域’該選擇區域定義欲移除（即㈣】）之區域。兮 餘刻可為-化學餘刻，其可稱為濕式餘刻。或|，該㈣: 可以為-電解㈣或電衆（離子森擊）姓刻，其可稱為乾式餘 刻。若開口 255係採用微影姓刻技術形成，則開口…的直 徑或寬度可至少為一特徵尺寸。
圖J況明保用引入一务泰士士少L )丨弘材枓260後的圖2的結構。介電; 料鳩可在介電材料25G之上沿著侧壁W並在部分介電 脚上形成。用作介電材細的合適材料可包括二^ 矽、氮化矽或多晶矽，不過
4過亚未在此万面限制本發明的J 固0 85909 1237873 與介電材料2 5 0相比，介電材料2 6 0可具有一較小厚度。 舉例而言，介電材料260可具有在約一特徵尺寸的六分之— (1/6) 土一特徵尺寸的三分之一（ι/g)範圍内的一厚度，不過 並未在此方面限制本發明的範圍。應可以瞭解，引入介電 材料260減小了開口 255(圖2)。使用介電材料26〇可形成一較 小開口，即開口 265。開口 26S的寬度係比開口 255的寬度小 ，且可以係一次微影寬度。沿側壁256分佈的該等介電材料 260部分可稱為側壁間隔物261與262〇因而，應可以瞭解， 側壁261與262可用於形成有一次微影寬度的開口 265。在_ 項具體實施例中，開口 255(圖2)的寬度可以約為一特徵尺寸 ，且介電材料260之厚度係可以選擇，使得開口 265(圖3)的 兔度、’、勺為開口 25 5尺寸的三分之_。在—項具體實施例中， 開口 265的寬度可以小於約1〇〇〇埃，不過本發明之範圍在此 方面沒有限制。 在J兒材料260形成後，部分材料230、240及2 60可以採 用（例如）蝕刻方法來移除。圖4說明圖案化材料230、240 及後的圖3的結構。現在參考圖4，在一項具體實施例 中，可知用如一各向異性蝕刻的一乾式蝕刻方法來移除部 刀材料2〇0、240及260，從而由導電材料23〇形成電極13〇與 140並由介電材料240形成絕緣體16〇與17〇。在一項具體 貝她例中’ €極13()與14Q可以互相分開—次微影距離，且 絕緣體16()與17()亦可以互相分開—次微影距離。採用參考 圖2至^說明的側壁間隔物形成-次微影尺度的方法也可稱 為/人彳政影蝕刻。介電材料260與250可在電極130與140形 85909 -U)- 1237873 成後移除’不過並未在此方面限制本發明的範圍。 在一項具體實施中，在形成電極13〇盥14 /、叫以及絕緣體160 與170後，可按圖1之說明在電極13〇血14〇>鬥丑 ，、之間及絕緣體160 與170之間置放-相位改變材孝斗。或纟，在—项替代具體膏 施例中，可使用更多側壁間隔物’以減少電極13〇旬= 間相位改變材料的數量。例如，ζ方向（與圖丨至4中顯示的 ΧΥ透視圖成直角）中的相位改變材料的厚度可藉由在沈積 該相位改變材料之前沈積更多側壁間隔物而減少。圖5至⑺ 可用於說明用來製造記憶體元件nQ的—項具體實施例，其 中’側壁間隔物可用於在形成電極13〇與14〇之間的相位改 變材料150之前，減少電極13〇與14〇之間的間隔。 圖5為穿過圖4之線5_5的記憶體元件11〇的斷面圖。圖$提 供記憶體單元100之一視圖，該記憶體單元⑽在一後來的 k造狀悲中係與圖4中顯示的視圖（即一 ζγ透視圖）垂直。圖 5說明介電材料1 5 0。 圖6說明在形成並圖案化一介電材料45〇後的圖$的結構。 項具體實施例中，介電材料45〇可採用一cvd*法在介 %材料150上形成。用作介電材料45〇的合適材料可包括二 士化矽或-低K介電材料，不過並未在此方面限制本發明的 範=介電材料450可具有從約1 〇〇〇埃至約3000埃範圍内的 厚度不過並未在此方面限制本發明的範圍。具有側壁 456的—開口 455可採用一各向異性乾式触刻方法，藉由： 刻介電材料450形成。開口 455可以為一通道或一溝渠，不 過並夫力 X-U 、 7- 万面限制本發明的範圍。若開口 455係採用微影 85909 1237873 蝕刻技術形成，則開口455的寬度可至少為一特徵尺寸。 圖7為記憶體元件11〇在圖6中說明的製造階段的俯视圖。 在圖7中看到，部分介電材料46〇可在該蝕刻操作中移除， 以形成開口 455，使得部分介電材料150、16〇及17〇得以曝 露。 /、 圖8說明保角弓i入一介電材料46〇後的圖6的結構。介電材 料460可在介電材料450上方並沿者側壁456形成。用作介電 材料460的合適材料可包括二氧化矽、氮化矽或低κ介電材 料，不過並未在此方面限制本發明的範圍。與介電材料 相比，介電材料460可具有一較小厚度。舉例而言，介電材 料460可具有在約一特徵尺寸的六分之一至約一特徵尺寸 的三分之一範圍内的一厚度，不過並未在此方面限制本發 明的範圍。一開口 465可採用介電材料460形成。開口 465的 寬度可為一次微影寬度。沿侧壁456分佈的該等介電材料 460邰分可稱為側壁間隔物461與462。在一項具體實施例中 ，開口 455(圖6)的寬度可以約為一特徵尺寸，且介電材料 之厚度可以選擇，使得開口 465(圖8)的寬度約為開口 455尺 寸的二分又一。例如，開口 465的寬度（即側壁間隔物461與 462之間的距離）可以小於約1〇〇〇埃。 在形成介電材料460之後，可採用一蝕刻方法使介電材料 460圖案化。圖9說明圖案化介電材料460後的圖8的結構。 現在參考圖9，在一項具體實施例中，可採用如一各向異性 蝕刻的乾式蝕刻方法來形成具有一次微影寬度的一溝渠 475。在一項具體實施例中，溝渠475的寬度可以小於約1〇〇〇 85909 -12- 1237873 埃’不過本發明之範圍在此方面沒有限制。 圖10為記憶體元件110在圖9中說明的製造階段的俯視圖 。在圖1〇中看到，部分介電材料460可在該蝕刻操作中移除 ，以形成溝渠475，使得部分介電材料15〇、16〇及17〇得以 曝露。在一項具體實施例中，在溝渠475形成後，可在側壁 間隔物461與462之間、電極130與140之間以及絕緣體16〇與 17 0之間形成相位改變材料12〇。 圖11為圖1 〇之結構在一後來的製造階段的俯視圖。圖^ i 說明圯憶體元件Π 0，其係為側壁間隔物46丨與462之間、電 極13〇與1 40之間以及絕緣體160與170之間的開口 475中的 相位改變材料丨2〇沈積後的情況。 應可以瞭解，採用至少一次微影方法（例如側壁間隔物） 來形成圮憶體元件1 1〇可以減少電極13〇與14〇之間以及絕 、彖160與170之間間隔的數量，從而減少電極13〇與Μ。之 間相位改變材料的數量。如參考圖2至4之說明，其中可形 成相位改變材料的電極13〇與14〇之間的間隔在該χ方向^ 可為次微影距離。此外，如參考圖5至丨〇之說明，在該ζ方 向中的電極IjO與140之間的間隔亦可為次微影距離。 再轉回至圖1，絕緣體16〇與17〇可提供電絕緣及/或隔熱 、、巴 '、彖1 j0與1 40可協助限制位於相位改變材料1 20與電杯 〇及1 40之間的歐姆接觸區域。在圖1中說明的該項具體會 她例中，i極130僅一表面或邊緣131與部分相纟改變材料 120接觸。此外，電極140僅一表面或邊緣141與相位改變材 料120制。同樣見圖i，絕緣體16〇的邊緣⑹可為連續性 85909 1237873 ，並與電極13〇的邊緣131對齊，且絕緣體17〇的邊緣 亦吁為連績性邊緣，並與邊緣1 4 1對齊。 雖然記憶體元件1 1 〇係結合絕緣體丨6〇與丨7〇來說明，但這 並非本發明的一個限制。在替代具體實施例中，記憶體元 件110之形成可以不需要絕緣體16〇與17〇。如上所述，在一 項具體實施例中，同樣的蝕刻操作可用於形成絕緣體160與 7〇以及私極130與140。在另一項具體實施例中，分開的的 '虫J k作可用於形成絕緣體i 6〇與1 7〇以及電極1 與1 4〇。 在電極130與140以及絕緣體16〇與17〇形成後，相位改變 材料120可在絕緣體16〇與17〇之間、電極丨3〇與之間形成 、，並覆蓋部分絕緣體160與170。部分相位改變材料12〇可與 斗刀電極130與140電性交流。相位改變材料15〇的例子包括 (但不限於）碲-鍺-銻⑽lunum-germani,antim〇ny ;
TexGeySbz)材料類的硫硒碲玻璃元件化合物或合 金，不過本發明之範圍未僅限於此等材料。或者，可使用 另外的相位改變材料，其電性能（如電阻、電容等）可藉由施 加如光、熱或電流等能量來改變。 在相位改變'材料120形成後，可在相位改變材料12〇及絕 緣體160與17〇之上形成一介電材料18〇。介電材料刚可以 為二氧化矽、氮化矽或其它材料’不過並未在此方面限制 本發明的範圍。介電材料180可稱為封裝器。 對相U改、交材料1 2〇進行設計，以改變該材料的狀態或相 位的操作可藉由向電極130與140施加電壓電位來完成。例 如，小於約3伏特的電壓電位差可以橫跨相位改變材枓 85909 14 1237873 120犯加，其係藉由向電極M〇施加約5伏特，及向電極n〇 =加約〇伏特的電壓電位而實現。為回應所施加的該等電壓 4位’-電流可流過該相位改變材料，並可導致相位改變 材料12G及電極13Q與14Q發熱。此發熱可改變相位改變材料 120的記憶體狀態或相位。 將相位改變材料12〇從—狀態轉變至另—狀態所需的電 壓電位可與電極130與140之間的距離成直接正比。因而， 減少電極的距離亦可減少將相位改變材料12〇 從一記憶狀態轉變至另-記憶狀態所需的電壓電位。例如 ’在一項具體實施例中，若電極1 吃4川興14〇間的距離約為1000 埃，則可橫跨電極130與140之間的該部分相位改變材料120 施加約2伏特的電壓電位差，佶一— ^ ^便電現加熱該等材料。此電 ，與電流可足以使相位改變材料的狀態從一大體非晶性狀 怨轉變為-大體結晶狀態。在操作記憶體川過程中，減少 使用的電壓與電流也可以減少相 w 1义改、fe：吕己憶體1 00的功率 消耗。 如上所述，絕緣體16〇與17〇可限制位於相位改變材料丨2〇 與電極丨30及ί40之間的接觸區域。藉由限制位於相位改變 材料U0與電極13G及14〇之間的該接觸區域，可減少接受設 計的相位改變材料12〇的數量。換言之，設計用於儲存杳訊 的區域(即為回應所施加的電壓電位而接受狀態或相位轉 變的相位&變材料！20之區域）係限制為相位改變材料12〇 之-部分’其係比總量小。若無絕緣體16〇與17〇,目“目位 改變材料丨20與電極腿刚之間的接觸區域會增加。此可 85909 1237873
增加該設計p A ^或’徒而可增加設計相位改變材料1 2 〇所需的 電壓/電流。 邊5又叶區域可採用上述次微影技術，藉由減少該χ方向與 Ζ方向中〜包極1 3 0與140之間的相位改變材料之數量而進 >限制。從而，接受設計的相位改變材料為一較小部分 ’此可以減少設計相位改變材料1 20所需的電壓/電流的數 量。 介電材料150與18〇可用於為記憶體元件u〇提供電絕緣 與/或隔熱。除上述例子外，介電材料15〇與18〇亦可為低κ 介電材料。用於形成此等介電材料的材料厚度與技術可依 據記憶體元件丨丨〇的所需特徵來選擇。藉由提供此絕緣並限 制孩設計區域，可以提高採用電加熱來設計相位改變材料 12 0的效率。 由於4泥為橫向（即朝水平方向或該χ方向）流動，故記憶 體兀件1 1 0可稱為橫向相位改變記憶體裝置。如圖1之說明 ’電極1 3 0與1 40可在部分相位改變材料下方形成。或者， 一些相位改變記憶體（未顯示）可使用具有一垂直組態的記 憶體單元，其中，電極係安放在該相位改變材料之上及之 下，以便電流朝垂直方向流動。 雖然並未在此方面限制本發明的範圍，但在一些具體實 施例中’電極1 3 0與140可具有對稱的尺寸，並採用同樣的 万法操作由相同的材料形成，從而降低製造記憶體元件π 〇 的成本及複雜性。電極13〇與14〇可在沈積相位改變材料】2〇 <可沈積’且因此，與用來準備相位改變材料丨2 〇的溫度相 85909 -16 - 1237873 鬲溫度下準備。此外，在圖1說明
比’電極130與140可在較 的具體貫施例中，相位改 絕緣體所環繞，且電柘1 , 與電極130的邊緣131係在同一平面上且接近。換言之，邊 緣131與161係關於介電材料15〇成角度。此、外，可以圖案化 絕緣體170與電極140，以使絕緣體17〇的一邊緣m傾斜， 且见極1 40的一邊緣1 4 1傾斜，並且其中，絕緣體丨7〇的邊緣 1 7 1與冤極1 4 〇的邊緣1 4 1係在同一平面上且接近。按此方式 形成電極130與140以及絕緣體i 60與丨7〇可改善相位改變材 料120與電極Γ30及140之間的接觸。 現在參考圖1 3 ’其係說明記憶體元件1 1 〇的另一項具體實 施例。在此項具體實施例中，可以圖案化（如蝕刻）絕緣體i 6〇 與電極1 3 0，以使絕緣體1 6 0的邊緣1 6 1與電極1 3 〇的邊緣1 3 1 並不接近且不對齊。例如，可以修改用於形成絕緣體〗6〇與 電極130的蝕刻操作，使得絕緣體130比電極13〇触刻更多。 此外’、纟巴、像體1 7 0可以比電極1 4 0姓刻更多，以使絕緣體】7 〇 85909 -17 - 1237873 的邊緣1 7 1與電極1 40的邊緣14 1並不接近且不對齊。按此方 式形成電極130與140以及絕緣體160與17〇可改善相位改變 材料1 2 0與電極]3 〇及1 4 〇之間的接觸。 現在參考圖1 4，其係說明相位改變記憶體丨〇〇的一項具體 實施例。相位改變記憶體丨00包括記憶體元件丨丨〇。相位改 變圮te體1 00也可包括附加的結構，如切換或選擇裝置（如 電晶體或二極體）、絕緣結構及定址線路等。 在圖14說明的具體實施例中，相位改變記憶體丨〇〇包括一 基板600，其可以由一半導體材料形成。在此項具體實施例 中，可以在基板600中引入如硼的一 p型摻雜劑。在一項具 體實施例中，雖然並未在此方面限制本發明的範圍，但p 型摻雜劑的一合適濃度為每立方釐米含大約5χ1〇18至約 1χ102()個以上原子，使得基板6〇〇典型表現為ρ + +。在此例 子中’ Ρ型磊晶矽620可位於基板600上。在一例子中，該捧 雜劑濃度大約為每立方釐米1〇15至1〇17個原子。 相位改變記憶體i 00也可包括在磊晶矽62〇中形成的淺溝 渠絕緣（shallow trench isolation ; STI)結構 630。STI結構 630 可用於使單獨的記憶體元件互相隔開，並將其與形成於該 基板之中及之上的關聯電路元件（如電晶體裝置）隔開。在一 項具體實施例中，STI結構630可為二氧化矽，不過並未在 此方面限制本發明的範圍。 相位改變記憶體1 〇〇可進一步包括選擇裝置64〇，其可為 為又址電路之部分。選擇裝置640可以係二金屬氧化物半導 月豆 ％ 政電晶體（metal-〇xide semiconductor field effect -L8 - ^5909 1237873 transistors ; MOSFET)。一電晶體可包括區域651與652、導 電材料653與654以及一閘極655。另一電晶體可包括一區域 652與656、導電材料654與658以及一閘極659。 區域651、652及656可為藉由引入（例如）磷或珅至大約 10 1 s至約1 02()原子/立方董米（例如N+碎）的—濃度而形成的 N型摻雜多晶矽’不過並未在此方面限制本發明的範圍。在 例子中，導電材料653、654與658可為諸如石夕化姑（^12) 的一耐火金屬矽化物。一方面’導電材料653、654與658在 製造該晶片上該電路結構之周邊電路（如定址電路）時呵以 作為一低電阻材料來使用。導體6S2與654共同作為該字元 線列（例如，圖15中的列820)來使用。 在一例子中，選擇裝置64〇的閘極655與659可藉由一多晶 碎材料形成。在此例子中’閑極655與659可稱為曰信號線^曰 疋址線。問極655與659亦可稱為行線(例如，圖 815)。 一如S1〇2等的介電材料66〇可圍繞問極655與形成。導 違接點 6 7 0、6 7 5 iii 6 S Ω 益? » 〃 80可猎由如鎢等的—導電材料形成。接 點670與675可為圖15中將雷曰邮 伯b 才兒曰日岐850連接至電極材料86〇的 線路。接點680與690可為圖丨 _ τ的兒壓供應線830。導體690 可藉由如鋁等的一導電材料形成。 .應該注意:上述用於形成記憶體_的該等操作的順序或 /人序並非本發明的一個限制。 〆 圖1 5為一記憶體陣列8〇〇 — 實施例的示意圖。記 te肢陣列8 0 〇可包括声·轉彳 括奴效個相位改變記憶體元件8丨0，其可 85909 -19 - 1237873 以作為上述記憶體元件1 1 0而形成。在此例子中，記情體陣 列800的電路包括定址線815、820與830，其均可用於雙4十 或讀取記憶體元件810。在一項具體實施例中，定址線815 、8 2 0與8 3 0可以與外邵定址電路（未顯示）搞合。記憶體元件 S1◦可包括一MOSFET 850、一電阻器860與一相位改變材料 870 〇 現在參考圖1 6，其係說明依據本發明之一項具體會施例 的一系統900之一部分。系統900可在如一個人數位助理 (personal digital assistant ; PDA)、一 具無線能力的筆記型 或可攜式電腦、一網路板、一無線電話、一呼叫器、一即 時訊息裝置、一數位音樂播放器、一數位相機或其它適合 於無線發射及/或接收資訊的無線裝置中使用。 系統900可包括一控制器91〇、一輸入/輸出（1/〇）裝置92〇 (例如，一鍵區、顯示器）、一記憶體93〇以及一無線介面 ，均藉由一匯泥排9 5 0互相耦合。應該注意，並未將本發明 4範圍限定於具有任一或全部此等組件的具體實施例。 控制器910可包括（例如）一或多個微處理器、數位信號處 理态、微控制器或類似組件。記憶體93〇可用於儲存傳輸至 系統900或藉由系統900傳輸的訊息。記憶體93〇也可視需要 用於在系統900操作過程中，儲存藉由控制器91〇執行的指 ▽，並可用於儲存使用者資料。記憶體93〇可藉由一或多個 不同類型記憶體提供。例如，記憶體93〇可包括一揮發性記 憶體（任何類型的隨機存取記憶體）、一非揮發性記憶體如— 快閃記憶體及/或一相位改變記憶體，如圖丨、12、13或Μ 85909 -20 - 1237873 中說明的相位改變記憶體1 00。 使用者可使用I/O裝置920產生一訊息。系統900可利用無 線介面940，以一射頻（rad10 frequeilCy ; RF)信號向一無線 通訊網路發射訊息並接收來自該無線通訊網路的訊息。無 線介面940之範例可包括一天線或一無線收發器，不過未就 此方面對本發明的範圍做出限制。 雖然本發明之範圍在此方面未受限制，但系統9〇〇可使用 以下通訊空中介面協定之一來發射並接收訊息··分碼多向 近接（Code Division Multiple Access ; CDMA)蜂巢式無線電 話通訊系統、行動通訊全球系統（G1〇bal Systeni f〇r Moblle C〇mmunicat1〇ns ’· GSM)蜂巢式無線電話系統、北美數位蜂 巢（North American Digital Cellular; NADC)蜂巢式無線電 話系統、分時多向近接（Tlme Dlvlsl〇n Muhiple Access ; 丁01^八）系統、擴展丁：)“八（匕丁〇]^八）蜂巢式無線電話系統、 諸如寬頻CDMA (WCDMA)、CDMA-2000等的第三代（3G) 系統及類似系統。
及改變來包含在本發明的真正精神之内。 圖式簡單說明
及操作方法，以及其目的， 特徵及好處， 明中，對於組織 最佳地是參考以 85909 -21- 1237873 上的詳細說明並配合附圖來加以瞭解，其中： 圖1為依據本發明之一項具體實施例的—相位改變記憶 體之一部分的斷面圖； 圖2為依據本發明之一項具體實施例，在製造過程中的該 圖1之記憶體的斷面圖； 圖3為圖2之結構在一後來的製造階段的斷面圖； 圖4為圖3之結構在一後來的製造階段的斷面圖； 圖5為穿過線5-5的圖4之結構的斷面圖； 圖6為圖5之結構在一後來的製造階段的斷面圖； 圖7為圖6之結構在圖6中說明的製造階段的俯視圖； 圖8為圖6之結構在一後來的製造階段的斷面圖； 圖9為圖8之結構在一後來的製造階段的斷面圖； 圖1 〇為圖9之結構在圖9中說明的製造階段的俯視圖； 圖Π為圖1 〇之結構在一後來的製造階段的俯視圖； 圖1 2為依據本發明之另一項具體實施例的一相位改變記 憶體之一部分的斷面圖； 圖13為依據本發明之另一項具體實施例的一相位改變兌 憶體之一部分’的斷面圖； 圖1 4為依據本發明之另一項具體實施例的一相位改變記 te體之一部分的斷面圖； 圖15為依據本發明之一項具體實施例的/記憶體陣列的 示意圖；以及 固丨6為依|豕本發明之一項具體實施例的説明—系統之一 邵分的方塊圖。 85909 -22 - 1237873 其將可瞭解到，為了說明的簡化及清楚起見，圖中所示 的元件並無必要依比例繪製。舉例而言，一些元件的尺度 可為了清楚的緣故而相對於其它元件來放大。再者，所考 慮的適當參考編號，其在圖式中會重複來代表相對應或類 似的元件。 圖式代表符號說明 100 相位改變記憶體 110 記憶體元件 120 相位改變材料 130 電極 131 邊緣 140 電極 141 邊緣 150 介電材料 160 絕緣體 161 邊緣 170 絕緣體 171 邊緣 180 介電層 230 導電材料 240 介電材料 250 介電材料 255 開口 256 惻壁 85909 -23 - 介電材料 側壁間隔物 側壁間隔物 介電材料 開口 側壁 介電材料 側壁間隔物 側壁間隔物 開口 溝渠 基板 蠢晶石夕 淺溝渠絕緣結構 選擇裝置 區域 區域 導電材料 導電材料 閘極 區域 導電材料 閘極 介電材料 -24 - 1237873 670 675 680 690 800 810 815 820 830 850 860 870 900 910 920 930 940 950 導電接點 導電接點 導電接點 導電接點 記憶體陣列 相位改變記憶體元件 定址線 定址線 定址線 電晶體 電極材料 相位改變材料 系統 控制器 輸入/輸出裝置 記憶體 無線介面 i流排 85909 -25 -

Claims (1)

  1. 115844號專利申請案 令文申凊專利範圍替換本(94年3月） 拾、申請專利範圚： .-種製造-相位改變記憶體之方法，其包括. 在一基板之上形成一導體材料；/、 . 移除該導體材料之一部分， 電極，其中該由孩導體材料處形成二 厂、 寺—-極係分開-次微影距離；及 在:寺二電極之間形成—相位改變導 •如申清專利範圍第1項之方、、兵， 體材料，以形成該等二電極。、移除包括蚀刻該導 3·如申請專利範圍第！項之方法，並 位改變材料之一部分與步包括·在孩相 部分之間形成—第-介電材料―：，-第-電極的-二部分與該相位改變材料之：/、中該第-電極之-第 4·如申請專利範圍第3项之 —邵分接觸。 篦 入+ U / ’其進一步包括··移除兮 弟—介電材料與該第—電極之移除占 材料之-邊緣傾斜，且以使❹一介電 其中該第-介電材料之;電極之-邊緣傾斜’並且 緣在同一平面上。 μ邊、.彖係與該第一電極之該邊 5·如申請專利範圍第3項之 第-介電材料與該第：、’―其進-步包括：移除該 材料之-邊緣與該第二—邵分’以使孩第-介電 6.如申請專利範圍第3項之方邊緣並不相鄰。 電材料之—部分，以 |謂料，- 使哕m尺 v成具有一側壁的一第 …介電材料之—部分曝露。 -介電材料之上形成―第」人’其進一步包括：在該第 :材料之，_ 介電材料，並移除該第二介 開口 85909-940303.DOC 坟37873 7 卜 年令月’曰 •如申請專利範圍第6項之方法，其進一步包括： 在3第@ 口之中並沿該侧壁佈置一第三介電材料， 以形成-第二開口，其中該第二開口具有一次微 度。 、 δ·如申請專利範圍第6項之方法，其進一步包括： 〜在該第一開口之中並沿該第一開口之該側壁佈置— 第二介電材料，以形成二側壁間隔物，其中該等二間隔 物係分開一次微影距離。 如申請專利範圍第8項之方法，其中形成一相位改變材 料包括在孩等二間隔物之間形成該相位改變材料。 如申请專利範圍第1項之方法，其進一步包括： 將該等二電極之一第一電極與-第-定址線_合；及 將該等二電極乏_筮-雨一 > j j 弟一电極與一第二定址線耦合。 .一種橫向相位改變記憶體裝置，其包括： —第一電極，其係位於一第—材料之上； :第二電極’其與該第一電極分開一次微影距離，其 …孩第-電極接觸該第一材料，且該第二電極亦接觸該 弟一材料；及 相仏改$材料，其係位於該等第-電極與第二電極 之間。 :申叫專利範圍第"項之裝置，其中該第一材料為_介 電材料。 、、申叫專利範圍第u項之裝置，其中該相位改變材料盥 孩第一材料接觸。 … 85909-940303.DOC -2 · 1237873
    14·如申請專利範圍第11項之裝置，其中立改變材料為 硫石西碲玻璃材料。 15.如申請專利範圍第11項之裝置，其中該次微影距離係小 於約1000埃。 1 6·如申請專利範圍第11項之裝置，其中一小於約5伏特的 電壓電位差係採用該等二電極橫跨該相位改變材料來 施加，以改變該相位改變材料的狀態。
    17.如申請專利範圍第丨丨項之裝置，其中該第一電極與該第 二電極係由一單個導電材料層形成。 1 8.如申請專利範圍第丨丨項之裝置，其進一步包括： 一第一介電材料，其係在該相位改變材料之一第—部 分與该第一電極之一第一部分之間耦合；及 第一介電材料，其係在該相位改變材料之一第一部 为與邊第一電極之一第一部分之間耥合。 19.如申請專利範圍第18項之裝置，其中該第一介電材料、
    二邊緣為傾斜狀態，且該第—電極之—邊緣亦 毖，並且其中該第一介電材料之該邊緣與該第— 該邊緣係在同一平面上。 包”之 2〇·如申請專利範圍第11項之裝置，其進-步包括·· 一第一間隔物，其係與該相位改變材料之一 接觸；及 罘—邵分 一第二間隔物， 接觸，其中該第一 影距離。 其係與該相位改變材料之_ μ 一 罘二部分 間隔物係與該第二間隔物分開—a & 开 次微 85909-940303.DOC 1237873
    2 1 ·如申請專利範圍第11項之裝置，其中該相位改變材料之 一容量係位於該第一電極、第二電極、第一間隔物與第 二間隔物之間。 22. 如申請專利範圍第11項之裝置，其中該第一電極係與一 第一定址線耦合，且該第二電極係與一第二定址線耦 合。 23. —種橫向相位改變記憶體裝置，其包括： φ 一第一介電材料，其係位於一基礎材料之上； 一第二介電材料，其係與該第一介電材料分開一次微 影距離，其中該第一介電材料接觸該基礎材料，且該第 二介電材料亦接觸該基礎材料；及 一相位改變材料，其係位於該第一介電材料與該第二 介電材料之間。 24. 如申請專利範圍第23項之裝置，其中該次微影距離係小 於約1000埃。 φ 25.如申請專利範圍第23項之裝置，其進一步包括： 一第一導體；及 一第二導體，其係與該第一導體分開一第二次微影距 離，其中該相位改變材料之一部分係位於該第一介電材 料、第二介電材料、第一導體與第二導體之間。 26. 如申請專利範圍第25項之裝置，其中該第一導體接觸該 基礎材料，且該第二導體亦接觸該基礎材料。 27. 如申請專利範圍第25項之裝置，其中該相位改變材料係 與該第一介電材料、第二介電材料、第一導體及第二導 85909-940303.DOC -4-
    1237873 28. —種製造一相位改變記憶體之方法，其包括· 在一基礎材料之上沈積一介電材料； 圖案化該介電材料，並由該介電材料形成 其中該等二間隔物係分開一次微影距離；及
    在該等二間隔物之間形成一相位改變材料。 29.如申請專利範圍第28項之方法，其進一步包括 在該基礎材料之上沈積一導電材料； 圖案化該導體材料，並由該導體材料形成二電極， 中該等二電極係分開一次微影距離，並且在心二： 相位改變材料，其係包括在該等二電㈣形成該相= 變材料。 仰U改 30· —種橫向相位改變記憶體系統，其包括： 一處理器； 無線介面，其係與該處理器耦合；及
    一記憶體，其係與該處理器耦合 憶體單元，而該記憶體單元包括： ’該記憶體包括一
    —第一電極，其係位於一第一材料之上； 電極分開一次微影距離 材料，且該第二電極亦 第一電極，其係與該第一 ’其中該第一電極接觸該第一 接觸該第一材料；及 一電極與第二電 相位改變材料，其係位於該等第 極之間。 31 如申請專利範圍第30項之系統，其中該無線介面為 85909-940303.DOC 1237873
    線收發器。 32.如申請專利範園第3〇項之系統，其中該無線介面為一天 線0
    85909-940303.DOC
TW092115844A 2002-12-13 2003-06-11 Lateral phase change memory apparatus, system and method therefor TWI237873B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/319,204 US6867425B2 (en) 2002-12-13 2002-12-13 Lateral phase change memory and method therefor

Publications (2)

Publication Number Publication Date
TW200410366A TW200410366A (en) 2004-06-16
TWI237873B true TWI237873B (en) 2005-08-11

Family

ID=32506598

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092115844A TWI237873B (en) 2002-12-13 2003-06-11 Lateral phase change memory apparatus, system and method therefor

Country Status (6)

Country Link
US (3) US6867425B2 (zh)
KR (1) KR100544636B1 (zh)
CN (1) CN100405629C (zh)
DE (1) DE10339070B4 (zh)
SG (1) SG136797A1 (zh)
TW (1) TWI237873B (zh)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902536B2 (en) * 1999-03-25 2011-03-08 Ovonyx, Inc. Memory device and method of making same
EP1318552A1 (en) * 2001-12-05 2003-06-11 STMicroelectronics S.r.l. Small area contact region, high efficiency phase change memory cell and fabrication method thereof
US6930913B2 (en) * 2002-02-20 2005-08-16 Stmicroelectronics S.R.L. Contact structure, phase change memory cell, and manufacturing method thereof with elimination of double contacts
US6891747B2 (en) * 2002-02-20 2005-05-10 Stmicroelectronics S.R.L. Phase change memory cell and manufacturing method thereof using minitrenches
US6972430B2 (en) * 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US6867425B2 (en) * 2002-12-13 2005-03-15 Intel Corporation Lateral phase change memory and method therefor
EP1439583B1 (en) * 2003-01-15 2013-04-10 STMicroelectronics Srl Sublithographic contact structure, in particular for a phase change memory cell, and fabrication process thereof
US7425735B2 (en) * 2003-02-24 2008-09-16 Samsung Electronics Co., Ltd. Multi-layer phase-changeable memory devices
US7115927B2 (en) * 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
US7323734B2 (en) * 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
KR100560659B1 (ko) * 2003-03-21 2006-03-16 삼성전자주식회사 상변화 기억 소자 및 그 제조 방법
KR100504698B1 (ko) * 2003-04-02 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR100498493B1 (ko) * 2003-04-04 2005-07-01 삼성전자주식회사 저전류 고속 상변화 메모리 및 그 구동 방식
DE60328960D1 (de) * 2003-04-16 2009-10-08 St Microelectronics Srl Selbstausrichtendes Verfahren zur Herstellung einer Phasenwechsel-Speicherzelle und dadurch hergestellte Phasenwechsel-Speicherzelle
US7456476B2 (en) * 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7308067B2 (en) * 2003-08-04 2007-12-11 Intel Corporation Read bias scheme for phase change memories
US7596016B2 (en) * 2003-08-04 2009-09-29 Ovonyx, Inc. Optically accessible phase change memory
US7161167B2 (en) * 2003-08-04 2007-01-09 Intel Corporation Lateral phase change memory
US7893419B2 (en) 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
DE10349750A1 (de) * 2003-10-23 2005-05-25 Commissariat à l'Energie Atomique Phasenwechselspeicher, Phasenwechselspeicheranordnung, Phasenwechselspeicherzelle, 2D-Phasenwechselspeicherzellen-Array, 3D-Phasenwechselspeicherzellen-Array und Elektronikbaustein
KR100568109B1 (ko) * 2003-11-24 2006-04-05 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
EP1557875A1 (en) * 2003-12-29 2005-07-27 STMicroelectronics S.r.l. Process for forming tapered trenches in a dielectric material
KR100533958B1 (ko) * 2004-01-05 2005-12-06 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US7138687B2 (en) * 2004-01-26 2006-11-21 Macronix International Co., Ltd. Thin film phase-change memory
KR101052863B1 (ko) * 2004-06-30 2011-07-29 주식회사 하이닉스반도체 상변화 기억 소자 및 그 제조방법
DE102004031742A1 (de) * 2004-06-30 2006-01-19 Infineon Technologies Ag Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einem Halbleiterbauelement
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
KR100663348B1 (ko) * 2004-09-02 2007-01-02 삼성전자주식회사 몰딩막 및 형성막 패턴 사이에 개재된 상전이막 패턴을갖는 피이. 램들 및 그 형성방법들.
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US20060097341A1 (en) * 2004-11-05 2006-05-11 Fabio Pellizzer Forming phase change memory cell with microtrenches
KR100827653B1 (ko) * 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7488967B2 (en) * 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
US7166533B2 (en) * 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
DE602005018744D1 (de) 2005-04-08 2010-02-25 St Microelectronics Srl Lateraler Phasenwechselspeicher
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US8237140B2 (en) * 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7238994B2 (en) * 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7504652B2 (en) * 2005-07-13 2009-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change random access memory
CN100379047C (zh) * 2005-07-28 2008-04-02 复旦大学 一种纳米相变存储器单元的制备方法
KR100637235B1 (ko) * 2005-08-26 2006-10-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
US7582413B2 (en) * 2005-09-26 2009-09-01 Asml Netherlands B.V. Substrate, method of exposing a substrate, machine readable medium
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7541607B2 (en) * 2005-11-02 2009-06-02 Elpida Memory, Inc. Electrically rewritable non-volatile memory element and method of manufacturing the same
US8183551B2 (en) * 2005-11-03 2012-05-22 Agale Logic, Inc. Multi-terminal phase change devices
CN100383994C (zh) * 2005-11-25 2008-04-23 中国科学院上海微系统与信息技术研究所 采用硫系化合物纳米材料制备相变存储器器件单元的方法
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
TWI291745B (en) * 2005-11-30 2007-12-21 Ind Tech Res Inst Lateral phase change memory with spacer electrodes and method of manufacturing the same
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US7605079B2 (en) * 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
GB2433647B (en) 2005-12-20 2008-05-28 Univ Southampton Phase change memory materials, devices and methods
TWI264087B (en) * 2005-12-21 2006-10-11 Ind Tech Res Inst Phase change memory cell and fabricating method thereof
TWI284389B (en) * 2005-12-28 2007-07-21 Ind Tech Res Inst Phase change memory (PCM) device and fabricating method thereof
KR100695166B1 (ko) * 2006-01-03 2007-03-14 삼성전자주식회사 플러렌층을 구비한 상변화 메모리 소자의 제조 방법
KR100782482B1 (ko) * 2006-05-19 2007-12-05 삼성전자주식회사 ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
TWI297225B (en) * 2006-05-23 2008-05-21 Ind Tech Res Inst Phase change memory device and fabrications thereof
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US7479671B2 (en) * 2006-08-29 2009-01-20 International Business Machines Corporation Thin film phase change memory cell formed on silicon-on-insulator substrate
KR100739000B1 (ko) * 2006-09-11 2007-07-12 삼성전자주식회사 상변화 기억 소자의 형성 방법
US7619237B2 (en) * 2007-02-21 2009-11-17 Macronix International Co., Ltd. Programmable resistive memory cell with self-forming gap
US7888719B2 (en) * 2007-05-23 2011-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structures
US8410607B2 (en) * 2007-06-15 2013-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structures
KR100869354B1 (ko) 2007-06-27 2008-11-19 주식회사 하이닉스반도체 상변화 메모리 장치 및 그 제조 방법
ATE521996T1 (de) * 2007-06-28 2011-09-15 Nxp Bv Elektronische vorrichtung und betriebsverfahren für eine elektronische vorrichtung
US7663134B2 (en) * 2007-07-10 2010-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array with a selector connected to multiple resistive cells
US7678606B2 (en) 2007-09-04 2010-03-16 Industrial Technology Research Institute Phase change memory device and fabrication method thereof
WO2009059033A1 (en) * 2007-10-30 2009-05-07 Synapse Biomedical, Inc. Method of improving sleep disordered breathing
US8076664B2 (en) * 2007-12-20 2011-12-13 Intel Corporation Phase change memory with layered insulator
US8178906B2 (en) * 2008-01-11 2012-05-15 Electro Scientific Industries, Inc. Laser chalcogenide phase change device
US7696542B2 (en) * 2008-01-22 2010-04-13 International Business Machines Corporation Anisotropic stress generation by stress-generating liners having a sublithographic width
US8426838B2 (en) 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8604457B2 (en) 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
CN102593357B (zh) * 2012-03-31 2013-10-30 中国科学院上海微系统与信息技术研究所 一种具有纳米存储性能的相变存储器的制备方法
CN105070827B (zh) * 2015-07-15 2017-09-26 中国科学院半导体研究所 基于腐蚀的水平全限制相变存储器的自对准制备方法
US9647037B2 (en) * 2015-08-25 2017-05-09 Qualcomm Incorporated Resistive random access memory device with resistance-based storage element and method of fabricating same
CN105489756B (zh) * 2015-12-03 2018-01-12 中国科学院半导体研究所 基于自选择腐蚀的水平全限制相变存储器的制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845533A (en) * 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5650345A (en) * 1995-06-07 1997-07-22 International Business Machines Corporation Method of making self-aligned stacked gate EEPROM with improved coupling ratio
US5814527A (en) * 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US6309975B1 (en) * 1997-03-14 2001-10-30 Micron Technology, Inc. Methods of making implanted structures
US5981148A (en) * 1997-07-17 1999-11-09 International Business Machines Corporation Method for forming sidewall spacers using frequency doubling hybrid resist and device formed thereby
US20030075778A1 (en) * 1997-10-01 2003-04-24 Patrick Klersy Programmable resistance memory element and method for making same
US6985378B2 (en) * 1998-12-04 2006-01-10 Axon Technologies Corporation Programmable microelectronic device, structure, and system and method of forming the same
CN1210819C (zh) * 1999-03-25 2005-07-13 能源变换设备有限公司 带有改进的接触点的电可编程存储器元件
US6613604B2 (en) * 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
EP1318552A1 (en) * 2001-12-05 2003-06-11 STMicroelectronics S.r.l. Small area contact region, high efficiency phase change memory cell and fabrication method thereof
US6867425B2 (en) * 2002-12-13 2005-03-15 Intel Corporation Lateral phase change memory and method therefor

Also Published As

Publication number Publication date
US6867425B2 (en) 2005-03-15
KR100544636B1 (ko) 2006-01-23
CN100405629C (zh) 2008-07-23
US7358521B2 (en) 2008-04-15
US20050142731A1 (en) 2005-06-30
TW200410366A (en) 2004-06-16
US20040113181A1 (en) 2004-06-17
US7119355B2 (en) 2006-10-10
SG136797A1 (en) 2007-11-29
DE10339070A1 (de) 2004-07-15
KR20040053766A (ko) 2004-06-24
CN1507088A (zh) 2004-06-23
DE10339070B4 (de) 2007-04-05
US20060266990A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
TWI237873B (en) Lateral phase change memory apparatus, system and method therefor
TWI236730B (en) Phase change apparatus, system, and method
US8889527B2 (en) Phase change memory and method therefor
US10886391B2 (en) Single-electron transistor with wrap-around gate
CN110176443A (zh) 用于减小接触电阻的双金属通孔
TW201246390A (en) Semiconductor device and manufacturing method thereof
TW200307316A (en) Body-tied silicon on insulator semiconductor device and method therefor
TW200425555A (en) Electric device with phase change material and method of manufacturing the same
TW201505098A (zh) 形成包含矽化及非矽化電路元件之半導體結構的方法
TW201011835A (en) Method of forming power device
KR20080025191A (ko) 수직 디커플링 커패시터를 포함하는 반도체 디바이스
US6060376A (en) Integrated etch process for polysilicon/metal gate
CN109461657B (zh) 用于晶体管的基板接点
TW200418128A (en) High density trench power MOSFET structure and method thereof
CN113314524A (zh) 半导体元件及其制备方法
CN104347510A (zh) 一种半导体器件及其制作的方法
TWI310590B (en) Trench type power mosfet with low resistance structure and method thereof
KR100641552B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법
TW456018B (en) Method for preventing current leakage of embedded memory device
CN115498103A (zh) 具有自对准的加热器和rf端子的相变开关
TWI286848B (en) Method for fabricating chalcogenide-applied memory
TW427027B (en) Manufacturing method for MOS transistor
TWI240359B (en) Method of filling bit line contact

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees