KR100498493B1 - 저전류 고속 상변화 메모리 및 그 구동 방식 - Google Patents

저전류 고속 상변화 메모리 및 그 구동 방식 Download PDF

Info

Publication number
KR100498493B1
KR100498493B1 KR10-2003-0021419A KR20030021419A KR100498493B1 KR 100498493 B1 KR100498493 B1 KR 100498493B1 KR 20030021419 A KR20030021419 A KR 20030021419A KR 100498493 B1 KR100498493 B1 KR 100498493B1
Authority
KR
South Korea
Prior art keywords
phase change
reset
current
change memory
resistance
Prior art date
Application number
KR10-2003-0021419A
Other languages
English (en)
Other versions
KR20040087153A (ko
Inventor
이세호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0021419A priority Critical patent/KR100498493B1/ko
Priority to US10/807,077 priority patent/US6967865B2/en
Priority to JP2004107242A priority patent/JP2004311015A/ja
Priority to CNB2004100321884A priority patent/CN100470870C/zh
Publication of KR20040087153A publication Critical patent/KR20040087153A/ko
Application granted granted Critical
Publication of KR100498493B1 publication Critical patent/KR100498493B1/ko
Priority to US11/204,951 priority patent/US7130214B2/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Abstract

상변화시 발생하는 큰 저항 변화가 아닌 작은 저항 변화를 이용한 상변화 메모리를 개시한다. 본 발명에 따른 상변화 메모리는, 매우 작은 크기의 접촉 구조를 갖는 메모리 셀의 결정질 상태의 상변화막에 국부적으로 비정질 핵이 형성되어 결정질 상태보다 높은 초기 저항을 갖는 상태를 셋(set)으로, 이후 이러한 비정질 핵의 상태 변화에 의한 저항 증가 상태를 리셋(reset)으로 정의한다. 이러한 본 발명에 의하면, 리셋과 셋에 필요한 전류를 수백 ㎛ 이하로, 리셋과 셋에 필요한 시간을 수십 내지 수백 ㎱로 감소시킬 수 있으며, 이와 더불어 고집적화와 비휘발성에 가까운 메모리 소자 구현 역시 가능하다.

Description

저전류 고속 상변화 메모리 및 그 구동 방식{Low current and high speed phase-change memory and operation method therefor}
본 발명은 칼코제나이드(chalcogenide) 물질의 비정질/결정질 상태로의 상변화시 발생하는 저항 변화를 이용한 상변화 메모리(phase-change memory)에 관한 것으로서, 특히 저전류, 고속, 고집적, 비휘발성 구현을 위한 상변화 메모리에 관한 것이다.
상변화 메모리는 결정 상태에 따라 전기적 저항이 변하는 칼코제나이드 물질로 이루어진 상변화막을 메모리 셀에 이용하는 소자이다. 상변화 메모리에서는 전류에 의한 줄 열(Joule heating)을 상변화의 열원으로 사용하고 있다. 도 1은 종래 상변화 메모리 셀 어레이 구조를 나타내는 도면이다.
도 1에 도시된 것과 같이, 메모리 셀은 워드라인(WL)에 게이트가 연결된 하나의 셀 트랜지스터(CTR)와, 셀 트랜지스터(CTR)의 드레인과 비트라인(BL) 사이에 상변화 셀(PCC)과 저항(R)이 직렬로 연결된 구조를 가진다. 워드라인(WL)과 비트라인(BL)이 선택되면 선택된 상변화 셀(PCC)로 전류가 인가되어 상변화 셀(PCC)의 결정 상태를 변화시킨다.
도 2a는 종래 상변화 메모리의 원리를 보이는 도면이다. 도 2a에 도시된 것과 같이, 콘택(10)을 통하여 2 - 3㎃ 이상의 높은 전류 펄스를 수 ㎲ 동안 상변화막(20)으로 인가하여 녹는점(Tm)까지 가열한 후, 펄스가 중단되었을 때의 높은 냉각 속도를 이용하여 상변화막(20)과 콘택(10)의 접촉 부위에 저항이 높은 완전 비정질 상태의 프로그래밍 영역(30)을 형성한다. 이러한 상태를 리셋(reset) 상태라 하고 예를 들어 데이터 "1"이 저장된 것으로 정의한다.
이 상태에서, 1 - 2㎃ 정도의 전류 펄스를 수 ㎲ 동안 상변화막(20)으로 인가하여 리셋 상태의 프로그래밍 영역을 결정화시킨 후 냉각시키면 상변화막(20)은 다시 저항이 낮은 상태로 회복되며, 이러한 상태를 셋(set) 상태라 하고 예를 들어 데이터 "0"이 저장된 것으로 정의한다.
도 2b는 종래 상변화 메모리에서 프로그래밍 전류에 따른 저항 변화를 측정한 그래프이다. 즉 도 2a와 같은 구조에서, 상변화막(20)에 mA 크기의 전류를 계속 증가시키면서 그에 따른 저항 변화를 측정한 것이다. 도 2b에서, (a)는 리셋 저항(Rreset)이 300kΩ 정도 되는 상태에서부터 측정하기 시작한 것인데, 전류가 1 - 2㎃ 범위에 이를 때 저항이 3kΩ 정도로 급격히 감소함을 보인다. 따라서, 1 - 2㎃의 전류 범위에서 셋 상태로의 전이가 일어나고 셋 저항(Rset)은 3kΩ 정도가 되며, 셋 상태로의 전이를 일으키는 전류(Iset)는 1 - 2㎃임을 알 수 있다. (b)는 셋 상태에서부터 측정하기 시작한 것인데, 전류가 2 - 3㎃ 이상이 되어야 저항이 증가하면서 300kΩ 정도로 포화되는 것을 볼 수 있다. 따라서, 2 - 3㎃ 이상의 전류에서 리셋 상태로의 전이가 일어나는 것을 알 수 있다. 리셋 상태로의 전이를 일으킨 전류를 Ireset이라 한다.
저장된 데이터를 읽을 때에는 Ireset 및 Iset보다 더 낮은 전류 또는 전압을 인가하여 저항 변화를 확인한다. 도 2b로부터, Ireset과 Iset에 따른 리셋 저항과 셋 저항의 스위칭 비는 100 이상이 됨을 알 수 있다. 이처럼 종래의 상변화 메모리에서는 수 ㎃의 높은 Ireset과 Iset을 이용하여 완전 비정질 상태와 결정질 상태의 큰 저항 변화를 이용하여 데이터를 쓰고 읽는 특성을 나타내고 있음으로 인해, 이를 위해 요구되는 전류가 커서 셀 트랜지스터에 많은 부담을 주게 된다. 이는 결국 메모리 소자의 고집적화 자체를 불가능하게 한다.
또한, 종래 상변화 메모리의 리셋 상태와 셋 상태로의 변환에는 보통 수 ㎲의 시간이 요구되는 한계를 지니고 있으며, 결국 상변화 메모리의 전체 동작 속도 감소에 결정적인 영향을 미치게 된다.
본 발명이 이루고자 하는 기술적 과제는 리셋/셋시 요구되는 전류와 시간을 감소시킨 고집적 저전류 고속 상변화 메모리를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상변화 메모리의 저전류 고속 구동 방식을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 상변화 메모리는 메모리 셀의 결정질 상변화막에 국부적으로 비정질 핵(locally small amorphous nuclei)이 형성된 상태가 셋으로, 상기 비정질 핵의 개수 또는 단위면적당 부피가 상기 셋보다 증가된 상태가 리셋으로 정의된 것이다. 비정질 핵이 형성된 상태는 일정 크기의 셋 저항을 수반하며, 이 때의 초기 저항이 결국 온-상태에서의 동적 저항이 된다. 이 초기 저항 또는 동적 저항은 4 - 6kΩ인 것이 바람직하다.
바람직한 실시예에서, 상기 메모리 셀을 구동하는 방식으로서 상기 상변화막에 고저항 상태의 리셋과 저저항 상태의 셋을 기록하기 위해 인가하는 전류와 시간의 범위를 각각 수십 - 수백(바람직하게는 10 - 200)㎂, 10 - 100㎱가 되게 하고, 이럴 경우 상기 리셋과 셋을 읽어내는 전류와 시간의 범위는 각각 수 ㎂ , 수 ㎱가 될 수 있다. 이러한 메모리 셀을 이용할 때 리셋의 경우 상기 상변화막의 저항은 20kΩ 이내의 범위(바람직하게는 6 - 20kΩ)를 가질 수 있다. 상기 리셋과 셋의 저항 변화 비율은 1.5 - 3 수준이어도 충분한 센싱 마진(sensing margin)을 가진다. 또한, 여러 가지 동작에 적합한 인자들을 종합하여 보면 상기 상변화막에 리셋과 셋을 기록하기 위한 전류를 인가하는 접촉 면적이 매우 중요하다. 특히 이는 초기 상태 또는 동적 저항을 결정하는 데 중요한 인자가 될 수 있다. 상기 상변화막에 상기 리셋과 셋을 기록하기 위해 전류를 흘려주는 콘택의 크기는 40 - 70nm가 바람직하다. 가장 바람직하기로는 60nm가 적절하다.
기타 실시예의 구체적 사항들은 상세한 설명 및 도면들에 포함되어 있다.
이하 첨부한 도면을 참조하여 본 발명에 따른 상변화 메모리에 관한 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
도 3은 본 발명의 셋/리셋 원리를 나타낸 도면이다. 콘택(110)을 통하여 수십 내지 수백 ㎂, 예를 들어 60 내지 200㎂ 정도로 낮은 전류 펄스를 짧은 시간, 예컨대 10 - 100㎱ 동안 결정질 상변화막(120)으로 인가하여 상변화막(120)의 온도를 국부적으로 녹는점(Tm) 까지 가열한 후, 펄스가 중단되었을 때의 높은 냉각 속도를 이용하여 상변화막(120)과 콘택(110)의 접촉 부위에 국부적으로 비정질 핵(132a)을 형성하여, 결정질 상변화막(120)의 초기 저항(Ri)보다는 저항이 증가된 프로그래밍 영역(130)을 형성한다. 이러한 상태를 데이터 "1"이 저장된 리셋 상태로 정의한다. 즉, 본 발명 상변화 메모리에서의 리셋 상태는 종래와 같은 완전 비정질 상태가 아니라, 결정질 매트릭스 안에 국부적으로 비정질 핵들이 분포하는 상태가 된다. 이러한 리셋 상태를 만들기 위하여 인가하는 전류, 즉 리셋 전류(Ireset)의 크기와 시간에 따라 달라지겠지만, 상변화 메모리 셀을 형성하는 적절한 공정을 통하여 초기 저항이 4 - 6kΩ 정도이고 수십 내지 수백 ㎂ 정도의 전류와 수십 ㎱ 정도의 시간으로 리셋하는 경우에 콘택(110)의 크기가 60㎚ 정도라면, 리셋일 때의 저항(Rreset)은 6 - 20kΩ 이내의 범위를 가질 수 있다.
이 상태에서, 수십 ㎂, (바람직하게는 30 - 50㎂) 정도로 낮은 전류 펄스, 즉 셋 전류(Iset)를 상변화막(120)으로 인가하여 상변화막(120)을 결정화 온도로 10 - 100ns(바람직하게는 50 - 100㎱)의 비교적 짧은 시간 동안 유지하였다가 냉각시키면, 비정질 핵(132a)이 크기가 감소된 비정질 핵(132b)이 되고 그 개수도 비정질 핵(132a)보다 감소됨으로써, 비정질 핵(132b)의 단위면적당 부피(곧, 밀도)가 감소된 상변화 영역(140)이 형성된다. 이러한 상태를 데이터 0이 저장된 셋 상태로 정의한다. 저항이 높은 비정질 핵의 감소에 따라 셋 저항(Rset)은 4 - 6kΩ으로 Rreset보다 작아진다.
이처럼, 본 발명의 상변화 메모리의 셋에서는 저항이 감소된 프로그래밍(low programming) 영역(매우 작은 비정질 핵들의 개수 또는 밀도 변화 등)이 형성된다. 본 발명자는 실험을 통하여 Rreset과 Rset의 비가 종래 수백보다 훨씬 작은 1.5 - 3의 범위에 속하더라도 두 상태의 저항비가 충분히 감지됨을 확인하였다. 이 정도의 저항 차이를 가져오기 위해서 필요한 셋 전류(Iset)의 크기와 시간은 본 실시예의 경우 수십 내지 수백 ㎂ 정도의 전류와 수십 ㎱ 정도의 시간이다.
저장된 데이터를 읽을 때에는 Ireset과 Iset보다 더 낮은 전류, 예컨대 3 - 6㎂ 크기의 전류를 인가하여 리셋/셋 상태의 저항을 비교한다. 그리고, 리셋과 셋을 읽어내는 시간의 범위는 5 - 10㎱가 될 수 있다.
따라서, 본 발명에 따른 상변화 메모리는 수십 ㎂ 정도의 낮은 Ireset과 Iset을 이용하여 국부적인 비정질 핵 형성 상태와 그로부터의 미소한 상변화 상태의 저항 변화(1.5 - 3배)를 이용하여 데이터를 쓰고 읽는 특성을 나타낸다. 기입 전류(writing current)가 종래보다 훨씬 작고 펄스 지속시간(pulse duration)도 감소되므로, 저전류 고속 상변화 메모리를 구현할 수 있다.
도 4a와 도 4b는 종래의 상변화 메모리와 본 발명의 실시예에 따른 상변화 메모리의 리셋/셋 운용을 비교 설명하기 위한 도면이다. 먼저 도 4a를 참조하면, 도 2를 참조하여 설명한 것과 같은 종래의 상변화 메모리 (a)에서는 완전 결정질(20)/완전 비정질(30) 상태로의 전환을 이용한다. 따라서, 저항 변화가 매우 크다. 반면에 본 발명에 따른 상변화 메모리 (b)는 국부적인 비정질 핵의 분포(130)/국부적인 비정질 핵의 개수 및 부피 감소(140) 상태로의 전환을 이용한다. 따라서, 종래에 비하여 저항 변화가 작다.
또한, 종래의 상변화 메모리 (a)에서 사용하는 전류(I)와 전압(V)의 범위도 도 4b에서는 넓은 영역에 걸쳐져 있다. 이것은, 리셋할 때에 완전 비정질 영역을 형성하기 위해서 액상 내에서 비정질 핵이 생겨 성장해야 하기 때문에 오랜 시간이 소요되기 때문이며, 또한, 셋할 때에 거대한 비정질 영역을 결정화시키기 위해서는 비정질 영역 내에 결정질 핵이 생겨 성장되어야 하므로 100ns보다 긴 시간이 소요되기 때문이다. 그러나, 본 발명에 따른 상변화 메모리 (b)에서는 국부적인 비정질 핵의 분포/국부적인 비정질 핵의 개수 및 부피 감소 상태로의 전환을 이용하기 때문에 여기에 사용되는 전류와 전압의 범위가 좁다. 부분적으로 비정질 핵이 분포된 영역을 형성하기 위해서는 액상에서 비정질 핵이 생성되기에 필요한 최소의 조건만 유지하면 된다. 즉, 핵의 성장보다는 핵의 생성이 우세한 영역을 생각하면 된다. 또한, 비정질 영역에서 결정질 영역으로 셋되기 위해서는, 부분적으로 비정질 핵이 분포된 영역에 이미 결정질이 존재하고 있으므로, 리셋에서 셋 상태로 전이시 결정질상의 핵이 생성될 필요가 없이 이미 있는 결정질이 더 성장하기만 하면 된다. 즉, 핵의 생성보다는 핵의 성장이 우세한 것이다. 따라서, 국부적으로 비정질 핵이 분포된 영역은 작은 전류와 짧은 시간에도 쉽게 국부적으로 비정질 핵의 개수 및 부피가 감소된 결정질로 전이될 수 있다. 이것이 본 발명에 따른 상변화 메모리가 저전류 고속 특성을 띠게 하는 이유이다.
다음의 표 1은 종래의 상변화 메모리와 본 발명에 따른 상변화 메모리의 특징을 보여준다.
셋 리셋 리셋 조건 셋 조건 Rreset/Rset
종래 완전 결정질 상태 완전 비정질 상태 2 - 3㎃ 이상의 높은 전류 펄스를 수 ㎲ 1 - 2㎃ 정도의 전류 펄스를 수 ㎲ 100 이상
본 발명 국부적으로 비정질 핵이 형성된 상태 비정질 핵의 개수 및 단위면적당 부피가 셋보다 증가된 상태 수십 내지 수백 ㎂의 전류 펄스를 10 - 100㎱ 수십 ㎂의 전류 펄스를 10 - 100㎱ 1.5 - 3
도 5a는 본 발명의 실시예에 따른 상변화 메모리의 회로도이고, 도 5b는 본 발명의 실시예에 따라 0.24㎛ CMOS 공정 기술로 구현할 수 있는 상변화 메모리의 개략적인 단면도이다.
먼저 도 5a를 참조하면, 본 발명의 실시예에 따른 상변화 메모리는 참조 셀을 이용하지 않는 트윈 셀(twin cell) 개념의 스위치 방식으로 동작하며, 하나의 결정질 셀과 하나의 비정질 셀로 이루어진 것으로 보면 된다. 두 개의 전류 소스(Ireset과 Iset)가 있으며, 두 셀의 저항 차이를 감지하는 전류 감지 증폭기(S/A)가 있다. 메모리 셀은 워드라인(WLi 또는 WLj 등)에 게이트가 연결된 하나의 셀 트랜지스터(CTR)와, 셀 트랜지스터(CTR)의 드레인과 비트라인(BL) 사이에 상변화 셀(PCC)과 저항(R)이 직렬로 연결된 구조를 가진다.
다음으로 도 5b를 참조하면, 상변화막(200)은 기판(250) 상에 형성된 MOS 트랜지스터(260)의 소오스(S)와 도전플러그(270)를 통해 연결되는 제1 금속배선(210)과 제2 금속배선(220) 사이에 놓여지고 하부전극 콘택(230)과 상부전극 콘택(240)을 통해 각 금속배선(210, 220)과 연결되어 있다. 상변화막(200)으로 이용될 수 있는 물질의 예로서, 이원 화합물로는 GaSb, InSb, InSe, Sb2Te2, GeTe 등이 있고, 삼원 화합물로는 Ge2Sb2Te5, InSbTe, GaSeTe, SnSb2Te 4, InSbGe 등이 있다. 사원 화합물로는 AgIbSbTe, (Ge, Sn)SbTe, GeSb(SeTe) 등이 있다.
상변화막(200)과의 콘택 면적을 좁히기 위하여 스페이서(245)가 형성되고, 하부전극 콘택(230)은 Ti/TiN 플러그로 구성된다. Ti/TiN 플러그는 하부전극 콘택홀에 CVD법으로 Ti/TiN을 증착하고 CMP(Chemical Mechanical Polishing)로 평탄화시켜 형성한다. 스페이서(245)의 크기를 조절함으로써 콘택 면적을 40 - 70㎚, 바람직하게는 60㎚ 정도로 만들 수 있다. Ge2Sb2Te5로 이루어진 상변화막(200) 위에는 Ti/TiN막(205)을 형성하여 상부전극 콘택(240)과의 접착성을 높인다. 상부전극 콘택(240)은 W 플러그로 구성된다. W 플러그는 상부전극 콘택홀에 CVD법으로 W을 증착하고 CMP로 평탄화시켜 형성한다. MOS 트랜지스터(260)의 드레인(D)과 도전플러그(270)를 통해 연결되는 제1 금속배선(210)으로 구성된 드레인 라인도 형성된다. MOS 트랜지스터(260)는 0.24㎛ CMOS 공정 기술로 구현할 수 있으며, 예컨대 35Å 정도 두께의 게이트 절연막을 형성함으로써, 3V 게이트 전압에서 2mA 이상을 전달할 수 있다. MOS 트랜지스터(260)의 소오스(S), 드레인(D)과 도전플러그(270)의 직렬 저항 성분을 감소시키기 위하여, 소오스(S)/드레인(D)에 Co 샐리사이드 공정을 추가할 수도 있다. 그 결과, 저항은 10Ω보다 작아진다.
전류는 상변화막(200)을 통해 하부전극 콘택(230)으로부터 상부전극 콘택(240)으로 흐른다. 줄 열에 의한 가열과 전류 차단에 의한 냉각으로, 상변화막(200)과 하부전극 콘택(230)의 계면에서 상변화가 일어난다.
본 발명에 관한 보다 상세한 내용은 다음의 구체적인 실험예들을 통하여 설명하며, 여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 설명을 생략한다. 또한, 다음 실험예들이 본 발명을 제한하려는 것은 아니다. 본 발명을 실소자로 구현하는 것의 적합성은 리셋/셋 전이, 저항비, I-V 곡선 변화로 검증하였다.
<실험예 1 : I-V 곡선 변화>
도 6a는 종래 상변화 메모리에서 리셋 후 I-V 특성을 측정한 그래프이다. 리셋 상태("1" 상태)의 소자에 문턱전압(Vth) 이상의 전압이 인가되면, 소자는 전자적으로 낮은 저항의 동적 상태로 스위치되어 낮은 전압의 프로그래밍을 허용한다. 도 6a로부터, Vth가 1.0V 이상이며 셋/리셋을 기록하는 프로그래밍 전류가 1.0mA 이상임을 알 수 있다.
도 6b는 본 발명에 따른 상변화 메모리에서 100㎂/50㎱ 조건으로 리셋한 다음 I-V 특성을 측정한 그래프이다. 부분적인 비정질 핵 형성 때문에 Vth가 200mV 정도로 종래보다 낮아진 것을 확인할 수 있다. 뿐만 아니라, 셋/리셋을 기록하는 프로그래밍 전류도 40㎂ 이상의 범위가 되어 종래보다 대폭 감소된 것을 알 수 있다.
<실험예 2 : Ireset과 Iset 범위 결정>
Ireset과 Iset은 전류 크기 증가에 따른 저항 변화로부터 결정할 수 있다. 도 7은 본 발명의 실시예에 따른 상변화 메모리에서 프로그래밍 전류에 따른 저항 변화를 측정한 그래프이다.
먼저 (a)는 100㎂의 전류를 50㎱ 정도로 가하여 만든 리셋 상태(초기 저항이 10.86kΩ)에서부터 시작한 것인데, 전류가 30 - 50㎂ 범위에 이를 때 저항이 4kΩ 이하로 급격히 감소함을 보인다. 따라서, 이 정도의 전류 범위에서 셋 상태로의 전이가 일어나는 것을 알 수 있다. 즉, Iset은 30 - 50㎂ 범위에서 선택될 수 있음을 알 수 있다.
또한 (b)는 4kΩ보다 약간 높은 셋 상태에서부터 시작한 것인데, 전류가 60㎂ 이상이 되면 저항이 증가하면서 전류가 약 100㎂ 가까이 될 때 포화되는 것을 볼 수 있다. 따라서, 60㎂ 이상의 전류에서 리셋 상태로의 전이가 일어나는 것을 알 수 있으며, 안정적인 Ireset은 약 100㎂ 정도로 선택하면 된다.
<실험예 3 : 읽기, 쓰기 방식 >
도 8은 본 발명의 실시예에 따른 상변화 메모리에서 읽기, 리셋 및 셋을 위한 전류 펄스 인가 방식을 나타내는 개략도이다. 기록 상태를 읽기 위한 전류(Ireading)는 Rreset과 Rset에 영향을 주지 않는 영역 내에서 결정할 수 있다. 그리고, 전류를 인가하고 차단하여 원하는 전류 크기 또는 0에 도달하는 데에는 상승 시간(rising time), 하강 시간(falling time)도 고려할 필요가 있다. 상승과 하강 시간은 통상 1 - 4㎱의 범위를 가진 것으로 기대할 수 있다.
실험 조건에서, 셋의 상승 시간과 하강 시간은 4㎱, 리셋과 읽기의 상승 시간과 하강 시간은 2㎱로 하였다. 100㎂/100ns 범위 이내의 기입 전류와 펄스 너비가 리셋/셋 상태를 위하여 인가되었으며, 특히 리셋 조건은 100㎂/50ns, 셋 조건은 40㎂/100ns로 하였다. 읽기 시에 동요(disturbance)를 최소화하기 위한 조건으로서 6㎂/10ns 이내의 읽기 전류와 펄스 너비를 사용하였다.
이러한 조건으로 읽기, 리셋, 셋 등을 반복하였을 때, 초기 저항(Ri)이 4㏀영, Rreset이 12㏀, Rset이 5㏀으로 측정되었다. 따라서, 충분한 읽기, 쓰기 조건을 갖는 메모리 방식임의 확인이 가능하다.
<실험예 4 : 리셋/셋 반복 측정결과 1>
도 9는 본 발명의 실시예에 따른 상변화 메모리에서 리셋과 셋을 반복 측정시 저항 변화를 나타내는 그래프이다. 즉, "1"이 쓰여진 리셋 상태에서 계속 "1"을 쓰고 읽고, "0"이 쓰여진 셋 상태에서 계속 "0"을 쓰고 읽은 결과를 나타낸다. 리셋 조건은 100㎂/50ns이었고, 셋 조건은 40㎂/100ns이었으며 읽기 조건은 6㎂/10ns이었다. 도 9의 결과로부터, Rreset과 Rset이 변화 없이 계속 유지되고 있음을 알 수 있으며, 이는 메모리 기능을 위한 필수 조건이 된다. 결국 본 발명에 따른 상변화 방식의 경우, 쓰여진 데이터를 동일 조건에서 쓰고 읽기를 반복하여도 변화가 없음을 확인할 수 있었다.
<실험예 5 : 리셋/셋 반복 측정결과 2>
도 10은 본 발명에 따른 상변화 메모리에서 리셋과 셋을 교차로 반복해서 쓰고 읽으며 측정한 저항 변화를 나타내는 그래프이다. 이러한 반복된 사이클 결과로부터 Rreset과 Rset의 크기와 변화가 일정한 비로 변화 없이 계속 유지되고 있음을 알 수 있는데, 이 또한 메모리 기능을 위한 필수 조건이며, 데이터를 센싱하는 데 중요한 정보가 된다. 결국 본 상전이 방식의 경우 데이터 "1"과 "0"을 반복해서 쓰고 읽기를 하여도 변화가 없음을 확인할 수 있었다.
<실험예 6 : 셋을 위한 활성화 에너지>
도 11은 종래의 상변화 메모리와 본 발명의 상변화 메모리에서 서로 다른 방식으로 동작하는 것을 보여 주는 실시예로서 셋이 되기 위한 활성화 에너지(Ea)를 비교한 그래프이다. 종래의 경우 2.25eV 정도의 활성화 에너지가 필요한 것으로 보고되고 있다. 본 발명의 경우에는 0.70eV, 0.74eV, 0.78eV 등의 분포를 나타내었다.
종래의 셋 기구는 높은 저항을 갖는 상태를 리셋으로 정의하며, 이를 셋 상태 즉 결정질 상태로 만드는 것이므로 결정질 핵의 생성 및 성장에 필요한 활성화 에너지가 크다. 이에 반하여, 본 발명의 셋 기구는 비교적 낮은 리셋 저항을 갖는 범위에서 리셋 상태를 정의하여, 부분적으로 분포된 비정질 핵을 포함하고 있는 결정질 매트릭스의 성장만 일어나면 되는 것이므로 활성화 에너지가 종래에 비하여 매우 낮다. 도 11의 그래프는 이러한 차이점을 잘 보여주고 있다.
본 발명의 상변화 메모리는 그것의 동작 개념에서 알 수 있듯이 구현을 위한 몇몇 조건을 포함하고 있다. 특히 상변화막과의 콘택 크기가 수십 nm인 범위에서의 일정 초기 저항 또는 동적 저항 범위에서 매우 우수한 특성을 가짐을 확인할 수 있다. 리셋 저항 6 - 20kΩ에서 동작하게 되며, 셋 저항은 4 - 6kΩ에서 동작하여, 리셋/셋 저항 변화 비율은 1.5 - 3으로 정의하여 센싱을 하게 된다.
이상, 본 발명을 바람직한 실시예들을 들어 상세하게 설명하였으나, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
상술한 바와 같이 본 발명에 따른 상변화 메모리는, 상변화 메모리의 결정질 상변화막의 콘택 영역에 상변화시 저항 변화가 낮은 영역에서의 프로그래밍을 이용하며, 이를 바탕으로 새로운 개념의 리셋과 셋을 정의한다. 이렇게 함으로써, 리셋에 요구되는 전류를 ㎂ 영역으로 낮출 수 있고, 비정질상의 부피를 감소시킴에 따라 차후 결정화를 위한 셋 시간을 감소시킨다. 또한, 셋에 요구되는 전류도 ㎂ 영역에서 충분히 가능하게 된다. 따라서, 본 발명의 상변화 메모리는 고속 저전류의 특성을 가지며, 나아가 고집적 소자 구현의 근간을 이룰 수 있다.
도 1은 종래 상변화 메모리 셀 어레이 구조를 나타내는 도면이다.
도 2a는 종래 상변화 메모리의 리셋(reset)/셋(set) 원리를 보이는 도면이다.
도 2b는 종래 상변화 메모리에서 프로그래밍 전류에 따른 저항 변화를 측정한 그래프이다.
도 3은 본 발명의 실시예에 따른 상변화 메모리의 리셋/셋 원리를 보이는 도면이다.
도 4a와 도 4b는 종래 상변화 메모리와 본 발명의 실시예에 따른 상변화 메모리의 리셋/셋 운용을 비교설명하기 위한 도면이다.
도 5a는 본 발명의 실시예에 따른 상변화 메모리의 회로도이다.
도 5b는 본 발명의 실시예에 따른 상변화 메모리의 개략적인 단면도이다.
도 6a는 종래 상변화 메모리에서 리셋 후 I-V 특성을 측정한 그래프이다.
도 6b는 본 발명에 따른 상변화 메모리에서 리셋 후 I-V 특성을 측정한 그래프이다.
도 7은 본 발명의 실시예에 따른 상변화 메모리에서 프로그래밍 전류에 따른 저항 변화를 측정한 그래프이다.
도 8은 본 발명의 실시예에 따른 상변화 메모리에서 읽기(reading), 리셋 및 셋을 위한 전류 펄스 인가 방식을 나타내는 개략도이다.
도 9는 본 발명의 실시예에 따른 상변화 메모리에서 리셋과 셋을 반복 측정시 저항 변화를 나타내는 그래프이다.
도 10은 본 발명에 따른 상변화 메모리에서 리셋과 셋을 교차로 반복해서 쓰고 읽으며 측정한 저항 변화를 나타내는 그래프이다.
도 11은 종래의 상변화 메모리와 본 발명에 따른 상변화 메모리가 서로 다른 방식으로 동작하는 것을 보여 주는 예로서, 셋이 되기 위한 활성화 에너지를 비교한 그래프이다.

Claims (16)

  1. 상변화 메모리 셀에 있어서, 상변화막에 수십 - 수백㎂의 리셋(reset) 전류를 10 - 100ns 동안 인가하여 고저항 상태인 리셋을 기록하고 상기 상변화막에 수십㎂의 셋(set) 전류를 10 - 100ns 동안 인가하여 저저항 상태인 셋을 기록하는 것을 특징으로 하는 상변화 메모리 구동 방식.
  2. 제1항에 있어서, 상기 셋 전류의 범위는 30 - 50㎂이고, 상기 리셋 전류의 범위는 60 - 200㎂인 것을 특징으로 하는 상변화 메모리 구동 방식.
  3. 제1항에 있어서, 상기 리셋일 때의 상기 상변화막의 저항은 6 - 20kΩ인 것을 특징으로 하는 상변화 메모리 구동 방식.
  4. 제1항에 있어서, 상기 리셋과 셋의 저항 변화 비율이 1.5 - 3의 센싱 마진(sensing margin)을 이용한 스위치 방식인 것을 특징으로 하는 상변화 메모리 구동 방식.
  5. 제1항에 있어서, 상기 리셋 전류와 셋 전류의 상승과 하강 시간은 1 - 4㎱인 것을 특징으로 하는 상변화 메모리 구동 방식.
  6. 제1항에 있어서, 상기 상변화막에 상기 리셋과 셋을 읽어내기 위해 각각 3 - 6㎂의 전류를 5 - 10㎱ 동안 인가하는 것을 특징으로 하는 상변화 메모리 구동 방식.
  7. 메모리 셀의 결정질 상변화막에 30 - 50㎂의 전류를 인가하여 저항이 4 - 6 kΩ인 셋(set)을 기록하고, 상기 상변화막에 60 - 200㎂의 전류를 인가하여 상기 셋보다 저항이 증가된 리셋(reset)을 기록하는 것을 특징으로 하는 상변화 메모리 구동 방식.
  8. 제7항에 있어서, 상기 리셋과 셋의 저항 변화 비율을 1.5 - 3의 센싱 마진(sensing margin)을 이용한 스위치 방식으로 감지하는 것을 특징으로 하는 상변화 메모리 구동 방식.
  9. 제7항에 있어서, 상기 리셋과 셋을 읽어내는 전류와 시간의 범위는 각각 3 - 6㎂ , 5 - 10㎱로 하는 것을 특징으로 하는 상변화 메모리 구동 방식.
  10. 제7항에 있어서, 상기 상변화막에 상기 리셋과 셋을 기록하는 시간의 범위는 10 - 100㎱인 것을 특징으로 하는 상변화 메모리 구동 방식.
  11. 상부전극 콘택과 하부전극 콘택 사이에 개재된 상변화막을 구비한 메모리 셀에 있어서, 메모리 셀의 결정질 상변화막에 국부적으로 비정질 핵이 형성되어 초기 저항이 4 - 6kΩ인 상태가 셋(set)으로, 상기 비정질 핵의 개수 및 단위면적당 부피가 상기 셋보다 증가되어 저항이 6 - 20kΩ인 상태가 리셋(reset)으로 정의된 것을 특징으로 하는 상변화 메모리.
  12. 제11항에 있어서, 상기 상변화막에 상기 리셋과 셋을 기록하는 전류와 시간의 범위는 각각 10 - 200㎂, 10 - 100㎱인 것을 특징으로 하는 상변화 메모리.
  13. 제11항에 있어서, 상기 상변화막에 상기 셋을 기록하는 전류의 범위는 30 - 50 ㎂이고, 상기 리셋을 기록하는 전류의 범위는 60 - 200㎂인 것을 특징으로 하는 상변화 메모리.
  14. 제11항에 있어서, 상기 상변화막에 상기 리셋과 셋을 기록하기 위해 전류를 흘려주는 상기 하부전극 콘택의 크기가 40 - 70nm인 것을 특징으로 하는 상변화 메모리.
  15. 제11항에 있어서, 상기 상변화막에 상기 리셋과 셋을 기록하는 전류의 상승과 하강시간은 1 - 4㎱인 것을 특징으로 하는 상변화 메모리.
  16. 제11항에 있어서, 상기 상변화막에 상기 리셋과 셋을 읽어내는 전류와 시간의 범위는 각각 3 - 6㎂ , 5 - 10㎱인 것을 특징으로 하는 상변화 메모리.
KR10-2003-0021419A 2003-04-04 2003-04-04 저전류 고속 상변화 메모리 및 그 구동 방식 KR100498493B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2003-0021419A KR100498493B1 (ko) 2003-04-04 2003-04-04 저전류 고속 상변화 메모리 및 그 구동 방식
US10/807,077 US6967865B2 (en) 2003-04-04 2004-03-23 Low-current and high-speed phase-change memory devices and methods of driving the same
JP2004107242A JP2004311015A (ja) 2003-04-04 2004-03-31 低電流高速相変化メモリ素子及びその駆動方法
CNB2004100321884A CN100470870C (zh) 2003-04-04 2004-04-05 低电流和高速相变存储设备及用于驱动这种设备的方法
US11/204,951 US7130214B2 (en) 2003-04-04 2005-08-16 Low-current and high-speed phase-change memory devices and methods of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0021419A KR100498493B1 (ko) 2003-04-04 2003-04-04 저전류 고속 상변화 메모리 및 그 구동 방식

Publications (2)

Publication Number Publication Date
KR20040087153A KR20040087153A (ko) 2004-10-13
KR100498493B1 true KR100498493B1 (ko) 2005-07-01

Family

ID=33128955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0021419A KR100498493B1 (ko) 2003-04-04 2003-04-04 저전류 고속 상변화 메모리 및 그 구동 방식

Country Status (4)

Country Link
US (2) US6967865B2 (ko)
JP (1) JP2004311015A (ko)
KR (1) KR100498493B1 (ko)
CN (1) CN100470870C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227655B2 (en) 2018-07-09 2022-01-18 SK Hynix Inc. Semiconductor memory device including a control circuit for controlling a read operation

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040257848A1 (en) * 2003-06-18 2004-12-23 Macronix International Co., Ltd. Method for adjusting the threshold voltage of a memory cell
DE102004039977B4 (de) * 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
US7858980B2 (en) * 2004-03-01 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced active area in a phase change memory structure
US7423897B2 (en) * 2004-10-01 2008-09-09 Ovonyx, Inc. Method of operating a programmable resistance memory array
JP2008518373A (ja) * 2004-10-21 2008-05-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 相変化メモリセルを有する集積回路および相変化メモリセルのアドレス指定方法
US7272037B2 (en) * 2004-10-29 2007-09-18 Macronix International Co., Ltd. Method for programming a multilevel phase change memory device
US7646630B2 (en) * 2004-11-08 2010-01-12 Ovonyx, Inc. Programmable matrix array with chalcogenide material
JP4783002B2 (ja) * 2004-11-10 2011-09-28 株式会社東芝 半導体メモリ素子
US8049202B2 (en) 2004-12-02 2011-11-01 Samsung Electronics Co., Ltd. Phase change memory device having phase change material layer containing phase change nano particles
EP1667244B1 (en) * 2004-12-02 2011-01-26 Samsung Electronics Co., Ltd. Method of fabricating phase change memory device having phase change material layer containing phase change nano particles
KR100827653B1 (ko) * 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
KR100657944B1 (ko) * 2005-01-12 2006-12-14 삼성전자주식회사 상전이 램 동작 방법
EP1684352B1 (en) * 2005-01-21 2008-09-17 STMicroelectronics S.r.l. Phase-change memory device and manufacturing process thereof
US7391642B2 (en) * 2005-01-25 2008-06-24 Intel Corporation Multilevel programming of phase change memory cells
JP4591821B2 (ja) * 2005-02-09 2010-12-01 エルピーダメモリ株式会社 半導体装置
KR100668333B1 (ko) 2005-02-25 2007-01-12 삼성전자주식회사 Ｐｒａｍ 소자 및 그 제조방법
JP4955218B2 (ja) * 2005-04-13 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置
KR100650735B1 (ko) * 2005-05-26 2006-11-27 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100650752B1 (ko) * 2005-06-10 2006-11-27 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US20060284156A1 (en) * 2005-06-16 2006-12-21 Thomas Happ Phase change memory cell defined by imprint lithography
US7460389B2 (en) * 2005-07-29 2008-12-02 International Business Machines Corporation Write operations for phase-change-material memory
KR100682969B1 (ko) * 2005-08-04 2007-02-15 삼성전자주식회사 상변화 물질, 이를 포함하는 상변화 램과 이의 제조 및 동작 방법
US7679950B2 (en) * 2005-08-24 2010-03-16 Infineon Technologies Ag Integrated circuit having a switch
TWI291745B (en) 2005-11-30 2007-12-21 Ind Tech Res Inst Lateral phase change memory with spacer electrodes and method of manufacturing the same
US20070171705A1 (en) * 2005-12-15 2007-07-26 Parkinson Ward D Writing phase change memories
JP4591833B2 (ja) * 2006-01-17 2010-12-01 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法
US8134866B2 (en) * 2006-04-06 2012-03-13 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
KR100764738B1 (ko) * 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템
KR100871880B1 (ko) * 2006-05-30 2008-12-03 삼성전자주식회사 상 변화 메모리 장치의 메모리 셀 내의 상 변화 물질의일부를 리셋하기 위한 리셋 전류를 감소시키는 방법 및 상변화 메모리 장치
DE102006026718A1 (de) * 2006-06-08 2007-12-13 Infineon Technologies Ag Verfahren zum Erzeugen einer Speichervorrichtung mit mindestens einer Speicherzelle, insbesondere einer Phasenwechselspeicherzelle und Speichervorrichtung
US7626858B2 (en) * 2006-06-09 2009-12-01 Qimonda North America Corp. Integrated circuit having a precharging circuit
US7397689B2 (en) * 2006-08-09 2008-07-08 Micron Technology, Inc. Resistive memory device
EP1895541A1 (en) * 2006-09-01 2008-03-05 STMicroelectronics S.r.l. Method for reading phase change memories and phase change memory
JP2008078183A (ja) * 2006-09-19 2008-04-03 Elpida Memory Inc 相変化メモリ装置および相変化メモリ装置の製造方法
US7505348B2 (en) * 2006-10-06 2009-03-17 International Business Machines Corporation Balanced and bi-directional bit line paths for memory arrays with programmable memory cells
US7388771B2 (en) * 2006-10-24 2008-06-17 Macronix International Co., Ltd. Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states
US8130536B2 (en) * 2006-11-09 2012-03-06 Micron Technology, Inc. Read window in chalcogenide semiconductor memories
US7619917B2 (en) * 2006-11-28 2009-11-17 Qimonda North America Corp. Memory cell with trigger element
KR101131137B1 (ko) * 2006-11-30 2012-04-03 삼성전자주식회사 확산 방지막을 포함하는 상변화 메모리 소자 및 그제조방법
US7447062B2 (en) * 2007-03-15 2008-11-04 International Business Machines Corproation Method and structure for increasing effective transistor width in memory arrays with dual bitlines
US7859036B2 (en) * 2007-04-05 2010-12-28 Micron Technology, Inc. Memory devices having electrodes comprising nanowires, systems including same and methods of forming same
US20080270811A1 (en) * 2007-04-26 2008-10-30 Super Talent Electronics Inc. Fast Suspend-Resume of Computer Motherboard Using Phase-Change Memory
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
DE102008021093A1 (de) 2007-04-30 2008-11-06 Samsung Electronics Co., Ltd., Suwon Mehrpegelzellen-Phasenänderungsspeicher mit Vor-Leseoperations-Widerstandsdriftausgleich, Speichersysteme mit solchen Speichern und Verfahren zum Lesen von Speichern
CN101743649B (zh) * 2007-05-01 2013-04-24 校际微电子中心 非易失性存储器件
KR100857466B1 (ko) 2007-05-16 2008-09-08 한국전자통신연구원 안티몬-아연 합금을 이용한 상변화형 비휘발성 메모리 소자및 이의 제조방법
US8125821B2 (en) * 2007-06-01 2012-02-28 Infineon Technologies Ag Method of operating phase-change memory
KR100914267B1 (ko) * 2007-06-20 2009-08-27 삼성전자주식회사 가변저항 메모리 장치 및 그것의 형성방법
JP5216254B2 (ja) * 2007-06-22 2013-06-19 株式会社船井電機新応用技術研究所 メモリ素子アレイ
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
KR100882119B1 (ko) * 2007-07-24 2009-02-05 주식회사 하이닉스반도체 상 변화 메모리 장치의 구동 방법
US7755935B2 (en) * 2007-07-26 2010-07-13 International Business Machines Corporation Block erase for phase change memory
US7593278B2 (en) * 2007-08-21 2009-09-22 Seagate Technology Llc Memory element with thermoelectric pulse
KR101390337B1 (ko) * 2007-09-13 2014-04-29 삼성전자주식회사 멀티-레벨 상변환 메모리 장치, 그것의 프로그램 방법,그리고 그것을 포함한 메모리 시스템
TWI367485B (en) * 2007-09-21 2012-07-01 Higgs Opl Capital Llc Device controlling phase change storage element and method of increasing reliability of phase change storage element
US7890892B2 (en) * 2007-11-15 2011-02-15 International Business Machines Corporation Balanced and bi-directional bit line paths for memory arrays with programmable memory cells
KR101291222B1 (ko) * 2007-11-29 2013-07-31 삼성전자주식회사 상변화 메모리 소자의 동작 방법
US7889536B2 (en) * 2007-12-17 2011-02-15 Qimonda Ag Integrated circuit including quench devices
US8217380B2 (en) * 2008-01-09 2012-07-10 International Business Machines Corporation Polysilicon emitter BJT access device for PCRAM
US7760546B2 (en) * 2008-02-28 2010-07-20 Qimonda North America Corp. Integrated circuit including an electrode having an outer portion with greater resistivity
US7990761B2 (en) 2008-03-31 2011-08-02 Ovonyx, Inc. Immunity of phase change material to disturb in the amorphous phase
US7701750B2 (en) * 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US7929336B2 (en) * 2008-06-11 2011-04-19 Qimonda Ag Integrated circuit including a memory element programmed using a seed pulse
US8036014B2 (en) * 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US8456880B2 (en) * 2009-01-30 2013-06-04 Unity Semiconductor Corporation Multiple layers of memory implemented as different memory technology
US8031518B2 (en) * 2009-06-08 2011-10-04 Micron Technology, Inc. Methods, structures, and devices for reducing operational energy in phase change memory
US8203134B2 (en) * 2009-09-21 2012-06-19 Micron Technology, Inc. Memory devices with enhanced isolation of memory cells, systems including same and methods of forming same
US8233317B2 (en) * 2009-11-16 2012-07-31 International Business Machines Corporation Phase change memory device suitable for high temperature operation
US8129268B2 (en) 2009-11-16 2012-03-06 International Business Machines Corporation Self-aligned lower bottom electrode
WO2011080770A1 (en) * 2009-12-29 2011-07-07 Ferdinando Bedeschi Use of decreasing verify currents in a set programming cycle of a phase change memory
US8634235B2 (en) 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
US8194441B2 (en) 2010-09-23 2012-06-05 Micron Technology, Inc. Phase change memory state determination using threshold edge detection
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8374019B2 (en) 2011-01-05 2013-02-12 Macronix International Co., Ltd. Phase change memory with fast write characteristics
CN102610747B (zh) * 2011-01-20 2014-07-02 中国科学院微电子研究所 提高非易失性电阻转变存储器均一性的方法
US8891293B2 (en) 2011-06-23 2014-11-18 Macronix International Co., Ltd. High-endurance phase change memory devices and methods for operating the same
KR101887109B1 (ko) 2011-08-22 2018-09-11 삼성전자주식회사 저항 변화 메모리 장치 및 그에 따른 전류 트리밍 방법
JP5634367B2 (ja) 2011-09-26 2014-12-03 株式会社東芝 半導体記憶装置
US9001550B2 (en) 2012-04-27 2015-04-07 Macronix International Co., Ltd. Blocking current leakage in a memory array
US8971089B2 (en) * 2012-06-27 2015-03-03 Intel Corporation Low power phase change memory cell
US8877628B2 (en) 2012-07-12 2014-11-04 Micron Technologies, Inc. Methods of forming nano-scale pores, nano-scale electrical contacts, and memory devices including nano-scale electrical contacts, and related structures and devices
KR20140029814A (ko) * 2012-08-30 2014-03-11 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 구동 방법
US8964442B2 (en) 2013-01-14 2015-02-24 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US9384831B2 (en) * 2014-05-29 2016-07-05 Intel Corporation Cross-point memory single-selection write technique
US9159412B1 (en) * 2014-07-15 2015-10-13 Macronix International Co., Ltd. Staggered write and verify for phase change memory
JP6388422B2 (ja) 2014-07-24 2018-09-12 ホアウェイ・テクノロジーズ・カンパニー・リミテッド 相変化メモリのデータ記憶方法及び制御装置
CN105453182A (zh) * 2014-07-24 2016-03-30 华为技术有限公司 相变存储器的数据存储方法及控制装置
US9779810B2 (en) 2015-09-11 2017-10-03 Macronix International Co., Ltd. Adjustable writing circuit
US11416323B2 (en) * 2019-12-20 2022-08-16 Advanced Micro Devices, Inc. Defense mechanism for non-volatile memory based main memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0445583A (ja) * 1990-06-13 1992-02-14 Casio Comput Co Ltd 相転移型メモリ素子およびその製造方法
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
JP4025527B2 (ja) * 2000-10-27 2007-12-19 松下電器産業株式会社 メモリ、書き込み装置、読み出し装置およびその方法
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
EP1326254B1 (en) * 2001-12-27 2009-02-25 STMicroelectronics S.r.l. Architecture of a phase-change nonvolatile memory array
US6831856B2 (en) * 2002-09-23 2004-12-14 Ovonyx, Inc. Method of data storage using only amorphous phase of electrically programmable phase-change memory element
US6867425B2 (en) * 2002-12-13 2005-03-15 Intel Corporation Lateral phase change memory and method therefor
KR100532462B1 (ko) * 2003-08-22 2005-12-01 삼성전자주식회사 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
KR100558548B1 (ko) * 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
JP4646636B2 (ja) * 2004-02-20 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7423897B2 (en) * 2004-10-01 2008-09-09 Ovonyx, Inc. Method of operating a programmable resistance memory array

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227655B2 (en) 2018-07-09 2022-01-18 SK Hynix Inc. Semiconductor memory device including a control circuit for controlling a read operation

Also Published As

Publication number Publication date
US7130214B2 (en) 2006-10-31
JP2004311015A (ja) 2004-11-04
US20050275433A1 (en) 2005-12-15
US20040202017A1 (en) 2004-10-14
CN100470870C (zh) 2009-03-18
US6967865B2 (en) 2005-11-22
KR20040087153A (ko) 2004-10-13
CN1536688A (zh) 2004-10-13

Similar Documents

Publication Publication Date Title
KR100498493B1 (ko) 저전류 고속 상변화 메모리 및 그 구동 방식
Cho et al. A 0.18-/spl mu/m 3.0-V 64-Mb nonvolatile phase-transition random access memory (PRAM)
US7646633B2 (en) Method for programming phase-change memory and method for reading date from the same
Bedeschi et al. 4-Mb MOSFET-selected phase-change memory experimental chip
Redaelli et al. Electronic switching effect and phase-change transition in chalcogenide materials
Chen et al. An access-transistor-free (0T/1R) non-volatile resistance random access memory (RRAM) using a novel threshold switching, self-rectifying chalcogenide device
US7436695B2 (en) Resistive memory including bipolar transistor access devices
US7515461B2 (en) Current compliant sensing architecture for multilevel phase change memory
KR100851940B1 (ko) 저항성 메모리용 기록 회로
Bedeschi et al. 4-Mb MOSFET-selected/spl mu/trench phase-change memory experimental chip
US7116593B2 (en) Storage device
US7511984B2 (en) Phase change memory
US6750469B2 (en) Phase change nonvolatile storage device and drive circuit
US7660152B2 (en) Method and apparatus for implementing self-referencing read operation for PCRAM devices
JP3454821B2 (ja) 電気的に消去可能な、直接重ね書き可能なマルチビット単セルメモリ素子およびそれらから作製したアレイ
CN111816238B (zh) 阻变存储器件
JP2008276928A (ja) プリ読み出し動作抵抗移動回復を有するマルチプルレベルセル相変化メモリ装置、そのメモリ装置を搭載したメモリシステム、そのメモリ装置を読み出す方法
US20070279975A1 (en) Refreshing a phase change memory
US20070183189A1 (en) Memory having nanotube transistor access device
JP4966311B2 (ja) 半導体集積回路装置
JP5103470B2 (ja) 半導体装置およびその製造方法
Varesi et al. Advances in phase change memory technology
Horii et al. A 0.24 µm PRAM Cell Technology Using N-Doped GeSbTe Films
Czubatyj et al. Properties of small pore Ovonic memory devices
Yifeng et al. A Si 2 Sb 2 Te 5 phase change memory featuring 27F2 cell size and ultra low writing current

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 15