CN105453182A - 相变存储器的数据存储方法及控制装置 - Google Patents

相变存储器的数据存储方法及控制装置 Download PDF

Info

Publication number
CN105453182A
CN105453182A CN201480042541.9A CN201480042541A CN105453182A CN 105453182 A CN105453182 A CN 105453182A CN 201480042541 A CN201480042541 A CN 201480042541A CN 105453182 A CN105453182 A CN 105453182A
Authority
CN
China
Prior art keywords
data
pulse signal
stored
memory cell
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480042541.9A
Other languages
English (en)
Inventor
李震
何强
缪向水
徐荣刚
赵俊峰
张树杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN105453182A publication Critical patent/CN105453182A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种相变存储器的数据存储方法及控制装置。该相变存储器的数据存储方法，包括：获取待存储数据，该待存储数据为多位数据(S101)；根据该待存储数据，产生擦脉冲信号和写脉冲信号，该写脉冲信号为包括至少两个连续脉冲的信号，该至少两个连续脉冲的幅值相同，且该至少两个连续脉冲的幅值为根据该待存储数据而确定的值(S102)；将该擦脉冲信号施加至该相变存储器的存储单元使该存储单元变为晶态(S103)；将该写脉冲信号施加至该存储单元使该存储单元变为第一电阻值的非晶态，以通过所述存储单元的第一电阻值的非晶态表征所述待存储数据(S104)。可解决多值存储时的热串扰问题。

Description

相变存储器的数据存储方法及控制装置
技术领域
本发明实施例涉及数据存储技术， 尤其涉及一种相变存储器的数据存储 方法及控制装置。 背景技术
相变存储器（Phase Change Memory, 简称 PCM)是目前发展最快的一种 新型非挥发性存储器， 它利用相变材料在晶态和非晶态时表征的不同电阻值 来存储对应的数据， 广泛应用于可重写的光盘 （Compact Disc, 简称 CD) 和 数字多功能光盘 （Digital Versatile Disc, 简称 DVD) 上。 为适应海量信息存 储的要求， 对相变存储器的高密度存储研究显得尤为重要。 实现高密度相变 存储器的传统方法包括： 减小相变单元面积和减小外围电路面积。 前者需要 对器件结构进行改进以及受到光刻尺寸的限制，后者需对集成电路设计优化。
为了克服上述问题， 多值存储技术应用而生。 多值存储技术， 有别于传 统的二值存储方法，能够充分利用相变材料在晶态和非晶态之间电阻的差异， 在一个存储单元上实现至少 2位 （b ) 的数据存储。 现有技术中， 实现相变 存储器的多值存储方法一般包括： 擦除过程 （SET) 及写入过程 （RESET) 。 擦除过程， 是对该相变存储器的存储单元施加一个低幅值长脉宽的脉冲， 使 该存储单元变为稳定的低阻晶态。 写入过程， 是对存储单元施加一个高幅值 窄脉宽的单脉冲， 使该存储单元变为高阻的非晶态， 由于相变存储器的存储 单元的电阻值根据施加的编程脉冲的宽度和幅值而改变， 因此通过给存储单 元施加具有不同幅值不同脉宽的单脉冲，可以实现具有不同电阻值的非晶态， 该不同电阻值的非晶态， 对应不同的存储状态， 从而实现相变存储器的多值 存储。
现有技术中采用高幅值窄脉宽的单脉冲来实现多值存储， 然而， 高幅值 窄脉宽的单脉冲施加到相变存储器的存储单元，会使得存储单元的温升过快， 产生热串扰问题。 发明内容
本发明实施例提供一种相变存储器的数据存储方法及控制装置， 以解决 现有技术实现中实现相变存储器的多值存储时产生的热串扰问题。
第一方面， 本发明实施例提供一种相变存储器的数据存储方法， 包括： 获取待存储数据， 所述待存储数据为多位数据；
根据所述待存储数据， 产生擦脉冲信号和写脉冲信号； 其中， 所述写脉 冲信号为包括至少两个连续脉冲的信号，所述至少两个连续脉冲的幅值相同， 且所述至少两个连续脉冲的幅值为根据所述待存储数据而确定的值；
将所述擦脉冲信号施加至所述相变存储器的存储单元使所述存储单元变 为晶态；
将所述写脉冲信号施加至所述存储单元使所述存储单元变为第一电阻值 的非晶态， 所述第一电阻值的大小与所述至少两个连续脉冲的幅值满足特定 函数关系， 以通过所述存储单元的第一电阻值的非晶态表征所述待存储数据。
根据第一方面， 在第一方面的第一种可能实现方式中， 所述方法还包括： 确定所述待存储数据是否为所述多位数据中的最大数据或最小数据； 所述根据所述待存储数据， 产生擦脉冲信号和写脉冲信号包括： 当所述待存储数据不为所述多位数据中的最大数据或最小数据时， 根据 所述待存储数据， 产生所述擦脉冲信号和所述写脉冲信号。
根据第一方面的第一种可能实现方式， 在第二种可能实现的方式中， 所 述方法还包括：
当所述待存储数据为所述多位数据中的最大数据或最小数据时， 根据所 述待存储数据产生所述擦脉冲信号， 将所述擦脉冲信号施加至所述存储单元 使所述存储单元变为晶态， 以通过所述存储单元的晶态表征所述待存储数据。
根据第一方面至第一方面的第二种可能实现方式中任一一种， 在第三种 可能实现的方式中， 所述至少两个连续脉冲的脉宽相同。
根据第一方面的第三种可能实现的方式， 在第四种可能实现的方式中， 所述至少两个连续脉冲的脉宽范围为 30ns-50ns。
根据第一方面至第一方面的第四种可能实现方式中任一一种， 在第五种 可能实现的方式中， 所述至少两个连续脉冲之间的间隔范围为 5ns-15ns。 根据第一方面至第一方面的第五种可能实现方式中任一一种， 在第六种 可能实现的方式中， 所述擦脉冲信号和所述写脉冲信号为电压信号； 或者， 所述擦脉冲信号和所述写脉冲信号为电流信号。
根据第一方面的第六种可能实现方式， 在第七种可能实现的方式中， 所 述写脉冲信号为包括至少两个连续脉冲的电压信号， 且所述至少两个连续脉 冲的幅值范围为 0.5v-1.5v。
第二方面， 本发明实施例还提供一种相变存储器的控制装置， 包括： 获取模块， 用于获取待存储数据， 所述待存储数据为多位数据； 生成模块， 用于根据所述待存储数据， 产生擦脉冲信号和写脉冲信号； 其中， 所述写脉冲信号为包括至少两个连续脉冲的信号， 所述至少两个连续 脉冲的幅值相同， 且所述至少两个连续脉冲的幅值为根据所述待存储数据而 确定的值；
控制模块， 用于将所述擦脉冲信号施加至所述相变存储器的存储单元使 所述存储单元变为晶态， 将所述写脉冲信号施加至所述存储单元使所述存储 单元变为第一电阻值的非晶态， 所述第一电阻值的大小与所述至少两个连续 脉冲的幅值满足特定函数关系， 以通过所述存储单元的第一电阻值的非晶态 表征所述待存储数据。
根据第二方面， 在第二方面的第一种可能实现的方式中， 所述控制装置 还包括：
判断模块， 用于确定所述待存储数据是否为所述多位数据中的最大数据 或最小数据；
所述生成模块， 还用于当所述待存储数据不为所述多位数据中的最大数 据或最小数据时， 根据所述待存储数据， 产生所述擦脉冲信号和所述写脉冲 信号。
根据第二方面的第一种可能实现的方式， 在第二种可能实现的方式中， 所述生成模块， 还用于当所述待存储数据为所述多位数据中的最大数据或最 小数据时， 根据所述待存储数据产生擦脉冲信号；
所述控制模块， 还用于将所述擦脉冲信号施加至所述存储单元使所述存 储单元变为晶态， 以通过所述存储单元的晶态表征所述待存储数据。
第三方面， 本发明实施例还提供一种相变存储器的控制装置， 包括处理 器、 控制总线； 所述处理器通过所述控制总线与所述相变存储器的存储单元 相连接；
所述处理器， 用于执行上述任一所述的相变存储器的数据存储方法， 并 通过所述控制总线控制所述存储单元进行数据存储。
第四方面， 本发明实施例还提供一种计算机可读介质， 包括计算机执行 指令， 以供计算机的处理器进行读取并执行， 所述计算机执行指令包括上述 任一所述的相变存储器的数据存储方法对应的计算机指令。
本发明实施例提供的相变存储器的数据存储方法及控制装置， 根据待存 储数据生成包括至少两个连续脉冲的写脉冲信号， 并将该写脉冲信号施加至 变相存储器的存储单元， 使该存储单元变为与该待存储数据对应电阻值的非 晶态来表征该待存储数据， 实现单个存储单元的多值存储， 由于该写脉冲信 号包括至少两个连续脉冲， 能够降低该存储单元的单次温度增加， 减轻由于 热量过大所引起的热串扰问题。 附图说明 为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实 施例或现有技术描述中所需要使用的附图作一简单地介绍， 显而易见地， 下 面描述中的附图是本发明的一些实施例， 对于本领域普通技术人员来讲， 在 不付出创造性劳动性的前提下， 还可以根据这些附图获得其他的附图。 图 1为本发明实施例一所提供的相变存储器的数据存储方法的流程图； 图 2为本发明实施例二所提供的相变存储器的数据存储方法的流程图； 图 3为本发明实施例三所提供的相变存储器的数据存储方法的流程图 图 4为相变存储器的存储单元的电路连接示意图；
图 5为本发明实施例四所提供的相变存储器的数据存储方法的流程图； 图 6为本发明实施例五所提供的相变存储器的控制装置的结构示意图； 图 7为本发明实施例六所提供的相变存储器的控制装置与相变存储器的 连接示意图；
图 8为本发明实施例七所提供的计算机可读介质的结构示意图。 具体实施方式 为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例中的附图， 对本发明实施例中的技术方案进行清楚、 完整地描述， 显然， 所描述的实施例是本发明一部分实施例， 而不是全部的实施例。 基于 本发明中的实施例， 本领域普通技术人员在没有作出创造性劳动前提下所获 得的所有其他实施例， 都属于本发明保护的范围。
本实施例提供一种相变存储器的数据存储方法， 可以根据多位的待存储 数据产生写脉冲信号， 该写脉冲信号为包括至少两个连续脉冲的信号， 该至 少两个连续脉冲的幅值相同， 且该至少两个连续脉冲的幅值需要根据该多位 的待存储数据来确定， 从而通过将该写脉冲信号施加至存储单元， 可使得该 存储单元变为第一电阻值的非晶态， 第一电阻值的大小与写脉冲信号的幅值 有关， 因而通过不同幅值的写脉冲信号可使得该存储单元获得不同电阻值的 非晶态以分别记录不同的多位数据， 实现单个存储单元的多值存储； 上述过 程中， 由于写脉冲信号为包括至少两个连续脉冲的信号， 与现有技术相比， 能够有效减小写脉冲信号的幅值， 降低单次施加脉冲对该存储单元的温度增 力口， 从而解决现有技术中采用高幅值窄脉宽的单脉冲实现的多值存储产生的 热串扰问题。 图 1为本发明实施例一所提供的相变存储器的数据存储方法的 流程图。 如图 1所示， 该方法具体包括如下歩骤：
歩骤 101、 获取待存储数据， 该待存储数据为多位数据。
该多位数据可以为多位二进制数据。 该待存储数据可以为接收外部输入 的数据， 也可以为预先配置在该相变存储器的存储单元内部的数据， 还可以 为根据预先配置的数据产生规则所生产的数据。若该待存储数据为 n位数据， 则该待存储数据可以为 2Λη个数据中任一一个数据。
歩骤 102、 根据该待存储数据， 产生擦脉冲信号和写脉冲信号， 该写脉 冲信号为包括至少两个连续脉冲的信号， 该至少两个连续脉冲的幅值相同， 且该至少两个连续脉冲的幅值为根据该待存储数据而确定的值。
在本发明实施例中， 可以利用变相存储器的存储单元处于不同电阻值来 表征不同的待存储数据。 由于存储单元的电阻值与该存储单元的相变材料层 的非晶化程度密切相关， 而非晶化程度取决于相变材料层的温度， 施加具有 不同参数的电脉冲可以把相变材料加热到不同的温度， 因此， 可以根据不同 的待存储数据， 产生不同幅值的写脉冲信号， 使得存储单元处于不同电阻值 的非晶态， 以存储不同的待存储数据， 实现多值存储。 而当写脉冲信号为包 括至少两个连续脉冲的信号时， 能够降低单次施加脉冲对该存储单元的温度 增加， 从而解决现有技术中采用高幅值窄脉宽的单脉冲实现的多值存储产生 的热串扰问题。
具体地， 该至少两个连续脉冲的幅值可以相同， 且该至少两个连续脉冲 的幅值可以根据该待存储数据来确定。例如，可以将预设的幅值范围进行 2Λη 等分的划分， 并按照该待存储数据在 2 个数据中的大小位置， 确定至少两 个连续脉冲的幅值。 也就是说， 相邻的该待存储数据对应的幅值为相邻等分 对应的幅值。 需要说明的是， 实际应用情况中， 相邻的该待存储数据对应的 该至少两个连续脉冲的幅值还需根据该至少两个连续脉冲的个数、 单个脉冲 的脉宽及相邻脉冲间的间隔进行微调。 具体来说， 若该至少两个连续脉冲的 个数较多， 则对应的幅值较小， 对应的， 若该至少两个连续脉冲的个数较小， 则该对应的幅值则较大； 若该单个脉冲的脉宽较宽， 则对应的幅值较小， 若 该单个脉冲的脉宽较窄， 则对应的幅值较大； 若其相邻脉冲的间隔较小， 则 对应的幅值较大， 若相邻脉冲的间隔较大则对应的幅值较小。
又例如， 该至少两个连续脉冲的幅值还可以是根据该待存储数据通过预 设的数据写脉冲幅值对应关系表所获得的值。 若该待存储数据为 η位数据， 则该预设的数据写脉冲幅值对应关系表至少包括 2Λη个数据各自对应的写脉 冲幅值。 该预设的数据写脉冲幅值对应关系表中 2 个数据各自对应的写脉 冲幅值， 可以是在该歩骤 102之前， 可根据该待存储数据的位数， 分别对该 待存储数据的所有数据进行测试实验， 从而获得存储该些数据对对应的非晶 态的电阻值所需的脉冲幅值， 并将该些待存储数据及其对应的脉冲幅值进行 保存获得该数据写脉冲对应关系表。
歩骤 103、 将该擦脉冲信号施加至该相变存储器的存储单元使该存储单 元变为晶态。
由于在初始状态下， 该存储单元多为非晶态。 为保证表征待存储数据的 非晶态电阻值的稳定性及准确性， 需对该存储单元施加该擦脉冲信号， 使得 该存储单元位于稳定的晶态。 通常情况下， 该存储单元位于晶态时的电阻值 小于该存储单元位于非晶态时的电阻值。 具体地， 该擦脉冲信号可包括至少一个低幅值长脉宽的脉冲的信号。 若 该擦脉冲信号为包括一个脉冲的信号， 则该一个脉冲的幅值可以小于预设幅 值， 该预设幅值可以为将该存储单元的相变材料层加热至熔点温度所对应的 脉冲幅值。 该擦脉冲的脉宽大于根据小于该预设幅值的脉冲， 将该存储单元 的相变材料加热至晶化温度所需的时间。 该擦脉冲信号所包括的脉冲的幅值 可以为 0.5v-1.5v之间， 该擦脉冲信号所包括的脉冲的脉宽可以为 100-300ns 之间。 由于将该存储单元的相变材料层加热至熔点温度所需要的热量固定， 若该擦脉冲信号包括至少两个连续脉冲， 则该擦脉冲信号的脉冲幅值小于该 擦脉冲信号包括一个脉冲时所对应的脉冲幅值。 该擦脉冲信号的脉冲幅值及 脉冲的具体个数， 可根据该存储单元的相变材料层的材料或该存储单元的内 部结构确定。 举例来说， 如该擦脉冲信号包括一个脉冲的信号， 则该擦脉冲 信号可以包括幅值为 l .lv, 脉宽为 300ns的电脉冲的信号。
歩骤 104、 将该写脉冲信号施加至该存储单元使该存储单元变为第一电 阻值的非晶态， 该第一电阻值的大小与该至少两个连续脉冲的幅值满足特定 函数关系， 以通过该存储单元的第一电阻值的非晶态表征该待存储数据。
对该存储单元施加该写脉冲信号， 使得该相变材料层变为第一电阻值的 非晶态， 具体地， 通过该写脉冲信号产生的焦耳热对该存储单元的相变材料 层进行加热， 将该相变材料层加热至熔点温度以上， 并迅速冷却至晶化温度 以下， 使得该相变材料层变为第一电阻值的非晶态， 该第一电阻值的大小与 该至少两个连续脉冲的幅值满足特定函数关系。 此时， 该第一电阻值的大小 大于该存储单元为晶态时的电阻值。
具体地，该存储单元非晶态的电阻值 R与相变材料层的非晶化率 Ca密切 相关， 且满足如下公式 ( 1 ) ： R = (l - Ca )Rc。 + CaRa。 ( 1 ) 。 该公式 （1 ) 中 R 表示存储单元非晶态的电阻值， ^表示相变材料层的非晶化率， ^和 。分 别是相变单元完全晶态和完全非晶态时的电阻值。 对于特定材料的相变材料 层具有固定的 。和 。， 可预先根据实验获得。
该非晶化率 Ca实际为该相变材料层的非晶化区域的体积 V。与该相变 材料层总体积 VOTr的比值， 可表示为如下公式 （2 ) ：
( 2 ) 。 该相变材料层的非晶化区域的体积 V。可根据该相变材料层的晶化与 非晶化的临界温度 Ta， 及该相变材料层的熔点温度 Tm,通过如下公式（3 ) 确定 ( 3 ) 。 对于某一相变存储器， 其存储单元的相变材料层的材料是已知且确 定， 那么， 该相变材料层的熔点温度 rm即为已知的。
对于， 相变材料层的晶化与非晶化的临界温度 ， 可根据施加至该相 变材料层的热量， 也就是施加的写脉冲产生的焦耳热采用如下公式 （4 ) 获得： a J C ( 4 ) 。 上述， Wd为耗散功率， 即功率的耗损， 而^为施加的写脉冲信号产 生的焦耳热， 可根据该写脉冲信号的幅值等参数获得。 因而， 该存储单元 非晶态的电阻值， 即该第一电阻值的大小， 与施加的写脉冲信号的脉冲幅 值， 即该至少两个连续脉冲的幅值满足上述函数关系。
具体地， 由于该写脉冲信号的脉冲幅值是根据该待存储数据确定的， 因 而对于不同的待存储数据其对应的该写脉冲信号的脉冲幅值不同。 将该具有 不同幅值的写脉冲信号施加至该存储单元所产生的热量不同， 该存储单元的 相变材料层所加热的温度必然不同， 不同温度所获得的非晶态的电阻值也不 同。 该具有不同电阻值的非晶态的该存储单元可分别用于表征不同的该待存 储数据。 施加该具有不同幅值的写脉冲信号至该存储单元所获得的该存储单 元对应的非晶态的电阻值不同， 其中， 相邻幅值所对应的电阻值的差值较大， 超过预设阈值。
该至少两个连续脉冲的幅值大于该擦脉冲信号的幅值， 该至少两个连续 脉冲的脉宽小于该擦脉冲信号的脉宽。 在本实施例方案中， 该至少两个连续 脉冲的幅值可以大于预设幅值， 该预设幅值可以为将该存储单元的相变材料 层加热至熔点温度所对应的脉冲幅值。
由于将该存储单元的相变材料层加热至熔点温度所需的热量一定， 采用 至少两个连续脉冲所组成的该写脉冲信号的幅值， 必然小于由单脉冲组成的 写脉冲信号的幅值。 因而对该存储单元施加该写脉冲信号， 降低单次施加脉 冲对该存储单元的温度增加， 从而减少或避免由于热量过大所引起的热串扰 问题。
在该实施例方案中， 对于任一待存储数据均可通过施加擦脉冲信号与写 脉冲信号结合的方式，通过具有一定电阻值的非晶体表征对应的待存储数据。 也就是说， 该实施例方案中， 对存储单元的晶态可不存储任何数据。
本实施例方案中， 可以根据该存储单元的电阻值或电流值大小， 存储记 录对应的数据。 该方案中， 该存储单元电阻值越大或电流值越小， 所存储记 录的数据可以小， 也可以大。 具体地， 该存储单元的电阻值或电流值与其存 储记录的数据的大小对应关系， 可预先进行配置。
需要说明的是， 该写脉冲信号的幅值越小， 将该写脉冲信号施加至该存 储单元， 该存储单元所得到的非晶态的电阻值越大。
本实施例方案中， 通过施加至存储单元的根据多位的待存储数据所确定 幅值的写脉冲信号将该存储单元变为与该待存储数据对应电阻值的非晶态， 表征该待存储数据， 实现单个存储单元的多值存储， 由于该写脉冲信号包括 至少两个连续脉冲， 降低单次施加脉冲对该存储单元的温升， 减少或避免由 于热量过大所引起的热串扰问题。
同时， 采用该包括至少两个连续脉冲， 从而降低施加写脉冲信号所需的 能量， 减少脉冲产生电路对该写脉冲信号的幅值控制难度； 由于调整参数较 少， 还可实现对存储单元的非晶态电阻值的精细控制， 更好地控制该存储单 元不同非晶态的阻值， 实现更多的电阻态， 同时提高采用该存储单元存储多 位数据的稳定性； 由于不同待存储数据的写脉冲信号仅幅值不相同， 使得该 脉冲产生电路的结构简单。
本实施例还提供一种相变存储器的数据存储方法。 不同于上一实施例中 利用相变存储器的不同电阻值的非晶态来存储所有数据，在本实施例方案中， 可利用相变存储器的晶态存储一部分数据， 利用该相变存储器的不同电阻值 的非晶态存储其余数据。 其中， 可利用晶态存储的一部分数据可以为多位数 据中的最大数据或最小数据。 若该一部分数据为该多位数据的最大数据， 则 利用不同电阻值的非晶态存储的其余数据， 即为该多位数据中除该最大数据 之外的其他数据； 若该一部分数据为该多位数据的最小数据， 则利用不同电 阻值的非晶态存储的其余数据， 即为该多位数据中除该最小数据之外的其他 数据。图 2为本发明实施例二所提供的相变存储器的数据存储方法的流程图。 如图 2所示， 该方案在上述方案中歩骤 102根据该待存储数据， 产生擦脉冲 信号和写脉冲信号之前， 还包括：
歩骤 201、 确定该待存储数据是否为该多位数据中的最大数据或最小数 据。
若该待存储数据为 2位数据， 则该 2位数据中 00为最大数据， 11即为 最大数据。 该歩骤 201实际为确定该待存储数据是否为 00或者 11。
优选的， 上述歩骤 102根据该待存储数据， 产生擦脉冲信号和写脉冲信 号， 具体包括：
歩骤 202、 当该待存储数据不为该多位数据中的最大数据或最小数据时， 根据该待存储数据， 产生该擦脉冲信号和该写脉冲信号。
需要说明的是， 在该歩骤 202后还需执行上述歩骤 103和 104， 以通过 该具有第一电阻值的非晶态表征该待存储数据。
然而， 在本实施例方案中， 对于多位数据中的非最大数据或最小数据， 采用施加擦脉冲信号与写脉冲信号结合的方式， 通过具有一定电阻值的非晶 体表征对应的待存储数据。
上述方案的基础上， 进一歩地， 该方法还包括：
歩骤 203、 当该待存储数据为该多位数据中的最大数据或最小数据时， 根据该待存储数据产生该擦脉冲信号， 将该擦脉冲信号施加至该存储单元使 该存储单元变为晶态， 以通过该存储单元的晶态表征该待存储数据。
而对于， 该多位数据中的最大数据或最小数据， 则可仅采用施加写脉冲 信号的方案， 通过晶态表征该最大数据或最小数据。 也就是说， 该实施例方 案中， 对存储单元的晶态可存储该多位数据中最大数据或最小数据。
需要说明的是， 若通过晶态表征该最大数据， 则对于最小数据还是需要 根据其产生对应的写脉冲信号， 继而施加写脉冲信号的方案， 通过对应电阻 值的非晶态进行表征； 对应的， 若通过晶态表征该最小数据， 则对于最大数 据还是需要根据其产生对应的写脉冲信号， 继而施加写脉冲信号的方案， 通 过对应电阻值的非晶态进行表征。
具体确定该存储单元的晶态表征最大数据还是最小数据， 可以根据预定 的数据存储规则进行确定。 若该数据存储规则为根据该存储单元电阻值从小 到大的顺序， 依次存储从小到大的多位数据， 则通过该晶态表征该最小数据； 若该数据存储规则为根据该存储单元通电时内部电流值从小到大的顺序， 依 次存储从小到大的多位数据。
优选的， 上述任一实施例方案中的， 该至少两个连续脉冲的脉宽相同。 进一歩地， 该至少两个连续脉冲的脉宽范围可以为 30ns-50ns。
具体地， 根据该存储单元的相变材料层的结构和 /或该存储单元的结构， 可在该脉宽范围内选择对应的脉宽。
在上述方案的基础上， 该至少两个连续脉冲之间的间隔范围为 5ns-15ns。 由于该至少两个连续脉冲彼此之间还存在间隔， 对该存储单元施加包括 该至少两个连续脉冲的写脉冲信号， 该存储单元可充分利用施加前面脉冲所 产生的热量， 因而， 该至少两个连续脉冲幅值之和， 也小于施加单脉冲组成 的写脉冲信号的脉冲幅值。 也就是说， 对该存储单元施加该写脉冲信号， 还 可减少施加写脉冲信号所需的总能量， 从而降低功耗。
更近一歩地， 该擦脉冲信号和该写脉冲信号为电压信号； 或者， 该擦脉 冲信号和该写脉冲信号为电流信号。
若该该写脉冲信号为包括至少两个连续脉冲的电压信号， 且该至少两个 连续脉冲的幅值范围优选为 0.5v-1.5v。
具体地， 为保证存储不同的待存储多位数据对应的存储单元的非晶态电 阻值之间具有明显差异以便读出并区分该不同的电阻值， 从而保证不同的该 存储多位数据的稳定性。假设该待存储数据为 2位数据， 即 00、 01、 10、 11， 4个数据中任一， 根据该 4个数据所确定的写脉冲信号的脉冲幅值优选的， 可以为 0.5v、 0.9v、 1.2v、 1.5v。 本实施例方案中， 相邻非晶态的电阻值差异 在十倍以上。
若将该 4个不同脉冲幅值的写脉冲信号施加至该存储单元， 则可分别获 得 4种不同的非晶态， 该 4种非晶态分别具有不同的电阻值， 其中， 幅值越 大的写脉冲信号对应的非晶态的电阻值越大， 电流值则越小。 也就是说， 施 加脉冲幅值为 1.5v的写脉冲信号至该存储单元， 所获得的该存储单元的非晶 态的电阻值最大。 假设该存储单元按照电流值从小到大， 也就是电阻从大到 小的顺序， 分别存储从小到大的数据。 若该待存储数据为 00， 则根据该待存 储数据可确定该写脉冲信号的脉冲幅值为 1.5v， 那么将该写脉冲信号施加至 该存储单元可使得该存储单元变为电阻值为 1Μ Ω的非晶态；若该存储数据为 01， 根据该待存储数据可确定该写脉冲信号的脉冲幅值为 1.2v， 那么将该写 脉冲信号施加至该存储单元可使得该存储单元变为电阻值为 100k Ω的非晶 态； 若该存储数据为 10， 根据该待存储数据可确定该写脉冲信号的脉冲幅值 为 0.9v， 将该写脉冲信号施加至该存储单元可使得该存储单元变为电阻值为 10k Q的非晶态； 若待存储数据为 11， 根据该待存储数据可确定该写脉冲信 号的脉冲幅值为 0.5v， 将该写脉冲信号施加至该存储单元可使得该存储单元 变为电阻值为 10 Ω的非晶态。
本实施例还提供一种相变存储器的数据存储方法。 本实施例通过具体的 实例对上述各实施例方案进行实例说明。 图 3为本发明实施例三所提供的相 变存储器的数据存储方法的流程图。 如图 3所示， 该方法具体包括如下： 歩骤 301、 获取第一待存储数据， 该第一待存储数据为多位数据。
获取该待存储数据可以是根据预先配置的数据生成规则， 所获取的。 在 本实施例中， 该存储单元可存储 2位数据， 该数据生成规则可以为从小到大 的生成规则， 该第一待存储数据可以为 00。
歩骤 302、 根据该第一待存储数据产生擦脉冲信号及第一写脉冲信号， 该第一写脉冲信号为包括两个连续脉冲的信号，该两个连续脉冲的幅值相同， 且该两个连续脉冲的幅值为根据该第一待存储数据所确定的第一幅值。
若该第一写脉冲信号及该擦脉冲信号为电压信号， 该第一幅值可以为 1.5v。 该第一写脉冲信号为包括两个幅值为 1.5v、 脉宽 30ns的连续脉冲的信 号。 该两个连续脉冲之间存在一定的时间间隔， 如 10ns。 该擦脉冲信号可以 为幅值为 l .lv、 脉宽为 300ns的电脉冲。
歩骤 303、 将该擦脉冲信号施加至存储单元的上电极， 使该存储单元的 相变材料层变为晶态， 将该第一写脉冲信号施加至该存储单元的上电极， 使 该存储单元的相变材料层变为第一非晶态， 通过该第一非晶态存储该第一待 存储数据。
图 4为相变存储器的存储单元的电路连接示意图。 如图 4所示， 该存储 单元为 T型结构， 包括： 上电极 41、下电极 44、相变材料层 42和加热层 43。 该上电极 41和该下电极 44均为导电材料组成， 如金属铝电极。 该相变材料 层 42为 GST材料。 其中， 该上电极 41可通过位线 (Bit Line, 简称 BL)与脉 冲发生电路 45 的输出端连接， 从而接收施加的擦脉冲或写脉冲。 该下电极 42可与选择晶体管 46的栅极相连接； 该选择晶体 46的漏极接地。 通过 WL 的电压控制该选择晶体管 46的通断。
当该存储单元的上电极 41与脉冲产生电路的输出端连接，接收到该擦脉 冲信号之后，可通过该擦脉冲信号对该相变材料层 42进行加热，产生焦耳热， 将该相变材料层 42的温度加热至该相变材料层的晶化温度以上，熔点温度以 下。 在本实施例中， 该晶化温度例如可以为 400k， 该熔点温度为 600k。
该第一非晶态的阻值例如可以为 1ΜΩ。
歩骤 304、 获取第二待存储数据。
该第二待存储数据可以为 01。
歩骤 305、 根据该第二待存储数据产生该擦脉冲信号及第二写脉冲信号， 该第二写脉冲信号为包括两个连续脉冲的信号，该两个连续脉冲的幅值相同， 且该两个连续脉冲的幅值为根据该第二待存储数据所确定的第二幅值。
该第二幅值可以为 1.2ν。 该第二写脉冲信号的脉宽及脉冲间隔可以与该 第一写脉冲信号相同。 该擦脉冲信号可以与上述擦脉冲信号相同。
歩骤 306、 将该擦脉冲信号施加至该存储单元的上电极， 使该存储单元 的相变材料层变为晶态，并将该第二写脉冲信号施加至该存储单元的上电极， 使该存储单元的相变材料变为第二非晶态， 通过该第二非晶态存储该第二待 存储数据。
将该第二写脉冲信号施加至该存储单元的上电极， 可将该存储单元的相 变材料层变为该第二非晶态， 如电阻值为 100kQ的非晶态。
歩骤 307、 获取第三待存储数据。
该第三待存储数据可以为 10。
歩骤 308、 根据该第三待存储数据产生该擦脉冲信号及第三写脉冲信号， 该第三写脉冲信号为包括两个连续脉冲的信号，该两个连续脉冲的幅值相同， 且该两个连续脉冲的幅值为根据该第三待存储数据所确定的第三幅值。
该第三幅值可以为 0.9v。 该第三写脉冲信号的脉宽及脉冲间隔可以与该 第一写脉冲信号相同。 该擦脉冲信号可以与上述擦脉冲信号相同， 为幅值为 l .lv、 脉宽为 300ns的电脉冲。
歩骤 309、 将该擦脉冲信号施加至该存储单元的上电极， 使该存储单元 的相变材料层变为晶态， 将该第三写脉冲信号施加至该存储单元的上电极， 使该存储单元的相变材料变为第三非晶态， 通过该第三非晶态存储该第三待 存储数据。
将该幅值为 0.9v的该第三写脉冲信号施加至该存储单元的上电极， 可将 该存储单元的相变材料层变为该第三非晶态， 如电阻值为 10kQ的非晶态。
歩骤 310、 获取第四待存储数据。
该第四待存储数据可以为 11。
歩骤 311、 根据该第四待存储数据产生该擦脉冲信号及第四写脉冲信号， 该第四写脉冲信号为包括两个连续脉冲的信号，该两个连续脉冲的幅值相同， 且该两个连续脉冲的幅值为根据该第四待存储数据所确定的第四幅值。
该第四幅值可以为 0.5v。 该第四写脉冲信号的脉宽及脉冲间隔可以与该 第一写脉冲信号相同。 该擦脉冲信号可以与上述擦脉冲信号相同。
歩骤 312、 将该擦脉冲信号施加至该存储单元的上电极， 使该存储单元 的相变材料层变为晶态， 将该第四写脉冲信号施加至该存储单元的上电极， 使该存储单元的相变材料变为第四非晶态， 通过该第四非晶态存储该第四待 存储数据。
将该幅值为 0.5v的写脉冲信号施加至该存储单元的上电极， 可将该存储 单元的相变材料层变为该第四非晶态， 如电阻值为 10Ω的非晶态。
在本实施例中， 该存储单元可具有四种不同电阻值的非晶态及晶态。 该 存储单元的非晶态， 按照以电阻值的不同， 从小到大依次为第一非晶态、 第 二非晶态、 第三非晶态及第四非晶态。 该存储单元的第一非晶态、 第二非晶 态、 第三非晶态及第四非晶态可分别存储 00、 01、 10、 11， 以此来存储 4个 2位数据。
虽然， 本实施例中以两个相同脉冲所组成的写脉冲信号仅为本实施例方 案的优选方案， 然本发明并不依次为限制， 该方案还可通过大于两个的相同 脉冲组成来实现。
本实施例具体， 通过施加至存储单元的根据待存储数据确定幅值的写脉 冲信号将该存储单元变为与该待存储据对应电阻值的非晶态， 存储对应的该 待存储多位数据， 实现单个存储单元的多位数据存储， 通过包括两个连续脉 冲的写脉冲信号， 实现单存储单元的多位数据存储， 从而提高该存储单元的 存储密度。
本实施例还提供一种相变存储器的数据存储方法。 本实施例通过具体的 实例对上述各实施例方案进行实例说明。 图 5为本发明实施例四所提供的相 变存储器的数据存储方法的流程图。 如图 5所示， 该方法具体包括如下： 歩骤 501、 获取待存储数据， 该待存储数据为多位数据。
歩骤 502、 确定该待存储数据是否为该多位数据中的最小数据。
获取该第一待存储数据可以是根据预先配置的数据生成规则，所获取的， 也可以为获取外部输入设备所输入的数据。 确定该待存储数据是否为该多位 数据中的最小数据实际为确定该待存储数据的每一位是否均为 0， 若均为 0， 则该待存储数据为该多位数据中的最小数据。
歩骤 503、 若该待存储数据为该多位数据中的最小数据， 则根据该待存 储数据产生该擦脉冲信号， 将该擦脉冲信号施加至存储单元的上电极， 使该 存储单元的相变材料层变为晶态， 通过该晶态存储该待存储数据。
歩骤 504、 若该待存储数据不是该多位数据中的最小数据， 则根据该待 存储数据产生该擦脉冲信号及写脉冲信号， 该写脉冲信号为包括两个连续脉 冲的信号， 该两个连续脉冲的幅值相同， 且该两个连续脉冲的幅值为根据该 待存储数据所确定的幅值。
歩骤 505、 将该擦脉冲信号施加至存储单元的上电极， 使该存储单元的 相变材料层变为晶态， 将该写脉冲信号施加至该存储单元的上电极， 使该存 储单元的相变材料层变为非晶态， 通过该非晶态存储该待存储数据。
在该实施例中， 该晶态可用于存储该多位数据中的最小数据， 对应的， 该晶态还可用于存储该多位数据中的最大数据， 其对应的方法歩骤与上述实 施例类似， 在此不再赘述。
本实施例具体通过晶态存储该多位数据中的最小数据对上述实施例方案 进行具体说明， 其有益效果与上述实施例类似， 在此不再赘述。
虽然， 本实施例中以两个相同脉冲所组成的写脉冲信号仅为本实施例方 案的优选方案， 然本发明并不依次为限制， 该方案还可通过大于两个的相同 脉冲组成来实现。
本实施例还提供一种相变存储器的控制装置。 图 6为本发明实施例五所 提供的相变存储器的控制装置的结构示意图。 如图 6所示， 该相变存储器的 控制装置 600包括：
获取模块 601， 用于获取待存储数据， 该待存储数据为多位数据。
生成模块 602， 用于根据该待存储数据， 产生擦脉冲信号和写脉冲信号； 其中， 该写脉冲信号为包括至少两个连续脉冲的信号， 该至少两个连续脉冲 的幅值相同，且该至少两个连续脉冲的幅值为根据该待存储数据而确定的值。
控制模块 603， 用于将该擦脉冲信号施加至该相变存储器的存储单元使 该存储单元变为晶态， 将该写脉冲信号施加至该存储单元使该存储单元变为 第一电阻值的非晶态， 该第一电阻值的大小与该至少两个连续脉冲的幅值满 足特定函数关系， 以通过该存储单元的第一电阻值的非晶态表征该待存储数 据。
进一歩地， 如上所述的该相变存储器的控制装置 600还包括：
判断模块， 用于确定该待存储数据是否为该多位数据中的最大数据或最 小数据。
生成模块 602， 还用于当该待存储数据不为该多位数据中的最大数据或 最小数据时， 根据该待存储数据， 产生该擦脉冲信号和该写脉冲信号。
优选的， 上述生成模块 602， 还用于当该待存储数据为该多位数据中的 最大数据或最小数据时， 根据该待存储数据产生擦脉冲信号。
控制模块 603， 还用于将该擦脉冲信号施加至该存储单元使该存储单元 变为晶态， 以通过该存储单元的晶态表征该待存储数据。
本实施例方案提供一种相变存储器的控制装置， 可实施上述任一实施例 所述的相变存储器的数据存储方法， 其有益效果与上述实施例类似， 在此不 再赘述。
本实施例还提供一种相变存储器的控制装置。 图 7为本发明实施例六所 提供的相变存储器的控制装置与相变存储器的连接示意图。 如图 7所示， 该 相变存储器的控制装置 700包括：处理器 701、控制总线 702 ;该处理器 702 通过该控制总线 702与相变存储器 703的存储单元 704相连接。
处理器 701， 用于执行上述任一实施例所述的相变存储器的数据存储 方法， 并通过控制总线 702控制存储单元 704进行数据存储。
优选的， 该相变存储器的控制装置 700还包括存储器， 用以存储一段程 序， 该处理器 701通过调用该存储器中的程序以执行上述数据存储的方法歩 骤。 存储器 701可能包含高速随机存取存储器 （Random Access Memory, 简称 RAM) ， 也可能还包括非不稳定的存储器 （non-volatile memory) ， 例如至少一个磁盘存储器。
本实施例方案提供一种相变存储器的控制装置， 可实施上述任一实施例 所述的相变存储器的数据存储方法， 其有益效果与上述实施例类似， 在此不 再赘述。
本发明实施例还提供一种计算机可读介质。 图 8为本发明实施例七所提 供的计算机可读介质的结构示意图。 如图 8所示， 该计算机可读介质 800包 括： 计算机执行指令 801。 该计算机执行指令 801 可供计算机的处理器进行 调取并执行。 该计算机执行指令包括如上任一项所述的相变存储器的数据存 储方法对应的计算机指令。
该实施例方案提供的计算机可读介质所包括的计算机执行指令可包括上 述任一实施例所述的相变存储器的数据存储方法对应的计算机指令， 以供计 算机的处理器进行调取并执行， 其有益效果与上述实施例类似， 在此不再赘 述。
本领域普通技术人员可以理解： 实现上述方法实施例的全部或部分歩骤 可以通过程序指令相关的硬件来完成， 前述的程序可以存储于一计算机可读 取存储介质中， 该程序在执行时， 执行包括上述方法实施例的歩骤； 而前述 的存储介质包括： ROM、 RAM, 磁碟或者光盘等各种可以存储程序代码的介 质。
最后应说明的是： 以上各实施例仅用以说明本发明的技术方案， 而非对 其限制； 尽管参照前述各实施例对本发明进行了详细的说明， 本领域的普通 技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改， 或者对其中部分或者全部技术特征进行等同替换； 而这些修改或者替换， 并 不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (1)

  1. 权利 要 求 书
    1、 一种相变存储器的数据存储方法， 其特征在于， 包括：
    获取待存储数据， 所述待存储数据为多位数据；
    根据所述待存储数据， 产生擦脉冲信号和写脉冲信号； 其中， 所述写脉 冲信号为包括至少两个连续脉冲的信号，所述至少两个连续脉冲的幅值相同， 且所述至少两个连续脉冲的幅值为根据所述待存储数据而确定的值；
    将所述擦脉冲信号施加至所述相变存储器的存储单元使所述存储单元变 为晶态；
    将所述写脉冲信号施加至所述存储单元使所述存储单元变为第一电阻值 的非晶态， 所述第一电阻值的大小与所述至少两个连续脉冲的幅值满足特定 函数关系， 以通过所述存储单元的第一电阻值的非晶态表征所述待存储数据。
    2、 根据权利要求 1所述的方法， 其特征在于， 还包括：
    确定所述待存储数据是否为所述多位数据中的最大数据或最小数据； 所述根据所述待存储数据， 产生擦脉冲信号和写脉冲信号包括： 当所述待存储数据不为所述多位数据中的最大数据或最小数据时， 根据 所述待存储数据， 产生所述擦脉冲信号和所述写脉冲信号。
    3、 根据权利要求 2所述的方法， 其特征在于， 还包括：
    当所述待存储数据为所述多位数据中的最大数据或最小数据时， 根据所 述待存储数据产生所述擦脉冲信号， 将所述擦脉冲信号施加至所述存储单元 使所述存储单元变为晶态， 以通过所述存储单元的晶态表征所述待存储数据。
    4、 根据权利要求 1-3中任一项所述的方法， 其特征在于， 所述至少两个 连续脉冲的脉宽相同。
    5、 根据权利要求 4所述的方法， 其特征在于， 所述至少两个连续脉冲的 脉宽范围为 30ns-50ns。
    6、 根据权利要求 1-5中任一项所述的方法， 其特征在于， 所述至少两个 连续脉冲之间的间隔范围为 5ns-15ns。
    7、 根据权利要求 1-6中任一项所述的方法， 其特征在于， 所述擦脉冲信 号和所述写脉冲信号为电压信号； 或者， 所述擦脉冲信号和所述写脉冲信号 为电流信号。
    8、 根据权利要求 7所述的方法， 其特征在于， 所述写脉冲信号为包括至 少两个连续脉冲的电压信号， 且所述至少两个连续脉冲的幅值范围为
    0.5v-1.5v。
    9、 一种相变存储器的控制装置， 其特征在于， 包括：
    获取模块， 用于获取待存储数据， 所述待存储数据为多位数据； 生成模块， 用于根据所述待存储数据， 产生擦脉冲信号和写脉冲信号； 其中， 所述写脉冲信号为包括至少两个连续脉冲的信号， 所述至少两个连续 脉冲的幅值相同， 且所述至少两个连续脉冲的幅值为根据所述待存储数据而 确定的值；
    控制模块， 用于将所述擦脉冲信号施加至所述相变存储器的存储单元使 所述存储单元变为晶态， 将所述写脉冲信号施加至所述存储单元使所述存储 单元变为第一电阻值的非晶态， 所述第一电阻值的大小与所述至少两个连续 脉冲的幅值满足特定函数关系， 以通过所述存储单元的第一电阻值的非晶态 表征所述待存储数据。
    10、 根据权利要求 9所述的装置， 其特征在于， 还包括：
    判断模块， 用于确定所述待存储数据是否为所述多位数据中的最大数据 或最小数据；
    所述生成模块， 还用于当所述待存储数据不为所述多位数据中的最大数 据或最小数据时， 根据所述待存储数据， 产生所述擦脉冲信号和所述写脉冲 信号。
    1 1、 根据权利要求 10所述的装置， 其特征在于，
    所述生成模块， 还用于当所述待存储数据为所述多位数据中的最大数据 或最小数据时， 根据所述待存储数据产生擦脉冲信号；
    所述控制模块， 还用于将所述擦脉冲信号施加至所述存储单元使所述存 储单元变为晶态， 以通过所述存储单元的晶态表征所述待存储数据。
    12、 一种相变存储器的控制装置， 其特征在于， 包括： 处理器、 控制总 线； 所述处理器通过所述控制总线与所述相变存储器的存储单元相连接； 所述处理器， 用于执行上述权利要求 1 -8中任一所述的相变存储器的 数据存储方法， 并通过所述控制总线控制所述存储单元进行数据存储。
    13、 一种计算机可读介质， 其特征在于， 包括计算机执行指令， 以供计 算机的处理器进行调取并执行； 所述计算机执行指令包括权利要求 1-8 中任 一项所述的相变存储器的数据存储方法对应的计算机指令。
CN201480042541.9A 2014-07-24 2014-07-24 相变存储器的数据存储方法及控制装置 Pending CN105453182A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/082917 WO2016011637A1 (zh) 2014-07-24 2014-07-24 相变存储器的数据存储方法及控制装置

Publications (1)

Publication Number Publication Date
CN105453182A true CN105453182A (zh) 2016-03-30

Family

ID=55162436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480042541.9A Pending CN105453182A (zh) 2014-07-24 2014-07-24 相变存储器的数据存储方法及控制装置

Country Status (5)

Country Link
US (1) US9899084B2 (zh)
JP (1) JP2017528862A (zh)
KR (1) KR20170031224A (zh)
CN (1) CN105453182A (zh)
WO (1) WO2016011637A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600068A (zh) * 2019-08-13 2019-12-20 中国科学院上海微系统与信息技术研究所 一种阶梯脉冲确定方法、系统及存储介质
CN111143580A (zh) * 2019-12-26 2020-05-12 惠州Tcl移动通信有限公司 多媒体数据存储方法、装置、存储介质及电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230225613A1 (en) 2020-06-17 2023-07-20 Statumanu Icp Aps Method and a system for a non-invasive assessment of a relation between an intracranial pressure and an intraocular pressure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359504A (zh) * 2008-08-05 2009-02-04 中国科学院上海微系统与信息技术研究所 高速写入相变存储器及其高速写入方法
US20090225583A1 (en) * 2008-03-05 2009-09-10 Samsung Electronics Co., Ltd. Resistive memory device for programming resistance conversion layers and method thereof
US20100165725A1 (en) * 2008-12-31 2010-07-01 Ferdinando Bedeschi Reliable set operation for phase-change memory cell
CN103093816B (zh) * 2013-01-29 2015-08-05 中国科学院苏州纳米技术与纳米仿生研究所 相变存储器驱动电路及置位和复位方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4228524A (en) * 1979-01-24 1980-10-14 Harris Corporation Multilevel sequence of erase pulses for amorphous memory devices
JP4285899B2 (ja) 2000-10-10 2009-06-24 三菱電機株式会社 溝を有する半導体装置
JP3722287B2 (ja) 2002-06-11 2005-11-30 アサ電子工業株式会社 リミットスイッチ
US6813177B2 (en) * 2002-12-13 2004-11-02 Ovoynx, Inc. Method and system to store information
KR100498493B1 (ko) * 2003-04-04 2005-07-01 삼성전자주식회사 저전류 고속 상변화 메모리 및 그 구동 방식
US7327602B2 (en) * 2004-10-07 2008-02-05 Ovonyx, Inc. Methods of accelerated life testing of programmable resistance memory elements
JP2006260703A (ja) * 2005-03-18 2006-09-28 Sharp Corp 不揮発性半導体記憶装置
JP4313372B2 (ja) 2005-05-11 2009-08-12 シャープ株式会社 不揮発性半導体記憶装置
JP2007080311A (ja) * 2005-09-12 2007-03-29 Sony Corp 記憶装置及び半導体装置
KR100738092B1 (ko) 2006-01-05 2007-07-12 삼성전자주식회사 상전이 메모리 소자의 멀티-비트 동작 방법
US7626858B2 (en) * 2006-06-09 2009-12-01 Qimonda North America Corp. Integrated circuit having a precharging circuit
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
JP5539610B2 (ja) 2007-03-02 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 相変化メモリのプログラム方法と読み出し方法
US20080266802A1 (en) * 2007-04-30 2008-10-30 Rockwell Automation Technologies, Inc. Phase change cooled electrical connections for power electronic devices
KR101274190B1 (ko) * 2007-07-30 2013-06-14 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR101390337B1 (ko) 2007-09-13 2014-04-29 삼성전자주식회사 멀티-레벨 상변환 메모리 장치, 그것의 프로그램 방법,그리고 그것을 포함한 메모리 시스템
KR101291222B1 (ko) * 2007-11-29 2013-07-31 삼성전자주식회사 상변화 메모리 소자의 동작 방법
KR101430171B1 (ko) 2008-07-18 2014-08-14 삼성전자주식회사 다중치 상변화 메모리 소자
US20100067290A1 (en) * 2008-09-15 2010-03-18 Savransky Semyon D Method of programming of phase-change memory and associated devices and materials
US8036014B2 (en) * 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
CN101763891A (zh) 2008-12-24 2010-06-30 复旦大学 一种相变存储器单元及其操作方法
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8305795B2 (en) * 2009-04-27 2012-11-06 Panasonic Corporation Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device
CN101699562B (zh) 2009-11-23 2012-10-10 中国科学院上海微系统与信息技术研究所 一种相变存储器的擦操作方法
US8848421B2 (en) 2010-03-30 2014-09-30 Panasonic Corporation Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
CN102142517B (zh) 2010-12-17 2017-02-08 华中科技大学 一种低热导率的多层相变材料
JP5250726B1 (ja) 2011-12-02 2013-07-31 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
CN103093815A (zh) 2013-01-10 2013-05-08 华中科技大学 一种多值相变随机存储器的存储单元及操作方法
US9378821B1 (en) 2013-01-18 2016-06-28 Cypress Semiconductor Corporation Endurance of silicon-oxide-nitride-oxide-silicon (SONOS) memory cells
US9324428B1 (en) * 2015-01-25 2016-04-26 Macronix International Co., Ltd. Memory device and operation method thereof
KR102251814B1 (ko) * 2015-02-06 2021-05-13 삼성전자주식회사 메모리 장치, 그것의 동작 및 제어 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090225583A1 (en) * 2008-03-05 2009-09-10 Samsung Electronics Co., Ltd. Resistive memory device for programming resistance conversion layers and method thereof
CN101359504A (zh) * 2008-08-05 2009-02-04 中国科学院上海微系统与信息技术研究所 高速写入相变存储器及其高速写入方法
US20100165725A1 (en) * 2008-12-31 2010-07-01 Ferdinando Bedeschi Reliable set operation for phase-change memory cell
CN103093816B (zh) * 2013-01-29 2015-08-05 中国科学院苏州纳米技术与纳米仿生研究所 相变存储器驱动电路及置位和复位方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600068A (zh) * 2019-08-13 2019-12-20 中国科学院上海微系统与信息技术研究所 一种阶梯脉冲确定方法、系统及存储介质
CN110600068B (zh) * 2019-08-13 2021-06-04 中国科学院上海微系统与信息技术研究所 一种阶梯脉冲确定方法、系统及存储介质
CN111143580A (zh) * 2019-12-26 2020-05-12 惠州Tcl移动通信有限公司 多媒体数据存储方法、装置、存储介质及电子设备
CN111143580B (zh) * 2019-12-26 2024-04-09 惠州Tcl移动通信有限公司 多媒体数据存储方法、装置、存储介质及电子设备

Also Published As

Publication number Publication date
US20170133089A1 (en) 2017-05-11
US9899084B2 (en) 2018-02-20
JP2017528862A (ja) 2017-09-28
WO2016011637A1 (zh) 2016-01-28
KR20170031224A (ko) 2017-03-20

Similar Documents

Publication Publication Date Title
CN105374392B (zh) 确定相变存储器的访问信息的方法、装置和系统
JP4025527B2 (ja) メモリ、書き込み装置、読み出し装置およびその方法
KR102179899B1 (ko) 뉴로모픽 시스템 및 그 구현 방법
KR101553131B1 (ko) 상 변화 메모리 및 스위치（ｐｃｍｓ） 메모리 셀을 리셋하기 위한 방법 및 장치
US7969771B2 (en) Semiconductor device with thermally coupled phase change layers
CN101548335B (zh) 非易失性存储装置
KR101374319B1 (ko) 가변 저항 메모리 장치 및 그것의 동작 방법
CN108475519A (zh) 包含存储器及其操作的设备及方法
TW202101472A (zh) 記憶體裝置及操作其之方法
JP2007149170A (ja) 不揮発性メモリ回路及びその駆動方法
KR20150144810A (ko) 상 변화 메모리 및 스위치(pcms) 메모리 디바이스에서의 드리프트 관리
CN105453182A (zh) 相变存储器的数据存储方法及控制装置
JP5968868B2 (ja) 少なくとも１つのマルチレベル相変化メモリ（ｐｃｍ）セルをプログラミングするための方法、コンピュータ・プログラム、および装置
CN106448729B (zh) 一种基于相变存储器实现双向数字运算的电路及方法
CN105304812A (zh) 相变自旋非易失存储单元
US9053785B2 (en) Phase-change memory cell
CN101351888B (zh) 电元件、存储装置、和半导体集成电路
CN103714852B (zh) 一种精确控制微纳尺寸相变材料非晶化率连续变化的方法
CN103594112A (zh) 一种相变存储器的写操作方法及设备
CN106448728A (zh) 具有可调整的单元位形状的非易失性存储器及记录方法
CN105723461A (zh) 相变存储器的数据存储方法及控制装置
TW201108230A (en) Method for reading memory cell
KR20150002949A (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US10573381B2 (en) Device comprising polymorphic resistive cells
CN102890963A (zh) 一种非易失性随机存储器及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160330