CN106448728A - 具有可调整的单元位形状的非易失性存储器及记录方法 - Google Patents

具有可调整的单元位形状的非易失性存储器及记录方法 Download PDF

Info

Publication number
CN106448728A
CN106448728A CN201610826486.3A CN201610826486A CN106448728A CN 106448728 A CN106448728 A CN 106448728A CN 201610826486 A CN201610826486 A CN 201610826486A CN 106448728 A CN106448728 A CN 106448728A
Authority
CN
China
Prior art keywords
memory cell
recording layer
grid
layer
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610826486.3A
Other languages
English (en)
Other versions
CN106448728B (zh
Inventor
L·M·弗兰卡-内托
K·A·鲁宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
Hitachi Global Storage Technologies Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Global Storage Technologies Netherlands BV filed Critical Hitachi Global Storage Technologies Netherlands BV
Publication of CN106448728A publication Critical patent/CN106448728A/zh
Application granted granted Critical
Publication of CN106448728B publication Critical patent/CN106448728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开的实施例通常涉及非易失性存储器，并且特别涉及具有可调整的单元位形状的非易失性存储器。在一个实施例中，提供了一种可调整的存储器单元。该存储器单元通常包括栅电极，至少一个记录层和沟道层。该沟道层通常能够支持耗尽区并被设置于该栅电极和该至少一个记录层之间。在该实施例中，一经激活该栅极，该沟道层可以被耗尽并且最初流过该沟道的电流可以被操纵流过该至少一个记录层。

Description

具有可调整的单元位形状的非易失性存储器及记录方法
技术领域
本公开的各实施例通常涉及非易失性存储器，并且更具体地，本文公开的各实施例涉及在非易失性存储器单元中存储多个位并且调整该多个位的大小和/或形状。
背景技术
现今存在用于存储在计算系统中使用的信息的多种不同的存储器技术。一般地，这些不同的存储器技术可以被划分成两个主要的分类，易失性存储器和非易失性存储器。易失性存储器通常可以指需要电源以便保持存储的数据的各种类型的计算机存储器。另一方面，非易失性存储器，通常可以指不需要电源以便保持存储的数据的各类计算机存储器。各类易失性存储器的示例包括某些类型的随机存取存储器(RAM)，诸如动态RAM(DRAM)和静态RAM(SRAM)。各类非易失性存储器的示例包括只读存储器(ROM)，闪存，诸如NOR和NAND闪速，等。
最近几年，已经存在对于更高密度(容量)的装置的需求，它们每个位具有相当低的成本，用于在高容量存储施加中使用。现今，通常支配计算产业的存储器技术是DRAM和NAND闪速；然而，这些存储器技术可能不能够解决下一代计算系统的当前和未来的容量需求。
最近，多种新兴技术作为用于下一代存储器类型的潜在竞争者已经引发了越来越多的关注。这些新兴技术的一些包括相变存储器(PCM)，电阻式RAM(已知缩写为ReRAM或RRAM)以及其他。为了方便，贯穿本公开的电阻式RAM可以被称为ReRAM。
PCM是一种非易失性存储器技术，其基于在两种稳定状态(晶体状态和非晶体状态)之间切换存储器单元(典型地基于硫族化物诸如Ge2Sb2Te5)来运行。在两种状态之间切换可以通过加热该存储器单元使能，其典型地通过施加通过该PCM单元的电流完成。ReRAM也是一种通常使用电阻的变化存储数据的非易失性存储器技术，ReRAM与PCM共享的某些相似之处在于它们两者经由具有依赖状态的电阻的机制来操作。
这些不同的新兴存储器技术的每一个都可以是真正的竞争者以驱逐固态存储器施加中和NAND闪速、固态驱动器(SSD)的情况下的NOR和NAND闪存。这样，可能理想的情况是提供可以用于在非易失性存储器中实现更高容量同时最小化每个位成本的技术。
发明内容
本公开的系统方法和装置的每一个都具有若干方面，它们的单一方面并不单独地负责其理想的属性。在不限制如下文权利要求所表达的本公开范围的情况下，现在将简略地讨论某些特征。在考虑了该讨论后，特别是在阅读了标题为“具体实施方式”的部分后，将理解本公开的特征如何提供其中包括调整/控制存储在非易失性存储器单元中的(多个)位的大小和/或形状的优点。
本公开的各方面通常涉及非易失性存储器，并且更特别的，涉及具有可调整的单元-位形状的非易失性存储器。
本公开的一个实施例提供一种可调整的非易失性存储器单元。该存储器单元通常包括栅极，至少一个记录层和沟道层。该沟道层通常设置于该栅极和该至少一个记录层之间。此外，该沟道层可以能够支持耗尽区并且电流可以最初流过该沟道。一经激活该栅极，该沟道层可以被耗尽并且最初流过该沟道的电流可以被操纵(或被转向)流过该至少一个记录层。另外，基于被操纵流过该至少一个记录层的电流，该至少一个记录层的一部分能够从第一电阻状态转换至第二电阻状态，并且转换的部分的大小或形状中的至少一个能够被控制以便存储至少一个位。
本公开的另一实施例提供一种在至少一个存储器单元中记录一个或多个位的方法。该方法通常可以包括施加电流至该存储器单元的沟道层，并且通过施加电压至该存储器单元的栅极来激活该存储器单元的栅极。该方法还可以包括，一经激活该栅极，耗尽该沟道层以便将电流从沟道层引导至该存储器单元的记录层，其中该记录层处于第一电阻状态。该方法可以进一步包括将该记录层的至少一部分从第一电阻状态转换至第二电阻状态，以便将一个或多个位写入该记录层，其中该第一电阻状态和第二电阻状态不同，并且其中该记录层的至少一个转换的部分的大小或形状中的至少一个被施加至栅极的电压和施加至沟道层中的电流部分地控制。
本公开的又一实施例提供了一种系统。该系统通常可以包括多个存储器单元和配置为访问多个存储器单元的每一个的处理器。例如，对于多个存储器单元的每一个，该处理器通常可以被配置为通过施加电压至该存储器单元的栅极来施加电流至该存储器单元的沟道层并激活该存储器单元的栅极。该存储器通常还可以，一经激活该栅极，将电流从沟道层引导至该存储器单元的记录层中，其中该记录层处于第一电阻状态。该处理器可以进一步能够将该记录层的至少一部分从第一电阻状态转换至第二电阻状态，以便将一个或多个位写入该记录层中，其中该第一电阻状态和第二电阻状态不同，并且其中该记录层的至少一个转换的部分的大小或形状中的至少一个被施加至栅极的电压和施加至沟道层中的电流部分地控制。
附图说明
因此，可以通过参考实施例给出可以详细理解本公开的上文列举的特征的方式、本公开的更详细的描述、上述简略地发明内容，一些实施例在附图中示出。然而，应注意，附图仅示出了该发明的各典型实施例并且因此不被认为限制其范围，因为该公开可以容许其他等同效果的实施例。
图1示出了根据本公开的实施例的示例处理系统的框图。
图2示出了根据本公开的实施例的存储器单元的示例架构。
图3是根据本公开的实施例的可以被用于将多个位记录在存储器单元中的示例操作的流程图。
图4A-4C示出了根据本公开的实施例的控制记录的位的大小和/或形状的不同示例。
图5A-5C示出了根据本公开另一实施例的控制记录的位的大小和/或形状的不同示例。
图6示出了根据本公开的实施例的一串存储器单元的示例架构。
图7A-7C示出了根据本公开的实施例的一串存储器单元可以如何被编程的示例。
图8示出了根据本公开的实施例的具有能够支持耗尽区的记录层的存储器单元的示例架构。
图9是示出了根据本公开的实施例的用于存储器单元的电阻拓扑的示例编码的曲线图。
图10示出了根据本公开的实施例的具有多个相变层的存储器单元的示例架构。
为了便于理解，已经使用了相同的附图标记，在这种情况下，可以指示各附图共有的相同元件。可以预期的是，在一个实施例中公开的元件在没有特殊叙述的情况下可以有益地用于其他实施例上。
具体实施方式
根据本公开的各种方面，例如，基于一系列施加至存储器单元的受控振幅和时域宽度的电压(和电流)分布，本文描述的技术、设备、系统等通常可以被用于在(多个)存储器单元中存储多个位。此外，本文描述的技术可以通常被用于控制记录材料(例如，相变材料、ReRAM材料等)的区域的大小和/或形状，该记录材料从一种状态转换至另一状态并且具有状态依赖的电阻。例如，如将在下文更详细描述的，转换的区域的大小可以通过使用(存储器单元的)栅极以控制电流流入和流出记录层的位置而被部分地控制。
在下文中参考附图更完整地描述本公开的各种方面。然而，本公开可以以很多不同的形式体现并且不应理解为对贯穿本公开提出的任何特定结构或功能的限制。相反地，提供这些方面从而本公开将为彻底的和完整的，并且将完全传达本公开的范围至本领域技术人员。基于本文的教导，本领域技术人员应当理解本公开的范围意欲覆盖本文公开的本公开的任何方面，无论独立地还是与本公开的任何其他方面组合地实施。例如，使用本文提出的任意数量的方面可以实现一种设备或者可以实践一种方法。此外，本公开的范围意欲覆盖这种设备或方法，该设备或方法使用其他结构、功能或者除了本文提出的本公开的各种方面以外的结构以及功能来实践。应当理解，本文公开的本公开的任何方面可以通过权利要求的一个或多个元件体现。
本文中使用的词语“示范性的”是指“用作示例、实例、或例证”。本文作为“示例”描述的任意方面并不一定理解为相对其他方面更优选或有利。应当指出的是，本文讨论的附图可以不按比例绘制并且可以不指示真实的或相对的大小。
图1是示出了其中可以利用和/或实践本公开的一个或多个实施例的处理系统100的示例的框图。例如，正如将在下文更详细描述的，处理系统100可以包含一个或多个存储器单元(例如，如图2、6、8、10-11等中所示)并且可以被配置为在利用本文提出的技术的一个或多个存储器单元的每一个中存储一个或多个位(例如，如图4A-4C、5A-5C等中所示)。
如图所示，处理系统100可以包括处理器102，存储装置(例如，存储器)104，行解码器106，以及列解码器108。该存储装置104可以包括多个存储器单元(未示出)，其可以以行和列的阵列构造来布置。处理器102可以经由行解码器106和列解码器108与(在存储装置104中的)存储器单元阵列接口。在一个示例中，可以经由字线(WL)和位线(BL)的布置编程或查询单独的存储器单元。该WL可以沿着该阵列的行延伸而BL可以沿着该阵列的列延伸。单独的存储器单元可以存在于WL和BL之间的交叉点处。在另一示例中，还可以经由WL和BL的布置编程或查询一串存储器单元(例如，如图6-7中所示)。一般来说，在读取/写入周期期间，行解码器106可以(例如，经由选择装置)选择一行存储器单元以向其写入或从中读取。相似地，列解码器108可以(例如，经由选择装置)为该读取/写入周期选择存储器单元的列地址。选择装置的示例可以包括晶体管(例如，场效应晶体管(FET)类型、双极结晶体管(BJT)类型等)、二极管等。晶体管的某些示例可以包括金属氧化物(MOS)晶体管等。该晶体管可由多晶硅制成。
根据各种实施例，存储装置104内的存储器单元的每一个可以包括具有依赖状态的电阻的任意类型的存储器单元，使得可以基于存储器单元的特定状态将数据存储在该单元中。例如，在某些实施例中，存储器单元的每一个可以包括相变存储器(PCM)单元、电阻式RAM(ReRAM)单元等。根据各种实施例，存储装置104内的存储器单元的每一个可以包括任意类型的存储器单元，该存储器单元能够基于该单元(例如，诸如磁RAM(MRAM)等)内的存储元件的磁性极化来存储数据。
图2示出了根据本公开各种实施例的存储器单元200的架构。存储器单元200可以是存储装置104内的多个存储器单元中的一个的示例。如图所示，存储器单元200可以包括栅电极202，绝缘层204，沟道层206，记录层208，以及基板层210。基板层210可以是与记录层相比具有相对低的导电性的材料类型，其包括诸如氧化物和氮化物(诸如SiOx，SiNx，C，ALOx)的材料或其他低导电性的材料。基板层210还可为具有大于记录层材料的熔化温度的熔化温度的材料，并用作两个相变记录层材料之间的分离层。一般来说，基板层210的材料可为其上可以沉积记录层(例如，记录层208)的任意材料。在附加的实施例中(未示出)，基板可为分离两个记录层的间隔层。对于PCM的情况，间隔层将从具有在PCM的熔化温度之上的熔化温度的材料中选择。该间隔层可由诸如TiN或多晶硅的材料制成。间隔层的导电性将被选择为允许大量的沟道电流流过该间隔层，但不会短路其他记录层。
栅电极202可以形成选择装置(诸如晶体管，二极管等)的一部分，栅电极202可以被用于寻址存储器单元200。例如，如果选择装置是三端选择装置，诸如晶体管，该晶体管的栅电极202可以耦合至多个WL中的一个，该晶体管的漏电极和源电极分别连接至BL和接地。另外，虽然未示出，可替代地或附加地，在某些实施例中，栅电极还可被包含在记录层之下。
沟道层206可以包括能够支持耗尽区的任意类型的半导体材料(例如，诸如多晶硅，或硅)并可以是无掺杂的，n型或p型。掺杂可由注入步骤提供。一般来说，当电压(或电流)被施加至栅电极202时，电流可以从晶体管的源极(例如，通过沟道层206)流向漏极。流动的电流量可以是施加至栅电极202的电压(或电流)的函数。取决于该选择装置(例如，晶体管)被设计为增强模式还是耗尽模式，相对于源极的施加至栅电极202的零电压可以允许电流从源极流向漏极。耗尽模式晶体管，例如，在从栅极至源极为零电压的情况下可以允许电流从源极(例如，通过沟道206)流向漏极，而通过改变栅电压至某一其他有限值来阻挡电流(通过沟道206)。然后，该电流可以从漏电极流过存储器单元200的记录层208。记录层可为当电流流过记录层时经受电阻改变的任意材料。这包括一类相变和RRAM材料。相变材料包括各种组分的TeGeSb。RRAM材料包括金属氧化物(诸如SiOx，TaOx，TiOx，HfOx，NiOx，NbOx，ScOx，ErOx，YOx，ZrOx和其他金属氧化物)、金属氮化物(诸如SiNy，TaNy，TiNy和其他金属氮化物)以及包含一层或多层氧化物或氮化物的复合层。该RRAM材料还可具有比二元材料更多的成分。例如，其可为三元或四元复合材料。记录层还可包含流动离子种类，诸如Ag。如下文将更详细描述的，一般来说，能够流过记录层208的电流量可以被施加至栅电极202的电压(或电流)量部分地控制。
绝缘层204可以分离栅电极202和沟道层206，并且，一般来说，绝缘层204可以被用于防止(或减少)电流(通过沟道层206引导)通过栅电极202回流(例如，当沟道层被耗尽时)。可以被用于绝缘层204的材料的示例包括不同的氧化物、氮化物或其他材料，诸如氧化硅、氮化硅、氧化铝、氧化铪、氧化锆、或碳。
记录层208可以能够支持多个不同的非易失性存储器类型。例如，记录层208可以与具有依赖状态的电阻的存储器类型兼容，该存储器类型诸如不同类型的PCM、不同类型的ReRAM等。在另一示例中，记录层208可以与能够支持一个或多个磁极化场(例如，具有一个或多个磁性隧道结(MTJ)层)的存储器类型(诸如MRAM等)兼容。
根据某些实施例，对于PCM，可以在记录层208内利用的相变材料可以包含锑化锗(GeSb)、碲化锗(GeTe)、Sb2Te3、Ge2Te2Te5的任一个，或者包含锗锑碲(GeSbTe或GST)的组合物，以及它们的合金以及具有附加的其他材料(诸如Sn)的那些材料。其他PCM材料包括Ga-Sb，Mg-Sb，Al-Sb，Al-Sb-Te，包含In、Ga、Te、Ge、Sb或Bi的材料，以及其他硫属化物。一般来说，这些相变材料的每一种可以具有一个或多个不同的材料(电的和/或热的)属性，其可以提供超过常规的非易失性存储器类型的一个或多个改进。例如，记录层208可以包括不同类型的单相相变材料、相分离合金、更高粘度更慢结晶的合金等。单相合金可以提供快速的擦除速度，并且相分离合金和更高粘度更慢结晶的合金可以具有较低的熔化温度和/或更长的结晶时间，这可以提供更高的循环性能。
根据某些实施例，对于ReRAM，可以在记录层208内利用的材料可以包括利用细丝和/或氧空位以实现在不同状态间切换电阻的任意材料。根据某些实施例，对于ReRAM，可以在记录层208内利用的材料可以包括金属氧化物，诸如Hf-O、Ta-O、Ti-O、Ni-O、Nb-O、Sc-O、Er-O、Y-O、Zr-O或其他金属氧化物。在某些实施例中，层208可以进一步被细分成一组具有各种厚度并由各种材料制成的层，该材料包括具有不同组分或成分的不同的金属氧化物。层208的金属氧化物可以包括但不限于二元氧化物或三元氧化物。层208还可以表示在包含Cu的矩阵中构成CBRAM型材料(诸如Cu或Ag)的一个或多个层。
为了清楚，下文针对PCM描述本技术的某些方面，并且在下文的大部分描述中使用PCM术语。然而，应当指出的是，下文描述的技术还可以被用于具有依赖状态的电阻的其他材料，诸如ReRAM等。
如上文所提及的，一般来说，通过加热相变材料直到该相变材料被复位为高(非晶体)电阻状态或设置为低(晶体)电阻状态来实现在该相变材料中存储数据。参考存储器单元200，例如，由于施加电压至栅电极202，转向至记录层208中的相变材料的电流可以产生热能，该热能可以导致该相变材料在状态间转换。通常，为了将相变材料转换为非晶体状态，大振幅(例如，在相变材料的熔化温度之上)以及短持续时间的复位脉冲可以被施加至该相变材料，以便熔化该相变材料(例如，进入熔化状态)并允许该相变材料迅速地冷却，使得该相变材料被置于混乱的非晶体状态。为了将该相变材料转换至晶体状态，(具有足够的振幅以在相变材料的玻璃转化温度之上的)置位脉冲可以被施加至该相变材料，并可以被保持足够的时间以允许该相变材料结晶为有序的电阻状态。在某些实施例中，该高电阻状态可以被用于存储“0”数据位，并且该低电阻状态可以被用于存储“1”数据位。
一般来说，本文描述的一个或多个技术可以被用于在二维记录介质(例如，诸如记录层208)中实现三维存储器。例如，如将在下文更详细描述的，与建立多个连续的记录层(典型地以常规的记录方法实现)相反，本文提出的技术可以允许在单层记录介质中存储多个位，例如，通过施加一系列受控振幅和/或时域宽度的电流信号，并且控制(或调整)记录介质中记录的位区域的大小和/或形状以便实现三维立体的媒介。
例如，图3示出了根据本公开各种实施例的可以被用于在至少一个存储器单元(诸如存储器单元200)中记录(或写入、存储、编程等)多个位的操作300。
该操作可以开始于302，其中电流可以被施加至存储器单元的沟道层。例如，根据某些实施例，该存储器单元的沟道层可以是能够支持耗尽区的半导体材料。在304，可以通过施加电压至存储器单元的栅极来激活该存储器单元的栅极。在306，一经激活该栅极，该沟道可以被耗尽以便将电流从该沟道层引导至存储器单元的记录层，其中该记录层处于第一电阻状态(例如，非晶体状态)。例如，在一个实施例中，取决于施加至栅极的电压的振幅，沟道层的一部分可以被耗尽(即，通过沟道层的该部分的电子可以被耗尽从而该部分不能导电)迫使(或者转向，例如，作为库伦定律的结果)电流进入记录层。
在308，记录层的一部分可以从第一电阻状态转换至第二电阻状态以便将一个或多个位写入记录层中，其中该第一电阻状态和第二电阻状态不同。在其中记录层是相变材料的一个实施例中，例如，由于施加至沟道层并且转向至记录层的电流产生的加热，该记录层的一部分可以经受从第一电阻状态至第二电阻状态的转换。在某些情况下(例如，对于相变材料)，第一电阻状态可以是非晶体状态，第二电阻状态可以是晶体状态，并且从非晶体状态至晶体状态的转换可以通过施加置位电流脉冲实现。在其他情况下，(例如，再次参考相变材料)，该第一电阻状态可以是晶体状态，该第二电阻状态可以是非晶体状态，并且从晶体状态至非晶体状态的转换可以通过施加重置电流脉冲实现。在此外的其他情况下，第一电阻状态和第二电阻状态可以是多个中间状态中的一个，这取决于在记录层中利用的相变材料的特定属性。例如，如上文所述，相变材料的不同合金可以具有不同的材料属性，诸如玻璃转换温度、熔点温度等，它们可以影响电阻状态间的量级。
根据某些实施例，至少一个转换的部分的大小和形状的至少一个可以被施加至栅极的电压和施加至沟道层的电流部分地控制。例如，如将在下文更详细描述的，取决于至少一个转换的部分的每一个的大小和/或形状，可以实现不同的级，这可以允许多个位的记录。
在本公开的一个实施例中，控制记录层中一个或多个位的大小和/或形状可以包括控制记录层的每个转换的部分的宽度。例如，图4A-4C示出了根据本公开实施例的如何通过控制施加至存储器单元的电压和/或电流可以部分地实现记录的三个不同级(具有三个不同宽度的记录的区域)的示例。图4A-4C中示出的存储器单元的每一个分别可以是图2、8、11等公开的存储器单元的示例。
如图4A-4C所示，电压信号(脉冲)402A、402B、402C和写入电流信号(脉冲)404A、404B、404C可以被分别用于控制每一个存储器单元中的记录的位区域406A、406B和406C的宽度。根据该实施例，可以通过施加恒定的电压信号至该存储器单元的栅极并改变施加至该存储器单元的沟道的写入电流信号来控制(每个存储器单元中的)记录的位区域406A、406B和406C的宽度。
在一个示例中，可以通过施加恒定振幅的电压信号402A至存储器单元的栅极并施加低振幅的写入电流信号404A来记录宽度为w1(例如，一级)的窄-宽度位(如图4A中所示)。在另一示例中，可以通过施加恒定振幅的电压信号402B至存储器单元的栅极并施加中等振幅的写入电流信号404B来记录宽度为w2(例如，第二级)的中等-宽度位(如图4B中所示)。在又一示例中，可以通过施加恒定振幅的电压信号402C至存储器单元的栅极并施加高振幅的写入电流信号404C来记录宽度为w3(例如，第三级)的宽-宽度位(如图4C中所示)。一般来说，通过施加恒定栅极电压并改变电流(例如，如图4A-4C中所示)，对于直接在栅极之下的记录层的各部分，可以记录记录层的整个深度。然而，由于电流经过记录层进入不直接在栅极之下的各部分，该电流可以不尽可能深地穿透，这可以允许不同宽度的区域(诸如转换的区域406A-406C)成为可能。
虽然电压信号402A-C和写入电流信号404A-C被示出为矩形脉冲，但电压信号402A-C和写入电流信号404A-C还可以为多个不同形状的脉冲(例如，诸如三角形等)的形式。进一步地，虽然没有示出，但是电压和写入电流信号的振幅和/或时域宽度两者可以被控制。
在本公开的一个实施例中，控制记录层中一个或多个位的大小和/或形状可以包括控制记录层的每个转换的部分的深度。
图5A-5C示出了根据本公开另一实施例的如何通过控制施加至存储器单元的电压和/或电流可以部分地实现多个(例如，三个)不同级的记录(具有三个不同宽度的记录的区域)的另一示例。在图5A-5C中示出的存储器单元的每一个分别可以为图2、8、11等中示出的存储器单元的示例。
如图5A-5C所示，电压信号(脉冲)502A、502B、502C和写入电流信号(脉冲)504A、504B、504C可以被分别用于控制每个存储器单元中的记录的位区域506A、506B和506C的深度。根据该实施例，可以通过改变施加至存储器单元的栅极的电压信号的振幅和/或时域宽度并改变施加至该存储器单元的沟道的写入电流信号的振幅和/或时域宽度来控制(每个存储器单元中的)记录的位区域506A、506B和506C的深度。以此方式改变电压和电流信号的振幅和/或时域宽度可以提供对转换为不同电阻状态的记录层的每部分的(例如，与仅控制写入电流相比)更精细级别的控制。
如图所示(例如，在图5A中)，可以通过施加电压信号502A和写入电流信号504A来记录深度为d1(例如，一级)的浅-深度位。如图5B所示，可以通过施加电压信号502B和写入电流信号504B来记录深度为d2的中等-深度位。在一个示例中，电压信号502B可以与电压信号502A不同(即，可以在振幅、形状、时域宽度等方面改变)。例如，电压信号502B可以具有与电压信号502A不同的振幅和/或时域宽度。在一个示例中，写入电流信号504B可以与写入电流信号504A不同。例如，写入电流信号504B也可以具有与写入电流信号504A不同的振幅和/或时域宽度。
如图5C所示，可以通过施加电压信号502C和写入电流信号504C来记录深度为d3的全-深度位。在一个示例中，电压信号502C可以与电压信号502B和电压信号502A不同(例如，可以在振幅、形状、时域宽度等方面改变)。相似地，写入电流信号504C也可以与写入电流信号504B和写入电流信号504A不同。
另外，虽然没有在图5A-5C中示出，本文提出的技术还可以允许通过施加恒定电流信号至存储器单元的每一个同时改变施加至存储器单元的每一个的电压来控制不同区域506A-506C的深度。
虽然电压信号502A-C和写入电流信号504A-C被示出为矩形脉冲，但该电压信号502A-C和写入电流信号504A-C还可以为多种不同形状的脉冲(例如，诸如三角形，具有不同的时域宽度等)的形式。另外，虽然，一般来说，在图4A-4C和5A-5C中示出的存储器单元的每一个示出单个位记录的区域(例如，用于一个位)，但本文公开的技术还可以应用于多于一个位(例如，两个位，三个位等)。
如上文所提到的，在某些示例中，存储装置(例如，在图1中示出)可以包括具有连接成一串的一个或多个存储器单元的存储器单元阵列。一串，如本文所使用的，可以指线性连接的两个或多个单元。
例如，图6示出了根据本公开各种实施例的一串存储器单元600的架构。如图所示，一串三个存储器单元(例如，存储器单元602、604和606)可以以每个存储器单元602、604和606可以共享绝缘层、沟道层、记录层和基板的至少一个的方式连接，其中每个存储器单元602、604和606具有其自己的栅极。(图6中示出的)绝缘层、沟道层、记录层和基板可以分别为图2中示出的绝缘层204、沟道层206、记录层208和基板210的示例。同样的，可以用于(图6中示出的)绝缘层、沟道层、记录层和基板的材料可以分别与用于图2的绝缘层204、沟道层206、记录层208和基板210的材料相同。
在某些实施例中，用于(图6中示出的)绝缘层、沟道层、记录层和/或基板的材料可以与用于串600中的存储器单元的每一个的材料相同。在其他实施例中，用于绝缘层、沟道层、记录层和/或基板的材料可以与用于串600中的存储器单元的每一个的材料不同。参考图6中的记录层，例如，在某些情况下，为该串中的存储器单元的每一个的记录层利用相同的(或不同的)材料可以提供对在不同单元间实现的不同电阻状态的更好控制。例如，在某些情况下，对于PCM，相变材料的不同合金(例如，诸如GST)可以被用于不同的记录层。
如上文所指出的，在某些实施例中，本文提出的技术允许为一串存储器单元中的每个存储器单元记录不同大小和/或形状的位区域。例如，参考串600，本文提出的技术可以被用于为存储器单元602记录位区域，该存储器单元602具有与用于存储器单元604和存储器单元606的记录的位区域不同的大小和/或形状。
在一个实施例中，编程(或写入)至存储器单元602、604和606的每一个可以顺序完成(即，每次一个)，以便为(在一串600中的)存储器单元602、604和606的每一个记录不同大小和/或形状的位区域。顺序地写入可以包括通过关闭至当前不被编程的该串中的任意其他存储器单元的栅极来一次编程一个存储器单元。一般来说，当电流被施加至一串存储器单元的沟道时，该电流将被转向至(例如，通过施加至该栅极的电压)仅其栅极开启的存储器单元中的记录层。对于剩余的存储器单元(例如，其中零电压被施加至栅极)，该电流将继续流过该沟道。
如图7A所示，例如，在一种情况下，可以通过施加电压信号至存储器单元602的栅极并施加写入电流信号至该沟道首先在存储器单元602(例如，至存储器单元604和606的栅极关闭)中记录位区域702。如图7B所示，在记录位区域702之后，可以通过施加电压信号至存储器单元604的栅极并施加写入电流信号至沟道在存储器单元604(例如，至存储器单元602和606的栅极关闭)中记录位区域704。最后，如图7C所示，在记录位区域704后，可以通过施加电压信号至存储器单元606的栅极并施加写入电流信号至沟道在存储器单元606(例如，至存储器单元602和604的栅极关闭)中记录位区域706。然而，一般来说，以此顺序方式记录每个存储器单元对于可以连接成一串的任意数量的存储器单元可以继续进行。
在图7A-7C示出的实施例中，可以通过利用参考图4A-4C和5A-5C在上文描述的技术为串600中的存储器单元602、604和606的每一个获得不同大小和/或形状的位区域702、704和706。例如，如上文所述，可以通过施加相同电压至存储器单元(当它们开启时)并为存储器单元的每一个改变施加至沟道的电流信号来为位区域702、704和706获得不同宽度。在另一示例中，如上文所述，可以通过改变(或施加)不同的栅极电压和不同的写入电流至存储器单元的每一个来为位区域702、704和706获得不同深度。在又一示例中，可以通过为存储器单元的每一个施加恒定写入电流信号至该沟道并改变施加至存储器单元的每一个的栅极电压来为位区域702、704和706获得不同深度。
在另一实施例中(未示出)，编程(或写入)至存储器单元602、604和606的每一个可以并行(或同时)完成以便为串600中的存储器单元602、604和606的每一个记录不同大小和/或形状的位区域。一般来说，当同时写入时，施加至沟道的电流对于存储器单元的每一个可以是相同的，并且施加至存储器单元的每一个的栅极电压可以不同。以该方式，可以控制在存储器单元中记录的位区域的每一个的深度。在该实施例中，因为，通常，当同时编程各单元时，存储器单元的每一个可以开启(例如，通过施加至存储器单元的每一个的栅极的电压)，并且存储器单元内不同记录层的每一个可以具有不同的电阻量级，在某些示例中，电流驱动器可以被用于维持通过存储器单元的每一个的恒定电流。在其他的示例中，反馈电路(具有能够动态感应电流，提供反馈和调整施加至存储器单元的每一个的电压的机制)可以被用于维持通过存储器单元的每一个的恒定电流。
根据各种实施例，本文提出的技术还可以允许通过扩展耗尽区(从沟道层)至记录层中在记录材料(例如，相变材料，ReRAM，等)的层内记录一个或多个位。
例如，图8示出了根据本公开各种实施例的具有能够支持耗尽区的记录层的存储器单元800的示例架构。如图所示，存储器单元800可以包括氧化物层，其可以被用作一种绝缘体(例如，以防止电流通过存储器单元800的栅极回流)并可以与图2中示出的绝缘层204相似。此外，存储器单元800可以包括沟道层和基板，它们两者可以分别与图2中示出的沟道层206和基板210相似。例如，(存储器单元800的)沟道层可以包括能够支持耗尽的半导体材料。存储器单元800还可以包括用于存储一个或多个位的记录层802。在该实施例中，记录层802可以(除了沟道层之外)能够支持耗尽区，使得当存储器单元800的栅极被激活时，少量或没有电流可以流过被耗尽的记录层部分。
在某些实施例中，可以通过控制耗尽区进入记录层802的深度在记录层中创建多个独立转换的区域(每一个可以被用于存储位)。例如，如图8所示，基于施加至存储器单元800的栅极的(电压信号序列808中的)电压信号，耗尽区进入记录层(例如，其可以包括相变材料)的深度可以被控制为扩展至第一耗尽扩展804和第二耗尽扩展806(由图8中的虚线表示)。作为耗尽至第一耗尽扩展804和第二耗尽扩展806的结果，(例如，通过电流信号序列810)施加至存储器单元800的电流可以被用于分别转换第一独立区域812和第二独立区域814至两个电阻状态中的一个。每个转换的区域(或部分)可以对应于位。因此，在该实施例中，第一独立区域812可以被转换至(两个中的)一个电阻状态以存储位，并且第二独立区域814可以被转换至(两个中的)一个电阻状态以存储另一位。
以此方式，可以为存储器单元800编码一个或多个电阻拓扑。被编码的电阻拓扑的数量可以取决于存储在存储器单元中的位数量。例如，如图9的曲线图900所示，存储在存储器单元800中的两个位(例如，由独立转换的区域812和814表示)可以为电阻值的四个不同拓扑(轮廓)编码，其中每个电阻轮廓是进入记录层802的深度的函数。第一电阻轮廓可以表示“00”；第二电阻轮廓可以表示“01”；第三电阻轮廓可以表示“10”；以及第四电阻轮廓可以表示“11”。
在实施例中，可以在每个单元的基础上(例如，为存储器单元800)独立地执行读取和写入操作。例如，当读取多个存储器单元800时，任何单独单元的栅极可以被独立地开启(例如，以使读取电流转向至该单元中)以访问特定的单元，或者当读取(多个)其他单元时该单元可以是不可见的。基于读取存储器单元800，整个电阻拓扑可以被读取并且两个位可以被一起解码。即使电阻的绝对值在单元间改变，该解码器仍然可以一次正确地解码两个位。这样做可以相对于读取和写入操作两者的改变提供改善的鲁棒性，可以使得能够减少互连电阻和校正单元间的改变等。
虽然存储器单元800示出了正被存储的两个位，本文描述的技术可以被用于存储多于两个位。存储器单元800可以与能够实现高速读取操作的存储器类型(例如，诸如SRAM)兼容。此外，本文描述的技术可以被扩展为多单元符号间的干扰校正。例如，参考图8，本文描述的技术可以允许测量需要被检测的一个的任一侧面上的相邻的电阻拓扑(诸如，“00”、“01”、“10”、“11”)。
一般来说，对于本文描述的各种实施例，(例如，通过一系列电压和电流信号)写入一个或多个位至存储器单元的过程可以基于迭代的编程算法(例如，诸如写入验证算法、读取验证写入算法等)。该迭代编程算法可以被用于实现不同转换的区域间(例如，在单个相变层内，或如将在下文描述的，在多个不同相变层之间)的期望的分离。
在某些实施例中(未示出)，存储器单元800可以包括用于存储一个或多个位的多个记录层。不同的层的每一个可以具有不同的特性(例如，不同的材料属性)，使得当不同层的部分被转换和/或变形(例如，利用本文描述的技术)时，可以实现不同的电阻状态。在该实施例中，通过从沟道层(例如，基于施加至存储器单元的栅极的电压)扩展耗尽区域至给定记录层材料(诸如相变)的多个层中，(例如，基于转向至该一个或多个层中的电流信号)一个或多个位可以被写入每个层中。
一般来说，(例如，参考相变材料)当编程具有多个相变层的存储器单元时，该编程的次序可以为从最深的相变层至最浅的相变层。例如，在一种情况下，存储器单元的最深的相变层可以被首先编程(例如，通过控制耗尽区进入最深层的深度)并施加转换最深层的一部分的写入电流信号以存储位。接下来，最深层上方的层可以通过回退该耗尽区(例如，至最深层上方的层中)编程并施加转换最深层上方的层的一部分的写入电流信号以存储位。该过程可以以该方式继续直到该耗尽区被回退至最浅的相变层并且施加写入电流信号以在最浅的相变层中存储位。此外，根据某些实施例，多个位可以被写入每个相变层中，例如，利用参考图8在上文描述的技术。
在某些情况下，当利用具有多个相变层和沟道层的存储器单元(例如，如图8中所示)时，可以在沟道层中存在可以限制(或防止)控制进入多个相变层的耗尽区的深度的缺陷。同样的，理想的是可以提供一种可以能够解决沟道层中的这些集中的缺陷的存储器单元架构。
图10示出了根据本公开另一实施例的具有多个相变层的存储器单元1000的架构。如图所示，该存储器单元1000可以包括栅极、氧化物层和栅极，它们的每一个可以与上文描述(例如，图2等中)的实施例中的栅极、氧化物层和基板相似。然而，同样如图所示，并不在氧化物层和相变层之间包括沟道层，该存储器单元100可以代替地包括总共N个相变层，PCM0、PCM1、PCM2、……、PCMN-2、PCMN-1。每个相变层可以具有不同的属性，诸如不同的编程温度、电阻的量级、导电性等。例如，PCMN-1可以具有不同层的最高量级的电阻和最低的导电性，而PCM0可以具有不同层的最低量级的电阻和最高的导电性。在该实施例中，PCM0可以用作沟道层。在某些情况下，通过利用不具有沟道层的存储器单元(诸如存储器单元1000)，可以减少可以限制控制进入不同PCM层的耗尽区的缺陷的出现。
一般来说，本文描述的各种技术(例如，用于存储多个位，控制位的大小和/或形状，控制耗尽深度等)可以被用于改善多个不同非易失性存储器类型(例如，诸如PCM、ReRAM等)的体积密度。例如，如上文所述，本文描述的技术可以被用于转换二维平面记录媒介至三维体积媒介和/或被用于将多个位写入区域中，其中该区域的形状被一个栅极控制。此外，本文描述的技术可以被用于将三维记录媒介转换至可在每个单元中存储信息的多个位的三维媒介。这可施加至水平沟道三维存储器以及垂直沟道三维存储器。
本文描述的各种技术还可以被用于补偿单元间的可变性，被用于减少每个GB的成本(例如，可以不需要附加的光刻步骤以在区域中记录多于一个数据位)和/或与低速和高速读出存储器和存储架构兼容。
虽然前文指向本发明的各实施例，但在不脱离其基本范围的情况下设计本发明的其他和进一步的实施例，并且其范围由下文的权利要求确定。
与本文的公开联合描述的各种说明性的逻辑块、模块和电路可以使用被设计为执行本文描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑装置、离散的门或晶体管逻辑、离散的硬件组件或它们的任意组合来实现或执行。通用处理器可以为微处理器，但是可替代地，该处理器可以为任意常规的处理器、控制器、微控制器或状态机。处理器还可以实现为计算装置的组合，例如，DSP和微处理器的组合、多个微处理器、与DSP核心结合的一个或多个微处理器，或任意其他这种配置。
本文公开的方法包括用于实现描述的方法的一个或多个步骤或动作。该方法步骤和/或动作可以在不脱离权利要求的范围的情况下彼此间交换。换句话说，除非指定步骤或动作的特定次序，可以在不脱离权利要求范围的情况下修改特定步骤和/或动作的次序和/或使用。
如本文所使用的，涉及一列项目的“至少一个”的短语是指做那些项目的任意组合，包括单个部件。作为示例，“a、b或c的至少一个”意欲覆盖a、b、c、a-b、a-c、b-c以及a-b-c，以及具有多个相同元件的任意组合(例如，a-a、a-a-a、a-a-b、a-a-c、a-b-b、a-c-c、b-b、b-b-b、b-b-c、c-c以及c-c-c或者a、b和c的任意其他次序)。
可以通过能够执行相应功能的任意适当的方法执行上文描述的方法的各种操作。该方法可以包括各种硬件和/或软件组件。
应当理解的是，权利要求并不限于上文示出的精确配置和组件。在不脱离权利要求范围的情况下可对上文描述的方法和设备的布置、操作和细节作出多种修改、改变和变形。

Claims (20)

1.一种在至少一个存储器单元中记录一个或多个位的方法，该方法包括：
施加电流至该至少一个存储器单元的沟道层；
通过施加电压至该至少一个存储器单元的栅极来激活该至少一个存储器单元的栅极；
一经激活该栅极，耗尽该沟道层以便将电流从该沟道层引导至该至少一个存储器单元的记录层，其中该记录层处于第一电阻状态；以及
将该记录层的至少一部分从该第一电阻状态转换至第二电阻状态，以便将一个或多个位写入该记录层，其中该第一电阻状态和该第二电阻状态不同，并且其中该记录层的至少一个被转换的部分的大小或形状中的至少一个被施加至该栅极的电压和施加至该沟道层中的电流部分地控制。
2.如权利要求1所述的方法，其中该记录层包括相变材料或电阻式随机存取存储器材料中的一种。
3.如权利要求1所述的方法，其中转换该记录层的至少一部分以写入一个或多个位的步骤包括转换该至少一部分的第一部分至电阻状态并转换该至少一个部分的第二部分至不同的电阻状态，其中每个转换的部分对应于记录的位。
4.如权利要求1所述的方法，其中控制该至少一个转换的部分的大小和形状中的至少一个的步骤包括通过施加恒定电压至该栅极并改变施加至该沟道层的电流来控制该至少一个转换的部分的宽度。
5.如权利要求1所述的方法，其中控制该至少一个转换的部分的大小或形状的至少一个的步骤包括通过改变施加至该至少一个存储器单元的栅极的电压并改变施加至该至少一个存储器单元的沟道的电流来控制该至少一个转换的部分的深度。
6.如权利要求1所述的方法，其中该至少一个存储器单元包括连接成一串的多个存储器单元。
7.如权利要求6所述的方法，进一步包括：
通过关闭没有正在被写入的任何存储器单元的栅极来每次一个地顺序写入至该多个存储器单元的每一个。
8.如权利要求6所述的方法，进一步包括：
通过施加恒定电流信号并改变施加至该多个存储器单元的每一个的电压同时写入至该多个存储器单元的每一个。
9.如权利要求1所述的方法，进一步包括，一经激活该栅极：
扩展进入该至少一个存储器单元的记录层的该沟道层的耗尽；以及
基于施加至该栅极的电压来控制进入该记录层的耗尽的扩展的深度，以便写入一个或多个位。
10.如权利要求9所述的方法，进一步包括：
基于写入在该记录层中的该一个或多个位的数量来编码多个电阻拓扑。
11.如权利要求1所述的方法，其中控制该至少一个转换的部分的大小或形状中的至少一个的步骤包括通过改变施加电压至该至少一个存储器单元的栅极的时间和施加电流至该至少一个存储器单元的沟道的时间中的至少一个，控制该至少一个转换的部分的深度。
12.一种可调整的非易失性存储器单元，包括：
栅极；
至少一个记录层；以及
沟道层，其能够支持耗尽区，设置于该栅极和该至少一个记录层之间，其中电流最初流过该沟道层，其中一经激活该栅极，该沟道层被耗尽并且最初流过该沟道的电流被操纵通过该至少一个记录层，其中，基于被操纵通过该至少一个记录层的电流，该至少一个记录层的一部分能够从第一电阻状态转换至第二电阻状态，并且其中，该被转换的部分的大小或形状中的至少一个能够被控制以便存储至少一个位。
13.如权利要求12所述的可调整的非易失性存储器单元，其中，基于被操纵通过该至少一个记录层的一系列电流信号，该至少一个记录层的多个部分能够从第一电阻状态转换为第二电阻状态，并且其中，多个转换的部分中的每一个的大小或形状的至少一个能够被控制以便存储多个位。
14.如权利要求13所述的可调整的非易失性存储器单元，其中该多个转换的部分的每一个的宽度能够被施加至该栅极的恒定电压和施加至该沟道层的可变电流序列控制。
15.如权利要求13所述的可调整的非易失性存储器单元，其中该多个转换的部分的每一个的深度能够被施加至该沟道层的可变电流序列和施加至该栅极的可变电压控制。
16.如权利要求12所述的可调整的非易失性存储器单元，其中该至少一个记录层能够支持耗尽区。
17.如权利要求16所述的可调整的非易失性存储器单元，其中，基于进入该至少一个记录层的该耗尽区的深度的扩展，该至少一个记录层的多个部分能够从第一电阻状态转换至第二电阻状态。
18.如权利要求12所述的可调整的非易失性存储器单元，其中该至少一个记录层包括相变材料和电阻式随机存取存储器材料的至少一个。
19.如权利要求12所述的可调整的非易失性存储器单元，其中该至少一个记录层包括多个层，每个层具有不同的材料属性。
20.一种系统，包括：
多个存储器单元；
处理器，配置为访问该多个存储器单元的每一个存储器单元，其中，对于该多个存储器单元的每一个存储器单元，该处理器被配置为：
施加电流至该存储器单元的沟道层；
通过施加电压至该存储器单元的栅极，激活该存储器单元的栅极；
一经激活该栅极，将该电流从该沟道层引导至该存储器单元的记录层中，其中该记录层处于第一电阻状态；以及
将该记录层的至少一部分从第一电阻状态转换至第二电阻状态，以便将一个或多个位写入该记录层中，其中该第一电阻状态和该第二电阻状态不同，并且其中该记录层的至少一个转换的部分的大小或形状中的至少一个由施加至该栅极的电压和施加至该沟道层中的电流部分地控制。
CN201610826486.3A 2015-06-30 2016-06-30 具有可调整的单元位形状的存储器和系统及记录方法 Active CN106448728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/788,167 2015-06-30
US14/788,167 US9472281B1 (en) 2015-06-30 2015-06-30 Non-volatile memory with adjustable cell bit shape

Publications (2)

Publication Number Publication Date
CN106448728A true CN106448728A (zh) 2017-02-22
CN106448728B CN106448728B (zh) 2019-01-01

Family

ID=56891529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610826486.3A Active CN106448728B (zh) 2015-06-30 2016-06-30 具有可调整的单元位形状的存储器和系统及记录方法

Country Status (8)

Country Link
US (2) US9472281B1 (zh)
JP (2) JP6352980B2 (zh)
KR (1) KR101904602B1 (zh)
CN (1) CN106448728B (zh)
DE (1) DE102016008076A1 (zh)
FR (1) FR3038441A1 (zh)
GB (1) GB2540047B (zh)
TW (1) TWI648738B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472281B1 (en) * 2015-06-30 2016-10-18 HGST Netherlands B.V. Non-volatile memory with adjustable cell bit shape
JP6937128B2 (ja) 2017-02-02 2021-09-22 Ntn株式会社 磁気エンコーダおよびその製造方法
US11316105B2 (en) * 2020-03-17 2022-04-26 International Business Machines Corporation Phase change material switch and method of fabricating same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060129A (zh) * 2006-04-21 2007-10-24 三星电子株式会社 非易失性存储器件及其操作和制造方法
CN102831928A (zh) * 2011-06-14 2012-12-19 索尼公司 电阻变化型存储器件和电阻变化型存储器件的操作方法
US20130075807A1 (en) * 2009-02-25 2013-03-28 Sunil Shim Semiconductor memory devices having selection transistors with nonuniform threshold voltage characteristics
US20140209850A1 (en) * 2011-10-19 2014-07-31 Fuji Electric Co., Ltd. Strongly correlated nonvolatile memory element

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116593B2 (en) * 2002-02-01 2006-10-03 Hitachi, Ltd. Storage device
US6838692B1 (en) 2003-06-23 2005-01-04 Macronix International Co., Ltd. Chalcogenide memory device with multiple bits per cell
US7130212B2 (en) * 2003-11-26 2006-10-31 International Business Machines Corporation Field effect device with a channel with a switchable conductivity
JP4567963B2 (ja) * 2003-12-05 2010-10-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100746224B1 (ko) * 2006-01-02 2007-08-03 삼성전자주식회사 멀티비트 셀들을 구비하는 상변화 기억소자들 및 그프로그램 방법들
JP2008066466A (ja) * 2006-09-06 2008-03-21 Toshiba Corp 半導体記憶装置およびその読み出し電圧の補正方法
JP2008098638A (ja) * 2006-10-09 2008-04-24 Korea Electronics Telecommun カルコゲナイド層を持つ薄膜トランジスタ及びその製造方法
US7760545B2 (en) * 2006-12-26 2010-07-20 Elpida Memory, Inc. Semiconductor memory device and programming method thereof
JP5634002B2 (ja) * 2007-07-25 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 相変化型不揮発性メモリ及び半導体装置
US7883931B2 (en) * 2008-02-06 2011-02-08 Micron Technology, Inc. Methods of forming memory cells, and methods of forming programmed memory cells
WO2009102918A1 (en) 2008-02-13 2009-08-20 Hong Kong Applied Science & Technology Research Institute Co. Ltd Recordable memory cell with multiple physical states
CN101981720B (zh) 2008-04-01 2013-10-23 Nxp股份有限公司 垂直相变存储单元
US20100163826A1 (en) * 2008-12-30 2010-07-01 Stmicroelectronics S.R.L. Method for active pinch off of an ovonic unified memory element
US8208285B2 (en) * 2009-07-13 2012-06-26 Seagate Technology Llc Vertical non-volatile switch with punchthrough access and method of fabrication therefor
JP5388814B2 (ja) * 2009-11-24 2014-01-15 株式会社東芝 半導体記憶装置
JP2011199215A (ja) * 2010-03-24 2011-10-06 Hitachi Ltd 半導体記憶装置
JP5320601B2 (ja) * 2010-04-23 2013-10-23 シャープ株式会社 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置
US8599609B2 (en) * 2010-12-22 2013-12-03 HGST Netherlands B.V. Data management in flash memory using probability of charge disturbances
JP5768498B2 (ja) 2011-05-23 2015-08-26 ソニー株式会社 記憶素子、記憶装置
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
TWI451570B (zh) 2011-11-15 2014-09-01 Univ Nat Chiao Tung 多位元電阻切換記憶體元件與陣列
US20130306929A1 (en) 2012-05-16 2013-11-21 Jaeho Lee Multilayer-Stacked Phase Change Memory Cell
US20140071747A1 (en) 2012-09-07 2014-03-13 Being Advanced Memory Corporation Processors and Systems with Multicell Multibit Phase-Change Memory
KR20140076097A (ko) * 2012-12-12 2014-06-20 에스케이하이닉스 주식회사 저항 메모리 소자 및 그 제조 방법
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
KR20140113024A (ko) * 2013-03-15 2014-09-24 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그 구동방법
US9293695B2 (en) * 2013-09-09 2016-03-22 Koji Ueda Magnetoresistive element and magnetic random access memory
US20170040379A1 (en) * 2013-12-27 2017-02-09 Hitachi, Ltd. Semiconductor memory device and method for manufacturing same
JP6140845B2 (ja) * 2014-02-03 2017-05-31 株式会社日立製作所 半導体記憶装置
US9472281B1 (en) 2015-06-30 2016-10-18 HGST Netherlands B.V. Non-volatile memory with adjustable cell bit shape

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060129A (zh) * 2006-04-21 2007-10-24 三星电子株式会社 非易失性存储器件及其操作和制造方法
US20130075807A1 (en) * 2009-02-25 2013-03-28 Sunil Shim Semiconductor memory devices having selection transistors with nonuniform threshold voltage characteristics
CN102831928A (zh) * 2011-06-14 2012-12-19 索尼公司 电阻变化型存储器件和电阻变化型存储器件的操作方法
US20140209850A1 (en) * 2011-10-19 2014-07-31 Fuji Electric Co., Ltd. Strongly correlated nonvolatile memory element

Also Published As

Publication number Publication date
JP2017017322A (ja) 2017-01-19
TWI648738B (zh) 2019-01-21
CN106448728B (zh) 2019-01-01
KR20170003485A (ko) 2017-01-09
GB2540047B (en) 2019-11-06
JP2018174333A (ja) 2018-11-08
FR3038441A1 (zh) 2017-01-06
TW201717200A (zh) 2017-05-16
KR101904602B1 (ko) 2018-10-04
GB201611056D0 (en) 2016-08-10
US9472281B1 (en) 2016-10-18
DE102016008076A1 (de) 2017-01-05
US20170018307A1 (en) 2017-01-19
GB2540047A (en) 2017-01-04
US10229737B2 (en) 2019-03-12
JP6352980B2 (ja) 2018-07-04

Similar Documents

Publication Publication Date Title
US11101326B2 (en) Methods of forming a phase change memory with vertical cross-point structure
CN104221090B (zh) 电阻式器件及其操作方法
USRE46920E1 (en) Semiconductor memory device with variable resistance element
US7508695B2 (en) Nonvolatile semiconductor memory device and data writing method
US9025369B2 (en) Resistance change nonvolatile semiconductor memory device
CN111816237B (zh) 包括层叠存储单元的阻变存储器件
US20140301131A1 (en) Multiple layer forming scheme for vertical cross point reram
JP2008187183A (ja) 磁気及び抵抗メモリ要素等を有するマルチビットのメモリセル等を備えるメモリ装置及びその製造方法
KR20040104834A (ko) 고집적 상변환 램
JP2010079974A (ja) 半導体記憶装置
US20090213643A1 (en) Integrated Circuit and Method of Improved Determining a Memory State of a Memory Cell
WO2009126874A3 (en) Non-volatile multi-level re-writable memory cell incorporating a diode in series with multiple resistors and method for writing same
US10818352B2 (en) Resistive memory devices having address-dependent parasitic resistance compensation during programming
KR20150093149A (ko) 기억 소자 및 기억 장치
CN106448728B (zh) 具有可调整的单元位形状的存储器和系统及记录方法
KR20170098673A (ko) 메모리 소자
CN104620321B (zh) 用于非易失性存储器的互补解码
US20090268505A1 (en) Method of Operating an Integrated Circuit, and Integrated Circuit
Wu et al. RRAM Cross-Point Arrays
Levisse et al. High density emerging resistive memories: What are the limits?
Yin et al. Multi-Level Storage in Lateral Phase Change Memory: From 3 to 16 Resistance Levels

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210317

Address after: California, USA

Patentee after: Western Digital Technologies, Inc.

Address before: Amsterdam

Patentee before: HGST Netherlands B.V.