CN104221090B - 电阻式器件及其操作方法 - Google Patents

电阻式器件及其操作方法 Download PDF

Info

Publication number
CN104221090B
CN104221090B CN201380017339.6A CN201380017339A CN104221090B CN 104221090 B CN104221090 B CN 104221090B CN 201380017339 A CN201380017339 A CN 201380017339A CN 104221090 B CN104221090 B CN 104221090B
Authority
CN
China
Prior art keywords
voltage
pulse
slope
state
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380017339.6A
Other languages
English (en)
Other versions
CN104221090A (zh
Inventor
D·卡马拉汉
F·S·寇山
J·P·S·埃切韦里
J·丁
S·C·霍梅尔
M·科齐茨基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Axon Technologies Corp
Adesto Technologies Corp
Original Assignee
Axon Technologies Corp
Adesto Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Axon Technologies Corp, Adesto Technologies Corp filed Critical Axon Technologies Corp
Publication of CN104221090A publication Critical patent/CN104221090A/zh
Application granted granted Critical
Publication of CN104221090B publication Critical patent/CN104221090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

在一个实施方式中，一种操作电阻式开关器件10的方法包括在具有第一端子1和第二端子2的两端子电阻式开关器件10的第一端子1上施加包括脉冲的信号。电阻式开关器件10具有第一状态和第二状态。所述脉冲包括第一时段内从第一电压到第二电压的第一斜坡。所述第一时段是脉冲的总时段的至少0.1倍。

Description

电阻式器件及其操作方法
本申请要求2012年5月11日提交的、名称为“Resistive Devices and Methods ofOperation Thereof(电阻式器件及其操作方法)”的美国申请No.13/470,030的优先权，该申请特此以引用方式并入本文。
技术领域
本发明总体上涉及半导体器件，具体地，涉及电阻式器件及其操作方法。
背景技术
半导体行业依赖于器件变尺寸优化来以较低成本得到改进的性能。闪存存储器是如今市场中的主流非易失性存储器。然而，闪存存储器具有大量限制，对存储器技术的持续发展造成了重大威胁。因此，半导体行业正在开发替代存储器来取代闪存存储器。未来存储器技术的角逐者包括磁性存储随机存取存储器(MRAM)、铁电RAM(FeRAM)、电阻式开关存储器(诸如，相变RAM(PCRAM))、电阻式RAM(RRAM)、包括可编程金属化单元(PMC)的离子存储器或导电桥接随机存取存储器(CBRAM)。这些存储器也被称为新兴存储器。
切实可行的是，在诸如规模可伸缩性、性能、能量效率、开/关比率、操作温度、CMOS兼容性、可靠性的技术度量中的不止一种技术度量方面，新兴存储器一定优于闪存存储器。CBRAM技术在这些技术度量中的许多技术度量方面已经表现出满意效果。
发明内容
通过本发明的示例性实施方式，总体上解决或避免了这些问题和其它问题，总体上实现了技术优点。
根据本发明的实施方式，一种操作电阻式开关器件的方法，包括：在具有第一端子和第二端子的两端子电阻式开关器件的所述第一端子上施加包括脉冲的信号。所述电阻式开关器件具有第一状态和第二状态。所述脉冲包括在第一时段内从第一电压到第二电压的第一斜坡。所述第一时段是所述脉冲的总时段的至少0.1倍。
根据本发明的另一个实施方式，一种在具有第一接入端子和第二接入端子的接入装置的第一接入端子上施加包括脉冲的信号的方法。所述第二接入端子连接到两端子电阻式开关器件的第一端子。电阻式开关器件具有第一端子和第二端子。电阻式开关器件具有第一状态和第二状态。所述脉冲包括在第一时段内从第一电压到第二电压的第一斜坡。所述第一时段是所述脉冲的总时段的至少0.1倍，所述在施加所述信号之后电阻式开关器件从所述第一状态变成所述第二状态。
根据本发明的另一个实施方式，一种半导体器件，包括两端子电阻式开关器件、信号发生器和接入电路。两端子电阻式开关器件具有第一端子和第二端子。两端子电阻式开关器件还具有第一状态和第二状态。信号发生器被构造成产生包括脉冲的信号。所述脉冲包括在第一时段内从第一电压到第二电压的第一斜坡。所述第一时段是所述脉冲的总时段的至少0.1倍。接入电路被构造成在所述第一端子上施加所述信号。所述电阻式开关器件被构造成响应于所述信号从所述第一状态变成所述第二状态。
以上已经相当广泛地概述了本发明的实施方式的特征，使得可以更好地理解本发明的具体实施方式。下文中将描述本发明的实施方式的另外的特征和优点，这些特征和优点形成本发明的权利要求书的主题。本领域的技术人员应该理解，可容易利用所公开的构思和特定实施方式作为修改或设计用于执行本发明的相同目的的其它结构或工艺的基础。本领域的技术人员还应该实现，这种等价构造不脱离所附权利要求书中阐述的本发明的精神和范围。
附图说明
为了更完全地理解本发明及其优点，现在参照下面结合附图的描述，其中：
图1包括图1A至图1E，示出电阻式开关存储器的剖视图和操作，其中，图1A示出传统离子存储器的剖视图，其中，图1B示出在编程操作下的存储器，其中，图1D示出对应编程脉冲的时序图，其中，图1C示出擦除操作下的存储器，其中，图1E示出对应擦除脉冲的时序图；
图2包括图2A至图2N，示出根据本发明的实施方式的突出了施加到存储器单元(memory unit)的编程脉冲的时序图；
图3包括图3A至图3I，示出根据本发明的实施方式的突出了擦除脉冲的擦除操作的时序图；
图4包括图4A至图4B，示出根据本发明的实施方式的存储单元(memory cell)；
图5包括图5A至图5L，示出根据本发明的实施方式的突出了在字线处生效的编程脉冲的编程操作的时序图；
图6示出根据本发明的实施方式的突出了在字线处生效的擦除脉冲的擦除操作的时序图；
图7包括图7A和图7B，示出其中在位线和/或选择线上使斜坡曲线分布(profile)生效的编程和擦除的替代实施方式；
图8包括图8A至图8D，示出根据本发明的实施方式的使用具有有限斜升率的编程脉冲的潜在优点；
图9包括图9A至图9E，示出在施加根据本发明的实施方式的擦除脉冲时进行擦除期间的存储器单元的示意图。图9是出于理解目的示出的并且实际的物理机制会更复杂；
图10包括图10A和图10B，示出实现本发明的实施方式的各种存储单元阵列；
图11包括图11A至图11E，示出实现本发明的实施方式的存储器装置；
图12示出实现本发明的实施方式的系统的示意性框图。
不同附图中对应的标号和符号通常是指对应的部件，除非另外指明。附图被绘制成清楚地示出实施方式的相关方面并且不一定按比例绘制。
具体实施方式
以下，详细地讨论各种实施方式的制作和使用。然而，应该理解，本发明提供了可在各式各样的特定环境下实施的一些可应用的本发明构思。所讨论的特定实施方式只是制造和使用本发明的特定方式的示例，并不限制本发明的范围。
将参照特定环境(即，诸如导电桥接存储器的离子存储器)下的各种实施方式描述本发明。然而，本发明还可以应用于其它类型的存储器，具体地，应用于诸如两个端接电阻式存储器的任何电阻式存储器。尽管本文是针对存储器装置描述的，但本发明的实施方式还可以应用于通过电阻式开关形成的其它类型的装置，诸如处理器、动态可重铺设电子器件、光学开关、现场可编程门阵列和微流阀以及其它纳米离子器件。
图1包括图1A至图1E，示出电阻式开关存储器的剖视图和操作，其中，图1A示出传统离子存储器的剖视图，其中，图1B示出在编程操作下的存储器，其中，图1D示出对应编程脉冲的时序图，其中，图1C示出擦除操作下的存储器，其中，图1E示出对应擦除脉冲的时序图。
图1A示出在第一导电层20和第二导电层40之间布置有可变电阻层30的存储器单元10。可变电阻层30可以是例如通过施加诸如电势、热、磁场和其它的外部刺激能编程的固体电解质层。换句话讲，可以通过应用编程操作和对应的擦除操作来改变可变电阻层30上的电阻。例如，在编程操作之后，可变电阻层30具有低电阻(ON(开)状态)，而在擦除操作之后，可变电阻层30具有高电阻(OFF(关)状态)。存储单元的操作涉及诸如金属原子的导电原子通过可变电阻层30的纳米级迁移和重排。另选地，存储单元可以由于诸如可变电阻层30内的点缺陷的缺陷的运动而进行操作。可以通过在第一节点1和第二节点2之间施加电信号来执行编程/擦除操作。
如图1A中所示，纳米相50可以分散在可变电阻层30内。在一些实施方式中，纳米相50可以是导电的。然而，处于OFF状态的这个可变电阻层30的电阻高，例如，大于500MΩ并且取决于单元面积。可以通过在第一节点1和第二节点2之间施加读电压来读取存储单元的电阻状态。然而，读电压是可忽略的(通常在大约-200mV至大约200mV)并且没有改变存储单元的状态。
图1B示出传统编程操作期间的存储器单元。可以使用静态电压或动态脉冲完成编程操作。通常，如图1D中所示使用编程脉冲执行编程，图1D示出施加在第一节点1和第二节点2之间的电势差。
当如图1B和图1D中所示跨越第一节点1和第二节点2施加正电压时，可以氧化来自第二导电层40的导电原子，从而形成导电离子，然后，导电离子由于可变电阻层30中的电场而加速。例如，取决于可变电阻层30的编程脉冲可以具有高于阈值电压的电势VPROG，在一个示例中，阈值电压是大约300mV或更高并且通常是大约450mV。例如，编程脉冲可以具有大约1V至大约1.5V的电势VPROG。导电离子向着可以作为阴极的第一导电层20漂移。在可变电阻层30内，导电离子可以使用纳米相50迁移，纳米相50可以吸收漂移的导电离子并且释放相同或其它的导电离子。最终，靠近第一导电层的导电离子吸收来自第二节点2的电子并且被还原回导电原子。被还原的导电原子沉积在第一导电层20上方。在编程脉冲期间，越来越多的导电离子被从第二导电层40带到第一导电层20，这最终导致在可变电阻层30内形成导电丝。导电离子的流动还导致编程电流IPROG流过可变电阻层30。在第一导电层20通过可变电阻层30与第二导电层40桥接之后，可变电阻层30的电阻大大降低并且可以使用读操作进行测量/读取。
图1C示出传统擦除操作期间的存储器单元。可使用静态电压或动态脉冲实现擦除操作。通常，使用如图1E中所示的擦除脉冲执行擦除，图1E示出第一节点1和第二节点2之间施加的电势差。
当如图1C和图1E中所示跨越第一节点1和第二节点2施加负电压时，之前形成的导电丝中的导电原子被氧化成导电离子，这些导电离子由于电场而漂移到第二导电层40。在第二导电层40中，这些导电离子吸收来自第一节点1的电子并且被还原成导电原子，从而改造初始高电阻状态。导电离子流向第二导电层40造成擦除电流IERASE流过可变电阻层30。与第二导电层40不同，第一导电层20是惰性的，因此不贡献导电原子。因此，在可变电阻层30内的所有导电原子都重新定位时，擦除过程终止。在一个实施方式中，擦除脉冲可以具有小于大约-200mV(更负)的电势VERASE(例如，大约-1V)。
如上所述，编程和擦除脉冲是阶跃函数，其中，脉冲电压从低状态(例如，0V)陡变成高状态(例如，VPROG)。换句话讲，传统上，使用一系列方形/矩形脉冲执行编程和擦除。如图2和图4中将描述的，本发明的实施方式使用不同的电压脉冲来对存储器单元进行编程和擦除。
图2包括图2A至图2N，示出根据本发明的实施方式的突出了施加到存储器单元的编程脉冲的时序图。
图2A示出表示根据本发明的实施方式的施加在存储器单元的第一节点和第二节点之间的斜升电压脉冲的时序图。
根据本发明的实施方式，第一节点1和第二节点2之间的电势差增至峰值电压，该峰值电压可以与传统的方形脉冲相同。因此，由于施加的脉冲，导致第一节点1处于比第二节点2高的(正的)电势。
然而，如所示出的，电压没有如传统编程中一样陡增。相反，编程电压(VPROG)缓慢斜升至峰值编程电压PPV。如图2A中所示，在一个实施方式中，斜升电压遵循抛物线性。在图2A中示出的实施方式中，编程脉冲从峰值编程电压PPV陡然斜降。
在各种实施方式中，编程脉冲可具有至少500mV的峰值编程电压PPV。在一个或更多个实施方式中，峰值编程电压PPV是至少1V。在一个或更多个实施方式中，峰值编程电压PPV是大约750mV至大约1000mV。在一个或更多个实施方式中，峰值编程电压PPV是大约1V至大约1.5V。在一个或更多个实施方式中，峰值编程电压PPV是大约1.5V至大约2V。在一个或更多个实施方式中，峰值编程电压PPV是大约2V至大约2.5V。
在各种实施方式中，编程脉冲可以具有至少0.1μs的编程脉冲宽度tPW。在一个或更多个实施方式中，编程脉冲宽度tPW是至少1μs。在一个或更多个实施方式中，编程脉冲宽度tPW是大约1μs至大约10μs。在一个或更多个实施方式中，编程脉冲宽度tPW是大约2.5μs至大约7.5μs。在一个或更多个实施方式中，编程脉冲宽度tPW是大约5μs至大约15μs。
在各种实施方式中，编程电压包括电势缓慢增大的初始部分。在各种实施方式中，编程电压可以以低于大约100mV/μs的速率增大。具体地，斜升曲线分布具有是低电压阶段LVP的第一部分和处于更高电压的第二部分。如将参照图3详细描述的，逐渐增大电压具有优于传统陡然编程的许多优点。
在各种实施方式中，编程脉冲的斜升曲线分布可被修改成任何合适的曲线分布。具体地，低电压阶段LVP可被修改成根据存储器单元的编程特性增大或减小斜坡率。在各种实施方式中，第一部分的时段(tLVP)在总脉冲宽度tPW中的比率是至少10％。在各种实施方式中，第一部分的时段(tLVP)在总脉冲宽度tPW中的比率是至少50％。在各种实施方式中，第一部分的时段(tLVP)在总脉冲宽度tPW中的比率是大约10％至大约50％。在各种实施方式中，第一部分的时段(tLVP)在总脉冲宽度tPW中的比率是大约50％至大约100％。将根据本发明的各种实施方式使用图2B-2L描述这些修改形式的示例。
图2B示出包括施加在存储器单元(例如，图1B)的第一节点和第二节点之间的指数斜升曲线分布的本发明的实施方式。如图2B中所示，在一个或更多个实施方式中，指数是慢指数，使得在编程脉冲的宽度tPW的大约一半处，编程电压是峰值编程电压PPV的大约一半或以下。仅仅作为示例，第一部分(低电压阶段LVP)期间的编程电压(PV)可遵循诸如PV(t)＝(PVP×exp(t/(比率×tPW))-1)的指数，其中，PVP是峰值编程电压，t是时间，tPW是脉冲的宽度。该比率可以变化并且在各种实施方式中可以是大约1.5至大约50，并且在一个实施方式中可以是大约1.5至大约3。
在替代实施方式中，编程脉冲可以包括具有指数斜坡的第一部分、具有平坦或恒定电压的第二部分、具有陡然斜降的第三部分。在一个或更多个实施方式中，编程电压在编程脉冲的宽度tPW的大约一半(或更少)处达到峰值编程电压PPV。仅仅作为示例，第一部分(低电压阶段LVP)期间的编程电压(PV)可遵循诸如PV(t)＝(PVP×exp(t/(比率×tPW))-1)的指数，其中，PVP是峰值编程电压，t是时间，tPW是脉冲的宽度。该比率可以变化并且在各种实施方式中可以是大约0.1至大约1.5，并且在一个实施方式中可以是大约0.5至大约1。
图2C示出根据另一个实施方式的施加在存储器单元的第一节点和第二节点之间的锯齿形编程脉冲。根据实施方式，低电压阶段LVP包括编程电压线性增大的线性部分。在一个实施方式中，编程电压根据PV(t)＝(PVP×t/tPW)线性增大，其中，PVP是峰值编程电压，t是时间，tPW是脉冲的宽度。在另一个实施方式中，编程电压根据PV(t)＝(PVP×t/(tPW-t0))线性增大，其中，t0可以是大约0.5tPW至大约tPW。
图2D示出根据另一个实施方式的施加在存储器单元的第一节点和第二节点之间的三角形编程脉冲。如之前实施方式中的一样，在低电压阶段LVP期间，编程电压线性增大。然而，在达到峰值编程电压PVP之后，编程电压线性减小返回。
图2E示出其中编程脉冲包括含有指数斜升的第一部分、峰值编程电压处的第二部分、含有指数斜降的第三部分的替代实施方式。所述指数可以如之前实施方式中描述的一样。
图2F示出其中编程脉冲包括含有线性斜升的第一部分、峰值编程电压处的第二部分、含有线性斜降的第三部分的替代实施方式。
图2G示出其中编程脉冲包括含有抛物线斜升的第一部分、峰值编程电压处的第二部分、含有抛物线斜降的第三部分的替代实施方式。
本发明的实施方式还可包括其它类型的编程脉冲。例如，图2H示出通过多个方形脉冲的叠加形成的编程脉冲。使用这种实施方式，可避免因需要产生指数斜升或斜降而造成的复杂性。
图2I示出突出了多个脉冲的不同叠加的本发明的实施方式。在图2I中，可使具有第一峰值电压P1的第一编程脉冲波、具有第二峰值电压P2的第二编程脉冲波、具有第三电压P3的第三编程脉冲波和具有第四电压P4的第四编程脉冲波顺序生效。因此，通过具有逐渐变高的峰值电势的脉冲，执行存储器单元的编程。
图2J示出突出了相比于图2I和图2H的多个脉冲的不同叠加的本发明的实施方式。在图2I中，可顺序地使用具有第一脉冲宽度PT1的第一编程脉冲波、具有第二脉冲宽度PT2的第二编程脉冲波、具有第三脉冲宽度PT3的第三编程脉冲波、具有第四脉冲宽度PT4的第四编程脉冲波。因此，由具有逐渐变长的脉冲和可能逐渐变高的峰值电势的脉冲执行存储器单元的编程。
图2K示出突出了多个脉冲的不同叠加的本发明的实施方式。与图2J的之前实施方式相比，斜升电势φRU大于后续的斜降电势φRD，从而形成不对称脉冲。
本发明的实施方式可包括以上编程脉冲的组合。例如，在一个实施方式中，如图2L中所示，编程脉冲可包括含有指数斜升(第一编程曲线C1)的第一部分、峰值编程电压PPV处的第二部分、含有线性斜降(第二编程曲线C2)的第三部分。在另一个实施方式中，本发明的实施方式可类似地包括抛物斜降。在各种实施方式中，斜升编程时间Δt1可以与斜降编程时间Δt2不同，即，编程脉冲可以是不对称的。
在各种实施方式中，斜升编程时间Δt1是总脉冲宽度tPW的至少10％。在各种实施方式中，斜升编程时间Δt1是总脉冲宽度tPW的至少50％。在各种实施方式中，斜升编程时间Δt1是总脉冲宽度tPW的大约10％至大约50％。在各种实施方式中，斜升编程时间Δt1是总脉冲宽度tPW的大约50％至大约100％。
在各种实施方式中，斜降编程时间Δt2是总脉冲宽度tPW的至少10％。在各种实施方式中，斜降编程时间Δt2是总脉冲宽度tPW的至少50％。在各种实施方式中，斜降编程时间Δt2是总脉冲宽度tPW的大约10％至大约50％。在各种实施方式中，斜降编程时间Δt2是总脉冲宽度tPW的大约50％至大约100％。
图2M示出将斜坡施加于存储单元的替代实施方式。
在这个实施方式中，与之前的实施方式不同，施加斜坡而没有结束时间。因此，电压斜坡的末端可不被时控，而是可基于检测到单元中的状态变化(例如，由于达到了目标电导水平)。这个目标电导水平可以是预定的或者例如基于温度和其它因素在操作期间动态确定。在施加的斜坡脉冲期间，可使用写电路测量这个电导。一旦实现了这个目标电导水平，电压斜坡就可停止。这个目标电压可以比峰值编程电压(PVP)低得多。这种实施方式有利地消除了过度编程和/或过度擦除(当在擦除期间施加时)。使用这种技术的本发明的实施方式可使能多单元操作，因为多个电导水平可被确定成是目标。
图2N示出将斜坡施加于存储单元的替代实施方式。
与之前的实施方式不同，在这个实施方式中，施加具有第一斜坡曲线分布的第一脉冲。在施加第一脉冲之后，可测量电阻式器件的状态。如果电阻式器件的状态没有变化，则可施加不同的斜坡，例如，具有更高电压或更高斜坡率(斜率)的斜坡。因此，后续的脉冲可彼此不同。在各种实施方式中，斜坡曲线分布的任何特性可以是变化的参数。例如，在一个实施方式中，脉冲宽度可在后续脉冲之间变化，而保持曲线分布的剩余部分是类似的。在另一个实施方式中，斜坡斜率或斜坡率可变化，同时保持最大电压和后续脉冲之间的脉冲宽度恒定。在又一个实施方式中，最大电压可变化。在一个或更多个实施方式中，以上所有都可变化。
图3包括图3A至图3I，示出根据本发明的实施方式的突出了擦除脉冲的擦除操作的时序图。
图3A至图3I示出表示根据本发明的实施方式的施加在存储器单元的第一节点和第二节点之间的斜坡电压擦除脉冲的时序图。根据本发明的实施方式，第一节点1和第二节点2之间的电势差降低至峰值电压。因此，类似于图1C，由于施加的脉冲，导致第一节点1处于比第二节点2低的(负的)电势。
然而，如各种实施方式中所示，擦除电压没有像在传统擦除中一样陡然增加。相反，擦除电压(VERASE)缓慢形成斜坡至峰值擦除电压PEV。如图3A中所示，在一个实施方式中，斜降电压遵循抛物线性。在图3A中示出的实施方式中，擦除脉冲从峰值擦除电压PEV陡然斜升。
在各种实施方式中，擦除脉冲可具有至少-200mV的峰值擦除电压PEV。在一个或更多个实施方式中，峰值擦除电压PEV是至少-1V。在一个或更多个实施方式中，峰值擦除电压PEV是大约-750mV至大约-1V。在一个或更多个实施方式中，峰值擦除电压PEV是大约-1V至大约-1.5V。在一个或更多个实施方式中，峰值擦除电压PEV是大约-1.5V至大约-2V。在一个或更多个实施方式中，峰值擦除电压PEV是大约-2V至大约-3V。
在各种实施方式中，擦除脉冲可具有至少0.1μs的脉冲宽度。在一个或更多个实施方式中，脉冲宽度是至少1μs。在一个或更多个实施方式中，脉冲宽度是大约1μs至大约10μs。在一个或更多个实施方式中，脉冲宽度是大约2.5μs至大约7.5μs。在一个或更多个实施方式中，脉冲宽度是大约5μs至大约15μs。
在各种实施方式中，擦除电压包括电势缓慢减小的初始部分。在各种实施方式中，擦除电压可以以低于大约-100mV/μs的速率减小。具体地，斜降曲线分布具有是低电压阶段LVP的第一部分和处于更高负电压的第二部分。如将参照图9详细描述的，缓慢减小电压具有优于传统陡然擦除的许多优点。
在各种实施方式中，擦除脉冲的斜降曲线分布可被修改成任何合适的曲线分布。具体地，低电压阶段LVP可被修改成根据存储器单元的编程/擦除特性增大或减小斜坡率。在各种实施方式中，第一部分的时段(tLVP)在总脉冲宽度tPW中的比率是至少10％。在各种实施方式中，第一部分的时段(tLVP)在总脉冲宽度tPW中的比率是至少50％。在各种实施方式中，第一部分的时段(tLVP)在总脉冲宽度tPW中的比率是大约10％至大约50％。在各种实施方式中，第一部分的时段(tLVP)在总脉冲宽度tPW中的比率是大约50％至大约100％。将根据本发明的各种实施方式使用图3B-3H描述这些修改形式的示例。
图3B示出包括施加在存储器单元的第一节点和第二节点之间的指数斜降曲线分布的本发明的实施方式。如图3B中所示，在一个或更多个实施方式中，指数是慢指数，使得在擦除脉冲的宽度tPW的大约一半处，擦除电压是峰值擦除电压PEV的大约一半或以上。仅仅作为示例，第一部分(低电压阶段LVP)期间的擦除电压(EV)可遵循诸如EV(t)＝(PEV×exp(t/(比率×tPW))-1)的指数，其中，PEP是峰值擦除电压，t是时间，tPW是脉冲的宽度。该比率可以变化并且在各种实施方式中可以是大约1.5至大约50，并且在一个实施方式中可以是大约1.5至大约3。
在替代实施方式中，擦除脉冲可以包括具有指数相关性的第一部分、具有平坦或恒定电压的第二部分、具有陡然斜升的第三部分。在一个或更多个实施方式中，擦除电压在擦除脉冲的宽度tPW的大约一半或更少处达到峰值擦除电压PEV。仅仅作为示例，第一部分(低电压阶段LVP)期间的峰值擦除电压(PEV)可遵循诸如EV(t)＝(PEV×exp(-t/(比率×tPW))-1)的指数，其中，PEV是峰值擦除电压，t是时间，tPW是脉冲的宽度。该比率可以变化并且在各种实施方式中可以是大约0.1至大约1.5，并且在一个实施方式中可以是大约0.5至大约1。
图3C示出根据另一个实施方式的施加在存储器单元的第一节点和第二节点之间的锯齿形编程脉冲。根据实施方式，低电压阶段LVP包括擦除电压线性减小的线性部分。在一个实施方式中，擦除电压根据EV(t)＝(PEV×t/tPW)线性增大，其中，PEV是峰值擦除电压，t是时间，tPW是脉冲的宽度。在另一个实施方式中，擦除电压根据EV(t)＝(PEV×t/(tPW-t0))线性减小，其中，t0可以是大约0.5tPW至大约tPW。
图3D示出根据另一个实施方式的施加在存储器单元的第一节点和第二节点之间的三角形擦除脉冲。如之前实施方式中的一样，在低电压阶段LVP期间，擦除电压线性减小。然而，在达到峰值擦除电压PEV之后，擦除电压线性增大返回。
图3E示出其中擦除脉冲包括含有指数(另选地，抛物线)斜降的第一部分、峰值擦除电压处的第二部分、含有指数(另选地，抛物线)斜升的第三部分的替代实施方式。
图3F示出其中擦除脉冲包括含有线性斜降的第一部分、峰值擦除电压处的第二部分、含有线性斜升的第三部分的替代实施方式。
本发明的实施方式还可包括其它类型的擦除脉冲。例如，图3G示出通过多个方形脉冲的叠加形成的擦除脉冲。使用这种实施方式，可避免因需要指数斜升或斜降而造成的电路复杂性。
图3H示出突出了多个脉冲的不同叠加的本发明的实施方式。在图3H中，针对擦除过程，可顺序使用具有第一峰值擦除电压E1和第一脉冲宽度PE1的第一擦除脉冲波、具有第二擦除峰值电压E2和第二脉冲宽度PE2的第二擦除脉冲波、具有第三擦除电压E3和第三脉冲宽度PE3的第三擦除脉冲波、具有第四擦除电压E4和第四脉冲宽度PE4的第四擦除脉冲波。这些波中的每个的脉冲电压和脉冲宽度也可是不同的并且随着每个后续脉冲而增加。因此，通过具有逐渐变低的峰值电势和逐渐变长的脉冲，执行存储器单元的擦除。在不同的实施方式中，可结合如图2K中所示的不对称斜升和斜降。
本发明的实施方式可包括以上擦除脉冲的组合。例如，在一个实施方式中，如图3I中所示，擦除脉冲可包括含有指数斜降(第一擦除曲线C11)的第一部分、峰值擦除电压PEV处的第二部分、含有线性斜升(第二擦除曲线C12)的第三部分。在另一个实施方式中，本发明的实施方式可类似地包括抛物线或指数斜升。在各种实施方式中，斜降擦除时间Δt11可以与斜升擦除时间Δt12不同，即，擦除脉冲可以是不对称的。
在各种实施方式中，斜升擦除时间Δt11是总脉冲宽度tPW的至少10％。在各种实施方式中，斜升擦除时间Δt11是总脉冲宽度tPW的至少50％。在各种实施方式中，斜升擦除时间Δt11在总脉冲宽度tPW的大约10％至大约50％之间。在各种实施方式中，斜升擦除时间Δt11是总脉冲宽度tPW的大约50％至大约100％。
在各种实施方式中，斜降擦除时间Δt12是总脉冲宽度tPW的至少10％。在各种实施方式中，斜降擦除时间Δt12是总脉冲宽度tPW的至少50％。在各种实施方式中，斜降擦除时间Δt12在总脉冲宽度tPW的大约10％至大约50％之间。在各种实施方式中，斜降擦除时间Δ1t2是总脉冲宽度tPW的大约50％至大约100％。
擦除脉冲的实施方式包括为了简明起见没有再现的图2中示出的另外实施方式。例如，可施加擦除脉冲的斜坡而没有结束时间。如之前描述的，可基于检测到单元中的状态变化(例如，由于达到了目标电导水平)确定电压斜坡的末端。类似地，在各种实施方式中，后续脉冲可以不同并且可以动态改变，如使用图2N描述的。
图4包括图4A至图4B，示出根据本发明的实施方式的存储单元。
在一个实施方式中，存储单元15可以是一个接入装置和一个存储器单元(1-AD1-MU)存储单元。存储单元15可通过字线WL、位线BL和选择线SL连接到多个类似的存储单元，从而形成存储器阵列。存储单元15包括在本申请的各种实施方式中描述的存储器单元10。存储器单元10可包括基于热、电和/或电磁效应开关的电阻式开关存储器。
在一个或更多个实施方式中，存储器单元10可包括离子存储器。这种离子存储器可涉及基于阴离子迁移或阳离子迁移的单元。离子存储器的示例包括导电桥接随机存取存储器。CBRAM可包括夹在惰性电极和电化学活性电极之间的固体电解质层。固体电解质层可包括诸如锗基硫族化物(诸如，GeS2)的硫族化物材料。在各种实施方式中，固体电解质层可包括铜掺杂的WO3、Cu/Cu2S、Cu/Ta2O5、Cu/SiO2、Ag/ZnxCd1-xS、Cu/ZnxCd1-xS、Zn/ZnxCd1-xS、GeTe、GST、As-S、ZnxCd1-xS、TiO2、ZrO2、SiO2。在一些实施方式中，固体电解质60可包括多个层并且可包括诸如GexSey/SiOx、GexSey/Ta2O5、CuxS/CuxO、CuxS/SiO2及其组合的双层。在各种实施方式中，电化学活性电极可包括银、铜、锌和/或铜-碲。
在另一个实施方式中，存储器单元10可包括(例如)在一些实施方式中的基于金属氧化物的RRAM。在替代实施方式中，存储器单元10可包括相变存储器单元。
参照图4A，存储器单元10设置在第一节点1(例如，阳极)和第二节点2(例如，阴极)之间。第一节点1连接到选择线SL而第二节点2通过接入装置100连接到位线BL。
在各种实施方式中，接入装置100可包括开关器件。在一个实施方式中，接入装置100是二极管。在替代实施方式中，接入装置100是晶体管。接入装置100可提供从第二节点2到位线BL的导电路径。可使用字线WL(以及位线BL和选择线SL)启用或控制接入装置100。字线WL可连接到字线驱动器(WLD)110，字线驱动器110可被共用公共字线WL的多个存储单元公共共用。如将描述的，WLD 110可使用在各种实施方式中描述的一个或更多个斜坡曲线分布驱动字线。
类似地，位线BL可被位线驱动器BLD 120连接或驱动并且选择线SL可连接到选择线驱动器SLD 130。BLD 120和SLD 130可被共用公共位线或公共选择线的多个存储单元公共共用。如将描述地，BLD 120和/或SLD 130可使用各种实施方式中描述的一个或更多个斜坡曲线分布分别地驱动位线和选择线。
图4B示出根据本发明的实施方式的包括晶体管和存储器单元的存储单元。
在这个实施方式中，接入装置100是晶体管。在一个实施方式中，所述晶体管可以是金属绝缘体场效应晶体管。在其它实施方式中，所述晶体管可以是其它类型的晶体管，包括双极性晶体管。在一个实施方式中，存储单元15可以是一个晶体管和一个存储器单元(1-T 1-MU)存储单元。如图4B中所示，接入装置100的栅连接到字线WL。接入装置100的第一源/漏节点连接到位线BL，而接入装置100的第二源/漏节点通过第二节点2连接到存储器单元。因此，存储器单元10通过接入装置100的沟道区连接到位线BL。
如将在图5至图7中描述的，可通过将斜坡脉冲施加到存储单元的一个或更多个节点，针对存储单元实现以上参照图2至图3描述的本发明的实施方式。
图5包括图5A至图5L，示出根据本发明的实施方式的突出了在字线处生效的编程脉冲的编程操作的时序图。
图5中示出的编程脉冲可应用于图4中描述的存储单元。在存储器单元10的编程期间，位线BL可接地而选择线被上拉至正电势。另选地，在一些实施方式中，选择线SL可接地并且位线BL可下拉至负电势。使能接入装置100的字线WL以使接入装置100导通，从而最终使存储器单元10导通(推至低电阻状态)。例如，为了使能包括n沟道场效应晶体管的接入装置，在字线WL上施加正偏压。
在图5中示出针对一系列脉冲中的脉冲的选择线上的电压VSL和字线上的电压VWL。尽管在各种实施方式中，多个脉冲可用于编程操作和擦除操作，但为了清晰起见，图5示出单个脉冲。图5中描述的实施方式可应用图2中描述的各种实施方式。
在图5A中示出传统的编程脉冲。如图5A中所示，选择线SL和字线WL被上拉(例如)至编程电压VPROG。如之前描述的，在传统的编程中，编程电压VPROG陡然形成斜坡(接近无限大的斜率)并且可同时使字线WL和选择线SL生效。
图5B至图5L示出之前参照图2描述的本发明的实施方式的各种应用。
参照图5B，在一个实施方式中，可在选择线上使方形脉冲生效，而在字线上使斜坡脉冲生效。在一个实施方式中，字线的斜升电压VWL遵循抛物线性。在达到峰值编程电压PPV之后，字线的电压VWL陡然斜降。
在各种实施方式中，字线的电压VWL包括电势缓慢增大的初始部分。在各种实施方式中，字线的电压VWL可以以低于大约100mV/μs的速率增大。具体地，斜升曲线分布具有是低电压阶段LVP的第一部分和处于更高电压的第二部分。因此，字线WL形成斜坡调节了流过接入装置进而流过存储器单元的电流。
在各种实施方式中，编程脉冲的斜升曲线分布可被修改成任何合适的曲线分布。具体地，低电压阶段LVP可被修改成根据存储器单元的编程特性增大或减小斜坡率。
图5C示出包括在存储单元的字线上生效的指数斜升曲线分布的本发明的实施方式。
在一个实施方式中，字线的电压VWL可包括具有指数相关性的第一部分、具有平坦或恒定电压的第二部分、具有陡然斜降的第三部分。在一个或更多个实施方式中，字线的电压VWL在编程脉冲的宽度tPW的大约一半(或更少)处达到峰值编程电压PPV。在替代实施方式中，指数是慢指数，使得在编程脉冲的宽度tPW的大约一半处，编程电压是峰编程电压PPV的大约一半或者以下。仅仅作为示例，第一部分(低电压阶段LVP)期间的字线的电压VWL可遵循诸如VWL(t)＝(PVP×exp(t/(比率×tPW))-1)的指数，其中，PVP是峰值编程电压，t是时间，tPW是脉冲的宽度。该比率可以变化并且在各种实施方式中可以是大约1.5至大约50，并且在一个实施方式中可以是大约0.5至大约3。在另一个实施方式中，该比率可以是大约0.1至大约0.5，并且在一个实施方式中可以是大约0.5至大约1。
图5D示出根据另一个实施方式的施加在存储单元的字线WL上的锯齿形脉冲电压。根据实施方式，低电压阶段LVP包括字线的电压VWL线性增大的线性部分。在一个实施方式中，字线的电压VWL根据VWL(t)＝(PVP×t/tPW)线性增大，其中，PVP是峰值编程电压，t是时间，tPW是脉冲的宽度。在另一个实施方式中，字线的电压VWL根据VWL(t)＝(PVP×t/(tPW-t0))线性增大，其中，t0可以是大约0.5tPW至大约tPW。
图5E示出根据另一个实施方式的在存储单元的字线WL上生效的三角形编程脉冲。如之前实施方式中的一样，在低电压阶段LVP期间，字线的电压VWL线性增大。然而，在达到峰值编程电压PVP之后，字线的电压VWL线性减小返回。
图5F示出其中字线的电压VWL包括含有指数斜升的第一部分、峰值编程电压PPV处的第二部分、含有指数斜降的第三部分的替代实施方式。
图5G示出其中字线的电压VWL包括含有线性斜升的第一部分、峰值编程电压处的第二部分、含有线性斜降的第三部分的替代实施方式。
图5H示出其中字线的电压VWL包括含有抛物线斜升的第一部分、峰值编程电压处的第二部分、含有抛物线斜降的第三部分的替代实施方式。
图5I示出通过多个方形脉冲的叠加形成的字线的电压VWL。
图5J示出突出了多个脉冲的不同叠加的本发明的实施方式。在图5J中，可使具有第一峰值电压u1和第一脉冲宽度m1的第一字线脉冲波生效，可使具有第二峰值电压u2和第二脉冲宽度m2的第二字线脉冲波以及具有第三电压u3和第三脉冲宽度m3的第三字线脉冲波同时生效。然而，这些字线脉冲波中的每个相对于彼此相移。因此，这些波中的每个的峰值可不在时间上彼此叠加。如在图5J中指示的，这些波中的每个的脉冲宽度也可以是不同的。因此，通过具有逐渐变高的峰值电势和可能逐渐变长的脉冲的脉冲执行存储器单元的编程。
图5K示出其中字线的电压VWL包括含有指数斜升(第一WL曲线C21)的第一部分、峰值编程电压PPV处的第二部分、含有线性斜降(第二字线曲线C22)的第三部分的实施方式。在另一个实施方式中，本发明的实施方式可类似地包括抛物斜降。在各种实施方式中，斜升编程时间Δt21可与斜降编程时间Δt22不同，即，字线脉冲可以是不对称的。
图5L示出其中字线的电压VWL在时间上被完全包围在选择线脉冲内的实施方式。因此，字线WL独立地控制流过接入装置的电流，因此控制对单元的编程。这个实施方式可与图5B至图5K中描述的本发明的实施方式组合。
图6示出根据本发明的实施方式的突出了在字线处生效的擦除脉冲的擦除操作的时序图。
可以与编程脉冲类似地执行擦除操作，不同的是，存储器单元上的电势被反向。在这种实施方式中，选择线可接地而位线可被施以脉冲(另选地，可用负电压脉冲将选择线偏置并且将位线接地)。可如之前图5B至图5K中描述地使字线生效，没有重复这些以避免过度重复。为了例证，示出代表性的时序图。在位线的电压VBL期间，用字线的电压VWL使字线生效。如之前在图5L中描述的，字线脉冲在时间上可被完全包围在位线脉冲内。擦除操作的各种实施方式可使用利用图2(例如，反向之后)和图3描述的曲线分布。
图7包括图7A和图7B，示出其中在位线和/或选择线上使斜坡曲线分布生效的编程和擦除的替代实施方式。
图7A示出根据本发明的替代实施方式的编程操作。参照图7A，可通过(例如)使用方形脉冲使字线的电压VWL形成斜坡，执行编程操作。位线BL可接地。接下来，通过施加选择线上的电压VSL，使用斜坡曲线分布形成选择线的斜坡。在各种实施方式中，选择线脉冲可被包围在字线脉冲内。另选地，选择线接地并且用斜降曲线分布(例如，如图3中所示)将位线形成斜坡。选择线上的电压VSL可具有如各种实施方式(例如，图2)中描述的斜坡形状中的任一个。其它实施方式可遵循参照图2描述的实施方式中的一个或更多个。
图7B示出根据本发明的替代实施方式的擦除操作。在一个实施方式中，可通过将选择线接地并且将字线和位线形成斜坡，执行擦除操作。可如图2和图3中示出的一个或更多个实施方式中描述地将位线形成斜坡。
图8包括图8A至图8D，示出根据本发明的实施方式的使用具有有限斜升率的编程脉冲的潜在优点。
图8A至图8C示出当(例如，如图2、图5或图7中描述地)施加根据本发明的实施方式的编程脉冲时在编程期间存储器单元的示意图。图8是仅仅出于理解目的而示出的并且实际物理机制可以更复杂。
如图8A中所示，当在存储器单元上施加正电压(编程脉冲)时，导电原子60开始累积在第一导电层20上。因为在斜升期间编程电压都低，所以编程电流也低。然而，如所示出的，施加的编程电压VPROG中的很多在可变电阻层30的电阻部分上下降。因此，后续的导电离子可沉积在成核的(nucleated)丝上，因为通过剩余的可变电阻层30使第二导电层40和生长的丝之间的电场大于第二导电层40和第一导电层之间的电场。因此，由于电场而漂移的离子主要沉积在生长的丝上。
如接下来在图8B中示出的，丝可能沿着具有最大电场的路径朝向第二导电层40生长。当丝接触第二导电层40时，由于形成了导电路径70，导致可变电阻层30的电阻下降。在这个阶段，导电路径70具有第一底部宽度W1。
参照图8C，随着进一步的电流穿过可变电阻层30，沉积更多来自第二导电层40的导电原子。因此，导电路径70横向生长，达到第二底部宽度W2。
在各种实施方式中，导电路径70的生长遵循两步的过程。首先，在第一导电层20和第二导电层40之间形成细导电路径70。接下来，随着原子沉积，细导电路径70横向生长，在直径变粗。
理想地，如果使用高于阈值电压的非常小的电压非常缓慢地施加编程脉冲，则可生长接近平衡的丝，这很有可能遵循最大电场线。然而，由于与存储器性能相关的实际考虑，程序脉冲必须短。本发明的实施方式使得能够在编程脉冲期间通过使用斜坡实际上实现(达到)这种准平衡生长。因为斜升编程脉冲并不理想，所以会形成一些支流。然而，斜升可以使得能够主要形成单丝。
相比之下，如图8D中所示，如果在可变电阻层上施加大电压，则导电原子60可沉积在多个区域(不一定是遵循最大电场的区域)上方。因此，如图8D中所示，可形成具有多个支流的多个丝。
因此，当存储器单元经受斜升编程时，累积产率显著提高。在一些情况下，具有指数斜坡的脉冲的产率可优于具有线性斜坡的脉冲。这是因为，相对于图8D，在图8A至图8C中描述的编程和擦除过程的随机性质较少。
图9包括图9A至图9E，示出根据本发明的实施方式当(例如，如图3、图6或图7中描述地)施加擦除脉冲时在擦除期间存储器单元的示意图。图9是仅仅出于理解目的而示出的并且实际物理机制可以更复杂。
如图9A中所示，在擦除之前，存储器单元处于低电阻状态并且具有形成在可变电阻层30内的导电路径70。当在存储器单元上施加负电压(擦除脉冲)时，可变电阻层内的导电原子60被离子化。可变电阻层30内的这些离子化的导电原子60在电场作用下被吸引到第二导电层40中并且在那里被还原回导电原子60。具体地，当导电路径70的电阻朝向第一导电层20减小(例如，导电路径70的直径有可能增大)时，在与第二导电层40相邻的导电路径70的顶部，电势降最大。因此，导电路径70开始从与第二导电层40相邻的表面消失。
如图9B中所示，施加的擦除电压VERASE中的很多在可变电阻层30的电阻部分上下降。因此，后续导电原子60从导电路径70的顶表面消失。因为在斜降期间擦除电压低，所以擦除电流也低。正在消失的少量原子主要来自于导电路径70的这个顶表面。因此，缓慢斜降有可能更接近平衡过程。因此，如图9C中所示，导电路径70中的所有导电原子60消失并且被重新吸引到第二导电层40。
相比之下，如果如图9D中所示地施加大擦除电压，则驱使大电流通过可变电阻层30。这驱使大量的导电原子60同时从导电路径70消失。如图9D中所示，这个过程将更偏离平衡过程并且来自导电路径70的不同部分的导电原子60会消失。如接下来在图9E中示出的，这种消失将有可能导致在擦除过程之后出现缺陷结构，即可变电阻层包括缺陷51。这些缺陷51可包括导电原子60的簇或可以是擦除过程的有害性质的人工产物。当在正常操作期间将具有缺陷的这种存储器单元编程/擦除时，存储器单元将有可能导致差的编程和/或擦除。因此，相比于标准方形脉冲，具有斜坡的脉冲可提高累积产率，收紧电阻的扩展，和/或增大擦除之后的电阻。
另外，(例如)包括上述的斜升和斜降的本发明的实施方式可应用于存储器装置的其它操作，包括读操作、刷新操作和/或自动干扰操作。
图10包括图10A和图10B，示出实现本发明的实施方式的各种存储单元阵列。
可使用实现上述各种实施方式的存储器单元10形成存储单元阵列200。可如图1和/或图4中描述地形成存储器单元10。在图10A中示出的一个实施方式中，存储单元阵列200可由存储单元15形成，存储单元15包括如之前参照图4描述的并且在操作上参照图5至图7的接入装置100和存储器单元10。
在替代实施方式中，存储单元阵列200可被实现为交叉点存储器阵列，例如，堆叠存储器阵列。在一个这种实施方式中，存储器单元10可在同一装置内包括开关器件(例如，二极管)和电阻器。在一些实施方式中，这种阵列还可用于形成逻辑器件。存储器单元10连接在多条第一线301和多条第二线302之间。多条第一线301和多条第二线302可彼此垂直。存储器单元10可连接到第一金属层中的多条第一线301中的第一线和垂直在第一金属层上方或下方的金属层中的多条第二线302中的第一线。
图11包括图11A至图11E，示出实现本发明的实施方式的存储器装置。
参照图11A，存储器装置包括存储单元阵列200(例如，如图10中所描述的)、接入电路210、编程/擦除电路220。存储单元阵列200可包括如之前描述的多个存储器单元10。接入电路210提供与存储单元阵列200的电连接，使得存储器单元10可被编程、擦除和读取。接入电路210可位于存储单元阵列200的一侧或更多侧。例如，接入电路210可位于相反的侧，使得可以在存储器单元上施加电势。举例来说，接入电路210可包括图4中描述的字线、位线和选择线驱动器。
编程和擦除电路220可向接入电路210提供编程和擦除信号(例如，P/E1、P/E2)，接入电路210将这些信号施加到存储单元阵列200。编程和擦除信号可包括如图2、图3和图5至图7中的各种实施方式中描述的斜坡曲线分布。编程和擦除信号可包括使得能够产生斜坡曲线分布电压源的外部或内部电路。在一个实施方式中，编程和擦除电路220包括用于产生斜升和斜降编程或擦除脉冲的斜坡发生器221。斜坡发生器221可包括脉冲、函数或信号发生器。在一个实施方式中，斜坡发生器221包括为电容器充电以得到斜升的恒定电流源。在一个实施方式中，斜坡发生器221包括比较器，用于当实现预定电压时切断电流源。在各种实施方式中，斜坡发生器221可包括本领域的普通技术人员已知的任何合适的电路。在一些实施方式中，可使用电流镜像电路动态保持经过存储器单元的最大电流。
峰值编程或擦除电压可高于或低于电源电压。编程和擦除电路可包括用于产生比电源电压高的电压的电荷泵电路或产生比电源电压低的电压的降压调节器等。在一些实施方式中，编程和擦除电路还可从外部电路接收编程和擦除信号中的一个或更多个。在一些实施方式中，编程和擦除电路可包括与擦除电路物理分开的编程电路。
图11B示出存储器装置的另一个实施方式。存储器装置包括如图11A中描述的编程和擦除电路220和存储单元阵列200。该存储器装置与之前实施方式的不同之处可在于，接入电路可包括列解码器230和行解码器240。响应于地址数据，列解码器230和行解码器240可选择用于读取、编程、擦除的存储单元的组。另外，存储器装置可包括与编程和擦除电路220分开的读电路250。读电路250可包括电流和/或电压感测放大器。存储器装置还可包括寄存器260，寄存器260用于存储从存储单元阵列200读取的数据值或存储将被写入存储单元阵列200中的数据。在各种实施方式中，寄存器260可并行(即，字节、字和其它)输入和输出数据。在一些实施方式中，可通过串行数据路径访问寄存器260。
输入/输出(I/O)电路270可接收地址值并且写入数据值，并且输出读取的数据值。接收到的地址值可被施加到列解码器230和行解码器240以选择存储单元。可通过I/O电路270输出来自寄存器260的读数据。类似地，I/O电路270上的写数据可被存储在寄存器260中。命令解码器290可接收可被传递到控制逻辑280的命令数据。控制逻辑280可提供控制存储器装置的各种电路的信号。
图11C示出实现之前在各种实施方式中描述的斜坡发生器电路的一种方式。在一个或更多个实施方式中，存储器系统包括斜坡发生器221。斜坡发生器221包括具有时钟信号输入CLK的位计数器222。可在时钟分频器处用标准时钟信号产生时钟信号输入CLK。在一个或更多个实施方式中，时钟信号输入CLK的频率可以是标准时钟信号的倍数。位计数器222将字线电压选择位输出到电压多路复用器223中。位计数器222可在时钟信号输入CLK的每个上升或下降时改变字线电压选择位的值。
电压多路复用器223具有多个电压输入，例如，V0、V1、…、V(2n-1)。多个电压输入中的每个可受不同电势束缚。电压多路复用器223基于字线电压选择位的值，选择多个电压输入中的一个作为输出电压。因此，在时钟信号输入CLK的每个上升或下降时，可通过电压多路复用器223输出不同电压。因此，来自电压多路复用器223的电压类似于基于阶跃函数的电压(例如，图2H或图3G中示出的)。因此，可产生任何合适的电压曲线分布。
电压多路复用器223的输出可输入到字线驱动器110。在一个或更多个实施方式中，字线(WL)电压调节器224可用作中间媒介。电压调节器224还可(例如)通过升压和/或平滑来修改电压多路复用器223的输出。
字线驱动器110因此从斜坡发生器221接收斜坡曲线分布。根据字线选择线(WLSL)的值，字线驱动器110可使这个电压在多条字线(例如，WL0、WL1、…、WLm-1、WLm)中的一条字线上生效，例如，因此使这个电压在存储单元阵列200的多个存储单元中的一个存储单元上生效。
图11D示出实现之前描述的斜坡发生器电路的另一个实施方式。
除了图11C中描述的电路之外，斜坡发生器221可包括时钟分频器227，时钟分频器227利用标准时钟信号SCLK和转换速率来产生被输入到位计数器222的更高频率的时钟信号CLKcont。溢出检测器226监控位计数器222的输出并且保持计数器向上或向下计数。例如，这样确保来自位计数器222的字线选择线位的值不超过最大最终字线电压的对应值。类似地，这样还确保在标准时钟信号SCLK的完整周期之后计数器被重置成初始电压。
如所示出的，编程/擦除电路220还可使用时钟信号SCLK，使得电压多路复用器的输出以比写/擦除脉冲高得多的频率改变，所述写/擦除脉冲是通过标准时钟信号SCLK时控的。读电路还可使用标准时钟信号SCLK执行读操作。
图11E示出之前在一个实施方式中描述的斜坡发生器电路的实现方式。
图12示出实现本发明的实施方式的系统的示意性框图。
如图12中所示，系统可包括存储器装置400、处理器410、输出装置420、输入装置430、可选的外围装置450。存储器装置400可在一个或更多个实施方式中如图11中描述地形成并且可包括多个存储器单元。
虽然已经参照示例性实施方式描述了本发明，但本说明书不旨在以限制含义来理解。本领域的技术人员在参考描述时将清楚各种修改形式和示例性实施方式的组合以及本发明的其它实施方式。作为例证，在各种实施方式中，可组合图2至图12中描述的实施方式。因此，所附权利要求书涵盖任何这种修改形式或实施方式。
尽管已经详细描述了本发明及其优点，但应该理解，在不脱离如所附权利要求书限定的本发明的精神和范围的情况下，可在本文中进行各种改变、替代和修改。例如，本领域的技术人员将容易理解，本文中描述的特征、功能、处理和材料中的一些可变化，同时保持在本发明的范围内。
此外，本申请的范围不旨在限于本说明书中描述的工艺、机器、制品、物质组成、装置、方法和步骤的特定实施方式。本领域的普通技术人员将根据本发明的公开内容容易理解，根据本发明可利用与本文描述的对应实施方式执行基本上相同的功能或实现基本上相同的结果的、目前存在或者随后将开发的工艺、机器、制品、物质组成、装置、方法或步骤。因此，所附权利要求书旨在将这种工艺、机器、制品、物质组成、装置、方法或步骤包括在它们的范围内。

Claims (24)

1.一种操作电阻式开关器件的方法，所述方法包括：
在具有第一接入端子和第二接入端子的接入装置的所述第一接入端子上施加包括脉冲的信号，所述第二接入端子连接到两端子电阻式开关器件的第一端子，所述电阻式开关器件具有所述第一端子和第二端子，所述电阻式开关器件具有第一状态和第二状态，其中，所述脉冲包括在第一时段内从第一电压到第二电压的第一斜坡，其中所述第一时段是所述脉冲的总时段的至少0.1倍，其中，所述脉冲包括在第二时段内从所述第二电压到第三电压的第二斜坡，所述第二斜坡具有与所述第一斜坡相反的斜率，其中所述第二时段是所述脉冲的总时段的至少0.1倍；
确定所述电阻式开关器件的状态是否由于所述脉冲从所述第一状态变成所述第二状态；
如果所述电阻式开关器件的状态没有从所述第一状态变成所述第二状态，则在所述第一端子上施加另一个脉冲，其中所述另一个脉冲包括与之前施加的脉冲不同的斜坡。
2.根据权利要求1所述的方法，其中在施加所述信号之后所述电阻式开关器件从所述第一状态变成所述第二状态。
3.根据权利要求2所述的方法，其中基于所述电阻式开关器件的电导变化，在施加所述信号期间动态地确定所述第二电压。
4.根据权利要求1所述的方法，所述方法还包括：
重复确定和施加另一个脉冲的步骤，直到所述电阻式开关器件从所述第一状态变成所述第二状态。
5.根据权利要求2所述的方法，其中所述信号是读操作的部分、形成操作的部分、刷新操作的部分、或自动干扰操作的部分。
6.根据权利要求2所述的方法，其中所述信号还包括在所述脉冲的所述第一斜坡之前的、所述第一电压处的恒定电压。
7.根据权利要求2所述的方法，其中所述第一斜坡包括从所述第一电压到所述第二电压的线性或抛物线改变。
8.根据权利要求2所述的方法，其中所述第一斜坡包括从所述第一电压到所述第二电压的指数改变。
9.根据权利要求2所述的方法，其中所述脉冲包括锯齿、三角形形状、或叠加的方形。
10.根据权利要求2所述的方法，其中随着时间流逝，所述脉冲是不对称的。
11.根据权利要求1所述的方法，其中所述信号还包括所述脉冲的所述第二斜坡之后的、所述第三电压处的恒定电压。
12.根据权利要求2所述的方法，其中所述另一个脉冲包括在第三时段内从第三电压到第四电压的斜坡，其中所述第三时段是所述另一个脉冲的总时段的至少0.1倍。
13.根据权利要求1所述的方法，其中所述接入装置是二极管。
14.根据权利要求1所述的方法，其中所述接入装置是晶体管。
15.一种半导体器件，所述半导体器件包括：
两端子电阻式开关器件，其具有第一端子和第二端子并且具有第一状态和第二状态；
接入装置，其具有第一接入端子和与所述电阻式开关器件的第一端子连接的第二接入端子，
信号发生器，其被构造成产生包括脉冲的信号，其中所述脉冲包括在第一时段内从第一电压到第二电压的第一斜坡，其中所述第一时段是所述脉冲的总时段的至少0.1倍，其中，所述脉冲包括在第二时段内从所述第二电压到第三电压的第二斜坡，所述第二斜坡具有与所述第一斜坡相反的斜率，其中所述第二时段是所述脉冲的总时段的至少0.1倍；
接入电路，其被构造成在所述第一接入端子上施加所述信号，其中所述电阻式开关器件被构造成响应于所述信号从所述第一状态变成所述第二状态，
其中所述信号还包括另一个脉冲，其中所述另一个脉冲包括与之前施加的脉冲不同的第二斜坡。
16.根据权利要求15所述的半导体器件，其中所述接入装置是二极管。
17.根据权利要求15所述的半导体器件，其中所述接入装置是晶体管。
18.根据权利要求15所述的半导体器件，其中所述电阻式开关器件包括离子存储器。
19.根据权利要求18所述的半导体器件，其中所述离子存储器包括设置在惰性电极和电活性金属电极之间的固体电解质层。
20.根据权利要求19所述的半导体器件，其中所述固体电解质层包括基于硫族化物的材料并且其中所述电活性金属电极包括铜或银。
21.根据权利要求15所述的半导体器件，所述半导体器件还包括：
读电路，其连接到多个存储单元，所述读电路被构造成以第一时钟频率对所述两端子电阻式开关器件执行读操作；
计数器，其被构造成以第二时钟频率产生电压选择信号，所述第二时钟频率高于所述第一时钟频率；
电压多路复用器，其具有多个输入电压和选择线，所述选择线被连接以从所述计数器接收所述电压选择信号，所述电压多路复用器被构造成基于所述电压选择信号输出电压，其中所述接入电路被构造成使从所述电压多路复用器输出的电压在所述两端子电阻式开关器件上生效。
22.一种操作电阻式开关器件的方法，所述方法包括：
在具有第一端子和第二端子的两端子电阻式开关器件的所述第一端子上施加包括脉冲的信号，所述电阻式开关器件具有第一状态和第二状态，其中所述脉冲包括在第一时段内从第一电压到第二电压的第一斜坡，其中所述第一时段是所述脉冲的总时段的至少0.1倍，其中，所述脉冲包括在第二时段内从所述第二电压到第三电压的第二斜坡，所述第二斜坡具有与所述第一斜坡相反的斜率，其中所述第二时段是所述脉冲的总时段的至少0.1倍；
确定所述电阻式开关器件的状态是否由于所述脉冲从所述第一状态变成所述第二状态；
如果所述电阻式开关器件的状态没有从所述第一状态变成所述第二状态，则在所述第一端子上施加另一个脉冲，其中所述另一个脉冲包括与之前施加的脉冲不同的第二斜坡。
23.根据权利要求22所述的方法，其中在施加所述信号之后所述电阻式开关器件从所述第一状态变成所述第二状态。
24.根据权利要求22所述的方法，其中基于所述电阻式开关器件的电导变化，在施加所述信号期间动态地确定所述第二电压。
CN201380017339.6A 2012-05-11 2013-05-10 电阻式器件及其操作方法 Active CN104221090B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/470,030 2012-05-11
US13/470,030 US9165644B2 (en) 2012-05-11 2012-05-11 Method of operating a resistive memory device with a ramp-up/ramp-down program/erase pulse
PCT/US2013/040652 WO2013170214A2 (en) 2012-05-11 2013-05-10 Resistive devices and methods of operation thereof

Publications (2)

Publication Number Publication Date
CN104221090A CN104221090A (zh) 2014-12-17
CN104221090B true CN104221090B (zh) 2017-09-15

Family

ID=49548482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380017339.6A Active CN104221090B (zh) 2012-05-11 2013-05-10 电阻式器件及其操作方法

Country Status (4)

Country Link
US (2) US9165644B2 (zh)
KR (1) KR101698023B1 (zh)
CN (1) CN104221090B (zh)
WO (1) WO2013170214A2 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8139409B2 (en) 2010-01-29 2012-03-20 Unity Semiconductor Corporation Access signal adjustment circuits and methods for memory cells in a cross-point array
KR20130044693A (ko) * 2011-10-24 2013-05-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US8953362B2 (en) * 2012-05-11 2015-02-10 Adesto Technologies Corporation Resistive devices and methods of operation thereof
US9165644B2 (en) 2012-05-11 2015-10-20 Axon Technologies Corporation Method of operating a resistive memory device with a ramp-up/ramp-down program/erase pulse
US20150124514A1 (en) * 2013-11-05 2015-05-07 Purdue Research Foundation Lifetime of Ferroelectric Devices
US9911492B2 (en) 2014-01-17 2018-03-06 International Business Machines Corporation Writing multiple levels in a phase change memory using a write reference voltage that incrementally ramps over a write period
KR102140786B1 (ko) * 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
US9343149B2 (en) 2014-07-10 2016-05-17 Micron Technology, Inc. Enhancing nucleation in phase-change memory cells
TWI547944B (zh) * 2014-07-14 2016-09-01 華邦電子股份有限公司 電阻可變型記憶體及其寫入方法
US10996959B2 (en) * 2015-01-08 2021-05-04 Technion Research And Development Foundation Ltd. Hybrid processor
TWI595485B (zh) * 2015-03-03 2017-08-11 華邦電子股份有限公司 電阻式隨機存取記憶體的操作方法
US9805794B1 (en) * 2015-05-19 2017-10-31 Crossbar, Inc. Enhanced erasing of two-terminal memory
US9524777B1 (en) 2015-06-15 2016-12-20 Adesto Technologies Corporation Dual program state cycling algorithms for resistive switching memory device
US9530495B1 (en) * 2015-08-05 2016-12-27 Adesto Technologies Corporation Resistive switching memory having a resistor, diode, and switch memory cell
US9646669B2 (en) * 2015-08-17 2017-05-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming memory elements using two phase boost
CN106653079B (zh) * 2015-10-30 2021-07-06 华邦电子股份有限公司 电阻式存储器装置及其写入方法
SG10201601703UA (en) * 2016-03-04 2017-10-30 Silicon Storage Tech Inc Multi-step voltage for forming resistive random access memory (rram) cell filament
US10388370B2 (en) * 2016-04-07 2019-08-20 Helmholtz-Zentrum Dresden—Rossendorf E.V. Method and means for operating a complementary analogue reconfigurable memristive resistive switch and use thereof as an artificial synapse
CN106169534B (zh) * 2016-07-25 2018-08-28 北京大学 一种适用于交叉阵列的自选择阻变存储器及其读取方法
SG10201606137YA (en) * 2016-07-26 2018-02-27 Silicon Storage Tech Inc Current forming of resistive random access memory (rram) cell filament
DE112017006212T5 (de) 2016-12-09 2019-08-29 Microsemi Soc Corp. Resistive Speicherzelle mit wahlfreiem Zugriff
WO2018136187A1 (en) * 2017-01-20 2018-07-26 Rambus Inc. Rram write
US10348306B2 (en) 2017-03-09 2019-07-09 University Of Utah Research Foundation Resistive random access memory based multiplexers and field programmable gate arrays
WO2018175973A1 (en) 2017-03-23 2018-09-27 Arizona Board Of Regents On Behalf Of Arizona State University Physical unclonable functions with copper-silicon oxide programmable metallization cells
US10466969B2 (en) 2017-05-08 2019-11-05 Arizona Board Of Regents On Behalf Of Arizona State University Tunable true random number generator using programmable metallization cell(s)
WO2019032249A1 (en) * 2017-08-11 2019-02-14 Microsemi Soc Corp. MOUNTING CIRCUITS AND METHODS FOR PROGRAMMING RESISTIVE LIVE MEMORY DEVICES
CN108922961B (zh) * 2018-07-04 2022-05-13 中国科学院微电子研究所 非易失性存储方法及装置
US11404094B2 (en) * 2018-09-27 2022-08-02 Intel Corporation Transmitter circuitry with N-type pull-up transistor and low output voltage swing
KR102669148B1 (ko) * 2018-10-11 2024-05-27 삼성전자주식회사 독출 마진을 증대시키기 위한 저항성 메모리 장치의 동작 방법
KR102641097B1 (ko) * 2018-12-31 2024-02-27 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법
US11244722B2 (en) 2019-09-20 2022-02-08 Arizona Board Of Regents On Behalf Of Arizona State University Programmable interposers for electrically connecting integrated circuits
US11935843B2 (en) 2019-12-09 2024-03-19 Arizona Board Of Regents On Behalf Of Arizona State University Physical unclonable functions with silicon-rich dielectric devices
WO2021223099A1 (en) * 2020-05-06 2021-11-11 Yangtze Memory Technologies Co., Ltd. Control method and controller of 3d nand flash
US11494084B2 (en) * 2020-12-11 2022-11-08 Micron Technology, Inc. Managing dielectric stress of a memory device using controlled ramping slopes
KR20230053449A (ko) * 2021-10-14 2023-04-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4434478A (en) 1981-11-27 1984-02-28 International Business Machines Corporation Programming floating gate devices
US5694356A (en) 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
US6205073B1 (en) * 2000-03-31 2001-03-20 Motorola, Inc. Current conveyor and method for readout of MTJ memories
DE60102212T2 (de) 2000-12-29 2005-01-27 Stmicroelectronics S.R.L., Agrate Brianza Rampensignalerzeuger mit verbesserter Dynamik
US7113017B2 (en) 2004-07-01 2006-09-26 Intersil Americas Inc. Floating gate analog voltage level shift circuit and method for producing a voltage reference that operates on a low supply voltage
JP4113493B2 (ja) * 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
DE60315613T2 (de) 2003-06-16 2008-05-08 Stmicroelectronics S.R.L., Agrate Brianza Schreibschaltung für Phasenwechsel-Speicher
DE102004020297B4 (de) 2004-04-26 2007-06-21 Infineon Technologies Ag Verfahren zur Herstellung resistiv schaltender Speicherbauelemente
DE102004040750B4 (de) 2004-08-23 2008-03-27 Qimonda Ag Speicherzellenanordnung mit Speicherzellen vom CBRAM-Typ und Verfahren zum Programmieren derselben
DE102004041907B3 (de) 2004-08-30 2006-03-23 Infineon Technologies Ag Resistive Speicheranordnung, insbesondere CBRAM-Speicher
KR100576369B1 (ko) 2004-11-23 2006-05-03 삼성전자주식회사 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법
US7295478B2 (en) 2005-05-12 2007-11-13 Sandisk Corporation Selective application of program inhibit schemes in non-volatile memory
US7289351B1 (en) 2005-06-24 2007-10-30 Spansion Llc Method of programming a resistive memory device
US7512008B2 (en) 2005-11-30 2009-03-31 Atmel Corporation Circuit to control voltage ramp rate
JP4594878B2 (ja) 2006-02-23 2010-12-08 シャープ株式会社 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置
US7319615B1 (en) 2006-08-02 2008-01-15 Spansion Llc Ramp gate erase for dual bit flash memory
KR100759441B1 (ko) * 2006-09-08 2007-09-20 삼성전자주식회사 스텝 셋 전류를 발생하는 상 변화 메모리 장치
US8268664B2 (en) 2007-03-05 2012-09-18 Altis Semiconductor Methods of manufacturing a semiconductor device; method of manufacturing a memory cell; semiconductor device; semiconductor processing device; integrated circuit having a memory cell
US7888228B2 (en) 2007-04-05 2011-02-15 Adesto Technology Corporation Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
US7542351B2 (en) 2007-05-31 2009-06-02 Freescale Semiconductor, Inc. Integrated circuit featuring a non-volatile memory with charge/discharge ramp rate control and method therefor
US7852657B2 (en) * 2007-06-29 2010-12-14 Qimonda Ag Multiple write configurations for a memory cell
US7646625B2 (en) 2007-06-29 2010-01-12 Qimonda Ag Conditioning operations for memory cells
US7778064B2 (en) 2007-11-07 2010-08-17 Ovonyx, Inc. Accessing a phase change memory
KR20090123244A (ko) * 2008-05-27 2009-12-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 쓰기 방법
US8547725B2 (en) 2008-06-27 2013-10-01 Sandisk 3D Llc Method of programming a nonvolatile memory cell by reverse biasing a diode steering element to set a storage element
US7944728B2 (en) 2008-12-19 2011-05-17 Sandisk 3D Llc Programming a memory cell with a diode in series by applying reverse bias
IT1393759B1 (it) 2008-07-28 2012-05-08 Stmicroelectronics Rousset Dispositivo di programmazione di una cella di memoria pcm con scarica di capacita' e metodo per la programmazione di una cella di memoria pcm
US7715235B2 (en) 2008-08-25 2010-05-11 Sandisk Corporation Non-volatile memory and method for ramp-down programming
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
JP5214560B2 (ja) 2009-08-19 2013-06-19 株式会社東芝 不揮発性半導体記憶装置
KR101176503B1 (ko) 2009-09-04 2012-08-24 에스케이하이닉스 주식회사 라이트 드라이버를 구비한 상변화 메모리 장치
US8320172B2 (en) 2010-07-29 2012-11-27 Micron Technology, Inc. Write operation for phase change memory
US20140003122A1 (en) * 2011-05-10 2014-01-02 Fudan University Semiconductor memory structure and control method thereof
US8659931B1 (en) 2011-07-13 2014-02-25 Adesto Technologies Corporation Erase and soft program within the erase operation for a high speed resistive switching memory operation with controlled erased states
US8884666B2 (en) 2011-08-02 2014-11-11 Ps4 Luxco S.A.R.L. Clock generator
US9269425B2 (en) 2011-12-30 2016-02-23 Sandisk 3D Llc Low forming voltage non-volatile storage device
US9165644B2 (en) 2012-05-11 2015-10-20 Axon Technologies Corporation Method of operating a resistive memory device with a ramp-up/ramp-down program/erase pulse

Also Published As

Publication number Publication date
KR101698023B1 (ko) 2017-01-19
CN104221090A (zh) 2014-12-17
US9734902B2 (en) 2017-08-15
US20130301337A1 (en) 2013-11-14
US20160012885A1 (en) 2016-01-14
WO2013170214A3 (en) 2014-01-23
US9165644B2 (en) 2015-10-20
KR20150016322A (ko) 2015-02-11
WO2013170214A2 (en) 2013-11-14

Similar Documents

Publication Publication Date Title
CN104221090B (zh) 电阻式器件及其操作方法
US9208873B2 (en) Non-volatile storage system biasing conditions for standby and first read
US9472280B2 (en) Vertical cross point reram forming method
US8675384B2 (en) Circuit for concurrent read operation and method therefor
US9013911B2 (en) Memory array architecture with two-terminal memory cells
US20180211703A1 (en) High-density 3d vertical reram with bidirectional threshold-type selector
CN103250252B (zh) 非易失性存储元件及非易失性存储装置
US9472758B2 (en) High endurance non-volatile storage
EP2689423B1 (en) Resistance-change memory
US8947972B2 (en) Dynamic address grouping for parallel programming in non-volatile memory
US9431101B2 (en) Resistive devices and methods of operation thereof
JP2009141225A (ja) 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置
CN103765520A (zh) 利用双区块编程的非易失性存储系统
JP5120967B2 (ja) 可変抵抗素子
WO2014043137A1 (en) Resistive devices and methods of operation thereof
Balatti Variability, endurance and novel applications of resistive switching devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant