DE102004020297B4 - Verfahren zur Herstellung resistiv schaltender Speicherbauelemente - Google Patents

Verfahren zur Herstellung resistiv schaltender Speicherbauelemente Download PDF

Info

Publication number
DE102004020297B4
DE102004020297B4 DE102004020297A DE102004020297A DE102004020297B4 DE 102004020297 B4 DE102004020297 B4 DE 102004020297B4 DE 102004020297 A DE102004020297 A DE 102004020297A DE 102004020297 A DE102004020297 A DE 102004020297A DE 102004020297 B4 DE102004020297 B4 DE 102004020297B4
Authority
DE
Germany
Prior art keywords
active material
electrode
doping
chalcogenide
mobile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004020297A
Other languages
English (en)
Other versions
DE102004020297A1 (de
Inventor
Klaus Dieter Dr. Ufert
Cay-Uwe Dr. Pinnow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adesto Technologies Corp
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004020297A priority Critical patent/DE102004020297B4/de
Priority to US11/113,332 priority patent/US7442605B2/en
Publication of DE102004020297A1 publication Critical patent/DE102004020297A1/de
Application granted granted Critical
Publication of DE102004020297B4 publication Critical patent/DE102004020297B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0011RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of the switching material, e.g. post-treatment, doping
    • H10N70/046Modification of the switching material, e.g. post-treatment, doping by diffusion, e.g. photo-dissolution
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Patterning of the switching material
    • H10N70/063Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Abstract

Verfahren zur Herstellung einer resistiv schaltenden Speicherzelle (1), die eine erste Elektrode (2a) und eine zweite Elektrode (2b) mit einem dazwischen angeordneten aktiven Material (3) aufweist, das durch elektrochemische Schaltvorgänge in einen ersten Zustand mit geringerer elektrischer Leitfähigkeit und in einen zweiten Zustand mit höherer elektrischer Leitfähigkeit versetzbar ist, wobei das
Verfahren die folgenden Schritte umfasst:
(a) Dotieren des aktiven Materials (3) in einem Dotierungsprozess durch Eindiffundieren eines mobilen Materials in das aktive Material (3) von der ersten Elektrode (2a) in Richtung zur zweiten Elektrode (2b) zur Erzeugung eines dotierten Bereichs (H),
(b) Durchführen eines Retraktionsprozesses durch zumindest teilweise Retraktion des in das aktive Material (3) eindiffundierten mobilen Materials aus einem Bereich nahe der zweiten Elektrode (2b) zur Erzeugung oder Modifizierung eines Dotierprofils zwischen dem dotierten Bereich (H) und einem undotierten Bereich (U), wobei der Retraktionsprozess während eines Front-End-of-Line-Prozesses stattfindet.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer resistiv schaltenden Speicherzelle, sowie ein Speicherbauelement, insbesondere ein resistiv schaltendes Speicherbauelement, und ein System mit einem derartigen Speicherbauelement.
  • Bei herkömmlichen Speicherbauelementen, insbesondere herkömmlichen Halbleiter-Speicherbauelementen unterscheidet man zwischen sogenannten Funktionsspeicher-Bauelementen (z.B. PLAs, PALs, etc.), und sogenannten Tabellenspeicher-Bauelementen, z.B. ROM-Bauelementen (ROM = Read Only Memory bzw. Festwertspeicher) – insbesondere PROMs, EPROMs, EEPROMs, Flash-Speicher, etc. –, und RAM-Bauelementen (RAM = Random Access Memory bzw. Schreib-Lese-Speicher), z.B. DRAMs (Dynamic Random Access Memory bzw. dynamische Schreib-Lese-Speicher) und SRAMs (Static Random Access Memory bzw. statische Schreib-Lese-Speicher).
  • Ein RAM-Bauelement ist ein Speicher, bei dem man nach Vorgabe einer bestimmten Adresse Daten abspeichern und unter dieser Adresse später wieder auslesen kann. Da in einem RAM-Bauelement möglichst viele Speicherzellen untergebracht werden sollen, ist man bemüht, diese so einfach wie möglich zu realisieren und dabei so klein wie möglich zu skalieren.
  • Bei SRAMs bestehen die einzelnen Speicherzellen z.B. aus wenigen, beispielsweise 6 Transistoren, und bei sogenannten DRAMs im Allgemeinen nur aus einem einzigen, entsprechend angesteuerten kapazitiven Element, z.B. ein Trench-Kondensator, mit dessen Kapazität jeweils ein Bit als Ladung gespeichert werden kann. Diese Ladung bleibt allerdings nur kurze Zeit erhalten; weshalb regelmäßig, z.B. ca. alle 64 ms, ein sogenannter „Refresh" durchgeführt werden muss.
  • Im Gegensatz hierzu muss bei SRAMs kein "Refresh" durchgeführt werden, da die in der Speicherzelle gespeicherten Daten gespeichert bleiben, solange dem SRAM eine entsprechende Versorgungsspannung zugeführt wird.
  • Bei Nicht-flüchtigen-Speicherbauelementen (NVMs bzw. Non-Volatile Memories), z.B. EPROMs, EEPROMs und Flash-Speichern bleiben demgegenüber die gespeicherten Daten auch dann gespeichert, wenn die Versorgungsspannung abgeschaltet wird.
  • Des weiteren sind seit kurzem auch sogenannte resistive bzw. resistiv schaltende Speicherbauelemente bekannt, z.B. sogenannte Phasen-Wechsel-Speicher (Phase Change Memories) und PMC-Speicher (PMC = Programmable Metallization Cell), die auch als CBRAM-Speicher (CB = Conductive Bridging) bezeichnet werden.
  • Bei resistiven bzw. resistiv schaltenden Speicherbauelementen wird ein – z.B. zwischen zwei entsprechenden Elektroden (d.h. einer Anode, und einer Kathode) angeordnetes – „aktives" Material durch entsprechende Schaltvorgänge, d.h. durch entsprechende Strom- oder Spannungspulse bestimmter Höhe und Dauer, in einen mehr oder weniger leitfähigen Zustand versetzt. Dabei wird z.B. der mehr leitfähige Zustand einer gespeicherten, logischen „Eins" zugeordnet und der weniger leitfähige Zustand einer gespeicherten, logischen „Null" oder umgekehrt.
  • Bei Phasen-Wechsel-Speichern (Phase Change Memories, PC memories) kann als zwischen zwei Elektroden geschaltetes aktives Material beispielsweise eine Chalcogenidverbindung verwendet werden. Chalcogenidverbindungen sind beispielsweise eine Ge-Sb-Te- oder eine Ag-In-Sb-Te-Verbindung. Das Chalcogenidverbindungs-Material hat die Eigenschaft, dass es durch entsprechende Schaltvorgänge in einen amorphen, relativ schwach leitfähigen, oder einen kristallinen, relativ stark leitfähigen Zustand versetzt werden kann. Dabei kann z.B. der relativ stark leitfähige Zustand einer gespeicherten, logischen „Eins" zugeordnet werden und der relativ schwach leitfähige Zustand einer gespeicherten, logischen „Null" oder umgekehrt.
  • Die Druckschrift US 2004/0076051 A1 offenbart mehrere Verfahren zur Herstellung einer programmierbaren, resistiv schaltenden Speicherzelle, bei denen zwischen zwei Elektroden eine Schicht aus aktiven Material angeordnet wird. Das aktive Material wird mit einem mobilen Material (Silber) dotiert, um die resistiven Schaltvorgänge zu ermöglichen. Dabei wird das aktive Material vollständig und in einem Vorgang mit dem mobilen Material dotiert.
  • Bei PMC-Speichern (PMC = Programmable Metallization Cell) werden beim Programmieren einer entsprechenden PMC-Speicherzelle – in Abhängigkeit davon, ob ein logische „Eins", oder eine logische „Null" in die Zelle geschrieben werden soll – mittels entsprechender Strom- oder Spannungspulse bestimmter Dauer und Intensität sowie durch diese hervorgerufene elektrochemische Reaktionen in einem zwischen zwei Elektroden liegenden aktiven Material leitfähige Brücken (z.B. aus Ag oder Cu etc.) aufgebaut, was zu einem leitenden Zustand der Zelle führt, oder wieder abgebaut, was zu einem nicht-leitenden Zustand der Zelle führt.
  • PMC-Speicherzellen bzw. CBRAM-Speicherzellen sind z.B. aus Y. Hirose, H. Hirose, J. Appl. Phys. 47, 2767 (1975) bekannt sowie z.B. aus M.N. Kozicki, M. Yun, L. Hilt, A. Singh, Electrochemical Society Proc., Vol. 99-13, (1999) 298, M.N. Kozicki, M. Yun, S. J. Yang, J.P. Aberouette, J.P. Bird, Superlattices and Microstructures, Vol. 27, No. 5/6 (2000) 485-488 und R. Neale: "Micron to look again at non-volatile amorphous memory", Electronic Engineering Design (2002).
  • CBRAM-Speicher sind z.B. in Y. Hirose, H. Hirose, J. Appl. Phys. 47, 2767 (1975), T. Kawaguchi et. al., "Optical, electrical and structural properties of amorphous Ag-Ge-S and Ag-Ge-Se films and comparison of photoinduced and thermally induced phenomena of both systems", J. Appl. Phys. 79 (12), 9096, 1996, beschrieben sowie z.B. in M. Kawasaki et. al., "Ionic conductivity of Agx(GeSe3)1-x (0<x0.571) glasses", Solid State Ionics 123, 259, 1999, etc.
  • Bei CBRAM-Speicherzellen befindet sich in einem Volumen zwischen zwei Elektroden ein elektrochemisch aktives Material, wie z.B. ein entsprechendes Chalcogenidmaterial beispielsweise in einer GeSe-, GeS-, AgSe- oder CuS-Verbindung. Der oben genannte Schalt-Vorgang basiert bei der CBRAM-Speicherzelle darauf, dass durch Anlegen entsprechender Strom- oder Spannungspulse bestimmter Intensität bzw. Höhe und Dauer an den Elektroden in dem zwischen den Elektroden angeordneten, aktiven Material Elemente eines sogenannten Abscheide-Clusters im Volumen immer weiter anwachsen bis die beiden Elektroden schließlich elektrisch leitend überbrückt, d.h. elektrisch leitend miteinander verbunden sind, was dem elektrisch leitenden Zustand der CBRAM-Zelle entspricht.
  • Durch Anlegen von entsprechend inversen Strom- oder Spannungspulsen kann dieser Vorgang wieder rückgängig gemacht werden, wodurch die betreffende CBRAM-Zelle wieder zurück in einen nicht-leitenden Zustand gebracht werden kann. Auf diese Weise kann ein „Umschalten" zwischen einem Zustand mit einer höheren elektrischen Leitfähigkeit der CBRAM-Speicherzelle und einem Zustand mit einer geringeren elektrischen Leitfähigkeit der CBRAM-Speicherzelle erreicht werden.
  • Der Schalt-Vorgang in der CBRAM-Speicherzelle beruht im Wesentlichen auf der Modulation der chemischen Zusammensetzung und der lokalen Nanostruktur eines mit einem Metall dotierten Chalcogenidmaterials, das als Festkörperelektrolyt und Diffusionsmatrix dient. Das reine Chalcogenidmaterial zeigt typischerweise ein halbleitendes Verhalten und besitzt bei Raumtemperatur einen sehr hohen elektrischen Widerstand, der um Größenordnungen, d.h. Zehnerpotenzen des Ohmschen Widerstandswerts höher ist als der eines elektrisch leitenden Metalls. Durch die über die Elektroden angelegten Strom- oder Spannungspulse wird die sterische Anordnung und die lokale Konzentration der ionisch und metallisch vorliegenden Bestandteile des in der Diffusionsmatrix mobilen Elements verändert. Dadurch kann das sogenannte Bridging, d.h. ein elektrisches Überbrücken des Volumens zwischen den Elektroden von metallreichen Ausscheidungen, hervorgerufen werden, das den elektrischen Widerstand der CBRAM-Zelle um mehrere Größenordnungen verändert, indem der Ohmschen Widerstandswert um mehrere Zehnerpotenzen gesenkt wird.
  • Eine Schwierigkeit bei diesem Schalt-Vorgang in einer CBRAM-Speicherzelle besteht darin, dass der elektrische Widerstand zwischen den Elektroden bei einem bestimmten Zustand der Zelle („leitend" oder „nicht leitend") relativ stark variieren kann. Diese Variation erschwert die Bewertung bzw. die Unterscheidung zwischen dem leitenden und dem nicht leitenden Zustand durch eine entsprechende Auswerte-Schaltung. Das heißt, dass die Ermittlung erschwert wird, ob zuletzt in der betreffenden Speicherzelle eine logische „Null", oder eine logische „Eins" abgespeichert wurde. Eine weitere Schwierigkeit besteht darin, dass die CBRAM-Speicherzelle im „unkonditionierten" Zustand keine reproduzierbaren Schalteigenschaften aufweist. Es ist daher notwendig, die Speicherzelle zu konditionieren, d.h. die Dotierung der Speicherzelle genau kontrollieren zu können, um ein reproduzierbares Schaltverhalten zu erreichen.
  • Die CBRAM-Speicherzelle muss daher vor dem oben beschriebenen Schaltverhalten konditioniert werden. Das heißt, die Dotierung der zwischen den Elektroden angeordneten Chalcogenidmatrix muss mit einem mobilen, metallischen Element reproduzierbar eingestellt werden, um eine gute Steuerung der Gesamtkonzentration bzw. eine gute Kontrollierbarkeit des metallischen Elements und damit eine gute Steuerung des elektrischen Widerstands in der CBRAM-Speicherzelle zu erreichen.
  • Das Konditionieren einer CBRAM-Speicherzelle ist bislang z.B. mittels Photodiffusion erfolgt, d.h. es wird eine Probe, die beispielsweise durch eine Metall-Schicht auf einem Chalcogenidmaterial erzeugt werden kann, mit Licht im ultravioletten Frequenzbereich belichtet, wodurch das Metall in die Probe getrieben wird. Dieses Verfahren wird in der Literatur auch als Photodiffusion bezeichnet und führt zu einem bestimmten metallischen Dotierprofil des Chalcogenidmaterials, bei dem sich metallreiche Ausscheidungen in der Chalcogenidmatrix ausbilden. Auf diese Weise entsteht in der Chalcogenidschicht eine dotierte und eine undotierte Phase.
  • Andere Verfahren, durch die eine Konditionierung der Probe erreicht wird, sind beispielsweise thermische Verfahren, bei denen eine reguläre Diffusion eintritt, oder Implantationsverfahren. Diese Verfahren können auch kombiniert werden, um eine Dotierung der Chalcogenidmatrix zu erreichen.
  • Ein Nachteil beim thermischen Verfahren besteht darin, dass die Amorphizität der Probe verloren gehen kann, da eine Nanokristallisation mit anschließendem Kornwachstum eintritt, welche die Nano- bzw. Mikrostruktur der Probe wesentlich verändert. Die Ionenbeweglichkeit des metallischen Dotierstoffs ist aber in der Regel in kristallinen Materialien um Größenordnungen geringer, was eine signifikante Degradation der Speicherzelleneigenschaften mit sich bringen kann.
  • Ein Nachteil des Photodiffusionsprozesses besteht u.a. darin, dass das Dotierprofil durch den photostimulierten Dotierprozess sehr steil ist, da die Beweglichkeit der Ionen in der metallreichen Phase deutlich höher ist. Daraus ergibt sich eine äußerst kritische Prozessführung, denn sobald die steile Dotierkante des Photo-Diffusionsprofils an der Grenzfläche die gegenüberliegende Elektrode erreicht, ist die Speicherzelle irreversibel elektrisch kurzgeschlossen. Wenn sich andererseits das Photo-Diffusionsprofil nicht weit genug durch die Chalcogenidmatrix ausbildet, ist zusätzlich noch ein elektrischer Formierpuls erforderlich, der das metallische Material durch lokales Erhitzen thermisch in das Chalcogenidmaterial eintreibt. Der elektrische Formierpuls ist jedoch mit einigen Halbleiterfertigungsprozessen von Massenprodukten nicht vereinbar, da eine elektrische Konditionierung keine ausreichende Reproduzierbarkeit gewährleistet.
  • Ein Nachteil des Implantationsprozesses besteht darin, dass extrem hohe Dosen von Metall implantiert werden müssen, was eine sehr hohe Implantationsleistung und/oder eine sehr hohe Dauer des Implantationsprozesses erfordert. Eine weitere Schwierigkeit ergibt sich daraus, dass die implantierten Dotierungsverläufe sehr flach ausgebildet werden, da andernfalls eine unerwünschte Durchmischung bzw. bei zu tiefen Implantationsprofilverläufen ein elektrischer Kurzschluss entsteht.
  • Aufgabe der vorliegenden Erfindung ist es, ein neuartiges Verfahren bereitzustellen, das eine reproduzierbare Konditionierung bei der Herstellung einer CBRAM-Speicherzelle ermöglicht, sowie ein System mit einem derartigen Speicherbauelement zur Verfügung zu stellen. Die Aufgabe der vorliegenden Erfindung besteht insbesondere darin, ein Verfahren bereitzustellen, mit dem es möglich ist, die Diffusion der Ionen im Chalcogenidmaterial der CBRAM- Speicherzelle zu kontrollieren und damit das Konzentrationsprofil zwischen der dotierten und undotierten Phase der Chalcogenidmatrix zu optimieren.
  • Die Aufgabe und weitere Ziele werden nach der vorliegenden Erfindung durch den Gegenstand des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß einem Grundgedanken der Erfindung wird ein Verfahren zur Herstellung einer Speicherzelle, insbesondere einer resistiv schaltenden Speicherzelle zur Verfügung gestellt, die eine erste Elektrode und eine zweite Elektrode mit einem dazwischen angeordnetem aktiven Material aufweist, das durch elektrochemische Schaltvorgänge in einen ersten Zustand mit geringerer elektrischer Leitfähigkeit und in einen zweiten Zustand mit höherer elektrischer Leitfähigkeit versetzbar ist, dadurch gekennzeichnet, dass das Verfahren die folgenden Schritte umfasst:
    • (a) Dotieren des aktiven Materials (3) in einem Dotierungsprozess durch Eindiffundieren eines mobilen Materials in das aktive Material (3) von der ersten Elektrode (2a) in Richtung zur zweiten Elektrode (2b) zur Erzeugung eines dotierten Bereichs (H),
    • (b) Durchführen eines Retraktionsprozesses durch zumindest teilweise Retraktion des in das aktive Material (3) eindiffundierten mobilen Materials aus einem Bereich nahe der zweiten Elektrode (2b) zur Erzeugung oder Modifizierung eines Dotierprofils zwischen dem dotierten Bereich (H) und einem undotierten Bereich (U), wobei der Retraktionsprozess während eines Front-End-of-Line-Prozesses stattfindet.
  • Auf diese Weise wird das mobile Material im ersten Teil des Verfahrens, dem Dotierungsprozess (a), von der ersten Elektrode in das aktive Material eindiffundiert, wobei der Dotierungsprozess soweit betrieben werden kann, bis das mobile Material durch das aktive Material vollständig durchdiffundiert ist und die zweite Elektrode erreicht hat. Im zweiten Teil des Verfahrens, dem Retraktionsprozess (b),
    wird das mobile Material in Richtung von der zweiten Elektrode zur ersten Elektrode zumindest teilweise zurückdiffundiert, so dass der Bereich nahe der zweiten Elektrode wieder einen undotierten Zustand annimmt. Dadurch wird der Bereich nahe der zweiten Elektrode und damit die Speicherzelle insgesamt konditioniert, d.h. die Dotierung der Speicherzelle kann exakt kontrolliert werden, was eine Voraussetzung eines reproduzierbaren Schaltverhaltens der Speicherzelle darstellt.
  • Dabei besteht das aktive Material vorzugsweise aus einer Chalcogenidverbindung, insbesondere einer GeSe-, GeS-, AgSe-, CuS-, Ge-Sb-Te- oder eine Ag-In-Sb-Te-Verbindung, das eine Chalcogenidmatrix bildet, in dem sich das mobile Material bewegen bzw. darin eindiffundiert werden kann. Das mobile Material besteht beispielsweise aus Alkali-Ionen bzw. Metallionen, insbesondere aus Ag oder Cu.
  • Die oben genannte Aufgabe wird folglich durch die vorliegende Erfindung gelöst, indem die zu tief in die Chalcogenidmatrix eindiffundierten Ionen durch den erfindungsgemäßen Ionenretraktionsprozess zumindest teilweise wieder zurückdiffundieren, so dass sich die Möglichkeit ergibt, das Konzentrationsprofil zwischen dem dotierten und undotierten Bereich in der Chalcogenidschicht zu kontrollieren und damit zu optimieren. Die vorliegende Erfindung stellt somit ein Verfahren bereit, bei dem die Eindringtiefe der Metallatome in das Chalcogenidmaterial während des sogenannten Front-End of Line Prozessierens wieder reduziert werden kann.
  • Nach der vorliegenden Erfindung ergeben sich neue Möglichkeiten der Prozessführung zur Herstellung von CBRAM-Speicherzellen. Gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist beispielsweise ein temporäres Überdotieren der Chalcogenidmatrix durch einen Überdotierungsprozess möglich, das im weiteren Prozessverlauf wieder rückgängig gemacht werden kann.
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird der oben genannte Dotierungsprozess (a) daher in die folgenden Teilschritte unterteilt:
    • – (a1) Dotieren des aktiven Materials durch Eindiffundieren eines mobilen Materials in das aktive Material in einem Dotierungsprozess,
    • – (a2) Überdotieren des aktiven Materials durch ein über den Verfahrensschritt (a1) hinausgehendes Eindiffundieren des mobilen Materials in das aktive Material in einem Überdotierungsprozess, so dass in dem aktiven Material ein dotierter Bereich von der ersten Elektrode bis zur zweiten Elektrode ausgebildet wird.
  • Dabei kann der Prozessablauf wesentlich vereinfacht werden, indem bei dem erfindungsgemäßen Verfahren selbsjustierende Prozesse angewandt werden. Selbstjustierend heißt in diesem Zusammenhang, dass verschiedene Lithographie-Ebenen bzw. Lithographie-Prozesse keine Fehljustierung zueinander aufweisen. Aufgrund der selbsjustierenden Prozesse kann die Fläche der Speicherzelle deutlich reduziert und damit die Größe der CBRAM-Speicherzelle selbst verringert werden.
  • Zweckmäßigerweise ist das aktive Material zwischen zwei Elektroden angeordnet und der Dotierungsprozess (a bzw. a1) und/oder der Überdotierungsprozess (a2) wird so ausgeführt, dass das mobile Material von der einen Elektrode bis zur anderen Elektrode in das aktive Material eindiffundiert wird. Auf diese Weise wird in dem aktiven Material bzw. in der Chalcogenidmatrix eine dotierte bzw. überdotierte Phase und eine undotierte Phase ausgebildet, wobei eine bestimmte Eindringtiefe des mobilen Materials in das aktive Material bzw. die Metall-Ionen, insbesondere in einem Bereich zwischen der dotierten bzw. überdotierten Phase und der undotierten Phase im aktiven Material erzielt wird.
  • Ferner lässt sich durch das erfindungsgemäße Verfahren in dem aktiven Material bzw. in der Chalcogenidmatrix ein bestimmtes Konzentrationsprofil des mobilen Materials bzw. der Metall-Ionen, insbesondere in dem Bereich zwischen der dotierten bzw. überdotierten Phase und der undotierten Phase im aktiven Material ausbilden. Mit dem erfindungsgemäßen Verfahren ist es folglich möglich, bei der Herstellung von CBRAM-Speicherzellen die Diffusion der Ionen im Chalcogenidmaterial der CBRAM-Speicherzelle zu kontrollieren und damit das Konzentrationsprofil zwischen der dotierten und undotierten Phase der Chalcogenidmatrix zu optimieren.
  • Die vorliegende Erfindung nutzt im wesentlichen den Effekt aus, dass bewegliche Ionen, wie z.B. Alkali-Ionen, in isolierenden Gläsern je nach Polarität mit einer von außen aufgebrachten Ladung an die Schichtoberfläche gezogen oder tiefer in das Volumen bzw. an die entgegengesetzte Oberfläche getrieben werden können. Mit Hilfe dieser elektrischen Aufladung kann das Konzentrationsprofil in der Chalcogenidschicht modifiziert werden, was eine Optimierung des resultierenden Diffusionsprofils ermöglicht. Dabei kann die Chalcogenidschicht beispielsweise mittels Photodiffusion bereits vorkonditioniert sein. Unter einer Optimierung des Diffusionsprofils kann in diesem Fall sowohl eine Verbreiterung der Grenzfläche, eine Homogenisierung oder auch eine Verbesserung im Hinblick auf die Steilheit des Profils zwischen undotiertem und dotiertem Bereich in der Chalcogenidschicht verstanden werden.
  • Gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung wird das mobile Material mit einer von außen vorzugsweise über die Elektroden auf das aktive Material aufgebrachten elektrischen Ladung entsprechender Polarität eindiffundiert bzw. zurückdiffundiert. Die Aufladung der elektrischen Ladung kann beispielsweise durch Edelgas-Ionenstrahlen oder durch Kontakt mit einem Hochfrequenz-Edelgasplasma erfolgen. Das Potential einer floatenden Oberfläche, wie z.B. einer Ag/Ge-Se-Schicht, im Plasma beträgt im Mittel etwa 10V bis 15V gegenüber dem Plasmapotential bei den in Beschichtungsprozessen und Ätzprozessen derzeit üblichen Plasmaelektronentemperaturen von einigen eV.
  • Das Potential wird dabei im wesentlichen durch die Elektronentemperatur bestimmt und diese ist bei fester Plasmaanregungsfrequenz wiederum abhängig vom Gasdruck und von der externen Hochfrequenz-Leistung, die in das Plasma eingespeist wird. Mit diesen beiden Parametern lässt sich das Potential der floatenden Oberfläche, das sogenannte floating Potential und damit auch das Tiefenprofil der Metall-Ionen, wie z.B. Ag, in der Chalcogenidschicht, wie z.B. Ge-Se, variieren.
  • Obwohl grundsätzlich auch kapazitiv gekoppelte Hochfrequenz-Plasmen beispielsweise mit einer Anregungsfrequenz von 13,56 MHz einsetzbar sind, ist ein induktiv angeregtes Plasma bei einer Frequenz von 27 MHz (high dense plasma) besonders geeignet, wie es derzeit häufiger für Ätzprozesse benutzt wird. In diesem induktiv gekoppelten Plasma lässt sich das Substrat mit der Ag/Ge-Se-Schicht geometrisch besser anordnen und elektrische Wechselwirkung mit den Elektrodenflächen, wie sie in den kapazitiv gekoppelten Plasmen eingesetzt werden, lassen sich besser vermeiden.
  • Als Arbeitsgas für die Plasmaentladung eignen sich neben Argon (Ar) besonders auch Edelgase mit niedrigeren Massen wie Neon (Ne) und Helium (He), da mit diesen Arbeitsgasen Sputtereffekte durch auftreffende Ionen vernachlässigbar sind.
  • Eine nach dem erfindungsgemäßen Verfahren hergestellte CBRAM-Speicherzelle weist aufgrund der verbesserten Konditionierung zuverlässigere und eindeutiger bewertbare elektrische Schalteigenschaften auf. Außerdem ist bei dem Verfahren nach der vorliegenden Erfindung kein Formierschritt mehr erforderlich.
  • Im folgenden wird die Erfindung anhand mehrerer Ausführungsbeispiele und der beigefügten Zeichnungen näher erläutert. In den Zeichnungen zeigt:
  • 1 eine schematische Darstellung einer resistiv schaltenden Speicherzelle und einer daran angeschlossenen, zentralen Steuer-Einrichtung;
  • 2 ein Diagramm zur Veranschaulichung der Metallkonzentration in der Chalcogenidschicht bei der Herstellung einer CBRAM-Speicherzelle nach einem Dotierungsprozess gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 3 ein Diagramm zur Veranschaulichung der Metallkonzentration bzw. des Konzentrationsprofils des mobilen Materials in der Chalcogenidschicht bei der Herstellung einer CBRAM-Speicherzelle während und nach einem Überdotierungsprozess gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 4 ein Diagramm zur Veranschaulichung der Metallkonzentration bzw. des Konzentrationsprofils des mobilen Materials in der Chalcogenidschicht bei der Herstellung einer CBRAM-Speicherzelle während und nach einem Retraktionsprozess gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
  • In 1 ist schematisch und beispielhaft der Aufbau einer resistiv schaltenden Speicherzelle 1 und einer daran angeschlossenen, zentralen Steuer-Einrichtung 5 gezeigt.
  • Auf einem entsprechenden Speicherbauelement bzw. Speicherchip können eine Vielzahl von ähnlichen oder identisch wie die in 1 gezeigte Speicherzelle 1 aufgebaute und arbeitende weitere Speicherzellen angeordnet sein, so z.B. in einem entsprechenden Speicherzellen-Feld in mehreren Reihen bzw. Spalten nebeneinanderliegend. Nachfolgend wird die prinzipielle Funktionsweise einer resistiv schaltenden Speicherzelle beispielhaft erläutert.
  • Bei den Speicherzellen 1 kann es sich um beliebige, resistiv schaltende Speicherzellen handeln, wie z.B. Phasen-Wechsel-Speicherzellen (Phase Change Memory Cells) oder CBRAM-Speicherzellen (CB = Conductive Bridging). Unter Steuerung einer zentralen, auf dem Speicherbauelement vorgesehenen Steuer-Einrichtung 5 können in den Speicherzellen 1 des Speicherbauelements spezielle Schreib- bzw. Löschvorgänge durchgeführt werden.
  • Wie aus 1 hervorgeht, weist jede der o.g. Speicherzellen 1 zwei entsprechende Metall-Elektroden 2a, 2b, d.h. eine Anode und eine Kathode auf. Als Material für die Elektroden 2a, 2b kann ein Metall, wie z.B. Wolfram, bzw. eine Metall-Legierung verwendet werden, wie z.B. TiN, TiSiN, TiAIN, TaSiN, TiW etc. oder ein anderes geeignetes Elektroden-Material.
  • Zwischen den Elektroden 2a, 2b ist eine Schicht 3 aus elektrochemisch aktivem Material angeordnet. Das elektrochemisch aktive Material besteht aus einer Chalcogenidverbindung, insbesondere einer GeSe-, GeS-, AgSe-, CuS-Verbindung, das eine Chalcogenidmatrix bildet. In der Chalcogenidmatrix kann sich mobiles Material, wie z.B. Alkali-Ionen bzw. Metallionen, insbesondere aus Ag oder Cu, bewegen bzw. darin eindiffundiert werden.
  • Die zumindest teilweise mit mobilem Material dotierte aktive Materialschicht 3 kann durch entsprechende – z.B. von der zentralen Steuer-Einrichtung 5 gesteuerte – Schaltvorgänge, insbesondere durch Anlegen entsprechender Strom- oder Spannungspulse bestimmter Höhe und Dauer in einen mehr oder weniger leitfähigen Zustand versetzt werden, wobei z.B. der mehr leitfähige Zustand einer gespeicherten, logischen „Eins" entspricht und der weniger leitfähige Zustand einer gespeicherten, logischen „Null" oder umgekehrt.
  • Das Chalcogenidverbindungs-Material kann auch durch entsprechende – z.B. durch die zentrale Steuer-Einrichtung 5 gesteuerte – Schaltvorgänge, insbesondere durch Strom- oder Spannungspulse bestimmter Höhe und Dauer in einen relativ schwach leitfähigen, oder einen relativ stark leitfähigen Zustand versetzt werden, wobei z.B. der relativ stark leitfähige Zustand einer gespeicherten, logischen „Eins" zugeordnet kann und der relativ schwach leitfähige Zustand einer gespeicherten, logischen „Null" oder umgekehrt.
  • Um bei der Speicherzelle 1 einen Wechsel von einem relativ schwach leitfähigen Zustand des aktiven Materials in einen relativ stark leitfähigen Zustand zu erreichen, kann an den Elektroden 2a, 2b – z.B. gesteuert durch die zentrale Steuer-Einrichtung 5 – ein entsprechender Strom-Puls entsprechender Höhe und Dauer angelegt werden, der aufgrund des relativ hohen Widerstands der aktiven Materialschicht 3 dazu führt, dass sich zwischen den Elektroden elektrisch leitfähige Brücken ausbilden, die einen geringeren Ohmschen Widerstand aufweisen.
  • 2 zeigt ein Diagramm zur Veranschaulichung der Metallkonzentration in der Chalcogenidschicht bei der Herstellung einer CBRAM-Speicherzelle nach einem Dotierungsprozess gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Die X-Achse des Diagramms bezeichnet die Strecke zwischen den Elektroden 2a und 2b, zwischen denen das elektrochemisch aktive Material bzw. die Chalcogenidmatrix der CBRAM-Speicherzelle angeordnet ist. Über die Y-Achse des Diagramms ist die Konzentration des mobilen Materials bzw. der Metall-Ionen in der Chalcogenidmatrix aufgezeichnet. In 2 ist das schematische Dotierprofil bzw. Konzentrationsprofil K1 des mobilen Metalls nach dem beispielsweise mittels Photodiffusion durchgeführten Konditionierungsprozess dargestellt.
  • In 2 ist zu erkennen, dass nach dem erfindungsgemäßen Dotierungsprozess in einer bevorzugten Ausführungsform ein dotierter bzw. hochdotierter Bereich H im Chalcogenidmaterial ausgebildet wurde, der sich ausgehend von der ersten Elektrode 2a in die Chalcogenidmatrix hinein erstreckt. Da die Eindringtiefe der Metall-Ionen nicht bis zur zweiten Elektrode 2b reicht, verbleibt ein undotierter Bereich U zwischen dem dotierten bzw. hochdotierten Bereich H und der zweiten Elektrode 2b, der sich wenige Nanometer bis zur zweiten Elektrode 2b hin erstreckt.
  • Somit ist nach dem erfindungsgemäßen Dotierungsprozess in einer bevorzugten Ausführungsform ein Dotierprofil K1 der Metall-Ionen in der Chalcogenidmatrix entstanden, das sich über einen dotierten bzw. hochdotierten Bereich H mit einer Intensität von ca. 30% über einen Großteil der Chalcogenidmatrix hinein erstreckt, während ein undotierter Bereich U zwischen dem dotierten bzw. hochdotierten Bereich H und der zweiten Elektrode 2b verbleibt. Auf diese Weise liegt die Grenzfläche zwischen hochdotiertem Chalcogenid und undotiertem Chalcogenid deutlich vor der Grenzfläche zwischen dem Chalcogenidmaterial und der zweiten Elektrode 2b.
  • 3 zeigt ein Diagramm zur Veranschaulichung der Metallkonzentration bzw. des Konzentrationsprofils des mobilen Materials in der Chalcogenidschicht bei der Herstellung einer CBRAM-Speicherzelle während und nach einem Überdotierungsprozess gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Wie in 2 bezeichnet die X- Achse des Diagramms die Strecke zwischen den Elektroden 2a und 2b, zwischen denen das elektrochemisch aktive Material bzw. die Chalcogenidmatrix der CBRAM-Speicherzelle angeordnet ist, während über die Y-Achse des Diagramms die Konzentration des mobilen Materials bzw. der Metall-Ionen in der Chalcogenidmatrix aufgezeichnet ist.
  • In 3 ist sowohl das schematische Dotierprofil bzw. Konzentrationsprofil K1 des mobilen Metalls nach dem Konditionierungsprozess – in gestrichelter Linie – gezeigt als auch das schematische Dotierprofil bzw. Konzentrationsprofil K2 des mobilen Metalls nach dem Überdotierungsprozess – in durchgezogener Linie – dargestellt. Der Überdotierungsprozess kann beispielsweise mittels verlängerter Photodiffusion vorgenommen werden.
  • In 3 ist zu erkennen, dass durch den erfindungsgemäßen Überdotierungsprozess in einer bevorzugten Ausführungsform der dotierte bzw. hochdotierte Bereich H im Chalcogenidmaterial weiter in den vormals undotierten Bereich V ausgedehnt wird, bis sich der dotierte bzw. hochdotierte Bereich H nahezu durch die gesamte Chalcogenidmatrix fast bis zur zweiten Elektrode 2b hin erstreckt.
  • Somit ist nach dem erfindungsgemäßen Überdotierungsprozess in einer bevorzugten Ausführungsform ein Dotierprofil K2 der Metall-Ionen in der Chalcogenidmatrix entstanden, das sich über einen dotierten bzw. hochdotierten Bereich H mit einer Intensität von ca. 30% nahezu über die gesamte Chalcogenidmatrix von der ersten Elektrode 2a fast bis zu der zweiten Elektrode 2b erstreckt. Auf diese Weise liegt die Grenzfläche zwischen hochdotiertem Chalcogenid und undotiertem Chalcogenid nahe bei der Grenzfläche zwischen dem Chalcogenidmaterial und der zweiten Elektrode 2b.
  • Nach diesem Überdotierungsprozess ist das Chalcogenidmaterial für den Betrieb einer CBRAM-Speicherzelle zu stark übersättigt, da die Grenzfläche zwischen hochdotiertem Chalcogenid und undotiertem Chalcogenid zu weit in das Chalcogenidmaterial gewandert ist. Daher ist in diesem Dotierungszustand kein optimaler oder gar kein Betrieb der CBRAM-Speicherzelle als reversibel schaltendes Element möglich.
  • 4 zeigt ein Diagramm zur Veranschaulichung der Metallkonzentration bzw. des Konzentrationsprofils des mobilen Materials in der Chalcogenidschicht bei der Herstellung einer CBRAM-Speicherzelle während und nach einem Retraktionsprozess gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Wie in den 2 und 3 bezeichnet die X-Achse des Diagramms die Strecke zwischen den Elektroden 2a und 2b, zwischen denen das elektrochemisch aktive Material bzw. die Chalcogenidmatrix der CBRAM-Speicherzelle angeordnet ist, während über die Y-Achse des Diagramms die Konzentration des mobilen Materials bzw. der Metall-Ionen in der Chalcogenidmatrix aufgezeichnet ist.
  • In 4 ist sowohl das schematische Dotierprofil bzw. Konzentrationsprofil K2 des mobilen Metalls nach dem Überdotierungsprozess – in gestrichelter Linie – gezeigt als auch das schematische Dotierprofil bzw. Konzentrationsprofil K3 des mobilen Metalls nach dem erfindungsgemäßen Retraktionsprozess in einer bevorzugten Ausführungsform – in durchgezogener gestrichelter Linie – dargestellt. Der Retraktionsprozess kann beispielsweise durch Beaufschlagen der Elektroden 2a und 2b mit Ladungen entsprechender Polarität erfolgen.
  • Ein Vergleich des in gestrichelter Linie dargestellten schematischen Dotierprofils K2 des mobilen Metalls nach dem Überdotierungsprozess mit dem in durchgezogener Linie dargestellten schematischen Dotierprofil K3 des mobilen Metalls nach dem Retraktionsprozess lässt erkennen, dass durch den Retraktionsprozess der dotierte bzw. hochdotierte Bereich H aus dem Chalcogenidmaterial teilweise zurückgezogen wird. Durch den Rückzug der Dotierungsflanke von der zweiten Elektrode verbleibt in der Chalcogenidschicht nach dem Retraktionsprozess ein dotierter bzw. hochdotierter Bereich H, der sich von der ersten Elektrode 2a nur noch über einen Teil der Chalcogenidmatrix erstreckt.
  • An den dotierten bzw. hochdotierten Bereich H schließt sich nun ein überdotierter Bereich Ü an, der sich nach der Retraktion nicht mehr bis zur zweiten Elektrode 2b erstreckt, da der Konzentrationsverlauf durch den Retraktionsprozess retrograd optimiert wurde. Auf diese Weise ist das Chalcogenidmaterial zum Betrieb einer CBRAM-Speicherzelle korrekt und besser konditioniert, als nach dem Photodiffusionsprozess. In diesem Dotierungszustand ist ein optimaler Betrieb der CBRAM-Speicherzelle als reversibel schaltendes Element möglich.
  • 1
    Speicherzelle
    2a
    Elektrode
    2b
    Elektrode
    3
    aktives Material bzw. Chalcogenidmatrix
    4
    mobiles Material bzw. Metall-Ionen
    5
    Steuer-Einrichtung
    H
    Dotierter bzw. hochdotierter Bereich
    K1
    Dotierprofil der Metall-Ionen nach dem Dotierungsprozess
    K2
    Dotierprofil der Metall-Ionen nach dem Überdotierungsprozess
    K3
    Dotierprofil der Metall-Ionen nach dem Retraktionsprozess
    U
    undotierter Bereich
    Ü
    überdotierter Bereich
    V
    vormals undotierter Bereich
    x
    Strecke zwischen den Elektroden 2a und 2b
    y
    Konzentration der Metall-Ionen

Claims (9)

  1. Verfahren zur Herstellung einer resistiv schaltenden Speicherzelle (1), die eine erste Elektrode (2a) und eine zweite Elektrode (2b) mit einem dazwischen angeordneten aktiven Material (3) aufweist, das durch elektrochemische Schaltvorgänge in einen ersten Zustand mit geringerer elektrischer Leitfähigkeit und in einen zweiten Zustand mit höherer elektrischer Leitfähigkeit versetzbar ist, wobei das Verfahren die folgenden Schritte umfasst: (a) Dotieren des aktiven Materials (3) in einem Dotierungsprozess durch Eindiffundieren eines mobilen Materials in das aktive Material (3) von der ersten Elektrode (2a) in Richtung zur zweiten Elektrode (2b) zur Erzeugung eines dotierten Bereichs (H), (b) Durchführen eines Retraktionsprozesses durch zumindest teilweise Retraktion des in das aktive Material (3) eindiffundierten mobilen Materials aus einem Bereich nahe der zweiten Elektrode (2b) zur Erzeugung oder Modifizierung eines Dotierprofils zwischen dem dotierten Bereich (H) und einem undotierten Bereich (U), wobei der Retraktionsprozess während eines Front-End-of-Line-Prozesses stattfindet.
  2. Verfahren nach Anspruch 1, wobei der Dotierungsprozess (a, a1) so ausgeführt wird, dass das mobile Material von der ersten Elektrode (2a) bis zur zweiten Elektrode (2b) in das aktive Material (3) eindiffundiert wird.
  3. Verfahren nach Anspruch 2, wobei der Dotierungsprozess (a) die folgenden Teilschritte umfasst: – (a1) Dotieren des aktiven Materials (3) durch Eindiffundieren eines mobilen Materials in das aktive Material (3) in einem ersten Dotierungsprozess, so dass zwischen einem dotierten Bereich (H) und der zweiten Elektrode (2b) ein zunächst undotierter Bereich (U) verbleibt, – (a2) Überdotieren des aktiven Materials (3) durch ein über den Verfahrensschritt (a1) hinausgehendes Eindiffundieren des mobilen Materials in das aktive Material (3) in einem Überdotierungsprozess, so dass in dem aktiven Material (3) ein überdotierter Bereich (H, V) von der ersten Elektrode (2a) bis zur zweiten Elektrode (2b) ausgebildet wird.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei das aktive Material (3) eine Chalcogenidverbindung, insbesondere eine GeSe-, GeS-, AgSe- oder eine CuS-Verbindung aufweist und das mobile Material Metallionen, insbesondere Alkali-Ionen, Ag-, Zn- oder Cu-Ionen aufweist.
  5. Verfahren nach einem der vorangehenden Ansprüche, wobei das mobile Material mit von außen, vorzugsweise über die Elektroden (2a, 2b), aufgebrachten elektrischen Ladungen entsprechender Polaritäten in das aktive Material (3), eingetrieben oder zurückgezogen wird.
  6. Verfahren nach Anspruch 5, wobei das Aufbringen der elektrischen Ladungen auf die Elektroden (2a, 2b) durch Edelgas-Ionenstrahlen erfolgt.
  7. Verfahren nach Anspruch 5, wobei das Aufbringen der elektrischen Ladungen auf die Elektroden (2a, 2b) durch Kontakt mit einem Hochfrequenz-Edelgasplasma, beispielsweise mit einem induktiv angeregten Hochfrequenz-Edelgasplasma oder einem kapazitiv gekoppelten Hochfrequenz-Edelgasplasma erfolgt.
  8. Verfahren nach einem der vorangehenden Ansprüche, wobei das aktive Material (3) mittels Photodiffusion vorkonditioniert wird.
  9. Verfahren nach einem der vorangehenden Ansprüche, wobei selbsjustierende Prozesse angewandt werden, bei denen verschiedene Lithographie-Ebenen keine Fehljustierung zueinander aufweisen.
DE102004020297A 2004-04-26 2004-04-26 Verfahren zur Herstellung resistiv schaltender Speicherbauelemente Expired - Fee Related DE102004020297B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004020297A DE102004020297B4 (de) 2004-04-26 2004-04-26 Verfahren zur Herstellung resistiv schaltender Speicherbauelemente
US11/113,332 US7442605B2 (en) 2004-04-26 2005-04-25 Resistively switching memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004020297A DE102004020297B4 (de) 2004-04-26 2004-04-26 Verfahren zur Herstellung resistiv schaltender Speicherbauelemente

Publications (2)

Publication Number Publication Date
DE102004020297A1 DE102004020297A1 (de) 2005-11-17
DE102004020297B4 true DE102004020297B4 (de) 2007-06-21

Family

ID=35160326

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004020297A Expired - Fee Related DE102004020297B4 (de) 2004-04-26 2004-04-26 Verfahren zur Herstellung resistiv schaltender Speicherbauelemente

Country Status (2)

Country Link
US (1) US7442605B2 (de)
DE (1) DE102004020297B4 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7869253B2 (en) * 2006-08-21 2011-01-11 Qimonda Ag Method of determining a memory state of a resistive memory cell and device measuring the memory state of a resistive memory cell
KR20080066476A (ko) * 2007-01-12 2008-07-16 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
US8178379B2 (en) * 2007-04-13 2012-05-15 Qimonda Ag Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
WO2010087835A1 (en) * 2009-01-29 2010-08-05 Hewlett-Packard Development Company, L.P. Electrically actuated devices
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US9165644B2 (en) 2012-05-11 2015-10-20 Axon Technologies Corporation Method of operating a resistive memory device with a ramp-up/ramp-down program/erase pulse
US8953362B2 (en) 2012-05-11 2015-02-10 Adesto Technologies Corporation Resistive devices and methods of operation thereof
FR2993388B1 (fr) * 2012-07-11 2015-04-03 Altis Semiconductor Snc Dispositif microelectronique a memoire programmable
US10133159B2 (en) 2015-07-23 2018-11-20 Maxell, Ltd. Projection type image display device and antivibration device for projection lens used therein

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635914B2 (en) * 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US20040076051A1 (en) * 2001-09-20 2004-04-22 Klein Rita J. Electro- and electroless plating of metal in the manufacturing of PCRAM devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818481B2 (en) * 2001-03-07 2004-11-16 Micron Technology, Inc. Method to manufacture a buried electrode PCRAM cell
US6646902B2 (en) * 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
US6709958B2 (en) * 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US7087919B2 (en) * 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635914B2 (en) * 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US20040076051A1 (en) * 2001-09-20 2004-04-22 Klein Rita J. Electro- and electroless plating of metal in the manufacturing of PCRAM devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M.N. Kozicki u.a.: "Nanoscale effects in de- vices...", in: Superlattices and Microstructures, Vol. 27, No. 5/6, 2000, S. 485-488 *

Also Published As

Publication number Publication date
US20050250281A1 (en) 2005-11-10
US7442605B2 (en) 2008-10-28
DE102004020297A1 (de) 2005-11-17

Similar Documents

Publication Publication Date Title
DE102004020297B4 (de) Verfahren zur Herstellung resistiv schaltender Speicherbauelemente
DE102005005938B4 (de) Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
DE69723252T2 (de) Multibiteinzelzellenspeicher mit spitz zulaufendem kontakt
DE102005005325B4 (de) Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle
DE102008012339B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer Speicherzelle, Halbleitervorrichtung, Halbleiter-Prozessierungsvorrichtung, integrierter Schaltkreis mit einer Speicherzelle
DE102005012047A1 (de) Festkörperelektrolyt-Speicherelement und Verfahren zur Herstellung eines solchen Speicherlements
DE102004046392A1 (de) Halbleiterspeicher
EP1687855B1 (de) Integrierter halbleiterspeicher und verfahren zum herstellen eines integrierten halbleiterspeichers
DE102004040751B4 (de) Resistiv schaltende nicht-flüchtige Speicherzelle auf der Basis von Alkali-Ionendrift, Verfahren zur Herstellung und Verwendung einer Verbindung zur Herstellung
DE102006038077A1 (de) Speicherzellen mit einer Anode aufweisend Interkalationsmaterial und Metall-Spezies, die darin aufgelöst sind
WO2006034946A1 (de) Resistiv schaltender halbleiterspeicher
DE102004007633A1 (de) Speicherbauelement-Elektrode mit Oberflächen-Struktur
DE102005003675A1 (de) CBRAM-Zelle mit einem reversiblen Leitungsbrücken-Mechanismus
DE102004024610B3 (de) Festkörperelektrolytschaltelement
DE102006048384A1 (de) Schichtstrukturen mit Chalkogenid-Materialien
DE102004011431B4 (de) Verfahren zum Herstellen eines nicht flüchtigen Halbleiterspeichers
DE102004061548A1 (de) Integration von 1T1R-CBRAM-Speicherzellen
DE102004037450B4 (de) Verfahren zum Betrieb eines Schalt-Bauelements
DE102004015928A1 (de) Schreib-/Lösch-Verfahren für resistiv schaltende Speicherbauelemente
DE102006028977B4 (de) Sputterdepositions-Vorrichtung
DE102004040752A1 (de) Integrierte Speicheranordnung auf der Basis resistiver Speicherzellen und Herstellungsverfahren dafür
EP2279511A1 (de) Speicher mit tunnelbarriere sowie verfahren zum schreiben und auslesen von information in diesem speicher
DE102004047630A1 (de) Verfahren zur Herstellung eines CBRAM-Halbleiterspeichers
DE102004060712A1 (de) Datenspeichervorrichtung
DE112021006040T5 (de) Speicherinterne xor-logik in einem resistiven speicher mit wahlfreiem zugriff unter verwendung von komplementärem schalten

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: ADESTO TECHNOLOGY CORP., INC., SUNNYVALE, US

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Effective date: 20110516

R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

Representative=s name: VIERING, JENTSCHURA & PARTNER, DE

Representative=s name: VIERING, JENTSCHURA & PARTNER, 01097 DRESDEN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141101