DE102004007633A1 - Speicherbauelement-Elektrode mit Oberflächen-Struktur - Google Patents

Speicherbauelement-Elektrode mit Oberflächen-Struktur Download PDF

Info

Publication number
DE102004007633A1
DE102004007633A1 DE102004007633A DE102004007633A DE102004007633A1 DE 102004007633 A1 DE102004007633 A1 DE 102004007633A1 DE 102004007633 A DE102004007633 A DE 102004007633A DE 102004007633 A DE102004007633 A DE 102004007633A DE 102004007633 A1 DE102004007633 A1 DE 102004007633A1
Authority
DE
Germany
Prior art keywords
electrode
memory
memory cell
electrodes
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004007633A
Other languages
English (en)
Other versions
DE102004007633B4 (de
Inventor
Thomas Dr. Happ
Cay-Uwe Dr. Pinnow
Michael Dr. Kund
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004007633A priority Critical patent/DE102004007633B4/de
Priority to US11/058,412 priority patent/US7405418B2/en
Publication of DE102004007633A1 publication Critical patent/DE102004007633A1/de
Application granted granted Critical
Publication of DE102004007633B4 publication Critical patent/DE102004007633B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Abstract

Die Erfindung betrifft eine Speicherbauelement-Elektrode (12a, 12b, 102a), insbesondere für ein resistiv schaltendes Speicherbauelement, wobei die Oberfläche der Elektrode (12a, 12b, 102a) mit einer Struktur versehen ist, insbesondere einen oder mehrere Ansätze bzw. Vorsprünge (107) aufweist. Des weiteren betrifft die Erfindung eine Speicherzelle mit mindestens einer derartigen Elektrode, ein Speicherbauelement sowie ein Verfahren zur Herstellung einer Speicherbauelement-Elektrode (12a, 12b, 102a).

Description

  • Die Erfindung betrifft eine Speicherbauelement-Elektrode, eine Speicherzelle mit mindestens einer derartigen Elektrode, und ein Speicherbauelement, sowie ein Verfahren zur Herstellung einer Speicherbauelement-Elektrode.
  • Bei herkömmlichen Speicherbauelementen, insbesondere herkömmlichen Halbleiter-Speicherbauelementen unterscheidet man zwischen sog. Funktionsspeicher-Bauelementen (z.B. PLAs, PALs, etc.), und sog. Tabellenspeicher-Bauelementen, z.B. ROM-Bauelementen (ROM = Read Only Memory bzw. Festwertspeicher) – insbesondere PROMs, EPROMs, EEPROMs, Flash-Speicher, etc. – , und RAM-Bauelementen (RAM = Random Access Memory bzw. Schreib-Lese-Speicher), z.B. DRAMs und SRAMs.
  • Ein RAM-Bauelement ist ein Speicher, bei dem man nach Vorgabe einer Adresse Daten abspeichern, und unter dieser Adresse später wieder auslesen kann.
  • Da in einem RAM-Bauelement möglichst viele Speicherzellen untergebracht werden sollen, ist man bemüht, diese so einfach wie möglich zu realisieren.
  • Bei SRAMs (SRAM = Static Random Access Memory) bestehen die einzelnen Speicherzellen z.B. aus wenigen, beispielsweise 6 Transistoren, und bei sog. DRAMs (DRAM = Dynamic Random Access Memory) i.A. nur aus einem einzigen, entsprechend angesteuerten kapazitiven Element (z.B. der Gate-Source- Kapazität eines MOSFETs), mit dessen Kapazität jeweils ein Bit als Ladung gespeichert werden kann.
  • Diese Ladung bleibt allerdings nur für kurze Zeit erhalten; deshalb muß regelmäßig, z.B. ca. alle 64 ms, ein sog. „Refresh" durchgeführt werden.
  • Im Gegensatz hierzu muß bei SRAMs kein "Refresh" durchgeführt werden; d.h., die in der Speicherzelle gespeicherten Daten bleiben gespeichert, solange dem SRAM eine entsprechende Versorgungsspannung zugeführt wird.
  • Bei Nicht-flüchtigen-Speicherbauelementen (NVMs bzw. Nonvolatile memories), z.B. EPROMs, EEPROMs, und Flash-Speichern bleiben demgegenüber die gespeicherten Daten auch dann gespeichert, wenn die Versorgungsspannung abgeschaltet wird.
  • Des weiteren sind – seit neuerem – auch sog. „resistive" bzw. „resistiv schaltende" Speicherbauelemente bekannt, z.B. sog. Perovskit-Speicher (Perovskite Memories), Phasen-Wechsel-Speicher (Phase Change Memories), PMC-Speicher (PMC = Programmable Metallization Cell), OUM-Speicher (OUM = Ovonics (bzw. Ovonyx) Unified Memories), hydrogenierte, amorphe Silizium-Speicher (a-Si:H Speicher), Polymer-/Organische Speicher, etc.
  • Bei „resistiven" bzw. „resistiv schaltenden" Speicherbauelementen wird ein – z.B. zwischen zwei entsprechenden Elektroden (d.h. einer Anode, und einer Kathode) angeordnetes – Material durch entsprechende Schaltvorgänge in einen mehr oder weniger leitfähigen Zustand versetzt (wobei z.B. der mehr leitfähige Zustand einer gespeicherten, logischen „eins" entspricht, und der weniger leitfähige Zustand einer gespeicherten, logischen „null", oder umgekehrt).
  • Beispielsweise werden bei PMC-Speichern (PMC = Programmable Metallization Cell) beim Programmieren einer entsprechenden PMC-Speicherzelle – abhängig davon, ob ein logische „eins", oder eine logische „null" in die Zelle geschrieben werden soll – mittels entsprechender Stromimpulse, und durch diese hervorgerufene elektrochemische Reaktionen zwischen zwei Elektroden entsprechende Metall-Dendrite (z.B. Ag- oder Cu-Dendrite, etc.) abgeschieden (was zu einem leitenden Zustand der Zelle führt), oder abgebaut (was zu einem nicht-leitenden Zustand der Zelle führt).
  • PMC-Speicherzellen sind z.B. aus Y. Hirose, H. Hirose, J. Appl. Phys. 47, 2767 (1975) bekannt, und z.B. aus M.N. Kozicki, M. Yun, L. Hilt, A. Singh, Electrochemical Society Proc., Vol. 99-13, (1999) 298, M.N. Kozicki, M. Yun, S.J. Yang, J.P. Aberouette, J.P. Bird, Superlattices and Microstructures, Vol. 27, No. 5/6 (2000) 485-488, sowie z.B. aus M.N. Kozicki, M. Mitkova, J. Zhu, M. Park, C. Gopalan, "Can Solid State Electrochemistry Eliminate the Memory Scaling Quandry", Proc. VLSI (2002), und R. Neale: "Micron to look again at non-volatile amorphous memory", Electronic Engineering Design (2002).
  • Bei Phasen-Wechsel-Speichern (Phase Change Memories) wird bei einer entsprechenden Zelle ein zwischen zwei entsprechenden Elektroden (d.h. einer Anode, und einer Kathode) angeordnetes Material (z.B. eine entsprechende Chalkogenidverbindung (z.B. eine Ge-Sb-Te- oder Ag-In-Sb-Te-Verbindung)) durch entsprechende Schaltvorgänge in einen amorphen, d.h. relativ schwach leitfähigen, oder einen kristallinen, d.h. relativ stark leitfähigen Zustand versetzt (wobei wiederum z.B. der relativ stark leitfähige Zustand einer gespeicherten, logischen „eins" entsprechen kann, und der relativ schwach leitfähige Zustand einer gespeicherten, logischen „null", oder umgekehrt).
  • Phasen-Wechsel-Speicherzellen sind z.B. aus G. Wicker, Nonvolatile, High Density, High Performance Phase Change Memory, SPIE Conference on Electronics and Structures for MEMS, Vol. 3891, Queensland, 2, 1999 bekannt, sowie z.B. aus Y.N. Hwang et. al., Completely CMOS Compatible Phase Change Nonvolatile RAM Using NMOS Cell Transistors, IEEE Proceedings of the Nonvolatile Semiconductor Memory Workshop, Monterey, 91, 2003, etc.
  • Bei den o.g. hydrogenierten, amorphen Silizium-Speichern (a-Si:H Speicher) wird bei einer entsprechenden Zelle ein zwischen zwei entsprechenden Elektroden (z.B. entsprechenden Cr-, V-, Ni-, Al-, Au-, Mg-, Fe-, Co-, Pd-Elektroden) angeordnetes, hydrogeniertes, amorphes Silizium – nach einem entsprechenden Formierschritt – durch entsprechende elektrische Impulse in einen hoch- oder niederohmigen Zustand geschaltet (wobei wiederum z.B. der niederohmige Zustand einer gespeicherten, logischen „eins" entsprechen kann, und der hochohmige Zustand einer gespeicherten, logischen „null", oder umgekehrt).
  • Hydrogenierte, amorphe Silizium-Speicherzellen sind z.B. in S. Gangophadhyay et. al., Jpn. J. Appl. Phys. 24, 1363, 1985 beschrieben, und z.B. in A. E. Owen et. al., Proceedings of the 5th International Conference on Solid State and Integrated Circuit Technology, 830, 1998, etc.
  • Bei den o.g. Perovskit-Speicherzellen wird – durch Ladungsträgerinjektion – bei einem entsprechenden Material (z.B. Perovskit-Oxiden, oxidischen Isolier-Filmen mit dotierten Störstellen, etc.) ein Strukturübergang zwischen einem hoch- und einem niederohmigen Zustand erzielt.
  • Perovskit-Speicherzellen sind z.B. aus S.Q. Liu et. al., Appl. Phys. Lett. 76, 2749, 2000 bekannt, und z.B. aus W.W. Zhuang et. al., IEDM 2002, etc.
  • Polymer-/Organische Speicherzellen (z.B. Charge-Transfer-Komplex-basierte Polymer-/Organische Speicherzellen) sind z.B. bei X. Wan et. al., Phys. Stat. Sol. A 181, R13, 2000 beschrieben.
  • Bei den o.g. „resistiven" bzw. „resistiv schaltenden" Speicherbauelementen (Perovskit-Speichern, Phasen-Wechsel-Speichern, PMC-Speichern, a-Si:H Speichern, Polymer-/Organische Speichern, etc.) wird häufig versucht, die Schichtdicke des zwischen den Elektroden angeordneten – entsprechend in einen Zustand hoher oder niedriger Leitfähigkeit umzuschaltenden – Materials so gering wie möglich zu halten.
  • Dadurch können die im jeweiligen Material erzielten Feldstärken erhöht werden, was zu einer entsprechend hohen Umschaltgeschwindigkeit führen kann.
    •
  • Die Erfindung hat zur Aufgabe, eine neuartige Speicherbauelement-Elektrode zur Verfügung zu stellen, insbesondere eine Speicherbauelement-Elektrode, mit der – bei resistiv schaltenden Speicherbauelementen – höhere Feldstärken erzielt werden können, als mit herkömmlichen Elektroden, sowie eine neuartige Speicherzelle mit mindestens einer derartigen Elektrode, ein neuartiges Speicherbauelement, insbesondere resistiv schaltendes Speicherbauelement, und ein neuartiges Verfahren zur Herstellung einer Speicherbauelement-Elektrode.
  • Sie erreicht dieses und weitere Ziele durch die Gegenstände der Ansprüche 1, 9, 12 und 13.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß einem Grundgedanken der Erfindung wird eine Speicherbauelement-Elektrode, insbesondere für ein resistiv schaltendes Speicherbauelement, zur Verfügung gestellt, wobei die Oberfläche der Elektrode mit einer Struktur versehen ist, insbesondere einen oder mehrere Ansätze bzw. Vorsprünge aufweist.
  • Mit einer derartigen Elektrode können – bei gleicher Schichtdicke des jeweils verwendeten, „umzuschaltenden", aktiven Materials – relativ hohe Feldstärken erzielt werden, was – bei gleicher Höhe der jeweils verwendeten Schaltspannungen – zu entsprechend erhöhten Umschaltgeschwindigkeiten führt (bzw. es können – bei gleicher Schichtdicke – die jeweils verwendeten Schaltspannungen verringert werden, etc.).
    •
  • Im folgenden wird die Erfindung anhand mehrerer Ausführungsbeispiele und der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigt:
  • 1 eine schematische Darstellung des Aufbaus eines Abschnitts einer resistiv schaltenden Speicher-Zelle gemäß dem Stand der Technik;
  • 2 eine schematische Darstellung des Aufbaus eines Abschnitts einer resistiv schaltenden Speicher-Zelle gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 3 eine schematische Darstellung einer resistiv schaltenden Speicher-Zelle gemäß einem weiteren Ausführungsbeispiel der Erfindung während verschiedener, bei der Herstellung der Speicher-Zelle durchlaufener Phasen;
  • 4 eine schematische Darstellung eines Abschnitts einer resistiv schaltenden Speicher-Zelle gemäß einem weiteren Ausführungsbeispiel der Erfindung, zur Veranschaulichung einer Möglichkeit der Herstellung rauer Elektroden-Oberflächen;
  • 5 eine schematische Darstellung eines Abschnitts einer resistiv schaltenden Speicher-Zelle gemäß einem weiteren Ausführungsbeispiel der Erfindung, zur Veranschaulichung einer weiteren Möglichkeit der Herstellung rauer Elektroden-Oberflächen; und
  • 6 eine schematische Darstellung eines Abschnitts einer resistiv schaltenden Speicher-Zelle gemäß einem weiteren Ausführungsbeispiel der Erfindung, während verschiedener, bei der Herstellung der Speicher-Zelle durchlaufener Phasen, zur Veranschaulichung einer weiteren Möglichkeit der Herstellung rauer Elektroden-Oberflächen.
  • In 1 ist – rein schematisch – der Aufbau eines Abschnitts einer resistiv schaltenden Speicher-Zelle 1 gemäß dem Stand der Technik gezeigt.
  • Diese weist zwei entsprechende Metall-Elektroden 2a, 2b (d.h. eine Anode, und eine Kathode) auf, zwischen denen eine entsprechende, „aktive" Material-Schicht 3 angeordnet ist, die durch entsprechende Schaltvorgänge in einen mehr oder weniger leitfähigen Zustand versetzt werden kann (wobei z.B. der mehr leitfähige Zustand einer gespeicherten, logischen „eins" entspricht, und der weniger leitfähige Zustand einer gespeicherten, logischen „null", oder umgekehrt).
  • Wie aus 1 hervorgeht, weisen – bei herkömmlichen, resistiv schaltenden Speicher-Zellen 1 – die Elektroden 2a, 2b (insbesondere an der zur „aktiven" Material-Schicht 3 hingewandten Seite) eine glatte Oberfläche auf.
  • In 2 ist – rein schematisch – der Aufbau eines Abschnitts einer resistiv schaltenden Speicher-Zelle 11 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt.
  • Diese weist zwei entsprechende Metall-Elektroden 12a, 12b (d.h. eine Anode, und eine Kathode) auf, zwischen denen eine entsprechende, „aktive" Material-Schicht 13 angeordnet ist (die – seitlich – z.B. von einer oder mehreren entsprechenden dielektrischen Schichten umgeben sein kann).
  • Die aktive Material-Schicht 13 kann durch entsprechende Schaltvorgänge (d.h. durch Anlegen entsprechender Spannungen/Ströme, bzw. Spannungs- bzw. Strom-Impulse an entsprechenden, mit den Metall-Elektroden 12a, 12b verbundenen Steuer-Leitungen 14a, 14b) in einen mehr oder weniger leitfähigen Zustand versetzt werden kann (wobei z.B. der mehr leitfähige Zustand einer gespeicherten, logischen „eins" entspricht, und der weniger leitfähige Zustand einer gespeicherten, logischen „null", oder umgekehrt).
  • Mit Hilfe einer Vielzahl – entsprechend ähnlich wie die in 2 gezeigte Speicher-Zelle 11 aufgebauter – Array-artig nebeneinanderliegender Speicher-Zellen 11 kann ein Speicherbauelement mit entsprechender Speicherkapazität geschaffen werden.
  • Wie im folgenden noch genauer erläutert wird, und wie in 2 lediglich rein schematisch veranschaulicht ist, weisen bei der Speicher-Zelle 11 – im Gegensatz zu herkömmlichen, resistiven Speicher-Zellen 1 (vgl. z.B. 1) – die Elektroden 12a, 12b (insbesondere an den zur „aktiven" Material-Schicht 13 hingewandten Seiten) eine raue bzw. mit einer entsprechenden Nanostruktur versehene Oberfläche auf (mit entsprechenden „Vorsprüngen" bzw. „Spitzen", s.u.).
  • Alternativ kann z.B. lediglich die obere Elektrode 12a (insbesondere deren zur „aktiven" Material-Schicht 13 hingewandte Seite) eine raue bzw. mit einer entsprechenden Nanostruktur versehene Oberfläche aufweisen (die untere Elektrode 12b weist dann – entsprechend wie bei herkömmlichen, resistiv schaltenden Speicher-Zellen 1 – (insbesondere an der zur „aktiven" Material-Schicht 3 hingewandten Seite) eine glatte Oberfläche auf) (oder umgekehrt).
  • Abgesehen von den o.g. – rauen bzw. mit einer entsprechenden Nanostruktur versehenen – Elektroden-Oberflächen kann die – in 2 nur schematisch dargestellte – Speicher-Zelle 11 entsprechend ähnlich oder identisch aufgebaut sein, wie herkömmliche, resistiv schaltende Speicher-Zellen (z.B. sog. Perovskit-Speicher-Zellen (Perovskite Memory Cells), Phasen-Wechsel-Speicher-Zellen (Phase Change Memory Cells), PMC-Speicher-Zellen, hydrogenierte, amorphe Silizium-Speicher-Zellen (a-Si:H Speicher-Zellen), Polymer-/Organische Speicher-Zellen, etc.).
  • Wird als Speicher-Zelle 11 z.B. eine PMC-Speicher-Zelle verwendet, kann als aktive Material-Schicht 13 z.B. eine – beispielsweise mit einem entsprechenden Metall (z.B. Ag (oder z.B. Cu)) gesättigte – Chalkogenid-Schicht (z.B. GeSe- oder GeS-Schicht) verwendet werden, oder andere geeignete Ionenleitermaterialien, wie z.B. WOx.
  • Zum Programmieren der PMC-Speicher-Zelle 11 werden (abhängig davon, ob ein logische „eins", oder eine logische „null" in die Speicher-Zelle 11 geschrieben werden soll ) – mittels entsprechender, über die Steuer-Leitungen 14a, 14b zugeführter Stromimpulse, und durch diese hervorgerufene elektrochemische Reaktionen – in der o.g. Chalkogenid-Schicht entsprechende Metall-Pfade (z.B. Ag- (oder Cu-) Dendrite, etc.) abgeschieden (was zu einem leitenden Zustand der Zelle 11 führt), oder abgebaut (was zu einem nicht-leitenden Zustand der Zelle 11 führt) (vgl. z.B. Y. Hirose, H. Hirose, J. Appl. Phys. 47, 2767 (1975), M.N. Kozicki, M. Yun, L. Hilt, A. Singh, Electrochemical Society Proc., Vol. 99-13, (1999) 298, M.N. Kozicki, M. Yun, S.J. Yang, J.P. Aberouette, J.P. Bird, Superlattices and Microstructures, Vol. 27, No. 5/6 (2000) 485-488, M.N. Kozicki, M. Mitkova, J. Zhu, M.
  • Park, C. Gopalan, "Can Solid State Electrochemistry Eliminate the Memory Scaling Quandry", Proc. VLSI (2002), R. Neale: "Micron to look again at non-volatile amorphous memory", Electronic Engineering Design (2002), etc.).
  • Wird als Speicher-Zelle 11 z.B. eine Phasen-Wechsel-Speicher-Zelle (Phase Change Memory Cell) verwendet, kann als aktive Material-Schicht 13 z.B. eine entsprechende Chalkogenid-Verbindung-Schicht eingesetzt werden (z.B. eine Ge-Sb-Te- oder Ag-In-Sb-Te-Verbindung-Schicht 13).
  • Die Chalkogenid-Verbindung-Schicht 13 kann durch entsprechende Schaltvorgänge in einen amorphen, d.h. relativ schwach leitfähigen, oder einen kristallinen, d.h. relativ stark leitfähigen Zustand versetzt werden (wobei wiederum z.B. der relativ stark leitfähige Zustand einer gespeicherten, logischen „eins" entsprechen kann, und der relativ schwach leitfähige Zustand einer gespeicherten, logischen „null", oder umgekehrt) (vgl. z.B. G. Wicker, Nonvolatile, High Density, High Performance Phase Change Memory, SPIE Conference on Electronics and Structures for MEMS, Vol. 3891, Queensland, 2, 1999, Y.N. Hwang et. al., Completely CMOS Compatible Phase Change Nonvolatile RAM Using NMOS Cell Transistors, IEEE Proceedings of the Nonvolatile Semiconductor Memory Workshop, Monterey, 91, 2003, etc.).
  • Wird als Speicher-Zelle 11 z.B. eine a-Si:H Speicher-Zelle 11 verwendet, können als Elektroden 12a, 12b z.B. entsprechende Cr-, V-, Ni-, Al-, Au-, Mg-, Fe-, Co-, oder Pd-Elektroden 12a, 12b eingesetzt werden (z.B. eine Chrom- und eine Vanadium-Elektrode).
  • Als aktive Material-Schicht 13 kann eine entsprechende Schicht aus hydrogeniertem, amorphem Silizium verwendet werden, die – nach einem entsprechenden Formierschritt – durch entsprechende elektrische Impulse in einen hoch- oder niederohmigen Zustand geschaltet wird (wobei wiederum z.B. der niederohmige Zustand einer gespeicherten, logischen „eins" entsprechen kann, und der hochohmige Zustand einer gespeicherten, logischen „null", oder umgekehrt) (vgl. z.B. in S. Gangophadhyay et. al., Jpn. J. Appl. Phys. 24, 1363, 1985, A. E. Owen et. al., Proceedings of the 5th International Conference on Solid State and Integrated Circuit Technology, 830, 1998, etc.).
  • Wird als Speicher-Zelle 11 z.B. eine Perovskit-Speicher-Zelle verwendet, kann als aktive Material-Schicht 13 z.B. eine entsprechende Perovskit-Oxid-Schicht 13, z.B. PbCrMnO, eingesetzt werden (oder z.B. ein entsprechender oxidischer Isolier-Film mit dotierten Störstellen, etc.), bei welcher (bzw. bei welchem) – durch Ladungsträgerinjektion – ein Strukturübergang zwischen einem hoch- und einem niederohmigen Zustand erzielt werden kann (vgl. z.B. aus S.Q. Liu et. al., Appl. Phys. Lett. 76, 2749, 2000, W.W. Zhuang et. al., IEDM 2002, etc.).
  • Die Größe der – in 1 beispielhaft gezeigten – Elektroden 12a, 12b (insbesondere die Größe der zur „aktiven" Material-Schicht 13 hingewandten, diese – direkt – kontaktierenden, und – wie oben erwähnt – rauen bzw. mit einer entsprechenden Nanostruktur versehenen Seiten-Flächen bzw. Seiten-Flächen-Abschnitte der Elektroden 12a, 12b ) kann z.B. – abhängig von der jeweils verwendeten Speicher-Technologie – kleiner als z.B. 1μm × 1μm sein, insbesondere kleiner als z.B. 500 nm × 500 nm, z.B. kleiner als 100nm × 100nm, oder kleiner als 50nm × 50nm, etc.
  • Die Schichtdicke d der aktiven Material-Schicht 13 kann – je nach verwendeter Speicher-Technologie – z.B. kleiner als 500 nm sein, insbesondere z.B. kleiner als 100nm, 50nm, oder 20nm.
  • Die Strukturgröße der o.g. – an den Elektroden-Oberflächen vorgesehenen – Nanostruktur kann vorteilhaft wesentlich kleiner sein, als die Größe der Elektroden 12a, 12b (bzw. die Größe der zur „aktiven" Material-Schicht 13 hingewandten, diese – direkt – kontaktierenden Elektroden-Seiten-Flächen bzw. Elektroden-Seiten-Flächen-Abschnitte).
  • Beispielsweise kann die durchschnittliche Breite bzw. der durchschnittliche Durchmesser der entsprechenden sich von den Elektroden 12a, 12b nach oben bzw. unten erstreckenden – durch die Nanostruktur geschaffenen – „Vorsprünge"/„Ansätze" bzw. „Spitzen" z.B. kleiner als 100nm sein, insbesondere kleiner als z.B. 50nm, 20nm, oder l0nm (jedoch insbesondere größer als z.B. 1nm, 2nm, oder 5nm) (jeweils an der dicksten Stelle des jeweiligen „Vorsprungs" bzw. der jeweiligen „Spitze" gemessen).
  • Die durchschnittliche Höhe der entsprechenden sich von den Elektroden 12a, 12b nach oben bzw. unten erstreckenden – durch die Nanostruktur geschaffenen – „Vorsprünge" bzw. „Spitzen" kann entsprechend z.B. kleiner als 100nm sein, insbesondere kleiner als z.B. 50nm oder 20nm (jedoch insbesondere größer als z.B. 2nm, 5nm, oder 10nm).
  • Die Anzahl der pro Elektrode 12a, 12b (bzw. – genauer – der pro Elektroden-Seiten-Fläche bzw. -Seiten-Flächen-Abschnitt) vorgesehenen – durch die Nanostruktur geschaffenen – „Vorsprünge" bzw. „Spitzen" kann – im Extremfall – gleich eins sein (vgl. z.B. 3), vorteilhaft größer als vier, 10, 50, 100, oder 300 (und z.B. kleiner als 10.000, insbesondere kleiner als 1.000 oder 500).
  • Besonders vorteilhaft sind die „Vorsprünge" bzw. „Spitzen" relativ gleichmäßig über die entsprechende Elektroden-Seiten-Fläche (bzw. den entsprechenden Elektroden-Seiten-Flächen-Abschnitt) verteilt angeordnet.
  • Im folgenden werden – beispielhaft – mehrere Möglichkeiten zur Herstellung einer (insbesondere an den zur jeweiligen „aktiven" Material-Schicht hingewandten Seite) – entsprechend wie die in 2 gezeigte Elektrode 12a, oder entsprechend wie die in 2 gezeigte Elektrode 12b – eine raue bzw. mit einer entsprechenden Nanostruktur versehene Oberfläche aufweisenden Elektrode erläutert.
  • Beispielsweise kann – wie in 3 veranschaulicht ist – bei einer entsprechenden Speicher-Zelle 101 zunächst die (unten liegende) Metall-Elektrode 102b hergestellt werden, sowie die darüberliegende „aktive" Material-Schicht 13, und z.B. die diese – seitlich – umgebende(n) dielektrische(n) Schicht(en) (hier nicht dargestellt).
  • Daraufhin wird – zusätzlich – über der „aktiven" Material-Schicht 13, und der diese ggf. umgebenden dielektrischen Schicht (hier nicht dargestellt) eine weitere, dielektrische Schicht 105b abgeschieden, und auf diese eine entsprechende Photolackschicht (Resist) 106 aufgebracht.
  • Daraufhin wird die Oberfläche der Photolackschicht 106 von oben her (vgl. die Strahlen B) – an einem (z.B. runden (oder z.B. rechteckförmigen)) Bereich A – belichtet. Die Abmessungen des Bereichs A können im Wesentlichen den Abmessungen der oberen Seitenfläche der „aktiven" Material-Schicht 13 entsprechen (beispielsweise kann der Durchmesser (oder die Länge bzw. Breite) des belichteten Bereichs A – abhängig von der jeweils verwendeten Speicher-Technologie – z.B. kleiner als z.B. 1μm sein, insbesondere kleiner als z.B. 500nm, 100nm, oder 50nm), oder z.B. etwas kleiner sein.
  • Als nächstes wird die Photolackschicht 106 entwickelt, und einem Ätz-Prozess unterzogen.
  • Hierdurch wird der unter dem o.g., belichteten Bereich A liegende (z.B. zylinderförmige) Abschnitt der Photolackschicht 106 entfernt, und – Teile – der darunterliegenden dielektrischen Schicht 105b (so dass in der dielektrischen Schicht 105b – wie in 3 veranschaulicht – eine sich nach unten hin verjüngende, z.B. kegelförmige (oder z.B. pyramidenförmige) Aussparung 108 geschaffen wird).
  • Der Ätz-Prozess wird zumindest solange fortgesetzt, bis die Spitze der durch das Ätzen geschaffenen z.B. kegel- oder pyramidenförmigen Aussparung 108 die obere Seitenfläche der „aktiven" Material-Schicht 13 erreicht.
  • Wird eine einkristalline dielektrische Schicht 105b verwendet, kann – durch bevorzugtes Ätzen bestimmter Kristallorientierungen – eine relativ scharfe (und damit zu hohen Feldstärken führende) Nanostruktur (hier: die kegel- oder pyramidenförmige Aussparung 108) erzeugt werden.
  • Daraufhin wird die restliche Photolackschicht 106 entfernt, und über der dielektrischen Schicht 105b – zur Schaffung einer entsprechenden, weiteren Metall-Elektrode 102a – eine entsprechende Metall-Schicht aufgebracht (und dabei auch die in der dielektrischen Schicht 105b erzeugte Aussparung 108 mit dem entsprechenden Elektroden-Metall aufgefüllt, sodaß eine – die „aktive" Material-Schicht 103 kontaktierende – kegelförmige Elektroden-Spitze 107 (bzw. ein sich entsprechend nach außen hin verjüngender Ansatz 107 an der Elektrode) geschaffen wird). Alternativ können auch Ansätze 107 mit beliebiger, anderer Form geschaffen werden, z.B. halbkugelförmige, oder langgestreckt-abgerundete Ansätze 107, etc.
  • Zur Herstellung von eine raue bzw. mit einer entsprechenden Nanostruktur versehene Oberfläche aufweisenden Elektroden (z.B. entsprechend oder entsprechend ähnlich wie die in 2 gezeigten Elektroden 12a, 12b aufgebauten Elektroden 202b, 302b, etc.) kann z.B. – entsprechend wie in 4 schematisch dargestellt – ein entsprechendes Elektroden-Metall auf einer – rauen bzw. mit einer Nanostruktur versehenen – dielektrischen Schicht 210 (bzw. einem entsprechenden Substrat 210) abgeschieden werden (die hierdurch geschaffene Schicht für die Metall-Elektrode 202b weist dann eine im Wesentlichen konstante Dicke auf).
  • Alternativ kann auch z.B. – wie in 5 veranschaulicht – (durch Wahl geeigneter Abscheidemethoden und -Parameter) auf einem entsprechenden – eine glatte Oberfläche aufweisenden – Substrat 310 bzw. einer – glatten – dielektrischen Schicht 310 direkt eine entsprechende – eine raue bzw. nanostrukturierte Oberfläche aufweisende – Elektroden-Metall-Schicht 302b abgeschieden werden.
  • Des weiteren kann z.B. auch – wie in 6 veranschaulicht ist – auf einem entsprechenden Substrat 410 bzw. einer entsprechenden dielektrischen Schicht 410 zunächst eine – eine glatte Oberfläche aufweisende – Elektroden-Metall-Schicht 402b abgeschieden werden, die dann – zur Erzeugung einer nanoporösen Oberflächen-Struktur – entsprechend rückgeätzt wird.
  • Werden einkristalline Elektroden-Materialien verwendet, können – durch bevorzugtes Ätzen bestimmter Kristallorientierungen – relativ scharfe (und damit zu hohen Feldstärken führende) Nanostrukturen erzeugt werden.
  • Zur Herstellung von eine raue bzw. mit einer entsprechenden Nanostruktur versehene Oberfläche aufweisenden Elektroden können auch beliebige, weitere Verfahren verwendet werden, z.B. Verfahren, bei denen eine – z.B. in einem relativ weichen Material geschaffene, regelmäßige – Struktur durch entsprechende Ätzverfahren auf die – relativ harte – Oberfläche der Elektrode übertragen wird, z.B. unter Verwendung sog. selbst-organisierter Polymer-Templates (selfassembled polymer templates) (vgl. z.B. K.W. Guarini et. al., J. Vac. Sci. Technol. B 20(6), 2788, 2002, etc.).
  • Durch die Verwendung von eine raue bzw. mit einer entsprechenden Nanostruktur versehene Oberfläche aufweisenden Elektroden 12a, 12b, 102a – insbesondere bei Schaffung entsprechender „Spitzen" bzw. sich nach außen (hier: nach unten bzw. oben) hin verjüngender Ansätze/Vorsprünge – können die in der jeweiligen, „aktiven" Material-Schicht 13, 103 erzielten Feldstärken erhöht werden, wodurch z.B. – bei gleichen Schichtdicken d – die jeweils verwendeten Schaltspannungen verringert werden können, etc.
  • Des weiteren wird durch die Verwendung von rauen bzw. mit einer Struktur versehenen Elektroden 12a, 12b, 102a die effektive Größe der Elektroden-Oberfläche erhöht, wodurch z.B. gezielt Nukleations- bzw. Kristallisationskeime erzeugt werden können (was insbesondere z.B. bei Phasen-Wechsel-Speichern, etc. von Vorteil sein kann).
    • 1
    Speicher-Zelle
    2a
    Elektrode
    2b
    Elektrode
    3
    aktive Material-Schicht
    11
    Speicher-Zelle
    12a
    Elektrode
    12b
    Elektrode
    13
    aktive Material-Schicht
    14a
    Steuer-Leitung
    14b
    Steuer-Leitung
    101
    Speicher-Zelle
    102a
    Elektrode
    102b
    Elektrode
    103
    aktive Material-Schicht
    104a
    Steuer-Leitung
    104b
    Steuer-Leitung
    105b
    dielektrische Schicht
    106
    Photolackschicht
    107
    Elektroden-Spitze
    108
    Aussparung
    202b
    Elektrode
    204b
    Steuer-Leitung
    210
    dielektrische Schicht
    302b
    Elektrode
    304b
    Steuer-Leitung
    310
    dielektrische Schicht
    402b
    Elektrode
    404b
    Steuer-Leitung
    410
    dielektrische Schicht

Claims (13)

  1. Speicherbauelement-Elektrode (12a, 12b, 102a), insbesondere für ein resistiv schaltendes Speicherbauelement, dadurch gekennzeichnet, dass die Oberfläche der Elektrode (12a, 12b, 102a) mit einer Struktur versehen ist, insbesondere einen oder mehrere Ansätze bzw. Vorsprünge (107) aufweist.
  2. Elektrode (12a, 12b, 102a) nach Anspruch 1, bei welcher die Struktur eine Nanostruktur ist.
  3. Elektrode (12a, 12b, 102a) nach einem der vorhergehenden Ansprüche, bei welcher der oder die Ansätze (107) eine durchschnittliche Höhe aufweisen, die kleiner als 500nm oder 100nm ist, insbesondere kleiner als 50nm oder 20nm.
  4. Elektrode (12a, 12b, 102a) nach einem der vorhergehenden Ansprüche, bei welcher der oder die Ansätze (107) eine Höhe aufweisen, die größer als 1nm ist, insbesondere größer als 2nm oder 5nm.
  5. Elektrode (12a, 12b, 102a) nach einem der vorhergehenden Ansprüche, bei welcher der oder die Ansätze (107) im Wesentlichen kegelförmig sind.
  6. Elektrode (12a, 12b, 102a) nach einem der vorhergehenden Ansprüche, welche einen einzigen Ansatz bzw. Vorsprung (107) aufweist.
  7. Elektrode (12a, 12b, 102a) nach einem der Ansprüche 1 bis 5, welche mehr als vier, insbesondere mehr als 10, 50, oder 100 Ansätze bzw. Vorsprünge aufweist.
  8. Elektrode (12a, 12b, 102a) nach einem der vorhergehenden Ansprüche, bei welcher der oder die Ansätze (107) integral mit der Elektrode (12a, 12b, 102a) ausgebildet sind.
  9. Speicherzelle (11, 101), insbesondere resistiv schaltende Speicherzelle, mit mindestens einer Elektrode (12a, 102a) nach einem der Ansprüche 1 bis 8.
  10. Speicherzelle (11, 101) nach Anspruch 9, mit mindestens einer weiteren Elektrode (12b) nach einem der Ansprüche 1 bis 8.
  11. Speicherzelle (11, 101) nach Anspruch 10, bei welcher die Elektrode (12a) und die weitere Elektrode (12b) für die Speicherzelle (11, 101) ein Anoden-/Kathodenpaar bilden.
  12. Halbleiter-Speicherbauelement, insbesondere resistiv schaltendes Speicherbauelement, mit mindestens einer Speicherzelle (11, 101) gemäß einem der Ansprüche 9 bis 11.
  13. Verfahren zur Herstellung einer Speicherbauelement-Elektrode (12a, 12b, 102a), insbesondere für ein resistiv schaltendes Speicherbauelement, dadurch gekennzeichnet, dass das Verfahren den Schritt aufweist: Schaffen einer mit einer Struktur versehenen Oberfläche (12a, 12b, 102a), insbesondere einer einen oder mehrere hervorstehende Ansätze (107) aufweisenden Elektroden-Oberfläche.
DE102004007633A 2004-02-17 2004-02-17 Speicherzelle, Halbleiter-Speicherbauelement und Verfahren zur Herstellung einer Speicherzelle Expired - Fee Related DE102004007633B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004007633A DE102004007633B4 (de) 2004-02-17 2004-02-17 Speicherzelle, Halbleiter-Speicherbauelement und Verfahren zur Herstellung einer Speicherzelle
US11/058,412 US7405418B2 (en) 2004-02-17 2005-02-16 Memory device electrode with a surface structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004007633A DE102004007633B4 (de) 2004-02-17 2004-02-17 Speicherzelle, Halbleiter-Speicherbauelement und Verfahren zur Herstellung einer Speicherzelle

Publications (2)

Publication Number Publication Date
DE102004007633A1 true DE102004007633A1 (de) 2005-09-08
DE102004007633B4 DE102004007633B4 (de) 2010-10-14

Family

ID=34832712

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004007633A Expired - Fee Related DE102004007633B4 (de) 2004-02-17 2004-02-17 Speicherzelle, Halbleiter-Speicherbauelement und Verfahren zur Herstellung einer Speicherzelle

Country Status (2)

Country Link
US (1) US7405418B2 (de)
DE (1) DE102004007633B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008030419B4 (de) 2007-06-29 2020-06-18 Globalfoundries Inc. Verfahren zur Herstellung eines Phasenwechselspeichers mit konischem Heizelement

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208372B2 (en) * 2005-01-19 2007-04-24 Sharp Laboratories Of America, Inc. Non-volatile memory resistor cell with nanotip electrode
KR100719346B1 (ko) * 2005-04-19 2007-05-17 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US7427770B2 (en) 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US7709289B2 (en) * 2005-04-22 2010-05-04 Micron Technology, Inc. Memory elements having patterned electrodes and method of forming the same
US7521705B2 (en) * 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
US7474555B2 (en) * 2006-03-17 2009-01-06 Thomas Nirschl Integrated circuit including resistivity changing material element
US7626190B2 (en) * 2006-06-02 2009-12-01 Infineon Technologies Ag Memory device, in particular phase change random access memory device with transistor, and method for fabricating a memory device
US7560723B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
FI122011B (fi) * 2007-06-08 2011-07-15 Teknologian Tutkimuskeskus Vtt Menetelmä elektroniikkamoduulin tuottamiseksi, välituote elektroniikkamoduulin valmistamiseksi, muistielementti, painettu elektroniikkatuote, anturilaite sekä RFID-tunniste
US20100034010A1 (en) * 2008-08-06 2010-02-11 Seagate Technology Llc Memory devices with concentrated electrical fields
US7897955B2 (en) * 2008-11-03 2011-03-01 Seagate Technology Llc Programmable resistive memory cell with filament placement structure
US8097870B2 (en) * 2008-11-05 2012-01-17 Seagate Technology Llc Memory cell with alignment structure
WO2010082922A1 (en) * 2009-01-13 2010-07-22 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
US8283649B2 (en) * 2009-07-28 2012-10-09 Hewlett-Packard Development Company, L.P. Memristor with a non-planar substrate
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
KR101883236B1 (ko) 2010-06-11 2018-08-01 크로스바, 인크. 메모리 디바이스를 위한 필러 구조 및 방법
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9252191B2 (en) 2011-07-22 2016-02-02 Crossbar, Inc. Seed layer for a p+ silicon germanium material for a non-volatile memory device and method
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
GB2561168B (en) * 2017-03-31 2019-08-07 Ucl Business Plc A switching resistor and method of making such a device
GB2564844B (en) 2017-07-17 2019-11-13 Ucl Business Plc A light-activated switching resistor, an optical sensor incorporating a light-activated switching resistor, and methods of using such devices
KR101992953B1 (ko) * 2018-10-12 2019-06-27 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999054128A1 (en) * 1998-04-20 1999-10-28 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US20020160551A1 (en) * 2001-03-15 2002-10-31 Harshfield Steven T. Memory elements and methods for making same
EP1296377A2 (de) * 1996-10-02 2003-03-26 Micron Technology, Inc. Herstellungsverfahren für einen kleinen Kontaktbereich zwischen Elektroden
EP0894323B1 (de) * 1996-04-19 2003-07-02 Energy Conversion Devices, Inc. Multibiteinzelzellenspeicher mit spitz zulaufendem kontakt
WO2004008535A1 (ja) * 2002-07-11 2004-01-22 Matsushita Electric Industrial Co., Ltd. 不揮発性メモリおよびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015977A (en) * 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US7098503B1 (en) * 1998-08-27 2006-08-29 Micron Technology, Inc. Circuitry and capacitors comprising roughened platinum layers
US6734455B2 (en) * 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US6794704B2 (en) * 2002-01-16 2004-09-21 Micron Technology, Inc. Method for enhancing electrode surface area in DRAM cell capacitors
US6828678B1 (en) * 2002-03-29 2004-12-07 Silicon Magnetic Systems Semiconductor topography with a fill material arranged within a plurality of valleys associated with the surface roughness of the metal layer
US6670628B2 (en) * 2002-04-04 2003-12-30 Hewlett-Packard Company, L.P. Low heat loss and small contact area composite electrode for a phase change media memory device
US6870751B2 (en) * 2002-11-07 2005-03-22 Hewlett-Packard Development Company, L.P. Low-energy writing in cross-point array memory devices
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0894323B1 (de) * 1996-04-19 2003-07-02 Energy Conversion Devices, Inc. Multibiteinzelzellenspeicher mit spitz zulaufendem kontakt
EP1296377A2 (de) * 1996-10-02 2003-03-26 Micron Technology, Inc. Herstellungsverfahren für einen kleinen Kontaktbereich zwischen Elektroden
WO1999054128A1 (en) * 1998-04-20 1999-10-28 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US20020160551A1 (en) * 2001-03-15 2002-10-31 Harshfield Steven T. Memory elements and methods for making same
WO2004008535A1 (ja) * 2002-07-11 2004-01-22 Matsushita Electric Industrial Co., Ltd. 不揮発性メモリおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008030419B4 (de) 2007-06-29 2020-06-18 Globalfoundries Inc. Verfahren zur Herstellung eines Phasenwechselspeichers mit konischem Heizelement

Also Published As

Publication number Publication date
US20050180189A1 (en) 2005-08-18
DE102004007633B4 (de) 2010-10-14
US7405418B2 (en) 2008-07-29

Similar Documents

Publication Publication Date Title
DE102004007633B4 (de) Speicherzelle, Halbleiter-Speicherbauelement und Verfahren zur Herstellung einer Speicherzelle
DE102005005938B4 (de) Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
DE102004041894B3 (de) Speicherbauelement (CBRAM) mit Speicherzellen auf der Basis eines in seinem Widerstandswert änderbaren aktiven Festkörper-Elektrolytmaterials und Herstellungsverfahren dafür
EP1543569B1 (de) Nichtflüchtiges speicherelement sowie zugehörige herstellungsverfahren und speicherelementanordnungen
DE102008030419B4 (de) Verfahren zur Herstellung eines Phasenwechselspeichers mit konischem Heizelement
DE60126310T2 (de) Punktkontaktarray, Not-Schaltung und elektronische Schaltung damit
DE102004046392A1 (de) Halbleiterspeicher
DE102005014645B4 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
DE102005012047A1 (de) Festkörperelektrolyt-Speicherelement und Verfahren zur Herstellung eines solchen Speicherlements
DE102004020297B4 (de) Verfahren zur Herstellung resistiv schaltender Speicherbauelemente
DE102006038077A1 (de) Speicherzellen mit einer Anode aufweisend Interkalationsmaterial und Metall-Spezies, die darin aufgelöst sind
EP1794821A1 (de) Resistiv schaltender halbleiterspeicher
DE102004056973A1 (de) Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße
DE102004041893B4 (de) Verfahren zur Herstellung von Speicherbauelementen (PCRAM) mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren Schicht
DE102004047666A1 (de) Speicher mit Widerstandsspeicherzelle und Bewertungsschaltung
DE102006048384A1 (de) Schichtstrukturen mit Chalkogenid-Materialien
DE102004037450B4 (de) Verfahren zum Betrieb eines Schalt-Bauelements
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE102004040752A1 (de) Integrierte Speicheranordnung auf der Basis resistiver Speicherzellen und Herstellungsverfahren dafür
DE102006010531A1 (de) Speichervorrichtung und Verfahren zum Betreiben einer solchen Speichervorrichtung
DE102006023608B4 (de) Programmierbare resistive Speicherzelle mit einer programmierbaren Widerstandsschicht und Verfahren zur Herstellung
DE102004060712A1 (de) Datenspeichervorrichtung
DE10256486A1 (de) Verfahren zum Herstellen einer Speicherzelle, Speicherzelle und Speicherzellen-Anordnung
DE102006023609A1 (de) Programmierbare resistive Speicherzelle mit einer programmierbaren Widerstandsschicht
DE102007021761B4 (de) Widerstandsschaltelement, Speicherbauelemente, Speichermodul, Verfahren zur Herstellung eines resistiven Schaltelements und Verfahren zur Herstellung eines resistiven Speicherbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee