DE102006010531A1

DE102006010531A1 - Speichervorrichtung und Verfahren zum Betreiben einer solchen Speichervorrichtung

Info

Publication number: DE102006010531A1
Application number: DE102006010531A
Authority: DE
Inventors: Corvin Liaw; Heinz Hoenigschmid
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2006-03-07
Filing date: 2006-03-07
Publication date: 2007-09-13
Also published as: CN101042934A; KR20070092124A; US20070211513A1; US7447053B2

Abstract

Die Erfindung betrifft ein Verfahren zum Betreiben einer Speichervorrichtung und eine Speichervorrichtung mit mindestens einer Speicherzelle (MC1, MC2), umfassend: ein aktives Material (1); eine Stromzufuhrleitung (BL) und eine erste Schaltvorrichtung (2) zum Schalten eines ersten Stroms von der Stromzufuhrleitung (BL) durch das aktive Material (1), wobei die Speicherzelle (MC2) zusätzlich mindestens eine weitere Schaltvorrichtung (5) zum Schalten eines weiteren Stroms von der Stromzufuhrleitung (BL) durch das aktive Material (1) umfasst.

Description

Die Erfindung betrifft eine Speichervorrichtung mit einer Vielzahl von Speicherzellen, insbesondere PCM-Speicherzellen, und ein Verfahren zum Betreiben einer solchen Speichervorrichtung.
Im Fall herkömmlicher Speichervorrichtungen, insbesondere herkömmlicher Halbleiterspeichervorrichtungen, unterscheidet man zwischen so genannten funktionalen Speichervorrichtungen (z. B. PLAs, PALs usw.) und so genannten Tabellenspeichervorrichtungen, z. B. ROM-Vorrichtungen (ROM = "Read Only Memory"; Nur-Lese-Speicher – im Besonderen PROMs, EPROMs, EEPROMs, Flash-Speichern usw.) und RAM-Vorrichtungen (RAM = "Random Access Memory" oder Schreib-Lese-Speicher, z. B. DRAMs und SRAMs).
Eine RAM-Vorrichtung ist ein Speicher zum Speichern von Daten unter einer vorbestimmten Adresse und zum späteren Auslesen der Daten unter dieser Adresse.
Im Fall von SRAMs (SRAM = "Static Random Access Memory"; statischer Schreib/Lese-Speicher) besteht die einzelne Speicherzelle aus beispielsweise wenigen, beispielsweise sechs, Transistoren und im Fall so genannter DRAMs (DRAM = "Dynamic Random Access Memory"; dynamischer Schreib/Lese-Speicher) im Allgemeinen nur aus einem einzigen, entsprechend gesteuerten kapazitiven Element (z. B. dem Gate/Source-Kondensator eines MOSFETs), wobei mit dessen Kapazität jeweils ein Bit als Ladung gespeichert werden kann.
Diese Ladung verbleibt jedoch nur für eine kurze Zeit. Daher muss ein so genannter "refresh" bzw. eine Auffrischung regelmäßig durchgeführt werden, beispielsweise ungefähr alle 64 ms.
Im Gegensatz dazu muss im Fall von SRAMs kein "refresh" durchgeführt werden, d. h., dass die in der Speicherzelle gespeicherten Daten so lange gespeichert werden wie eine geeignete Versorgungsspannung an den SRAM angelegt wird.
Im Fall von nicht-flüchtigen Speichervorrichtungen ("non-volatile memory devices"; NVMs), beispielsweise EPROMs, EEPROMs und Flash-Speichern, verbleiben die gespeicherten Daten jedoch sogar dann, wenn die Versorgungsspannung ausgeschaltet wird.
Ferner sind in neuerer Zeit sogenannte "resistive" oder "resistiv schaltende" Speichervorrichtungen bekannt geworden, beispielsweise sogenannte Phasenwechselspeicher ("Phase Change Memories"; PCMs).
Im Fall der "resistiven" oder "resistiv schaltenden" Speichervorrichtungen wird ein "aktives" oder "schalt-aktives" Material – welches beispielsweise zwischen zwei geeigneten Elektroden (d. h., einer Anode und einer Kathode) angeordnet wird – durch geeignete Schaltabläufe in einen mehr oder weniger leitfähigen Zustand versetzt (wobei z. B. der leitfähigere Zustand einer gespeicherten logischen "Eins" und der weniger leitfähige Zustand einer gespeicherten logischen "Null" entspricht, oder umgekehrt). Dies kann beispielsweise der logischen Anordnung eines Bits entsprechen.
Im Fall von Phasenwechselspeichern (PCRAMs) kann beispielsweise eine geeignete Chalcogenidverbindung als ein "schaltaktives" Material verwendet werden, das zwischen zwei entsprechenden Elektroden angeordnet ist (z. B. eine Ge-Sb-Te ("GST") oder eine Ag-In-Sb-Te-Verbindung).
Das Chalcogenidverbindungsmaterial ist daran angepasst, in einen amorphen, d. h., einen relativ schwach leitenden, oder in einen kristallinen, d. h., in einen relativ stark leitenden Zustand, durch geeignete Schaltprozesse gebracht zu werden (wobei z. B. der relativ stark leitende Zustand einer gespeicherten logischen "Eins" entsprechen kann und der relativ schwach leitende Zustand einer gespeicherten logischen "Null" entspricht, oder umgekehrt.

Phasenwechselspeicherzellen sind beispielsweise aus G. Wicker, "Nonvolatile, High Density, High Performance Phase Change Memory", SPIE Conference on Electronics and Structures for MEMS, Band 3891, Queensland, 2, 1999, und beispielsweise aus Y.N. Hwang et al., "Completely CMOS Compatible Phase Change Non-volatile RAM Using NMOS Cell Transistors", IEEE Proceedings of the Nonvolatile Semiconductor Memory Workshop, Monterey, 91, 2003 sowie S. Lai et al., "OUM-a 180 nm nonvolatile memory cell element technology for stand alone and embedded applications", IEDM 2001, usw. bekannt.

Um mit einer entsprechenden Speicherzelle eine Änderung von einem amorphen, d. h. einem relativ schwach leitenden Zustand des schaltaktiven Materials, zu einem kristallinen, d. h. einem relativ stark leitenden Zustand, zu erreichen, kann ein geeigneter Heizstrompuls an die Elektroden angelegt werden, wobei der Heizstrompuls dazu führt, dass das schaltaktive Ma terial über die Kristallisationstemperatur hinaus aufgeheizt wird und kristallisiert ("Schreibprozess").

Umgekehrt kann eine Zustandsänderung des schaltaktiven Materials von einem kristallinen, d. h. einem relativ stark leitenden Zustand, zu einem amorphen, d. h. einem relativ schwach leitenden Zustand, beispielsweise dadurch erreicht werden, dass, wiederum mittels eines geeigneten Heizstrompulses das schaltaktive Material über die Schmelztemperatur hinaus aufgeheizt und folgend in einen amorphen Zustand durch schnelles Abkühlen "abgeschreckt" wird ("Löschvorgang").

Typischerweise muss die Temperatur für den Löschvorgang einen höheren Pegel erreichen als diejenige für den Schreibvorgang, kann aber von kürzerer Dauer sein.

Phasenwechsel-Speicherzellen, die auf diesem oder einem entsprechenden Prinzip basieren, sind beispielsweise in der Veröffentlichung Y. Ha et al.: "An edge contact type cell for phase change RAM featuring very low power consumption", VLSI 2003 und beispielsweise in H. Horii et al: "A novel cell technology using N-doped GeSbTe films for phase change RAM", VLSI 2003, Y. Hwang et al.: "Full integration and reliability evaluation of phase-change RAM based on 0.24μm-CMOS technologies", VLSI 2003, und S. Ahn et al.: "Highly Manufacturable High Density Phase Change Memory of 64Mb and beyond", IEDM 2004, usw. beschrieben.

Die Transistoren, welche die Lösch- oder Schreib-Heizstrompulse antreiben, beispielsweise durch geeignete Bit – und Masseleitungen, müssen daher geeignet dimensioniert sein.

Ein Problem ist die Tatsache, dass aufgrund der relativ hohen Ströme, welche man benötigt, um die Phasenwechsel-Speicherzellen zu schalten (welche z. B. in einer 8F²-Anordnung implementiert sind), die Transistoren eine Ausdehnung, d. h., typischerweise eine Breite, besitzen müssen, die größer ist als die minimale strukturelle Breite. Dies macht diese Speicherzellen und daher eine entsprechende Speichervorrichtung weniger kompakt und erlaubt daher weniger Speicher im Vergleich zu einer Zelle oder Vorrichtung, welche eine minimale strukturelle Breite der Transistoren ausnutzt.

Um größere Ströme durch eine Phasenwechsel-Speicherzelle zu erzeugen, ist vorgeschlagen worden, den elektrischen Widerstand der zugehörigen Leitungen so weit wie möglich zu verringern (siehe beispielsweise W. Cho et al.: "A 0.18 um 3.0-V 64-Mb nonvolatile phase transition random access memory (PRAM)", IEEE J. Sol. State Circuits 40, 293, 2005).

Es ist weiterhin vorgeschlagen worden, die Lösch- oder Schreibspannungen, die für die entsprechenden antreibenden Transistoren verwendet werden, von der Position der entsprechenden gesteuerten Speicherzelle innerhalb des Speicherzellenfeldes abhängig zu machen (siehe z. B. F. Bedeschi et al.: "A 8Mb demonstrator for high density 1.8V Phase-change memories", VLSI 2004).

Die relativ hohe bedingte Schaltkomplexität ist dabei von Nachteil.

Es ist eine Aufgabe der Erfindung, eine neue Speichervorrichtung mit einer Vielzahl von Speicherzellen, insbesondere PCM-Speicherzellen, bereitzustellen, welche einen höheren Strom durch das aktive Material in Bezug auf die Breite einer zugeordneten Schaltvorrichtung erlaubt; und ein neues Verfahren zum Betreiben einer solchen Speichervorrichtung.

Diese und weitere Aufgaben werden durch die Gegenstände der Ansprüche 1 und 18 gelöst. Vorteilhafte weitere Ausgestaltungen der Erfindung sind unter anderem in den abhängigen Ansprüchen angegeben, einschließlich aller möglichen Kombinationen der Unteransprüche.

Gemäß einem Gesichtspunkt der Erfindung wird eine Speichervorrichtung mit mindestens einer Speicherzelle bereitgestellt, welche mindestens ein aktives Material umfasst; eine erste diesem zugeordnete Schaltvorrichtung zum Schalten eines Stroms durch das aktive Material, eine Stromzuführungsleitung; und einen Stromentladeanschluss. Dieser mindestens einen Speicherzelle ist zusätzlich mindestens eine weitere Schaltvorrichtung zum Steuern eines weiteren Strom durch das aktive Material zugeordnet.

Gemäß einem weiteren Gesichtspunkt der Erfindung ist ein Verfahren zum Betreiben einer Speichervorrichtung mit mindestens einer Speicherzelle vorgesehen, welche ein aktives Material enthält, sowie eine Stromzufuhrleitung, einen Stromentladeanschluss und eine erste Schaltvorrichtung zum Schalten eines ersten Stroms von der Stromzufuhrleitung durch das aktive Material zum Stromentladeanschluss, wobei das Verfahren die folgenden Schritte umfasst:

– Zuführen eines ersten Stroms an ein entsprechend ausgewähltes aktives Material bzw. Speicherzelle über die Stromzufuhrleitung; und
– Entladen des ersten Stroms,

wobei die Speicherzelle zusätzlich umfasst: mindestens eine weitere Schaltvorrichtung zum Schalten eines weiteren Stroms von der Stromzufuhrleitung durch das aktive Material, wobei das Verfahren den folgenden weiteren Schritt umfasst:

– Zuführen eines weiteren Stroms zu dem entsprechend ausgewählten aktiven Material bzw. Speicherzelle über die zugeordnete Stromzufuhrleitung; und
– Entladen des weiteren Stroms.

Die Schaltvorrichtung kann jede Vorrichtung sein, die geeignet ist, einen Strom durch ein aktives Material zu schalten bzw. zu leiten, insbesondere ein Transistor. Die Schaltvorrichtung kann zwei (z. B. AN/AUS) oder mehr (z. B. AN/AUS und Zwischen-) Schaltzustände besitzen. Die Schaltvorrichtungen können beispielsweise logisch vor oder hinter dem aktiven Material positioniert sein, und zwar gesehen aus der Richtung des Stromflusses, so wie es für das Layout der Speicherzelle bzw. der Speichervorrichtung geeignet ist.

Das aktive Material kann jedes Material sein, welches dadurch ihn hindurch geleiteten Strom geschaltet wird. Vorteilhafterweise ist das aktive Material ein resistiv schaltendes Material. Entsprechend sind die Speicherzellen vorteilhafterweise resistiv schaltende Speicherzellen, insbesondere Phasenwechsel-aktive Materialien bzw. Phasenwechsel-Speicherzellen.

Die durch das aktive Material hindurch geleiteten Ströme können durch jedes geeignete Mittel abgeleitet bzw. entladen werden, beispielsweise durch Entladeanschlüsse, welche alle elektrisch mit einer gemeinsamen Entlade-, z. B. Masse-, Leitung oder Masse-Platte verbunden sein können.

Es ist vorteilhaft, falls die zusätzliche(n) Schaltvorrichtung(en) bezüglich der Speicherzelle so angeordnet ist/sind, dass die Speichervorrichtung die gleiche Zahl an Speicherzellen aufweisen kann wie ohne, d. h., dass die zusätzliche(n) Schaltvorrichtung(en) keinen zusätzlichen Ausgestaltungsraum benötigt/benötigen.

Vorteilhafterweise sind die Stromzufuhrleitung und die Stromentladeleitung an entgegengesetzten Enden der entsprechenden Speicherzelle verbunden.

Dadurch kann erreicht werden, dass ein kombinierter Strom (d. h., der erste Strom und der weitere Strom) durch das aktive Material so geführt wird, dass die Ausdehnung, z. B. die Breite, einer einzelnen Schaltevorrichtung, insbesondere eines Transistors, entsprechend verringert werden kann.

Dies ist insbesondere vorteilhaft für Speicherzellen mit einem Layout entsprechend einer "gefalteten Bitleitung"-Architektur, insbesondere, wenn sie einer 8F²-Form vorliegen, weil es dann möglich ist, die zusätzlichen Transistoren einzuführen, ohne die Zellenform oder Position bestehender funktionaler Elemente zu verzerren oder zu verändern.

Im Folgenden wird die Erfindung genauer mittels einer bevorzugten Ausführungsform und den anhängenden Zeichnungen beschrieben, in denen:
1 ein schematisches Schaltungsdiagramm einer beispielhaften Struktur einer resistiv schaltenden Speicherzelle gemäß dem Stand der Technik zeigt;
2 eine schematische Ansicht der Positionen bzw. Lagen verschiedener Komponenten von Speicherzellen mit einem Layout gemäß einer "gefalteten Bitleitung"-Architektur in Bezug auf eine gemeinsame Ebene eines Layouts gemäß dem Stand der Technik entsprechend der in 1 gezeigten Schaltung zeigt;
3 ein schematisches Schaltdiagramm einer beispielhaften Struktur einer erfindungsgemäßen resistiv schaltenden Speicherzelle zeigt;
4 eine schematische Ansicht der Positionen verschiedener Komponenten von Speicherzellen in Bezug auf eine gemeinsame Ebene eines Layouts entsprechend der in 3 dargestellten Schaltung zeigt;
5 schematisch Positionen von Transistoren einer Speichervorrichtung innerhalb einer bestimmten Ebene zeigt;
6 Positionen von Transistoren einer weiteren Speichervorrichtung innerhalb der 5 gezeigten Ebene zeigt.
1 zeigt – rein schematisch und als Beispiel – die Struktur einer resistiv schaltenden Speicherzelle MC1 (hier: einer Phasenwechsel-Speicherzelle MC1) nach dem Stand der Technik. Die Speicherzelle MC1 ist eine von mehreren anderen Speicherzellen einer Speichervorrichtung, welche zur besseren Übersichtlichkeit nicht speziell eingezeichnet worden sind. Aus Gründen der Einfachheit werden gleiche Bezugsziffern für funktional ähnliche Komponenten/Elemente verwendet.
Die Speicherzelle MC1 umfasst ein "aktives" oder "schaltaktives" Material 1, z. B. ein Phasenwechsel-Material, welches eine geeignete Chalcogenidverbindung (z. B. eine Ge-Sb-Te- oder eine Ag-In-Sb-Te-Verbindung) enthält. Auf einer Seite ist das aktive Material 1 mit einer Stromzufuhrleitung BL verbunden, worin i eine i-te (mit i einer ganzen Zahl) Strom zufuhrleitung bezeichnet und wobei diese Stromzufuhrleitung BL als Bitleitung der Phasenwechsel-Speicherzelle MC1 zugeordnet ist. Auf der anderen Seite ist das aktive Material 1 mit einem Stromentladeanschluss 3 verbunden, welcher wiederum mit einer Masseleitung (nicht dargestellt) verbunden ist. Zwischen dem aktiven Material 1 und dem Entladeanschluss 3 ist eine erste Schaltvorrichtung 2 zum Schalten eines ersten Strom durch das aktive Material 1 angeordnet. Die erste Schaltvorrichtung 2 ist mit einer ersten Steuerleitung verbunden, d. h., in dieser Ausführungsform mit einer Wortleitung WL. Die erste Schaltvorrichtung 2 ist vom Transistortyp, beispielsweise vom Typ eines bipolaren Transistors, bei dem die Wortleitung WL einen Strom an seine Basis anlegt, oder von einem Feldeffekttyp, wobei die Wortleitung WL eine Spannung an sein Gatter anlegt.
Durch Anlegen/Unterbrechen einer vorbestimmten Spannung oder eines vordefinierten Stroms an die Wortleitung WL kann die erste Schaltvorrichtung 2 daher wahlweise geöffnet und geschlossen werden, um entsprechend eine elektrische Verbindung zwischen der Bitleitung BL durch die erste Schaltvorrichtung 2 und dann den Entladeanschluss 3 zu öffnen und zu schließen. Falls offen, kann ein Strom Ip, wie durch die Pfeile dargestellt, von der Bitleitung BL durch das aktive Material 1 weiter durch die erste Schaltvorrichtung 2 zum Entladeanschluss 3 fließen. Entsprechend ist eine Spannung des Entladeanschlusses 3 niedriger als eine Spannung der Bitleitung BL, z. B. 0 V/mit Erde verbunden. Alle Entladeanschlüsse 3 können elektrisch durch ein Entladenetzwerk verbunden sein, beispielsweise eine Masseplatte.
Der Strom Ip ist typischerweise abhängig von der vorgesehenen Verwendung der Speicherzelle MC1:

a) falls zu betreiben bzw. anzusprechen, wird die zugeordnete Wortleitung WL) geöffnet (z. B. wird an sie eine positive Spannung angelegt) und – um die ausgewählte Speicherzelle MC1 zu setzen (z. B. auf eine logische '1'), wird eine Spannung Vset einer vorbestimmten Dauer und Form ("Kristallisierungspuls") an die zugehörige Bitleitung BL angelegt, um das aktive Material 1 in eine kristalline Phase mit einem niedrigen Widerstand/einer hohen Leitfähigkeit zu bringen ("Schreibvorgang"); – um die ausgewählte Speicherzelle MC1 zurückzusetzen (z. B. auf eine logische '0'), wird eine Spannung Vreset einer anderen vorbestimmten Dauer und Form ("Amorphisierungspuls") an die zugehörige Bitleitung BL angelegt, um das aktive Material 1 in eine amorphe Phase mit einem höheren Widerstand/einer geringeren Leitfähigkeit zu bringen ("Löschvorgang"); – um die ausgewählte Speicherzelle MC1 zu lesen, wird eine Spannung Vread einer weiteren anderen vorbestimmten Dauer und Form ("Lesepuls") angelegt, welche die Phase des aktiven Materials nicht ändert, aber ausreicht, um die aktuelle Phase zu bestimmen und daher ihren logischen Zustand, z. B. durch Messen des Stroms Ip für den Lesevorgang;
b) falls nicht zu betreiben, wird die zugehörige Wortleitung WL geschlossen, wobei sie sich beispielsweise auf 0 V oder einem negativen Spannungspegel befindet.

Die vorbestimmte Dauer und Form dieser Pulse kann entweder durch die Spannung oder den Strom gesteuert werden, welcher an der Bitleitung BL anliegt oder durch die an der Wortleitung WL anliegende Spannung oder Strom, welche dann als ein "elektrisches Ventil" fungieren würde. Entsprechend ist die Schaltreihenfolge Bitleitung – Wortleitung eingerichtet.
Phasenwechsel-Speicherzellen sind beispielsweise bekannt aus G. Wicker, Nonvolatile, High Density, High Performance Phase Change Memory, SPIE Conference on Electronics and Structures for MEMS, Band 3891, Queensland, 2, 1999 und beispielsweise aus Y.N. Hwang et al., Completely CMOS Compatible Phase Change Non-volatile RAM Using NMOS Cell Transistors, IEEE Proceedings of the Nonvolatile Semiconductor Memory Workshop, Monterey, 91, 2003, und S. Lai et al., OUM-a 180nm nonvolatile memory cell element technology for stand alone and embedded applications, IEDM 2001, usw.
Wie gezeigt, sind auch andere Speicherzellen in diesem Ausschnitt/Teildiagramm aus einer größeren Speichervorrichtung vorhanden, z. B. zur Rechten von MC1 unter Verwendung des gleichen Entladeanschlusses 3 oder eine Bitleitung weiter unten, d. h. unter Verwendung der Bitleitung BL und der Wortleitungen WL bzw. WL. Dieses Muster kann durch Wiederholen des gezeigten Ausschnittes zur Linken oder Rechten alle vier Wortleitungen und nach oben und nach unten alle zwei Wortleitungen erweitert werden, wobei die entsprechende Nummerierung der Bitleitungen und Wortleitungen anzupassen ist. Beispielsweise sind die Bitleitungen BL und BL und ihre zugehörigen Komponenten dann gleich zu den Bitleitungen BL bzw. BL, und die Wortleitungen WL bis WL und ihre zugeordneten Komponenten sind dann gleich zu den entsprechenden Wortleitungen WL bis WL.
In dieser Anordnung nach dem Stand der Technik müssen die Transistoren 2 groß genug sein, um einen ausreichenden Strom Ip durch das aktive Material 1 fließen zu lassen, um einen Phasenwechsel zu erzeugen, insbesondere um einen amorphisierenden Puls zu erzeugen.
2 zeigt eine Draufsicht auf eine Ebene eines Layouts nach dem Stand der Technik, welches dem Schaltungsdiagramm aus 1 entspricht, wobei die Positionen verschiedener Komponenten schematisch eingezeichnet sind. Eine zugehörige dreidimensionale Speicherzelle könnte 8F²-geformt sein. Aus Gründen der Einfachheit werden gleiche Bezugsziffern wie in 1 für funktional gleiche Komponenten/Elemente verwendet.
Nun Bezug nehmend auf 2 sind die horizontalen Bitleitungen BL und BL mit einer Seite von Gebieten des aktiven Materials 1 verbunden. Das aktive Material ist auf einer anderen Seite mit einem Transistor 2 verbunden, welcher an jeder Kreuzung zwischen einer Wortleitung WL und einem Diffusionsgebiet 4 gebildet wird. Zwei benachbarte Transistoren 2 sind auf einer Seite mit einem gemeinsamen Entladeanschluss 3 verbunden und auf der Gegenseite mit dem aktiven Material 1 über einen Kontakt im Source/Drain-Bereich (nicht gezeigt). Die Position der sich ergebenden Speicherzelle MC1 ist durch eine gestrichelte Linie dargestellt.
Die Phasenwechsel-Speicherzelle MC1 kann – optional – mit einer geeigneten Heizmaterialschicht ausgerüstet sein (nicht gezeigt) – welche beispielsweise einen relativ hohen Widerstand aufweist -, und zwar in der Nähe des aktiven Materials, wobei das Heizmaterial von einer geeigneten thermischen und/oder elektrisch isolierenden Schicht umgeben sein kann.
Die Speicherzellen MC1 sind in einer so genannten "gefalteten" Bitleitungs-Architektur angeordnet, d. h., dass ein Gebiet, das ein aktives Material 1 enthält (oder eine Speicherzelle MC1) nur an jeder zweiten Kreuzung einer bestimmten Wortleitung mit Bitleitungen vorhanden ist. Falls eine bestimmte Wortleitung geöffnet wird, d. h., dass die zugeordneten Transistoren leitfähig gemacht werden, beispielsweise durch Anlegen einer positiven Spannung an diese Wortleitung, kann dann eine Speicherzelle MC1 nur an jeder zweiten Bitleitung adressiert werden. Diese Anordnung wird als vorteilhaft für Phasenwechsel-Speicherzellen MC1 angesehen, da die durch das aktive Material 1 bzw. die Phasenwechsel-Speicherzelle MC1 belegte Fläche in der Größe erweitert werden kann.
3 zeigt einen Ausschnitt aus einer erfindungsgemäßen Speichervorrichtung in einem Diagramm, das zu 1 ähnlich ist.
Jede Speicherzelle MC2 umfasst nun eine weitere Schaltvorrichtung, d. h. hier, einen weiteren Transistor 5 zum Schalten eines weiteren Stroms Ib durch das aktive Material 1. Der weitere Transistor 5 ist ebenfalls mit einem weiteren Entladeanschluss 6 verbunden, welcher elektrisch mit dem Entladeanschluss 3 des ersten Transistors 2 verbunden sein kann, beispielsweise durch ein Entladenetzwerk von Entladeleitungen oder durch Bilden eines integralen, gemeinsamen Entladeanschlusses (nicht gezeigt). Falls sowohl der erste Transistor 2 und der zweite Transistor 5, welche zu einer bestimmten Speicherzelle MC2 bzw. einem bestimmten aktiven Material 1 gehören, geöffnet werden, fließt dann ein erster Strom Ia durch den ersten Transistor 2, und ein weiterer Strom Ib fließt durch den weiteren Transistor 5, so dass der durch das aktive Material 1 fließende Strom Ic = Ia + Ib beträgt, was größer ist als der Strom Ip, welcher durch das aktive Material 1 in der Anordnung nach dem Stand der Technik in 1 fliesst. Es ist daher möglich, einen höheren Strom Ic > Ip durch das aktive Material 1 zu leiten, falls die anderen Betriebsparameter die gleichen sind, oder es ist unter der Bedingung Ic = Ip möglich, die Breite des ersten Transistors 2 zu verringern (und den zweiten Transistor 5 mindestens so klein zu halten). Der erste Transistor 2 und der weitere Transistor 5 brauchen nicht die gleichen Eigenschaften aufzuweisen, z. B. nicht die gleiche Leitfähigkeit oder Schalteigenschaften zu besitzen, obwohl dies bevorzugt wird.
Ein bevorzugtes Verfahren zum Betreiben der Speicherzelle bzw. der Speichervorrichtung wird nun unter Betrachten der Speicherzelle MC2 als ein Beispiel beschrieben:

a) falls betrieben bzw. angesprochen, werden beide zugehörigen Wortleitungen WL und WL geöffnet (z. B., indem die gleiche positive Spannung an sie angelegt wird) und – um die ausgewählte Speicherzelle zu setzen (z. B. auf eine logische '1'), wird eine Spannung Vset einer vorbestimmten Dauer und Form ("Kristallisierungspuls") an die zugeordnete Bitleitung BL angelegt, so dass der erste Strom Ia durch den ersten Transistor 2 und der weitere Strom Ib durch den weiteren Transistor 5 fließt. Mittels des kombinierten Stroms Ic = Ia + Ib, welcher durch ihn fließt, wird das aktive Material 1 in eine kristalline Phase mit niedrigem Widerstand/hoher Leitfähigkeit ("Schreibvorgang") umgewandelt. In dieser Ausführungs form sind die Eigenschaften des ersten Transistors 2 und des zweiten Transistors 5 gleich, so dass Ia = Ib = 0,5 Ic. Um die benötigten Stromeigenschaften bzw. Temperatureigenschaften zu erreichen, wird der Spannungspuls Vset vorzugsweise durch die Bitleitung BL gesteuert/geformt, da ein synchrones Schalten beider Wortleitungen WL und WL schwieriger ist; – um die ausgewählte Speicherzelle MC2 zurückzusetzen (z. B. auf eine logische "0"), wird eine Spannung Vreset einer anderen vorbestimmten Dauer und Form an die zugehörige Bitleitung BL angelegt, um das aktive Material 1 in eine amorphe Phase mit einem höheren Widerstand/einer niedrigeren Leitfähigkeit zu bringen ("Löschvorgang"). Um die benötigten Stromeigenschaften bzw. Temperatureigenschaften zu erlangen, wird auch der Spannungspuls Vreset vorzugsweise durch die Bitleitung BL gesteuert/geformt, da ein synchrones Schalten beider Wortleitungen WL und WL noch schwieriger ist, insbesondere in Bezug auf die benötigte Steilheit der abfallenden Kante; – um die ausgewählte Speicherzelle MC1 auszulesen, wird eine Spannung Vread einer weiteren unterschiedlichen vorbestimmten Dauer und Form ("Lesepuls") angelegt, welcher die Phase des aktiven Materials nicht ändert, aber ausreichend ist, um die aktuelle Phase und daher seinen logischen Zustand zu bestimmen, z. B. durch Messen des fließenden Stromes. Durch Verwenden der zwei Paralleltransistoren 2, 5 kann der Reihenwiderstand der ausgewählten Speicherzelle MC1 verringert werden, was zu einem verbesserten Lesesignal führt.
b) falls nicht zu betreiben bzw. anzusprechen, sind die zugehörigen Wortleitungen WL<+1> und WL geschlossen, z. B. auf 0 V gesetzt.

Alternativ werden nur für den amorphisierenden Puls – welcher den höchsten Stromwert benötigt – oder für den Kristallisationspuls oder für sowohl den Amorphisierungspuls als auch den Kristallisationspuls beide zugehörigen Transistoren 2, 5 verwendet.
Die Werte von Vset, Vreset und/oder Vread können von den entsprechenden Werten nach der Anordnung des Standes der Technik, wie er in den 1 und 2 gezeigt ist, abweichen, z. B. kleiner sein.
Nach Öffnen der entsprechenden Wortleitungen, in diesem Beispiel WL und WL können nicht nur die ausgewählte Speicherzelle, in diesem Beispiel MC2, sondern auch andere Speicherzellen, in diesem Beispiel MC3, welche die gleichen Wortleitungen wie WL und WL verwenden, adressiert bzw. angesprochen werden, d. h., gehandhabt (gesetzt oder zurückgesetzt) oder gelesen werden.
Um die Speicherzellen zur Rechten und zur Linken der Speicherzellen MC2, MC3 zu adressieren, müssen die Wortleitungen WL und WL bzw. WL und WL geöffnet werden.
4 zeigt schematisch die Positionen von Komponenten, welche dem Schaltungsdiagramm von 3 entsprechen, und zwar in einer Ebene parallel zu den Bitleitungen und den Wortleitungen. Die Anordnung ist wiederum von der 8F²-Form.
Die Speichervorrichtung, von der ein Ausschnitt gezeigt ist, enthält nun erweiterte Diffusionsgebiete 7, welche in ihrer Länge in Regionen parallel zu den Bitleitungen BL, BL erweitert sind, welche im Stand der Technik nur von einer Isolierschicht verwendet bzw. belegt worden sind. Die erweiterten Diffusionsbereiche erzeugen die weiteren Transistoren 5 an den Kreuzungen mit den Wortleitungen WL, von denen aus Gründen der Übersichtlichkeit nur einige gezeigt sind. Die ersten Transistoren 2 sind wie im Layout nach der herkömmlichen gefalteten Bitleitungsarchitektur angeordnet, auch wenn sie nun eine kleinere Breite (idealerweise 50 %) in Richtung der Wortleitungen WL (zur besseren Übersichtlichkeit nicht gezeigt). Die ersten Transistoren 2 und die weiteren Transistoren 5 können von unterschiedlicher Art oder Eigenschaft sein.
Die Einführung der erweiterten Diffusionsbereiche 7 und damit der weiteren Transistoren kann man durch relativ einfach zu implementierende Layout-Änderungen erlangen (z. B. ein unterschiedliches Masken-Layout), ohne die allgemeine Form der Speicherzelle zu ändern. Es besteht daher keine Notwendigkeit, die Form oder Position anderer funktionaler Elemente zu ändern. Folglich sind in diesem Layout nach einer gefalteten Bitleitungsarchitektur (z. B. in einer 8F²-förmigen Zelle) die das aktive Material 1 enthaltenen Gebiete weiterhin gegeneinander versetzt, so dass der Bitleitungspitch weiterhin klein gewählt werden kann und eine im Allgemeinen kompakte Form aufrechterhalten werden kann. Diese Anordnung gibt einen maximalen Abstand zwischen aktiven Gebieten 1 und ist daher layoutfreundlich.
Wie weiter unten beschrieben, kann die Zellenform derjenigen des Layouts zur gefalteten Bitleitungsarchitektur entspre chen, ohne dass die zugehörige Schaltung bzw. Verdrahtung auf eine gefaltete Bitleitung beschränkt ist.
5 zeigt die Positionen der ersten Transistoren 2 und der weiteren Transistoren 5 einer Speichervorrichtung in Bezug auf ein planares Gitter, das aus zugeordneten Bitleitungen BL und Wortleitungen WL aufgebaut ist.
In dieser Ausführungsform sind die ersten Transistoren 2 und weitere Transistoren 5 der Speichervorrichtung gleich, so dass eine translationale Symmetrie der Transistoren 2,5 in Bezug auf beliebige Gitterverschiebungen von einer Position zur anderen existiert.
6 zeigt die Positionen der ersten Transistoren 2 und weiteren Transistoren 5 einer weiteren Speichervorrichtung in Bezug auf das ebene Gitter, das aus den zugehörigen Bitleitungen BL und Wortleitungen WL aufgebaut ist.
In dieser Ausführungsform sind die ersten Transistoren 2 (durch durchgezogene Kreise angedeutet) und weitere Transistoren 5 (durch gepunktete Kreise angedeutet) unterschiedlich (zeigen beispielsweise unterschiedliche Eigenschaften), so dass eine translatorische Symmetrie der Transistoren 2, 5 bezüglich einer Versetzung in Schritten von 2 in einer Richtung (beispielsweise entlang der Bitleitung BL oder der Wortleitung WL) und in einem Schritt von 1 in der anderen Richtung (z. B. entlang der Wortleitungen WL oder der Bitleitungen BL) existiert.
Die in den 3 bis 6 gezeigte Anordnung nimmt nur Raum ein, welcher schon vorher in der Zellenform nach der gefalteten Bitleitungsarchitektur, z. B. in einer 8F²-Form, verwen det worden ist, um den weiteren Transistor 5 vorzusehen. Dieser weitere Transistor wird parallel zum ersten Transistor 2 durch benachbarte Wortleitungen WL adressiert. Es folgt, dass das Verdrahtungskonzept einer gefalteten Bitleitung aufgegeben werden kann, da der Referenzstrom, um den logischen Zustand der Speicherzelle MC2, MC3 zu lesen, nicht innerhalb der Zelle mit der gefalteten Bitleitungsarchitektur erzeugt zu werden braucht, unterschiedlich beispielsweise, zu DRAMs. Daher können die Speicherzellen über alle zugehörigen Bitleitungen BL (beispielsweise im Bereich von BL<0>, ..., BL, ... BL<n>, mit n der Zahl der Bitleitungen) adressiert werden. Jedoch kann die Form der Zelle weiterhin auf der Grundlage des Layouts der gefalteten Bitleitungsarchitektur beruhen.
Vorteilhafterweise kann der weitere Transistor 5 einen zusätzlichen Strom durch das aktive Material 1 erzeugen, wodurch man eine kleinere Breite des ersten Transistors 2 erreichen kann.
Die vorteilhafte Form (Faltungsbitleitungsarchitektur; 8F² usw.) des aktiven Materials bzw. der Speicherzelle kann aufrechterhalten werden, so dass seine Ausdehnung in Richtung der Wortleitungen WL verringert werden kann, was zu einer kleineren Zellenfläche führt.
Die Erfindung ist nicht auf 8F²-geformte Zellen beschränkt, sondern kann von jeder anderen Form sein, beispielsweise XF², mit X ≥ 6, wie beispielsweise 6F², 20F² usw.
Die obigen bevorzugten Ausführungsformen sind nicht dazu gedacht, die Erfindung zu beschränken. Die Fachleute können Variationen und Änderungen durchführen, welche sich innerhalb des Umfangs dieser Erfindung befinden, so wie sie durch die angehängten Ansprüche und ihre Alternativen definiert ist.

1: Aktives Material
2: Erste Schaltvorrichtung
3: Stromentladeanschluss
4: Diffusionsgebiet
5: Weitere Schaltvorrichtung
6: Weiterer Stromentladeanschluss
7: Erweitertes Diffusionsgebiet
BL: Bitleitung
BL: i-te Bitleitung
I: Strom
Ia: Erster Strom
Ib: Weiterer Strom
Ic: Kombinierter Strom
Ip: Bisheriger Strom
MC1: Speicherzelle
MC2: Speicherzelle
WL: Wortleitung
WL: i-te Wortleitung

Claims

Speichervorrichtung mit mindestens einer Speicherzelle (MC1, MC2), umfassend: ein aktives Material (1); eine Stromzufuhrleitung (BL); und eine erste Schaltvorrichtung (2) zum Schalten eines ersten Stroms (Ip, Ia) von der Stromzufuhrleitung (BL) durch das aktive Material (1), dadurch gekennzeichnet, dass die Speicherzelle (MC2) zusätzlich mindestens eine weitere Schaltvorrichtung (5) zum Schalten eines weiteren Stroms (Ib) von der Stromzufuhrleitung (BL) durch das aktive Material (1) umfasst.
Speichervorrichtung nach Anspruch 1, wobei die Speicherzellen resistiv schaltende Speicherzellen (1) sind.
Speichervorrichtung nach Anspruch 2, wobei die Speicherzellen Phasenwechsel-Speicherzellen (1) sind.
Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Stromzufuhrleitung eine Bitleitung (BL) ist.
Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die erste Schaltvorrichtung (2) mit einem ersten Stromentladeanschluss (3) zum Schalten des ersten Stroms (A) von der Stromzufuhrleitung (BL) durch das aktive Material (1) zu dem ersten Stromentladeanschluss (3) verbunden ist, und die weitere Schaltvorrichtung (5) mit einem weiteren Stromentladeanschluss (6) zum Schalten des weiteren Stroms (Ib) von der Stromzufuhrleitung (BL) durch das aktive Material (1) zu dem weiteren Stromentladeanschluss (6) verbunden ist.
Speichervorrichtung nach Anspruch 5, wobei der erste Stromentladeanschluss (3) und der weitere Stromentladeanschluss (6) elektrisch verbunden sind.
Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei zum Steuern der ersten Schaltvorrichtung (2) eine erste Steuerleitung (WL) vorgesehen ist; und zum Steuern der weiteren Schaltvorrichtung (5) eine weitere, insbesondere benachbarte, Steuerleitung (WL) vorgesehen ist.
Speichervorrichtung nach Anspruch 7 wobei die erste Steuerleitung eine erste Wortleitung (WL) ist; und die weitere Steuerleitung eine weitere Wortleitung (WL) ist.
Speichervorrichtung nach Anspruch 8 wobei die erste Schaltvorrichtung (2) an einer Kreuzung eines erweiterten Diffusionsbereichs (7) mit der ersten Wortleitung (WL) oder der weiteren Wortleitung (WL) gebildet wird; und die weitere Schaltvorrichtung (5) an einer Kreuzung des erweiterten Diffusionsbereichs (7) mit der anderen der ersten Wortleitung (WL) und der weiteren Wortleitung (WL) ist.
Speichervorrichtung nach Anspruch 9 wobei der erweiterte Diffusionsbereich (7) sich parallel zu einer zugehörigen Bitleitung (BL, BL) erstreckt.
Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die erste Schaltvorrichtung (2) den ersten Strom durch das aktive Material (1) und die erste Schaltvorrichtung (2) schaltet; und die weitere Schaltvorrichtung (5) den weiteren Strom durch das aktive Material (1) und die weitere Schaltvorrichtung (5) schaltet.
Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die erste Schaltvorrichtung ein erster Transistor (2) ist, und die weitere Schaltvorrichtung ein weiterer Transistor (5) ist.
Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die erste Schaltvorrichtung (2) und die zweite Schaltvorrichtung (5) unterschiedliche Eigenschaften aufweisen.
Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei der Stromentladeanschluss (3) mit einer Masseleitung verbunden ist.
Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Speichervorrichtung so ausgestaltet und eingerichtet ist, dass die Stromzufuhrleitung (BL) daran angepasst ist, wahlweise auch als eine Stromentladeleitung betrieben zu werden; und die Speichervorrichtung so ausgestaltet und eingerichtet ist, dass der Stromentladeanschluss (3) daran angepasst ist, wahlweise auch als ein Stromzufuhranschluss betrieben zu werden.
Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei ein Layout der Speicherzelle (1) auf einer gefalteten Bitleitungsarchitektur beruht.
Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Speicherzellen (1) XF²-geformt sind, mit X einer ganzen Zahl gleich oder größer als 6.
Verfahren zum Betreiben mindestens einer Speicherzelle (MC1, MC2), welche ein aktives Material (1), eine Stromzufuhrleitung (BL), einen Stromentladeanschluss (3) und eine erste Schaltvorrichtung (2) zum Schalten eines ersten Stroms von der Stromzufuhrleitung (BL) durch das aktive Material (1) zum Stromentladeanschluss (3) umfasst, wobei das Verfahren die folgenden Schritte umfasst: – Zuführen eines ersten Stroms (Ia) zu einem entsprechend ausgewählten aktiven Material (1) über die Stromzufuhrleitung (BL); und – Entladen des ersten Stroms (Ia) über den ersten Stromentladeanschluss (3), dadurch gekennzeichnet, dass die Speicherzelle (MC2) zusätzlich mindestens eine weitere Schaltvorrichtung (5) zum Schalten eines weiteren Stroms von der Stromzufuhrleitung (BL) durch das aktive Material (1) aufweist, wobei das Verfahren die weiteren folgenden Schritte aufweist: – Zuführen eines weiteren Stroms (Ib) zu einem entsprechend ausgewählten aktiven Material (1) über die zugeordnete Stromversorgungsleitung (BL); und – Entladen des weiteren Stroms (Ib).
Verfahren nach Anspruch 18, wobei zum Steuern der ersten Schaltvorrichtung (2) eine erste Wortleitung (WL) vorgesehen ist; und zum Steuern der weiteren Schaltvorrichtung (5) eine weitere Wortleitung (WL) vorgesehen ist.
Verfahren nach Anspruch 19, wobei zum Durchführen eines Setzschrittes zum Setzen der Speicherzelle (MC2) und/oder eines Zurücksetzschritts zum Zurücksetzen der Speicherzellen (MC2) und/oder eines Leseschritts zum Lesen der Speicherzelle (MC2) die erste Wortleitung (WL) durch die erste Schaltvorrichtung (2) geöffnet wird und die weitere Wortleitung (WL durch die weitere Schaltvorrichtung (5) geöffnet wird.
Verfahren nach einem der Ansprüche 18 bis 20, wobei eine Form des ersten Stroms und des weiteren Stroms durch die Stromzufuhrleitung (BL) bestimmt wird.
Verfahren nach einem der Ansprüche 18 bis 21, wobei mindestens eine andere Speicherzelle (MC3), welche mit der ersten Wortleitung (WL) und der weiteren Wortleitung (WL) zugeordnet ist, über eine entsprechend zugeordnete Bitleitung (B) gehandhabt wird.
Verfahren nach einem der Ansprüche 18 bis 22, wobei die Speicherzellen resistiv schaltende Speicherzellen (MC2, MC3) sind.
Verfahren nach einem der Ansprüche 18 bis 23, wobei die Speicherzellen Phasenwechsel-Speicherzellen sind.
Verfahren nach einem der Ansprüche 18 bis 24, wobei das Verfahren zusätzlich den folgenden Schritt umfasst: Betreiben der Stromzufuhrleitung (BL) zusätzlich auch als eine Stromentladeleitung.
Verfahren nach einem der Ansprüche 18 bis 25, wobei das Verfahren den folgenden Schritt zusätzlich umfasst: Betreiben des Stromentladeanschlusses (3) zusätzlich auch als ein Stromzufuhranschluss.
Verfahren nach den Ansprüchen 25 und 26, wobei während eines ersten Zugriffs der Speicherzelle die Stromzufuhrleitung (BL) als eine Stromzufuhrleitung betrieben wird und der Stromentladeanschluss (3) als ein Stromentladeanschluss betrieben wird, und während eines zweiten, im besonderen folgenden Zugriffs auf die Speicherzelle die Stromzufuhrleitung (BL) als eine Stromentladeleitung betrieben wird und der Stromentladeanschluss (3) als Stromzufuhranschluss betrieben wird.