DE102017128948A1 - Hoch-Dichte-3D-Vertikaler-ReRAM mit bidirektionalem Schwellwert-Typ-Selektor - Google Patents

Hoch-Dichte-3D-Vertikaler-ReRAM mit bidirektionalem Schwellwert-Typ-Selektor Download PDF

Info

Publication number
DE102017128948A1
DE102017128948A1 DE102017128948.8A DE102017128948A DE102017128948A1 DE 102017128948 A1 DE102017128948 A1 DE 102017128948A1 DE 102017128948 A DE102017128948 A DE 102017128948A DE 102017128948 A1 DE102017128948 A1 DE 102017128948A1
Authority
DE
Germany
Prior art keywords
selector
voltage
memory
storage device
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102017128948.8A
Other languages
English (en)
Inventor
Won Ho Choi
Jay Kumar
Daniel Bedau
Zvonimir Z. Bandic
Seung-Hwan Song
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Publication of DE102017128948A1 publication Critical patent/DE102017128948A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die vorliegende Erfindung beschreibt in verschiedenen Ausführungsformen dreidimensionale (3D) vertikale Resistive Random Access Memory- (ReRAM) Strukturen. In einer Ausführungsform weist eine Speichervorrichtung ein resistives Speicherelement und einen Selektor, der in Serie mit dem resistiven Speicherelement gekoppelt ist, auf. Eine Einschaltspannung des Selektors ist derart größer als die Vorspannung der Speichervorrichtung in einem nicht ausgewählten Zustand, dass der Selektor in einem Ausschaltzustand verbleibt, wenn die Speichervorrichtung nicht ausgewählt ist und der Selektor ist konfiguriert, um im Wesentlichen den gleichen Widerstand in sowohl einer Vorwärtsvorspannrichtung als auch einer Rückwärtsvorspannrichtung in einem Einschaltzustand aufzuweisen.

Description

  • Querbezug auf verwandte Anmeldungen
  • Diese Anmeldung beansprucht eine Priorität und den Nutzen der vorläufigen US-Patentanmeldung mit Seriennummer 62/449.528, die am 23. Januar 2017 eingereicht worden ist, die den Titel „High-Density-3D-Vertical-RERAM with bidirectional Threshold-Type-Selector“ trägt, von der der gesamte Inhalt durch Bezugnahme hierin aufgenommen wird.
  • Gebiet
  • Die vorliegende Erfindung betrifft in verschiedenen Ausführungsformen vertikale Speicherstrukturen und betrifft insbesondere dreidimensionale (3D) vertikale Resistive Random Access Memory- (ReRAM) Strukturen.
  • Hintergrund
  • In einer Vielfalt von Verbraucherelektronik und Computern ersetzen oder ergänzen Festkörperdatenspeichervorrichtungen, die nichtflüchtige Speicher (NVMs) enthalten, häufig konventionelle rotierende Festplattenlaufwerke zur Massenspeicherung. Einige Speicherarchitekturen wie z.B. Ein-Transistor-Ein-Widerstand- (ITIR) Architekturen können relativ einfach zu implementieren sein, können kleine oder keine Störeffekte oder unbeabsichtigte Stromeinflüsse aufweisen und/oder können eine hohe parallele Näherung aufweisen, aber können eine große Anschlussfläche aufweisen, was eine Skalierbarkeit schwierig macht. Solche Speicherarchitekturen können auch schwierig oder unmöglich zu stapeln sein um eine Speicherdichte zu erhöhen, was zu höheren Kosten und kleinerem Dichtespeicher führt. Ein dreidimensionales (3D) Speicher-Array weist einen Array von Speicherzellen auf, die vertikal ausgerichtet oder derart angeordnet sind, dass eine Anzahl von Speicherzellen vertikal angeordnet oder übereinander gestapelt ist. Solch eine vertikale Ausrichtung von Speicherzellen erlaubt eine höhere Dichte von Speicherzellen pro Flächeneinheit. Ein Beispiel von 3D-Speicher-Array ist eine 3D-vertikale Resistive Random Access Memory- (ReRAM) Vorrichtung, die in NVMs verwendet werden kann, um nichtflüchtigen Datenspeicher bereitzustellen. Eine ReRAM-Vorrichtung oder -zelle enthält ein NVM-Material, das einen Widerstand aufweist, der gesteuert werden kann (z.B. ein hochleitender Zustand und ein niedrigleitender Zustand) um Daten zu speichern.
  • Zusammenfassung
  • Eine Ausführungsform der vorliegenden Erfindung stellt eine Speichervorrichtung bereit, zum Beispiel eine Resistive-Random-Access-Memory (ReRAM) Vorrichtung. Die Speichervorrichtung weist ein resistives Speicherelement und einen symmetrischen bidirektionalen Selektor, der in Serie mit dem resistiven Speicherelement gekoppelt ist, auf. Eine Einschaltspannung des symmetrischen bidirektionalen Selektors ist größer als eine Vorspannung der Speichervorrichtung in einem nicht ausgewählten Zustand. Die Speichervorrichtung kann konfiguriert sein, um bei einer ersten Spannung in einem Einschaltzustand und bei einer zweiten Spannung in einem Ausschaltzustand, die einen höheren Widerstand als den von dem Einschaltzustand aufweist, vorgespannt zu sein und die Einschaltspannung des bidirektionalen Selektors ist größer als die zweite Spannung. Die Einschaltspannung des symmetrischen bidirektionalen Selektors kann kleiner oder gleich zu der ersten Spannung der Speichervorrichtung sein.
  • Eine andere Ausführungsform der vorliegenden Erfindung stellt ein System bereit, das einen Speicher-Array mit einer Mehrzahl von Speicherzellen, die in einer vertikalen Richtung gestapelt sind, aufweist. In dem Speicher-Array weist eine Speicherzelle ein resistives Speicherelement und einen Selektor, der in Serie mit dem resistiven Speicherelement gekoppelt ist, auf. Eine Einschaltspannung des Selektors ist größer als eine Vorspannung der Speicherzelle in einem nicht ausgewählten Zustand und der Selektor weist im Wesentlichen denselben Widerstand in sowohl einer Vorwärts-Vorspann-Richtung als auch einer Rückwärts-Vorspann-Richtung während einem eingeschalteten Zustand auf. Das System weist ferner eine Steuereinheit auf, die wirkend bzw. operativ an den Speicher-Array gekoppelt ist, der konfiguriert ist, um eine oder mehrere der Speicherzellen für Datenzugriff auszuwählen.
  • Eine andere Ausführungsform der vorliegenden Erfindung stellt ein Verfahren zum Herstellen einer Speichervorrichtung bereit. Das Verfahren stellt eine Mehrzahl von alternierenden dielektrischen Schichten und Leiterschichten auf einem Substrat bereit. Dann bildet das Verfahren eine Mehrzahl von Öffnungen, die die Mehrzahl von alternierenden Schichten und Leitern in einer vertikalen Richtung durchqueren. Das Verfahren bildet ferner zwei oder mehrere vertikal gestapelte Schichten von Speicherzellen in der Mehrzahl von Öffnungen. Für jede der Speicherzellen bildet das Verfahren ein resitives Speicherelement und einen symmetrischen bidirektionalen Selektor, der in Serie mit dem resistiven Speicherelement gekoppelt ist. Eine Einschaltspannung des symmetrischen bidirektionalen Selektors ist größer als eine Vorspannung der Speicherzellen in einem nicht ausgewählten Zustand.
  • Eine andere Ausführungsform der vorliegenden Erfindung stellt eine Speichervorrichtung bereit, die ein Mittel zum Speichern von Daten unter Verwendung eines resistiven Speicherelements und ein Mittel zum Steuern eines Kriechstroms der Speichervorrichtung, die in Serie mit dem resistiven Speicherelement gekoppelt ist, aufweist. Das Mittel zum Steuern eines Kriechstroms ist konfiguriert, um in einem nichtleitenden Zustand zu sein, wenn das resistive Speicherelement in einem nicht ausgewählten Zustand ist.
  • Eine andere Ausführungsform der vorliegenden Erfindung stellt eine Speichervorrichtung bereit, die ein resistives Speicherelement und einen Selektor, der in Serie mit dem resistiven Speicherelemnet gekoppelt ist, aufweist. Eine erste Spannung zum Versetzen des Selektors in einen leitenden Zustand ist größer als eine zweite Spannung zum Versetzen der Speichervorrichtung in einen aktiven, aber nicht zugreifbaren Zustand , wobei der Selektor in dem leitenden Zustand konfiguriert ist, um im Wesentlichen denselben Widerstand in sowohl einer Vorwärts-Vorspannungsrichtung als auch einer Rückwärts-Vorspannungsrichtung aufzuweisen.
  • Figurenliste
  • Eine speziellere Beschreibung ist unten mit Bezug auf spezifische Ausführungsformen, die in den beiliegenden Zeichnungen dargestellt sind, enthalten. Unter dem Verständnis, dass diese Zeichnungen nur bestimmte Ausführungsformen der Erfindung aufzeigen und daher nicht betrachtet werden sollten, ihren Umfang zu beschränken, wird die Erfindung mit zusätzlicher Genauigkeit und zusätzlicher Einzelheit durch die Verwendung der begleitenden Zeichnungen beschrieben, in denen:
    • 1 ein schematisches Blockdiagramm ist, das eine Ausführungsform eines Systems darstellt, das vertikalen dreidimensionalen (3D) Resistive Random Access Memory (ReRAM) verwendet;
    • 2 ist ein schematisches Blockdiagramm, das eine andere Ausführungsform eines Systems für vertikalen 3D-ReRAM darstellt;
    • 3 ist ein schematisches Blockdiagramm, das eine Querschnittsansicht einer vertikalen 3D-ReRAM-Architektur mit bidirektionalen Schwellwert-Typ-Selektor gemäß einer ersten Ausführungsform darstellt;
    • 4 ist ein schematisches Blockdiagramm, das eine Querschnittsansicht einer vertikalen 3D-ReRam-Architektur mit bidirektionalem Schwellwert-Typ-Selektor gemäß einer zweiten Ausführungsform darstellt.
    • 5 stellt einen beispielhaften Spannungs-Strom-Graphen eines bidirektionalen Schwellwert-Typ-Selektors gemäß einer Ausführungsform der Erfindung dar.
    • 6 stellt einen beispielhaften Graph von Spannung versus Komponentenzustand für eine Speicherzelle mit einem Selektor gemäß einer Ausführungsform der Erfindung dar.
    • 7-13 stellen eine Ausführungsform eines Prozesses zur Herstellung einer vertikalen 3D-ReRAM-Struktur mit bidirektionalen Schwellwert-Typ-Selektoren gemäß einer Ausführungsform dar.
    • 14 und 15 stellen ein Verfahren zur Herstellung einer vertikalen ReRAM-Struktur mit bidirektionalen Schwellwert-Typ-Selektoren gemäß einer Ausführungsform dar.
  • Detaillierte Beschreibung
  • In der folgenden detaillierten Beschreibung wird ein Bezug zu den begleitenden Zeichnungen hergestellt, die einen Teil davon bilden. Zusätzlich zu den darstellenden Aspekten, Ausführungsformen und Merkmalen, die oben beschrieben worden sind, werden weitere Aspekte, Ausführungsformen und Merkmale durch Bezug auf die Zeichnungen und die folgende detaillierte Beschreibung offenbar werden. Die Beschreibung von Elementen in jeder Figur kann sich auf Elemente von fortsetzenden Figuren beziehen. Ähnliche Zahlen können sich auf ähnliche Elemente in den Figuren beziehen, einschließlich alternativen Ausführungsformen von ähnlichen Elementen.
  • Aspekte der vorliegenden Erfindung stellen verschiedene Geräte, Vorrichtungen und Verfahren zum Reduzieren von Kriechstrom in einem Resistive Random Access Memory (ReRAM) bereit. In einem Aspekt wird eine ReRAM-Zelle mit einem bidirektionalen Schwellwert-Typ-Selektor, der in Serie mit einem resistiven Speicherelement derart verbunden ist, dass ein Kriechstrom durch eine nicht ausgewählte Zellen im Wesentlichen reduziert werden kann, bereitgestellt.
  • 1 stellt eine Ausschnittsperspektivansicht einer Ausführungsform eines Systems 100 für ein Resistive Random Access Memory (ReRAM) dar. Das System 100 weist in der dargestellten Ausführungsform ein oder mehrere nichtflüchtige Speicherelemente 102 auf, wobei jedes ein Substrat 112, eine Mehrzahl von vertikalen Speicherstrukturen 104, eine Mehrzahl von globalen Bitleitungen 106, eine Mehrzahl von Wortleitungen 108 und eine Mehrzahl von Schaltern 110 aufweist. In diesem Beispiel erstrecken sich die globalen Bitleitungen 106 in der X-Richtung und die Wortleitungen 108 erstrecken sich in der Y-Richtung, wie in 1 gezeigt. In einigen Beispielen können die vertikalen Speicherstrukturen 104 als Säulen bezeichnet werden, die sich in der Z-Richtung in 1 erstrecken und an den Kreuzungen zwischen den globalen Bitleitungen 106 und Wortleitungen 108 angeordnet sind. Jede der vertikalen Speicherstrukturen 104 weist eine vertikale lokale Bitleitung 107 auf, die an eine entsprechende globale Bitleitung 106 über einen Schalter 110 gekoppelt ist.
  • Im Allgemeinen weist ein nichtflüchtiges Speicher- (NVM) Element 102 ein nichtflüchtiges Speichermedium zum Speichern von Daten auf. Das nichtflüchtige Speicherelement 102 kann eine nichtflüchtige Speichervorrichtung zum Speichern von Daten unter Verwendung eines Arrays von vertikalen dreidimensionalen (3D) Speicherstrukturen 104, die jede mehrmals zwei Anschlussspeicherzellen eines Speicherklassenspeichers wie z.B. ReRAM oder dergleichen aufweisen können, aufweisen und/ oder Teil von einer solchen Speichervorrichtung sein. Zum Beispiel kann das System 100 ein oder mehrere nichtflüchtige Speicherelemente 102 aufweisen, wie z.B. einen oder mehr Chips, Einheiten, Rohchips, Rohchipebenen und/oder integrierte Schaltungsspeichervorrichtungen (z.B. eine oder mehrere monolithische dreidimensionale Speichervorrichtungen; Halbleitervorrichtungen; und/oder andere Festkörpervorrichtungen), die ein nichtflüchtiges Speichermedium aufweisen.
  • In einer Ausführungsform weist ein nichtflüchtiges Speicherelement 102 eine Mehrzahl von ReRAM-Vorrichtungen (z.B. ein Substrat 112 mit einem Array von vertikalen 3D-Speicherstrukturen 104, die eine oder mehrere Schichten von resistivem Speichermaterial zum Speichern von Daten aufweisen) auf. Ein resistives Speichermaterial, wie es hierin verwendet wird, weist ein Material mit einem Widerstand oder einer Leitfähigkeit auf, die geändert werden können (z.B. hoher/niedriger Widerstand oder hoher/niedrige Leitfähigkeit). Einige nichtbeschränkende Beispiele von Materialen, die zum Herstellen von ReRAM-Vorrichtungen verwendet werden können, sind Phasen-Änderungs-Chalkogenide (z.b. solche wie Ge2Sb2Te5 oder AgInSbTe), binäre Übergangsmetalloxide (z.B. NiO oder TiO), Perovskite (z.B. Sr(Zr)TiO3 oder PCMO, Festkörper-Elektrolyte (z.B. GeS, GeSe, SiOx oder Cu2S), organische Ladungs-Transfer-Komplexe wie z.B. CuTCNQ und organische Donator-Akzeptor-Systeme wie z.B. Al AIDCN.
  • In einer Ausführungsform können zwei Zustände von einem ReRAM-Material verwendet werden, um ein einzelnes Datenbit pro Zelle (z.B. zwei Zustände pro Zelle, Einzel-Niveau-Zellen- (SLC) Speicher oder dergleichen) zu speichern. Ein Zustand kann einem bestimmten Widerstandswert oder -bereich des ReRAM-Materials entsprechen. In einer weiteren Ausführungsform können mehr als zwei Zustände von einem ReRAM-Material verwendet werden, um mehrere Datenbits pro Zelle (z.B. mehrere Zustände pro Zelle Multiniveau-Zellen-(MLC) Speicher, Dreifach-Niveau-Zellen-(TLC) Speicher, Vierfach-Niveau-Zellen- (MLC) Speicher oder dergleichen) zu speichern. Zum Beispiel können zwei Datenbits unter Verwendung von vier Zuständen gespeichert werden.
  • Das nichtflüchtige Speicherelement 102 kann ein Substrat 112 oder eine andere Basis- oder Stützstruktur aufweisen. Zum Beispiel kann das Substrat 112 einen Silizium-Wafer (z.B. Mono-Kristall-Silizium-Wafer, Silizium auf Saphir), einen Galliumarsenid-Wafer, Keramik oder dergleichen aufweisen. In bestimmten Ausführungsformen weist das Substrat 112 eine oder mehrere elektrische Verbindungen (z.B. einen oder mehrere Stifte, Pads, Leitungen, Kontakte, Abtastspuren, elektrische leitende Löcher oder dergleichen) für das nichtflüchtige Speicherelement 102 auf, um mit einer gedruckten Schaltkarte, einer Einheit und/oder einer anderen elektrischen Schnittstelle anzukoppeln.
  • Verschiedene integrierte Schaltungsschichten können in bestimmten Ausführungsformen auf dem Substrat 112 aufgetragen oder auf andere Weise gebildet werden, um das nichtflüchtige Speicherelement 102 zu bilden. In der dargestellten Ausführungsform weist das nichtflüchtige Speicherelement 102 eine Mehrzahl von elektrisch leitenden Wortleitungen 108 und globalen Bitleitungen 106 mit elektrisch isolierendem Material zwischen den elektrische leitenden Wortleitungen 108 und Bitleitungen (z.B. zwischen angrenzenden Wortleitungen 108 in derselben Schicht, zwischen Wortleitungen 108 in verschiedenen Schichten, zwischen globalen Bitleitungen 106, zwischen lokalen Bitleitungen 107, zwischen Wortleitungen 108 und globalen Bitleitungen 106 und/oder zwischen anderem elektrisch leitenden Material des nichtflüchtigen Speicherelements 102) auf. Zum Beispiel kann das nichtflüchtige Speicherelement 102 mit alternierenden Schichten von leitendem Material (z.B. Metall) und isolierendem Material (z.B. Dielektrikum) oder dergleichen unter Verwendung eines Maskierungsprozesses, eines Auftragungsprozesses und/oder einem anderen ähnlichen Prozess um die Wortleitungen 108, Bitleitungen 106 und andere Merkmale und eine Schaltung des nichtflüchtigen Speicherelements 102 zu bilden, gebildet werden.
  • Die vertikalen Speicherstrukturen 104 (z.B. Säulen) weisen ein nichtflüchtiges Speichermedium wie z.B. einem resistiven Speichermaterial oder dergleichen zum Speichern von Daten auf. In bestimmten Ausführungsformen können die vertikalen Speicherstrukturen 104 unter Verwendung eines iterativen geschichteten Auftragungsprozesses mit den Schichten von Wortleitungen 108 und/oder Bitleitungen gebildet werden. In einer weiteren Ausführungsform können ein oder mehrere Speicherlöcher (z.B. Öffnungen oder Hohlräume) in dem nichtflüchtigen Speicherelement 102 während des Herstellungs- und/oder Fertigungs-Prozesses gebildet werden, in dem die vertikalen Speicherstrukturen 104 aufgetragen und/oder auf andere Weise gebildet werden können. Zum Beispiel können Speicherlöcher oder andere Öffnungen unter Verwendung eines Maskierungsprozesses (z.B. um die Auftragung von elektrisch leitendem Material oder elektrisch isolierendem Material zu verhindern) erhalten werden. Speicherlöcher oder andere Öffnungen können angebohrt, geschnitten, geätzt und/oder auf andere Weise gebildet werden nachdem die Schichten von elektrisch leitendem Material und elektrisch isolierendem Material aufgetragen worden sind oder dergleichen.
  • Die vertikalen Speicherstrukturen 104 werden in bestimmten Ausführungsformen in Speicherlöchern oder anderen Öffnungen in den Schichten von elektrisch leitendem Material und elektrisch isolierendem Material auf dem Substrat aufgetragen oder auf andere Weise gebildet. Nichtflüchtige Speicherzellen werden in einer Ausführungsform an dem Knotenpunkt der Wortleitungen 108 und lokalen Bitleitungen 107 gebildet. Die vertikalen Speicherstrukturen 104 bilden ein dreidimensionales (3D) Array von nichtflüchtigen Speicherzellen.
  • In einer Ausführungsform können ein nichtflüchtiges Speichermedium der vertikalen Speicherstrukturen 104 (z.B. ein resistives Speichermaterial oder dergleichen) und/oder eine oder mehrere andere Schichten (z.B. eine Separationsschicht, eine Selektorschicht, eine zentrale Bitleitungsschicht oder dergleichen) in einem Speicherloch oder einer anderen Öffnung unter Verwendung eines atomare Schichtauftragungs- (ALD) Prozesses und/oder eines anderen Dünnfilm- oder chemischen Dampfauftragungs- (CVD) Prozesses aufgetragen werden. Zum Beispiel kann eine Sequenz von Präkursor-Chemikalien (z.B. alternierende gasförmige Sorte oder dergleichen) gegenüber einer Oberfläche des Speicherlochs oder der anderen Öffnung exponiert werden, was als ein Substrat agiert, auf dem die vorgesehene Schicht wachsen gelassen wird (z.B. eine Schicht Phasenänderungsmaterial oder einem anderen nichtflüchtigen Speichermedium, eine Separationsschicht aus Kohlenstoff und/oder einem Oxid, eine Selektorschicht aus einem anderen Phasenänderungsmaterial, eine metallische zentrale Bitleitungsschicht oder dergleichen). In einer Ausführungsform können mehrere Präkursoren gleichzeitig verwendet werden. In einer anderen Ausführungsform können verschiedene Präkursoren in eine Serie von sequentiellen, nichtüberlappenden Pulsen oder dergleichen eingefügt werden. In bestimmten Ausführungsformen reagieren die Präkursormoleküle mit der Oberfläche auf eine selbstlimitierende Art, so dass die Reaktion aufhört, sobald sämtliche reaktive Stellen auf der Oberfläche verbraucht sind (z.B. einem ALD-Zyklus). In anderen Ausführungsformen kann ein direkter Flüssigkeitsinjektions- (DLI) Verdampfer-Auftragungsprozess verwendet werden, ein physikalischer Dampfauftragungs- (PVD) Prozess kann verwendet werden oder dergleichen.
  • Die vertikalen Speicherstrukturen 104 weisen in einer Ausführungsform mehrere Schichten wie z.B. eine leitende Bitleitungsschicht (z.B. eine lokale Bitleitung, eine zentrale Bitleitung, eine vertikale Bitleitung oder dergleichen), eine nichtflüchtige Speichermediumsschicht (z.B. eine resistive Speichermaterialschicht oder dergleichen), eine Selektorschicht und/oder eine andere Schicht auf. In einer Ausführungsform kann die Selektorschicht eine Ovonic- Schwellwert-Typ-Schaltermaterialschicht oder dergleichen aufweisen. In der dargestellten Ausführungsform kann jede vertikale Speicherstruktur 104 eine zentrale, vertikale, elektrische leitende Bitleitung aufweisen, wobei ein resistives Speichermaterial auf zumindest zwei Seiten der Bitleitung (z.B. auf zwei gegenüberliegenden Seiten der Bitleitung; die Bitleitung umgebend; oder dergleichen) als ein nichtflüchtiges Speichermedium angeordnet ist. Eine oder mehrere Wortleitungen 108 sind in der dargestellten Ausführungsform in elektrischer Kommunikation mit (z.B. in Kontakt mit) einer Selektorschicht (z.B. einem Ovonic-Schwellwert-Schaltermaterial), und bilden eine oder mehrere Speicherzellen zwischen jeder Wortleitung 108 und einer assoziierten Bitleitung.
  • Die Selektorschicht kann in bestimmten Ausführungsformen unbeabsichtigte Stromeinflussströme (Kriechströme) reduzieren und/oder eliminieren, die Störeffekte und/oder höhere Ströme bewirken können unter Beachtung einer größeren Speicher-Array-Größe (z.B. mehr Speicherzellen und-schichten) als es ohne die Selektoren möglich wäre. Wie hierin verwendet, weist ein Selektor ein nichtlineares Element (NLE) und/oder ein Schalterelement in elektrischer Kommunikation mit einem nichtflüchtigen Speichermedium (z.B. einem resistiven Speichermaterial oder dergleichen) auf um eine elektrische Auswählbarkeit von verschiedenen Speicherzellen des nichtflüchtigen Speichermediums bereitzustellen.
  • In einer Ausführungsform weist ein Selektor einen Ovonic-Schwellwert-Schalter (OTS) oder einen nichtlinearen flüchtigen Schalter auf, der aus einem Phasenänderungsmaterial gebildet sein kann. Ein Ovonic-Schwellwertschalter (OTS) kann eine zwei-Anschluss-symmetrische, spannungsempfindliche Schaltvorrichtung (z.B. eine Stromisolationsvorrichtung) mit einem Chalkogenid und/oder einem anderen Phasenänderungsmaterial mit zumindest einem Blockierzustand (nichtleitend oder hoher Widerstand) und einem leitenden Zustand (niedriger Widerstand) oder dergleichen aufweisen. In Reaktion darauf, dass ein Spannungspotential zwischen einer Wortleitung 108 und einer Bitleitung eine Schwellwert-Spannung des OTS-Selektors für eine entsprechende nichtflüchtige Speicherzelle überschreitet, wird der OTS leitend und wählt die nichtflüchtige Speicherzelle aus und leitet elektrischen Strom zu der nichtflüchtigen Speicherzelle. Der OTS ist symmetrisch in dem Sinne, dass er einen im Wesentlichen ähnlichen Widerstand oder eine im Wesentlichen ähnliche Leitfähigkeit aufweist, wenn Strom durch die zwei Anschlüsse in verschiedenen Richtungen (z.B. Vorwärts- und Rückwärts-Richtung) fließt. In einigen Beispielen kann der Unterschied im Widerstand zwischen der Vorwärts- und Rückwärts-Richtung 5 Prozent oder weniger sein. In einer Ausführungsform kann der OTS als ein symmetrischer bidirektionaler Selektor bezeichnet werden.
  • Ein Ovonic-Schwellwert-Schalter- (OTS) Selektor kann in verschiedenen Ausführungsformen ein Chalkogenid-Phasenänderungsmaterial (z.B. ein Ovonic-Schwellwert-Schaltungsmaterial) wie z.B. AsTeGeSi, AsTeGeSiN, GeTe, GeSe, SiTe, ZnTe, GeTeSbAs, GeSbTe und/oder eine oder mehrere andere Kombinationen dieser Elemente (z.B. andere Kombinationen von As, Te, Ge, Si, N, Se, Zn oder dergleichen) aufweisen. In verschiedenen Ausführungsformen kann der OTS-Selektor aus einem Material gemacht sein, das sich von dem nichtflüchtigen Speichermedium einer Speicherzelle unterscheidet. Ein Phasenänderungsmaterial, das für einen Selektor (z.B. ein Ovonic-Schwellwert-Schaltungsmaterial) in einer Ausführungsform verwendet wird, weist einen höheren Schmelzpunkt und/oder Phasenänderungspunkt auf als ein Schmelzpunkt und/oder Phasenänderungsmaterial, das als ein nichtflüchtiges Speichermedium einer Speicherzelle (z.B. ReRAM) verwendet wird. Auf diese Weise hält der Selektor in bestimmten Ausführungsformen seine Eigenschaften (z.B. Widerstand oder Leitfähigkeit) aufrecht und ändert keine Zustände oder Phasen während einem normalen Betrieb (z.B. typische Temperaturen, Spannungen und/oder Ströme) des nichtflüchtigen Speicherelements 102, auch wenn das nichtflüchtige Speichermedium Zustände oder den Widerstand ändert. Der Selektor weist, wenn er mit einem OTS-Material implementiert ist, Charakteristika (z.B. bidirektionales Schwellwert-Typ-Schalten, Symmetrieschalten und nichtlineares Schalten) auf, die in anderen Typen von Selektoren wie z.B. einem Poly-Knotenpunkt-Selektor (z.B. einem Si-PN-Knotenpunkt oder dergleichen), einem Oxid-Knotenpunkt-Selektor (z.B. einem Ox PN-Knotenpunkt oder dergleichen), einem Oxid-Gleichrichter, einem gemischtionischen-elektronischen-Leitungs- (MIEC) basierten Selektor (z.B. Cu+ in SE oder dergleichen), einem Metall-Isolator-Metall (MIM) Knotenpunkt, einem Metall-Isolator-Halbleiter- (MIS) Knotenpunkt, einem Metall-Halbleiter- (MS) Schottky-Knotenpunkt oder dergleichen nicht verfügbar sind.
  • In der dargestellten Ausführungsform sind das nichtflüchtige Speichermedium (z.B. ein resistives Speichermaterial) und der symmetrische bidirektionale OTS-Selektor in Serie zwischen einer Wortleitung 108 und einer Bitleitung 106 verbunden und können direkt nebeneinander gebildet werden. In einigen Ausführungsformen können eine leitende Zwischenschicht oder -elektrode zwischen dem resistiven Speichermaterial und dem Selektor gebildet werden. In einigen Ausführungsformen können die relativen Positionen des OTS-Selektors und des nichtflüchtigen Speichermediums zwischen der entsprechenden Wortleitung und Bitleitung umgedreht werden. Zum Beispiel kann der OTS-Selektor direkt mit der Bitleitung verbunden werden und das nichtflüchtige Speichermedium kann direkt mit der Wortleitung verbunden werden.
  • Um Daten auf ein resistives Speicherelement zu schreiben kann ein erster Schreibstrom verwendet werden um mit einem ersten logischen Wert (z.B. einem Wert, der einem Hoch-Widerstands-Zustand entspricht) auf das resistive Speicherelement zu schreiben und ein zweiter Schreibstrom kann verwendet werden, um einen zweiten logischen Wert (z.B. einen Wert, der einem Niedrig-Widerstands-Zustand entspricht) auf das resistive Speicherelement zu schreiben. Die verschiedenen Schreibströme können durch Anwenden verschiedener Spannungen über das resistive Speicherelement durch Anwenden verschiedener Spannungen über die entsprechende Bitleitung und Wortleitung erzeugt werden.
  • Während ein resistives Material (z.B. ReRAM) hierin als die primäre Ausführungsform eines nichtflüchtigen Speichermediums des nichtflüchtigen Speicherelements 102 verwendet wird, kann in anderen Ausführungsformern das nichtflüchtige Speicherelement 102 PCM, Memristor-Speicher, programmierbaren Metallisierungszellenspeicher, Phasenänderungsspeicher, NAND-Flash-Speicher (z.B. 2D-NAND-Flash-Speicher, 3D-NAND-Flash-Speicher), NOR- Flash-Speicher, Nano-Random Access Memory (Nano-RAM oder NRAM), nanokristallinen kabelbasierten Speicher, Siliziumoxid basierten Sub-10-Nanometer-Prozess-Speicher, GraphenSpeicher, Silizium-Oxid-Nitrid-Oxid-Silizium- (SONOS) Speicher, programmierbaren Metallisierungszellen- (PMC) Speicher, leitenden-überbrückenden RAM (CBRAM), magnetoresistiven RAM(MRAM) oder dergleichen aufweisen. Das nichtflüchtige Speichermedium des nichtflüchtigen Speicherelements 102 kann in bestimmten Ausführungsformen einen Speicherklassenspeicher (SCM) aufweisen.
  • Während Legacy-Technologien wie z.B. NAND-Flash block- und/oder seitenadressierbar sein können ist Speicherklassenspeicher in einer Ausführungsform Byte-adressierbar. In weiteren Ausführungsformen kann Speicherklassenspeicher schneller sein und/oder ein längeres Leben (z.B. Lebensdauer) aufweisen als NAND-Flash; niedrigere Kosten aufweisen, weniger Energie brauchen und/oder eine höhere Speicherdichte als DRAM aufweisen; oder einen oder mehrere andere Nutzen oder Verbesserungen anbieten im Vergleich zu anderen Legacy-Technologien. Zum Beispiel kann Speicherklassenspeicher ein oder mehrere nichtflüchtige Speicherelemente 102 von Phasenänderungsspeicher, ReRAM, Memristor-Speicher, programmierbarem Metallisierungszellenspeicher, Nano-RAM, nanokristallinem kabelbasiertem Speicher, Siliziumoxid-basiertem Sub-10-Nanometer-Prozessspeicher; Graphenspeicher, SONOS-Speicher, PMC-Speicher, CBRAM, MRAM und/oder Variationen davon aufweisen.
  • In der dargestellten Ausführungsform weist jedes vertikal ausgerichtete 3D-resistive Speicherelement Speicherzellen an dem Kreuzungspunkt der Wortleitungen 108 und Bitleitungen 106 (z.B. den horizontalen globalen Bitleitungen 106; den vertikalen, zentralen und/oder lokalen Bitleitungen innerhalb einer vertikalen Speicherstruktur 104 oder dergleichen) auf. Auf diese Weise können mehrere Speicherzellen (z.B. 2 Speicherzellen, 4 Speicherzellen, 8 Speicherzellen, 16 Speicherzellen, 32 Speicherzellen, 64 Speicherzellen oder dergleichen) durch eine einzelne kontinuierliche Materialschicht (z.B. Phasenänderungsmaterial) implementiert werden. Zum Beispiel sind in der dargestellten Ausführungsform Streifen von resistivem Speichermaterial oder anderem nichtflüchtigem Speichermaterial vertikal entlang gegenüberliegenden Seiten der vertikalen Speicherstruktur 104 mit Wortleitungen 108 auf jeder gegenüberliegenden Seite auch um die Speicherzellen zu bilden ausgerichtet. In bestimmten Ausführungsformen können Wortleitungen 108 und Streifen von isolierendem Material unter ihnen in einer Gruppe von Ebenen gleichzeitig durch eine Verwendung einer einzelnen Maske definiert werden, wodurch der Herstellungsprozess vereinfacht wird.
  • In der dargestellten Ausführungsform weisen Ebenen mit den Wortleitungen 108 im Wesentlichen dasselbe horizontale Muster von leitenden, isolierenden und resistiven Speichermaterialien auf. In jeder Ebene sind elektrische leitende (z.B. Metall) Wortleitungen 108 (z.B. WLzx) in einer ersten Richtung gestreckt und in einer zweiten Richtung voneinander beabstandet. Jede Ebene weist eine Schicht aus isolierendem Material (z.B. ein Dielektrikum) auf, das die Wortleitungen 108 der Ebene von den Wortleitungen 108 der Ebene darunter und/oder von den Substrat-112 Schaltkreiskomponenten darunter isoliert. In einigen Ausführungsformen bilden die Wortleitungen 108 WLzx für einen festen Wert x einen Stapel von alternierenden Schichten, der sich jenseits des Speicherelements 102 in einen Kontaktbereich (nicht gezeigt) oder dergleichen erstrecken kann.
  • Durch jede Ebene erstreckt sich in der dargestellten Ausführungsform ein Array von elektrische leitenden (z.B. Metall) lokalen Bitleitungs- (LBL) „Säulen“ innerhalb jeder vertikalen Speicherstruktur 104 (z.B. eine zentrale vertikale Bitleitung), die in der vertikalen Richtung gestreckt und senkrecht zu den Wortleitungen 108 sind. Jede vertikale Speicherstruktur 104 (z.B. durch die assoziierte interne lokale Bitleitungssäule) ist mit einer von einem Satz von zugrunde liegenden globalen Bitleitungen (GBL) 106 (z.B. in dem Siliziumsubstrat 112 angeordnet), verbunden, die horizontal (z.B. in einer parallelen Ebene zu den Wortleitungen 108, aber in einer anderen, senkrechten Richtung zu den Wortleitungen 108 gestreckt) an derselben Steigung wie ein Säulenabstand der vertikalen Speicherstrukturen 104 verläuft und durch die Schaltervorrichtungen 110 verbunden ist. Die Schaltervorrichtungen 110 versetzen die globalen Bitleitungen 106 selektiv in elektrische Kommunikation mit den vertikalen, zentralen, lokalen Bitleitungen innerhalb der vertikalen Speicherstrukturen 104. Zum Beispiel können die Schaltervorrichtungen Transistoren (z.B. vertikal ausgerichtete Feldeffekttransistoren), eine der Selektorvorrichtungen, die oben beschrieben sind und/oder einen anderen Typ eines Schalters aufweisen. Die Schaltervorrichtungen 110 können in oder auf dem Substrat 112 gebildet werden. Die Schaltervorrichtungen 110 können Steueranschlüsse aufweisen, die von Reihenauswahlleitungen (SG) (z.B. auch in dem Substrat gebildet oder dergleichen) angetrieben werden. In bestimmten Ausführungsformen können auch in oder auf dem Substrat 112 Erkennungsverstärker, eine Eingangs-Ausgangs (I/O) Schaltung, eine Steuerschaltung und/oder eine andere periphere Schaltung hergestellt sein. Es kann eine Reihenauswahlleitung (SG) für jede Reihe von vertikalen Speicherstrukturen 104 (z.B. Säulen) und eine Auswahlvorrichtung (Q) für jede individuelle lokale Biltleitung (LBL) innerhalb jeder vertikalen Speicherstruktur 104 geben.
  • Jedes resistive Speicherelement ist zwischen einer vertikalen lokalen Bitleitung (LBL ) und einer Wortleitung (WL), die dem resistiven Speicherelement entsprechen, eingepfercht. Wie oben beschrieben kann in bestimmten Ausführungsformen eine bidirektionale Schwellwert-Schaltungs-Selektor-Schicht (z.B., die ein anderes Phasenänderungsmaterial wie z.B. ein OTS-Material aufweist) zwischen der Wortleitung 108 und dem resistiven Speichermaterial oder zwischen dem resistiven Speichermaterial und der lokalen Bitleitung angeordnet werden. Auf diese Weise ist in bestimmten Ausführungsformen eine Speicherzelle an jedem Knotenpunkt einer Wortleitung 108 und einer lokalen Bitleitung 107 (z.B. mit einem vertikalen Stapel von Speicherzellen an Knotenpunkten der Wortleitungen 108 und der globalen Bitleitungen 106) angeordnet, die steuerbar zwischen resistiveren und weniger resistiven Zuständen durch geeignete Ströme und/oder Spannungen, die auf die kreuzenden Leitungen angewandt werden, um Daten zu speichern oder zu lesen, alterniert werden kann. Unter Verwendung von bidirektionalen Schwellwert-Typ-Selektoren und den Schaltervorrichtungen 110 kann in einer Ausführungsform das nichtflüchtige Speicherelement 102 Bit-adressierbar mit einem reduzierten Kriechstrom in einer HochDichte-SD-Konfiguration sein.
  • Während das nichtflüchtige Speichermedium hierin als „Speichermedium“ in verschiedenen Ausführungsformen bezeichnet wird, kann das nichtflüchtige Speichermedium im Allgemeinen ein oder mehrere nichtflüchtige Aufnahmemedien aufweisen, die in der Lage sind, Daten aufzunehmen, was als ein nichtflüchtiges Speichermedium, ein nichtflüchtiges Speichermedium oder dergleichen bezeichnet werden kann. Ferner kann das nichtflüchtige Speicherelement 102 in verschiedenen Ausführungsformen ein nichtflüchtiges Aufnahmeelement, ein nichtflüchtiges Speicherelement oder dergleichen aufweisen und/oder als ein nichtflüchtiges Aufnahmeelement, ein nichtflüchtiges Speicherelement oder dergleichen bezeichnet werden.
  • Das nichtflüchtige Speicherelement 102 kann in verschiedenen Ausführungsformen in einem oder mehreren verschiedenen Orten relativ zu der Berechnungsvorrichtung oder einem anderen Host angeordnet sein. In einer Ausführungsform kann das nichtflüchtige Speicherelement 102 einen oder mehrere Halbleiter- Chip, Rohchips, Einheiten und/oder andere integrierte Schaltungsvorrichtungen aufweisen, die auf einem oder mehreren gedruckten Schaltkarten, Speichervorrichtungsgehäusen und/oder anderen mechanischen und/oder elektrischen Stützstrukturen angeordnet sind. Zum Beispiel kann ein oder können mehrere nichtflüchtige Speicherelemente 102 auf einer oder mehreren Direkt-Inline-Speichermodul- (DIMM) Karten, einer oder mehreren Expansionskarten und/oder Tochterkarten, einem Festkörperlaufwerk (SSD) oder einer anderen Festplattenvorrichtung angeordnet sein und/oder können einen anderen Speicher und/oder Speicherformfaktor aufweisen. Das nichtflüchtige Speicherelement 102 kann in ein Motherboard einer Berechnungsvorrichtung integriert und/oder darauf montiert sein, in einem Anschluss und/oder Slot der Berechnungsvorrichtung installiert sein, auf einer entfernten Berechnungsvorrichtung und/oder einer zugeordneten Speicheranwendung auf einem Datennetzwerk installiert sein, kann in Kommunikation mit einer Berechnungsvorrichtung über einen externen Bus (z.B. eine externe Festplatte) oder dergleichen sein.
  • Das nichtflüchtige Speicherelement 102 kann in einer Ausführungsform auf einem Speicherbus eines Prozessors (z.B. auf demselben Speicherbus wie ein flüchtiger Speicher, auf einem anderen Speicherbus als ein flüchtiger Speicher, anstelle von einem flüchtigen Speicher oder dergleichen) angeordnet sein. In einer weiteren Ausführungsform kann das nichtflüchtige Speicherelement 102 auf einem peripheren Bus einer Berechnungsvorrichtung wie z.B. einem peripheren Komponenten-Kopplungs-Express- (PCI-Express oder PCIe) Bus, einem seriellen Advanced-Technology-Attachment- (SATA) Bus, einem parallelen Advanced Technology Attachment- (PATA) Bus, einem kleinen Computer-System-Schnittstellen- (SCSI) Bus, einem FireWire-Bus, einer Fibre-Channel-Verbindung, einem Universal-Serial-Bus (USB) einem PCIe-Advanced-Switching- (PCIe-AS) Bus oder dergleichen angeordnet sein. In einer anderen Ausführungsform kann das nichtflüchtige Speicherelement 102 auf einem Datennetzwerk wie z.B. einem Ethernet-Netzwerk, einem Infiniband-Netzwerk, SCSI-RDMA über ein Netzwerk, einem Speicherbereich-Netzwerk (SAN), einem lokalen Bereichsnetzwerk (LAN) einem Breitbereichnetzwerk (WAN) wie z.B. dem Internet, einem anderen verkabelten und/oder kabellosen Netzwerk oder dergleichen angeordnet sein.
  • Eine nichtflüchtige Speichersteuereinheit kann kommunikativ mit dem nichtflüchtigen Speicherelement 102 durch einen Bus gekoppelt werden, kann Teil von demselben integrierten Schaltkreis und/oder derselben Einheit wie das nichtflüchtige Speicherelement 102 oder dergleichen sein. Ein Bus kann einen I/O-Bus zum Kommunizieren von Daten zu/von dem nichtflüchtigen Speicherelement 102 aufweisen. Ein Bus kann einen Steuerbus zum Kommunizieren des Addressierens und/oder anderer Befehl- oder Steuerinformation zu den nichtflüchtigen Speicherelementen 102 aufweisen. In einigen Ausführungsformen kann ein Bus kommunikativ mehrere nichtflüchtige Speicherelemente 102 an eine nichtflüchtige Speichersteuereinheit parallel koppeln. Dieser parallele Zugriff kann mehreren nichtflüchtigen Speicherelementen 102 erlauben, als eine Gruppe verwaltet zu werden, indem sie ein logisches Speicherelement oder dergleichen bilden. Ein logisches Speicherelement kann in betreffende logische Speichereinheiten (z.B. logische Seiten) und/oder logische Speicherbereiche (z.B. logische Blocks) partitioniert werden. Die logischen Speichereinheiten können durch logisches Kombinieren physikalischer Speichereinheiten jedes der nichtflüchtigen Speicherelemente gebildet werden.
  • Eine nichtflüchtige Speichersteuereinheit kann einen Block von Wortleitungen 108 innerhalb eines nichtflüchtigen Speicherelements 102 unter Verwendung von Adressen der Wortleitungen derart, dass die Wortleitungen logisch in einer monoton zunehmenden Sequenz (z.B. Dekodier- und/oder Übersetzungsadressen für Wortleitungen in eine monoton zunehmende Sequenz oder dergleichen) organisiert werden, organisieren. In einer weiteren Ausführungsform können Wortleitungen 108 innerhalb eines nichtflüchtigen Speicherelements 102 physikalisch in einer monoton zunehmenden Sequenz von Wortleitungsadressen angeordnet werden, wobei fortlaufend adressierte Wortleitungen auch physikalisch angrenzend (z.B. WL0, WL1, WL2, ... WLN) sind. In anderen Ausführungsformen können verschieden Adressiersysteme verwendet werden.
  • 2 stellt eine Ausführungsform eines Systems dar, das vertikalen 3D-ReRAM verwendet. Das System weist in der dargestellten Ausführungsform eine nichtflüchtige Speichervorrichtung 210 auf. Eine nichtflüchtige Speichervorrichtung 210 kann einen oder mehrere Speicherrohchip oder -Chips 212 aufweisen, die im Wesentlichen ähnlich zu dem nichtflüchtigen Speicherelement 102 aus 1 sein können. Ein Speicherrohchip 212 weist in der dargestellten Ausführungsform ein Array von Speicherzellen (z.B. ein dreidimensionales Array von vertikalen Speicherstrukturen 104 wie oben hinsichtlich 1 beschrieben worden ist oder dergleichen), eine Rohchipsteuereinheit 220 und Lese-/Schreib-Schaltkreise 230A/230B auf. In einer Ausführungsform wird ein Zugriff zu dem Speicher-Array 200 durch die verschiedenen peripheren Schaltkreise auf eine symmetrische Weise auf gegenüberliegenden Seiten des Arrays implementiert, so dass die Dichten von Zugriffsleitungen und der Schaltung auf jeder Seite um die Hälfte reduziert werden. Die Lese-/Schreib-Schaltkreise 230A/230B weisen in einer weiteren Ausführungsform mehrere Erkennungsblöcke 250 auf, die einer Seite oder einem Block von Speicherzellen erlauben, parallel programmiert oder gelesen zu werden.
  • Das Speicher-Array 200 ist in verschiedenen Ausführungsformen adressierbar durch Wortleitungen 108 über Reihendecoder 240A/240B und durch Bitleitungen 106 über Spaltendecoder 242A/242B. In einigen Ausführungsformen wird eine Steuereinheit 244 in derselben Speichervorrichtung 210 (z.B. einer entfernbaren Speicherkarte oder einer Einheit) als der eine oder die mehreren Speicherrohchips 212 aufgewiesen. Befehle und Daten werden zwischen dem Host und der Steuereinheit 244 über Leitungen 232 und zwischen der Steuereinheit und dem einen oder den mehreren Speicherrohchips 212 über Leitungen 234 übertragen. Eine Implementierung kann mehrere Chips 212 aufweisen.
  • Die Steuereinheit 220 kooperiert in einer Ausführungsform mit den Lese-/Schreib-Schaltkreisen 230A/230B, um Speicheroperationen oder Datenzugriff auf das Speicher-Array 200 durchzuführen. Die Rohchip-Steuereinheit 220 weist in bestimmten Ausführungsformen eine Zustandsmaschine 222 und einen auf dem Chip befindlichen Adress-Decoder 224 auf.
  • Die Zustandsmaschine 222 stellt in einer Ausführungsform eine Chip-Niveau-Steuerung von Speicheroperationen bereit. Der auf dem Chip befindliche Adressdecoder 224 stellt eine Adressschnittstelle bereit, um zwischen der Adresse, die von der Host oder einer Speichersteuereinheit verwendet wird, zu der Hardware-Adresse, die von den Decodern 240A, 240B, 242A, 242B verwendet wird, zu konvertieren. In einer Ausführungsform kann eins oder irgendeine Kombination von einer Rohchipsteuereinheit 2240, einem Decoderschaltkreis 224, einem Zustandsmaschinenschaltkreis 222, einem Decoderschaltkreis 242A, einem Decoderschaltkreis 242B, einem Decoderschaltkreis 240A, einem Decoderschaltkreis 240B, Lese-/Schreib-Schaltkreisen 230A, Lese-/Schreib-Schaltkreisen 230B und/oder einer Steuereinheit 244 als einer oder mehrere Verwaltungsschaltkreise bezeichnet werden.
  • 3 stellt eine Querschnittsansicht einer 3D-vertikalen ReRAM-Architektur 300 mit bidirektionalen OTS-Selektoren gemäß einer Ausführungsform dar. In bestimmten Ausführungsformen können die dargestellte Bitleitung 302, Wortleitungen 304, resistiven Speicherzellen 306 und bidirektionalen OTS-Selektoren 308 ähnlich zu denen sein, die oben hinsichtlich 1 und 2 beschrieben worden sind. In einer Ausführungsform können die bidirektionalen OTS-Selektoren 308 als die symmetrischen bidirektionalen Selektoren bezeichnet werden, die in dieser Beschreibung beschrieben werden. Auf eine Speicherzelle 306 kann durch Anwenden von Spannungen (z.B. V/2, V, GND) über die Bitleitung 302 und eine entsprechende Wortleitung zugegriffen werden.
  • Ein lokaler Bitleitungsleiter 310 (z.B. lokale BL 310), der sich vertikal erstreckt, ist zentral zu der ReRAM-Architektur 300 angeordnet. Eine Schicht von resistivem Speichermaterial 312 ist an zumindest zwei Seiten des lokalen Bitleitungsleiters 310 angeordnet und kann mit vertikalen Streifen auf zwei gegenüberliegenden Seiten (wie gezeigt), auf drei Seiten, auf vier Seiten oder dergleichen implementiert sein. In einer solchen Ausführungsform kann die Schicht von resistivem Speichermaterial 312 den lokalen Bitleitungsleiter 310 beschränken. An jedem projizierten Knotenpunkt des lokalen Bitleitungsleiters 310 und einer Wortleitung 310 bildet das resistive Speichermaterial 312 eine resistive Speicherzelle (z.B. resistive Speicherzelle 306), die auch als ein resistives Speicherelement bezeichnet werden kann. In einigen Ausführungsformen kann das resistive Speicherelement HfOx und/oder andere geeignete resistive Speichermaterialien aufweisen. Der lokale Bitleitungsleiter 310 kann eine lokale Bitletung sein, die elektrisch an die vertikale Bitleitung 302 gekoppelt ist. Zwischen den Schichten von resistivem Speichermaterial 312 und den Wortleitungen 304 sind in der dargestellten Ausführungsform Schichten aus einem bidirektionalen OTS-Selektor-Material 308, die als Selektoren für die Speicherzellen 306, die durch das resistive Selektormaterial 312 gebildet sind, handeln. In der dargestellten Ausführungsform weist das resistive Speichermaterial 312 einen kontinuierlichen vertikalen Streifen entlang der Länge des lokalen Bitleitungsleiters 310 auf, während die OTS-Selektor-Materialien 308 getrennt oder isoliert in der vertikalen Richtung durch nichtleitende dielektrische Schichten 314 sind. In einigen Ausführungsformen kann das resistive Speichermaterial 312 in der vertikalen Richtung getrennt oder isoliert sein. in einem Beispiel können die dielektrischen Schichten 314 SiO2 oder ein anderes dielektrisches Material aufweisen.
  • 4 ist ein schematisches Blockdiagramm, das eine Querschnittsansicht einer vertikalen 3D-ReRAM-Architektur 400 mit bidirektionalem Schwellwert-Typ-Selektor gemäß einer zweiten Ausführungsform darstellt. In dieser Ausführungsform kann eine Zwischenschicht oder -Elektrode 420 zwischen dem resistiven Speichermaterial 412 und dem OTS-Selektor 408 angeordnet sein. In einer Ausführungsform können die bidirektionalen OTS-Selektoren 408 als die symmetrischen bidirektionalen Selektoren bezeichnet werden, die in dieser Beschreibung beschrieben werden. Die Zwischenschicht 420 kann verschiedene Funktionen und Nutzen bereitstellen. Zum Beispiel kann die Zwischenschicht den elektrischen Strom ausbreiten, wenn der Selektor und/oder die Speicherzelle faserartig sind. In einer Ausführungsform kann die Zwischenschicht 420 als eine Adhäsionsschicht, Diffusionsbarriere oder Keimschicht fungieren. In einer Ausführungsform kann die Zwischenschicht 420 chemisch inkompatible Schichten (z.B. inkompatible OTS-Schicht und resistives Speichermaterial 412) trennen. In einer Ausführungsform kann die Zwischenschicht 420 ein Material aufweisen, das Interdiffusion von angrenzenden Schichten reduzieren kann. In einer Ausführungsform kann die Zwischenschicht 420 angrenzende Schichten von mechanischer Delaminierung abhalten. In einer Ausführungsform kann die Zwischenschicht 420 thermische Isolation bereitstellen oder sie kann als eine Kernbildungs-/Keim-Schicht dienen, um das Wachstum weiterer Schichten zu verbessern, die nach der Zwischenschicht aufgetragen wurden. In einer Ausführungsform kann die Zwischenschicht 420 Strom (z.B. überhöhten Strom) durch das resistive Speichermaterial 412 begrenzen. Auf diese Weise sind in der dargestellten Ausführungsform eine Wortleitung 404, ein OTS-Selektor 408, ein resistives Speichermaterial 412 und ein Bitleitungsleiter 402 elektrisch in Serie gekoppelt, wobei sie eine zwei-Anschluss-Speicherzelle 406 bilden. Mehrere Speicherzellen werden entlang von gegenüberliegenden Seiten des lokalen Bitleitungsleiters 410 in einem vertikalen 3D-Array gebildet. In einer Ausführungsform kann die Zwischenschicht 420 Metalle aufweisen, zum Beispiel Pd, Ag, Ti, Zr, Hf, Mo, Co und/oder Legierungen davon wie z.B. CrCu, BiCu, TiMo und TiW. In einer Ausführungsform kann die Zwischenschicht 420 Halbleiter aufweisen, zum Beispiel Si, Ge und/oder Legierungen davon. In einer Ausführungsform kann die Zwischenschicht 420 leitende Oxide aufweisen, zum Beispiel einfache Oxide, TiO2, HfO2. In einer Ausführungsform kann die Zwischenschicht 420 leitende Oxide aufweisen, zum Beispiel einfache Oxide, TiO3, HfO2. In einer Ausführungsform kann die Zwischenschicht 420 Perovskite und/oder Nitride aufweisen, zum Beispiel TaN, TiN, Silizide (z.B. PrSi, oder PdSi), Boride und/oder Karbide.
  • Die bidirektionalen OTS-Selektoren 308 und 408 sind konfiguriert, um Kriechströme und den assoziierten Spannungsabfall während Speicherlese-/-schreib-Operationen zu unterdrücken oder reduzieren. Eine höhere Speicherdichte kann mit der höheren Selektivität des OTS-Selektors erreicht werden, weil der vereinigte Kriechstrom der Speicherzellen unter Verwendung des OTS-Selektors wie in dieser Erfindung beschrieben reduziert werden kann. Ohne den OTS-Selektor kann ein Kriechstrom (z.B. Kriechströme 316 und 416 in 3 und 4) durch eine nicht ausgewählte Zelle fließen. Das heißt, weil eine besondere Vorspannung verwendet wird, um eine Speicherzelle in den nicht ausgewählten Zustand zu versetzen, kann der Kriechstrom 416 von einer Wortleitung (z.B. Wortleitung 304) zu einer lokalen Bitleitung (z.B. lokale Bitleitung 310) oder umgekehrt fließen. Dieser Kriechstrom kann aus den oben beschriebenen Gründen nicht wünschenswert sein. Die nicht ausgewählte Zelle bezieht sich auf eine Zelle, die nicht mit einer Spannung (Vorspannung) vorgespannt wird, die die Zelle für Datenzugriff (d.h. lesen oder schreiben) aktiviert. Die Vorspannung wird über die Wortleitung und Bitleitung angewandt, die mit der Zelle verbunden sind, die den OTS-Selektor aufweist.
  • 5 stellt einen beispielhaften Spannungs-Strom-Graphen 500 eines bidirektionalen Schwellwert-Typ-Selektors gemäß einer Ausführungsform der Erfindung dar. In dieser Ausführungsform kann der OTS-Selektor 308 oder 408 eine positive Schwellwert-Spannung Vt und eine negative Schwellwert-Spannung -Vt aufweisen. In einem Beispiel kann -Vt -1V sein und Vt kann 1V sein. In anderen Ausführungsformen kann die Schwellwertspannung andere Werte aufweisen. Innerhalb des Bereiches zwischen -Vt und Vt (z.B. -1V bis 1V) bleibt der OTS-Selektor in seinem „Aus-“ oder nichtleitenden Zustand (hoher Widerstand). Daher bleiben, wenn nicht ausgewählte Speicherzellen innerhalb dieses Spannungsbereiches in einem AusschaltZustand vorgespannt sind, ihre bidirektionalen OTS-Selektoren „aus“ in einem Ausschaltzustand. Daher können die OTS-Selektoren die Kriechströme durch die nicht ausgewählten Zellen reduzieren oder blockieren. Wenn eine Zelle ausgewählt ist, kann sie mit einer Spannung außerhalb des Schwellwert-Spannungs-Bereiches des OTS-Selektors derart vorgespannt werden, dass der Selektor in einem leitenden Zustand (Einschaltzustand) ist.
  • 6 stellt auch einen beispielhaften Graphen 502 von einem Spannungversus Komponentenzustand für eine Speicherzelle mit einem OTS-Selektor gemäß einer Ausführungsform der Erfindung dar. Wenn die Spannung, die auf die Zelle angewandt wird, null ist, ist der OTS ausgeschaltet und die Zelle ist nicht ausgewählt. Wenn eine Spannung (Vunselect), die niedriger als Vt ist, über die Wortleitung und Bitleitung einer Speicherzelle angewandt wird, bleibt der OTS-Selektor aus und die Zelle ist immer noch nicht ausgewählt. In einem Aspekt ist diese Vunselect- oder Ausschalt-Spannung bezüglich der Zelle ausreichend, um die Zelle in einen nicht ausgewählten Zustand zu versetzen, was ein aktiver, aber nicht zugreifbarer Zustand ist. Wenn eine Spannung (Vselect), die höher als Vt ist, angewandt wird, wird der OTS-Selektor „ein-“ geschaltet und die Zelle ist ausgewählt. In einem Aspekt ist diese Vselect- oder Einschaltspannung bezüglich des OTS ausreichend, um den OTS einzuschalten und ihn dadurch in einen leitenden Zustand zu versetzen. Wenn der OTS-Selektor „ein-“ geschaltet (d.h. eingeschalteter Zustand) ist, ist der Selektor in einem leitenden Zustand, der einen relativ niedrigen Widerstand im Vergleich zu dem ausgeschalteten Zustand aufweist. In konventionellen Speicherzellen, die keinen OTS in einer Serienkonfiguration aufweisen, kann ein Kriechstrom bei Vunselect auftreten, wo die Zelle nicht ausgewählt ist. Dies ist deshalb so, weil eine Nicht-Null-Spannung auf die Zelle angewandt wird und kein Schalter (z.B. OTS) gegenwärtig ist um den Kriechstrom bei Vunselect zu verhindern. Im Gegensatz kann die Speicherzelle mit einem OTS bei derselben Spannung Vunselect, wie in 6 gezeigt ist, einen Kriechstrom verhindern, wenn der OTS ausgeschaltet ist. In einer Ausführungsform kann Vt als eine erte Spannung bezeichnet werden und Vunselect kann als eine zweite Spannung bezeichnet werden, wobei die erste Spannung größer als die zweite Spannung ist.
  • In einigen Ausführungsformen kann der OTS-Selektor als bidirektional darin bezeichnet werde, dass er einem Strom erlaubt in einer Vorwärtsrichtung und Rückwärtsrichtung zu fließen, wenn der OTS-Selektor in dem Einschaltzustand ist. In einigen Ausführungsformen kann der OTS-Selektor als symmetrisch bezeichnet werden, weil die Spannungs-Strom-Reaktion des OTS-Selektors im Wesentlichen derart symmetrisch ist, das ein Widerstand des OTS-Selektors im Wesentlichen derselbe ist, wenn ein Strom in irgendeiner Richtung (z.B. Vorwärtsrichtung und Rückwärtsrichtung) durch den OTS-Selektor fließt.
  • 7-13 stellen eine Ausführungsform eines Verfahrens zur Herstellung eines vertikalen 3D-ReRams mit symmetrischen bidirektionalen OTS-Selektoren dar. Bezug nehmend auf 7 wird ein Herstellungsprozess, -gerät oder -system verwendet um einen Stapel von dielektrischen Schichten 602 und Leiterschichten 604 auf einem Substrat 606 zu bilden. In anderen Ausführungsformen können mehr oder weniger dielektrische Schichten und/oder Leiterschichten gebildet werden als die, die in 7 gezeigt sind. In diesem Beispiel wird eine erste dielektrische Schicht 602 auf dem Substrat 606 gebildet und eine Leiterschicht 604 wird auf der ersten dielektrischen Schicht 602 gebildet. Dann werden zusätzliche dielektrische Schichten und Leiterschichten alternierend gebildet. In einigen Ausführungsformen können andere Materialschichten (nicht gezeigt) zwischen einer dielektrischen Schicht 602 und einer Leiterschicht gebildet werden.
  • Bezug nehmend auf 8 bildet eine Herstellungsvorrichtung eine Maske 608 (z.B. eine harte Maske) auf dem Stapel von 7 und führt einen Ätzprozess (z.B. „Tieflochätzen“) durch, um eine Hochaspektverhältnisöffnung 610 durch den Stapel zu erzeugen. In einem Beispiel kann das Aspektverhältnis zwischen ungefähr 2:1 oder höher sein. Die Maske 608 kann nach dem Ätzen der Öffnung 610 entfernt werden. In einem Beispiel ist der Ätzprozess ein Plasmaätzprozess.
  • Bezug nehmend auf Figur 9 führt eine Herstellungsvorrichtung einen selektiven Ätzprozess an jeder der Leiterschichten 604 durch, um eine Mehrzahl von Ausnehmungen 612 oder Hohlräumen zwischen den dielektrischen Schichten 602 zu erzeugen. In einigen Beispielen kann der selektive Ätzprozess ein Ausnehmungsätzprozess sein, der ein nasser oder trockener Ätzprozess sein kann. Während dem selektiven Ätzprozess werden einige Abschnitte der Leiterschichten 604 zwischen den dielektrischen Schichten entfernt. In einigen Beispielen können die Ausnehmungen eine Tiefe zwischen ungefähr 0 nm und ungefähr 50 nm aufweisen.
  • Bezug nehmend auf Figur 10 führt eine Herstellungsvorrichtung einen Auftragungsprozess durch, um die Ausnehmungen 612 mit einem bidirektionalen OTS-Selektor-Material 614 oder dergleichen zu füllen. In einigen Ausführungsformen kann ein selektiver ALD- (Atomare Schichtauftragung) Prozess oder der Link verwendet werden, um das OTS-Selektormaterial in die Ausnehmungen 612 aufzutragen. In einigen Beispielen kann mehr bidirektionales OTS-Selektormaterial 614 in die Ausnehmungen 612 aufgetragen werden als auf die dielektrische Oberfläche, die der zentralen Öffnung 610 gegenüberliegt. Daher kann das bidirektionale OTS-Selektormaterial 614 verschiedene Dicken entlang der vertikalen Richtung des Stapels oder des vertikalen ReRAMs aufweisen.
  • Danach, Bezug nehmend auf 11, kann etwas des aufgetragenen OTS-Selektormaterials 614 von der dielektrischen Oberfläche entfernt werden und daher können die Oberflächen 616 der dielektrischen Schichten 602 exponiert werden und der zentralen Öffnung 610 gegenüberliegen. In diesem Beispiel können die verbleibenden individuellen Abschnitte des OTS-Selektormaterials 614 eine im Wesentlichen bündige Oberfläche mit den dielektrischen Schichten in der Öffnung 610 bilden. In einigen Beispielen kann das OTS-Material eine Dicke zwischen ungefähr 5 nm und ungefähr 50 nm aufweisen.
  • Bezug nehmend auf 12 kann eine Herstellungsvorrichtung ein resistives Speichermaterial (z.B. HfOx oder ein anderes resistives Speichermaterial) in die Öffnung 610 auftragen um eine resistive Speicherschicht 618 zu bilden, die die dielektrischen Schichten 602 und OTS-Selektormaterialien 614 abdeckt. In einer Ausführungsform kann die resistive Speicherschicht 618 unter Verwendung von ALD oder CVD (chemische Dampfauftragung) aufgetragen werden. In einigen Beispielen kann die Speicherschicht eine Dicke zwischen ungefähr 1 nm und ungefähr 20 nm aufweisen.
  • Bezug nehmend auf 13 kann eine Herstellungsvorrichtung die zentrale Öffnung mit einem leitenden Material 620 füllen, um die vertikale Bitleitung zu bilden. Daher wird eine Mehrzahl von ReRAM-Zellen (eine beispielhafte ReRAM-Zelle 630 ist in 13 dargestellt) gebildet, von der jede einen OTS-Selektor aufweist. In einigen Ausführungsformen kann das leitende Material 620 ein leitendes Polysilizium (poly), Polymer oder ein anderes leitendes Material sein. In einigen Beispielen kann das leitende Material durch CVD oder ALD aufgetragen werden.
  • 14 und 15 stellen ein Verfahren zum Herstellen eines vertikalen 3D-ReRAMs gemäß einer Ausführungsform dar. Zum Beispiel kann dieses Verfahren verwendet werden, um den vertikalen 3D-ReRAM mit symmetrischen bidirektionalen OTS-Selektoren wie oben in Beziehung zu 3-13 beschrieben herzustellen. Mit Bezugnahme auf 14 bildet das Verfahren bei Block 702 eine Mehrzahl von alternierenden dielektrischen Schichten 602 und Leiterschichten 604 auf einem Substrat 606. Bei Block 704 bildet das Verfahren eine Mehrzahl von Öffnungen 610, die die Mehrzahl von alternierenden dielektrischen Schichten und Leiterschichten in einer vertikalen Richtung durchqueren. Bei Block 706 bildet das Verfahren zwei oder mehr vertikal gestapelte Schichten von ReRAM-Zellen (z.B. ReRAM-Zellen 630 in 13) in der Mehrzahl von Öffnungen. Bezug nehmend auf 15 bildet das Verfahren für jede ReRAM-Zelle ein resistives Speicherelement bei Block 708. Das resistive Speicherelement kann unter Verwendung eines resistiven Speichermaterials wie z.B. HfOx oder dergleichen gebildet werden. Bei Block 710 bildet das Verfahren einen symmetrischen bidirektionalen Selektor, der in Serie mit dem resistiven Speicherelement gekoppelt ist.
  • In einer Ausführungsform ist eine Einschaltspannung des symmetrischen bidirektionalen Selektors größer als eine Vorspannung der ReRAM-Zellen in einem nicht ausgewählten Zustand. Die Vorspannung ist eine Spannung, die über die Leseleitung und Schreibleitung, die an ein ReRAM-Zelle während verschiedener Operationen gekoppelt sind, angewandt wird. Zum Beispiel kann eine ReRAM-Speicherzelle zum Lesen/Schrieben ausgewählt oder durch Anwenden unterschiedlicher Vorspannungen (z.B. Lesespannung, Schreibspannung, nicht ausgewählte Spannung) deselektiert werden. Wenn eine ReRAM-Speicherzelle deselektiert wird oder in einem nicht ausgewählten Zustand ist, können Daten nicht von der Zelle gelesen oder zu der Zelle geschrieben werden. Das heißt, dass verhindert wird, dass auf die Zelle zugegriffen (z.B. zum Lesen oder Schreiben zugreifen) wird. In diesem nicht ausgewählten Zustand kann die ReRAM-Speicherzelle nicht in einem potentialfreien Zustand sein, in dem keine Spannung darauf angewandt wird (siehe z.B. Spannung V1 in Fig. 6 für einen nicht ausgewählten Zustand versus eine Spannung von null, bei der die Speicherzelle aus oder potentialfrei sein kann). Stattdessen kann die ReRAM-Speicherzelle in einem aktiven Zustand sein, bei dem eine Spannung, die ausreichend ist zum Aufrechterhalten des nicht ausgewählten Zustandes, angewandt wird. In solch einem Fall kann die Zelle in einem aktiven aber nicht zugreifbaren Zustand sein. In dem nicht zugreifbaren Zustand können Daten nicht von der Zelle gelesen und/oder zu der Zelle geschrieben werden. Wenn die Zelle in dem zugreifbaren Zustand ist, knnen Daten von der Zelle gelesen oder zu der Zelle geschrieben werden. Die Einschaltspannung für den symmetrischen bidirektionalen Selektor bezieht sich auf eine Spannung, die, wenn sie über die Leseleitung und Schreibleitung, die an die ReRAM-Zelle gekoppelt sind, die den Selektor (und dadurch über den symmetrischen bidirektionalen Selektor) enthält, angewandt wird, bewirkt, dass der Selektor einen leitenden Zustand oder einen Einschaltzustand (siehe z.B. Spannung V2 in 6) aufrechterhält. Die leitenden oder Einschaltzustände können durch einen niedrigen Widerstand über den Selektor definiert werden. In einigen Ausführungsformen kann die Einschaltspannung durch die Lese-/Schreib-Schaltkreise 230A/230B erzeugt werden, die in Beziehung zu 2 beschrieben worden sind.
  • Unter Verwendung der oben beschriebenen Prozesse, in die in den 7-15 dargestellt sind, kann ein vertikaler 3D-ReRAM mit niedrigem Kriechstrom hergestellt werden. In diesen Ausführungsformen ist die Vorspannung der nicht ausgewählten Speicherzellen innerhalb eines Einschalt-Schwellwert-Spannungs-Bereiches (z.B. -1V bis 1V) der bidirektionalen OTS-Selektoren oder ähnlicher Selektoren. Daher werden die Selektoren, die an die nicht ausgewählten Zellen gekoppelt sind, ausgeschaltet (d.h. nichtleitend oder hoher Widerstand) bleiben, während ausgewählte Speicherzellen mit einer Spannung vorgespannt sind, die höher als die Schwellwertspannung des Selektors ist. So kann der Kriechstrom durch die nicht ausgewählten Speicherzellen signifikant reduziert oder blockiert werden. Durch Reduzieren des Kriechstroms können mehr Schichten von Speicherzellen in einem vertikalen 3D-ReRAM hergestellt werden. Darüber hinaus kann eine engere Bitleitungssteigung zum Erhöhen einer Zellendichte verwendet werden. Ein niedriger Kriechstrom kann auch eine Lese-/Schreibstörungs- und Rohbitfehlerrate reduzieren.
  • Aspekte der vorliegenden Erfindung können als ein Gerät, System, Verfahren oder Computerprogrammprodukt ausgeführt sein. Entsprechend können Aspekte der vorliegenden Erfindung die Form einer gesamten Hardware-Ausführungsform oder einer Ausführungsform, die Software- und Hardwareaspekte kombiniert, die sämtlich allgemein hierin als „Schaltkreis“, „Modul“, „Gerät“ oder „System“ bezeichnet werden können, annehmen. Weiterhin können Aspekte der vorliegenden Erfindung die Form eines Computerprogrammprodukts annehmen, das in einer oder mehreren nichttransitorischen computerlesbaren Speichermedien ausgeführt ist, die Computer-lesbaren und/oder -ausführbaren Programmcode speichern.
  • Computerprogrammcode zum Ausführen von Operationen für Aspekte der vorliegenden Erfindung können in jeder Kombination von einer oder mehreren Programmiersprachen geschrieben sein einschließlich objektorientierte Programmiersprachen wie z.B. Python, Java, Smalltalk, C++, C#, Objective C oder dergleichen, konventionellen prozeduralen Programmiersprachen wie z.B. die „C-“ Programmiersprache, Script-Programmiersprachen und/oder ähnliche Programmiersprachen. Der Programmcode kann zum Teil oder insgesamt auf einem Computer eines Nutzers und/oder einem entfernten Computer oder Server über ein Datennetzwerk oder dergleichen ausgeführt werden.
  • Eine Komponente wie hierin verwendet, weist eine berührbare, physikalische, nicht-transitorische Vorrichtung auf. Zum Beispiel kann eine Komponente als ein Hardware-Logik-Schaltkreis mit kundenspezifischen VLSI-Schaltkreisen, Steueranschluss-Arrays, programmierbarer Array-Logik, programmierbaren LogikVorrichtungen oder dergleichen implementiert sein. Eine Komponente kann auch in programmierbaren Hardware-Vorrichtungen wie z.B. feldprogrammierbaren Steueranschluss-Arrays, programmierbarer Array-Logik, programmierbaren Logikvorrichtungen oder dergleichen implementiert sein. Eine Komponente kann eine oder mehrere Silizium-integrierte Schaltungsvorrichtungen (z.B. Chips, Rohchips, Rohchipebenen, Einheiten) oder andere diskrete elektrische Vorrichtungen in elektrischer Kommunikation mit einer oder mehreren anderen Komponenten durch elektrische Leitungen einer gedruckten Schaltkarte (PCB) oder dergleichen aufweisen. Jedes der Module, die hierin in bestimmten Ausführungsformen beschrieben ist, kann alternativ durch eine Komponente ausgeführt oder implementiert sein.
  • Bezugnahme durchgängig in dieser Beschreibung auf „eine Ausführungsform“ oder ähnliche Sprache bedeutet, dass ein besonderes Merkmal, eine besondere Struktur oder Charakteristik, die in Verbindung mit der Ausführungsform beschrieben ist, in zumindest einer Ausführungsform der vorliegenden Erfindung aufgewiesen wird. Daher können Erscheinungen der Phase „in einer Ausführungsform“ und ähnliche Sprache durchgängig in dieser Beschreibung sich sämtlich auf dieselbe Ausführungsform beziehen, aber müssen es nicht notwendigerweise, sondern bedeuten „eine oder mehr, aber nicht sämtliche Ausführungsformen“, solange es nicht ausdrücklich anders spezifiziert ist. Die Ausdrücke „aufweisend“, „einschließlich“ und Variationen davon bedeuten „einschließlich, aber nicht darauf beschränkt“, solange es nicht ausdrücklich anders spezifiziert ist. Eine nummerierte Liste von Punkten impliziert nicht, dass irgendwelche oder sämtliche der Punkte zueinander exklusiv und/oder zueinander inklusiv sind, solange es nicht ausdrücklich anders spezifiziert ist. Die Ausdrücke „ein“, „eine“, „der“, „die“, „das“ beziehen sich auch auf „ein oder mehrere“ solange es nicht ausdrücklich anders spezifiziert ist.
  • Aspekte der vorliegenden Erfindung werden unten mit Bezugnahme auf schematische Flussdiagramme und/oder schematische Blockdiagramme von Verfahren, Geräten, Systemen und Computerprogrammprodukten gemäß Ausführungsformen der Erfindung beschrieben. Es versteht sich, dass jeder Block der schematischen Flussdiagramme und/oder schematischen Blockdiagramme und Kombinationen von Blöcken in den schematischen Flussdiagrammen und/oder schematischen Blockdiagrammen durch Computerprogramminstruktionen implementiert werden können. Diese Computerprogramminstruktionen können gegenüber einem Prozessor eines Computers oder einem anderen programmierbaren Datenverarbeitungsgerät bereitgestellt werden, um eine Maschine derart zu produzieren, dass die Instruktionen, die über den Prozessor oder das andere programmierbare datenverarbeitende Gerät ausgeführt werden, ein Mittel erzeugen zum Implementieren der Funktionen und/oder Handlungen, die in dem/den schematischen Flussdiagramm- und/oder schematischen Blockdiagramm- Block oder Blöcken spezifiziert werden.
  • Es sollte auch bemerkt werden, dass in alternativen Implementierungen die Funktionen, die in dem Blick notiert sind, außerhalb der Reihenfolge auftreten können, die in den Figuren notiert ist. Zum Beispiel können zwei Blöcke die in Nachfolge gezeigt sind, tatsächlich im Wesentlichen gleichzeitig ausgeführt werden oder die Blöcke können manchmal in der Rückwärts-Reihenfolge ausgeführt werden, abhängig von der involvierten Funktionalität. Andere Schritte und Verfahren können konzipiert werden, die in Funktion, Logik oder Effekt zu einem oder mehreren Blöcken oder Abschnitten davon der dargestellten Figuren äquivalent sind. Obwohl verschiedene Pfeiltypen und Linientypen in den Fluss- und/oder Blockdiagrammen verwendet werden können, sind sie so zu verstehen, dass sie nicht den Umfang der entsprechenden Ausführungsformen beschränken. Zum Beispiel kann ein Pfeil eine Warte- oder Beobachtungsperiode von nicht spezifizierter Dauer zwischen nummerierten Schritten der dargestellten Ausführungsform anzeigen.
  • Während die obige Beschreibung viele spezifische Ausführungsformen der Erfindung enthält, sollten diese nicht als Beschränkungen des Umfangs der Erfindung ausgelegt werden, sondern eher als Beispiele von spezifischen Ausführungsformen davon. Entsprechend sollte der Umfang der Erfindung nicht durch die dargestellten Ausführungsformen, sondern durch die beigefügten Ansprüche und ihre Äquivalente bestimmt werden.
  • Die verschiedenen Merkmale und Prozesse, die oben beschrieben sind, können unabhängig voneinander verwendet werden oder können auf verschiedene Arten kombiniert werden. Sämtliche möglichen Kombinationen und Unterkombinationen sind beabsichtigt, in den Umfang dieser Erfindung zu fallen. Zusätzlich können bestimmte Verfahrens-, Ereignis-, Zustands- oder Prozessblöcke in einigen Implementationen ausgelassen werden. Die Verfahren und Prozesse, die hierin beschrieben sind, sind auch nicht durch irgendeine besondere Sequenz beschränkt und die Blöcke oder Zustände, die sich darauf beziehen, können in anderen Sequenzen durchgeführt werden, die geeignet sind. Zum Beispiel können beschriebene Aufgaben oder Ereignisse in einer anderen Reihenfolge als der spezifisch offenbarten durchgeführt werden oder mehrere können in einem einzelnen Block oder Zustand kombiniert werden. Die Beispielaufgaben oder Ereignisse können auf serielle, parallele oder auf eine andere geeignete Weise durchgeführt werden. Aufgaben oder Ereignisse können hinzugefügt oder von den offenbarten Beispielausführungsformen entfernt werden. Die Beispielsystem und -komponenten, die hierin beschrieben sind, können anders konfiguriert sein als beschrieben. Zum Beispiel können Elemente hinzugefügt zu den offenbarten Beispielausführungsformen, von ihnen entfernt oder im Vergleich mit ihnen neu angeordnet werden.

Claims (25)

  1. Speichervorrichtung, die Folgendes aufweist: ein resistives Speicherelement; und einen symmetrischen bidirektionalen Selektor, den in Serie mit dem resistiven Speicherelement gekoppelt ist, wobei eine Einschaltspannung des symmetrischen bidirektionalen Selektors größer als eine Vorspannung der Speichervorrichtung in einem nicht ausgewählten Zustand ist.
  2. Speichervorrichtung nach Anspruch 1, wobei die Speichervorrichtung konfiguriert ist, um in einem Einschaltzustand mit einer ersten Spannung und in einem Ausschaltzustand mit einer zweiten Spannung, der einen höheren Widerstand aufweist als der des Einschaltzustandes, vorgespannt zu werden und wobei die Einschaltspannung des symmetrischen bidirektionalen Selektors größer als die zweite Spannung ist.
  3. Speichervorrichtung nach Anspruch 2, wobei die Einschaltspannung des symmetrischen bidirektionalen Selektors kleiner als oder gleich zu der ersten Spannung der Speichervorrichtung ist.
  4. Speichervorrichtung nach Anspruch 1, wobei, wenn der symmetrische bidirektionale Selektor eingeschaltet ist, der symmetrische bidirektionale Selektor konfiguriert ist, um einen Stromfluss in einer Vorwärts-Vorspann-Richtung und einer Rückwärts-Vorspann-Richtung, die im Wesentlichen denselben Widerstand in beiden Richtungen aufweisen, zu erlauben.
  5. Speichervorrichtung nach Anspruch 1, die ferner Folgendes aufweist: eine Bitleitung, die an das resistive Speicherelement gekoppelt ist; und eine Wortleitung, die an den symmetrischen bidirektionalen Selektor derart gekoppelt ist, dass die Bitleitung, das resistive Speicherelement, der symmetrische bidirektionale Selektor und die Wortleitung in Serie gekoppelt sind.
  6. Speichervorrichtung nach Anspruch 1, die ferner eine Zwischenelektrode zwischen dem symmetrischen bidirektionalen Selektor und dem resistiven Speicherelement aufweist.
  7. Speichervorrichtung nach Anspruch 6, wobei die Zwischenelektrode ein Material aufweist, das aus der Gruppe, die aus Pd, Ag, Ti, Zr, Hf, Mo, Co, CrCu, BiCu, TiMo, TiW, Si, Ge, TiO2, HfO2, TaN, TiN, PtSi, PdSi, Boriden und Karbiden besteht, ausgewählt ist.
  8. Speichervorrichtung nach Anspruch 7, wobei die Zwischenelektrode und der symmetrische bidirektionale Selektor verschiedene Materialien aufweisen.
  9. Speichervorrichtung nach Anspruch 1, wobei der symmetrische bidirektionale Selektor einen Ovonic-Schwellwert-Schalter (OTS) mit einem Chalkogenid-Phasenänderungsmaterial, das aus der Gruppe ausgewählt ist, die aus AsTeGeSi, AsTeGeSiN, GeTe, GeSe und ZnTe besteht, aufweist.
  10. System, das Folgendes aufweist: einen Speicher-Array mit einer Mehrzahl von Speicherzellen, die in vertikaler Richtung gestapelt sind, wobei eine Speicherzelle der Mehrzahl von Speicherzellen Folgendes aufweist: ein resistives Speicherelement; und einen Selektor, der in Serie mit dem resistiven Speicherelement gekoppelt ist, wobei eine Einschaltspannung des Selektors größer ist als eine Vorspannung der Speicherzelle in einem nicht ausgewählten Zustand und der Selektor im Wesentlichen denselben Widerstand in sowohl einer Vorwärts-Vorspann-Richtung als auch einer Rückwärts-Vorspann-Richtung während einem eingeschalteten Zustand aufweist; und eine Steuereinheit, die wirksam bzw. operativ an das Speicher-Array gekoppelt ist und konfiguriert ist, um eine oder mehrere der Speicherzellen zum Datenzugriff auszuwählen.
  11. Speichervorrichtung, die Folgendes aufweist: ein Mittel zum Speichern von Daten unter Verwendung eines resistiven Speicherelements; und ein Mittel zum Steuern eines Kriechstromes der Speichervorrichtung, die in Serie mit dem resistiven Speicherelement gekoppelt ist, wobei das Mittel zum Steuern eines Kriechstromes konfiguriert ist, um in einem nichtleitenden Zustand zu sein, wenn das resistive Speicherelement in einem nicht ausgewählten Zustand ist, wobei eine Einschaltspannung des Mittels zum Steuern des Kriechstromes größer als eine Vorspannung der Speichervorrichtung in einem nicht ausgewählten Zustand ist.
  12. Speichervorrichtung nach Anspruch 11, wobei die Speichervorrichtung konfiguriert ist, um bei einer ersten Spannung in einem Einschaltzustand vorgespannt zu werden und wobei eine Einschaltspannung des Mittels zum Steuern des Kriechstromes kleiner als oder gleich zu der ersten Spannung ist.
  13. Speichervorrichtung nach Anspruch 11, die ferner eine Zwischenelektrode zwischen dem Mittel zum Steuern des Kriechstromes und dem resistiven Speicherelement aufweist.
  14. Speichervorrichtung nach Anspruch 13, wobei die Zwischenelektrode ein Material aufweist, das aus der Gruppe ausgewählt ist, die aus Pd, Ag, Ti, Zr, Hf, Mo, Co, CrCu, BiCu, TiMo, TiW, Si, Ge, TiO2, HfO2, TaN, TiN, PtSi, PdSi, Boriden und Karbiden besteht.
  15. Speichervorrichtung nach Anspruch 13, wobei die Zwischenelektrode und das Mittel zum Steuern des Kriechstromes verschiedene Materialien aufweisen.
  16. Speichervorrichtung, die Folgendes aufweist: ein resistives Speicherelement; und einen Selektor, den in Serie mit dem resistiven Speicherelement gekoppelt ist, wobei eine erste Spannung zum Versetzen des Selektors in einen leitenden Zustand größer als eine zweite Spannung zum Versetzen der Speichervorrichtung in einen aktiven aber nicht zugreifbaren bzw. nicht zugänglichen Zustand ist, wobei der Selektor in dem leitenden Zustand konfiguriert ist, um im Wesentlichen denselben Widerstand in sowohl einer Vorwärtsvorspannrichtung als auch einer Rückwärtsvorspannrichtung aufzuweisen.
  17. Speichervorrichtung nach Anspruch 16, wobei die Speichervorrichtung vorgespannt ist, um bei einer dritten Spannung zugreifbar zu sein und um bei einer vierten Spannung nicht zugreifbar zu sein und wobei die erste Spannung des Selektors größer als die vierte Spannung ist.
  18. Speichervorrichtung nach Anspruch 17, wobei die erste Spannung des Selektors kleiner als oder gleich zu der dritten Spannung der Speichervorrichtung ist.
  19. Speichervorrichtung nach Anspruch 16, wobei, wenn der Selektor in dem leitenden Zustand ist, der Selektor konfiguriert ist, um einen Stromfluss in einer Vorwärtsvorspannrichtung und einer Rückwärtsvorspannrichtung zu erlauben.
  20. Speichervorrichtung nach Anspruch 16, die ferner Folgendes aufweist: eine Bitleitung, die an das resistive Speicherelement gekoppelt ist; und eine Wortleitung, die an den Selektor derart gekoppelt ist, dass die Bitleitung, das resistive Speicherelement, der Selektor und die Wortleitung in Serie gekoppelt sind.
  21. Speichervorrichtung nach Anspruch 16, die ferner eine Zwischenelektrode zwischen dem Selektor und dem resistiven Speicherelement aufweist.
  22. Speichervorrichtung nach Anspruch 21, wobei die Zwischenelektrode ein Material aufweist, das aus der Gruppe ausgewählt ist, die aus Pd, Ag, Ti, Zr, Hf, Mo, Co, CrCu, BiCu, TiMo, TiW, Gi, Ge, TiO2, HfO2, TaN, TiN, PtSi, PdSi, Boriden und Karbiden besteht.
  23. Speichervorrichtung nach Anspruch 21, wobei die Zwischenelektrode und der Selektor verschiedene bzw. unterschiedliche Materialien aufweisen.
  24. Speichervorrichtung nach Anspruch 16, wobei der Selektor einen Ovonic-Schwellwert-Schalter (OTS) mit einem Chalkogenid-Phasenänderungsmaterial aufweist, das aus der Gruppe ausgewählt ist, die aus AsTeGeSi, AsTeGeSiN, Gete, GeSe und ZnTe besteht.
  25. Speichervorrichtung nach Anspruch 16, die ferner Folgendes aufweist: einen ersten Leiter, der an den Selektor gekoppelt ist; und einen zweiten Leiter, der an das resistive Speicherelement gekoppelt ist; wobei die erste Spannung und die zweite Spannung jeweils über den Selektor angewandt bzw. angelegt werden, der in Serie mit dem resistiven Speicherelement über den ersten und zweiten Leiter gekoppelt ist.
DE102017128948.8A 2017-01-23 2017-12-06 Hoch-Dichte-3D-Vertikaler-ReRAM mit bidirektionalem Schwellwert-Typ-Selektor Withdrawn DE102017128948A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762449528P 2017-01-23 2017-01-23
US62/449,528 2017-01-23
US15/588,422 US20180211703A1 (en) 2017-01-23 2017-05-05 High-density 3d vertical reram with bidirectional threshold-type selector
US15/588,422 2017-05-05

Publications (1)

Publication Number Publication Date
DE102017128948A1 true DE102017128948A1 (de) 2018-07-26

Family

ID=62907101

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017128948.8A Withdrawn DE102017128948A1 (de) 2017-01-23 2017-12-06 Hoch-Dichte-3D-Vertikaler-ReRAM mit bidirektionalem Schwellwert-Typ-Selektor

Country Status (3)

Country Link
US (1) US20180211703A1 (de)
CN (1) CN108346446A (de)
DE (1) DE102017128948A1 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276555B2 (en) * 2016-10-01 2019-04-30 Samsung Electronics Co., Ltd. Method and system for providing a magnetic cell usable in spin transfer torque applications and including a switchable shunting layer
WO2018175973A1 (en) 2017-03-23 2018-09-27 Arizona Board Of Regents On Behalf Of Arizona State University Physical unclonable functions with copper-silicon oxide programmable metallization cells
US10242883B2 (en) * 2017-06-23 2019-03-26 Lam Research Corporation High aspect ratio etch of oxide metal oxide metal stack
US10381411B2 (en) * 2017-12-15 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing conformal wrap around phase change material and method of manufacturing the same
US10797107B2 (en) 2018-02-27 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory device including phase change material layers and method for manufacturing thereof
US10522590B2 (en) * 2018-03-14 2019-12-31 Avalanche Technology, Inc. Magnetic memory incorporating dual selectors
US10381559B1 (en) * 2018-06-07 2019-08-13 Sandisk Technologies Llc Three-dimensional phase change memory array including discrete middle electrodes and methods of making the same
US10381409B1 (en) 2018-06-07 2019-08-13 Sandisk Technologies Llc Three-dimensional phase change memory array including discrete middle electrodes and methods of making the same
US11362140B2 (en) * 2018-06-29 2022-06-14 Intel Corporation Word line with air-gap for non-volatile memories
CN109473411B (zh) * 2018-09-17 2021-08-20 上海音特电子有限公司 一种用于集成电路输入输出引脚过压保护的薄膜材料和使用方法
US10777275B2 (en) * 2018-09-26 2020-09-15 Intel Corporation Reset refresh techniques for self-selecting memory
CN116017987A (zh) * 2018-09-30 2023-04-25 华润微电子控股有限公司 三维铁电电容式非易失性存储器器件及其制造方法
CN109582364B (zh) * 2018-10-29 2020-07-28 华中科技大学 基于忆阻器的精简指令集处理器
KR102649489B1 (ko) 2019-01-11 2024-03-21 삼성전자주식회사 가변 저항 메모리 소자
KR102664403B1 (ko) 2019-02-18 2024-05-09 삼성전자주식회사 반도체 장치 및 이를 제조하는 방법
US10943952B2 (en) * 2019-06-10 2021-03-09 Sandisk Technologies Llc Threshold switch for memory
US10916504B2 (en) * 2019-06-14 2021-02-09 Sandisk Technologies Llc Three-dimensional memory device including electrically conductive layers with molybdenum-containing liners
US11031435B2 (en) * 2019-06-17 2021-06-08 Western Digital Technologies, Inc. Memory device containing ovonic threshold switch material thermal isolation and method of making the same
US11245071B2 (en) * 2019-06-25 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell, method of forming the same, and semiconductor device having the same
US11437571B2 (en) * 2019-06-25 2022-09-06 International Business Machines Corporation Integration of selector on confined phase change memory
US11244722B2 (en) * 2019-09-20 2022-02-08 Arizona Board Of Regents On Behalf Of Arizona State University Programmable interposers for electrically connecting integrated circuits
CN110931636B (zh) * 2019-10-30 2021-07-06 华中科技大学 一种具有新型结构与材料的VOx选通管的制备方法
US11335730B2 (en) 2019-12-03 2022-05-17 International Business Machines Corporation Vertical resistive memory device with embedded selectors
US11145816B2 (en) 2019-12-20 2021-10-12 International Business Machines Corporation Resistive random access memory cells integrated with vertical field effect transistor
US20220302210A1 (en) * 2020-07-22 2022-09-22 Micron Technology, Inc. Memory device and method for manufacturing the same
CN112106201B (zh) * 2020-08-13 2024-01-16 长江先进存储产业创新中心有限责任公司 用于以较低成本形成垂直3d x-point存储器的新颖集成方案
US11588103B2 (en) * 2020-11-25 2023-02-21 International Business Machines Corporation Resistive memory array
JP2022144045A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 セレクタ装置及び半導体記憶装置
CN113439335A (zh) * 2021-05-18 2021-09-24 长江先进存储产业创新中心有限责任公司 三维相变存储器器件及其形成方法
CN113517402B (zh) * 2021-06-18 2022-10-21 复旦大学 双向阈值对称的选通器及其制备方法
WO2023004607A1 (en) * 2021-07-28 2023-02-02 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Phase-change memory devices with selector having defect reduction material and methods for forming the same
TWI819475B (zh) * 2022-01-24 2023-10-21 國立清華大學 三維電阻式記憶體結構
US20230343395A1 (en) * 2022-04-22 2023-10-26 Western Digital Technologies, Inc. Non-volatile memory with concurrent sub-block programming

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270739A (zh) * 2011-05-10 2011-12-07 天津理工大学 一种含有快速开关器件的阻变型存储器单元及其制备方法
CN103178064B (zh) * 2011-12-23 2016-08-03 旺宏电子股份有限公司 具有非捕捉型开关晶体管的存储器装置及其制造方法
US20130320286A1 (en) * 2012-06-05 2013-12-05 Dong-Soo Lee Switching elements and devices, memory devices and methods of manufacturing the same
US20140246741A1 (en) * 2013-03-03 2014-09-04 T3Memory, Inc. Magnetoresistive memory cell and method of manufacturing the same
US9728584B2 (en) * 2013-06-11 2017-08-08 Micron Technology, Inc. Three dimensional memory array with select device
US9620205B2 (en) * 2013-07-10 2017-04-11 Intermolecular, Inc. All around electrode for novel 3D RRAM applications
KR102465966B1 (ko) * 2016-01-27 2022-11-10 삼성전자주식회사 메모리 소자, 및 그 메모리 소자를 포함한 전자 장치
US9741764B1 (en) * 2016-02-22 2017-08-22 Samsung Electronics Co., Ltd. Memory device including ovonic threshold switch adjusting threshold voltage thereof
US9659998B1 (en) * 2016-06-07 2017-05-23 Macronix International Co., Ltd. Memory having an interlayer insulating structure with different thermal resistance
US9887004B2 (en) * 2016-06-28 2018-02-06 Western Digital Technologies, Inc. Bi-directional RRAM decoder-driver

Also Published As

Publication number Publication date
US20180211703A1 (en) 2018-07-26
CN108346446A (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
DE102017128948A1 (de) Hoch-Dichte-3D-Vertikaler-ReRAM mit bidirektionalem Schwellwert-Typ-Selektor
US9472280B2 (en) Vertical cross point reram forming method
US9721653B2 (en) Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
US9653617B2 (en) Multiple junction thin film transistor
US9208873B2 (en) Non-volatile storage system biasing conditions for standby and first read
EP2852977B1 (de) Dreidimensionale nichtflüchtige speicher mit verschachtelten vertikalen auswahlgeräten über- und unterhalb der vertikalen bitlinen
US8199576B2 (en) Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture
US8526237B2 (en) Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof
EP2417598B1 (de) Dreidimensionale matrix wiederprogrammierbarer nichtflüchtiger speicherelemente mit vertikalen bitleitungen und doppel-global-bitleitung-architektur
DE112015001507T5 (de) 3D nicht-flüchtiger Speicher mit Zell-selektierbarer Wort-Leitungs-Entschlüsselung
US9472758B2 (en) High endurance non-volatile storage
WO2013188563A1 (en) Non-volatile memory having 3d array architecture with staircase word lines and vertical bit lines and methods thereof
EP2417600A2 (de) Dreidimensionales array umprogrammierbarer nichtflüchtiger speicherelemente mit vertikalen bitleitungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee