CN113439335A - 三维相变存储器器件及其形成方法 - Google Patents

三维相变存储器器件及其形成方法 Download PDF

Info

Publication number
CN113439335A
CN113439335A CN202180001461.9A CN202180001461A CN113439335A CN 113439335 A CN113439335 A CN 113439335A CN 202180001461 A CN202180001461 A CN 202180001461A CN 113439335 A CN113439335 A CN 113439335A
Authority
CN
China
Prior art keywords
pcm
layer
memory device
selector
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180001461.9A
Other languages
English (en)
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Publication of CN113439335A publication Critical patent/CN113439335A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种三维(3D)存储器器件，包括：堆叠层结构和多个相变存储器(PCM)串。堆叠层结构包括交错的多个字线层和多个电介质层。PCM串中的每一个在第一方向上延伸穿过堆叠层结构，并且包括：局部位线；选择器层，选择器层外接局部位线；以及多个PCM结构，多个PCM结构在垂直于第一方向的第二方向上分别在选择器层与多个字线层之间。

Description

三维相变存储器器件及其形成方法
背景技术
本公开涉及相变存储器(PCM)器件及其制造方法。
通过改进工艺技术、电路设计、编程算法和制造工艺将平面存储器单元缩放到更小的大小。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战并且成本高昂。结果，用于平面存储器单元的存储器密度接近上限。
三维(3D)存储器架构可以解决平面存储器单元中的密度限制。3D存储器架构包括存储器阵列和用于控制去往和来自存储器阵列的信号的外围器件。例如，PCM可以基于电热地加热和淬火相变材料来利用相变材料中的非晶相与晶相的电阻率之间的差异。PCM阵列单元可以在3D中垂直地堆叠，以形成3D PCM。
发明内容
在一个方面中，一种3D存储器器件，包括堆叠层结构和多个PCM串。堆叠层结构包括交错的多个字线层和多个电介质层。PCM串中的每一个在第一方向上延伸穿过堆叠层结构，并且包括：局部位线；选择器层，选择器层外接局部位线；以及多个PCM结构，多个PCM结构在垂直于第一方向的第二方向上分别在选择器层与多个字线层之间。
在另一方面中，一种3D存储器器件，包括：局部位线，局部位线在第一方向上延伸；多条字线，每条字线在垂直于第一方向的第二方向上延伸；以及多个PCM单元，每个PCM单元设置在局部位线与多条字线中的相应的字线的相交处。多个PCM单元中的每一个包括PCM结构以及与PCM结构接触的选择器。
在又一方面中，一种系统，包括被配置为存储数据的3D存储器器件以及耦合到3D存储器器件并且被配置为通过局部位线和多条字线来控制多个PCM单元的操作的存储器控制器。3D存储器器件包括：局部位线，局部位线在第一方向上延伸；多条字线，每条字线在垂直于第一方向的第二方向上延伸；以及多个PCM单元，每个PCM单元设置在局部位线与多条字线中的相应的字线的相交处。多个PCM单元中的每一个包括PCM结构以及与PCM结构接触的选择器。
在再一方面中，公开了一种用于形成3D存储器器件的方法。在衬底上形成堆叠层结构，堆叠层结构包括交错的多个导电层和多个电介质层。形成PCM串，PCM串在第一方向上延伸穿过堆叠层结构，其中，PCM串包括局部位线、选择器层和多个PCM结构，选择器层外接局部位线，多个PCM结构在垂直于第一方向的第二方向上分别在选择器层与多个导电层之间。
附图说明
并入本文并且形成说明书的一部分的附图示出了本公开的方面，并且与描述一起进一步用于解释本公开的原理并且使相关领域的技术人员能够制成和使用本公开。
图1示出了3D交叉点(XPoint)存储器器件的透视图。
图2示出了根据本公开的一些方面的示例性3D PCM器件的截面的平面图。
图3示出了根据本公开的一些方面的示例性3D PCM器件的截面的侧视图。
图4示出了根据本公开的一些方面的另一示例性3D PCM器件的截面的侧视图。
图5示出了根据本公开的一些方面的又一示例性3D PCM器件的截面的侧视图。
图6A-图6C示出了根据本公开的各个方面的各个示例性3D PCM器件的PCM单元阵列布局。
图7A-图7I示出了根据本公开的一些方面的用于形成3D PCM器件的示例性制造工艺。
图8示出了根据本公开的一些方面的用于形成3D PCM器件的示例性方法的流程图。
图9示出了根据本公开的一些方面的具有3D存储器器件的示例性系统的块图。
图10A示出了根据本公开的一些方面的具有3D存储器器件的示例性存储器卡的示图。
图10B示出了根据本公开的一些方面的具有3D存储器器件的示例性固态驱动器(SSD)的示图。
将参考附图描述本公开。
具体实施方式
尽管讨论了具体的构造和布置，但是应当理解，这样做仅仅是出于说明的目的。这样，在不脱离本公开的范围的情况下，可以使用其他构造和布置。此外，本公开也可以用于各种其他应用。如本公开中描述的功能和结构特征可以彼此组合、调整和修改，并且以在附图中未具体描绘的方式，使得这些组合、调整和修改在本公开的范围内。
一般地，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文所用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。另外，术语“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以替代地允许存在不一定明确描述的附加因素，这同样至少部分地取决于上下文。
应当容易理解，在本公开中的“在…上”、“在…上方”和“在…之上”的含义应该以最广泛的方式来解释，使得“在…上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义，并且“在…上方”或“在…之上”不仅意味着“在某物上方”或“在某物之上”的含义，而且还可以包括“在某物上方”或“在某物之上”并且其间不具中间特征或层(即，直接在某物上)的含义。
此外，诸如“在…下面”、“在…下方”、“下部”、“在…上方”、“上部”等的空间相对术语在本文中为了便于描述可以用于描述一个元件或特征与(一个或多个)另一元件或特征的如图中所示的关系。空间相对术语旨在涵盖除了图中描绘的取向之外的在器件使用或操作中的不同取向。装置可以以其他方式定向(旋转90度或在其他取向下)，并且本文所用的空间相对描述词也可以被相应地解释。
如本文所用，术语“衬底”是指一种在其上添加后续材料层的材料。这种衬底本身可以被图案化。添加在衬底的顶部上的材料可以被图案化，或者可以保持不被图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。替代地，衬底可以由诸如玻璃、塑料、或蓝宝石晶片的非导电材料制成。
如本文所用，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层结构或上层结构之上延伸，或者可以具有小于下层结构或上层结构的范围的范围。此外，层可以是均匀或不均匀的连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于处于连续结构的顶表面与底表面之间的或处于连续结构的顶表面和底表面处的任何一对水平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成互连线、和/或过孔触点)以及一个或多个电介质层。
如本文所用，术语“3D存储器器件”是指具有可以垂直地布置在横向定向的衬底上使得存储器单元的数量可以在相对于衬底的垂直方向上按比例增加的存储器单元的半导体器件。如本文所用，术语“垂直/垂直地”意味着垂直于衬底的横向表面。
PCM可以基于电热地加热和淬火相变材料来利用相变材料(例如，硫属化物合金)中的非晶相与晶相的电阻率之间的差异。PCM单元中的相变材料可以位于两个电极之间，并且可以施加电流以在两个相之间重复地切换材料(或其至少一部分，该部分阻挡电流路径)以存储数据。PCM单元可以在3D中垂直地堆叠以形成3D PCM。
3D PCM包括3D交叉点(XPoint)存储器，其结合可堆叠的交叉点数据访问阵列来存储基于体材料特性的电阻的改变(例如，处于高电阻状态或低电阻状态)的数据，所述可堆叠的交叉点数据访问阵列是位可寻址的。例如，图1示出了3D XPoint存储器器件100的透视图。根据一些实施方式，3D XPoint存储器器件100具有无晶体管的交叉点架构，该架构使存储器单元定位在垂直导体的相交处。3D XPoint存储器器件100包括在同一平面中的多条平行的下部位线102以及在同一平面中的位于下部位线102上方的多条平行的上部位线104。3D XPoint存储器器件100还包括在同一平面中垂直地在下部位线102与上部位线104之间的多条平行的字线106。如图1中所示，每条下部位线102和每条上部位线104在平面图(平行于晶片平面)中沿着位线方向横向地延伸，并且每条字线106在平面图中在字线方向上横向地延伸。每条字线106垂直于每条下部位线102和每条上部位线104。
应当注意，图1中包括x轴和y轴以示出晶片平面中的两个正交方向。x方向是字线方向，并且y方向是位线方向。应当注意，图1中还包括z轴，以进一步示出3D XPoint存储器器件100中的部件的空间关系。3D XPoint存储器器件100的衬底(未示出)包括在x-y平面中横向地延伸的两个横向表面：在晶片的正侧上的顶表面，以及在与晶片的正侧相对的背侧上的底表面。z轴垂直于x轴和y轴两者。如本文所用，当衬底在z方向(垂直于x-y平面的垂直方向)上定位在半导体器件(例如，3D XPoint存储器器件100)的最低平面中时，在z方向上相对于半导体器件的衬底来确定半导体器件的一个部件(例如，层或者器件)是在另一部件(例如，层或者器件)“上”、“上方”还是“下方”。在整个本公开中应用用于描述空间关系的相同概念。
如图1中所示，3D XPoint存储器器件100包括多个存储器单元108，每个存储器单元108设置在下部位线102或上部位线104与相应的字线106的相交处。每个存储器单元108具有垂直的方柱形状。每个存储器单元108至少包括垂直地堆叠的PCM元件110和选择器112。每个存储器单元108存储单个数据位，并且可以通过改变施加到相应的选择器112(其代替对晶体管的需求)的电压来被写入和读取。每个存储器单元108由通过与每个存储器单元108接触的顶部导体和底部导体(例如，相应的字线106以及下部位线102或上部位线104)施加的电流单独地访问。3D XPoint存储器器件100中的存储器单元108以存储器阵列布置。
为了形成3D XPoint存储器器件100，通过图案化下部位线102和字线106两者以限定底部柱状存储器单元108，来首先形成下部位线102与字线106之间的底部单元堆叠层中的底部存储器单元108，随后进行顶部单元堆叠层沉积以及上部位线104图案化以限定顶部柱状存储器单元108。每个堆叠层是用两个自对准双图案化(SADP)工艺形成的。进一步的缩放将在顶部上添加更多的堆叠层，以降低制造成本。然而，由于与用于每个堆叠层形成的附加SADP工艺相关联的高成本，成本益处将减少。
为了解决上述问题中的一个或多个，本公开介绍了具有较低制造成本的3D PCM器件的新颖架构。在本文公开的架构中，横向字线可以全部一起形成，例如，通过替换牺牲层，并且局部位线可以全部垂直地垂直于字线而形成，其中，全局位线连接不同区域中的局部位线。PCM结构可以形成在字线的凹陷中，而选择器层由于其绝缘体特性可以沉积为连续层。结果，在本文公开的架构中，可以消除SADP工艺，并且可以避免不同单元堆叠层之间的未对准。此外，不需要附加的光刻工艺来垂直地按比例放大字线。因此，与常规3D XPoint存储器器件相比，本文公开的3D PCM器件可以提供更灵活的缩放和成本降低。
图2示出了根据本公开的一些方面的示例性3D PCM器件200的截面的平面图。如图2中所示，3D PCM器件200可以包括PCM串202的阵列以及多个缝隙结构204。每个PCM串202在平面图中可以具有圆形形状。应当理解，PCM串202在平面图中的形状不限于圆形，并且可以是任何其他形状，例如矩形、正方形、椭圆形等。缝隙结构204可以在x方向上横向地延伸，以在y方向上将3D PCM器件200划分为多个区域，例如块、指、页等，多个区域中的每一个包括多个PCM串202。每个区域可以对应于用于3D PCM器件200的存储器操作(例如，不同示例中的读取、编程(写入)、或擦除)的最小单元。在一些实施方式中，3D PCM器件200的字线在x方向上横向地延伸，并且3D PCM器件200的位线在垂直于x方向的y方向上横向地延伸。也就是说，在本公开中，x方向可以对应于字线方向，并且y方向可以对应于位线方向。
图3示出了根据本公开的一些方面的示例性3D PCM器件300的截面的侧视图。在一些实施方式中，3D PCM器件300是图2中的3D PCM器件200的示例，并且3D PCM器件300的截面沿着图2中的3D PCM器件200的AA平面。如图3中所示，3D PCM器件300可以包括衬底301，衬底301可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)、绝缘体上锗(GOI)或者任何其他合适的材料。在一些实施方式中，衬底301是通过研磨、湿法/干法蚀刻、化学机械抛光(CMP)或其任何组合减薄的减薄衬底(例如，半导体层)。
在一些实施方式中，一个或多个外围器件(未示出)形成在衬底301上和/或衬底301中。外围器件可以包括用于促进3D PCM器件300的操作的任何合适的数字、模拟和/或混合信号外围电路。例如，外围器件可以包括数据缓冲器、解码器(例如，行解码器和列解码器)、感测放大器、驱动器、电荷泵、电流或电压参考或电路的任何有源或无源部件(例如，晶体管、二极管、电阻器或电容器)中的一个或多个。
如图3中所示，3D PCM器件300还可以包括形成在衬底301上的存储器阵列器件，例如，PCM串303的阵列。如本文所用，当衬底(例如，衬底301)在z方向(垂直方向)上定位在半导体器件(例如，3D PCM器件300)的最低平面中时，在z方向上相对于半导体器件的衬底来确定半导体器件的一个部件(例如，层或者器件)是在另一部件(例如，层或者器件)“上”、“上方”还是“下方”。在整个本公开中应用用于描述空间关系的相同概念。
在一些实施方式中，3D PCM器件300的PCM单元311垂直地堆叠，并且提供在每个PCM串303中。也就是说，每个PCM串303可以包括多个垂直地堆叠的PCM单元311。如图4中所示，PCM串303可以在z方向(垂直方向)上延伸穿过交错的导电层304和电介质层306(本文中又被称为“导电/电介质层对”)。交错的导电层304和电介质层306在本文中又被称为堆叠层结构302。堆叠层结构302中的导电/电介质层对的数量可以设置3D PCM器件300中的PCM单元311的数量。堆叠层结构302中的导电层304和电介质层306可以在垂直方向上交替。换句话说，除了在堆叠层结构302的顶部和底部处的层之外，每个导电层304可以在两侧上由两个电介质层306邻接，并且每个电介质层306可以在两侧上由两个导电层304邻接。导电层304可以均具有相同的厚度或具有不同的厚度。类似地，电介质层306可以均具有相同的厚度或具有不同的厚度。导电层304可以包括导电材料，导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅(polysilicon)、掺杂硅、硅化物或其任何组合。电介质层306可以包括电介质材料，电介质材料包括但不限于氧化硅、氮化硅、氮氧化硅或其任何组合。
每个导电层304可以横向地延伸(例如，在x方向/字线方向上)，并且包括3D PCM器件300的一条或多条字线。因此，导电层304在本文中又被称为字线层304。也就是说，堆叠层结构302可以包括交错的字线层304和电介质层306。在一些实施方式中，3D PCM器件300包括多个缝隙结构(图3中未示出，例如，图2中的204)，缝隙结构中的每一个填充有一种或多种电介质材料，并且在z方向上延伸穿过堆叠层结构302，以将每个字线层304分离为多条字线。也就是说，每个字线层304可以包括由缝隙结构(例如，图2中的204)分离的多条字线，使得每个区域可以包括字线中的相应的字线。根据一些实施方式，如图3中所示，字线层304(以及其中的字线)彼此平行并且平行于衬底301的顶表面。在一些实施方式中，字线层304的边缘在3D PCM器件300的一侧或多侧处错开，以限定用于着陆在字线触点上的一个或多个阶梯结构(未示出)。
如图3中所示，每个PCM串303可以在衬底301上方垂直地延伸穿过堆叠层结构302。在一些实施方式中，PCM串303包括孔，局部位线308和选择器层310形成在孔中。局部位线308可以包括导电材料，导电材料包括但不限于W、Co、Cu、Al、掺杂多晶硅、硅化物或其任何组合。在一个示例中，局部位线308可以包括金属，例如，W。因此，3D PCM器件300可以包括平行的局部位线308的阵列，每条局部位线308在z方向上垂直地延伸。与其中位线102/104和字线106全部横向地延伸并且彼此平行的3D XPoint存储器器件100不同，在3D PCM器件300中，局部位线308垂直于字线层304中的字线。
如图3中所示，选择器层310可以是沿着PCM串303的孔的侧壁和底表面形成的连续层。也就是说，在一些实施方式中，选择器层310外接局部位线308。选择器层310的在PCM串303的孔的底表面上的部分还可以将局部位线308与衬底301分离，以提供绝缘。根据一些实施方式，在平面图中，局部位线308的截面具有圆形形状，并且选择器层310的截面具有外接局部位线308的圆形形状的环形形状。选择器层310可以包括阈值开关材料，在施加高于阈值电压的外部偏置电压时，阈值开关材料表现出电阻开关行为。在一些实施方式中，阈值开关材料包括双向阈值开关(OTS)材料，例如碲化锌(ZnTe)、碲化锗(GeTe)、氧化铌(NbO)或碲化硅砷(SiAsTe)，在施加高于阈值电压的外部偏置电压时，双向阈值开关材料表现出依赖场的易失性电阻开关行为(又称为“OTS现象”)。在一些实施方式中，阈值开关材料包括金属丝阈值开关(MFTS)材料，例如，用于供应金属离子的金属离子储存器，金属离子例如银(Ag)、铜(Cu)、硫化银(AgS)、硫化铜(CuS)、硒化银(AgSe)、硒化铜(CuSe)，其与固体电解质接触，固体电解质例如硒化锗(GeSe)、硫化锗(GeS)、硒化银(AgSe)、硫化银(AgS)或碲化铜(CuTe)。
在一些实施方式中，每个PCM串303还包括在x方向和/或y方向上分别横向地在选择器层310与字线层304之间的多个PCM结构312。根据一些实施方式，如图3中所示，每个PCM结构312从PCM串303的孔的侧壁凹陷到相应的字线层304中。在一些实施方式中，如字线层304，PCM结构312也在z方向上由电介质层306分离。如图3中所示，分离的PCM结构312可以与每个PCM串303中的连续选择器层310接触。根据一些实施方式，每个PCM结构312外接选择器层310。例如，在平面图中，选择器层310的截面可以具有环形形状，并且PCM结构312的截面也可以具有外接选择器层310的环形形状的环形形状。在本公开中，选择器层310的与PCM结构312接触的部分可以被视为PCM单元311的选择器313。也就是说，选择器层310可以包括分别与PCM结构312接触的多个选择器313。每个选择器313可以是连续选择器层310的部分。每个PCM结构312可以在x方向和/或y方向上形成在字线层304的相应的字线与相应的选择器313之间。
如上文描述的，每个PCM串303可以包括在z方向上堆叠的多个PCM单元311。在一些实施方式中，每个PCM单元311包括PCM结构312和与PCM结构312接触的选择器313(即，选择器层310的与相应的PCM结构312接触的部分)。根据一些实施方式，如图3中所示，PCM串303的每个PCM单元311设置在PCM串303的局部位线308与字线层304的相应的字线的相交处。在一些实施方式中，如图3中所示，每个PCM结构312包括与选择器层310中的相应的选择器313和字线层304中的相应的字线接触的PCM元件316。PCM元件316可以包括相变材料。相变材料可以包括基于硫属化物的合金(硫属化物玻璃)，例如碲化锗锑(GeSbTe或GST)合金或者任何其他合适的相变材料。PCM元件316可以基于电热地加热和淬火相变材料来利用相变材料中的非晶相与晶相的电阻率之间的差异。可以施加电流以在两个相之间重复地切换PCM元件316的相变材料(或其至少一部分，该部分阻挡电流路径)以存储数据。单个数据位可以存储在每个PCM单元311中，并且单个数据位可以通过改变施加到相应的选择器313的电压来写入或读取。
应当理解，PCM结构312可以包括附加部件，例如，一个或多个电极。在一个示例中，如图4中所示，3D PCM器件400可以包括每个PCM结构312中的电极402。电极402可以在x方向和/或y方向上横向地在PCM元件316与字线层304之间并且与PCM元件316和字线层304接触。也就是说，PCM元件316可以通过电极402与字线层304分离。尽管未示出，但是在一些实施方式中，电极402可以在x方向和/或y方向上横向地在PCM元件316与选择器层310之间并且与PCM元件316和选择器层310接触，以将PCM元件316与选择器层310分离。在另一示例中，如图5中所示，3D PCM器件500可以包括每个PCM结构312中的两个电极402和502。电极402可以在x方向和/或y方向上横向地在PCM元件316与字线层304之间并且与PCM元件316和字线层304接触，并且电极502可以在x方向和/或y方向上横向地在PCM元件316与选择器层310之间并且与PCM元件316和选择器层310接触。也就是说，PCM元件316可以分别通过电极402和电极502与字线层304和选择器层310分离。电极402和502可以包括导电材料，导电材料包括但不限于W、Co、Cu、Al、碳、掺杂多晶硅、硅化物或其任何组合。在一个示例中，电极402和502中的每一个可以包括碳，例如，无定形碳(a-C)。电极402和502可以在PCM元件316的表面与字线层304之间并且还在PCM元件316的表面与选择器层310之间提供更好的接触。例如，可以通过实施电极402和/或502来实现显著降低的接触电阻和改进的电或热性能。
如图3-图5中所示，3D PCM器件300、400和500还可以包括在y方向(例如，位线方向)上延伸并且与多条局部位线308接触的全局位线318。也就是说，全局位线318可以垂直于局部位线308，但是与字线层304中的字线平行。全局位线318可以包括导电材料，导电材料包括但不限于W、Co、Cu、Al、掺杂多晶硅、硅化物或其任何组合。在一个示例中，全局位线318可以包括金属，例如，W。
图9示出了根据本公开的一些方面的具有3D存储器器件的示例性系统900的块图。系统900可以是移动电话、台式计算机、膝上型计算机、平板计算机、车辆计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(VR)设备、增强现实(AR)设备或者其中具有储存器的任何其他合适的电子设备。如图9中所示，系统900可以包括主机908和存储系统902，存储系统902具有一个或多个3D存储器器件904和存储器控制器906。主机908可以是电子设备的处理器(例如，中央处理单元(CPU))或者片上系统(SoC)(例如，应用处理器(AP))。主机908可以被配置为将数据发送到3D存储器器件904或从3D存储器器件904接收数据。
3D存储器器件904可以是本文公开的任何3D存储器器件，例如图3-图5中所示的3DPCM器件300、400和500。与本公开的范围一致，提供了3D PCM器件300、400和500的新颖架构，以降低制造成本。结果，与常规3D XPoint存储器器件相比，本文公开的3D PCM器件可以提供更灵活的缩放和成本降低。
根据一些实施方式，存储器控制器906(又被称为控制器电路)耦合到3D存储器器件904和主机908，并且被配置为控制3D存储器器件904。例如，存储器控制器906可以被配置为通过局部位线308和字线层304的字线来控制PCM单元311的操作。存储器控制器906可以管理存储在3D存储器器件904中的数据，并且与主机908通信。在一些实施方式中，存储器控制器906被设计为用于在低占空比环境中操作，如安全数字(SD)卡、紧凑型闪存(CF)卡、通用串行总线(USB)闪存驱动器、或用于在诸如个人计算器、数字相机、移动电话等的电子设备中使用的其他介质。在一些实施方式中，存储器控制器906被设计为用于在高占空比环境SSD或嵌入式多媒体卡(eMMC)中操作，SSD或eMMC用作诸如智能电话、平板计算机、膝上型计算机等的移动设备的数据储存器以及企业存储阵列。存储器控制器906可以被配置为控制3D存储器器件904的操作，例如读取、擦除和编程操作。存储器控制器906还可以被配置为管理关于存储在或要存储在3D存储器器件904中的数据的各种功能，包括但不限于坏块管理、垃圾收集、逻辑到物理地址转换、损耗均衡等。在一些实施方式中，存储器控制器906还被配置为处理关于从3D存储器器件904读取的或者被写入到3D存储器器件904的数据的纠错码(ECC)。存储器控制器906还可以执行任何其他合适的功能，例如，格式化3D存储器器件904。存储器控制器906可以根据特定通信协议与外部设备(例如，主机908)通信。例如，存储器控制器906可以通过各种接口协议中的至少一种与外部设备通信，接口协议例如USB协议、MMC协议、外围部件互连(PCI)协议、PCI高速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子设备(IDE)协议、Firewire协议等。
存储器控制器906和一个或多个3D存储器器件904可以集成到各种类型的存储设备中，例如，包括在相同封装(例如，通用闪存存储(UFS)封装或eMMC封装)中。也就是说，存储器系统902可以实施并且封装到不同类型的终端电子产品中。在如图10A中所示的一个示例中，存储器控制器906和单个3D存储器器件904可以集成到存储器卡1002中。存储器卡1002可以包括PC卡(PCMCIA，个人计算机存储器卡国际协会)、CF卡、智能媒体(SM)卡、存储器棒、多媒体卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD、SDHC)、UFS等。存储器卡1002还可以包括将存储器卡1002与主机(例如，图9中的主机908)电耦合的存储器卡连接器1004。在如图10B中所示的另一示例中，存储器控制器906和多个3D存储器器件904可以集成到SSD 1006中。SSD 1006还可以包括将SSD 1006与主机(例如，图9中的主机908)电耦合的SSD连接器1008。在一些实施方式中，SSD 1006的存储容量和/或操作速度大于存储器卡1002的存储容量和/或操作速度。
图6A-图6C示出了根据本公开的各个方面的各个示例性3D PCM器件600、601和603的PCM单元阵列布局。如图6A中所示，3D PCM器件600可以包括多个PCM串602(对应于图2中的PCM串202和图3-图5中的PCM串303)以及多个缝隙结构604(例如，对应于图2中的缝隙结构204)，每个缝隙结构604在x方向(例如，字线方向)上延伸，以将3D PCM器件600划分为多个指606(又被称为页)。如上文描述的，每个缝隙结构604还可以在z方向上延伸，以将每个字线层304划分为分离的字线。换句话说，通过例如施加相应的字线电压，相应的指606中的每条字线可以被单独地寻址和控制。在一些实施方式中，PCM串602以错开的布置放置，而非以直列布置放置。这可以增加3D PCM器件600的存储器密度，或者具有包括在临界点处的热耗散的热考虑，因此增强了性能和可靠性。
如图6A中所示，3D PCM器件600还可以包括多条全局位线608(对应于图3-图5中的全局位线318)，每条全局位线608在y方向(例如，位线方向)上延伸。在如图6A中所示的一些实施方式中，每条全局位线608电连接到不同指606中的多个PCM串602；但是在每个指606中，每条全局位线608电连接到仅一个PCM串602。例如，尽管每条全局位线608可能与每个指606中的两个PCM串602重叠，但是全局位线608可以与仅一个PCM串602的局部位线610(例如，对应于图3-图5中的局部位线308)接触，如图6A中所示。也就是说，根据一些实施方式，一个指606中的每条局部位线610通过相应的全局位线608电连接到不同指606中(而非同一指606中)的另一局部位线610。在一些实施方式中，同一指606中的每条局部位线610电连接到不同的全局位线608。结果，全局位线608的数量可以与每个指606中的PCM串602的数量相同。与字线类似，例如通过施加相应的位线电压，每条全局位线608可以被单独地寻址和控制。
在一些实施方式中，为了在任何合适的存储器操作(例如，读取、写入、或擦除)中选择具体的PCM单元(在图6A中的虚线圆中)，将电连接到选定PCM单元的选定全局位线608偏置在Vhh的位线电压，而将未选定全局位线608偏置在0V的位线电压。结果，与选定全局位线608接触的不同指606中的局部位线610也可以被偏置在Vhh。另一方面，根据一些实施方式，将电连接到选定PCM单元的选定字线偏置在Vll的字线电压，而将不同字线层中(例如，在z方向上在不同的层级处)的未选定字线或同一字线层中(例如，与选定字线在同一层级处)但是不同指606中的未选定字线偏置在0V的字线电压。结果，在选定字线与选定全局位线608之间，仅一个PCM单元(在图6A中的虚线圆中)被偏置在Vhh+Vll的电压，并且因此该PCM单元变为选定PCM单元。相反，其他PCM单元被偏置在Vhh、Vll或0V电压，因此未被选定。
应当理解，在不同示例中，每个指606中的PCM串602的数量和全局位线608的数量可以变化。例如，如图6A中所示，每个指606可以包括电连接到10条全局位线608的10个PCM串602，并且每个PCM串602可以与两条全局位线608重叠。在如图6B中所示的另一示例中，3DPCM器件601可以包括在每个指606中的12个PCM串602，12个PCM串602分别电连接到12条全局位线608，并且每个PCM串602可以与三条全局位线608重叠。在如图6C中所示的又一示例中，3D PCM器件603包括每个指606中的16个PCM串602，16个PCM串602分别电连接到16条全局位线608，并且每个PCM串602可以与四条全局位线608重叠。然而，根据一些实施方式，在3D PCM器件600、601和603中的每一个中，每条全局位线608电连接到每个指606中的单独的局部位线610以及在多个指606中的多条局部位线610。
图7A-图7I示出了根据本公开的一些实施方式的用于形成3D PCM器件的示例性制造工艺。图8示出了根据本公开的一些实施方式的用于形成3D PCM器件的示例性方法800的流程图。图7A-图7I以及图8中描绘的3D PCM器件的示例包括图3-图5中描绘的3D PCM器件300、400和500。将一起描述图7A-图7I和图8。应当理解，方法800中所示的操作不是穷举的，并且在所示操作中的任何操作之前、之后或之间也可以执行其他操作。此外，一些操作可以同时地执行，或者以与图8中所示的不同的顺序执行。
在一些实施方式中，为了形成3D存储器器件，在衬底上形成包括交错的多个导电层和多个电介质层的堆叠层结构，并且形成在垂直方向上延伸穿过堆叠层结构的PCM串。PCM串可以包括局部位线、外接局部位线的选择器层以及在横向方向上分别在选择器层与多个导电层之间的多个PCM结构。
参考图8，方法800在操作802处开始，在操作802中，在衬底上交替地沉积多个牺牲层和多个电介质层。如图7A中所示，在衬底702上交替地沉积电介质层708和牺牲层706，以形成牺牲堆叠层704。电介质层708可以包括任何合适的电介质材料，例如氧化硅、氮化硅、氮氧化硅或者高介电常数(高k)电介质，并且牺牲层706可以包括不同于电介质层708的任何合适的材料。在一个示例中，每个电介质层708可以包括氧化硅层，并且每个牺牲层706可以包括氮化硅层。在另一示例中，每个电介质层708可以包括氮化硅层，并且每个牺牲层706可以包括多晶硅层。牺牲堆叠层704可以使用一个或多个薄膜沉积工艺形成，一个或多个薄膜沉积工艺包括但不限于化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、电镀、化学镀、任何其他合适的沉积工艺或其任何组合。
尽管未示出，但是可以在牺牲堆叠层704的边缘上形成阶梯结构。阶梯结构可以通过朝向衬底702对牺牲堆叠层704的每对电介质层708和牺牲层706执行多个所谓的“修整-蚀刻”循环来形成。由于施加到电介质层708和牺牲层706的对的重复修整-蚀刻循环，牺牲堆叠层704可以具有阶梯结构中的电介质层708和牺牲层706的一个或多个倾斜边缘。
方法800进行至操作804，如图8中所示，在操作804中，蚀刻在垂直方向上延伸穿过多个牺牲层和多个电介质层的孔。如图7B中所示，每个孔710是垂直地延伸穿过牺牲堆叠层704的交错的电介质层708和牺牲层706的开口，开口停止在衬底702处。在一些实施方式中，形成多个孔710，使得每个孔710变为用于在后续工艺中形成单独的PCM串的位置。在一些实施方式中，用于形成孔710的制造工艺包括湿法蚀刻和/或干法蚀刻，例如，深RIE(DRIE)。根据一些实施方式，沟道孔的蚀刻继续，直到被衬底702停止。应当理解，根据具体的蚀刻选择性，一个或多个孔710可以进一步延伸到衬底702中达到一定程度。
方法800进行至操作806，如图8中所示，在操作806中，通过孔用多个PCM结构中的相应的PCM结构替换多个牺牲层中的每一个的部分。在一些实施方式中，为了用相应的PCM结构替换每个牺牲层的部分，通过孔回蚀多个牺牲层，以形成多个凹陷，并且通过孔分别在多个凹陷中形成多个PCM元件。为了形成多个PCM元件，可以沿着孔的侧壁在多个凹陷中沉积PCM层，并且可以回蚀PCM层，以去除PCM层的沿着孔的侧壁的部分。在一些实施方式中，为了用相应的PCM结构替换每个牺牲层的部分，在形成多个PCM元件之前，通过孔分别在多个凹陷中形成多个电极。在一些实施方式中，为了用相应的PCM结构替换每个牺牲层的部分，在形成多个PCM元件之后，通过孔分别在多个凹陷中形成多个电极。PCM元件可以包括相变材料，并且电极可以包括碳。
如图7C中所示，通过孔710用相应的PCM元件712替换每个牺牲层706的部分。可以使用干法蚀刻和/或湿法蚀刻回蚀牺牲层706，以形成凹陷。可以将相对于电介质层708和衬底702对牺牲层706具有高选择性(例如，大于5)的湿法蚀刻剂施加到孔710中，以蚀刻牺牲层706。可以控制蚀刻速率和/或蚀刻时间，以部分地蚀刻牺牲层706，以形成凹陷。在一些实施方式中，然后使用一个或多个薄膜沉积工艺(包括但不限于CVD、PVD、ALD、任何其他合适的沉积工艺或其任何组合)通过孔710将PCM层(例如，相变材料层(例如，基于硫属化物的合金))沉积到凹陷中，并且沿着孔710的侧壁沉积该PCM层。然后，可以使用干法蚀刻和/或湿法蚀刻回蚀PCM层，以去除PCM层的沿着孔710的侧壁的部分。结果，PCM层的在凹陷中的剩余部分可以变为凹陷中的单独的PCM元件712，其替换牺牲层706的部分。
如图7D中所示，在一些实施方式中，在形成PCM元件712之前，通过孔710分别在凹陷中形成多个电极714。例如，通过使用一个或多个薄膜沉积工艺(包括但不限于CVD、PVD、ALD、任何其他合适的沉积工艺或其任何组合)将导电材料(例如，碳)沉积到凹陷中来首先形成电极714。然后，可以在电极714之上沉积PCM元件712。结果，可以用PCM元件712和电极714替换牺牲层706的部分。
如图7E中所示，在一些实施方式中，在形成PCM元件712之后，还通过孔710分别在凹陷中形成多个电极716。例如，通过使用一个或多个薄膜沉积工艺(包括但不限于CVD、PVD、ALD、任何其他合适的沉积工艺或其任何组合)将导电材料(例如，碳)沉积到凹陷中及PCM元件712之上来形成电极716。结果，可以用PCM元件712以及电极714和716替换牺牲层706的部分。然而，可以用包括PCM元件712并且可选地包括电极714和/或电极716的PCM结构替换牺牲层706的部分。为了便于说明，在后续工艺中仅示出PCM元件712，而未示出电极714和716。
方法800进行至操作808，如图8所示，在操作808中，沿着孔的侧壁和底表面沉积选择器层。选择器层可以包括阈值开关材料。如图7F中所示，沿着孔710的侧壁和底表面沉积选择器层718，使得选择器层718与凹陷的PCM元件712接触。可以通过使用一个或多个薄膜沉积工艺(包括但不限于CVD、PVD、ALD、任何其他合适的沉积工艺或其任何组合)将阈值开关材料层沉积到孔710中来形成选择器层718。可以使用共形沉积技术(例如，CVD或ALD)执行沉积，以沿着孔710的侧壁和底表面部分地填充孔710。在一个示例中，可以沉积OTS材料层(例如ZnTe、GeTe、NbO或SiAiTe)作为选择器层718。在另一示例中，可以沉积包括Ag、Cu、AgS、CuS、AgSe、CuSe或其任何组合的金属离子储存器层以及包括GeSe、GeS、AgSe、AgS、CuTe或其任何组合的固体电解质层作为选择器层718。
方法800进行至操作810，如图8所示，在操作810中，在孔中的选择器层之上沉积局部位线。如图7G中所示，在孔710中的选择器层718(例如，图7F中所示)之上沉积局部位线720。可以使用一个或多个薄膜沉积工艺(包括但不限于CVD、PVD、ALD、任何其他合适的沉积工艺或其任何组合)在选择器层718之上沉积导电材料(例如，W)，以填充孔710，随后进行CMP工艺，以形成局部位线720。
方法800进行至操作812，如图8中所示，在操作812中，蚀刻在垂直方向上延伸穿过多个牺牲层和多个电介质层的缝隙。与孔710类似，可以使用干法蚀刻和/或湿法蚀刻(例如，DRIE)形成垂直地穿过牺牲堆叠层704的交错的牺牲层706和电介质层708的缝隙开口(未示出)。
方法800进行至操作814，如图8中所示，在操作814中，通过缝隙分别用多个导电层替换多个牺牲层。如图7H中所示，去除牺牲层706(例如，图7G中所示)，以形成电介质层708之间的多个凹陷722。在一些实施方式中，通过缝隙施加相对于电介质层708和PCM元件712对牺牲层706具有高选择性(例如，高于5)的湿法蚀刻剂，以蚀刻掉牺牲层706。如图7I中所示，将导电层726沉积到电介质层708之间的凹陷722(例如，如图7H中所示)中。在一些实施方式中，使用一个或多个薄膜沉积工艺(包括但不限于CVD、PVD、ALD、任何其他合适的沉积工艺或其任何组合)通过缝隙沉积导电材料(例如，W)，以填充凹陷722。结果，可以形成包括交错的导电层726和电介质层708的存储器堆叠层724，以替换牺牲堆叠层704(例如，如图7G中所示)。
应当理解，尽管未示出，但是在一些示例中，可以在形成孔710之前首先形成存储器堆叠层724。例如，可以在衬底702上交替地沉积导电层726和电介质层708，以形成存储器堆叠层724，然后可以蚀刻穿过存储器堆叠层724的交错的导电层726和电介质层708的孔710，这与牺牲堆叠层704相反。PCM结构可以回陷到导电层726中，以替换导电层的部分，而非替换牺牲层706的部分。也可以省略用导电层726替换牺牲层706。
根据本公开的一个方面，一种3D存储器器件，包括堆叠层结构和多个PCM串。堆叠层结构包括交错的多个字线层和多个电介质层。PCM串中的每一个在第一方向上延伸穿过堆叠层结构，并且包括：局部位线；选择器层，选择器层外接局部位线；以及多个PCM结构，多个PCM结构在垂直于第一方向的第二方向上分别在选择器层与多个字线层之间。
在一些实施方式中，选择器层是与多个PCM结构接触的连续层。
在一些实施方式中，选择器层包括阈值开关材料。
在一些实施方式中，多个PCM结构在第一方向上由多个电介质层分离。
在一些实施方式中，多个PCM结构中的每一个包括PCM元件。
在一些实施方式中，多个PCM结构中的每一个还包括一个或多个电极。
在一些实施方式中，一个或多个电极包括两个电极，并且PCM元件在第二方向上在每个PCM结构中的两个电极之间。
在一些实施方式中，PCM元件包括相变材料，并且电极包括碳。
在一些实施方式中，每个PCM串包括多个PCM单元，并且多个PCM单元中的每一个包括多个PCM结构中的相应的PCM结构，以及选择器层的与相应的PCM结构接触的部分。
在一些实施方式中，3D存储器器件还包括全局位线，全局位线在第二方向上延伸并且与多条局部位线接触。
在一些实施方式中，3D存储器器件还包括缝隙结构，缝隙结构在第一方向上延伸穿过堆叠层结构，以将多个字线层中的每一个分离为多条字线。
根据本公开的另一方面，一种3D存储器器件，包括：局部位线，局部位线在第一方向上延伸；多条字线，每条字线在垂直于第一方向的第二方向上延伸；以及多个PCM单元，每个PCM单元设置在局部位线与多条字线中的相应的字线的相交处。多个PCM单元中的每一个包括PCM结构以及与PCM结构接触的选择器。
在一些实施方式中，选择器是外接局部位线的连续选择器层的部分。
在一些实施方式中，PCM结构外接选择器层。
在一些实施方式中，PCM结构在第二方向上在相应的字线与选择器之间。
在一些实施方式中，PCM结构包括PCM元件。
在一些实施方式中，PCM结构还包括一个或多个电极。
在一些实施方式中，一个或多个电极包括两个电极，并且PCM元件在第二方向上在两个电极之间。
在一些实施方式中，3D存储器器件，还包括全局位线，全局位线在第二方向上延伸并且与局部位线接触。
根据本公开的又一方面，一种系统，包括被配置为存储数据的3D存储器器件以及耦合到3D存储器器件并且被配置为通过局部位线和多条字线来控制多个PCM单元的操作的存储器控制器。3D存储器器件包括：局部位线，局部位线在第一方向上延伸；多条字线，每条字线在垂直于第一方向的第二方向上延伸；以及多个PCM单元，每个PCM单元设置在局部位线与多条字线中的相应的字线的相交处。多个PCM单元中的每一个包括PCM结构以及与PCM结构接触的选择器。
根据本公开的再一方面，公开了一种用于形成3D存储器器件的方法。在衬底上形成堆叠层结构，堆叠层结构包括交错的多个导电层和多个电介质层。形成PCM串，PCM串在第一方向上延伸穿过堆叠层结构，其中，PCM串包括局部位线、选择器层和多个PCM结构，选择器层外接局部位线，多个PCM结构在垂直于第一方向的第二方向上分别在选择器层与多个导电层之间。
在一些实施方式中，为了形成堆叠层结构，在衬底上交替地沉积多个牺牲层和多个电介质层，蚀刻在第一方向上延伸穿过多个牺牲层和多个电介质层的缝隙，并且通过缝隙用多个导电层分别替换多个牺牲层。
在一些实施方式中，为了形成PCM串，蚀刻在第一方向上延伸穿过多个牺牲层和多个电介质层的孔，通过孔用多个PCM结构中的相应的PCM结构替换多个牺牲层中的每一个的部分，沿着孔的侧壁和底表面沉积选择器层，在孔中的选择器层之上沉积局部位线。
在一些实施方式中，为了用相应的PCM结构替换每个牺牲层的部分，通过孔回蚀多个牺牲层，以形成多个凹陷，并且通过孔分别在多个凹陷中形成多个PCM元件。
在一些实施方式中，为了形成多个PCM元件，在多个凹陷中并且沿着孔的侧壁沉积PCM层，并且回蚀PCM层，以去除PCM层的沿着孔的侧壁的部分。
在一些实施方式中，为了用相应的PCM结构替换每个牺牲层的部分，在形成多个PCM元件之前，通过孔分别在多个凹陷中形成多个电极。
在一些实施方式中，为了用相应的PCM结构替换每个牺牲层的部分，在形成多个PCM元件之后，通过孔分别在多个凹陷中形成多个电极。
在一些实施方式中，PCM元件包括相变材料，并且电极包括碳。
在一些实施方式中，选择器层包括阈值开关材料。
在一些实施方式中，形成全局位线，全局位线在第二方向上延伸并且与局部位线接触。
具体实施方式的前述描述将如此揭示本公开的一般性质，使得其他人可以通过应用本领域的技术内的知识而在不进行过度实验的情况下并且在不脱离本公开的一般概念的情况下容易地修改和/或调整这些具体实施方式的各种应用。因此，基于本文所呈现的教导和指导，此类调整和修改旨在处于所公开的实施方式的等同物的含义和范围内。应当理解，本文的措辞或术语是为了描述而非限制的目的，使得本说明书的术语或措辞由技术人员根据教导和指导来解释。
可以容易地修改具体实施方式的前述描述和/或使其适应于各种应用。因此，基于本文呈现的教导和指导，这种适应和修改旨在处于所公开的实施方式的等同物的含义和范围内。
本公开的广度和范围不应由上述示例性实施方式中的任一个来限制，而应仅根据所附权利要求及其等同物来限定。

Claims (30)

1.一种三维(3D)存储器器件，包括：
堆叠层结构，所述堆叠层结构包括交错的多个字线层和多个电介质层；以及
多个相变存储器(PCM)串，所述PCM串中的每一个在第一方向上延伸穿过所述堆叠层结构，并且包括：
局部位线；
选择器层，所述选择器层外接所述局部位线；以及
多个PCM结构，所述多个PCM结构在垂直于所述第一方向的第二方向上分别在所述选择器层与所述多个字线层之间。
2.根据权利要求1所述的3D存储器器件，其中，所述选择器层是与所述多个PCM结构接触的连续层。
3.根据权利要求1或2所述的3D存储器器件，其中，所述选择器层包括阈值开关材料。
4.根据权利要求1-3中的任何一项所述的3D存储器器件，其中，所述多个PCM结构在所述第一方向上由所述多个电介质层分离。
5.根据权利要求1-4中的任何一项所述的3D存储器器件，其中，所述多个PCM结构中的每一个包括PCM元件。
6.根据权利要求5所述的3D存储器器件，其中，所述多个PCM结构中的每一个还包括一个或多个电极。
7.根据权利要求6所述的3D存储器器件，其中，所述一个或多个电极包括两个电极，并且所述PCM元件在所述第二方向上在每个PCM结构中的所述两个电极之间。
8.根据权利要求6或7所述的3D存储器器件，其中，所述PCM元件包括相变材料，并且所述电极包括碳。
9.根据权利要求1-8中的任何一项所述的3D存储器器件，其中，每个PCM串包括多个PCM单元，所述多个PCM单元中的每一个包括：
所述多个PCM结构中的相应的PCM结构；以及
所述选择器层的与所述相应的PCM结构接触的部分。
10.根据权利要求1-9中的任何一项所述的3D存储器器件，还包括全局位线，所述全局位线在所述第二方向上延伸并且与所述多条局部位线接触。
11.根据权利要求1-10中的任何一项所述的3D存储器器件，还包括缝隙结构，所述缝隙结构在所述第一方向上延伸穿过所述堆叠层结构，以将所述多个字线层中的每一个分离为多条字线。
12.一种三维(3D)存储器器件，包括：
局部位线，所述局部位线在第一方向上延伸；
多条字线，每条字线在垂直于所述第一方向的第二方向上延伸；以及
多个相变存储器(PCM)单元，每个相变存储器单元设置在所述局部位线与所述多条字线中的相应的字线的相交处，
其中，所述多个PCM单元中的每一个包括PCM结构以及与所述PCM结构接触的选择器。
13.根据权利要求12所述的3D存储器器件，其中，所述选择器是外接所述局部位线的连续选择器层的部分。
14.根据权利要求13所述的3D存储器器件，其中，所述PCM结构外接所述选择器层。
15.根据权利要求12-14中的任何一项所述的3D存储器器件，其中，所述PCM结构在所述第二方向上在所述相应的字线与所述选择器之间。
16.根据权利要求12-15中的任何一项所述的3D存储器器件，其中，所述PCM结构包括PCM元件。
17.根据权利要求16所述的3D存储器器件，其中，所述PCM结构还包括一个或多个电极。
18.根据权利要求17所述的3D存储器器件，其中，所述一个或多个电极包括两个电极，并且所述PCM元件在所述第二方向上在所述两个电极之间。
19.根据权利要求12-18中的任何一项所述的3D存储器器件，还包括全局位线，所述全局位线在所述第二方向上延伸并且与所述局部位线接触。
20.一种系统，包括：
被配置为存储数据的三维(3D)存储器器件，所述3D存储器器件包括：
局部位线，所述局部位线在第一方向上延伸；
多条字线，每条字线在垂直于所述第一方向的第二方向上延伸；以及
多个相变存储器(PCM)单元，每个相变存储器单元设置在所述局部位线与所述多条字线中的相应的字线的相交处，
其中，所述多个PCM单元中的每一个包括PCM结构以及与所述PCM结构接触的选择器；以及
存储器控制器，所述存储器控制器耦合到所述3D存储器器件，并且被配置为通过所述局部位线和所述多条字线来控制所述多个PCM单元的操作。
21.一种用于形成三维(3D)存储器器件的方法，包括：
在衬底上形成堆叠层结构，所述堆叠层结构包括交错的多个导电层和多个电介质层；以及
形成相变存储器(PCM)串，所述相变存储器串在第一方向上延伸穿过所述堆叠层结构，其中，所述PCM串包括局部位线、选择器层和多个PCM结构，所述选择器层外接所述局部位线，所述多个PCM结构在垂直于所述第一方向的第二方向上分别在所述选择器层与所述多个导电层之间。
22.根据权利要求21所述的方法，其中，形成所述堆叠层结构包括：
在所述衬底上交替地沉积多个牺牲层和所述多个电介质层；
蚀刻在所述第一方向上延伸穿过所述多个牺牲层和所述多个电介质层的缝隙；以及
通过所述缝隙用所述多个导电层分别替换所述多个牺牲层。
23.根据权利要求22所述的方法，其中，形成所述PCM串包括：
蚀刻在所述第一方向上延伸穿过所述多个牺牲层和所述多个电介质层的孔；
通过所述孔用所述多个PCM结构中的相应的PCM结构替换所述多个牺牲层中的每一个的部分；
沿着所述孔的侧壁和底表面沉积所述选择器层；以及
在所述孔中的所述选择器层之上沉积所述局部位线。
24.根据权利要求23所述的方法，其中，用所述相应的PCM结构替换每个牺牲层的所述部分包括：
通过所述孔回蚀所述多个牺牲层，以形成多个凹陷；以及
通过所述孔分别在所述多个凹陷中形成多个PCM元件。
25.根据权利要求24所述的方法，其中，形成所述多个PCM元件包括：
在所述多个凹陷中并且沿着孔的侧壁沉积PCM层；以及
回蚀所述PCM层，以去除所述PCM层的沿着所述孔的所述侧壁的部分。
26.根据权利要求24或25所述的方法，其中，用所述相应的PCM结构替换每个牺牲层的所述部分还包括在形成所述多个PCM元件之前，通过所述孔分别在所述多个凹陷中形成多个电极。
27.根据权利要求24-26中的任何一项所述的方法，其中，用所述相应的PCM结构替换每个牺牲层的所述部分还包括在形成所述多个PCM元件之后，通过所述孔分别在所述多个凹陷中形成多个电极。
28.根据权利要求26或27所述的方法，其中，所述PCM元件包括相变材料，并且所述电极包括碳。
29.根据权利要求21-28中的任何一项所述的方法，其中，所述选择器层包括阈值开关材料。
30.根据权利要求21-29中的任何一项所述的方法，还包括形成全局位线，所述全局位线在所述第二方向上延伸并且与所述局部位线接触。
CN202180001461.9A 2021-05-18 2021-05-18 三维相变存储器器件及其形成方法 Pending CN113439335A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/094294 WO2022241634A1 (en) 2021-05-18 2021-05-18 Three-dimensional phase-change memory devices and methods for forming thereof

Publications (1)

Publication Number Publication Date
CN113439335A true CN113439335A (zh) 2021-09-24

Family

ID=77798330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180001461.9A Pending CN113439335A (zh) 2021-05-18 2021-05-18 三维相变存储器器件及其形成方法

Country Status (2)

Country Link
CN (1) CN113439335A (zh)
WO (1) WO2022241634A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023103555A1 (en) * 2021-12-08 2023-06-15 International Business Machines Corporation Stacked cross-point phase change memory
WO2023147700A1 (zh) * 2022-02-07 2023-08-10 华为技术有限公司 一种存储单元、制备方法、存储器及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267043A1 (en) * 2008-04-28 2009-10-29 Heon Yong Chang Phase change memory device resistant to stack pattern collapse and a method for manufacturing the same
US20190115391A1 (en) * 2017-10-16 2019-04-18 Sandisk Technologies Llc Methods of forming a phase change memory with vertical cross-point structure
US20200027892A1 (en) * 2018-07-20 2020-01-23 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
CN112243527A (zh) * 2020-09-17 2021-01-19 长江先进存储产业创新中心有限责任公司 具有金属丝阈值切换选择器的相变存储器件及其形成方法
CN112567525A (zh) * 2020-11-18 2021-03-26 长江先进存储产业创新中心有限责任公司 新型垂直3d pcm存储单元和编程读取方案

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2731110B1 (en) * 2010-12-14 2016-09-07 SanDisk Technologies LLC Architecture for three dimensional non-volatile storage with vertical bit lines
US20180211703A1 (en) * 2017-01-23 2018-07-26 Western Digital Technologies, Inc. High-density 3d vertical reram with bidirectional threshold-type selector
JP2020155642A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 記憶装置
US10833269B1 (en) * 2019-05-07 2020-11-10 International Business Machines Corporation 3D phase change memory
US11133329B2 (en) * 2019-09-09 2021-09-28 Macronix International Co., Ltd. 3D and flash memory architecture with FeFET

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267043A1 (en) * 2008-04-28 2009-10-29 Heon Yong Chang Phase change memory device resistant to stack pattern collapse and a method for manufacturing the same
US20190115391A1 (en) * 2017-10-16 2019-04-18 Sandisk Technologies Llc Methods of forming a phase change memory with vertical cross-point structure
US20200027892A1 (en) * 2018-07-20 2020-01-23 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
CN112243527A (zh) * 2020-09-17 2021-01-19 长江先进存储产业创新中心有限责任公司 具有金属丝阈值切换选择器的相变存储器件及其形成方法
CN112567525A (zh) * 2020-11-18 2021-03-26 长江先进存储产业创新中心有限责任公司 新型垂直3d pcm存储单元和编程读取方案

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023103555A1 (en) * 2021-12-08 2023-06-15 International Business Machines Corporation Stacked cross-point phase change memory
WO2023147700A1 (zh) * 2022-02-07 2023-08-10 华为技术有限公司 一种存储单元、制备方法、存储器及电子设备

Also Published As

Publication number Publication date
WO2022241634A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
US9721653B2 (en) Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
KR102407740B1 (ko) 저항성 메모리 아키텍처 및 디바이스들
US9711650B2 (en) Vertical thin film transistor selection devices and methods of fabrication
JP7230051B2 (ja) 水平方向のアクセス・ラインを有する自己選択メモリ・アレイ
JP5469239B2 (ja) 垂直ビット線を有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ
KR20120013971A (ko) 수직의 비트 라인들 및 단면 워드 라인 아키텍처를 가지는 재프로그래밍 가능한 메모리 요소들의 3차원 어레이
WO2013188172A1 (en) 3d memory with vertical bit lines and staircase word lines and vertical switches and methods thereof
US10707271B2 (en) Memory cells having resistors and formation of the same
EP2965361A1 (en) 3d non-volatile memory having low-current cells and fabrication thereof
US11189630B2 (en) Memory device and electronic device including insulating patterns with different thermal conductivities
WO2022241634A1 (en) Three-dimensional phase-change memory devices and methods for forming thereof
WO2022056760A1 (en) Phase-change memory devices having metal filament threshold switching selector and methods for forming the same
KR20200022664A (ko) 전자 장치 및 그 제조 방법
CN113454786B (zh) 三维相变存储器器件及其形成方法
CN113439336B (zh) 三维相变存储器器件及其形成方法
CN112470283B (zh) 用于减小3d交叉点存储器阵列中的热串扰的方法
CN114512601A (zh) 相变存储器及其制作方法
CN112602152A (zh) 具有多个阈值电压的存储单元的存储器件及其形成和操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210924