CN113454786B - 三维相变存储器器件及其形成方法 - Google Patents

三维相变存储器器件及其形成方法 Download PDF

Info

Publication number
CN113454786B
CN113454786B CN202180001588.0A CN202180001588A CN113454786B CN 113454786 B CN113454786 B CN 113454786B CN 202180001588 A CN202180001588 A CN 202180001588A CN 113454786 B CN113454786 B CN 113454786B
Authority
CN
China
Prior art keywords
phase change
change memory
pcm
memory device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180001588.0A
Other languages
English (en)
Other versions
CN113454786A (zh
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Publication of CN113454786A publication Critical patent/CN113454786A/zh
Application granted granted Critical
Publication of CN113454786B publication Critical patent/CN113454786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种三维(3D)存储器器件包括：多条位线，多条位线横向延伸；公共板，公共板横向延伸；多条字线，多条字线横向延伸并且设置在多条位线与公共板之间；以及多个存储器单元，每个存储器单元设置在多条位线中的一条相应的位线与多条字线中的一条相应的字线的相交处。多个存储器单元中的每一个包括：PCM结构，PCM结构位于相应的字线与公共板之间；以及选择器，选择器垂直延伸穿过相应的字线并且设置在PCM结构与相应的位线之间。

Description

三维相变存储器器件及其形成方法
背景技术
本公开涉及相变存储器(PCM)器件及其制造方法。
通过改进工艺技术、电路设计、编程算法和制造工艺将平面存储器单元缩放到更小的大小。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战并且成本高昂。结果，用于平面存储器单元的存储器密度接近上限。
三维(3D)存储器架构可以解决平面存储器单元中的密度限制。3D存储器架构包括存储器阵列和用于控制去往和来自存储器阵列的信号的外围器件。例如，PCM可以基于电热地加热和淬火相变材料来利用相变材料中的非晶相与晶相的电阻率之间的差异。PCM阵列单元可以在3D中垂直堆叠，以形成3D PCM。
发明内容
在一个方面中，一种3D存储器器件包括：多条位线，多条位线横向延伸；公共板，公共板横向延伸；多条字线，多条字线横向延伸并且设置在多条位线与公共板之间；以及多个存储器单元，每个存储器单元设置在多条位线中的一条相应的位线与多条字线中的一条相应的字线的相交处。多个存储器单元中的每一个包括：PCM结构，PCM结构位于相应的字线与公共板之间；以及选择器，选择器垂直延伸穿过相应的字线并且设置在PCM结构与相应的位线之间。
在另一方面中，一种PCM单元包括相互堆叠的PCM结构和全环绕栅极(GAA)晶体管。GAA晶体管的源极或漏极中的一个电连接到PCM结构的一个节点。
在又一方面中，一种系统包括被配置为存储数据的3D存储器器件以及耦合到3D存储器器件并且被配置为通过多条位线和多条字线控制多个PCM单元的操作的存储器控制器。3D存储器器件包括：多条位线，多条位线横向延伸；公共板，公共板横向延伸；多条字线，多条字线横向延伸并且设置在多条位线与公共板之间；以及多个存储器单元，每个存储器单元设置在多条位线中的一条相应的位线与多条字线中的一条相应的字线的相交处。多个存储器单元中的每一个包括：PCM结构，PCM结构位于相应的字线与公共板之间；以及选择器，选择器垂直延伸穿过相应的字线并且设置在PCM结构与相应的位线之间。
在又一方面中，公开了一种用于形成3D存储器器件的方法。形成多条位线。在多条位线上方形成多条字线。形成多个选择器。多个选择器中的每一个垂直延伸穿过多条字线中的一条并且与多条位线中的一条接触。形成多个PCM结构，多个PCM结构分别在多个选择器上方并且与多个选择器接触。形成公共板，公共板在多个PCM结构上方并且与多个PCM结构接触。
附图说明
并入本文并且形成说明书的一部分的附图示出了本公开的实施方式，并且与描述一起进一步用于解释本公开的原理并且使相关领域的技术人员能够制成和使用本公开。
图1示出了3D交叉点(XPoint)存储器器件的透视图。
图2A和图2B分别示出了根据本公开的一些方面的示例性3D PCM器件的截面的侧视图和透视图。
图3A-图3C示出了根据本公开的各个方面的图2A和图2B的3D PCM器件中的各个示例性GAA晶体管的截面的平面图。
图4示出了根据本公开的一些方面的示例性3D PCM器件的电路图。
图5A-图5F示出了根据本公开的一些方面的用于形成3D PCM器件的示例性制造工艺。
图6示出了根据本公开的一些方面的用于形成3D PCM器件的示例性方法的流程图。
图7示出了根据本公开的一些方面的具有3D存储器器件的示例性系统的块图。
图8A示出了根据本公开的一些方面的具有3D存储器器件的示例性存储器卡的示图。
图8B示出了根据本公开的一些方面的具有3D存储器器件的示例性固态驱动器(SSD)的示图。
将参考附图描述本公开。
具体实施方式
尽管讨论了具体的构造和布置，但是应当理解，这样做仅仅是出于说明的目的。这样，在不脱离本公开的范围的情况下，可以使用其他构造和布置。此外，本公开也可以用于各种其他应用。如本公开中描述的功能和结构特征可以彼此组合、调整和修改，并且以在附图中未具体描绘的方式，使得这些组合、调整和修改在本公开的范围内。
一般地，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文所用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。另外，术语“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以替代地允许存在不一定明确描述的附加因素，这同样至少部分地取决于上下文。
应当容易理解，在本公开中的“在…上”、“在…上方”和“在…之上”的含义应该以最广泛的方式来解释，使得“在…上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义，并且“在…上方”或“在…之上”不仅意味着“在某物上方”或“在某物之上”的含义，而且还可以包括“在某物上方”或“在某物之上”并且其间不具中间特征或层(即，直接在某物上)的含义。
此外，诸如“在…下面”、“在…下方”、“下部”、“在…上方”、“上部”等的空间相对术语在本文中为了便于描述可以用于描述一个元件或特征与(一个或多个)另一元件或特征的如图中所示的关系。空间相对术语旨在涵盖除了图中描绘的取向之外的在器件使用或操作中的不同取向。装置可以以其他方式定向(旋转90度或在其他取向下)，并且本文所用的空间相对描述词也可以被相应地解释。
如本文所用，术语“衬底”是指一种在其上添加后续材料层的材料。这种衬底本身可以被图案化。添加在衬底的顶部上的材料可以被图案化，或者可以保持不被图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。替代地，衬底可以由诸如玻璃、塑料、或蓝宝石晶片的非导电材料制成。
如本文所用，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层结构或上层结构之上延伸，或者可以具有小于下层结构或上层结构的范围。此外，层可以是均匀或不均匀的连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于处于连续结构的顶表面与底表面之间的或处于连续结构的顶表面和底表面处的任何一对水平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成互连线、和/或过孔触点)以及一个或多个电介质层。
如本文所用，术语“3D存储器器件”是指具有可以垂直地布置在横向定向的衬底上使得存储器单元的数量可以在相对于衬底的垂直方向上按比例增加的存储器单元的半导体器件。如本文所用，术语“垂直/垂直地”意味着垂直于衬底的横向表面。
PCM可以基于电热地加热和淬火相变材料来利用相变材料(例如，硫属化物合金)中的非晶相与晶相的电阻率之间的差异。PCM单元中的相变材料可以位于两个电极之间，并且可以施加电流以在两个相之间重复地切换材料(或其至少一部分，该部分阻挡电流路径)以存储数据。
常规的PCM使用平面晶体管作为用于PCM单元的选择器件(又被称为选择器)，以形成二维存储器阵列。由于其低电流驱动，平面晶体管必须非常大，或者需要使用多个平面晶体管，以便提供足够的编程(写入)电流，由此增加存储器单元大小(占据面积)并且减小数据存储密度。
替代地，二极管选择器(例如，双极结型晶体管(BJT))或者双向阈值开关(OTS)选择器已经用于代替平面晶体管作为选择器。在二极管选择器件的情况下，电流驱动通常较低，并且因此无法轻易满足编程电流要求。至于OTS选择器，必须使用新材料，并且在提供足够的电流驱动的同时，难以在没有交叉污染的情况下实现选择器件与PCM结构的工艺和集成。
PCM单元可以在3D中垂直堆叠，以形成3D PCM。使用OTS选择器作为选择器件的3DPCM包括3D交叉点(XPoint)存储器，其结合可堆叠的交叉点数据访问阵列，基于体材料特性的电阻的改变(例如，处于高电阻状态或低电阻状态)来存储数据，所述可堆叠的交叉点数据访问阵列是位可寻址的。例如，图1示出了3D XPoint存储器器件100的透视图。根据一些实施方式，3D XPoint存储器器件100具有无晶体管的交叉点架构，该架构使存储器单元定位在垂直导体的相交处。3D XPoint存储器器件100包括在同一平面中的多条平行的下部位线102以及在同一平面中的位于下部位线102上方的多条平行的上部位线104。3D XPoint存储器器件100还包括在同一平面中垂直在下部位线102与上部位线104之间的多条平行的字线106。如图1中所示，每条下部位线102和每条上部位线104在平面图(平行于晶片平面)中沿着位线方向横向延伸，并且每条字线106在平面图中在字线方向上横向延伸。每条字线106垂直于每条下部位线102和每条上部位线104。
应当注意，图1中包括x轴和y轴以示出晶片平面中的两个正交方向。x方向是字线方向，并且y方向是位线方向。应当注意，图1中还包括z轴，以进一步示出3D XPoint存储器器件100中的部件的空间关系。3D XPoint存储器器件100的衬底(未示出)包括在x-y平面中横向延伸的两个横向表面：在晶片的正面上的顶表面，以及在与晶片的正面相对的背面上的底表面。z轴垂直于x轴和y轴两者。如本文所用，当衬底在z方向(垂直于x-y平面的垂直方向)上定位在半导体器件(例如，3D XPoint存储器器件100)的最低平面中时，在z方向上相对于半导体器件的衬底来确定半导体器件的一个部件(例如，层或者器件)是在另一部件(例如，层或者器件)“上”、“上方”还是“下方”。在整个本公开中应用用于描述空间关系的相同概念。
如图1中所示，3D XPoint存储器器件100包括多个存储器单元108，每个存储器单元108设置在下部位线102或上部位线104与相应的字线106的相交处。每个存储器单元108具有垂直的方柱形状。每个存储器单元108至少包括垂直堆叠的PCM结构110和选择器112。每个存储器单元108存储单个数据位，并且可以通过改变施加到相应的选择器112(其代替对晶体管的需求)的电压来被写入和读取。每个存储器单元108由通过与每个存储器单元108接触的顶部导体和底部导体(例如，相应的字线106以及下部位线102或上部位线104)施加的电流单独地访问。3D XPoint存储器器件100中的存储器单元108以存储器阵列布置。
如上文描述的，必须使用新材料(例如，诸如碲化锌(ZnTe)、碲化锗(GeTe)、氧化铌(NbO)或碲化硅砷(SiAsTe)的材料)来形成选择器112，并且在提供足够的电流驱动的同时，可能难以在没有交叉污染的情况下实现选择器112与PCM结构110的工艺和集成。
为了解决上述问题中的一个或多个，本公开介绍了3D PCM器件的新颖架构，其具有足够的电流驱动、减小的存储器位大小和成本以及增加的数据存储密度。在本文公开的架构中，选择器和围绕选择器的字线的一部分可以形成垂直GAA晶体管，以用于控制施加到PCM结构的电流的导通和截断。与具有相同尺寸的平面晶体管相比，垂直GAA晶体管可以提供更高的电流驱动，或者以减小的尺寸维持相同的电流驱动。本文公开的架构可以容易地按比例放大，例如，具有更多垂直的堆叠层，以进一步增加存储器位密度并且减小存储器位大小和成本。
图2A和图2B分别示出了根据本公开的一些方面的示例性3D PCM器件200的截面的侧视图和透视图。如图2A中所示，3D PCM器件200可以包括衬底202，衬底202可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)、绝缘体上锗(GOI)或者任何其他合适的材料。在一些实施方式中，衬底202是通过研磨、湿法/干法蚀刻、化学机械抛光(CMP)或其任何组合减薄的减薄衬底(例如，半导体层)。在一些实施方式中，一个或多个外围器件(未示出)形成在衬底202上和/或衬底202中。外围器件可以包括用于促进3DPCM器件200的操作的任何合适的数字、模拟和/或混合信号外围电路。例如，外围器件可以包括数据缓冲器、解码器(例如，行解码器和列解码器)、感测放大器、驱动器、电荷泵、电流或电压参考或电路的任何有源或无源部件(例如，晶体管、二极管、电阻器或电容器)中的一个或多个。
如图2A中所示，3D PCM器件200还可以包括形成在衬底202上的存储器阵列器件，例如，垂直堆叠的下部PCM堆叠层201和上部PCM堆叠层203。如本文所用，当衬底(例如，衬底202)在z方向(即，垂直方向)上定位在半导体器件(例如，3D PCM器件200)的最低平面中时，在z方向上相对于半导体器件的衬底来确定半导体器件的一个部件(例如，层或者器件)是在另一部件(例如，层或者器件)“上”、“上方”还是“下方”。在整个本公开中应用相同的概念来描述空间关系。
如图2A和图2B中所示，下部PCM堆叠层201可以包括横向延伸(例如，在x方向上)的多条平行的位线204。在一些实施方式中，下部PCM堆叠层201和上部PCM堆叠层203共用横向延伸(例如，在x方向和y方向上)的公共板206。也就是说，根据一些实施方式，在下部PCM堆叠层201中，公共板206平行于位线204并且在位线204上方。在一些实施方式中，公共板206接地。例如，3D PCM器件200的所有公共板206可以全部电连接到地，即，0V。位线204和公共板206可以包括导电材料，导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、掺杂多晶硅、硅化物或其任何组合。在一些实施方式中，位线204和公共板206包括金属，例如W或Cu。
下部PCM堆叠层201还可以包括垂直在位线204与公共板206之间的多条平行的字线208。在一些实施方式中，字线208横向延伸(例如，在y方向上)。也就是说，根据一些实施方式，字线208、位线204和公共板206在垂直方向上在不同平面中彼此平行，而字线208和位线204在相同平面中彼此垂直。换句话说，平行的字线208和平行的位线204可以位于交叉点架构中。字线208可以包括导电材料，导电材料包括但不限于W、Co、Cu、Al、掺杂多晶硅、硅化物或其任何组合。在一些实施方式中，字线208包括多晶硅，例如，掺杂多晶硅。也就是说，字线208可以具有与位线204和公共板206(例如，W或Cu)不同的材料(例如，掺杂多晶硅)。
如图2A和图2B中所示，下部PCM堆叠层201还可以包括多个PCM单元210，每个PCM单元210设置在位线204中的相应的位线与字线208中的相应的字线的相交处。在一些实施方式中，平行的字线208与平行的位线204的交叉点架构限定了每对字线208和位线204的多个相交处。PCM单元210可以形成在交叉点架构的每个相交处，并且垂直在位线204与公共板206之间。也就是说，根据一些实施方式，每个PCM单元210的下端与相应的位线204接触，并且每个PCM单元210的上端与公共板206接触。根据一些实施方式，每个PCM单元210的中间部分与相应的字线208接触。如本文所用，当衬底202定位在3D PCM器件200的最低平面中时，部件(例如，PCM单元210)的“上端”是在z方向上远离衬底202的端部，并且部件(例如，PCM单元210)的“下端”是在z方向上接近衬底202的端部。
在一些实施方式中，每个PCM单元210包括垂直位于相应的字线208与公共板206之间的PCM结构212。PCM结构212可以包括PCM元件214。PCM元件214可以包括相变材料。相变材料可以包括基于硫属化物的合金(硫属化物玻璃)，例如碲化锗锑(GeSbTe或GST)合金或者任何其他合适的相变材料。PCM元件214基于电热地加热和淬火相变材料，可以利用相变材料的非晶相与晶相的电阻率之间的差异。可以施加电流以使PCM元件214的相变材料(或其至少一部分，该部分阻挡电流路径)在两个相之间重复地切换以存储数据。在一些实施方式中，PCM结构212还包括两个电极216和218。如图2A和图2B中所示，例如，PCM元件214可以垂直设置在电极216与218之间，即，在z方向上夹在电极216与218之间。也就是说，PCM元件214可以分别由电极216和电极218与字线208和公共板206分离。电极216和218可以包括导电材料，导电材料包括但不限于W、Co、Cu、Al、碳、掺杂多晶硅、硅化物或其任何组合。在一个示例中，电极216和218中的每一个可以包括碳，例如，无定形碳(a-C)。应当理解，在一些示例中，可以在PCM结构212中省略电极216和218中的一个或两个。
在一些实施方式中，每个PCM单元210还包括垂直延伸穿过相应的字线208的选择器220。每个选择器220可以垂直设置在相应的PCM结构212与相应的位线204之间。如图2B中所示，每个选择器220可以由相应的字线208的一部分(即，栅极电极)包裹。也就是说，字线208可以包括多个栅极电极，每个栅极电极包裹PCM单元210中相应的选择器220。与本公开的范围一致，在每个PCM单元210中，选择器220和字线208中包裹选择器220的相应的栅极电极可以形成垂直延伸的GAA晶体管222(本文中又被称为垂直GAA晶体管)。换句话说，每个PCM单元210可以包括相互堆叠的PCM结构212和GAA晶体管222。
例如，图3A-图3C示出了根据本公开的各个方面的图2A和图2B的3D PCM器件200中的各个示例性GAA晶体管222的截面的平面图。GAA晶体管222可以具有包裹选择器220的栅极电极302(例如，字线208的一部分)。与字线一样，栅极电极302可以包括导电材料，导电材料包括但不限于W、Co、Cu、Al、掺杂多晶硅、硅化物或其任何组合。在一个示例中，栅极电极302可以包括多晶硅，例如，掺杂多晶硅。如图3A和图3B中所示，选择器220可以在平面图中具有圆形形状。选择器220可以包括栅极电介质304和沟道306。在如图3B中所示的一些实施方式中，选择器220还可以包括盖层308。如图3A和图3B中所示，栅极电介质304可以具有环形形状，并且设置在栅极电极302与沟道306之间。在一些实施方式中，栅极电介质304包括电介质材料，例如氧化硅、氮化硅、氮氧化硅、高介电常数(高k)电介质或其组合。在一个示例中，栅极电介质304可以包括氧化硅。在选择器220不包括盖层308的情况下，沟道306可以具有圆形形状(例如，图3A中所示)；或者在选择器220包括盖层308的情况下，沟道306可以具有环形形状(例如，图3B中所示)。然而，沟道306可以包括半导体材料，例如单晶硅、多晶硅、非晶硅或其组合。在一个示例中，沟道306可以包括多晶硅。盖层308可以包括电介质材料，例如氧化硅、氮化硅、氮氧化硅、高k电介质或者其任何组合。在一个示例中，帽盖层308可以包括氧化硅。应当理解，选择器220在平面图中的形状不限于圆形，其可以是任何其他形状，例如矩形、正方形、椭圆形等。例如，在图3C中，选择器220可以在没有或具有盖层308(未示出)的情况下具有正方形形状或者矩形形状。然而，在每个垂直GAA晶体管222中，栅极电极302、栅极电介质304和沟道306径向设置，例如，在朝向选择器220的中心的方向上径向向内设置。
如上文描述的，垂直GAA晶体管222可以代替常规平面晶体管、二极管或OTS选择器作为选择器件，以控制施加到PCM结构212的导通/截止电流。与常规平面晶体管、二极管或OTS选择器相比，垂直GAA晶体管222可以提供更大的电流驱动和/或更小的存储器位大小，特别是在可以容易地垂直按比例放大的3D架构中。
返回参考图2A和图2B，上部PCM堆叠层203可以具有与下部PCM堆叠层201类似的结构，上部PCM堆叠层203包括横向延伸的平行的位线224、与下部PCM堆叠层201共用的公共板206、横向延伸并且设置在位线224与公共板206之间的平行的字线226以及均设置在相应的位线224与相应的字线226的相交处的PCM单元228。上部PCM堆叠层203中的每个PCM单元228可以包括位于相应的字线226与公共板206之间的PCM结构230以及垂直延伸穿过相应的字线226并且垂直设置在PCM结构230与相应的位线224之间的选择器232。在上部PCM堆叠层203中的每个PCM单元228中，包裹选择器232的栅极电极(即，相应的字线226的部分)和选择器232可以形成垂直GAA晶体管234。上部PCM堆叠层203中的每个部件的详细信息(例如，结构、材料、功能等)可以与上文描述的下部PCM堆叠层201中的其对应物相同，并且因此可以不重复。
根据一些实施方式，如图2B中所示，下部PCM堆叠层201中的位线204和上部PCM堆叠层203中的位线224在相同的横向方向(例如，x方向)上延伸，并且因此横向彼此平行。类似地，根据一些实施方式，下部PCM堆叠层201中的字线208和上部PCM堆叠层203中的字线226在相同的横向方向(例如，y方向)上延伸，并且因此横向彼此平行。根据一些实施方式，应当理解，在一些示例(未示出)中，下部PCM堆叠层201中的位线204和上部PCM堆叠层203中的位线224可以在不同的横向方向上延伸，例如，位线204在x方向上延伸，而位线224在y方向上延伸，因此横向彼此垂直。类似地，根据一些实施方式，下部PCM堆叠层201中的字线208和上部PCM堆叠层203中的字线226可以在不同的横向方向上延伸，例如，字线208在y方向上延伸，而字线226在x方向上延伸，因此横向彼此垂直。在下部PCM堆叠层201和上部PCM堆叠层203中的垂直布置的位线204/224或字线208/226可以减小相邻的PCM堆叠层之间的耦合效应。还应当理解，通过利用相邻的PCM堆叠层的共用公共板的方式，在上部PCM堆叠层203之上堆叠更多的PCM堆叠层，可以进一步增加PCM堆叠层的数量。
图4示出了根据本公开的一些方面的示例性3D PCM器件400的电路图。3D PCM器件400可以是图2A和图2B中所示的3D PCM器件200的一个示例。如图4中所示，位线(BL)和字线(WL)可以位于交叉点架构中。字线WL 1,n、WL 1,n+1、WL 1,n+2和WL 1,n+3可以对应于图2A和图2B中的下部PCM堆叠层201中的字线208，并且字线WL 2,n、WL 2,n+1、WL 2,n+2和WL 2,n+3可以对应于上部PCM堆叠层203中的字线226。位线BL 1,m和BL 1,m+1可以对应于图2A和图2B中的下部PCM堆叠层201中的位线204，并且位线BL 2,m和BL 2,m+1可以对应于上部PCM堆叠层203中的位线224。PCM单元402(例如，对应于图2A和图2B中的PCM单元210和228)可以形成在相应的位线与相应的字线的每个相交处。每个PCM单元402可以包括PCM结构404(对应于图2A和图2B中的PCM结构212和230)和GAA晶体管406(对应于图2A和图2B中的GAA晶体管222和234)。如图4中所示，GAA晶体管406的源极或漏极中的一个可以电连接到PCM结构404的一个节点，并且GAA晶体管406的源极或漏极中的另一个可以电连接到PCM单元402的相应的位线(例如，BL 1,m)。GAA晶体管406的栅极可以电连接到相应的字线(例如，WL 1,n)。PCM结构404的另一节点可以通过相应的公共板接地。
图7示出了根据本公开的一些方面的具有3D存储器器件的示例性系统700的块图。系统700可以是移动电话、台式计算机、膝上型计算机、平板计算机、车辆计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(VR)设备、增强现实(AR)设备或者其中具有储存器的任何其他合适的电子设备。如图7中所示，系统700可以包括主机708和存储系统702，存储系统702具有一个或多个3D存储器器件704和存储器控制器706。主机708可以是电子设备的处理器(例如，中央处理单元(CPU))或者片上系统(SoC)(例如，应用处理器(AP))。主机708可以被配置为将数据发送到3D存储器器件704或从3D存储器器件704接收数据。
3D存储器器件704可以是本文公开的任何3D存储器器件，例如图2A、图2B和图4中所示的3D PCM器件200和400。与本公开的范围一致，提供了3D PCM器件200和400的新颖架构，其具有足够的电流驱动、减小的存储器位大小和成本以及增加的数据存储密度。在本文公开的架构中，选择器和包裹选择器的字线的一部分可以形成垂直GAA晶体管，以用于控制施加到PCM结构的电流的导通和截断。与具有相同尺寸的平面晶体管相比，垂直GAA晶体管可以提供更高的电流驱动，或者以减小的尺寸维持相同的电流驱动。本文公开的架构可以容易地按比例放大，例如，具有更多垂直的堆叠层，以进一步增加存储器位密度并且减小存储器位大小和成本。
根据一些实施方式，存储器控制器706(又被称为控制器电路)耦合到3D存储器器件704和主机708，并且被配置为控制3D存储器器件704。例如，存储器控制器706可以被配置为通过位线204和224以及字线208和226来控制PCM单元210、228和402的操作。存储器控制器706可以管理存储在3D存储器器件704中的数据，并且与主机708通信。在一些实施方式中，存储器控制器706被设计为用于在低占空比环境中操作，如安全数字(SD)卡、紧凑型闪存(CF)卡、通用串行总线(USB)闪存驱动器、或用于在诸如个人计算器、数字相机、移动电话等的电子设备中使用的其他介质。在一些实施方式中，存储器控制器706被设计为用于在高占空比环境SSD或嵌入式多媒体卡(eMMC)中操作，SSD或eMMC用作诸如智能电话、平板计算机、膝上型计算机等的移动设备的数据储存器以及企业存储阵列。存储器控制器706可以被配置为控制3D存储器器件704的操作，例如读取、擦除和编程操作。存储器控制器706还可以被配置为管理关于存储在或要存储在3D存储器器件704中的数据的各种功能，包括但不限于坏块管理、垃圾收集、逻辑到物理地址转换、损耗均衡等。在一些实施方式中，存储器控制器706还被配置为处理关于从3D存储器器件704读取的或者被写入到3D存储器器件704的数据的纠错码(ECC)。存储器控制器706还可以执行任何其他合适的功能，例如，格式化3D存储器器件704。存储器控制器706可以根据特定通信协议与外部设备(例如，主机708)通信。例如，存储器控制器706可以通过各种接口协议中的至少一种与外部设备通信，接口协议例如USB协议、MMC协议、外围部件互连(PCI)协议、PCI高速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子设备(IDE)协议、Firewire协议等。
存储器控制器706和一个或多个3D存储器器件704可以集成到各种类型的存储设备中，例如，包括在相同封装(例如，通用闪存存储(UFS)封装或eMMC封装)中。也就是说，存储器系统702可以实施并且封装到不同类型的终端电子产品中。在如图8A中所示的一个示例中，存储器控制器706和单个3D存储器器件704可以集成到存储器卡802中。存储器卡802可以包括PC卡(PCMCIA，个人计算机存储器卡国际协会)、CF卡、智能媒体(SM)卡、存储器棒、多媒体卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD、SDHC)、UFS等。存储器卡802还可以包括将存储器卡802与主机(例如，图7中的主机708)电耦合的存储器卡连接器804。在如图8B中所示的另一示例中，存储器控制器706和多个3D存储器器件704可以集成到SSD806中。SSD 806还可以包括将SSD 806与主机(例如，图7中的主机708)电耦合的SSD连接器808。在一些实施方式中，SSD 806的存储容量和/或操作速度大于存储器卡802的存储容量和/或操作速度。
图5A-图5F示出了根据本公开的一些实施方式的用于形成3D PCM器件的示例性制造工艺。图6示出了根据本公开的一些实施方式的用于形成3D PCM器件的示例性方法600的流程图。图5A-图5F以及图6中描绘的3D PCM器件的示例包括图2A和图2B中描绘的3D PCM器件200。将一起描述图5A-图5F和图6。应当理解，方法600中所示的操作不是穷举的，并且在所示操作中的任何操作之前、之后或之间也可以执行其他操作。此外，一些操作可以同时地执行，或者以与图6中所示的不同的顺序执行。
参考图6，方法600在操作602处开始，在操作602中，形成多条位线。多条位线可以彼此平行并且横向延伸。如图5A中所示，形成穿过电介质层(未示出)的多条位线502。为了形成位线502，可以使用一个或多个薄膜沉积工艺(包括但不限于化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合)在衬底(未示出)上首先形成具有电介质材料(例如，氧化硅)的电介质层。可以使用干法蚀刻和/或湿法蚀刻(例如，反应离子蚀刻(RIE))蚀刻穿过电介质层的位线502的沟槽(未示出)。在形成沟槽之后，可以通过使用一个或多个薄膜沉积工艺(包括但不限于CVD、PVD、ALD或其任何组合)来沉积一种或多种导电材料(例如，W)以填充沟槽，以形成位线502。可以通过化学机械抛光(CMP)和/或蚀刻进一步平面化位线502，使得位线502的上端(顶表面)被平面化。
方法600进行至操作604，如图6所示，在操作604中，在多条位线上方形成多条字线。多条字线可以彼此平行并且横向延伸。在一些实施方式中，为了形成多条字线，图案化多条字线，使得多条字线和多条位线位于交叉点架构中。字线可以包括多晶硅。
如图5B中所示，形成穿过位线502上方的另一电介质层(未示出)的多条字线504。字线504和位线502可以由电介质层垂直间隔开，以避免直接接触。字线504和位线502还可以位于交叉点架构中，即，横向彼此垂直。为了形成字线504，可以使用一个或多个薄膜沉积工艺(包括但不限于CVD、PVD、ALD或其任何组合)在位线502上形成具有电介质材料(例如，氧化硅)的一个或多个电介质层。可以使用光刻将字线504的沟槽(未示出)图案化为垂直于位线502(即，沿着垂直的横向方向，例如，x方向和y方向)，并且然后使用干法蚀刻和/或湿法蚀刻(例如，RIE)蚀刻穿过电介质层的字线504的沟槽。在形成沟槽之后，可以通过使用一个或多个薄膜沉积工艺(包括但不限于CVD、PVD、ALD或其任何组合)来沉积一种或多种导电材料(例如，掺杂多晶硅)以填充沟槽，以形成字线504。可以通过CMP和/或蚀刻进一步平面化字线504，使得字线504的上端(顶表面)被平面化。
方法600进行至操作606，如图6中所示，在操作606中，形成多个选择器。多个选择器中的每一个可以垂直延伸穿过多条字线中的一条并且与多条位线中的一条接触。在一些实施方式中，为了形成多个选择器，蚀刻穿过多条字线的多个孔。可以在多条位线中的相应的位线与多条字线中的相应的字线的相交处蚀刻多个孔中的每一个孔。在一些实施方式中，为了形成多个选择器，沿着多个孔中的每一个孔的侧壁依次沉积栅极电介质层和沟道层。栅极电介质层可以包括氧化硅，并且沟道层可以包括多晶硅。
如图5C中所示，形成多个选择器506。每个选择器506可以垂直延伸穿过字线504中的一条并且与位线502中的一条接触。例如，每个选择器506可以形成在一条字线504与一条位线502的相应的相交处。为了形成选择器506，可以使用一个或多个薄膜沉积工艺(包括但不限于CVD、PVD、ALD或其任何组合)在字线504上形成具有电介质材料(例如，氧化硅)的另一电介质层(未示出)。可以蚀刻穿过字线504以及字线504上方的电介质层并且在字线504与位线502之间的多个孔(未示出)。可以使用光刻在字线504与位线502的相交处图案化孔，并且使用干法蚀刻和/或湿法蚀刻(例如，RIE)蚀刻孔，直到被位线502停止。在形成孔之后，可以通过使用一个或多个薄膜沉积工艺(包括但不限于CVD、PVD、ALD或其任何组合)沿着每个孔的侧壁依次沉积栅极电介质层(例如，氧化硅)和沟道层(例如，多晶硅)以形成选择器506。在一些实施方式中，还在沟道层之后沉积帽盖层(例如，氧化硅)以填充孔。可以通过CMP和/或蚀刻进一步平面化选择器506，使得选择器506的上端(顶表面)被平面化。
方法600进行至操作608，如图6所示，在操作608中，形成多个PCM结构，多个PCM结构分别在多个选择器上方并且与多个选择器接触。在一些实施方式中，为了形成多个PCM结构，在多个选择器上依次沉积第一电极层、PCM元件层和第二电极层，并且图案化第一电极层、PCM元件层和第二电极层，以形成堆叠在多个选择器中的每一个上的第一电极、PCM元件和第二电极。PCM元件层可以包括基于硫属化物的合金，并且第一电极层和第二电极层可以包括碳。
如图5D中所示，形成多个PCM结构514，多个PCM结构514分别在选择器506上方并且与选择器506接触。每个PCM结构514可以包括两个电极508和512，并且PCM元件510垂直夹在电极508与512之间。为了形成PCM结构514，可以使用一个或多个薄膜沉积工艺(包括但不限于CVD、PVD、ALD或其任何组合)在选择器506上依次沉积第一电极层(例如，碳)、PCM元件层(例如，基于硫属化物的合金)和第二电极层(例如，碳)。然后，可以使用光刻和蚀刻(例如，干法蚀刻和/或湿法蚀刻)图案化并且蚀刻电极层和PCM元件层，以形成堆叠在每个选择器506上的第一电极、PCM元件和第二电极。
方法600进行至操作610，如图6所示，在操作610中，形成公共板，公共板在多个PCM结构上方并且与多个PCM结构接触。如图5E中所示，形成公共板516，公共板516在PCM结构514上方并且与PCM结构514接触。为了形成公共板516，可以使用一个或多个薄膜沉积工艺(包括但不限于CVD、PVD、ALD或其任何组合)形成围绕PCM结构514的具有电介质材料(例如，氧化硅)的一个或多个电介质层，使得PCM结构514的顶表面与电介质层的顶表面齐平。然后通过使用一个或多个薄膜沉积工艺(包括但不限于CVD、PVD、ALD或其任何组合)沉积导电材料(例如，W或Cu)来在PCM结构514上形成公共板516。结果，可以形成包括位线502、字线504、选择器506、PCM结构514和公共板516的PCM堆叠层。
应当理解，可以重复操作602、604、606、608和610的类似制造工艺，以形成附加的(一个或多个)PCM堆叠层。例如，如图5F中所示，可以使用上文关于图5A-图5E和图6描述的类似制造工艺，在公共板516上依次形成PCM结构518、字线520、选择器522和位线524，以形成另一PCM堆叠层。
根据本公开的一个方面，一种3D存储器器件包括：多条位线，多条位线横向延伸；公共板，公共板横向延伸；多条字线，多条字线横向延伸并且设置在多条位线与公共板之间；以及多个存储器单元，每个存储器单元设置在多条位线中的相应的位线与多条字线中的相应的字线的相交处。多个存储器单元中的每一个包括：PCM结构，PCM结构位于相应的字线与公共板之间；以及选择器，选择器垂直延伸穿过相应的字线并且设置在PCM结构与相应的位线之间。
在一些实施方式中，相应的字线包括包裹选择器的栅极电极。
在一些实施方式中，选择器包括栅极电介质和沟道，并且栅极电极、栅极电介质和沟道径向设置。
在一些实施方式中，至少栅极电极、栅极电介质和沟道形成垂直延伸的GAA晶体管。
在一些实施方式中，公共板接地。
在一些实施方式中，位线和公共板包括金属，并且字线包括多晶硅。
在一些实施方式中，PCM结构包括两个电极和垂直位于两个电极之间的PCM元件。
在一些实施方式中，PCM元件包括基于硫属化物的合金，并且电极包括碳。
在一些实施方式中，多条字线和多条位线位于交叉点架构中。
根据本公开的另一方面，一种PCM单元包括相互堆叠的PCM结构和GAA晶体管。GAA晶体管的源极或漏极中的一个电连接到PCM结构的一个节点。
在一些实施方式中，GAA晶体管包括径向设置的栅极电极、栅极电介质和沟道。
在一些实施方式中，栅极电极是PCM单元的字线的一部分。
在一些实施方式中，GAA晶体管的栅极电连接到字线。
在一些实施方式中，GAA晶体管的源极或漏极中的另一个电连接到PCM单元的位线。
在一些实施方式中，PCM结构的另一节点接地。
在一些实施方式中，PCM结构包括两个电极和垂直位于两个电极之间的PCM元件。
在一些实施方式中，PCM元件包括基于硫属化物的合金，并且电极包括碳。
根据本公开的又一方面，一种系统包括被配置为存储数据的3D存储器器件以及耦合到3D存储器器件并且被配置为通过多条位线和多条字线控制多个PCM单元的操作的存储器控制器。3D存储器器件包括：多条位线，多条位线横向延伸；公共板，公共板横向延伸；多条字线，多条字线横向延伸并且设置在多条位线与公共板之间；以及多个存储器单元，每个存储器单元设置在多条位线中的相应的位线与多条字线中的相应的字线的相交处。多个存储器单元中的每一个包括：PCM结构，PCM结构位于相应的字线与公共板之间；以及选择器，选择器垂直延伸穿过相应的字线并且设置在PCM结构与相应的位线之间。
根据本公开的再一方面，公开了一种用于形成3D存储器器件的方法。形成多条位线。在多条位线上方形成多条字线。形成多个选择器。多个选择器中的每一个垂直延伸穿过多条字线中的一条并且与多条位线中的一条接触。形成多个PCM结构，多个PCM结构分别在多个选择器上方并且与多个选择器接触。形成公共板，公共板在多个PCM结构上方并且与多个PCM结构接触。
在一些实施方式中，为了形成多条字线，图案化多条字线，使得多条字线和多条位线位于交叉点架构中。
在一些实施方式中，为了形成多个选择器，蚀刻穿过多条字线的多个孔。在多条位线中的相应的位线与多条字线中的相应的字线的相交处蚀刻多个孔中的每一个孔。在一些实施方式中，为了形成多个选择器，沿着多个孔中的每一个孔的侧壁依次沉积栅极电介质层和沟道层。
在一些实施方式中，字线包括多晶硅，栅极电介质层包括氧化硅，并且沟道层包括多晶硅。
在一些实施方式中，为了形成多个PCM结构，在多个选择器上依次沉积第一电极层、PCM元件层和第二电极层，并且图案化第一电极层、PCM元件层和第二电极层，以形成堆叠在多个选择器中的每一个上的第一电极、PCM元件和第二电极。
在一些实施方式中，PCM元件层包括基于硫属化物的合金，并且第一电极层和第二电极层包括碳。
具体实施方式的前述描述将如此揭示本公开的一般性质，使得其他人可以通过应用本领域的技术内的知识而在不进行过度实验的情况下并且在不脱离本公开的一般概念的情况下容易地修改和/或调整这些具体实施方式的各种应用。因此，基于本文所呈现的教导和指导，此类调整和修改旨在处于所公开的实施方式的等同物的含义和范围内。应当理解，本文的措辞或术语是为了描述而非限制的目的，使得本说明书的术语或措辞由技术人员根据教导和指导来解释。
可以容易地修改具体实施方式的前述描述和/或使其适应于各种应用。因此，基于本文呈现的教导和指导，这种适应和修改旨在处于所公开的实施方式的等同物的含义和范围内。
本公开的广度和范围不应由上述示例性实施方式中的任一个来限制，而应仅根据所附权利要求及其等同物来限定。

Claims (21)

1.一种三维(3D)存储器器件，包括：
多条位线，所述多条位线横向延伸；
公共板，所述公共板横向延伸；
多条字线，所述多条字线横向延伸并且设置在所述多条位线与所述公共板之间；以及
多个相变存储器(PCM)单元，每个相变存储器单元设置在所述多条位线中的一条相应的位线与所述多条字线中的一条相应的字线的相交处，
其中，所述多个相变存储器单元中的每一个包括：
相变存储器结构，所述相变存储器结构位于所述相应的字线与所述公共板之间，并且所述相变存储器结构包括两个电极和垂直位于所述两个电极之间的相变存储器元件；以及
选择器，所述选择器垂直延伸穿过所述相应的字线并且设置在所述相变存储器结构与所述相应的位线之间，
其中，所述两个电极、所述相变存储器元件以及所述选择器彼此垂直地堆叠在一起。
2.根据权利要求1所述的三维存储器器件，其中，所述相应的字线包括包裹所述选择器的栅极电极。
3.根据权利要求2所述的三维存储器器件，其中
所述选择器包括栅极电介质和沟道；并且
所述栅极电极、所述栅极电介质和所述沟道径向设置。
4.根据权利要求3所述的三维存储器器件，其中，至少所述栅极电极、所述栅极电介质和所述沟道形成垂直延伸的全环绕栅极(GAA)晶体管。
5.根据权利要求1所述的三维存储器器件，其中，所述公共板接地。
6.根据权利要求1-5中的任何一项所述的三维存储器器件，其中，所述位线和所述公共板包括金属，并且所述字线包括多晶硅。
7.根据权利要求1所述的三维存储器器件，其中，所述相变存储器元件包括基于硫属化物的合金，并且所述电极包括碳。
8.根据权利要求1-5和7中的任何一项所述的三维存储器器件，其中，所述多条字线和所述多条位线位于交叉点架构中。
9.一种相变存储器(PCM)单元，包括：
相互堆叠的相变存储器结构和全环绕栅极(GAA)晶体管，
其中，所述全环绕栅极晶体管的源极或漏极中的一个电连接到所述相变存储器结构的一个节点，
其中，所述相变存储器结构包括两个电极和垂直位于所述两个电极之间的相变存储器元件，其中，所述两个电极、所述相变存储器元件、以及所述全环绕栅极晶体管彼此垂直地堆叠在一起。
10.根据权利要求9所述的相变存储器单元，其中，所述全环绕栅极晶体管包括径向设置的栅极电极、栅极电介质和沟道。
11.根据权利要求10所述的相变存储器单元，其中，所述栅极电极是所述相变存储器单元的字线的一部分。
12.根据权利要求11所述的相变存储器单元，其中，所述全环绕栅极晶体管的栅极电连接到所述字线。
13.根据权利要求9-12中的任何一项所述的相变存储器单元，其中，所述全环绕栅极晶体管的所述源极或所述漏极中的另一个电连接到所述相变存储器单元的位线。
14.根据权利要求9-12中的任何一项所述的相变存储器单元，其中，所述相变存储器结构的另一节点接地。
15.根据权利要求9所述的相变存储器单元，其中，所述相变存储器元件包括基于硫属化物的合金，并且所述电极包括碳。
16.一种系统，包括：
根据权利要求1-8中的任何一项所述的三维存储器器件，所述三维存储器器件被配置为存储数据；以及
存储器控制器，所述存储器控制器耦合到所述三维存储器器件并且被配置为通过所述三维存储器器件的多条位线和多条字线控制所述三维存储器器件的多个相变存储器单元的操作。
17.一种用于形成三维(3D)存储器器件的方法，包括：
形成多条位线；
在所述多条位线上方形成多条字线；
形成多个选择器，其中，所述多个选择器中的每一个垂直延伸穿过所述多条字线中的一条并且与所述多条位线中的一条接触；
形成多个相变存储器(PCM)结构，所述多个相变存储器结构分别在所述多个选择器上方并且与所述多个选择器接触；以及
形成公共板，所述公共板在所述多个相变存储器结构上方并且与所述多个相变存储器结构接触，
其中，形成所述多个相变存储器结构包括：
在所述多个选择器上依次沉积第一电极层、相变存储器元件层和第二电极层；以及
图案化所述第一电极层、所述相变存储器元件层和所述第二电极层，以形成堆叠在所述多个选择器中的每一个所述选择器上的第一电极、相变存储器元件和第二电极，
其中，每个所述相变存储器结构的所述第一电极、所述相变存储器元件、所述第二电极、以及与每个所述相变存储器结构对应的每个所述选择器彼此垂直地堆叠在一起。
18.根据权利要求17所述的方法，其中，形成所述多条字线包括图案化所述多条字线，使得所述多条字线和所述多条位线位于交叉点架构中。
19.根据权利要求18所述的方法，其中，形成所述多个选择器包括：
蚀刻穿过所述多条字线的多个孔，其中，在所述多条位线中的一条相应的位线与所述多条字线中的一条相应的字线的相交处蚀刻所述多个孔中的每一个孔；以及
沿着所述多个孔中的每一个孔的侧壁依次沉积栅极电介质层和沟道层。
20.根据权利要求19所述的方法，其中，所述字线包括多晶硅，所述栅极电介质层包括氧化硅，并且所述沟道层包括多晶硅。
21.根据权利要求17所述的方法，其中，所述相变存储器元件层包括基于硫属化物的合金，并且所述第一电极层和所述第二电极层包括碳。
CN202180001588.0A 2021-05-19 2021-05-19 三维相变存储器器件及其形成方法 Active CN113454786B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/094492 WO2022241660A1 (en) 2021-05-19 2021-05-19 Three-dimensional phase-change memory devices and forming method thereof

Publications (2)

Publication Number Publication Date
CN113454786A CN113454786A (zh) 2021-09-28
CN113454786B true CN113454786B (zh) 2022-12-06

Family

ID=77819514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180001588.0A Active CN113454786B (zh) 2021-05-19 2021-05-19 三维相变存储器器件及其形成方法

Country Status (2)

Country Link
CN (1) CN113454786B (zh)
WO (1) WO2022241660A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023108406A1 (en) * 2021-12-14 2023-06-22 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Memory device and layout of the same
CN114823778A (zh) * 2022-03-28 2022-07-29 长江先进存储产业创新中心有限责任公司 半导体器件及形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112567525A (zh) * 2020-11-18 2021-03-26 长江先进存储产业创新中心有限责任公司 新型垂直3d pcm存储单元和编程读取方案

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4356542B2 (ja) * 2003-08-27 2009-11-04 日本電気株式会社 半導体装置
CN102544049B (zh) * 2010-12-22 2014-04-16 中国科学院微电子研究所 三维半导体存储器件及其制备方法
EP2544239A1 (en) * 2011-07-07 2013-01-09 Imec Memory cell and method for manufacturing
KR101906946B1 (ko) * 2011-12-02 2018-10-12 삼성전자주식회사 고밀도 반도체 메모리 장치
WO2014188484A1 (ja) * 2013-05-20 2014-11-27 株式会社日立製作所 半導体記憶装置
US11139430B2 (en) * 2018-10-31 2021-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Phase change random access memory and method of manufacturing
US11043537B2 (en) * 2019-06-13 2021-06-22 Western Digital Technologies, Inc. Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same
KR102651904B1 (ko) * 2019-10-14 2024-03-28 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 상변화 메모리 디바이스들을 형성하는 방법들
CN111739904B (zh) * 2020-08-13 2020-11-20 长江先进存储产业创新中心有限责任公司 三维相变存储器的制备方法及三维相变存储器
CN112470274B (zh) * 2020-10-23 2023-10-10 长江先进存储产业创新中心有限责任公司 用于3D FeRAM的架构、结构、方法和存储阵列
CN112437959B (zh) * 2020-10-23 2022-08-19 长江先进存储产业创新中心有限责任公司 用于实现3D铁电非易失性数据储存的3D FeFET的架构、结构、方法和存储阵列

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112567525A (zh) * 2020-11-18 2021-03-26 长江先进存储产业创新中心有限责任公司 新型垂直3d pcm存储单元和编程读取方案

Also Published As

Publication number Publication date
WO2022241660A1 (en) 2022-11-24
CN113454786A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
US11552056B2 (en) Three-dimensional memory device with three-dimensional phase-change memory
US9711650B2 (en) Vertical thin film transistor selection devices and methods of fabrication
US9450023B1 (en) Vertical bit line non-volatile memory with recessed word lines
US9818798B2 (en) Vertical thin film transistors in non-volatile storage systems
US9064547B2 (en) 3D non-volatile memory having low-current cells and methods
US9130160B2 (en) Non-volatile memory device having multi-level cells and method of forming the same
US20220367505A1 (en) Memory peripheral circuit having three-dimensional transistors and method for forming the same
US9123392B1 (en) Non-volatile 3D memory with cell-selectable word line decoding
WO2013188172A1 (en) 3d memory with vertical bit lines and staircase word lines and vertical switches and methods thereof
KR20120013970A (ko) 수직의 비트 라인들 및 이중 전역 비트 라인 아키텍처를 가지는 재프로그래밍 가능한 메모리 요소들의 3차원 어레이
US11189630B2 (en) Memory device and electronic device including insulating patterns with different thermal conductivities
CN113454786B (zh) 三维相变存储器器件及其形成方法
WO2023272584A1 (en) Peripheral circuit having recess gate transistors and method for forming the same
US20230005946A1 (en) Peripheral circuit having recess gate transistors and method for forming the same
US9202844B2 (en) Semiconductor devices having blocking layers and methods of forming the same
WO2022241634A1 (en) Three-dimensional phase-change memory devices and methods for forming thereof
US20220367504A1 (en) Memory peripheral circuit having three-dimensional transistors and method for forming the same
US9054296B2 (en) Semiconductor device having diode and method of forming the same
CN113439336B (zh) 三维相变存储器器件及其形成方法
US20240023320A1 (en) Memory devices and methods for forming the same
WO2022236946A1 (en) Memory peripheral circuit having three-dimensional transistors and method for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant