CN101042934A - 存储器件和操作这种存储器件的方法 - Google Patents
存储器件和操作这种存储器件的方法 Download PDFInfo
- Publication number
- CN101042934A CN101042934A CNA2007100063918A CN200710006391A CN101042934A CN 101042934 A CN101042934 A CN 101042934A CN A2007100063918 A CNA2007100063918 A CN A2007100063918A CN 200710006391 A CN200710006391 A CN 200710006391A CN 101042934 A CN101042934 A CN 101042934A
- Authority
- CN
- China
- Prior art keywords
- electric current
- storage unit
- switchgear
- memory device
- active material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000011149 active material Substances 0.000 claims abstract description 60
- 238000009792 diffusion process Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 6
- 238000013461 design Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 210000000352 storage cell Anatomy 0.000 abstract 3
- 230000000875 corresponding effect Effects 0.000 description 13
- 230000008859 change Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 9
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 230000002045 lasting effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 230000005611 electricity Effects 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 4
- 150000004770 chalcogenides Chemical class 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/10—Phase change RAM [PCRAM, PRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及操作一种存储器件的方法,还涉及具有至少一个存储单元的存储器件,该存储单元包括:活性材料;电流供给线;以及第一开关装置,用于开关从所述电流供给线流经所述活性材料的第一电流,其中所述存储单元还包括至少一个另外的开关装置,用于开关从所述电流供给线流经所述活性材料的另外的电流。
Description
技术领域
本发明涉及一种具有多个存储单元,尤其是PCM存储单元的存储器件,还涉及操作这种存储器件的方法。
背景技术
常规存储器件,尤其是常规半导体存储器件的情况下,人们区分所谓的功能存储器件(例如,PLA,PAL等)以及所谓的表格存储器件,例如ROM器件(ROM=只读存储器-具体而言,PROM、EPROM、EEPROM,闪存等)以及RAM器件(RAM=随机存取存储器或读写存储器,例如DRAM和SRAM)。
RAM器件是将数据保存在预定地址下且以后从该地址下读出数据的存储器。
在SRAM(SRAM=静态随机存取存储器)的情况下,例如,各个存储单元包括几个,例如6个晶体管,在所谓的DRAM(DRAM=动态随机存取存储器)的情况下,一般仅包括一个相应受控的电容性元件(例如,MOSFET的栅-源电容器),利用其电容每一个位可以分别作为电荷保存。
然而,该电荷仅保持很短的时间。因此,必须规则地,例如大约每64ms执行“刷新”。
与此对照,在SRAM的情况下,不必执行“刷新”,即,只要向SRAM供给合适的电压,保存在存储单元中的数据一直被保存。
不过,在非易失性存储器件(NVM),例如EPROM、EEPROM以及闪存的情况下,即使在供给电压关断时,保存的数据仍被保存。
而且,近来已经已知所谓的“电阻性”或“电阻性开关(resistively switching)”存储器件,例如,所谓的相变存储器(“PCM”)。
在“电阻性”或“电阻性开关”存储器件的情况下,通过合适的开关步骤,“活性”或“开关活性”材料-例如,位于两个合适的电极(即,阳极和阴极)之间的材料-设置成较导电或较不导电状态(其中,例如,较导电状态对应于保存的逻辑“1”,较不导电状态对应于保存的逻辑“0”,反之亦然)。例如,这可以对应于位的逻辑设置。
在相变存储器(PCRAM)的情况下,例如,合适的硫属元素化物可以用作位于两个相应电极之间的“开关活性”材料(例如,Ge-Sb-Te(“GST”)或Ag-In-Sb-Te化合物)。
通过适当的开关步骤,使硫属元素化物材料处于非晶,即相对弱的导电态,或晶态,即相对强的导电态。(其中,例如,相对强的导电状态可以对应于保存的逻辑“1”,相对弱的导电状态可以对应于保存的逻辑“0”,反之亦然)。
例如,相变存储单元可以从以下文献获知:G.Wicker,“Nonvolatile,High Density,High Performance Phase ChangeMemory”,SPIE Conference on Electronics and Structures forMEMS,vol.3891,Queensland,2,1999以及Y.N.Hwang等,“CompletelyCMOS Compatible Phase Change Nonvolatile RAM using NMOS CellTransistors”,IEEE Proceedings of the NonvolatileSemiconductor Memory Workshop,Monterey,91,2003,以及S.Lai等,“OUM-a 180nm nonvolatile memory cell element technologyfor stand alone and embedded applications”,IEDM 2001等。
为了使用相应的存储单元,获得从非晶(即,开关活性(switchingactive)材料的相对弱的导电态),到晶态(即,相对强的导电态)的改变,可以在电极施加适当的加热电流脉冲,所述加热电流脉冲使得,开关活性材料被加热,超出结晶温度,并晶化(“写过程”)。
与之相反,开关活性材料从晶态(即,相对强导电态)到非晶态(即相对弱的导电态)的状态改变,例如,可以这样获得-再次通过适当的加热电流脉冲-开关活性材料被加热,超出熔化温度,并通过快速冷却接着“淬火”成非晶(“删除过程”)。
一般地,删除过程的温度必须达到比写过程的温度高的值,但可以具有较短的持续时间。
基于这种或相应原则的相变存储单元在下面公开物中有所描述:例如,Y.Ha等的:“An edge contact type cell for phase changeRAM featuring very low power consumption”,VLSI 2003,以及例如,在H.Horii等:“A novel cell technology using N-dopedGeSbTe films for phase change RAM”,VLSI 2003,Y.Hwang等:“Full integration and reliability evaluation of phase changeRAM based on 0.24um-CMOS technologies”,VLSI 2003,以及S.Ahn等:“Highly Manufacturable High Density Phase Change Memoryof 64Mb and beyond”,IEDM 2004等。
例如通过合适的位线和地线驱动删除或写入加热电流脉冲的晶体管由此必须具有适当的尺寸。
一个问题在于这一事实:由于相对高的电流来开关相变存储单元(即,例如,以8F2结构实现的相变存储单元),晶体管必须具有这样的尺寸,即,一般地,宽度大于最小结构宽度。这使得这些存储单元以及相应的存储器件不够紧凑,因此,和使用晶体管最小结构宽度的单元或器件相比,可以实现较少的存储量。
为了产生较大的流经相变存储单元的电流,必须尽可能地减少相应线的电阻(例如,参考W.Cho等:“A 0.18um 3.0-V 64-Mbnonvolatile phase transition random access memory(PRAM)”,IEEEJ.Sol.State Circuits 40,293,2005)。
还必须使得用于各个驱动晶体管的删除或写入电压与存储单元区域中相应受控存储单元的位置相关(例如,参考F.Bedeschi等:“A 8Mb demonstrator for high density 1.8V Phase-changememories”,VLSI 2004)。
导致的相对高的开关复杂性是一个缺点。
发明内容
本发明的一个目的是提供一种新的存储器件,它具有多个存储单元,尤其是PCM存储单元,就相关开关装置的宽度而言,它允许较高的电流流经活性材料;还提供一种操作这种存储器件的新的方法。
根据本发明的一个方案,提供一种具有至少一个存储单元的存储器件,该存储单元至少包括:活性材料;指定给其的第一开关装置,用于开关流经所述活性材料的电流;电流供给线;以及电流放电端子。该至少一个存储单元还具有至少一个另外的开关装置,用于控制流经所述活性材料的另外的电流。
根据本发明的另一方案,提供一种操作一种存储器件的方法,该存储器件具有至少一个存储单元,该存储单元包括:活性材料、电流供给线、电流放电端于以及第一开关装置,用于开关从所述电流供给线流经所述活性材料到达所述放电端子的第一电流,其中该方法包括以下步骤:
-通过所述电流供给线向各个选择的存储单元提供第一电流;以及
-放电该第一电流,
其中所述存储单元还包括:至少一个另外的开关装置,用于开关从所述电流供给线流经所述活性材料的另外的电流,
其中所述方法还包括以下步骤:
-通过所述相关电流供给线向所述所选存储单元供应另外的电流;以及
-放电所述另外的电流。
开关装置可以是适于开关流经活性材料的电流的任意装置,尤其是晶体管。开关装置可以具有两种(例如,开/关)或更多(例如,开/关以及中间)的开关状态。例如,从电流流动的方向看去,开关装置可以逻辑地放置在活性材料之前或之后,因为它分别适于存储单元和存储器件的布局。
活性材料可以是通过引导/驱动电流流经它而开关的任意材料。优选地,该活性材料是电阻性开关材料。相应地,存储单元优选是电阻性开关存储单元,尤其分别是PCM活性材料,和PCM存储单元。
经过活性材料开关的电流可以通过任何适当的方法释放,例如通过放电端子释放,放电端子可以与公共放电(例如地)线或地平面电学相连。
如果在存储单元上安置(多个)其它开关装置使得存储器件可以具有相同数目的存储单元,即,该(多个)其它开关装置不占用额外的设计空间,则是有利的。
有利的是,电流供给线和电流放电线在相应存储单元的相对端连接。
这样,可以实现:引导组合电流(即,第一电流和所述另外的电流)经过活性材料,使得单个开关装置(尤其是晶体管)的尺寸,例如宽度,可以相应地减小。
对于‘折叠位线’结构布局的存储单元,尤其是8F2形状的存储单元,这是尤其有利的,因为,可以引入其它晶体管,而不扭曲或改变单元形状或现有功能元件的位置。
附图说明
下面,将通过优选实施例和附图详细解释本发明,附图中:
图1示出了根据现有技术的电阻性开关存储单元的示例性结构的示意性电路图;
图2示出了就对应于图1所示电路图的现有技术的公共平面而言,折叠位线结构布局的存储单元的各个部件的位置的示意图,;
图3示出了根据本发明的电阻性开关存储单元的示例性结构的示意性电路图;
图4示出了就对应于图3所示的电路的布局的公共面而言,存储单元的各个部件的位置的示意图;
图5示意性地示出了某个平面内存储器件的晶体管的位置;
图6示意性地示出了图5的平面内另一存储器件的晶体管的位置。
具体实施方式
图1示出了-仅示意性地和为举例目的-根据现有技术的电阻性开关存储单元MC1的结构(这里:相变存储单元MC1的结构)。存储单元MC1是存储器件的多个其它存储单元(为清楚起见没有特别示出)中的一个。为简单起见,相同的参数数字用于功能相似的部件/元件。
存储单元MC1包括“活性”或“开关活性”材料1,例如,包含合适硫属元素化物(例如,Ge-Sb-Te或Ag-In-Sb-Te化合物)的相变材料。活性材料1一端与电流供给线BL<i>相连,其中i表示第i(i是整数)个电流供给线,且其中该电流供给线BL<i>关联为PCM存储单元MC1的位线。活性材料1的另一端与电流放电端子3连接,该端子3与地线(未示出)相连。活性材料1和放电端子3之间放置第一开关装置2,用于开关流经活性材料1的第一电流。该实施例中,第一开关装置2与第一控制线,即字线WL<i+2>相连。第一开关装置2可以是晶体管类型,例如,双极结型晶体管类型,字线WL<i+2>施加电流到其基极,或FET类型,字线WL<i+2>施加电流到其栅极。
通过施加/断开预定电压或电流到字线WL<i+2>,第一开关装置2由此可以被选择性地开启或关闭,以相应地开启或关闭从位线BL<i>、经过第一开关装置2、然后到达放电端子3之间的电学连接。如果开启,如箭头所示的电流Ip可以从位线BL<i>经过活性材料1并且进一步经过第一开关装置2流到放电端子3。因此,放电端子3的电压低于位线BL<i>的电压,例如,0V/接地。所有放电端子3可以通过放电网络,例如接地平面,电学相连。
电流Ip一般依赖于存储单元MC1的使用目的:
a)如果工作,相关字线WL<i+2>开启(例如,向其施加正电压)并且
-为设置所选存储单元MC1(例如,设置成逻辑‘1’),向相关位线BL<i>施加预定持续时间和形状的电压Vset(‘结晶脉冲’),从而使活性材料1处于低电阻/高电导率的结晶相(‘写过程’);
-为使所选存储单元MC1复位(例如,复位成逻辑‘0’),向相关位线BL<i>施加具有不同预定持续时间和形状的电压Vreset(‘非晶化脉冲’),从而使活性材料1进入高电阻/低电导率的非晶相(‘删除过程’);
-为读取所选存储单元MC1,施加另一不同预定持续时间和形状的电压Vread(‘读脉冲’),它不改变活性材料的相,但是,例如,通过测量读过程的电流Ip,足以判断实际的相并因此判断其逻辑状态;
b)如果不工作,相关字线WL<i+2>关闭,例如,位于0V或负电压值。
这些脉冲的预定持续时间和形状可以通过施加到位线BL<i>的电压或电流控制,或通过施加到字线WL<i+2>的电压或电流控制,字线WL<i+2>可以用作‘电阀’。
相变存储单元从以下文献获知:例如G.Wicker:Nonvolatile,High Density,High Performance Phase Change Memory,SPIEConference on Electronics and Structures for MEMs,vol.3891,Queensland,2,1999,例如Y.N.Hwang等:Completely CMOSCompatible Phase Change Nonvolatile RAM Using NMOS CellTransistors,IEEE Proceedings of Nonvolatile SemiconductorMemory Workshop,Monterey,91,2003,以及S.Lai等,OUM-a 180nm nonvolatile memory cell elementt echnology for stand aloneand embedded applications,IEDM 2001等。
如前所述,较大的存储器件的该截图/局部图中,例如,就在MC1的右边,存在其它存储单元,它们使用相同放电端子3或下面的一个位线,例如,分别使用位线BL<i+1>和字线WL<i>以及WL<i+1>。通过向左或向右每4个字线以及向上和向下每两个位线重复该截图,并调整位线和字线的相应编号,该图案可以得到扩展。例如位线BL<i+2>和BL<i+3>以及它们的相关部件则分别类似于位线BL<i>和BL<i+1>,且字线WL<i+4>到WL<i+7>以及它们的相关部件则分别类似于字线WL<i>到WL<i+3>。
根据现有技术的该结构中,晶体管2必须足够大以使充足的电流Ip流经活性材料1,从而产生相变,尤其是产生非晶化脉冲。
图2示出了对应于图1所示的电路图的现有技术的布局的平面顶视图,示意性地示出各个部件的位置。相关的三维存储单元将是8F2形的。为简单起见,与图1中相同的参考数字用于功能相同的部件/元件。
现在参考图2,水平位线BL<i>和BL<i+1>连在活性材料区域1的一端。活性材料1的另一端连接到晶体管2,该晶体管在字线WL和扩散区域4之间的每个交叉处形成。两个相邻的晶体管2在一端连接到公共放电端子3,在相对一端,通过源极/漏极区域上的接触(未示出),连接到活性材料1。得出的存储单元MC1的位置由虚线指示。
相变存储单元MC1可以-可选地-具有合适的加热材料层(未示出)-例如,该材料层具有相对高的电阻-靠近活性材料1,其中加热材料可以被合适的绝缘层环绕。
存储单元MC1位于所谓的“折叠”位线结构中,即,包含活性材料1的区域(或存储单元MC1)仅在某个字线和位线的每隔一个交叉处存在。如果例如,通过施加正电压到某个字线,该字线开启,即,使相关晶体管是导通的,则存储单元MC1仅可以通过每隔一个位线寻址。认为这种结构对于PCM存储单元MC1是有利的,因为被活性材料1和PCM存储单元MC1占据的区域可以在尺寸上扩展。
图3以类似于图1的图示示出了根据本发明的存储器件的截图。
每个存储单元MC2现在包括至少另外的开关装置,即,另一个晶体管5,用于开关流经活性材料1的另一电流Ib。该另一晶体管5还与另一放电端子6相连,例如,通过放电线放电网络或通过形成集成的、公共放电端子(未示出),该放电端子6可以与第一晶体管2的放电端子3相连。如果分别属于某一存储单元MC2和某一活性材料1的第一晶体管2和该另一晶体管5都开启,则第一电流Ia流经第一晶体管2且另一电流Ib流经另一晶体管5,使得流经活性材料1的电流Ic为Ic=Ia+Ib,它大于如图1所示的现有技术的结构中的活性材料1中流经的电流Ip。因此,如果其它可操作参数相同,可以传输较大的电流Ic>Ip流经活性材料1,或在Ic=Ip的条件下,可以减小晶体管2的宽度(并保持晶体管5至少尽可能地小)。第一晶体管2和另一晶体管5不必具有相同的特性,例如,相同的导电或开关特性,不过这是优选的。
以存储单元MC2作为实例,现在分别描述操作该存储单元和存储器件的优选方法:
a)如果操作,相关字线WL<i+1>和WL<i+2>都开启(例如,向它们施加相同的正电压),并且
-为设置所选存储单元MC2(例如,设置成逻辑‘1’),向相关位线BL<i>施加预定持续时间和形状的电压Vset(‘结晶脉冲’),使得第一电流Ia流经第一晶体管2且另一电流Ib流经另一晶体管5。通过流过活性材料1的组合电流Ic=Ia+Ib,活性材料1转变成具有低电阻/高电导率的结晶相(‘写过程’)。该实施例中,第一晶体管2和另一晶体管5的特性相似,使得Ia=Ib=0.5Ic。为分别获得所需的电流特性和温度特性,电压脉冲Vset优选地由位线BL<i>控制/整形,因为字线WL<i+1>和WL<i+2>的同步开关更加困难;
-为使所选存储单元MC2复位(例如,复位成逻辑‘0’),向相关位线BL<i>施加具有不同预定持续时间和形状的电压Vreset(‘非晶化脉冲’),使活性材料1进入具有更高电阻/更低电导率的非晶相(‘删除过程’)。为分别获得所需的电流特性和温度特性,电压脉冲Vreset优选地也由位线BL<i>控制/整形,因为尤其当考虑后沿所需斜率时,字线WL<i+1>和WL<i+2>的同步开关更加困难;
-为读取所选存储单元MC1,施加另一不同预定持续时间和形状的电压Vread(‘读脉冲’),它不改变活性材料的相,但是,例如,通过测量流过的电流,足以判断实际的相并因此判断其逻辑状态。通过使用两个并联的晶体管2、5,所选存储单元MC1的串联电阻可以减小,导致改善的读出信号。
b)如果不工作,相关字线WL<i+1>和WL<i+2>一般关闭,例如,设置成0V或负电压值。
或者,仅对于需要最高电流值的非晶化脉冲,或对于结晶脉冲,或对于非晶化脉冲和结晶脉冲两者,使用两个相关晶体管2、5。
Vset、Vreset和Vread中至少一个的值可以不同于图1和图2所示的现有技术的相应值。
该实例中,在开启相应字线WL<i+1>和WL<i+2>之后,不仅所选的存储单元,该实例中为MC2,而且使用相同字线WL<i+1>和WL<i+2>的其它存储单元,该实例中为MC3,可以被寻址,即被操作(设置或复位)或读取。这样,可以以比以前更并行的方式处理数据。
为了对存储单元MC2、MC3左边和右边的存储单元进行寻址,字线WL<i-1>和WL<i>以及WL<i+3>和WL<I+4>必须分别开启。
图4示意性地示出了在与位线和字线平行的平面上,对应于图3的电路图的部件的位置。该结构还是8F2的形状。
示出了其截图的存储器件,现在包含延伸的扩散区域7,这些扩散区域在长度上延伸到与位线BL<i>、BL<i+1>平行的区域,这些区域在现有技术中仅被绝缘层所使用。延伸的扩散区域7在与字线WL的交叉处产生了另一晶体管5,为清楚起见,仅示出了一些字线。第一晶体管2以常规折叠位线结构布局安置,不过在字线WL(为清楚起见未示出)的方向具有较小的宽度(理想地50%)。第一晶体管2和另外的晶体管5可以具有不同的类型或特性。
延伸的扩散区域7以及另一晶体管5的引入可以通过相对简单地执行布局变化(例如不同的掩模布局)获得,而不改变存储单元的整体形式。这样不需要改变其它功能元件的形式或位置。因此,该(例如8F2形状的单元的)折叠位线结构布局中,包含活性材料1的区域仍然彼此紧靠放置,使得,位线节距可以选择得更小并且可以维持一般紧凑的形状。该布置给出了有源区域1之间的最大距离,因此是布局友好的,并且如果保持为布线方案,则保持为布局的基本形状。
图5示出了就由相关位线BL和字线WL组成的平面栅格而言,存储器件的第一晶体管2和另一晶体管5的位置。
该实施例中,第一晶体管2和另一晶体管5相似,使得从一个位置到另一个位置的任意位移,晶体管2、5具有平移对称性。
图6示出了就由相关位线BL和字线WL组成的平面栅格而言,另一存储器件的第一晶体管2和另一晶体管5的位置。
该实施例中,第一晶体管2和另一晶体管5(以虚线圆圈)不同(例如呈现不同的特性),使得,对于一个方向(例如沿着位线BL或字线WL)上2步的位移以及在另一方向(例如沿着字线WL或位线BL)上1步的位移,晶体管2、5具有平移对称性。
图3到6所示的结构仅使用例如8F2单元形式的折叠位线结构中原先不使用的空间,来提供另一晶体管5。通过相邻字线WL,该另一晶体管5与第一晶体管2并行地被寻址。因此,折叠位线的布线概念可以被抛弃,因为读取存储单元MC2、MC3的逻辑状态的参考电流不需要在折叠位线结构单元中产生,这和例如DRAM相反。这样存储单元可以通过所有相关位线BL(即,在BL<0>,...,BL<i>,...BL<n>范围内,n是位线数)寻址。然而,单元的形状仍可以基于折叠位线结构的布局。
有利的是,另一晶体管5可以产生流经活性材料1的额外电流,由此实现第一晶体管2的更小的宽度。
活性材料1和存储单元的有利的形状(8F2)可以分别维持,使得其在字线WL方向上的尺寸可以减小,导致更小的单元面积。
本发明不限于8F2形状的单元,可以是任意其它形式,例如XF2,其中x≥6,像6F2、20F2等。
上述优选实施例没有限制本发明的意思。本领域技术人员可以做出本发明的范围和精神之内的变化和修改。
参考数字清单
1 活性材料
2 第一开关装置
3 电流放电端子
4 扩散区域
5 另一开关装置
6 另一放电端子
7 延伸的扩散区域
BL 位线
I 电流
Ia 第一电流
Ib 另一电流
Ic 组合电流
MC1 存储单元
MC2 存储单元
WL 字线
Claims (27)
1.一种具有至少一个存储单元的存储器件,所述存储单元包括:
活性材料;
电流供给线;以及
第一开关装置,用于开关从所述电流供给线流经所述活性材料的第一电流,
其中所述存储单元还包括至少一个另外的开关装置,用于开关从所述电流供给线流经所述活性材料的另外的电流。
2.根据权利要求1的存储器件,其中存储单元是电阻性开关存储单元。
3.根据权利要求2的存储器件,其中存储单元是PCM存储单元。
4.根据权利要求1的存储器件,其中所述电流供给线是位线。
5.根据权利要求1的存储器件,其中
所述第一开关装置与第一电流放电端子相连,用于开关从所述电流供给线经过所述活性材料流到所述第一电流放电端子的所述第一电流,以及
所述另外的开关装置与另外的电流放电端子相连,用于开关从所述电流供给线流经所述活性材料到达所述另外的电流放电端子的所述另外的电流。
6.根据权利要求5的存储器件,其中第一电流放电端子和所述另外的电流放电端子电连接。
7.根据权利要求1的存储器件,其中
为控制所述第一开关装置,提供第一字线;以及
为控制所述另外的开关装置,提供另外的字线。
8.根据权利要求7的存储器件,其中
所述第一开关装置在延伸的扩散区域与所述第一字线和所述另外的字线之一的交叉处形成;以及
所述另外的开关装置在所述延伸的扩散区域与所述第一字线和所述另外的字线中的另一个的交叉处形成。
9.根据权利要求8的存储器件,其中所述延伸的扩散区域平行于相关位线延伸。
10.根据权利要求1的存储器件,其中
为控制所述第一开关装置,提供第一控制线;以及
为控制所述另外的开关装置,提供另外的控制线。
11.根据权利要求1的存储器件,其中
所述第一开关装置开关流经所述活性材料和所述第一开关装置的所述第一电流;以及
所述另外的开关装置开关流经所述活性材料和所述另外的开关装置的所述另外的电流。
12.根据权利要求1的存储器件,其中所述第一开关装置是第一晶体管,且所述另外的开关装置是另外的晶体管。
13.根据权利要求1的存储器件,其中所述第一开关装置和所述另外的开关装置具有不同的特性。
14.根据权利要求1的存储器件,其中所述电流放电端子与地线相连。
15.根据权利要求1的存储器件,其中
设计并装配所述存储器件,使得,所述电流供给线适于任选地选择性地也作为电流放电线工作;以及
设计并装配所述存储器件,使得,所述电流放电端子适于任选地选择性地也作为电流供给端子工作。
16.根据权利要求1的存储器件,其中所述存储单元的布局基于折叠位线结构。
17.根据权利要求1的存储器件,其中所述存储单元是XF2形状的,X是等于或大于6的整数。
18.一种操作至少一个存储单元的方法,该存储单元包括活性材料、电流供给线、电流放电端子,以及第一开关装置,用于开关从所述电流供给线流经所述活性材料到达所述电流放电端子的第一电流,其中该方法包括以下步骤:
-通过所述电流供给线向各个被选择的活性材料提供第一电流;以及
-通过所述第一电流放电端子释放所述第一电流,
其特征在于
所述存储单元还包括至少一个另外的开关装置,用于开关从所述电流供给线流经所述活性材料的另外的电流,其中所述方法还包括以下步骤:
-通过所述相关的电流供给线向所述选择的活性材料提供另外的电流;以及
-释放所述另外的电流。
19.根据权利要求18的方法,其中
为控制所述第一开关装置,提供第一字线;以及
为控制所述另外的开关装置,提供另外的字线。
20.根据权利要求19的方法,其中为执行设置所述存储单元的设置步骤、复位所述存储单元的复位步骤以及读取所述存储单元的读取步骤中的至少一个,其中,所述第一开关装置通过所述第一字线开启且所述另外的开关装置通过所述另外的字线开启。
21.根据权利要求18的方法,其中所述第一电流和所述另外的电流的形状由所述电流供给线决定。
22.根据权利要求18的方法,其中通过相应的关联位线操纵与所述第一字线和所述另外的字线相关的至少一个其它存储单元。
23.根据权利要求18的方法,其中所述存储单元是电阻性开关存储单元。
24.根据权利要求23的方法,其中所述存储单元是相变存储单元。
25.根据权利要求18的方法,所述方法还包括以下步骤:将所述电流供给线也额外地作为电流放电线操作。
26.根据权利要求18的方法,所述方法还包括以下步骤:将所述电流放电端子也额外地作为电流供给端子操作。
27.根据权利要求25和26的方法,其中在存储单元的第一存取过程中,所述电流供给线作为电流供给线操作且所述电流放电端子作为电流放电端子操作,在存储单元的第二,尤其是后续存取过程中,所述电流供给线作为电流放电线操作且所述电流放电端子作为电流供给端子操作。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/369275 | 2006-03-07 | ||
DE102006010531A DE102006010531A1 (de) | 2006-03-07 | 2006-03-07 | Speichervorrichtung und Verfahren zum Betreiben einer solchen Speichervorrichtung |
DE102006010531.1 | 2006-03-07 | ||
US11/369,275 US7447053B2 (en) | 2006-03-07 | 2006-03-07 | Memory device and method for operating such a memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101042934A true CN101042934A (zh) | 2007-09-26 |
Family
ID=39608191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007100063918A Pending CN101042934A (zh) | 2006-03-07 | 2007-02-05 | 存储器件和操作这种存储器件的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7447053B2 (zh) |
KR (1) | KR20070092124A (zh) |
CN (1) | CN101042934A (zh) |
DE (1) | DE102006010531A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104269186A (zh) * | 2009-06-15 | 2015-01-07 | 爱思开海力士有限公司 | 具有多电平的相变存储器设备及其驱动方法 |
CN110600065A (zh) * | 2019-08-16 | 2019-12-20 | 清华大学 | 具有对称特性的存储器单元及其构成的阵列电路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7656697B2 (en) * | 2007-03-29 | 2010-02-02 | Qimonda Ag | Integrated circuit having a resistively switching memory and method |
KR100900119B1 (ko) * | 2008-01-30 | 2009-06-01 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치 및 그 테스트 방법 |
US8072792B2 (en) * | 2008-02-15 | 2011-12-06 | Qimonda Ag | Integrated circuit with resistive memory cells and method for manufacturing same |
US8377741B2 (en) * | 2008-12-30 | 2013-02-19 | Stmicroelectronics S.R.L. | Self-heating phase change memory cell architecture |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4583201A (en) * | 1983-09-08 | 1986-04-15 | International Business Machines Corporation | Resistor personalized memory device using a resistive gate fet |
KR100546322B1 (ko) * | 2003-03-27 | 2006-01-26 | 삼성전자주식회사 | 비휘발성 메모리와 휘발성 메모리로 선택적으로 동작할 수있는 상 변화 메모리 장치 및 상 변화 메모리 장치의 동작방법 |
US7064970B2 (en) * | 2003-11-04 | 2006-06-20 | Micron Technology, Inc. | Serial transistor-cell array architecture |
KR100733147B1 (ko) * | 2004-02-25 | 2007-06-27 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
US7298640B2 (en) * | 2004-05-03 | 2007-11-20 | Symetrix Corporation | 1T1R resistive memory array with chained structure |
US7319608B2 (en) * | 2005-06-30 | 2008-01-15 | International Business Machines Corporation | Non-volatile content addressable memory using phase-change-material memory elements |
-
2006
- 2006-03-07 DE DE102006010531A patent/DE102006010531A1/de not_active Withdrawn
- 2006-03-07 US US11/369,275 patent/US7447053B2/en active Active
-
2007
- 2007-02-05 CN CNA2007100063918A patent/CN101042934A/zh active Pending
- 2007-03-06 KR KR1020070021831A patent/KR20070092124A/ko not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104269186A (zh) * | 2009-06-15 | 2015-01-07 | 爱思开海力士有限公司 | 具有多电平的相变存储器设备及其驱动方法 |
CN110600065A (zh) * | 2019-08-16 | 2019-12-20 | 清华大学 | 具有对称特性的存储器单元及其构成的阵列电路 |
CN110600065B (zh) * | 2019-08-16 | 2021-10-08 | 清华大学 | 具有对称特性的存储器单元及其构成的阵列电路 |
Also Published As
Publication number | Publication date |
---|---|
US20070211513A1 (en) | 2007-09-13 |
US7447053B2 (en) | 2008-11-04 |
KR20070092124A (ko) | 2007-09-12 |
DE102006010531A1 (de) | 2007-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101252167B (zh) | 具有自我形成间隙的可程序化电阻存储单元 | |
US9576660B2 (en) | Low forming voltage non-volatile storage device | |
CN101197317B (zh) | 具有热障的相变化存储单元及其制造方法 | |
JP5469239B2 (ja) | 垂直ビット線を有する再プログラミング可能な不揮発性メモリ素子の3次元アレイ | |
US9208873B2 (en) | Non-volatile storage system biasing conditions for standby and first read | |
JP5722874B2 (ja) | 垂直ビット線および片側ワード線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の3次元アレイ | |
CN1574092A (zh) | 高密度的相随机存取存储器 | |
KR100796430B1 (ko) | 메모리를 위한 상 변화 액세스 디바이스 | |
CN1967897A (zh) | 管型相变化存储器 | |
US7233017B2 (en) | Multibit phase change memory device and method of driving the same | |
CN1082249C (zh) | 存储器及其制造方法 | |
CN101038951A (zh) | 管状电极相变化存储器的制造方法 | |
CN1801392A (zh) | 半导体存储元件及半导体存储器件 | |
CN101068039A (zh) | 双稳态电阻随机存取存储器的结构与方法 | |
CN102656641A (zh) | 具有开关的相变存储器的高能效置位写入 | |
CN101042934A (zh) | 存储器件和操作这种存储器件的方法 | |
CN1873996A (zh) | 相变随机存取存储器及其操作方法 | |
CN1960019A (zh) | 非易失存储元件及其制造方法 | |
US20110228599A1 (en) | Non-Volatile Memory Cell with Programmable Unipolar Switching Element | |
CN101252168A (zh) | 具有加热器的相变化储存单元及其制造方法 | |
CN1901089A (zh) | 存储器件 | |
CN1892889A (zh) | 相变存储设备以及对其进行编程的方法 | |
CN101075632A (zh) | 相变存储单元、相变存储器件、电子系统及其制造方法 | |
CN1650444A (zh) | 可编程构件、包括此构件的阵列及其形成方法 | |
CN1770319A (zh) | 存储装置及半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20070926 |