CN1082249C - 存储器及其制造方法 - Google Patents

存储器及其制造方法 Download PDF

Info

Publication number
CN1082249C
CN1082249C CN96102504A CN96102504A CN1082249C CN 1082249 C CN1082249 C CN 1082249C CN 96102504 A CN96102504 A CN 96102504A CN 96102504 A CN96102504 A CN 96102504A CN 1082249 C CN1082249 C CN 1082249C
Authority
CN
China
Prior art keywords
mentioned
resistance variations
aluminium
electrode
electroconductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96102504A
Other languages
English (en)
Other versions
CN1136222A (zh
Inventor
平尾秀司
冈田英子
矢野航作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1136222A publication Critical patent/CN1136222A/zh
Application granted granted Critical
Publication of CN1082249C publication Critical patent/CN1082249C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/33—Material including silicon
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明中，首先在绝缘性基片上形成第1铝布线，在硅氧化膜上形成的开口部内形成由钨电极和含硅铝合金电极构成的基本单元。然后在硅氧化膜上形成与第1铝布线正交的多条线状的第2铝布线。在多条第1、第2铝布线的各交点配置基本单元，构成存储单元阵列。当大电流流过基本单元时，铝合金电极中的硅在界面附近析出，电阻值增大。反向的大电流流过时，硅扩散、阻值下降。通过用微小电流检测该电阻值的高低，读出数据。

Description

存储器及其制造方法
本发明涉及可用作计算机等的外存储器且可用作组装在超LSI(大规模集成电路)内的内存储器的利用电阻值变化的存储器及其制造方法。
近年来，随着计算机内装的由超LSI构成的处理机等处理能力的大幅度提高，需要大容量的外存储器。作为构成该大容量外存储器的设备，通常使用例如磁盘、CD-ROM、采用硅半导体的IC存储器等。
特别是作为非易失存储器，已知有例如由USP5278784号公报所公开的一种利用熔丝的存储器。如图13所示，上述公报中所述的存储器是将许多存储单元配置成矩阵形式而构成存储单元阵列，用字线100和位线101a～101c分别沿列和行连接各存储单元。该图中，106a～106c是选择用晶体管，这些选择用晶体管106a～106c的栅极分别与上述字线100连接。105a、105b分别是连接相邻存储单元之间的辅助晶体管。103是连接于各选择用晶体管106a～106c源极的公用源极线。具有非易失存储单元功能的熔丝104a～104c分别设置在各存储单元和位线101a～101c之间。流过大电流时，熔丝104a～104c中的任意一条都会被熔断，将该熔丝104a～104c断线状态和不断线状态分别规定为“1”状态和“0”状态，从而能将该熔丝104a～104c作为非易失存储器(ROM)使用。
可是，在现有的磁盘、CD-ROM或利用熔丝的ROM等非易失存储器中存在下述问题。
虽然磁盘或CD-ROM等可大容量化，但访问时间也将变长。因此，即使将这些存储器大容量化以提高计算机的处理能力，但并不能充分发挥计算机本应具有的处理能力。结果，外存储器已成为提高计算机处理能力的障碍。
另一方面，在IC存储器或使用熔丝的ROM中，虽然能以与超LSI相同程度的速度存取，但芯片尺寸伴随大容量化而增大，所以制造成本也增大，价格变得极高。
另外，这些非易失存储器在结构上不能改写，所以不能作为RAM使用等，极大地限制了其应用范围。
本发明就是着眼于在由互不相同的导电性材料构成的两层膜之间流过电流时产生的现象、特别是构成导电性材料的原子等受电流影响而移动时电阻值发生变化这种以前认为不好的现象而开发的，其目的在于提供一种全新的存储器，它通过将电阻值变化的现象作为存储功能利用起来而能作为各种存储器应用。
本发明的第1种存储器备有第1导电性构件；与该第1导电性构件相对设置的第2导电性构件；以及设置在上述第1导电性构件和第2导电性构件之间的电阻变化构件，它具有流过规定值以上的电流时由所产生的原子的移动而引起电阻变化的特性，且具有将高电阻状态和低电阻状态作为数据保持的功能。而且，通过经由上述第1、第2导电性构件使大于上述规定值的第1电流流过上述电阻变化构件，可进行上述数据的写入，而通过使小于上述规定值的第2电流流过，可进行上述数据的读出。
按照这种结构，可利用具有数据保持功能的电阻变化构件进行数据的写入、读出、擦除等，该数据是非易失性数据。而且由于电阻变化构件的结构简单，所以能在极小的区域内形成。因此，如果将各电阻变化构件作为基本单元，则能高密度地构成可单独对各基本单元进行数据写入、读出、擦除等的非易失存储器。因此，即使提高存储器的集成度，也不会导致访问时间增长。作为计算机的外存储器使用时，计算机的处理能力也能充分发挥。
在上述第1种存储器中，可用具有下述特性的材料构成电阻变化构件，即该材料由于上述规定值以上的电流引起的原子移动而在端部附近产生空穴，从而电阻发生变化。
可用几乎是纯净的铝构成上述电阻变化构件。
将层间绝缘膜在上述第1导电性构件和第2导电性构件之间进行层叠，在上述层间绝缘膜上形成连接第1、第2导电性构件的开口部，可将在该开口部与钨电极一起层叠的铝电极作为上述电阻变化构件。
借助于这些结构，利用在端部附近产生空穴引起电阻值变化的电阻变化构件的特性，可进行数据的写入、读出。因此，如果将各电阻变化构件作为基本单元，则能获得可单独对各基本单元进行写入、擦除的非易失存储器。
在上述存储器中，最好使铝电极和钨电极之间的接触面积比铝电极和第1导电性构件或第2导电性构件之间的接触面积小。
按照这种结构，电阻变化构件两端中接触面积小的一侧端部中的电流密度大，所以在该部位流过电流产生空穴时，可缩短空穴的产生时间。因此能缩短数据的写入时间，提高存储器的实用价值。
在上述数据被写入上述电阻变化构件的状态下，通过上述第1、第2导电性构件使与上述第1电流方向相反的规定值以上的第3电流流过该电阻变化构件，从而使上述电阻变化构件的电阻高低状态反向变化，可擦除数据。
按照这种结构，可利用原子的再次移动擦除数据，也就是可改写数据。
利用主要材料和杂质构成上述电阻变化构件，通过上述主要材料中的杂质随规定值以上的电流而移动，能具有电阻变化的特性。
作为上述主要材料的铝中可以含有0.5-20％的硅。
将层间绝缘膜在上述第1导电性构件和第2导电性构件之间进行层叠，在该层间绝缘膜上形成连接第1、第2导电性构件的开口部，可将在该开口部内与钨电极一起层叠的铝合金电极作为上述电阻变化构件。
借助于这些结构，当杂质原子受规定值以上的电流的作用而移动，且在电阻变化构件的一侧端部析出时电阻值变高，当杂质原子在反向电流作用下从在端部析出的状态扩散时，电阻值变低。因此，利用杂质原子的移动所引起的电阻值的变化，将各电阻变化构件作为基本单元，能获得可单独对各基本单元进行数据写入、读出、擦除也就是可进行数据改写的非易失存储器。
这时，可使上述铝合金电极和上述钨电极之间的接触面积比上述铝合金电极和上述第1导电性构件或第2导电性构件之间的接触面积小。
按照这种结构，电阻变化构件两端中接触面积小的一侧端部中的电流密度大，所以在该部位流过电流使移动的原子析出时，可缩短原子析出所需要的时间。因此可缩短数据的写入、擦除时间，提高存储器的实用价值。
本发明的第2种存储器是这种构成的，即在上述第1种存储器中，用互相平行延伸的多条第1布线构成上述第1导电性构件，用沿与上述各第1布线成正交方向延伸的多条第2布线构成上述第2导电性构件，将上述电阻变化构件配置在上述各第1布线和上述各第2布线的各交点上，由各电阻变化构件构成矩阵形式的存储单元阵列。
按照这种结构，存储器的各电阻变化构件高密度地被设置在极小的区域内，因此能降低存储器的成本且能小型化。
在第2种存储器中，还可备有半导体基片、由栅极、源极区及漏极区构成的多个MOS晶体管、以及与各MOS晶体管的源极区连接的多条位线，将杂质掺入半导体基片的通过多个隔离绝缘膜分隔的多个线状区域而形成第1导电性构件，而且将其作为表面形成了硅化物的杂质扩散层，与上述各第1导电性构件和上述各MOS晶体管的漏极区连接，可对通过上述各MOS晶体管的上述栅极和上述位线选择的电阻变化构件进行数据的写入、读出。
在上述第2种存储器中，在上述数据被写入上述电阻变化构件的状态下，通过上述第1、第2导电性构件使与上述第1电流方向相反的规定值以上的第3电流流过电阻变化构件，从而使上述电阻变化构件的电阻高低状态反向变化，便可擦除数据，从而可将数据从通过上述各MOS晶体管的上述栅极和上述位线选择的呈数据写入状态的电阻变化构件上擦除。
借助于这些结构，可将以各电阻变化构件为单位存储单元的存储器部分和包含具有选择晶体管功能的MOS晶体管的外围电路部分设置在同一半导体基片上。这时，存储装置的结构是一种利用MOS晶体管的一般的硅化处理就能实现的结构，因此能获得总体集成度高且制造成本极低的具有PROM和RAM功能的存储器。
在第2存储器中，还可备有半导体基片、由栅极、源极区及漏极区构成的多个MOS晶体管、以及与各MOS晶体管的源极区连接的多条位线。而且在上述各MOS晶体管上通过绝缘膜形成上述第1导电性构件，通过在绝缘膜中形成的接触件将上述电阻变化构件和上述MOS晶体管的漏极区连接起来，可对通过上述各MOS晶体管的上述栅极和上述位线选择的电阻变化构件进行数据的写入、读出。
在上述数据被写入上述电阻变化构件的状态下，通过上述第1、第2导电性构件，使与上述第1电流方向相反的规定值以上的第3电流流过上述电阻变化构件，从而使上述电阻变化构件的电阻值发生高低反向变化，可擦除数据，从而可将上述数据从通过上述各MOS晶体管的上述栅极和上述位线选择的呈数据写入状态的电阻构件上擦除。
借助于这些结构，可将以各电阻变化构件为基本单元的存储器部分和包含具有选择晶体管功能的MOS晶体管的外围电路部分立体地设置在半导体基片上同一部位，能获得集成度极高的具有PROM和RAM功能的存储器。
本发明的存储器的制造方法包括：在基片上形成互相平行延伸的多个第1导电性构件的第1步骤；在上述第1导电性构件及基片上形成层间绝缘膜的第2步骤；在上述层间绝缘膜的一部分上形成通到上述各第1导电性构件的多个开口部的第3步骤；在上述各开口部中形成具有流过规定值以上的大电流时由发生的原子移动引起电阻变化的特性的电阻变化构件的第4步骤；以及在上述层间绝缘膜上形成与上述各电阻变化构件连接且沿与上述各第1导电性构件成正交方向延伸的多个第2导电性构件的第5步骤。
利用该方法能容易地形成以各电阻变化构件为基本单元、可单独对各基本单元进行数据的读出、写入的集成度高的存储器。
在上述存储器的制造方法的上述第4步骤中，将第1金属电极和第2金属电极进行层叠，可将该第1金属电极及第2金属电极中的任意一方作为上述电阻变化构件。
利用该方法，第1金属电极及第2金属电极中的一方为电阻变化构件，另一方不是电阻变化构件。而且通过适当调整该另一方金属电极的材质和厚度，在一方金属电极中能容易且可靠地伴随电流引起的原子移动而在其界面附近形成空穴和原子的析出，可降低各导电性构件间的电容，从而能形成高性能的存储器。
在上述存储器的制造方法的上述第4步骤中，淀积第1金属电极后，在基片的全部表面上淀积绝缘膜，对该绝缘膜进行深腐蚀而在开口部的侧面上形成侧壁，同时使上述第1金属电极一部分露出，可在该第1电极的露出部分上形成上述第2电极。
在存储器的制造方法的上述第2步骤中，分别形成第1层间绝缘膜和第2层间绝缘膜，在上述第3步骤中分别形成第1开口部和第2开口部，在上述第4步骤中分别形成第1金属电极和第2金属电极。首先，可在上述第1导电性构件及上述基片上形成上述第1层间绝缘膜，在该第1层间绝缘膜的一部分上形成通到上述各第1导电性构件的多个第1开口部，用第1金属电极填充各第1开口部后，在上述第1层间绝缘膜上形成上述第2层间绝缘膜，在该第2层间绝缘膜的一部分上在与上述各第1开口部错开的位置形成第2开口部，以便使上述各第1金属电极的一部分露出，然后用与上述第1金属电极连接的第2金属电极填充该第2开口部，同时在上述第5步骤中，在上述第2层间绝缘膜上形成与上述第2金属电极连接且沿与上述第1导电性构件成正交方向延伸的多个第2导电性构件。
利用该方法使第1金属电极和第2金属电极的接触面积变小，所以在该接触面积小的界面上伴随原子的移动而产生空穴或析出原子，可形成具有能使电阻变化构件的电阻值迅速变化的实用性优异的存储器。
在上述存储器的制造方法的上述第1步骤中，可用多个隔离绝缘膜分隔半导体基片，将杂质掺入上述各隔离绝缘膜之间的上述半导体基片内，形成杂质扩散层，然后可在该杂质扩散层表面上形成硅化物。
利用该方法，采用一般的硅化处理，可在同一半导体基片上形成以各电阻变化构件为基本单元的存储器部分和包含构成选择晶体管的MOS晶体管的外围电路部分，因此能降低存储器的制造成本。
在上述存储器的制造方法中，还包括在上述第1步骤之前在半导体基片上形成由栅极、源极区及漏极区构成的MOS晶体管的步骤、形成与上述各MOS晶体管的源极区连接的多条位线的步骤、以及在上述MOS晶体管和半导体基片上淀积绝缘膜的步骤。在上述第1步骤中还包括在构成上述基片的上述绝缘膜上形成第1导电性构件同时形成连接上述各第1导电性构件和上述各MOS晶体管的漏极区的接触构件的步骤。
利用该方法在半导体基片上立体地形成包含具有选择晶体管功能的MOS晶体管的外围电路部分和以各电阻变化构件为基本单元的存储器部分。因此能获得集成度极高的存储器。
图1是与第1实施形态有关的存储器结构的简略斜视图。
图2(a)、(b)分别是与第1实施形态有关的存储器的俯视图及剖面图。
图3是说明与第1实施形态有关的存储器的基本单元部分的数据写入原理用的剖面图。
图4(a)～(d)是表示与第2实施形态有关的存储器制造步骤的剖面图。
图5(a)～(d)是表示与第3实施形态有关的存储器制造步骤的剖面图。
图6是说明第3实施形态中的各开口部分之间的位置错开情况的俯视图。
图7是与第4实施形态有关的存储器的剖面图。
图8(a)、(b)是说明与第4实施形态有关的存储器的基本单元部分的数据写入、擦除原理用的剖面图。
图9是与第5实施例有关的半导体集成电路的剖面图。
图10(a)、(b)是与第5实施形态有关的半导体集成电路及普通的DRAM的简略结构的俯视图。
图11(a)～(d)是表示与第6实施形态有关的半导体存储器制造步骤的剖面图。
图12是与第6实施形态有关的半导体存储器的电路图。
图13是现有的使用熔丝的非易失存储器的电路图。
(第1实施形态)
首先参照图1、图2(a)、(b)及图3说明第1实施形态。
图1是第1实施形态的存储器的斜视图，图2(a)、(b)分别是该存储器的俯视图及剖面图。
第1导电性构件即第1铝布线2设置在氧化铝、玻璃等绝缘性基片1上。该第1铝布线2由例如厚约500nm、宽约500nm、间距在1μm以下的互相平行排列的多条细线构成。在绝缘性基片1及第1铝布线2上淀积构成层间绝缘膜的厚约1000nm的硅氧化膜3，在该硅氧化膜3上形成第2导电性构件即第2铝布线6。该第2铝布线6由沿与第1铝布线2成正交方向延伸的多条细线构成，其厚度和宽度大致与上述第1铝布线2相同，而且间距也与第1铝布线2的间距相同。而且，在图2(a)所示的平面状态下的第1铝布线2和第2铝布线6的各交点处、夹在上述两布线层之间设有电阻变化构件即基本单元Mc。这种基本单元Mc由在硅氧化膜3上形成的开口部8内依次淀积的钨电极4和它上面的铝电极5的积层膜构成。钨电极4和铝电极5的厚度都是400nm左右。铝电极5具有近似于纯铝的成分，第1、第2铝布线2、6都含有约0.5％的硅。
在图1中，为了容易看清楚，第1、第2铝布线2、6都只用线表示，但实际上如图2(a)、(b)所示，都有一定的宽度和厚度。
这里虽然不在图中示出本实施形态的存储器的步骤，但可利用例如下述的现有技术形成。首先，在绝缘性基片1上用溅射法形成厚约500nm的铝膜，然后用光刻法和干腐蚀法形成第1铝布线2。接着，例如用等离子CVD(化学汽相淀积)法在基片的整个表面上淀积厚约1000nm的硅氧化膜3。经过平整处理后，在该硅氧化膜3上第1铝配线2和第2铝配线6的交点位置处形成有多个开口部的光致抗蚀剂掩模。然后利用光致抗蚀剂掩模进行干腐蚀，在硅氧化膜3的一部分上形成通到第1铝布线2的开口部8。然后将光致抗蚀剂掩模除去后，用选择CVD法在各开口部8内的第1铝布线2上依次淀积钨和铝，形成厚度各为400nm左右的钨电极4和铝电极5。此后，用溅射法在基片的整个表面上形成厚约500nm的铝膜，然后再用光刻法和干腐蚀法形成第2铝布线6。
图3是只将一个基本单元Mc部分放大后的剖面图。已知如果将低电压加在第1铝布线2上、将高电压加在第2铝布线6上，使电流沿该图中的箭头所示的方向流过，则将发生铝原子沿与电流相反的方向移动这样一种现象。该现象称为电子迁移现象，一般情况下，这是一种会降低半导体器件可靠性的不利现象。
这里，在本实施形态下着眼于利用该铝原子的移动增大电阻值这一点。例如，如果在基本单元Mc部分流过1×106A/cm2左右的电流，则伴随铝原子沿与电流相反的方向移动，便在钨电极-铝电极的界面附近的铝电极5内产生空穴7。由于该空穴7的产生，基本单元Mc的电阻急剧上升。即，将由于产生空穴7致使电阻值增大的状态定义为数据“1”(或“0”)，而不产生空穴7、电阻值小的状态定义为数据“0”(或“1”)，可将基本单元Mc用作存储单元。而且能用0.5×105A/cm2以下非常小的电流读出数据，不会对数据的保持状态造成不良影响，但能检测各基本单元Mc的电阻值的高低。
读出时基本单元Mc的电阻值可能因读出电流而发生变化，读出电流可能使基本单元Mc的电阻值变化，但通过充分确保数据写入电流和读出电流之差(比)(例如100～1000倍以上)，就能避免伴随读出造成的电阻值变化。另外，如果担心由于不能使写入电流和读出电流之差很大而读出时引起电阻值变化，则可在存储器中附加象在DRAM中进行的那种刷新功能，可避免不适宜情况的发生。但即使需要进行刷新时，因其存储保持状态(仍)具有非易失性，而且即使断开电源，存储内容仍被保持，因此在不影响存储动作时(例如不使用存储器时、或使用存储器内的其他信息组时等)进行刷新就足够了，不需要像DRAM那样与读出的同时进行刷新。因此不会对读出动作产生不良影响。
本实施形态着眼于电流流过铝电极5时产生的电子迁移现象，将由于该电子迁移现象而在铝电极5内产生空穴使得电阻值增大的特性用于存储器。如上所述，该电阻值的变化状态本质上具有非易失性，即使断开电源仍能保持原状。而且可认为空穴7的发生为非可逆过程，且随时都可写入数据，所以本实施形态中的存储器具有PROM功能。
该空穴7的形成速度与温度有关，温度越高，空穴7的形成越快。因此写入时将存储器加热到200℃左右，可缩短写入时间。
(第2实施形态)
以下，参照图4(a)～(d)说明第2实施形态。图4(a)～(d)是表示本实施形态的半导体存储器制造步骤的剖面图。
首先，如图4(a)所示，在绝缘性基片1上形成由多条细线构成的第1铝布线2。该第1铝布线2的尺寸和形成方法已在上述第1实施形态中作了说明。
其次，如图4(b)所示，用与上述第1实施形态相同的方法在基片的全部表面上淀积硅氧化膜3后，借助于使用光致抗蚀剂掩模的干腐蚀法，在硅氧化膜3的局部形成通到第1铝布线2的开口部8。
接着如图4(c)所示，利用选择CVD法在开口部8内的第1铝布线2上淀积钨，形成厚约200nm的钨电极4。然后在基片的全部表面上淀积厚度约为开口部8的最短边长的1/2的硅氧化膜，然后进行深腐蚀，在开口部8的侧面形成绝缘性的侧壁10。这时钨电极4的一部分呈露出状态。
如图4(d)所示，利用选择CVD法在开口部8内露出的钨电极4上淀积铝，形成厚约200nm的铝电极5。另外，利用与上述第1实施形态相同的方法形成由连接于各铝电极5的多条细线构成的第2铝布线6。最后与上述第1实施形态一样，由上述钨电极4和铝电极5构成基本单元Mc。
在本实施形态中也与上述第1实施形态一样，写入电流流过时能增大电阻值，可利用这一现象存储数据。
在这一实施形态中，钨电极4和铝电极5的接触面积比铝电极5和第2铝布线6的接触面积小。所以写入电流流过时，在钨电极4和铝电极5的接触部分的有效电流密度变大。因此能缩短铝电极5中产生空穴所需要的时间。
(第3实施形态)
以下，参照图5(a)～(d)及图6说明第3实施形态。图5(a)～(d)是表示本实施形态的半导体存储器的制造步骤的剖面图。
首先，如图5(a)所示，在绝缘性基片1上形成由多条细线构成的第1铝布线2。该第1铝布线2的尺寸和形成方法已在第1实施形态中作了说明。再在基片的全部表面上淀积厚约20nm的第1硅氧化膜3a后，借助于使用光致抗蚀剂掩模的干腐蚀法，在第1硅氧化膜3a的局部形成通到第1铝布线2的第1开口部8a。
其次，如图5(b)所示，用选择CVD法在第1开口部8a内的第1铝布线2上淀积钨，将钨填入第1开口部8a形成钨电极4。
接着，如图5(c)所示，在基片的全部表面上淀积厚约200nm的第2硅氧化膜3b后，用与第1开口部8a同样的方法，形成第2开口部8b。这时如图6所示，在本实施形态中，使第2开口部8b的位置相对于第1开口部8a错开一些。
其次，如图5(d)所示，在第2开口部8b内形成铝电极5之后，用与上述第1实施形态同样的方法，形成由连接各铝电极5的多条细线构成的第2铝布线6。最后与上述第1实施形态一样，由上述钨电极4和铝电极5构成基本单元Mc。
在本实施形态中也与上述第1实施形态相同，写入电流流过时能使电阻值增大，可利用这一现象存储数据。
在本实施形态中，如图6所示，钨电极4和铝电极5彼此错开而只有一部分重叠形成，因此与铝电极5的接触面积比铝电极5与第2铝配线6的接触面积小。因此与上述第2实施形态一样，当写入电流流过时，钨电极4和铝电极5的接触部分的有效电流密度变大，能缩短在铝电极5中产生空穴所需要的时间。就是说能发挥与上述第2实施形态同样的效果。
(第4实施形态)
其次参照图7及图8(a)、(b)说明第4实施形态。
图7是本实施形态的存储器结构的剖面图。本实施形态的存储器结构基本上与上述第1实施形态的存储器相同，所以有关相同部分的说明从略。这里，在本实施形态中设置含有0.5-20％硅的铝合金电极20以取代第1实施形态的铝电极5。而且在本实施形态中，由钨电极4和铝合金电极20构成具有存储数据功能的基本单元Mc。
形成铝合金电极20时，例如含有0.5％左右的硅的话，就能与上层的第2铝布线6的成分相同，所以形成钨电极4后，利用溅射法等在开口部和基片全部表面上淀积铝膜，将其形成布线图案，可同时形成铝合金电极20和第2铝布线6。
当含有多量的硅从而其成分与第2铝布线6不同时，形成方法如下。例如方法之一是用选择CVD法将纯铝淀积在钨电极4上，并在该纯铝中注入硅离子。另一方法是利用溅射法等不仅在钨电极4上而且在基片全部表面上淀积含有多量硅的铝合金膜，并利用CMP等对铝合金膜进行深腐蚀，直到露出硅氧化膜为止，使铝合金膜只留在开口部。当然也可以采用其他已知的技术进行填充，以形成针形接触件。
图8(a)、(b)都是将基本单元Mc部分放大了的剖面图。如图8(a)所示，将高电压加在第1铝布线2上、将低电压加在第2铝布线6上，电流沿图中箭头所示的方向流过，则铝合金电极20中的硅21便沿与电流方向相反的方向移动，在铝合金电极20和钨电极4的界面附近析出硅21。由于硅21的析出，基本单元Mc的电阻值急剧上升。即，与上述第1实施形态一样，进行了数据的写入。
另一方面，如图8(b)所示，在图8(a)所示状态的存储器中，将低电压加在第1铝布线2上，将高电压加在第2铝布线6上，使如1×106A/cm2左右的电流沿图中箭头所示的方向流过时，铝合金电极20中的硅21便沿与电流方向相反的方向移动，因此在铝合金电极20和钨电极4的界面附近析出的硅21向铝合金电极20中扩散，使得基本单元Mc的电阻降低。即这种结构可擦除数据。
另外，用0.5×105A/cm2以下非常小的电流读出数据，根据各基本单元Mc的电阻值的高低检测数据是“0”还是“1”。
在本实施形态中读出时也能充分确保数据的写入电流和读出电流之差(比)(例如100～1000倍以上)，所以能避免伴随读出的电阻值的变化。如果写入电流和读出电流之差不够大等而在读出时电阻值可能(发生)变化时，则可在存储器中附加象在DRAM中进行的那种刷新功能，就能避免不适宜情况的发生。而且即使需要进行刷新时，由于该存储保持状态具有非易失性，即使断开电源，存储的内容仍能保持，所以在不影响存储动作时(例如不使用存储器时，或使用存储器内的其他信息组时等情况下)进行刷新就足够了，不需要像DRAM那样与读出的同时进行刷新。因此对读出动作不会产生不良影响。
在本实施形态中着眼于下述现象，即电流流过含硅的铝合金电极20时，硅21移动，硅21沿着与电流相反的方向移动的结果是在铝合金电极20和钨电极4的界面附近析出；并利用由于硅21在界面附近析出而使电阻值增大的特性进行存储。该电阻值的高低状态在本质上具有非易失性，即使断开电源仍能维持原状。而且，如上所述，硅的移动是可逆过程，因此本实施形态的存储器随时都可对各基本单元Mc进行写入，擦除即改写。因此本实施形态中的存储器具有非易失RAM功能。
电流流过各基本单元时产生的电阻值变化随开口部的直径和各部分材料的不同而异，在使用铝电极、开口部的直径为0.6μm时，在无电流的状态下，阻值为0.2Ω，而有电流时可变化到1.1Ω。而开口部的直径为0.2μm时，在无电流状态下为2Ω，有电流时变为约10Ω。
硅21的移动速度还与温度有关，温度越高，硅的析出、扩散进行得越快。因此写入、擦除时将存储器加热到200℃左右，能缩短写入、擦除所需要的时间。
本实施形态中的存储器可对各基本单元进行改写，而且可随机存取，这一点与RAM相似，而即使断开电源仍能保持存储内容这一点却比SRAM的功能优越，而且在占有面积方面能大幅度地减小于占有面积比SRAM还小的DRAM。即，在本实施形态下，具有存储功能的基本单元宽约0.5μm、间距为1μm，但若应用于0.35μm的尺寸规则，则基本单元的间距能容易地达到0.7μm。这与采用0.35μm尺寸规则时间距为1.7～1.9μm的DRAM相比，只需30％左右的面积就够了。因此，本实施形态的存储器，在存储内容保持方面优于SRAM，而且集成度方面优于DRAM，是一种具有极其优异功能的存储器。
另外，由于结构极其简单，因此能充分地伴随今后半导体集成电路的微型化，促进存储器的微型化。
(第5实施形态)
其次，参照图9及图10(a)、(b)说明第5实施形态。图9、图10(a)分别是本实施形态的半导体存储器结构的剖面图及俯视图。如图9所示，半导体存储器由单元选择及驱动电路区50和存储单元区60构成。
在单元选择及驱动电路区50中，在半导体基片51上形成由元件隔离部分52包围的活性区，在活性区内的半导体基片51上通过栅极绝缘膜形成栅极53。而且在位于栅极53两侧的半导体基片51内形成使杂质扩散后构成的源极、漏极区54。也就是形成MOS晶体管。但本实施形态的晶体管在栅极的两侧面备有侧壁，源极、漏极区54由低密度源极、漏极区和高密度源极、漏极区构成所谓的LDD(低密度漏极)结构。而且在基片上淀积由硅氧化膜构成的绝缘层55。
在绝缘层55上形成存储单元区60，本实施形态的存储单元区60的结构与上述第2实施形态的存储器的结构相同。即，存储单元区60由在绝缘层55上形成的第1铝布线62、在基片的全部表面上淀积的硅氧化膜63、在硅氧化膜63上形成的开口部8内形成的钨电极64、铝电极65、侧壁67、以及在硅氧化膜63和铝电极65上形成的第2铝布线66构成。
而且，上述单元选择及驱动电路区50的MOS晶体管有两种，一种具有作为选择晶体管的功能，另一种具有作为驱动晶体管的功能。填充在形成于绝缘层55上的接触孔中的第1针形接触件56接触在选择晶体管的漏极上，该针形接触件56的上端与存储单元区60的第1铝布线62的下端接触。图中用虚线表示的位线57在图9所示的剖面以外的部分接触在选择晶体管的源极上，在活性区字线起各栅极53的作用，且在元件隔离部52及活性区上沿与图9所示剖面垂直的方向延伸。另一方面，图9左端所示的驱动用晶体管的源极通过第2针形接触件58与存储单元区60的第2铝布线66接触，漏极也通过第2针形接触件58与电源端子接触。
图10(a)是本实施形态的半导体存储装置的俯视模式图。图10(b)是用于比较的普通DRAM结构的俯视模式图。将图10(a)、(b)加以比较就很容易理解，在本实施形态的半导体存储器的情况下，容易立体地形成单元选择及驱动电路和存储单元，因此与普通DRAM所示的在存储单元侧面形成外围电路的情况相比较，前者能极大地减少所占有的面积。
(第6实施形态)
以下，参照图11(a)～(d)说明第6实施形态。图11(a)～(d)是表示第6实施形态的半导体存储器制造步骤的剖面图。
首先，如图11(a)所示，在硅基片71上形成由互相平行延伸的多条线状硅氧化膜构成的分离氧化膜77，将磷离子注入各分离氧化膜77之间的硅基片71内，形成条纹状的n+扩散层72。再在n+扩散层72上形成钛膜后，该钛和n+扩散层72中的硅发生反应，在n+扩散层72的表面生成硅化物。可用众所周知的技术生成这种硅化物。n+扩散层72宽为0.4μm、间距约为0.8μm。该n+扩散层72具有与第1实施形态等中的第1铝布线同样的功能，成为第1导电性构件。
其次，如图11(b)所示，淀积厚约1μm的硅氧化膜73之后，有选择地除去硅氧化膜的一部分，形成通到各n+扩散层72的开口部78。
接着，如图11(c)所示，利用选择CVD法，在开口部78内的n+扩散层72上淀积钨，淀积成厚约500nm的钨电极74。然后，在基片的全部表面上淀积成厚为开口部78的最短边长的1/2左右的硅氧化膜之后，对该硅氧化膜进行深腐蚀，在开口部78的侧面形成侧壁79。
其次，如图11(d)所示，在开口部78内的钨电极74上淀积含有0.5-20％硅的铝，形成铝电极75。该铝电极75的形成方法与第4实施形态中所述的相同。此后，在基片的全部表面上淀积含有0.5％的硅的铝膜后，将该铝膜形成布线图案，从而形成与各铝电极75连接的同时沿与n+扩散层72垂直的方向延伸的多条线状铝布线76。
其次，图12是本实施形态的半导体存储器的简略电路图。80是字线选择及驱动电路，81是位线选择及驱动电路。从字线选择及驱动电路80延伸出多条字线WL1、WL2、WL3、……，从位线选择及驱动电路81延伸出多条位线BL1、BL2、BL3……。然后在各字线WL1、WL2、WL3、……和位线BL1、BL2、BL3、……的交点处按矩阵形式配置具有与上述基本单元Mc相同结构的多个存储单元M11、M12、……。
在本实施形态中，由钨电极74和铝电极75构成具有存储功能的基本单元(存储单元)，可将存储单元直接设置在半导体基片上。而且在起布线作用的n+扩散层72的表面形成硅化物的步骤可直接利用普通MOS晶体管的硅化处理方法。因此，可将外围电路的晶体管和利用电阻变化特性的存储单元设置在一个半导体基片上，能容易地形成内装可改写非易失存储单元的半导体存储器。
在n+扩散层72的表面上也可以形成钨硅化合物、钴硅化合物、镍硅化合物等代替钛硅化合物。另外，在n+扩散层72的表面不一定必须形成硅化物，但通过在n+扩散层72的表面上形成硅化物，与仅仅是n+扩散层的情况相比较，前者能降低起布线作用的n+扩散层72的电阻值。
(其它形态)
在第1-第5实施形态中，不一定必须形成钨电极，例如可在第1铝布线上薄薄地形成钨膜或钛膜，在开口部只形成铝电极。这时，在第2、第6实施形态中，直接在第1铝布线上形成侧壁即可，在第3实施形态中，将开口部和第1铝布线的位置错开即可。在第6实施形态中，可在硅化物层上直接形成铝电极，且在硅化物层上形成侧壁。
在各实施形态中，当然也可以将铝电极和钨电极的上下位置颠倒。
根据上述各实施形态中有关存储功能的说明能容易理解：也可将钨针形接点设置在第1铝布线和第2铝布线之间，使第1或第2铝布线与钨针形接点相邻的部分具有存储功能。这时，第1或第2铝布线中与钨针形接触件之间的界面附近的部分就是本发明中所说的电阻变化构件。
也可以用铝以外的材料形成布线，代替上述各实施形态中的铝布线。另外，构成电阻变化构件的材料也不一定是铝，只要是具有通电后原子移动、电阻值变化的特性的材料即可。

Claims (21)

1.一种存储器，其特征在于包括：第1导电性构件即第1铝布线；与第1导电性构件相对设置的第2导电性构件即第2铝布线；以及设置在第1导电性构件和第2导电性构件之间的具有当规定值以上的电流流过时由所产生的原子移动引起电阻变化的特性、且具有将电阻高的状态和电阻低的状态作为数据保持功能的电阻变化构件，通过上述第1、第2导电性构件供给大于规定值的第1电流至上述电阻变化构件，即可写入上述数据，而供给小于上述规定值的第2电流即可读出上述数据，该电阻变化构件由钨电极和铝电极构成。
2.根据权利要求1所述的存储器，其特征在于上述电阻变化构件是具有下述特性的材料，即由上述规定值以上的电流引起材料中原子移动，从而在端部附近产生空穴，导致电阻变化。
3.根据权利要求2所述的存储器，其特征在于上述电阻变化构件由纯铝构成。
4.根据权利要求3所述的存储器，其特征在于上述第1导电性构件和上述第2导电性构件通过层间绝缘膜进行层叠，在上述层间绝缘膜上形成连接上述第1、第2导电性构件的开口部，上述电阻变化构件是在上述开口部与钨电极一起层叠的铝电极。
5.根据权利要求4所述的存储器，其特征在于上述铝电极和上述钨电极之间的接触面积比上述铝电极和上述第1导电性构件或第2导电性构件之间的接触面积小。
6.根据权利要求1所述的存储器，其特征在于在数据被写入上述电阻变化构件的状态下，通过上述第1、第2导电性构件使与上述第1电流方向相反的规定值以上的第3电流流过上述电阻变化构件，从而使上述电阻变化构件的电阻的高低状态反向变化，可擦除数据。
7.根据权利要求6所述的存储器，其特征在于上述电阻变化构件由主要材料和杂质材料构成，并具有上述主要材料中的杂质随着上述规定值以上的电流而移动致使电阻值变化的特性。
8.根据权利要求7所述的存储器，其特征在于上述主要材料是铝，该铝中添加了0.5-20％的硅。
9.根据权利要求8所述的存储器，其特征在于上述第1导电性构件和上述第2导电性构件通过层间绝缘膜进行层叠，在上述层间绝缘膜上形成连接上述第1、第2导电性构件的开口部，上述电阻变化构件是在上述开口部内与钨电极一起层叠的铝合金电极。
10.根据权利要求9所述的存储器，其特征在于上述铝合金电极和上述钨电极之间的接触面积比上述铝合金电极和上述第1导电性构件或第2导电性构件之间的接触面积小。
11.根据权利要求1所述的存储器，其特征在于上述第1导电性构件由互相平行延伸的多条第1布线构成，上述第2导电性构件由沿与上述各第1布线成正交方向延伸的多条第2布线构成，上述电阻变化构件配置在上述各第1布线和上述各第2布线的各交点上，由各电阻变化构件构成矩阵形式的存储单元阵列。
12.根据权利要求11所述的存储器，其特征在于包括半导体基片；由栅极、源极区及漏极区构成的多个MOS晶体管；以及与该各MOS晶体管的源极区连接的多条位线，上述第1导电性构件是将杂质掺入上述半导体基片的通过多个隔离绝缘膜分隔的多个线状区形成的，而且其表面上形成了硅化物的杂质扩散层，上述各第1导电性构件和上述各MOS晶体管的漏极区连接，可对通过上述各MOS晶体管的上述栅极和上述位线选择的电阻变化构件进行数据的写入、读出。
13.根据权利要求12所述的存储器，其特征在于在上述数据被写入上述电阻变化构件的状态下，通过上述第1、第2导电性构件使与上述第1电流方向相反的规定值以上的第3电流流过上述电阻变化构件，从而使上述电阻变化构件的电阻的高低状态反向变化，可擦除数据，可从通过上述各MOS晶体管的上述栅极和上述位线选择的呈数据写入状态的电阻变化构件擦除数据。
14.根据权利要求11所述的存储器，其特征在于包括半导体基片；由栅极、源极区及漏极区构成的多个MOS晶体管；以及与各MOS晶体管的源极区连接的多条位线，上述第1导电性构件通过绝缘膜在上述各MOS晶体管上形成，上述电阻变化构件和上述MOS晶体管的漏极区通过在上述绝缘膜中形成的接触体连接，可对通过上述各MOS晶体管的上述栅极和上述位线选择的电阻变化构件进行数据的写入、读出。
15.根据权利要求14所述的存储器，其特征在于在上述数据被写入上述电阻变化构件的状态下，通过上述第1、第2导电性构件使与上述第1电流方向相反的规定值以上的第3电流流过上述电阻变化构件，从而使上述电阻变化构件的电阻的高低反向变化，可擦除数据，可从通过上述各MOS晶体管的上述栅极和上述位线选择的呈数据写入状态的电阻变化构件擦除数据。
16.一种存储器的制造方法，其特征在于包括在基片上形成互相平行延伸的多个第1导电性构件即第1铝布线的第1步骤，在上述第1导电性构件及上述基片上形成层间绝缘膜的第2步骤，在上述层间绝缘膜的局部形成通过上述各第1导电性构件的多个开口部的第3步骤，在上述各开口部中形成由钨电极和铝电极构成且具有当规定值以上的大电流流过时由所产生的原子移动引起电阻变化特性的电阻变化构件的第4步骤，以及在上述层间绝缘膜上形成连接于上述各电阻变化构件且沿与上述各第1导电性构件成正交的方向延伸的多个第2导电性构件即第2铝布线的第5步骤。
17.根据权利要求16所述的存储器的制造方法，其特征在于在上述第4步骤中，层叠形成第1金属电极和第2金属电极，上述第1金属电极及第2金属电极中任意一方为上述电阻变化构件。
18.根据权利要求17所述的存储器的制造方法，其特征在于在上述第4步骤中，淀积上述第1金属电极后，在基片的全部表面上淀积绝缘膜，对该绝缘膜进行深腐蚀，在开口部的侧面形成侧壁，同时使上述第1金属电极的一部分露出，在上述第1电极的露出部分上形成上述第2电极。
19.根据权利要求17所述的存储器的制造方法，其特征在于在上述第2步骤中，分别形成第1层间绝缘膜和第2层间绝缘膜，在上述第3步骤中，分别形成第1开口部和第2开口部，在上述第4步骤中分别形成第1金属电极和第2金属电极，首先，在上述第1导电性构件及上述基片上形成第1层间绝缘膜，在该第1层间绝缘膜的局部形成通到上述各第1导电性构件的多个第1开口部，用第1金属电极填充该各第1开口部，然后在上述第1层间绝缘膜上形成第2层间绝缘膜，在该第2层间绝缘膜的局部在与上述各第1开口部错开的位置形成第2开口部，且使上述各第1金属电极的一部分露出，然后用与上述第1金属电极连接的第2金属电极填充该第2开口部，在上述第5步骤中，在上述第2层间绝缘膜上形成连接上述第2金属电极且沿与上述第1导电性构件垂直的方向延伸的多个第2导电性构件。
20.根据权利要求16所述的存储器的制造方法，其特征在于在上述第1步骤中，用多个隔离绝缘膜分隔半导体基片，将杂质掺入上述各隔离绝缘膜之间的上述半导体基片内，形成杂质扩散层后，在该杂质扩散层表面生成硅化物。
21.根据权利要求16所述的存储器的制造方法，其特征在于在上述第1步骤之前还包括：在半导体基片上形成由栅极、源极区及漏极区构成的MOS晶体管的步骤；形成连接于上述各MOS晶体管的源极区的多条位线的步骤；以及在上述MOS晶体管及半导体基片上淀积绝缘膜的步骤，在上述第1步骤中还包括在构成上述基片的上述绝缘膜上形成第1导电性构件、同时形成连接上述各第1导电性构件和上述各MOS晶体管的漏极区的接触构件的步骤。
CN96102504A 1995-02-20 1996-02-16 存储器及其制造方法 Expired - Fee Related CN1082249C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP031248/95 1995-02-20
JP3124895 1995-02-20

Publications (2)

Publication Number Publication Date
CN1136222A CN1136222A (zh) 1996-11-20
CN1082249C true CN1082249C (zh) 2002-04-03

Family

ID=12326077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96102504A Expired - Fee Related CN1082249C (zh) 1995-02-20 1996-02-16 存储器及其制造方法

Country Status (5)

Country Link
US (2) US5621247A (zh)
JP (1) JPH08293585A (zh)
KR (1) KR100186919B1 (zh)
CN (1) CN1082249C (zh)
TW (1) TW287313B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
TW307048B (en) * 1996-11-22 1997-06-01 United Microelectronics Corp High density read only memory structure and manufacturing method thereof
US6268661B1 (en) * 1999-08-31 2001-07-31 Nec Corporation Semiconductor device and method of its fabrication
JPH10242422A (ja) 1997-02-28 1998-09-11 Toshiba Corp 半導体記憶装置およびその製造方法
DE19815874C2 (de) 1998-04-08 2002-06-13 Infineon Technologies Ag ROM-Halbleiter-Speichervorrichtung mit Implantationsbereichen zur Einstellung eines Kontaktwiderstandes und Verfahren zu deren Herstellung
JP2000216264A (ja) * 1999-01-22 2000-08-04 Mitsubishi Electric Corp Ｃｍｏｓ論理回路素子、半導体装置とその製造方法およびその製造方法において用いる半導体回路設計方法
KR100358569B1 (ko) * 1999-12-28 2002-10-25 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
AUPQ504300A0 (en) * 2000-01-11 2000-02-03 Biorex Health Limited Extraction of flavonoids
JP2001257325A (ja) * 2000-03-08 2001-09-21 Nec Corp 半導体記憶装置及びその製造方法
JP3837993B2 (ja) * 2000-03-21 2006-10-25 日本電気株式会社 電子素子およびそれを用いた記録方法
DE10020128A1 (de) * 2000-04-14 2001-10-18 Infineon Technologies Ag MRAM-Speicher
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
US6693821B2 (en) * 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
AUPR602201A0 (en) * 2001-06-29 2001-07-26 Biorex Health Limited Flavonoid concentrates
JP4249992B2 (ja) * 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
JP2004260101A (ja) * 2003-02-27 2004-09-16 Rohm Co Ltd 半導体装置の製造方法
US7327448B2 (en) * 2004-07-29 2008-02-05 Optech Ventures Llc Laser-ultrasonic detection of flip chip attachment defects
CN101044624A (zh) * 2004-10-22 2007-09-26 株式会社半导体能源研究所 半导体器件
US9734901B2 (en) * 2004-10-29 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Display device with semiconductor memory cell
KR20060081470A (ko) * 2005-01-07 2006-07-13 삼성전자주식회사 박막트랜지스터 기판과 그 제조방법
KR100994866B1 (ko) * 2006-02-09 2010-11-16 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
EP1850378A3 (en) * 2006-04-28 2013-08-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and semicondutor device
JP4344372B2 (ja) * 2006-08-22 2009-10-14 シャープ株式会社 半導体記憶装置及びその駆動方法
US8232175B2 (en) * 2006-09-14 2012-07-31 Spansion Llc Damascene metal-insulator-metal (MIM) device with improved scaleability
WO2008047711A1 (fr) * 2006-10-16 2008-04-24 Panasonic Corporation Réseau d'élément de stockage non-volatile et son procédé de fabrication
KR100911473B1 (ko) * 2007-06-18 2009-08-11 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
WO2010082928A1 (en) * 2009-01-15 2010-07-22 Hewlett-Packard Development Company, L.P. Silicon-based memristive device
JP2010245102A (ja) * 2009-04-01 2010-10-28 Sharp Corp 半導体装置及びその製造方法
US8716688B2 (en) * 2010-02-25 2014-05-06 The University Of Kentucky Research Foundation Electronic device incorporating memristor made from metallic nanowire
KR101145331B1 (ko) * 2010-07-15 2012-05-14 에스케이하이닉스 주식회사 저항 메모리 장치
US9312306B2 (en) * 2013-09-03 2016-04-12 Kabushiki Kaisha Toshiba Nonvolatile memory device and method of manufacturing the same
CN108899391A (zh) * 2018-06-15 2018-11-27 西安微电子技术研究所 光电耦合器用红外线接收管遮蔽层的制作方法
CN113644193B (zh) * 2021-06-29 2024-09-24 北京大学 阻变存储器件的制备方法、装置、电子设备和存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341026A (en) * 1991-04-09 1994-08-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a titanium and a titanium compound multilayer interconnection structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54121685A (en) * 1978-03-14 1979-09-20 Kyushu Nippon Electric Ic and method of fabricating same
US5075249A (en) * 1988-04-04 1991-12-24 Fujitsu Limited Method of making a bic memory cell having contact openings with straight sidewalls and sharp-edge rims
US4822753A (en) * 1988-05-09 1989-04-18 Motorola, Inc. Method for making a w/tin contact
US5177589A (en) * 1990-01-29 1993-01-05 Hitachi, Ltd. Refractory metal thin film having a particular step coverage factor and ratio of surface roughness
US5341328A (en) * 1991-01-18 1994-08-23 Energy Conversion Devices, Inc. Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life
JP2806660B2 (ja) * 1991-10-30 1998-09-30 シャープ株式会社 不揮発性記録装置
JP2859481B2 (ja) * 1992-01-20 1999-02-17 シャープ株式会社 不揮発性メモリ装置
KR950011643B1 (ko) * 1992-04-17 1995-10-07 현대전자산업주식회사 반도체장치 및 그 제조방법
JPH0660684A (ja) * 1992-08-07 1994-03-04 Ricoh Co Ltd リード・オンリ・メモリ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341026A (en) * 1991-04-09 1994-08-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a titanium and a titanium compound multilayer interconnection structure

Also Published As

Publication number Publication date
CN1136222A (zh) 1996-11-20
US5714400A (en) 1998-02-03
US5621247A (en) 1997-04-15
TW287313B (zh) 1996-10-01
KR100186919B1 (ko) 1999-04-15
KR960032685A (ko) 1996-09-17
JPH08293585A (ja) 1996-11-05

Similar Documents

Publication Publication Date Title
CN1082249C (zh) 存储器及其制造方法
JP5923641B2 (ja) ３次元メモリおよびその形成方法
US9595567B2 (en) Semiconductor memory device with resistance change film and method of manufacturing the same
US8679917B2 (en) Buried bit line anti-fuse one-time-programmable nonvolatile memory
US7391064B1 (en) Memory device with a selection element and a control line in a substantially similar layer
TWI475645B (zh) 半導體結構，電子系統，以及形成交叉點記憶體陣列之方法
KR100782482B1 (ko) ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
US7411812B2 (en) Memory architecture and method of manufacture and operation thereof
JP5072995B2 (ja) 不揮発性半導体記憶装置
US20120199915A1 (en) Patterning Embedded Control Lines for Vertically Stacked Semiconductor Elements
EP1710804A2 (en) Line layout structure, semiconductor memory device, and layout method
CN1574092A (zh) 高密度的相随机存取存储器
CN1242482C (zh) 含有单独的晶体三极管的存储器器件及其操作与制造方法
KR20120014136A (ko) 수직의 비트 라인들을 가지는 재프로그래밍 가능한 비휘발성 메모리 요소의 3차원 어레이
US10916553B2 (en) 3D vertical NAND memory device including multiple select lines and control lines having different vertical spacing
JP2012080100A (ja) 縦型トランジスタｓｔｒａｍアレイ
JPH06334190A (ja) Ｅｅｐｒｏｍおよびかかるｅｅｐｒｏｍを含む論理ｌｓｉチップ
CN1967897A (zh) 管型相变化存储器
US20180301556A1 (en) Vertical transistors with sidewall gate air gaps and methods therefor
CN1774807A (zh) 立体存储器阵列
CN1779982A (zh) 只读存储器及只读存储单元阵列及其编程与擦除方法
JP2007019559A (ja) 半導体記憶装置及びその製造方法
CN1407615A (zh) 薄膜晶体管存储器件
US9437815B1 (en) Resistive switching memory device architecture for reduced cell damage during processing
WO2008019616A1 (en) Electrical thin film memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee