CN1779982A

CN1779982A - 只读存储器及只读存储单元阵列及其编程与擦除方法

Info

Publication number: CN1779982A
Application number: CN200510114582.7A
Authority: CN
Inventors: 李明修
Original assignee: Macronix International Co Ltd
Current assignee: Macronix International Co Ltd
Priority date: 2004-10-29
Filing date: 2005-10-26
Publication date: 2006-05-31
Anticipated expiration: 2025-10-26
Also published as: CN100435339C; US7324377B2; US20060092702A1

Abstract

本发明提供一种虚拟接地NROM EEPROM阵列中NROM存储单元的选择数据区域的擦除方法。此方法会擦除选择的数据区域而不会干扰未选择的数据区域的程式状态。

Description

只读存储器及只读存储单元阵列及其编程与擦除方法

技术领域

本发明涉及一种操作半导体存储单元的方法，且特别涉及一种擦除氮化物只读存储单元的方法。

背景技术

非易失半导体存储器元件是设计来保留程式信息即使在无电力的情况下。只读存储器(read only memory，ROM)是一种常用于电子设备(像是微处理架构的数字电子设备与可携式电子装置)的非易失存储器。

基本上ROM元件包括多个存储单元阵列，每个存储单元阵列包括交错的字符线与位线，每个字符线与位线(或位线对)交错之处可对应存储器的一个位。在掩膜式可程式金属氧化物半导体(metal oxidesemiconductor，MOS)ROM元件中，在字符线与位线交错处的主动MOS(active MOS)晶体管的开启或不开启可以储存为逻辑’0’与逻辑’1’。

除了使用者可以使用可程式只读存储器(programmable read onlymemory，PROM)编程器储存数据值(亦即程式化PROM)之外，可程式只读存储器(programmable read only memory，PROM)是相似于掩膜式可程式ROM。PROM元件传统上是以在字符线与位线交错处可熔化连结来制造，其对应至特定逻辑值的所有位，典型是逻辑值’1’。PROM编程器用来设定预定的位成相反逻辑值，典型是通过施予高电压蒸发对应预定位的可熔连结。传统PROM元件只可程式化一次。

可擦除可程式化只读存储器(erasable programmable read only memory，EPROM)可以像PROM一样程式化，但也可通过将其暴露在紫外光下来擦除(成逻辑’1’状态)。传统EPROM元件在字符线与位线交错处具有浮置栅极MOS晶体管。每个MOS晶体管具有两个栅极：浮置栅极与非浮置或控制栅极。浮置栅极并未电连接至任何导体，且是被高阻抗绝缘材质围绕。为了程式EPROM元件，可施予高电压至每个位位置中的非浮置栅极，其中此位位置是储存逻辑值(例如逻辑值’0’)。这样会使得在绝缘材质中产生崩溃并使负电荷累积在浮置栅极上。当移除高电压时，负电荷会保留在浮置栅极上。而在后续读取操作期间，当选择晶体管时，负电荷会防止MOS晶体管在漏极线与源极线(例如从开启)之间形成低电阻通道。

ERPOM集成电路一般是建立在具有石英封盖的封装结构中，且EPROM是通过使EPROM集成电路暴露在穿过石英封盖的紫外光来进行擦除。当暴露在紫外光时，围绕在浮置栅极的周围的绝缘材质会变的轻微导电，而使得累积在浮置栅极上的负电荷消失。

传统可电擦除可程式化只读存储器(electrically erasable programmableread only memory，EEPROM)元件与EPROM元件相似，除了个别储存位可电擦除之外。EEPROM中的浮置栅极是被薄绝缘层围绕住，且在浮置栅极上的累积电荷可以通过施予相反于可程式化极性的电压至非浮置栅极来擦除。

近来在非易失存储器的相关发展是着重于捕捉电荷元件。这些元件一般可参照氮化物只读存储器(nitride read only memory，NROM)元件，NROM的缩写是Saifun半导体公司(Netanya，Israel)的商标的一部分。

NROM元件已知的是每个存储单元可以储存多个位。根据典型的实例，电荷可以储存在氮化层的两个区域中。另外，多位NROM存储单元可以是单一晶体管所构成，以使NROM阵列的密度高于许多的浮置栅极存储器所能达到的。

公知所形成的NROM阵列包括EEPROM与快闪EEPROM，本文所指的EEPROM与快闪EEPROM的区别在于EEPROM存储单元可分别被程式化地擦除，而快闪EEPROM存储单元无法各别地擦除，但可一区块一区块的擦除。NROM EEPROM阵列一般需要在备EEPROM存储单元之间形成隔离区，以使得施加用来擦除特定存储单元的电位不会影响邻近EEPROM存储单元的程式化状态。而NROM快闪EEPROM阵列不需要隔离区，这是因为存储单元是以一区块一区块地擦除而非各别地擦除。NROM EEPROM阵列因为隔离区的需求因而会浪费半导体面积并且降低了NROM EEPROM的密度，其相对于不需要隔离区的NROM快闪EEPROM的密度而言。

因此有必要发展不需要隔离区的NROM EEPROM阵列，并且发展擦除NROM EEPROM存储单元的方法且不会干扰阵列中邻近的存储单元。

发明内容

依据本发明的目的，提供一种不需要隔离区的虚拟接地的氮化物只读存储器(NROM)。在阵列中的各存储单元具有第一与第二数据区域。本发明还披露一种擦除阵列中选择存储单元的第一数据区域的方法。此方法不会干扰选择存储单元中的第二数据区域或是干扰阵列中未选择存储单元中的数据区域。

本发明提供一种虚拟接地的氮化物只读存储单元阵列，其包括提供基底以及在基底中以行列方式排列存储单元阵列。在阵列中的各存储单元包括源极、漏极、形成在源极与漏极之间的通道、形成在通道上的电荷捕捉层、位于电荷捕捉层上的栅极，其中在通道及电荷捕捉层之间可以存在或不存在第一隔离层，在电荷捕捉层与栅极之间可以存在或不存在第二隔离层。电荷捕捉层一般包括源极侧数据区域与漏极侧数据区域。各列中的存储单元的栅极连接至共用字符线。在相同一列的存储单元的源极会与同一列邻接的存储单元的漏极连接在一起。而同一行的源极是连接在一起以形成共用位线。

在一实施例中，擦除选择存储单元中的第一数据区域包括擦除漏极侧数据区域。擦除漏极侧数据区域的方法是通过施予第一电位至第一位线，其连接至选择存储单元的源极。施予第二电位至第二位线，其连接至选择存储单元的漏极。施予第三电位至第一字符线，其连接至选择存储单元的栅极，以及施予第四电位至一或多条位线，其连接至邻接此选择存储单元的一或多个存储单元。所有施予的电位是相对于基底而言。所选择的电位可以使第二电位与第三电位的差异足以产生空穴，此空穴会由选择存储单元的源极注入至选择存储单元的源极侧数据区域。这样的注入可以使数据值得以从选择存储单元的源极侧数据区域擦除。所选择的电位还可使第四电位与第一电位的差异不足以使电荷注入与选择晶体管同一列的任何其它数据区域中。

在本发明的一实施例中，虚拟接地的氮化物只读存储器可电擦除可程式化只读存储单元阵列包括多个氮化物只读存储单元，各存储单元包括栅极、源极、漏极、基底、形成在源极与漏极之间的基底中的通道、形成在通道上的捕捉层，其中在通道及捕捉层之间可以存在或不存在第一隔离层，在捕捉层与栅极之间可以存在或不存在第二隔离层。此捕捉层具有足够低导电性以防止位于其中的电荷散布开来。在一擦除状态中，此捕捉层会储存实质上不超过或只有少量电子。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1A是NROM存储单元的剖面示意图。

图1B是图1A NROM存储单元的示意图。

图2A表示一偏压条件的实例，以程式化NROM存储单元的数据区域。

图2B是当使用图2A的偏压条件时在NROM存储单元中的状况示意图。

图3A表示一偏压条件的实例，以擦除NROM存储单元的数据区域。

图3B是当使用图3A的偏压条件时在NROM存储单元中的状况示意图。

图4A是三个NROM存储单元的剖面示意图。

图4B表示擦除靠近NROM存储单元的漏极的数据区域的偏压条件。

图5是一实施例中虚拟接地NROM存储单元阵列的示意图。

图6是一实施中缩小的NROM存储单元阵列。

图7是一实施例中包含有感应电流机构的缩小的NROM存储单元阵列的附图。

主要元件标记说明

10、109、110、111、210：NROM存储单元

15、115：基底

20、120、S：源极

25、125、127、119、D：漏极

30、40、130、140：隔离层

35、135：电荷捕捉层

45、G：栅极

50、150、156：源极侧数据区域

55、155、157：漏极侧数据区域

21：源极端

26：漏极端

46：栅极端

16：基底端

60：电流

61：热电子

70：空乏区

75：空穴

76：热空穴

121、126、128、116、146、183：端点

145、191、190：字符线

180、181、182：位线

185：位选择电路

195：字符选择电路

具体实施方式

下文特举本发明较佳实施例，并配合附图作详细说明。在此，附图中相似或相同的构件以相同标记表示。值得注意的是，附图为简图，其并非实际的尺寸比例。为了使本发明更加明显易懂，方向，诸如顶部、底部、左边、右边、上面、下面、上方、下方、底下、后方以及前方都是以附图为基准，上述方向并不限定本发明的范围。

虽然在本实施例中是以特定附图以详细说明之，但并非用以限定本发明。以下详细的描述，虽然为一较佳实施例，但在不脱离本发明的精神和范围内，当可作些许的更动与改进，因此本发明的保护范围当视权利要求所界定者为准。可以了解的是，在此所描述的步骤以及结构并没有提供完整操作NROM存储单元的方法，但所属技术领域的技术人员依可以结合公知多种操作方法来实施，因此在此的说明是包含了必要的实施步骤以使所属技术领域的技术人员了解本发明。本发明是应用于半导体存储元件的领域以及一般的操作方法。依据本发明的目的，以下的说明是描述一种能够储存数据的NROM存储单元阵列以及一种擦除存在NROM存储单元阵列的方法。

请参照以下附图，图1A是依照本发明一实施例的NROM存储单元10的剖面示意图。图中所表示的实例包括半导体基底15，其例如是由淡掺杂P型硅所形成，以构成P井。形成在基底中的源极20以及漏极25区域通常包括了重掺杂的N型材料，其一般是表示成N+。通道通常是形成在源极20与漏极25区域之间的基底中。值得注意的是，本实施例的NROM存储单元的通道长度是“短的”，也就是说，在源极20与漏极25区域之间的距离足够短以使其可以进行不会彼此干扰的擦除操作。一般而言，通道长度是短于0.25微米。另外，第一隔离层30是覆盖在通道上，且电荷捕捉层35是覆盖于第一隔离层30上。此电荷捕捉层35可以是氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铪(HfOx)或是微硅晶(Si-nanocrystal)。第二隔离层40是覆盖于电荷捕捉层35上，且导电栅极45是覆盖在第二隔离层40上。在一实施例中，第一与第二隔离层30、40可以是氧化硅。栅极45可以是多晶硅。值得一提的是，在另一实施例中，在通道及电荷捕捉层35之间亦可以不存在第一隔离层30，在电荷捕捉层35与栅极45之间亦可以不存在第二隔离层40。在又一实施例中，电荷捕捉层35只局部位于通道的两端，并由源极20及漏极25上方的方向往通道的中央延伸，且通道中央无电荷捕捉层35。

图1B是单一NROM存储单元10的附图。源极端21、漏极端26、栅极端46以及基底端16分别表示图1A中的源极20、漏极25、栅极45与基底15。

图1A中还表示出两个数据区域，其位于源极侧数据区域50与漏极侧数据区域55，其分别位于靠近源极20与漏极25的电荷捕捉层35中。在此所披露的方法可以用来将电荷储存于其中一数据区域中，其例如漏极端数据区域55。所储存的电荷可以是高度位于局部位置而不会分散于整个电荷捕捉层35，这是因为使用了非常低的导电性材料来作为电荷捕捉层35。因此，NROM存储单元可以在至少两个数据区域储存分开的资料数据，在本实施例中，此数据区域例如是源极侧数据区域50与漏极侧数据区域55。在典型的实施例中，源极侧数据区域50与漏极侧数据区域55都可以储存两种可能资料数据中的一种，其对应于一位信息。这些典型的实施例因此可以在单一NROM存储单元内储存二位。在另一实施例中，源极侧数据区域50与漏极侧数据区域55可以储存超过两个的可能数据值。例如，各源极侧数据区域50与漏极侧数据区域55可以储存四个可能的数据值，其即是单一NROM存储单元可储存四位。

在一典型的操作方法中，如图1B所表示的NROM存储单元元件，会施予正偏压，例如是5伏特，其从漏极端26至源极端21施予偏压，且源极端21会与基底端16连接。在此种偏压条件下，若从栅极端46施予电压到源极端21，一般会导致电流产生(漏极电流)，且其可以通过与漏极端26连接的外接电路测量到。也就是说，当施加于栅极端46与源极端21之间的电压(也就是栅极到源极电压)超过启始电位Vt的参考程度时，便可以观察到可测量的漏极电流。一般而言，当栅极到源极电压超过启始电位Vt时，Vt通常大约是2伏特，会产生的漏极电流一般是大于15微安培(μA)。NROM存储单元的启始电压Vt可以通过改变储存在NROM存储单元的数据区域的电荷量来作调整。当NROM存储单元的启始电位高于一程度时，例如是约4伏特，便可以程式化此NROM存储单元。而提高NROM存储单元的启始电位的方法例如是于NROM存储单元的数据区域中储存足够量的电子，以使数据区域的附近的启始电位提高。

依据本发明，数据区域，例如是漏极侧数据区域55，可以被程式化，当漏极侧数据区域55含有足够量的电子，以提高启始电位约2伏特。相反的，当漏极侧数据区域55含有实质上不超过或少量的电子时，漏极侧数据区域55便会被擦除。在此，“不超过或只有少量电子”的条件指的是，例如，还未被程式化或擦除的“纯净”氮化硅材料。在另一实例中，“不超过或只有少量电子”的条件指的是，在捕获过多的电子以程式化之后再捕获过多的电荷以擦除而导致最后“不超过或只有少量电子”条件的氮化硅材料。捕获的空穴可以与氮化硅材料中的电子结合，或是正电荷的空穴会发挥补偿负电荷电子的作用，而产生“不超过或只有少量电子”的条件。已经被程式化以及擦除的晶体管的Vt会稍微高于包含有“纯净”氮化硅的晶体管的Vt。

图2A是表示一组偏压条件的实例，用以程式化图1A与图1B中的NROM存储单元10的漏极侧数据区域55。依据此实例，大的正电位，例如是10伏特，会从栅极端45施加至源极端21，且源极端21会与基底端16连接。而中等的正电位，例如是6伏特，会由漏极端26施加至源极端21。

图2B是当利用图2A的偏压条件时NROM存储单元10中的情况示意图。此条件会导致NROM存储单元10开启(当存储单元电流超过预定启始电流值时，即可称为存储单元开启)，其是在栅极端46的电位下产生的存储单元电流，因此源极端21与漏极端26的电位足以通过热电子注入的方式程式化漏极侧数据区域55。在此种偏压条件下，通道是在反转状况中(含有过多的电子)。所施加的电位会在通道建立起垂直与横向的电场，而使电子从源极20往漏极25加速，因而在通道中建立起电子流60。一般而言，电流60的大小约为50～300微安培。当电子加速前往漏极25时，部分电子会碰撞基底晶格而产生电子-空穴对。这些所产生的电子，又称为热电子61，可能会获得足够的动能而越过隔离层30的能障。热电子61是在由大正电位至栅极45的垂直电场的影响下而产生，因此到达氮化硅层35中而陷于其中。被捕捉的电子会位于漏极侧数据区域55中，而使其变成程式化状态(高Vt状态)。

依据另一实施例，源极侧数据区域50(图1)可以通过上述方法以相同偏压电位而程式化，只是需将源极20与漏极25的角色对调。也就是说，中等正电位是由源极端21施加至漏极端26。

图3A是表示一组偏压条件的实例，用以擦除图1B中的NROM存储单元10的漏极侧数据区域55。依据此实例，中等负电位，例如是-5伏特，是由栅极端46施加至源极端21，且源极端21与基底端16连接。而中等正电位，例如是5伏特，是由漏极端26施加至源极端21。

图3B是当利用图3A的偏压条件时NROM存储单元10中的情况示意图。在此偏压条件下，基底15的电位实质上是接近0伏特，且深的空乏区70会形成在靠近漏极25与漏极25处，其在基底15与漏极25界面的附近。电子-空穴对会在此空乏区70中产生且分离开来。所产生的电子会被空乏区70的电场吸引而到达漏极25，而空穴会被相同的电场吸引而到基底15。被吸引到基底15的空穴会形成小的电流75，其通常是介于0.05～1微安培。施加在栅极45的负电位会导致空穴75的产生，其通常是转向栅极45的方向，但是大多数的空穴没有足够的动能越过隔离层30的能障。一些靠近基底15与隔离层30界面的空穴，又称为热空穴76，会因为电场而由空乏区70往源极20加速，且其具有足够的动能因而能越过隔离层30的能障。热空穴76可以到达电荷捕捉层35的漏极侧数据区域55并陷于其中，这是因为使用低导电性的电荷捕捉层35之故。被捕捉的空穴会与电荷捕捉层35中的电子产生中和作用，因此能使漏极侧数据区域55变成擦除状态(低Vt状态)。

图4A是三个NROM存储单元109、110、111的剖面示意图。在典型的实施例中，会形成更多超过三个以上的NROM存储单元，而图4A仅表示出其中三个存储单元109、110、111，以方便说明。所表示的实施例包括形成在半导体基底115中的NROM存储单元110，基底115包括淡掺杂P型硅。NROM存储单元110还包括源极区120与漏极区125，其表示成N+，其是以重掺杂的N型材料形成。邻近的NROM存储单元109、111也是以相同的方式形成在基底115中，NROM存储单元109、111实质上与NROM存储单元110相同。NROM存储单元109包括源极区119与漏极区120。值得注意的是，NROM存储单元109的漏极区120会与NROM存储单元110的源极区120连接在一起。同样的，NROM存储单元111包括源极区125与漏极区127。NROM存储单元110的漏极区125会与NROM存储单元111的源极区125连接在一起。换句话说，所表示的实施例中，相邻的NROM存储单元会共用源极与漏极区，也就是说，相同的物理区域会作为NROM存储单元的源极并作为相邻NROM存储单元的漏极。此种结构没有隔离区在NROM存储单元之间，因此可以使存储器元件具有高密度。

源极/漏极区，例如是源极/漏极120，可以是形成在基底115中的埋入式N+扩散区，且埋入式N+扩散区会沿着垂直于图4A的平面的方向延伸进入纸张中。这些埋入式N+扩散区定义出位线，其与NROM存储单元阵列中的行(column)有关，详述如下。位线，例如是位线120、125、127会分别通过端点121、126、128而与控制线路(图中未表示)连接。

图4A中的NROM存储单元110的通道是形成在源极120与漏极125之间的基底115中。第一隔离层130覆盖住各NROM存储单元109、110、111的通道。电荷捕捉层135覆盖住各第一隔离层130，且第二隔离层140会覆盖住各电荷捕捉层135。导电字符线145会覆盖住第二隔离层140而形成NROM存储单元110的栅极。另外，字符线145可以是多晶硅，其延伸至邻近的NROM存储单元109、110，而同样形成这些NROM存储单元109、111的栅极。字符线145构成NROM存储单元109、110、111的栅极，因而使其电连接而形成NROM存储单元的列(row)。字符线145也可以通过端点146而与控制电路(图中未表示)连接。

在实施例中的各NROM存储单元109、110、111还包括多个数据区域，其可以使用在此所描述的方法程式化或擦除。例如，NROM存储单元110包括位于电荷捕捉层135中靠近NROM存储单元110的源极120与漏极125的源极侧数据区域150与漏极侧数据区域155。NROM存储单元111也包含类似的源极侧数据区域156与漏极侧数据区域157。在附图中，漏极侧数据区域155与源极侧数据区域156例如是相邻的。漏极侧数据区域155在此可以使用如图2B所描述的方法来程式化，其通过施予0伏特电位至源极端121与基底端116，并施予中等正电位，例如是6伏特，至漏极端126，并且施予大的正电位，例如是10伏特，至构成NROM存储单元110的栅极的字符线145的端点146，其它的源极/漏极端点可以保持浮置状态。如在图2B所讨论，这样的偏压条件可以使电子注入至电荷捕捉层135的漏极侧数据区域155，而使得漏极侧数据区域155被程式化。同样的，将源极与漏极的角色交换，即可以对源极端数据区域150程式化。

图4B是表示擦除NROM存储单元110的漏极侧数据区域155时的情况。擦除漏极侧数据区域155的方法与图3B所描述的方法相似。也就是，擦除NROM存储单元110的漏极侧数据区域155的方法是施加0伏特电位至源极端121与基底端116，施加中等正电位，例如是5伏特，至漏极端126，并且施加中等负电位，例如是-5伏特，至构成NROM存储单元110的栅极的字符线145的端点146。倘若其它源极/漏极端保持浮置，即可形成如图4A所描述的状态，这些偏压条件会使得热空穴注入电荷捕捉层135的漏极侧数据区域155。同样的，将源极与漏极的角色交换，即可以擦除源极端数据区域150。

但是，擦除NROM存储单元110的漏极侧数据区域155会干扰邻近NROM存储单元111的源极侧数据区域156。此干扰会导致强的干扰电场产生，其形成在NROM存储单元111的源极125与构成NROM存储单元111的栅极的字符线145之间。此干扰电场几乎是漏极125与构成NROM存储单元110的栅极的字符线145之间的类似电场镜像。此干扰电场会使空穴从源极漏极125周围的空乏区加速，而导致热空穴注入NROM存储单元111的源极侧数据区域156。这样的干扰对于NROM EEPROM的操作来说是不能接受的。

依据本发明的目的，修饰干扰电场的方式是施加小的正电位，例如是约3伏特，至NROM存储单元111的漏极端128。这样的小正电位可以降低源极与漏极之间的干扰电场的横向部分，其靠近基底115与NROM存储单元111的隔离层130的界面。这样的降低可以使靠近此界面的空穴，其于源极漏极125周围的空乏区产生，不会有足够的动能而越过隔离层130的能障，因而无法到达源极侧数据区域156。在此同时，施加于(a)漏极端125的小正电位与(b)施加于源极端121与/或漏极端126的电位之间的差异并不足以使NROM存储单元111的漏极侧数据区域157产生擦除。因此，本发明更佳的是可以应用于短通道元件的操作。倘若通道太长，缩减干扰电场的横向部分的成效就不会太明显。此方法只描述擦除NROM存储单元110的漏极侧数据区域155，且既不会干扰NROM存储单元110中源极侧数据区域150的程式状态(不是程式化就是擦除)也不会影响NROM存储单元111中源极侧数据区域156与漏极侧数据区域157的程式状态，也不会影响NROM存储单元109中数据区域的程式状态。以相似的方法，其中源极120与漏极125的角色互换，并且施予小正电位至源极区119，只会擦除NROM存储单元110的源极侧数据区域150。

图5是表示本发明一实施例的NROM存储单元的虚拟接地阵列。各存储单元，例如是NROM存储单元210，例如是如图2A与图2B所表示的结构，且各存储单元阵列如图4A所表示的结构。同一行的NROM存储单元的源极/漏极区(S、D)是通过位线180连接在一起。各位线181、182是分别连接至NROM存储单元210的源极(S)与漏极(D)。如以上所述，位线180可以是形成在基底中的埋入式N+扩散区。在位线上的端点(图5未表示出)可以连接至位选择电路185，其用以提供分开的电位至各位线，以对阵列中的各NROM存储单元进行程式化或擦除。在阵列的每一行的NROM存储单元的栅极(G)会连接至字符线190。依据图5的实施例，阵列的每一行包括字符线，例如是字符线191，其在同一列中形成各NROM存储单元的栅极。例如，字符线191是形成NROM存储单元210的栅极。字符线上的端点(图未表示出)会连接至字符选择电路195，以提供分开的电位至各字符线，以程式化或擦除阵列中各NROM存储单元。在所表示的附图中，所有存储单元是占据了同一基底区域，基底具有基底端183。

以上述图4A与图4B的原则可以程式化与擦除图5所表示的NROM存储单元密阵列的元件，其例如是NROM存储单元210。例如，NROM存储单元210可以通过施予大概的电位至位线181、182以及字符线191。除了其它的状态之外，图5至图7的电位定义为相对于基底端183的电位。

图6是本发明一实施例的缩小的NROM存储单元的虚拟接地阵列200的附图，其为图5大阵列中的一部分。依据本发明在阵列的NROM存储单元中操作的方法将会以阵列200中单一选择NROM存储单元210来说明。

所表示的实施例包括位线BL_-1、BL₀、BL₁、BL₂。位线BL₀连接至NROM存储单元210的源极(S)，位线BL₁连接至NROM存储单元210的漏极(D)，位线BL_-1连接至相邻的NROM存储单元的源极，且其漏极与NROM存储单元210的源极(S)连在一起，位线BL₂连接至相邻的NROM存储单元的漏极，且其源极与NROM存储单元210的漏极(D)连在一起。

所表示的实施例还包括字符线WL₀、WL₁、WL_-1。字符线WL₀连接到NROM存储单元210的栅极(G)。(亦或是说，字符线WL₀会构成NROM存储单元210的栅极以及与NROM存储单元同一列的NROM存储单元的栅极)。字符线WL₁连接到上一列的NROM存储单元的栅极，其是与NROM存储单元210这一列相邻的上一列。同样的，字符线WL_-1连接到下一列的NROM存储单元的栅极，其是与NROM存储单元210这一列相邻的下一列。

依据上述的方法，程式化靠近NROM存储单元210的漏极(D)的漏极侧数据区210的方式是施予适当的电位至NROM存储单元210的源极(S)、漏极(D)以与栅极(D)端。在图6中，这些电位例如是分别通过连接到源极(S)的位线BL₀、连接到漏极(D)的位线BL₁以及连接到栅极(G)的字符线BL₀提供，而其它的位线可以是浮置状态。在本发明的一实例中，第一电位(例如是约0伏特)是施加至位线BL₀，第二电位(例如是约6伏特)是施加至位线BL₁，而第三电位(例如是约10伏特)是施加至字符线WL₀。而第四电位(例如是与第一电位相同)可以施加在其它的字符线上。相对于图2A与图2B所述的方法可以确定的是，本实施例只对NROM存储单元210的漏极侧数据区域程式化的方法为例概述。

对NROM存储单元210的源极侧数据区域程式化的方法是以相似的方式来进行，其例如是将源极(S)与漏极(D)的角色互换即可。特别是，施加第一电位至位线BL₁、施加第二电位至位线BL₀、施加第三电位至字符线WL₀、施加第四电位至其它字符线，且使其它位线呈浮置状态，以程式化NROM存储单元210的源极侧数据区域。

擦除靠近NROM存储单元210的漏极(D)的漏极侧数据区210的方式是依据图4B的方法施加适当的电位至字符线与位线。利用图4B的方法例如是施加第一电位(例如是约0伏特)至位线BL₀，第二电位(例如是约5伏特)是施加至位线BL₁，而第三电位(例如是约-5伏特)是施加至字符线WL₀，第四电位(例如是3伏特)可以施加至位线BL₂。而其它位线可以是浮置状态，且第五电位(其可以是与第一电位相同)是施加至其它的字符线。相对于图4B所述的方法可以确定的是，本实施例只对NROM存储单元210的漏极侧数据区擦除的方法为例概述。另外，阵列200中的其它数据区域不会受到所施加电位的干扰。

对NROM存储单元210的源极侧数据区域擦除的方法是以相似的方式来进行，其例如利用上述的实例并将源极(S)与漏极(D)的角色互换，并且将施加第四电位至BL_-1以代替BL₂即可。在一实例中，是施加第一电位(例如是0伏特)至位线BL₁、施加第二电位(例如是5伏特)至位线BL₀、施加第三电位(例如是-5伏特)至字符线WL₀、施加第四电位(例如是3伏特)至位线BL_-1，而其它位线可以是浮置状态，且第五电位(其可以是与第一电位相同)是施加至其它的字符线。上述所施予的电位可以擦除NROM存储单元210的源极数据区域，且不会干扰阵列200中的其它数据区域。

图7是表示一实施例中虚拟接地的NROM存储单元阵列200，其包括低阻抗构件I_-1、I₀、I₁，以感应电流。所表示的实例包括读取靠近NROM存储单元210漏极(D)的漏极侧数据区域。依据本实例，是施加第一电位(例如是0伏特)至位线BL₁、施加第二电位(例如是1.6伏特)至位线BL₀、施加第三电位(例如是3.3伏特)至字符线WL₀，而第四电位(可以与第一电位相同)是施加至其它所有的字符线，而其它位线可以是浮置状态。使用此偏压条件，可以感应到电流I₀。在这样的偏压条件下，电流I₀与I₁实质上是相等的(若不考虑阵列结构中的漏电路径)。因此，I₁而不是I₀可能会在另一实施例中被感应到。当二位数据被储存在漏极侧数据区域，电流I₀的大小可以与电流启始值I_th比较。在一实施例中，I_th值约为15微安培。当I₀超过I_th，便可以决定漏极侧数据区域已被擦除(例如是在低V_t状态)，另外也可以决定漏极侧数据区域已被程式化(例如是在高V_t状态)。

类似的方法以可以用来决定靠近NROM存储单元的源极的源极侧数据区域程式化的状态，其通过将源极(S)与漏极(D)的角色互换。也就是说，施加第一电位(例如是0伏特)至位线BL₀、施加第二电位(例如是1.6伏特)至位线BL₁、施加第三电位(例如是3.3伏特)至字符线WL₀，而第四电位(可以与第一电位相同)是施加至其它所有的字符线，而其它位线可以是浮置状态。在这样的偏压条件下，是可以感应到电流I₁。当二位数据被储存在源极侧数据区域，电流I₁的大小可以与电流启始值I_th比较。当I₁超过I_th，便可以决定源极侧数据区域已被擦除(例如是在低V_t状态)，另外也可以决定源极侧数据区域已被程式化(例如是在高V_t状态)。

在另一实施例的NROM存储单元阵列200中，靠近源极(S)与漏极(D)的数据区域可以储存四-阶数据，因此各数据数据可以储存两个位信息。例如，利用上述的读取方法，而提供存储单元额外的启始电压V_t程度。例如，读取漏极侧数据区域的方法可以利用如上述的方法来进行，除了启始电压值V_t是由成功的施予较大的栅极电位值且所感应到的电流I₀大于I_th。依据所表示的实例，三个栅极电位分别是V₁、V₂、V₃，且这些电位之间的关系是V₁＜V₂＜V₃。当施予栅极电位V₁时，若电流I₀的大小是大于I_th，便可以决定漏极侧数据区域已被擦除(例如是在低V_t状态)。假若施予栅极电位V₁，且电流I₀的大小是小于I_th，则将栅极电位增加的V₂，且电流I₀可以被再次的感应到。倘若在此种条件下，电流I₀的大小是大于I_th，则可以决定漏极侧数据区域已被程式化成第一阶(例如是相对高的V_t状态)。若施予栅极电位V₂，且电流I₀的大小是小于I_th，则将栅极电位增加的V₃，且电流I₀可以被再次的感应到。倘若在此种条件下，电流I₀的大小是大于I_th，则可以决定漏极侧数据区域已被程式化成第二阶(例如是相对更高的V_t状态)。倘若施予栅极电位V₃，且电流I₀的大小是小于I_th，则可以决定漏极侧数据区域已被程式化成第三阶(例如是相对最高的V_t状态)。四种不同的状况包括(1)擦除、(2)程式化成第一阶、(3)程式化成第二阶以及(4)程式化成第三阶，可以对应为储存在漏极侧数据区域中的两位数据值。使用类似的方法亦可应用于读取除存在靠近源极(S)的源极侧数据区域的四阶值。此方法是仅描述在单一NROM存储单元中储存四位，所属技术领域的技术人员在了解上述的方法之后可以延伸超过四阶的方法。例如，当应用到八阶时，即可在单一NROM存储单元内储存6位信息。

在另一具有单一数据区域的NROM存储单元的实施例与图1A所表示的NROM存储单元结构相似，但仅具有单一数据区域，即漏极侧数据区域55，而没有源极侧数据区域50。或是，单一数据区域是源极侧数据区域50，而没有漏极侧数据区域55。上述两种实施例皆可以使用如下述的至少两种不同的感应方法。

在NROM存储单元阵列200的一实施例中，各NROM存储单元，例如是NROM存储单元210，包括单一区域(取代两数据区域)，其可以储存二或多阶数据值。在此，程式化的方法可以通过程式化漏极侧数据区域55或源极侧数据区域50，其依据究竟是漏极侧数据区域55或源极侧数据区域50储存数据而定。此实施例的读取方法可以使用如上述的方法，例如，请参照图7，当漏极侧数据区域为程式化状态或擦除状态时，其读取的方法可以通过施予第一电位(例如是0伏特)至位线BL₁，施予第二电位(例如是1伏特)至位线BL₀，施予第三电位(例如是3.3伏特)至字符线WL₀。由于仅使用数据区域，此实施例可以应用较低的第二电位，其是与先前的实施例相比较而言。另外，施予第四电位(可以与第一电位相同)至所有其它的字符线。而所有其它的位线则可以是浮置的状态。在这样的偏压条件下，可以感应到电流I₀，且其大小相对于以上所述的一个或多个启始电压来说适足以决定为漏极侧数据区域程式化状态。当NROM存储单元是以此种方式操作，则可能会得到较高的程式化V_t，其是相对于两侧操作的方法而言。在另一实施方式中，请继续参照图7，当漏极侧数据区域是在程式化状态或是擦除状态，读取的方法可以施予第一电位(例如是0伏特)至位线BL₀，施予第二电位(例如是1伏特)至位线BL₁，施予第三电位(例如是3.3伏特)至字符线WL₀。如上所述，还施予第四电位(可以与第一电位相同)至所有其它的字符线，而所有其它的位线则可以是浮置的状态。在这样的偏压条件下，可以感应到电流I₀，且其大小相对于以上所述的一个或多个启始电压来说是足以决定为漏极侧数据区域程式化状态。在此实施例中，可能不会使用典型NROM逆向的读取方法。当然，在此实施例中，是描述一种可能的操作方法来操作EEPROM阵列，其亦可以使用相对于传统NROM规则系统更小的漏极电位。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与改进，因此本发明的保护范围当视权利要求所界定者为准。

Claims

1.一种擦除氮化物只读存储器的方法，其特征是包括：

提供虚拟接地的氮化物只读存储单元阵列，其不具有隔离区；

在各存储单元中提供第一与第二数据区域；

在该阵列中选择存储单元；以及

擦除该选择的存储单元中的该第一数据区域，其中该选择的存储单元中的该第二数据区域不会被擦除且该阵列中未选择的存储单元的数据区域不会被擦除。

2.根据权利要求1所述的擦除氮化物只读存储器的方法，其特征是提供该虚拟接地的氮化物只读存储单元阵列的步骤包括：

提供基底；

依照行与列在该基底中排列存储单元阵列，其中该阵列中的各存储单元包括：

源极；

漏极；

通道，形成在该源极与漏极之间；

电荷捕捉层，形成在该通道上，该电荷捕捉层具有源极侧数据区域与漏极侧数据区域；以及

栅极，形成在该电荷捕捉层上；

其中在该通道及该电荷捕捉层之间可以存在或不存在第一隔离层，在该电荷捕捉层与栅极之间可以存在或不存在第二隔离层；

将各列中的存储单元的该栅极连接至共用字符线；

使一列中的各存储单元的该源极与该列中相邻的该漏极连接在一起；以及

将一行中的这些存储单元的该源极连接在一起以形成位线。

3.根据权利要求2所述的擦除氮化物只读存储器的方法，其特征是擦除该第一数据区域的步骤包括擦除该源极侧数据区域。

4.根据权利要求3所述的擦除氮化物只读存储器的方法，其特征是擦除该选择存储单元中该漏极侧数据区域包括：

施予第一电位至第一位线，其连接至该选择存储单元的该源极；

施予第二电位至第二位线，其连接至该选择存储单元的该漏极；

施予第三电位至第一字符线，其连接至该选择存储单元的该栅极；以及

施予第四电位至一或多条位线，其连接至邻接该选择存储单元的一或多个存储单元；

其中所有该施予的电位是相对于该基底，且

其中具有足够低导电性的该电荷陷阱层可防止位于其中的电荷分散开来，而在(a)该第四电位与(b)该第一与第二电位中的一个电位之间的电位差不足以使电荷注入至与该选择存储单元同一列的任何数据区域，除了该选择存储单元中的该漏极侧数据区域之外。

5.根据权利要求4所述的擦除氮化物只读存储器的方法，其特征是：

施予该第三电位的步骤包括所施予的该第三电位可使该第二电位与该第三电位的差异足以产生空穴，且空穴由该选择存储单元的该漏极注入至该选择存储单元的该漏极侧数据区域，以使数据值得以从该选择存储单元的该漏极侧数据区域擦除；以及

施予该第三电位的步骤包括所施予的该第三电位可使该第一电位与该第三电位的差异不足以产生空穴，其由该选择存储单元的该源极注入至该选择存储单元的该源极侧数据区域。

6.根据权利要求4所述的擦除氮化物只读存储器的方法，其特征是擦除该选择存储单元的该漏极侧数据区域的步骤还包括：

施予第五电位至所有未连接至选择存储单元的栅极的字符线；以及

使所有其它的位线浮置，其中

该第四电位与该第二电位之间的差异不足以产生空穴而进入邻接存储单元的数据区域；

该第四电位与该第一电位之间的差异不足以产生空穴而进入邻接存储单元的数据区域；

该第一电位与该第五电位之间的差异不足以产生空穴而进入任何一个未选择的存储单元的数据区域，其具有与选择存储单元相同的位线；

该第二电位与该第五电位之间的差异不足以产生空穴而进入任何一个未选择的存储单元的数据区域，其具有与选择存储单元相同的位线；以及

该第四电位与该第五电位之间的差异不足以产生空穴而进入任何一个未选择的存储单元的数据区域。

7.根据权利要求2所述的擦除氮化物只读存储器的方法，其特征是擦除该第一数据区域包括擦除该源极侧数据区域。

8.根据权利要求7所述的擦除氮化物只读存储器的方法，其特征是擦除该选择存储单元中该源极侧数据区域包括：

施予第一电位至第一位线，其连接至该选择存储单元的该漏极；

施予第二电位至第二位线，其连接至该选择存储单元的该源极；

其中所有该施予的电位是相对于该基底，且

其中具有足够低导电性的该电荷陷阱层可防止位于其中的电荷分散开来，而在(a)该第四电位与(b)该第一与第二电位中的一个电位之间的电位差不足以使电荷注入至与该选择存储单元相同一列的任何数据区域，除了该选择存储单元中的该源极侧数据区域之外。

9.根据权利要求8所述的擦除氮化物只读存储器的方法，其特征是：

施予该第三电位的步骤包括所施予的该第三电位可使该第二电位与该第三电位的差异足以产生空穴，且空穴由该选择存储单元的该源极注入至该选择存储单元的该源极侧数据区域，以使数据值得以从该选择存储单元的该源极侧数据区域擦除；以及

施予该第三电位的步骤包括所施予的该第三电位可使该第一电位与该第三电位的差异不足以产生空穴，其由该选择存储单元的该漏极注入至该选择存储单元的该漏极侧数据区域。

10.根据权利要求8所述的擦除氮化物只读存储器的方法，其特征是擦除该选择存储单元的该源极侧数据区域的步骤还包括：

使所有其它的位线浮置，其中

11.根据权利要求2所述的擦除氮化物只读存储器的方法，其特征是：

该选择存储单元中的该第二数据区域没有被程式化；以及

任一未选择的存储单元中的数据区域都没有被程式化。

12.根据权利要求11所述的擦除氮化物只读存储器的方法，其特征是程式化该第一数据区域包括程式化该漏极侧数据区域。

13.根据权利要求12所述的擦除氮化物只读存储器的方法，其特征是程式化该漏极侧数据区域包括：

施予第一电位至位线，其连接至该选择存储单元的源极；

施予第二电位至第二位线，其连接至该选择存储单元的漏极；以及

施予第三电位至字符线，其连接至该选择存储单元的栅极；

其中该选择存储单元在存储单元电流存在中呈现开启的状态，其在该第三电位的条件下；以及

该第一与第三电位足以能够产生热电子，其由该选择存储单元的漏极注入至该选择存储单元的该漏极侧数据区域，以使该选择存储单元的该漏极侧数据区域被程式化。

14.根据权利要求13所述的擦除氮化物只读存储器的方法，其特征是使该漏极侧数据区域被程式化包括使启始电压成为多个值中的一个。

15.根据权利要求14所述的擦除氮化物只读存储器的方法，其特征是使启始电压成为多个值的其中一个包括使该启始电压成为两个值中的一个。

16.根据权利要求14所述的擦除氮化物只读存储器的方法，其特征是使启始电压成为多个值中的一个包括使该启始电压成为四个值中的一个。

17.根据权利要求13所述的擦除氮化物只读存储器的方法，其特征是还包括：

施予第四电位至其它字符线；以及

使其它位线浮置，其中该第一电位、第二电位以及第四电位无法使热电子进入与选择存储单元同一列的任何未选择存储单元的数据区域中，其中第四电位是施加在连接至与选择存储单元同一列的未选择存储单元的字符线上。

18.根据权利要求13所述的擦除氮化物只读存储器的方法，其特征是还包括：

施予第一电位至第一位线，其连接至该选择存储单元的源极与漏极中的一个；

施予第二电位至第二位线，其连接至源极与漏极中的一个，其未与该选择存储单元的第一位线连接；以及

施予第一栅极电位至第一字符线，其连接至该选择存储单元的栅极；

施予第三电位至其它字符线；

感应电流；以及

依据该感应的电流决定数据区域已被擦除。

19.根据权利要求18所述的擦除氮化物只读存储器的方法，其特征是该决定步骤包括当该感应的电流值超过电流启始值时，则可决定数据区域已被擦除。

20.根据权利要求19所述的擦除氮化物只读存储器的方法，其特征是该感应步骤包括感应第一电流，该决定步骤包括当该第一电流值不超过该启始电流值时，可决定数据区域已经被擦除，该方法还包括：

施予第二栅极电位至该第一位线，该第二栅极电位会大于该第一栅极电位，当该第一电流值超过该电流启始值时，才施予该第二栅极电位；

感应第二电流；以及

当该第二电流值不超过该启始值时，决定该数据区域已经被程式化成第一阶。

21.根据权利要求20所述的擦除氮化物只读存储器的方法，其特征是还包括：

施予第三栅极电位至该第一字符线，该第三栅极电位大于该第二栅极电位，且当该第二电流值超过该电流启始值时，才施予该第三栅极电位；

感应第三电流；

当该第三电流值不超过该电流启始值时，决定该数据区域已被程式化成第二阶；以及

当该第三电流值超过该电流启始值时，决定该数据区域已被程式化成第三阶。

22.根据权利要求18所述的擦除氮化物只读存储器的方法，其特征是该决定步骤包括当该第二电流在该第一栅极电位之下超过给予的电流启始值时，则可决定该数据区域已经被擦除。

23.根据权利要求22所述的擦除氮化物只读存储器的方法，其特征是当该感应的第二电流值在该第一栅极电位下小于给予的电流启始值且当该第二电流值在第二栅极电位下大于启始电流值时，则决定数据区域已经程式化成第一阶。

24.根据权利要求23所述的擦除氮化物只读存储器的方法，其特征是当该感应的第二电流值在该第二栅极电位下小于给予的电流启始值且当该第二电流值在第三栅极电位下大于启始电流值时，则决定数据区域已经程式化成第二阶。

25.根据权利要求24所述的擦除氮化物只读存储器的方法，其特征是当该感应的第二电流值在该第三栅极电位下小于给予的电流启始值时，则决定数据区域已经程式化成第三阶。

26.一种虚拟接地氮化物只读存储器可电擦除可程式化只读存储单元阵列，其特征是包括多个氮化物只读存储单元，各存储单元包括：

栅极；

源极；

漏极；

基底；

通道区，其形成在该源极与该漏极之间的该基底中；以及

电荷捕捉层，形成在该通道区上，该捕捉层具有足够低导电性以防止位于其中的电荷散布开来；

其中，在该通道区及该电荷捕捉层之间可以存在或不存在第一隔离层，在该电荷捕捉层及该栅极之间可以存在或不存在第二隔离层；

其中在擦除状态中，该电荷捕捉层会储存实质上不超过或只有少量电子。

27.根据权利要求26所述的虚拟接地氮化物只读存储器可电擦除可程式化只读存储单元阵列，其特征是：

该存储单元阵列以行列排列；

各行中的存储单元的栅极是连接至共用字符线；

各列中的存储单元的源极会与相同一列中邻接的存储单元的漏极连接在一起；以及

相同一列的源极会连接在一起以形成共用位线。

28.根据权利要求27所述的虚拟接地氮化物只读存储器可电擦除可程式化只读存储单元阵列，其特征是：

该位线为埋入式N+扩散区；以及

该字符线的材质是多晶硅。

29.根据权利要求26所述的虚拟接地氮化物只读存储器可电擦除可程式化只读存储单元阵列，其特征是该电荷捕捉层选自氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铪(HfOx)中的一种。

30.根据权利要求26所述的虚拟接地氮化物只读存储器可电擦除可程式化只读存储单元阵列，其特征是该电荷捕捉层为微硅晶(Si-nanocrystal)。

31.根据权利要求26所述的虚拟接地氮化物只读存储器可电擦除可程式化只读存储单元阵列，其特征是该电荷捕捉层只局部位于该通道的两端，并由该源极及该漏极上方的方向往该通道的中央延伸，且该通道中央无该电荷捕捉层。