JP5015008B2 - 半導体装置およびその制御方法 - Google Patents

半導体装置およびその制御方法 Download PDF

Info

Publication number
JP5015008B2
JP5015008B2 JP2007550050A JP2007550050A JP5015008B2 JP 5015008 B2 JP5015008 B2 JP 5015008B2 JP 2007550050 A JP2007550050 A JP 2007550050A JP 2007550050 A JP2007550050 A JP 2007550050A JP 5015008 B2 JP5015008 B2 JP 5015008B2
Authority
JP
Japan
Prior art keywords
memory cell
bit line
selection circuit
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007550050A
Other languages
English (en)
Other versions
JPWO2007069322A1 (ja
Inventor
勝 矢野
一秀 黒崎
基匡 坂下
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Publication of JPWO2007069322A1 publication Critical patent/JPWO2007069322A1/ja
Application granted granted Critical
Publication of JP5015008B2 publication Critical patent/JP5015008B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Description

本発明は半導体装置およびその制御方法に関し、特に不揮発性メモリセルを有する半導体装置およびその制御方法に関する。
近年、データの書換えが可能な半導体装置である不揮発性メモリが携帯電話端末やデジタルカメラ等多くの電子機器に広く利用されている。不揮発性メモリの１つとして、特許文献１には、ＳＯＮＯＳ（Silicon Oxide Nitride Oxide Silicon）型フラッシュメモリであり、ソースとドレインを入れ替えて対称的に動作させる仮想接地型メモリセルを有するフラッシュメモリが開示されている。
このフラッシュメモリにおいては、ビットラインはソースとドレインを兼ねており、半導体基板に埋め込まれた拡散層で形成されている。ワードラインはコントロールゲートを兼ねている。メモリセルへのデータのプログラムは、メモリセルを構成するトランジスタのドレインとコントロールゲートに高電圧を印加し、ホットエレクトロンを電荷蓄積層であるトラップ層に注入することにより行う。ソースとドレインを入れ替えてプログラムを行うことにより、１つのメモリセルに２ビットを記憶させることができる。電荷蓄積層に電子が注入され捕獲されると、メモリセルを構成するトランジスタの閾値電圧が大きくなる。メモリセルからのデータの読み出しは、トランジスタのゲートに所定の電圧を印加し、ソースとドレインとの間に流れる電流を検知することにより行う。
フラッシュメモリの１つであるＮＡＮＤ型フラッシュメモリは、ページ単位（例えば２ｋｂｙｔｅ）でプログラムと読み出しを一括して行う。そのため、ページデータを保持するページバッファを有しており、ページバッファからメモリセルアレイにページデータを一括して書き込む。また、メモリセルアレイからページバッファにページデータを一括して読み出す。ＮＡＮＤ型フラッシュメモリは、フローティングゲートを電荷蓄積層とするメモリセルが一般的である。メモリセルのプログラムは、フローティングゲート上のコントロールゲートと基板間に高電位を生成してＦＮトンネル現象により行う。このため、一度に１ページ分の多数のデータを書き込むことができる。
また、特許文献２には、フラッシュメモリにおいて、メモリセルにデータを書き込む前に、データのプログラムの際電圧を印加するビットラインをプリチャージする技術が開示されている。
米国特許第６０１１７２５号明細書 特開平１１−２７３３８８号明細書
仮想接地型メモリセルを有するフラッシュメモリにおいて、メモリセルへのデータのプログラム、読み出しおよび消去の際、メモリセルに加わる電圧を一定に保つこと、メモリセル間のリーク電流を抑制すること、またはメモリセル間に接続するビットラインのプリチャージを高速で行うことが求められている。
本発明は、上記課題に鑑み、不揮発性メモリセルを有するフラッシュメモリにおいて、メモリセルへのデータのプログラム、読み出しおよび消去の際、メモリセルに加わる電圧を一定に保つこと、メモリセル間のリーク電流を抑制すること、またはメモリセル間に接続するビットラインのプリチャージを高速で行うことが可能な半導体装置およびその制御方法を提供することを目的とする。
本発明は、不揮発性メモリセルを有するメモリセルアレイと、前記メモリセルを構成するトランジスタのソース・ドレインと第１電源とを接続または非接続するための第１選択回路と、前記ソース・ドレインと第２電源とを接続または非接続するための第２選択回路と、を具備し、前記第１選択回路と前記第２選択回路とは前記メモリセルアレイを挟み反対側に設けられている半導体装置である。本発明によれば、第１電源から第２電源までの経路の長さを、メモリセルの位置によらず、ほぼ一定にすることができる。よって、メモリセルの位置による経路の抵抗による電圧降下の差を一定にできる。これにより、メモリセルに加わる電圧を一定に保つことができる。
上記構成において、前記ソース・ドレインと第１電源とを接続または非接続とするかを示す第１選択情報を記憶し、前記第１選択回路と接続する第１記憶部と、前記ソース・ドレインと第２電源とを接続または非接続とするかを示す第２選択情報を記憶し、前記第２選択回路と接続する第２記憶部と、を具備する構成とすることができる。この構成によれば、第１選択回路および第２選択回路はそれぞれ第１記憶部および第２記憶部に記憶されたそれぞれ第１選択情報および第２選択情報に基づき、メモリセルとそれぞれ第１電源および第２電源とを接続することができる。
上記構成において、前記第１選択情報は、対応する前記メモリセルにプログラムするまたはプログラムしないかを示す情報である構成とすることができる。また、上記構成において、前記第２選択情報は前記第１選択情報と同じ情報であり、前記第１選択情報が対応する前記メモリセルにプログラムしないことを示す情報の場合、前記第２選択回路は前記ソース・ドレインと前記第２電源とを非接続とする構成とすることができる。
上記構成において、前記第１記憶部と前記第２記憶部とは、前記メモリセルアレイに対し、それぞれ前記第１選択回路と前記第２選択回路と同じ側に設けられている構成とすることができる。この構成によれば、第１記憶部および第２記憶部から、それぞれ第１選択回路および第２選択回路に第１選択情報および第２選択情報を容易に転送することができる。
上記構成において、前記ソース・ドレイン、前記第１選択回路および前記第２選択回路と接続するビットラインと、前記第１記憶部に記憶された前記第１選択情報を前記ビットラインを経由し前記第２記憶部に前記第２選択情報として転送する制御回路と、を具備する構成とすることができる。この構成によれば、第１記憶部から第２記憶部に転送するための新たな配線が必要でなく、回路面積を縮小することができる。
上記構成において、前記制御回路は、前記第１選択回路および前記第２選択回路に、それぞれ前記第１記憶部および前記第２記憶部と前記ビットラインとを接続させ、前記第１選択情報を前記第１記憶部から前記第２記憶部に転送する構成とすることができる。この構成によれば、第１記憶部と第２記憶部とがビットラインを経由し接続し、容易に第１選択情報を第１記憶部から第２記憶部に転送する構成とすることができる。
上記構成において、前記制御回路は、前記第１選択情報に応じて前記メモリセルの１つである第１メモリセルにデータをプログラムする際に、前記第１選択回路に前記第１メモリセルに接続するビットラインである第２ビットラインを選択させ、前記第２選択回路に前記第１メモリセルに接続する他のビットラインである第１ビットラインを選択させ、その後、前記第１選択回路に前記第２ビットラインを選択させた状態で、前記第２選択回路に前記第２ビットラインを選択させ、前記第１選択情報を前記第１記憶部から前記第２記憶部に転送し、その後、前記第１選択情報に応じて前記第２ビットラインに接続する他のメモリセルである第２メモリセルにデータをプログラムする際に、前記第２選択回路に前記第２ビットラインを選択させた状態で、前記第１選択回路に前記第２メモリセルに接続する他のビットラインである第３ビットラインを選択させる構成とすることができる。この構成によれば、第１選択情報を転送するためのビットラインを新たに選択する必要がなく、ビットラインを選択する時間を縮小することができる。
上記構成において、前記制御回路は、前記第１選択情報に応じて前記メモリセルの１つである第１メモリセルにデータをプログラムする際に、前記第１選択回路に前記第１メモリセルに接続するビットラインである第1ビットラインを選択させ、前記第２選択回路に前記第１メモリセルに接続する他のビットラインである第２ビットラインを選択させ、その後、前記第２選択回路に前記第２ビットラインを選択させた状態で、前記第１選択回路に前記第２ビットラインを選択させ、前記第１選択情報を前記第１記憶部から前記第２記憶部に転送し、その後、前記第１選択情報に応じて前記第２ビットラインに接続する他のメモリセルである第２メモリセルにデータをプログラムする際に、前記第１選択回路に前記第２ビットラインを選択させた状態で、前記第２選択回路に前記第２メモリセルに接続する他のビットラインである第３ビットラインを選択させる構成とすることができる。この構成によれば、第１選択情報を転送するためのビットラインを新たに選択する必要がなく、ビットラインを選択する時間を縮小することができる。
上記構成において、前記第１電源および前記第２電源は、それぞれ前記データをプログラムするための電圧を前記メモリセルに印加する構成とすることができる。この構成によれば、メモリセルに高電圧が印加されるデータをプログラムする際に本発明を適用することにより、よりその効果を発揮することができる。
本発明は、不揮発性メモリセルを有するメモリセルアレイと、前記メモリセルを構成するトランジスタのソース・ドレインに接続するビットラインに電圧を印加するための第１電源および第２電源と、前記ビットラインと前記第１電源とを接続または非接続とするかを示す第１選択情報を記憶する第１記憶部と、前記ビットラインと前記第２電源とを接続または非接続とするかを示す第２選択情報を記憶する第２記憶部と、を具備する半導体装置の制御方法において、前記第１記憶部および前記第２記憶部と前記ビットラインとを接続させるステップと、前記ビットラインを介し前記第１選択情報を前記第１記憶部から前記第２記憶部に転送するステップを有する半導体装置の制御方法である。本発明によれば、メモリセルに加わる電圧を一定することができ、かつメモリセル間のリーク電流を抑制することができる。さらに、第１記憶部から第２記憶部に第１選択情報を転送するための新たな配線を設ける必要がなく、回路面積を縮小させることができる。
本発明は、不揮発性メモリセルを有するメモリセルアレイと、前記メモリセルを構成するトランジスタのソース・ドレインに接続するビットラインと、前記メモリセルアレイに含まれ、互いに物理的に分離され、互いに異なる前記ビットラインを有する第１領域および第２領域と、前記第１領域に含まれる前記メモリセルと前記第２領域に含まれる前記メモリセルに交互にデータをプログラムする制御回路と、を具備する半導体装置である。本発明によれば、近くのメモリセル間に電圧が印加されることがなく、メモリセルに接続するビットライン間のリーク電流を抑制することができる。
上記構成において、前記制御回路は、次にデータをプログラムするメモリセルのビットラインをプリチャージする構成とすることができる。この構成によれば、プリチャージされるビットラインとプログラムされるメモリセルに接続するビットライン間のリーク電流を抑制することができる。
上記構成において、前記制御回路は、前記第１領域または前記第２領域に含まれる複数のメモリセルを同時にプログラミングする構成とすることができる。また、上記構成において、前記トランジスタのゲートに接続するワードラインを具備し、同時にプログラミングされる前記複数のメモリセルは同一の前記ワードラインに接続されている構成とすることができる。
本発明は、不揮発性メモリセルを有するメモリセルアレイと、前記メモリセルを構成するトランジスタのソース・ドレインに接続するビットラインと、前記メモリセルアレイに含まれ、互いに物理的に分離され、互いに異なる前記ビットラインを有する第１領域および第２領域と、を具備する半導体装置の制御方法において、前記第１領域に含まれる第１メモリセルにデータをプログラムするステップと、前記第２領域に含まれる第２メモリセルにデータをプログラムするステップと、を有し、前記第１メモリセルにデータをプログラムするステップと、前記第２メモリセルにデータをプログラムするステップは、交互に行われる半導体装置の制御方法である。本発明によれば、近くのメモリセル間に電圧が印加されることがなく、メモリセルに接続するビットライン間のリーク電流を抑制することができる。
本発明は、不揮発性メモリセルを有するメモリセルアレイと、前記メモリセルを構成するトランジスタのソース・ドレインに接続するビットラインと、前記トランジスタのゲートに接続するワードラインと、前記メモリセルアレイに含まれ、同一の前記ワードラインに接続し同時にデータが読み出されるメモリセルを有する複数の分割領域と、各分割領域に含まれ、同一の前記ワードラインに接続し同時にデータがプログラムされるメモリセルを有する複数のサブ分割領域と、各セルブッロック内のメモリセルは物理的に隣接して配置され、各セルブロックは各分割領域内に含まれる少なくとも１ビットを有する複数のセルブロックと、前記分割領域内の隣接するメモリセルに接続するビットラインを互いに接続する接続回路と、を具備する半導体装置である。本発明によれば、分割領域内の隣接するメモリセルに接続するビットラインを接続または非接続することができる。
上記構成において、データがプログラムされるべき前記メモリセルである第１メモリセルに接続する前記ビットラインである第１ビットラインは、前記第１メモリセルに前記データがプログラムされる前にプリチャージされ、前記接続回路は、前記第１ビットラインがプリチャージされる際、前記第１ビットラインと前記第１メモリセルと前記分割領域内の隣接するメモリセルである第２メモリセルの接続する前記ビットラインである第２ビットラインとを接続する構成とすることができる。この構成によれば、データをプログラムするメモリセルに接続する第１ビットラインを高速に昇圧することができる。
上記構成において、前記第１メモリセルにデータがプログラムされる際は、前記接続回路は前記第１ビットラインと前記第２ビットラインとを非接続とする構成とすることができる。この構成によれば、第１メモリセルにデータをプログラムする際は、第２メモリセルには電圧が印加されず、第１ビットラインと第２ビットライン間にリーク電流が流れることを抑制することができる。
上記構成において、前記接続回路は、前記第１ビットラインと接続する第１接続線と前記第２ビットラインと接続する第２接続線とに接続する選択トランジスタと、各セルブロック内の複数のメモリセルに接続するビットラインから１本のビットラインを選択し前記第１接続線または前記第２接続線に接続する選択回路と、を有する構成とすることができる。
本発明は、不揮発性メモリセルを有するメモリセルアレイと、前記メモリセルを構成するトランジスタのソース・ドレインに接続するビットラインと、前記トランジスタのゲートに接続するワードラインと、前記メモリセルアレイに含まれ、同一の前記ワードラインに接続し同時にデータが読み出されるメモリセルを有する複数の分割領域と、各分割領域に含まれ、同一の前記ワードラインに接続し同時にデータがプログラムされるメモリセルを有する複数のサブ分割領域と、各セルブッロック内のメモリセルは物理的に隣接して配置され、各セルブロックは各分割領域内に含まれる少なくとも１ビットを有する複数のセルブロックと、を具備する半導体装置の制御方法において、データがプログラムされるべき前記メモリセルである第１メモリセルに接続する前記ビットラインである前記第１ビットラインと前記第１メモリセルと前記分割領域内の隣接するメモリセルである第２メモリセルの接続する前記ビットラインである第２ビットラインとを接続するステップと、前記第１ビットラインおよび前記第２ビットラインをプリチャージするステップと、前記第１メモリセルに前記データをプログラムするステップと、を有する半導体装置の制御方法である。本発明によれば、データをプログラムするメモリセルに接続する第１ビットラインを高速に昇圧することができる。
上記構成において、前記データをプログラムするステップの前に、前記第１ビットラインと前記第２ビットラインとを非接続とするステップを有する構成とすることができる。この構成によれば、第１メモリセルにデータをプログラムする際は、第２メモリセルには電圧が印加されず、第１ビットラインと第２ビットラインとの間にリーク電流が流れることを抑制することができる。
上記構成において、前記不揮発性メモリセルは仮想接地型メモリセルである構成とすることができる。この構成によれば、ビットラインを拡散層で形成されており、ビットライン間のリーク電流が流れやすい仮想接地型メモリセルに本発明を適用することによりその効果を発揮する。
本発明によれば、不揮発性メモリセルを有するフラッシュメモリにおいて、メモリセルへのデータのプログラム、読み出しおよび消去の際、メモリセルに加わる電圧を一定に保つこと、メモリセル間のリーク電流を抑制すること、またはメモリセル間に接続するビットラインのプリチャージを高速で行うことが可能な半導体装置およびその制御方法を提供することができる。
図１は実施例１に係るフラッシュメモリのメモリセルアレイ周辺のブロック図である。 図２はメモリセルアレイとドレイン選択回路およびソース選択回路の構成模式図である。 図３（ａ）は比較例のデータをプログラムする際の電流の流れを、図３（ｂ）は実施例１の電流の流れを示す図である。 図４は１ページ分のメモリセルの構成を説明するための図である。 図５はメモリセルにデータを書き込む際の回路図である。 図６はソースラッチ回路周辺の回路図である。 図７はメモリセルアレイにデータをプログラムする際のフローチャートである。 図８は各セルブロックにプログラムする信号のタイミングチャートである。 図９は分割データをメモリセルアレイ内の分割領域にプログラムする際の動作を説明するための図（その１）である。 図１０は分割データをメモリセルアレイ内の分割領域にプログラムする際の動作を説明するための図（その２）である。 図１１は分割データをメモリセルアレイ内の分割領域にプログラムする際の動作を説明するための図（その３）である。 図１２は比較例の課題を説明するための図である。 図１３は実施例２のメモリセルアレイの構成図である。 図１４は実施例３の１ページ分のメモリセルの構成を説明するための図である。 図１５は分割データをメモリセルアレイ内の分割領域にプログラムする際の動作を説明するための図である。 図１６は実施例４のメモリセルアレイの構成図である。 図１７は分割データをメモリセルアレイ内の分割領域にプログラムする際の動作を説明するための図である。
以下、図面を用い本発明に係る実施例について説明する。
実施例１は、仮想接地型フラッシュメモリの例である。仮想接地型フラッシュメモリのメモリセルアレイ構成はＮＯＲ型フラッシュメモリの一種であるが、実施例１はＮＡＮＤ型のインターフェース機能を有しており、１ページ（２ｋｂｙｔｅ）単位でデータを外部の回路に入出力することができる。図１は実施例１に係るフラッシュメモリのメモリセルアレイ周辺のブロック図である。メモリセルアレイ１０はマトリックス状に配置された複数の不揮発性仮想接地型メモリセル１２を有している。メモリセル１２を構成するトランジスタのソース・ドレインがビットラインＢＬに接続し、ゲートがワードラインＷＬに接続する。メモリセル１２は絶縁膜の電荷蓄積層を有しており、そのソース・ドレイン側の領域にそれぞれ１ビット、計２ｂｉｔのデータが記憶できる。同じワードラインＷＬに接続されたメモリセルは約４０００個あり、ワードラインＷＬ２本分のメモリセル約８０００個に相当するデータ約１６０００ｂｉｔすなわち約２ｋｂｙｔｅが１ページ分のデータである。なお、以下、メモリセル１２を構成するトランジスタはソースおよびドレインが入れ替え可能なため、ソースおよびドレインをソース・ドレインと言うが、ドレインとして機能するソース・ドレインはドレイン、ソースとして機能するソース・ドレインはソースと言う。また、メモリセル１２を構成するトランジスタのソース・ドレインを単に、メモリセル１２のソース・ドレインと言うこともある。
ビットラインＢＬは、ドレイン選択回路２０とソース選択回路３０とに接続し、ドレイン選択回路２０は、メモリセル１２のデータのプログラム、読み出し、消去の際にビットラインＢＬとドレインに印加すべき電源とを接続または非接続する。また、ソース選択回路３０はビットラインＢＬとソースに印加すべき電源（ここではグランド）とを接続または非接続する。Ｘデコーダ６０はワードラインＷＬと接続される。メモリセル１２のデータのプログラム、読み出し、消去の際は、制御回路１８の指示により、ドレイン選択回路２０、ソース選択回路３０およびＸデコーダ６０がプログラム、読み出し、消去するメモリセル１２を選択する。そして、制御回路６８の指示で高電圧を発生する高電圧発生回路６６より、Ｘデコーダ６０、ＷＲＳ／Ａブロック４０を介し、メモリセル１２のゲートおよびドレインに電圧が印加される。また、ソースが接地される。これにより、メモリセル１２のプログラム、読み出し、消去が行われる。
ＷＲＳ／Ａブロック４０はメモリセル１２からデータを読み出す際のセンスアンプおよびメモリセル１２にデータをプログラムする（書き込む）際にデータを保持するＷＲラッチ回路を有する。ＷＲラッチ回路にはデータ線ＤＡＴＡＢが接続される。ソースラッチ回路５０はメモリセル１２にデータをプログラムする際に、データを一時的に保持する。
メモリセル１２からデータを読み出す際は、１ページのデータのうち５１２ｂｉｔ分のメモリセル１２がドレイン選択回路２０およびソース選択回路３０により選択される。５１２ｂｉｔ分のデータがＷＲＳ／Ａブロック４０を介しＳＲＡＭアレイ６２に記憶される。以下、５１２ｂｉｔ分のデータを分割データ、１ページのうち５１２ｂｉｔのデータに分割された領域を分割領域と言う。なお、分割領域および分割データ内には５１２ｂｉｔ以外にレファレンスセル用のｂｉｔや管理用のスペアデータのｂｉｔもあるが、簡単のため省略して説明する。３２個の分割データがＳＲＡＭアレイ６２に記憶され、ＳＲＡＭアレイ６２よりＩ／Ｏ回路６４を介し外部に１ページのデータが出力される。
メモリセル１２にデータをプログラムする際は、外部よりＩ／Ｏ回路６４を介しＳＲＡＭアレイ６２に１ページ分（２ｋＢｙｔｅ）のデータが記憶される。１ページのデータのうち５１２ｂｉｔの分割データはＤＡＴＡＢを介しＷＲＳ／Ａブロック４０内のＷＲラッチ回路に記憶される。そして、ＷＲＳ／Ａブロック４０から１２８ｂｉｔ分のデータが、ドレイン選択回路２０およびソース選択回路３０によりメモリセルアレイ１０内の選択されたメモリセルに同時にプログラムされる。これを４回行い、５１２ｂｉｔの分割データを分割領域にプログラムする。このような分割データのプログラムを３２回行うことにより、ＳＲＡＭアレイ６２内の１ページ分のデータがメモリセルアレイ１０にプログラムされる。以下、１２８ｂｉｔ分のデータをサブ分割データ、分割領域のうち１２８ｂｉｔのデータに分割された領域をサブ分割領域と言う。なお、１ページ、分割データ、サブ分割データの大きさは任意に設定可能であり、例示した大きさに限られるものではない。
このように、実施例１において、１２８ｂｉｔのサブ分割データ毎にデータをメモリセルアレイ１０にプログラムするのは以下の理由による。一般的なＮＡＮＤ型フラシュメモリにおいては、データの書き込みはＦＮトンネル現象を用いるため、小さい電流でデータをメモリセルにプログラムすることができる。一方、実施例１のような仮想接地型メモリセルへのデータの書き込みは、ホットエレクトロン現象を用いるため、データのメモリセルへの書き込みに大きな電流が必要となる。そのため、同時にメモリセルにデータが書き込める大きさは例えば１２８ｂｉｔと制限される。
次に、実施例１に係るフラッシュメモリのドレイン選択回路２０およびソース選択回路３０の役割について図２を用い説明する。メモリセルアレイ１０は複数のセクタ１６を有している。セクタ１６には５１２本のワードラインＷＬと４０００本のビットラインＢＬが配置される。すなわち１つのセクタ１６で約４Ｍｂｉｔ分の記憶容量を有する。ここでは簡単のため１つのメモリセル１２で説明する。メモリセル１２の２つのソース・ドレインにはそれぞれ拡散層で形成されたビットラインＢＬ１、ＢＬ２が接続する。ＢＬ１、ＢＬ２はセクタ選択回路１４のスイッチ１４１、１４２によりメインビットラインＭＢＬ１、ＭＢＬ２に接続される。このように、セクタ選択回路１４は複数のセクタ１６から１つのセクタを選択し、メインビットラインＭＢＬにセクタ１６のビットラインＢＬを選択する機能を有する。
図２のメモリセルアレイ１０の下側にはドレイン選択回路２０およびＷＲＳ／Ａブロック４０が、メモリセルアレイ１０を挟み反対側にはソース選択回路３０およびソースラッチ回路５０が配置されている。ＤＡＴＡＢはＷＲＳ／Ａブロック４０に接続され、ＷＲＳ／Ａブロック４０はドレイン選択回路２０のスイッチ２０１、２０３を介してＭＢＬ１、ＭＢＬ２に接続される。また、ＭＢＬ１、ＭＢＬ２はソース選択回路３０のスイッチ３０１、３０３を介してソースラッチ回路５０に接続され、さらにソースラッチ回路５０内のスイッチ４００を介してグランド線ＡＲＶＳＳに接続される。
メモリセル１２にデータをプログラムする際は、ドレイン選択回路２０によりＷＲＳ／Ａブロック４０を介し高電圧となったＤＡＴＡＢとＭＢＬ１とが接続される。ＭＢＬ１はセクタ選択回路１４により、セクタ１６内のビットラインＢＬ１に接続され、メモリセル１２に接続する。一方、ソース選択回路３０およびソースラッチ回路５０はグランドとＭＢＬ２とを接続する。セクタ選択回路１４がＭＢＬ２とＢＬ２を接続し、メモリセル１２に接続される。このようにして、メモリセル１２を構成するトランジスタのドレインがＤＡＴＡＢに、ソースがグランド線ＡＲＶＳＳに接続される。ソースラッチ回路５０の動作については後述する。また、メモリセル１２のゲートはワードラインＷＬに接続されている。Ｘデコーダ６０によりメモリセル１２が接続するワードラインＷＬが選択され、高電圧発生回路６６で発生した高電圧がゲートに印加される。高電圧発生回路６６で発生した高電圧がＤＡＴＡＢに加わると、メモリセル１２にデータがプログラムされる。このときのＤＡＴＡＢからグランドＡＲＶＳＳへの電流の流れを図２中点線の矢印で示した。
このように、実施例１では、ドレイン選択回路２０（第１選択回路）は、メモリセル１２を構成するトランジスタのソース・ドレインとデータをプログラムするための高電圧発生回路６６（第１電源）に接続されるＤＡＴＡＢとを接続または非接続する。また、ソース選択回路３０は、トランジスタのソース・ドレインとグランドＡＲＶＳＳ（第２電源）とを接続または非接続する。そして、ドレイン選択回路２０とソース選択回路３０とはメモリセルアレイ１０を挟み反対側に設けられている。
図３（ａ）および図３（ｂ）はドレイン選択回路２０とソース選択回路３０とはメモリセルアレイ１０を挟み反対側に設けられていることの効果を説明するための模式図である。図３（ａ）はドレイン選択回路２０およびソース選択回路３０がメモリセルアレイ１０の同じ側にある場合（比較例）を示している。ドレイン選択回路２０およびソース選択回路３０から遠いセクタ１６ａ内のメモリセル１２ａに接続した場合のＤＡＴＡＢからＡＲＶＳＳまでの経路をＬＡ１、近いセクタ１６ｂ内のメモリセル１２ｂに接続した場合の同様の経路をＬＢ１とする。このとき、ＬＡ１とＬＢ１との長さの差が大きくなる。このため、ビットラインＢＬ１、ＢＬ２の抵抗による電圧降下はＬＡ１とＬＢ１とで大きく異なる。これにより、メモリセル１２ａ，１２ｂに印加される電圧が異なってしまう。
一方、図３（ｂ）は実施例１の場合を示している。ドレイン選択回路２０とソース選択回路３０とはメモリセルアレイ１０を挟み反対側に設けられている。セクタ１６ａ内のメモリセル１２ａに接続した場合およびセクタ１６ｂ内のメモリセル１２ｂに接続した場合のＤＡＴＡＢからＡＲＶＳＳまでの経路をそれぞれＬＡ２およびＬＢ２とする。このとき、ＬＡ２とＬＢ２との長さの差は小さい。よって、ビットラインＢＬ１、ＢＬ２の抵抗による電圧降下はＬＡ２とＬＢ２とでほとんど変わらない。このため、メモリセル１２ａ，１２ｂに印加される電圧の差は小さくなる。このように、実施例１によれば、メモリセルへのデータのプログラム、読み出しの際、メモリセルに加わる電圧を一定に保つことができる。
次いで、図４を用い、１ページ分のメモリセル１２について説明する。１ページ分のメモリセル１２は２本のワードラインＷＬに接続している。図４はそのうち１本のワードラインＷＬに接続されるメモリセル１２の一部を示している。メモリセル１２は８個、１６ｂｉｔでセルブロックを構成する。セルブロックＷ０内のメモリセル１２内の右側のビットにアドレス０〜７が割り当てられ、左側のビットにアドレス８〜１５が割り当てられる。セルブロックＷ０の隣のセルブロックＷ１内のメモリセル内の右側のビットにはアドレス８〜１５が、左側のビットにはアドレス０〜７が割り当てられる。Ｗ２はＷ０と同様、Ｗ３はＷ１と同様である。ここで、隣り合うセルブロックで、アドレスの左右が反対となっているのは、ビットライン間のリーク電流を抑制するためである。
セルブロックにはそれぞれ８本のビットラインＢＬ０〜ＢＬ７が接続している。１本のワードラインＷＬには５１２個のセルブロックがあり、セルブロックＷ０〜Ｗ３がそれぞれ１２８個ある。そして、５１２個のセルブロック内の同じアドレスのビットが５１２ｂｉｔの分割領域に相当する。１２８個のセルブロックＷ０内の同じアドレスのビットが１２８ｂｉｔのサブ分割領域に相当する。セルブロックＷ１、Ｗ２およびＷ３も同様である。メモリセルアレイ１０からの分割データの読み出しは、セルブロック内の同じアドレスのビットを読み出すことにより行われる。また、メモリセルアレイ１０へのデータのプログラムは、セルブロックＷ０〜Ｗ３毎に行われる。このように、分割領域はメモリセルアレイ１０に含まれ、同一のワードラインＷＬに接続し同時にデータが読み出されるメモリセルを有している。サブ分割領域は、各分割領域に含まれ、同一のワードラインＷＬに接続し同時にデータがプログラムされるメモリセルを有しており、互いに異なるビットラインを有している。各セルブッロック内のメモリセルは物理的に隣接して配置され、各セルブロックは各分割領域内に含まれる少なくとも１ビットを有している。
セルブロック内の８本のビットラインＢＬ０〜ＢＬ７はドレイン選択回路２０内のＤｓｅｌ１（２１）およびソース選択回路３０内のＳｓｅｌ１（３１）に接続する。Ｄｓｅｌ１（２１）は全てのセルブロックＷ０からＷ３で同じアドレスを選択し、選択したビットラインを接続線Ｄｄを介しＤｓｅｌ２（２２）に接続させる。同様に、Ｓｓｅｌ１（３１）はビットラインを接続線Ｓｓを介しＤｓｅｌ２（２２）に接続させる。同様に、Ｄｓｅｌ１（２１）およびＳｓｅｌ１（３１）は、全てのセルブロックＷ１およびＷ３で同じアドレスを選択する。Ｄｓｅｌ２（２２）およびＳｓｅｌ２（３２）は、例えばセルブロックＷ０にデータをプログラムする際は、全てのセルブロックＷ０を選択し、それぞれＷＲＳ／Ａブロック４０およびソースラッチ回路５０に接続する。このようにして、データのプログラム時は、１２８ｂｉｔのデータを同時にメモリセルアレイ１０にプログラムする。
図５はセルブロックにおけるメモリセルアレイの回路図である。セルブロックは８つのメモリセルと４本のメインビットラインから構成されるが、ここでは５つのメモリセル１２ａから１２ｅを示している。1本のメインビットラインはセクタ選択回路１４ａおよび１４ｂを介して２本のビットラインＢＬに共通に接続される。制御回路６８から出力したＹアドレスはソース側アドレス保持回路６９bおよびドレイン側アドレス保持回路６９ｂに入力する。ソース側アドレス保持回路６９bおよびドレイン側アドレス保持回路６９aはそれぞれソース選択回路３０およびドレイン選択回路２０にＹアドレスに対応するメインビットラインを選択させる。制御回路６８から出力したＸアドレスはＸデコーダ６０に入力する。Ｘデコーダ６０はＸアドレスに対応するワードラインＷＬを選択する。
ワードラインＷＬに５個のメモリセル１２ａから１２ｅが接続している。メモリセル１２ｃの左側のビットにデータがプログラムされる場合について説明する。ドレインに印加される電圧はデータ線ＤＡＴＡＢに供給されて、ドレイン選択回路２０内のＦＥＴ２３によりメインビットラインＭＢＬ０に接続され、さらに、セクタ選択回路１４ａ内のＦＥＴ１７ａによりビットラインＢＬ０に接続され、メモリセル１２ｂのドレインに接続する。また、ＤＡＴＡＢはドレイン選択回路２０内のＦＥＴ２４によりメインビットラインＭＢＬ１に接続され、セクタ選択回路１４ｂ内のＦＥＴ１７ｂによりビットラインＢＬ１に接続され、メモリセル１２ｃのドレインに接続する。一方、グランドＡＲＶＳＳは、ソース選択回路３０内のＦＥＴ３５、３６によりそれぞれメインビットラインＭＢＬ２、ＭＢＬ３に接続し、さらに、それぞれセクタ選択回路１４ａ、１４ｂ内のそれぞれＦＥＴ１８ａ、１８ｂにより、それぞれビットラインＢＬ２、ＢＬ３に接続される。ビットラインＢＬ２、ＢＬ３はそれぞれメモリセル１２ｃ、１２ｄの右側のソースに接続する。このようにして、プログラムを行うメモリセル１２ｃのドレインにＤＡＴＡＢ、ソースにＡＲＶＳＳが接続される。さらに、メモリセル１２ｂのドレインおよびメモリセル１２ｄのソースにも、それぞれＤＡＴＡＢ、ＡＲＶＳＳが接続される。このように、２つのビットラインＢＬをＤＡＴＡＢまたはＡＲＶＳＳに接続するのは、ＤＡＴＡＢからメモリセル１２ｃおよびＡＲＶＳＳからメモリセル１２ｃまでの抵抗を低減させるためである。
図６はソースラッチ回路５０周辺の回路図である。ソースラッチ回路５０はセルブロック毎に１つのデータを記憶することができる。セルブロック内のメインビットラインＭＢＬ０からＭＢＬ３はソース選択回路３０のＳｓｅｌ１（３１）内のＦＥＴ３３０から３３３に接続する。ＦＥＴ３３０から３３３は対応するメインビットラインＭＢＬ０からＭＢＬ３をソースラッチ回路５０内のフリップフロップ５２に接続する。フリップフロップ５２はインバータ５３と５４とにより構成される。ＦＥＴ５７は、分割領域に対してプログラムを開始する前（プルグラムセットアップ時）にオンする。すると、Ｓｓｅｌ１（３１）により選択されたメインビットラインＭＢＬ０からＭＢＬ３のデータがフリップフロップ５２に保持される。Ｓｓｅｌ２（３２）はＦＥＴ５６を有する。メモリセルをプログラムする間は、ＦＥＴ５７はオフし、フリップフロップ５２はＦＥＴ５５を制御する。フリップフロップ５２がローレベルのとき、ＦＥＴ５５はオフし、メインビットラインＭＢＬ０からＭＢＬ３はフローティングとなる。フリップフロップ５２がハイレベルのとき、ＦＥＴ５５はオンする。ここで、ＦＥＴ５６は選択されたセルブロックの場合オンし選択されていないセルブロックの場合はオフする。よって、選択されたセルブロックにおいてＦＥＴ５５がオンに制御されているときは、ソース選択回路３０で選択されたメインビットラインＭＢＬ０からＭＢＬ３はグランドＡＲＶＳＳに接続される。選択されたセルブロックであっても、ＦＥＴ５５がオフに制御されているときは、ソース選択回路３０で選択されたメインビットラインＭＢＬ０からＭＢＬ３はグランドＡＲＶＳＳには接続されない。
次に、メモリセルアレイ１０にデータをプログラムする場合の制御方法について説明する。図７はこの場合のフローチャートである。図８は各セルブロックにプログラムする信号のタイミングチャートである。Ｓ０ＰＧＭはハイレベルのときセルブロックＷ０にプログラムする信号であり、同様に、Ｓ１ＰＧＭ、Ｓ２ＰＧＭ、Ｓ３ＰＧＭはそれぞれセルブロックＷ２、Ｗ１、Ｗ３にプログラムする際の信号である。ＰＧＭＳＵ信号はプログラムセットアップ信号である。
図９および図１０は分割データをメモリセルアレイ１０内の分割領域にプログラムする際の動作を説明するための図である。ＢＬアドレスは、各セルブロックＷ０からＷ３中のビットラインＢＬ０からＢＬ７に対応する。プログラムはＷＲＳ／Ａブロック４０内に記憶されているデータを示している。“１”はデータをプログラムすることを、“０”はプログラムしないことを示している。これらのデータは外部から入力されたプログラムデータである。図９は全てのセルブロックにデータをプログラムする場合である。一方図１０はセルブロックＷ２および右側のセルブロックＷ０にはデータをプログラムせず、他のセルブロックにはデータをプログラムする場合である。選択されるビットラインＢＬはＳｓｅｌ１（３１）およびＤｓｅｌ１（２１）で選択されるビットラインを示し、“Ｓ”は選択されることを、“Ｘ”は選択されないことを示している。
ビットラインＢＬに印加される電圧は、Ｓ０ＰＧＭからＳ３ＰＧＭは前述の各セルブロックにプログラムする信号がハイレベルのときの状態を表す。ＰｒｅＰＧＭはＰＧＭＳＵの一部である。ＰｒｅＰＧＭからＳ３ＰＧＭにかけて動作が行われていくことを示している。“Ｓ”はグランドＡＲＶＳＳすなわち０Ｖ、“Ｄ”はプログラム時にメモリセルのドレインに印加される電圧Ｖｗｒｉｔｅ(例えば４．７Ｖ)、“Ｐ”はメモリセルのドレインに印加されるプリチャージ電圧Ｖｃｃ（例えば３Ｖ）、“Ｆ”はフローティングを示している。四角で囲まれたセルブロックＷ０からＷ３はＳｓｅｌ２（３２）およびＤｓｅｌ２（２２）で選択されたセルブロックを示している。
ＰｒｅＰＧＭの間は、Ｓ０ＰＧＭでプログラムされるメモリセルに接続するセルブロックＷ０のビットラインＢＬ０およびＢＬ１は、電源電圧にプリチャージされる。
図７を参照に、制御回路６８はＳｓｅｌ１（３１）およびＤｓｅｌ１（２１）に分割領域に対応するアドレスのビットラインを選択させる（ステップＳ１０）。図９において、Ｓｓｅｌ１（３１）はセルブロックＷ０およびＷ２ではビットラインＢＬ２およびＢＬ３を選択し、セルブロックＷ１およびＷ３ではビットラインＢＬ０およびＢＬ１を選択する。Ｄｓｅｌ１（２１）は、セルブロックＷ０およびＷ２ではビットラインＢＬ０およびＢＬ１を選択し、セルブロックＷ１およびＷ３ではビットラインＢＬ２およびＢＬ３を選択する。図８において、Ｐ０ＰＧＭがハイレベルとなる。
図７に戻り、制御回路６８は、Ｓｓｅｌ２（３２）およびＤｓｅｌ２（２２）に、対応するセルブロックＷ０を選択させる（ステップＳ１２）。図９において、Ｓ０ＰＧＭ時は、セルブロックＷ０が選択される。図７および図９を参照に、制御回路６８は高電圧発生回路６６にＶｗｒｉｔｅを発生させ、ビットラインＢＬ０およびＢＬ１にＶｗｒｉｔｅを印加する。ビットラインＢＬ２およびＢＬ３はグランドＡＲＶＳＳに接続されているため０Ｖが印加される。その他のビットラインはＳｓｅｌ１（３１）およびＤｓｅｌ１（２１）に選択されていないためフローティングとなる。また、セルブロックＷ０以外のセルブロックＷ１からＷ３はＳｓｅｌ２（３２）およびＤｓｅｌ２（２２）に選択されていないためフローティングとなる。これにより、セルブロックＷ０のビットラインＢＬ１とＢＬ２との間のメモリセルにデータがプログラムされる（ステップＳ１４）。これにより、１２８ｂｉｔのデータが同時にプログラムされる。なお、このとき次のプログラムされるセルブロックＷ２のビットラインＢＬ０およびＢＬ１は、プリチャージされる。これにより、セルブロックＷ２にプログラムするとき、ビットラインＢＬ０およびＢＬ１を早くＶｗｒｉｔｅに昇圧することができる。
制御回路６８は最後のセルブロックか判断する（ステップＳ１６）。最後のセルブロックではないため次のセルブロックに進む（ステップＳ１８）。図８において、Ｓ１ＰＧＭがハイレベルとなり、図７のステップＳ１２、ステップＳ１４に進み、セルブロックＷ２にプログラムされる。以下同様に、Ｓ２ＰＧＭ、Ｓ３ＰＧＭがハイレベルとなり、それぞれセルブロックＷ１、Ｗ３にプログラムされる。以上により、セルブロックＷ０からＷ３がプログラムされ、５１２ｂｉｔの分割データがメモリセルアレイ１０の分割領域にプログラムされる。
図１０の場合、すなわち、セルブロックＷ２および右側のセルブロックＷ０にはデータをプログラムしない場合について説明する。この場合、Ｓ０ＰＧＭのとき右側のセルブロックＷ０、Ｓ１ＰＧＭのときのセルブロックＷ２のビットラインＢＬ０からＢＬ７は全てフロートである。よって、このときデータはプログラムされない。図７を参照に、ステップＳ１６にて最後のセルブロックＷ３の場合、ステップＳ２０に進む。制御回路６８は最後の分割データか判断する（ステップＳ２０）。最後の分割データの場合は終了する。最後の分割データでない場合はステップＳ２２に進む。
図７に戻り、ステップＳ２２およびＳ２４の動作は図５および図１１を用い説明する。図１１は、Ｓ３ＰＧＭのとき、ＰＧＭＳＵのとき、および次の分割データのＳ０ＰＧＭのときのＳｓｅｌ１（３１）およびＤｓｅｌ１（２１）が選択するビットラインＢＬ０からＢＬ７を示している。先に説明したように、Ｓ３ＰＧＭのとき、Ｓｓｅｌ１（３１）は、例えばセルブロックＷ３ではビットラインＢＬ０およびＢＬ１を選択し、Ｄｓｅｌ１（２１）は、例えばセルブロックＷ３ではビットラインＢＬ２およびＢＬ３を選択している。このとき、それぞれメインビットラインＭＢＬ１およびＭＢＬ２が選択されている。
図８において、ＰＧＭＳＵがハイレベルとなる。図７および図１１を参照に、制御回路６８は、Ｓｓｅｌ１（３１）に例えばＷ３ではビットラインＢＬ１およびＢＬ２を選択させ、Ｄｓｅｌ１（２１）にビットラインＢＬ２およびＢＬ３を選択させる。このとき、それぞれメインビットラインＭＢＬ２およびＭＢＬ３が選択されている。つまり、ＰＧＭＳＵの期間は、ソース側のアドレスのみＳ３ＰＧＭで選択していたアドレスから一つ先に進め、ドレイン側のアドレスはＳ３ＰＧＭで選択していたアドレスを保つように制御される。このため、図５に示すように、ＰＧＭＳＵの期間中、制御回路６８が生成するアドレスをスルーまたは前のアドレスを保持するアドレス保持回路６９aおよび６９ｂを、ソース側とドレイン側に設けている。図１１の例では、ＰＧＭＳＵ期間中、例えばＷ０及びＷ２では、ドレイン側アドレス保持回路６９ａは制御回路６８が生成した新しいアドレスをスルーし、ソース側アドレス保持回路６９ｂは前のアドレスを保持するように動作する。これにより、図５から分かるようにＳｓｅｌ１（３１）およびＤｓｅｌ１（２１）により同じメインビットラインＭＢＬ２が選択される（ステップＳ２２）。メインビットラインＭＢＬ２を介してＷＲＳ／Ａブロック４０とソースラッチ回路５０は同時に接続される。
図７に戻り、制御回路６８は、メインビットラインを通り、５１２個全てのセルブロックで、ＷＲＳ／Ａブロック４０からソースラッチ回路５０にデータを転送する（ステップＳ２４）。このデータはステップＳ２２のときに、ＳＲＡＭアレイ６２に格納されている次にプログラムされる分割領域の分割データがＷＲＳ／Ａブロック４０に転送されたものである。制御回路６８は、次の分割領域に進む（ステップＳ２６）。図７および図１１を参照に、制御回路６８はＳｓｅｌ１（３１）およびＤｓｅｌ１（２１）に次の分割データのアドレスに対応するビットラインを選択させる。図１１のＳ０ＰＧＭのとき、Ｓｓｅｌ１（３１）はセルブロックＷ０およびＷ２ではビットラインＢＬ３およびＢＬ４を選択し、セルブロックＷ１およびＷ３ではビットラインＢＬ１およびＢＬ２を選択する。Ｄｓｅｌ１（２２）は、セルブロックＷ０およびＷ２ではビットラインＢＬ１およびＢＬ２を選択し、セルブロックＷ１およびＷ３ではビットラインＢＬ３およびＢＬ４を選択する。このとき、前のＰＧＭＳＵ期間中にソースラッチ回路５０に格納されたプログラムデータがプログラムしない情報である場合は、当該セルブロックのメインビットラインはＡＲＶＳＳには接続されずフローティングとなり、選択されたメモリセルのソースもフローティングとなる。すなわち、選択されたメモリセルのソース・ドレインとＡＲＶＳＳとは非接続となる。このようにして、次の分割データに進む。３２個の分割データを分割領域にプログラムすることにより、１ページ分のプログラムが終了する。
実施例１に係るフラッシュメモリのように、データを対応するメモリセルにプログラムするべきかプログラムしないかを示す情報、すなわちメモリセルを構成するトランジスタのソース・ドレインに接続されるＤＡＴＡＢと高電圧発生回路６６（第１電源）とを接続または非接続とするかを示す情報（第１選択情報）を記憶し、ドレイン選択回路２０（第１選択部）と接続するＷＲＳ／Ａブロック４０（第１記憶部）を有する。さらに、ソース・ドレインとグランドに接続されたＡＲＶＳＳ（第２電源）とを接続または非接続とするかを示す情報（第２選択情報）を記憶し、ソース選択回路３０（第２選択部）と接続するソースラッチ回路５０（第２記憶部）を有することが好ましい。
図１２は、ソースラッチ回路５０を有さない場合の課題を説明するための図である。図１２はソースラッチ回路５０を有さない以外は図１０と同様の図である。ソースラッチ回路５０を有さないため、メモリセルにデータをプログラムしない場合以下の課題がある。例えばＳ１ＰＧＭのとき、セルブロックＷ２にはデータをプログラムしないが、その情報はソース選択回路３０には伝わらない。そのため、ビットラインＢＬ２およびＢＬ３はグランドＡＲＶＳＳに接続されたままである。このため、セルブロックＷ１のプリチャージされたビットラインＢＬ２およびＢＬ３からセルブロックＷ２のビットラインＢＬ２およびＢＬ３にリーク電流が流れる（図１２中の右向きの矢印）という課題が生じる。実施例１によれば、ソースラッチ回路５０に記憶された情報が“０”であれば、図６のＦＥＴ５５がオフし、セルブロックＷ２のビットラインＢ２およびＢ３はフローティングとなる。よって、メモリセル間のリーク電流を抑制することができる。なお、ＮＡＮＤ型インターフェースを有する仮想接地型メモリセルでは、同時にプログラムするメモリセルが隣接するため、特にリーク電流を抑制する効果が大きい。
また、実施例１のように、ＷＲＳ／Ａブロック４０とソースラッチ回路５０は、メモリセルアレイ１０に対し、それぞれドレイン選択回路２０とソース選択回路３０と同じ側に設けられていることが好ましい。このため、ＷＲＳ／Ａブロック４０からドレイン選択回路２０に、ソースラッチ回路５０からソース選択回路３０にデータを対応するメモリセルにプログラムするかプログラムしないかの情報を簡単に転送することができる。
実施例１のように、ソース・ドレイン、ドレイン選択回路２０およびソース選択回路３０と接続するビットラインＢＬ０からＢＬ７を有する。さらに、制御回路６８は、図７のステップＳ２４のようにＷＲＳ／Ａブロック４０に記憶された情報（第１選択情報）をビットラインを経由しソースラッチ回路５０に第２選択情報として転送することが好ましい。これにより、ＷＲＳ／Ａブロック４０からソースラッチ回路５０にデータを転送する新たな配線が必要なく、チップ面積を縮小することができる。
さらに、実施例１のように、図７のステップＳ２２およびＳ２４のように、制御回路６８は、ドレイン選択回路２０およびソース選択回路３０に、ＷＲＳ／Ａブロック４０およびソースラッチ回路５０とメインビットラインとを接続させ、情報をＷＲＳ／Ａブロック４０からソースラッチ回路５０に転送させることが好ましい。
さらに、図１１において、ＢＬアドレス１と２との間に接続されるメモリセルを第１メモリセル、ＢＬアドレス２と３との間に接続されるメモリセルを第２メモリセル、ＢＬアドレス１、２および３のビットラインをそれぞれ第１ビットライン、第２ビットラインおよび第３ビットラインとする。このとき、図１１のセルブロックＷ１およびＷ３において、Ｓ３ＰＧＭのように、制御回路６８は、第１メモリセルにデータをプログラムする際に、ドレイン選択回路２０に第１メモリセルに接続する第２ビットラインを選択させ、ソース選択回路３０に第１メモリセルに接続する他のビットラインである第１ビットラインを選択させる。そして、第１選択情報に応じて、第１メモリセルにデータをプログラムする。次にＰＧＭＳＵのように、制御回路６８は、ドレイン選択回路２０に第２ビットラインを選択させた状態で、ソース選択回路に第２ビットラインを選択させる。そして、第１選択情報をＷＲＳ／Ａブロック４０からソースラッチ回路５０に転送する。次に、Ｐ０ＰＧＭのように、制御回路６８は、第２メモリセルにデータをプログラムする際に、ソース選択回路３０に第２のビットラインを選択させた状態で、ドレイン選択回路２０に第２ビットラインの接続するメモリセルである第２メモリセルに接続する他のビットラインである第３ビットラインを選択させる。そして、第１選択情報に応じて、第２メモリセルにデータをプログラムする。
さらに、図１１のセルブロックＷ０およびＷ２において、Ｓ３ＰＧＭのように、制御回路６８は、第１メモリセルにデータをプログラムする際に、ドレイン選択回路２０に第１メモリセルに接続する第１ビットラインを選択させ、ソース選択回路３０に第１メモリセルに接続する他のビットラインである第２ビットラインを選択させる。そして、第１選択情報に応じて、第１メモリセルにデータをプログラムする。次に、ＰＧＭＳＵのように、制御回路６８は、ソース選択回路３０に第２ビットラインを選択させた状態で、ドレイン選択回路に第２のビットラインを選択させ、第１選択情報をＷＲＳ／Ａブロック４０からソースラッチ回路５０に転送する。次に、Ｐ０ＰＧＭのように、制御回路６８は、第２メモリセルにデータをプログラムする際に、ドレイン選択回路２０に第２のビットラインを選択させた状態で、ソース選択回路３０に第２ビットラインの接続する第２メモリセルに接続する他のビットラインである第３ビットラインを選択させる。そして第１選択情報に応じて、第２メモリセルにデータをプログラムする。
このように、分割データのプログラムの間のＰＧＭＳＵのときに、メインビットラインを用いて情報（第１選択情報）をソースラッチ回路５０に転送することにより、ドレイン選択回路２０およびソース選択回路３０が、情報転送のため新たにビットラインを選択する必要がない。なお、ＰＧＭＳＵを、次の分割データをＳＲＡＭアレイ６２からＷＲＳ／Ａブロック４０に読み出す間に行うことにより、ＰＧＭＳＵの時間を新たに設ける必要がない。
さらに、実施例１ではＤＡＴＡＢに接続される高電圧発生回路６６（第１電源）およびグランドＡＲＶＳＳ（第２電源）は、メモリセルにデータをプログラムするための電圧をメモリセルに印加するための電源である。データの読み出し、消去の際も、実施例１のような構成および制御方法を用いることができる。しかし、データをプログラムする際は、メモリセルのソースとドレイン間に高電圧を印加するため、図３（ａ）で説明したようにメモリセルの位置によるソースとドレイン間に印加される電圧の差が大きくなりやすい。また、図１２で説明したビットライン間のリーク電流も発生しやすい。そこで、実施例１のように、メモリセルにデータをプログラムする際に、本発明を適用することにより、よりその効果を奏することができる。
実施例２は実施例１のセルブロックＷ０からＷ３の配置を変えた例である。図１３は実施例２に係るフラッシュメモリのメモリセルアレイ１０を示した図である。メモリセルアレイ１０は互いに物理的に分離され互いに異なるビットラインを有する左右のサブアレイ１０ａ、１０ｂ（第１領域、第２領域）を有している。サブアレイ１０ａ、１０ｂはそれぞれメモリセル１２ａ、１２ｂ（第１のメモリセル、第２のメモリセル）を有している。左側のサブアレイ１０ａにセルブロックＷ０、Ｗ２を交互に配置し、右側にサブアレイ１０ｂにセルブロックＷ１、Ｗ３を交互に配置する。その他の構成は実施例１と同様である。そして、制御回路６８はメモリセルアレイ１０にデータをプログラムする際、図１３の下に記載した数字のように、まず、サブアレイ１０ａの同一のワードラインＷＬに接続された１２８個のセルブロックＷ０内のメモリセルに同時にデータをプログラムする。その後、サブアレイ１０ｂのＷ１、サブアレイ１０ａのＷ２、サブアレイ１０ｂのＷ３の順番にプログラムする。つまり、制御回路６８はサブアレイ１０ａに含まれるメモリセル１２ａとサブアレイ１０ｂに含まれるメモリセル１２ｂに交互にデータをプログラムしている。
実施例１では、図１０においてＳ０ＰＧＭのとき、セルブロックＷ０のソースのビットラインＢＬ３とセルブロックＷ２のプリチャージしているビットラインＢＬ０との間にリーク電流（図１０中左向きの矢印）が流れることもある。これは、セルブロックＷ０のメモリセルにデータをプログラムする際に、制御回路６８は、次にデータをプログラムするセルブロックＷ２のメモリセルのビットラインＢＬ０、ＢＬ１をプリチャージしているためである。そこで、実施例２のように、互いに物理的に分離され互いに異なるビットラインを有する左右のサブアレイ１０ａ、１０ｂに交互にデータをプログラムする。これにより、近くのビットライン間に電圧が印加されることがなく、ビットライン間のリーク電流を抑制することができる。
実施例２ではメモリセルアレイ１０が２つのサブアレイ１０ａ、１０ｂを有する場合について説明した。メモリセルアレイ１０は複数のサブアレイを有していても良い。この場合、複数のサブアレイ内のメモリセルに交互にデータをプログラムすることにより同様の効果を奏することができる。
実施例３は、同じ分離領域内の隣接するメモリセルに接続するビットライン間を接続する接続回路を有する例である。図１４は実施例３に係るメモリセルアレイ１０周辺の構成図である。図４に比較し、接続線ＤＡＴＡＢ間にＦＥＴ７０から７３（選択トランジスタ）が設けられている。ＦＥＴ７０から７３とＤｓｅｌ１（２１）は接続回路７５を構成している。Ｓｓｅｌ１（３１）（選択回路）は、ビットラインを介し各セルブロック内の複数のメモリセルに接続するメインビットラインから１本のメインビットラインを選択し接続線Ｓｓにする。そして、ＦＥＴ７０から７３は、Ｄｓｅｌ１（２１）により選択されたセルブロック内の同一アドレスのメモリセルに接続するビットライン、つまり分割領域内の隣接するメモリセルに接続するビットラインをＤＡＴＡＢを介して互いに接続することができる。その他の構成は実施例１の図４と同じであり同じ部材は同じ符号を付し説明を省略する。
図１５は実施例３の動作を説明するための図である。図９と同様の図である。Ｓ０ＰＧＭのとき、次にデータがプログラムされるべきセルブロックＷ２のメモリセル（第１メモリセル）に接続するビットラインＢＬ０、ＢＬ１（第１ビットライン）は、このメモリセル（第１メモリセル）にデータがプログラムされる前にプリチャージされている。接続回路７５は、ビットラインＢＬ０、ＢＬ１（第１ビットライン）がプリチャージされる際、セルブロックＷ２のメモリセルと分割領域内の隣接する（つまり隣接するセルブロックである）セルブロックＷ１およびＷ３のメモリセル（第２メモリセル）の接続するビットラインＢＬ２、ＢＬ３（第２ビットライン）とを接続する。これにより、セルブロックＷ１およびＷ３のビットラインＢＬ２およびＢＬ３もプリチャージされる。これにより、セルブロックＷ２のメモリセルにデータをプログラムする際、隣接するセルブロックＷ１およびＷ３のビットラインＢＬ２、ＢＬ３もプリチャージされているため、セルブロックＷ２のビットラインＢＬ０およびＢＬ１の昇圧を高速に行うことができる。
また、図１４のＦＥＴ７０から７３は第１ビットラインと接続する接続線ＤＡＴＡＢ（第１接続線）と第２ビットラインと接続する接続線ＤＡＴＡＢ（第２接続線）とを接続する。さらに、セルブロックＷ２のメモリセルがプログラムされる際は、接続回路７５はセルブロックＷ２のビットラインＢＬ０、ＢＬ１とセルブロックＷ１およびＷ３のビットラインＢＬ２、ＢＬ３とを非接続としている。これにより、セルブロックＷ２のメモリセルがプログラムされる際は、ビットライン間のリーク電流を抑制することができる。
実施例４は、実施例２と同様に、セルブロックＷ０からＷ３の配置を変え、実施例３と同様に、同じ分離領域内の隣接するメモリセルに接続するビットライン間を接続する接続回路を有する例である。図１６は実施例４に係るフラッシュメモリのメモリセルアレイ１０を示した図である。左側のサブアレイ１０ａにＷ２、Ｗ２、Ｗ０、Ｗ０とＷ２のようにセルブロックＷ２とＷ０とを１つ置きに交互に配置し、右側にサブアレイ１０ｂにＷ３、Ｗ３、Ｗ１、Ｗ１のように、セルブロックＷ３とＷ１とを交互に配置する。また、実施例３のように、接続線ＤＡＴＡＢ間にＦＥＴ７０から７３（選択トランジスタ）が設けられている。その他の構成は実施例１と同様である。
図１７は実施例４の動作を説明するための図である。メモリセルアレイ１０のサブアレイ１０ａとサブアレイ１０ｂとの間付近の図である。ＢＬに印加される電圧の各記号は図９と同様であり説明を省略する。１ｓｔから６ｔｈはセルブロック内のアドレスを変えプログラムが進むことを示しているＰｒｅＰＧＭからＳ３ＰＧＭまでの動作で分割領域のデータがプログラムされる。図１７では６個の分割データのプログラム動作を示している。
実施例４によれば、実施例３と同様に、セルブロックのメモリセルにデータをプログラムする際、隣接するセルブロックのビットラインもプリチャージされているため、ビットラインの昇圧を高速に行うことができる。また、実施例２と同様に、左右のサブアレイ１０ａ、１０ｂに交互にデータをプログラムしている。かつ、サブアレイ１０ａにおいてセルブロックＷ０、Ｗ２を１つ置き、サブアレイＷ１、Ｗ３を１つ置きに配置している。このため、最も電圧の印加されるビットラインが近づくサブアレイ１０ａとサブアレイ１０ｂの境界においても、電圧が印加されるビットライン間隔を広くすることができる。例えば図１７では、「Ｄ」と「Ｐ」が最も近づくのは１ｓｔ、Ｓ０ＰＧＭの丸で図示したビットライン間であり１５ビットラインである。また「Ｓ」と「Ｄ」が最も近づくのは５ｔｈ、Ｓ０ＰＧＭの丸で示したビットライン間であり２３ビットラインである。よって、ビットライン間のリーク電流を抑制することができる。さらに、隣接するセルブロック、例えばセルブロックＷ０同士でビットラインのアドレスを、例えば「ＤＤＳＳ」と「ＳＳＤＤ」とのように逆にしている。これにより、「Ｓ」と「Ｄ」が近づくことがない。よって、ビットライン間のリーク電流を抑制することができる。
実施例１から実施例４はＮＡＮＤ型インターフェースを有する仮想接地型フラッシュメモリの例であったが、これに限られない。しかし、仮想接地型フラッシュメモリは、ビットラインを拡散層で形成しているため、ビットライン間のリーク電流が流れやすい。よって、仮想接地型フラッシュメモリに本発明を適用することによりその効果を発揮する。また、ＮＡＮＤ型インターフェースを有する仮想接地型フラッシュメモリは、同時にプログラムするメモリセルが隣接するため、特にビットライン間のリーク電流が発生しやすい。よって、ＮＡＮＤ型インターフェースを有する仮想接地型フラッシュメモリに、本発明を適用することにより、よりその効果を発揮することができる。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

Claims (21)

  1. 不揮発性メモリセルを有するメモリセルアレイと、
    前記メモリセルを構成するトランジスタのソース・ドレインと第１電源とを接続または非接続するための第１選択回路と、
    前記ソース・ドレインと第２電源とを接続または非接続するための第２選択回路と、
    前記ソース・ドレインと前記第１電源とを接続または非接続とするかを示す第１選択情報を記憶し、前記第１選択回路と接続する第１記憶部と、
    前記ソース・ドレインと前記第２電源とを接続または非接続とするかを示す第２選択情報を記憶し、前記第２選択回路と接続する第２記憶部と、
    前記ソース・ドレイン、前記第１選択回路および前記第２選択回路と接続するビットラインと、
    前記第１記憶部に記憶された前記第１選択情報を前記ビットラインを経由し前記第２記憶部に前記第２選択情報として転送する制御回路とを具備し、
    前記第１選択回路と前記第２選択回路とは前記メモリセルアレイを挟み反対側に設けられており、
    前記第１記憶部と前記第２記憶部とは、前記メモリセルアレイに対し、それぞれ前記第１選択回路と前記第２選択回路と同じ側に設けられている、半導体装置。
  2. 前記第１選択情報は、対応する前記メモリセルにプログラムするまたはプログラムしないかを示す情報である、請求項１に記載の半導体装置。
  3. 前記第２選択情報は前記第１選択情報と同じ情報であり、前記第１選択情報が対応する前記メモリセルにプログラムしないことを示す情報の場合、前記第２選択回路は前記ソース・ドレインと前記第２電源とを非接続とする、請求項２に記載の半導体装置。
  4. 前記制御回路は、前記第１選択回路および前記第２選択回路に、それぞれ前記第１記憶部および前記第２記憶部と前記ビットラインとを接続させ、前記第１選択情報を前記第１記憶部から前記第２記憶部に転送する、請求項１に記載の半導体装置。
  5. 前記制御回路は、前記第１選択情報に応じて前記メモリセルの１つである第１メモリセルにデータをプログラムする際に、前記第１選択回路に前記第１メモリセルに接続するビットラインである第２ビットラインを選択させ、前記第２選択回路に前記第１メモリセルに接続する他のビットラインである第１ビットラインを選択させ、
    その後、前記第１選択回路に前記第２ビットラインを選択させた状態で、前記第２選択回路に前記第２ビットラインを選択させ、前記第１選択情報を前記第１記憶部から前記第２記憶部に転送し、
    その後、前記第１選択情報に応じて前記第２ビットラインに接続する他のメモリセルである第２メモリセルにデータをプログラムする際に、前記第２選択回路に前記第２ビットラインを選択させた状態で、前記第１選択回路に前記第２メモリセルに接続する他のビットラインである第３ビットラインを選択させる、請求項４に記載の半導体装置。
  6. 前記制御回路は、前記第１選択情報に応じて前記メモリセルの１つである第１メモリセルにデータをプログラムする際に、前記第１選択回路に前記第１メモリセルに接続するビットラインである第1ビットラインを選択させ、前記第２選択回路に前記第１メモリセルに接続する他のビットラインである第２ビットラインを選択させ、
    その後、前記第２選択回路に前記第２ビットラインを選択させた状態で、前記第１選択回路に前記第２ビットラインを選択させ、前記第１選択情報を前記第１記憶部から前記第２記憶部に転送し、
    その後、前記第１選択情報に応じて前記第２ビットラインに接続する他のメモリセルである第２メモリセルにデータをプログラムする際に、前記第１選択回路に前記第２ビットラインを選択させた状態で、前記第２選択回路に前記第２メモリセルに接続する他のビットラインである第３ビットラインを選択させる、請求項４に記載の半導体装置。
  7. 前記第１電源および前記第２電源は、それぞれデータをプログラムするための電圧を前記メモリセルに印加する、請求項１から６のいずれか一項に記載の半導体装置。
  8. 不揮発性メモリセルを有するメモリセルアレイと、前記メモリセルを構成するトランジスタのソース・ドレインに接続するビットラインに電圧を印加するための第１電源および第２電源と、前記メモリセルを構成するトランジスタのソース・ドレインと前記第１電源とを接続または非接続するための第１選択回路と、前記ソース・ドレインと前記第２電源とを接続または非接続するための第２選択回路と、前記ビットラインと前記第１電源とを接続または非接続とするかを示す第１選択情報を記憶する第１記憶部と、前記ビットラインと前記第２電源とを接続または非接続とするかを示す第２選択情報を記憶する第２記憶部とを具備する半導体装置の制御方法において、
    前記第１記憶部および前記第２記憶部と前記ビットラインとを接続させるステップと、
    前記ソース・ドレイン、前記第１選択回路および前記第２選択回路と前記ビットラインとを接続させるステップと、
    前記ビットラインを介し前記第１選択情報を前記第１記憶部から前記第２記憶部に前記第２選択情報として転送するステップとを有する、半導体装置の制御方法。
  9. 不揮発性メモリセルを有するメモリセルアレイと、
    前記メモリセルを構成するトランジスタのソース・ドレインに接続するビットラインと、
    前記メモリセルを構成するトランジスタのソース・ドレインと第１電源とを接続または非接続するための第１選択回路と、
    前記ソース・ドレインと第２電源とを接続または非接続するための第２選択回路と、
    前記ソース・ドレインと前記第１電源とを接続または非接続とするかを示す第１選択情報を記憶し、前記第１選択回路と接続する第１記憶部と、
    前記ソース・ドレインと前記第２電源とを接続または非接続とするかを示す第２選択情報を記憶し、前記第２選択回路と接続する第２記憶部と、
    前記メモリセルアレイに含まれ、互いに物理的に分離され、互いに異なる前記ビットラインを有する第１領域および第２領域と、
    前記第１領域に含まれる前記メモリセルと前記第２領域に含まれる前記メモリセルに交互にデータをプログラムする制御回路とを具備し、
    前記ビットラインは、前記ソース・ドレイン、前記第１選択回路および前記第２選択回路と接続し、
    前記制御回路は、前記第１記憶部に記憶された前記第１選択情報を前記ビットラインを経由し前記第２記憶部に前記第２選択情報として転送する、半導体装置。
  10. 前記制御回路は、次にデータをプログラムするメモリセルのビットラインをプリチャージする、請求項９に記載の半導体装置。
  11. 前記制御回路は、前記第１領域または前記第２領域に含まれる複数のメモリセルを同時にプログラミングする、請求項９または１０に記載の半導体装置。
  12. 前記トランジスタのゲートに接続するワードラインを具備し、
    同時にプログラミングされる前記複数のメモリセルは同一の前記ワードラインに接続されている、請求項１１に記載の半導体装置。
  13. 不揮発性メモリセルを有するメモリセルアレイと、前記メモリセルを構成するトランジスタのソース・ドレインに接続するビットラインと、前記メモリセルアレイに含まれ、互いに物理的に分離され、互いに異なる前記ビットラインを有する第１領域および第２領域と、前記メモリセルを構成するトランジスタのソース・ドレインと第１電源とを接続または非接続するための第１選択回路と、前記ソース・ドレインと第２電源とを接続または非接続するための第２選択回路と、前記ソース・ドレインと前記第１電源とを接続または非接続とするかを示す第１選択情報を記憶し、前記第１選択回路と接続する第１記憶部と、前記ソース・ドレインと前記第２電源とを接続または非接続とするかを示す第２選択情報を記憶し、前記第２選択回路と接続する第２記憶部とを具備する半導体装置の制御方法において、
    前記第１領域に含まれる第１メモリセルにデータをプログラムするステップと、
    前記第２領域に含まれる第２メモリセルにデータをプログラムするステップと、
    前記ソース・ドレイン、前記第１選択回路および前記第２選択回路と前記ビットラインとを接続させるステップと、
    前記ビットラインを介し前記第１選択情報を前記第１記憶部から前記第２記憶部に前記第２選択情報として転送するステップとを有し、
    前記第１メモリセルにデータをプログラムするステップと、前記第２メモリセルにデータをプログラムするステップは、交互に行われる、半導体装置の制御方法。
  14. 不揮発性メモリセルを有するメモリセルアレイと、
    前記メモリセルを構成するトランジスタのソース・ドレインに接続するビットラインと、
    前記トランジスタのゲートに接続するワードラインと、
    前記メモリセルアレイに含まれ、同一の前記ワードラインに接続し同時にデータが読み出されるメモリセルを有する複数の分割領域と、
    各分割領域に含まれ、同一の前記ワードラインに接続し同時にデータがプログラムされるメモリセルを有する複数のサブ分割領域と、
    各セルブロック内のメモリセルは物理的に隣接して配置され、各セルブロックは各分割領域内に含まれる少なくとも１ビットを有する複数のセルブロックと、
    前記分割領域内の隣接するメモリセルに接続するビットラインを互いに接続する接続回路と、
    前記メモリセルを構成するトランジスタのソース・ドレインと第１電源とを接続または非接続するための第１選択回路と、
    前記ソース・ドレインと第２電源とを接続または非接続するための第２選択回路と、
    前記ソース・ドレインと前記第１電源とを接続または非接続とするかを示す第１選択情報を記憶し、前記第１選択回路と接続する第１記憶部と、
    前記ソース・ドレインと前記第２電源とを接続または非接続とするかを示す第２選択情報を記憶し、前記第２選択回路と接続する第２記憶部と、
    前記第１記憶部に記憶された前記第１選択情報を前記ビットラインを経由し前記第２記憶部に前記第２選択情報として転送する制御回路とを具備し、
    前記ビットラインは、前記ソース・ドレイン、前記第１選択回路および前記第２選択回路と接続する、半導体装置。
  15. データがプログラムされるべき前記メモリセルである第１メモリセルに接続する前記ビットラインである第１ビットラインは、前記第１メモリセルに前記データがプログラムされる前にプリチャージされ、
    前記接続回路は、前記第１ビットラインがプリチャージされる際、前記第１ビットラインと前記第１メモリセルと前記分割領域内の隣接するメモリセルである第２メモリセルの接続する前記ビットラインである第２ビットラインとを接続する、請求項１４に記載の半導体装置。
  16. 前記第１メモリセルにデータがプログラムされる際は、前記接続回路は前記第１ビットラインと前記第２ビットラインとを非接続とする、請求項１５に記載の半導体装置。
  17. 前記接続回路は、
    前記第１ビットラインと接続する第１接続線と前記第２ビットラインと接続する第２接続線とに接続する選択トランジスタと、
    各セルブロック内の複数のメモリセルに接続するビットラインから１本のビットラインを選択し前記第１接続線または前記第２接続線に接続する選択回路と、
    を有する、請求項１４から１６のいずれか一項に記載の半導体装置。
  18. 不揮発性メモリセルを有するメモリセルアレイと、前記メモリセルを構成するトランジスタのソース・ドレインに接続するビットラインと、前記トランジスタのゲートに接続するワードラインと、前記メモリセルアレイに含まれ、同一の前記ワードラインに接続し同時にデータが読み出されるメモリセルを有する複数の分割領域と、各分割領域に含まれ、同一の前記ワードラインに接続し同時にデータがプログラムされるメモリセルを有する複数のサブ分割領域と、各セルブロック内のメモリセルは物理的に隣接して配置され、各セルブロックは各分割領域内に含まれる少なくとも１ビットを有する複数のセルブロックと、
    前記メモリセルを構成するトランジスタのソース・ドレインと第１電源とを接続または非接続するための第１選択回路と、
    前記ソース・ドレインと第２電源とを接続または非接続するための第２選択回路と、
    前記ソース・ドレインと前記第１電源とを接続または非接続とするかを示す第１選択情報を記憶し、前記第１選択回路と接続する第１記憶部と、
    前記ソース・ドレインと前記第２電源とを接続または非接続とするかを示す第２選択情報を記憶し、前記第２選択回路と接続する第２記憶部とを具備する半導体装置の制御方法において、
    前記ソース・ドレイン、前記第１選択回路および前記第２選択回路と前記ビットラインとを接続させるステップと、
    前記ビットラインを介し前記第１選択情報を前記第１記憶部から前記第２記憶部に前記第２選択情報として転送するステップと、
    データがプログラムされるべき前記メモリセルである第１メモリセルに接続する前記ビットラインである前記第１ビットラインと前記第１メモリセルと前記分割領域内の隣接するメモリセルである第２メモリセルの接続する前記ビットラインである前記第２ビットラインとを接続するステップと、
    前記第１ビットラインおよび第２ビットラインをプリチャージするステップと、
    前記第１メモリセルに前記データをプログラムするステップとを有する、半導体装置の制御方法。
  19. 前記データをプログラムするステップの前に、前記第１ビットラインと前記第２ビットラインとを非接続とするステップを有する、請求項１８に記載の半導体装置の制御方法。
  20. 前記不揮発性メモリセルは仮想接地型メモリセルである、請求項１から７、９から１２並びに１４から１７のいずれか一項に記載の半導体装置。
  21. 前記不揮発性メモリセルは仮想接地型メモリセルである、請求項８、１３、１８および１９のいずれか一項に記載の半導体装置の制御方法。
JP2007550050A 2005-12-15 2005-12-15 半導体装置およびその制御方法 Expired - Fee Related JP5015008B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/023021 WO2007069322A1 (ja) 2005-12-15 2005-12-15 半導体装置およびその制御方法

Publications (2)

Publication Number Publication Date
JPWO2007069322A1 JPWO2007069322A1 (ja) 2009-05-21
JP5015008B2 true JP5015008B2 (ja) 2012-08-29

Family

ID=38162644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007550050A Expired - Fee Related JP5015008B2 (ja) 2005-12-15 2005-12-15 半導体装置およびその制御方法

Country Status (3)

Country Link
US (4) US7468909B2 (ja)
JP (1) JP5015008B2 (ja)
WO (1) WO2007069322A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8458028B2 (en) 2002-10-16 2013-06-04 Barbaro Technologies System and method for integrating business-related content into an electronic game
WO2007069322A1 (ja) 2005-12-15 2007-06-21 Spansion Llc 半導体装置およびその制御方法
KR101473232B1 (ko) * 2007-05-21 2014-12-16 라피스 세미컨덕터 가부시키가이샤 메모리 셀 어레이 및 반도체 기억장치
JP5052991B2 (ja) * 2007-05-21 2012-10-17 ラピスセミコンダクタ株式会社 メモリセルアレイ及び半導体記憶装置
US8536690B2 (en) * 2009-09-22 2013-09-17 Stats Chippac Ltd. Integrated circuit packaging system with cap layer and method of manufacture thereof
JP5374412B2 (ja) * 2010-02-24 2013-12-25 ラピスセミコンダクタ株式会社 半導体記憶回路
WO2011111290A1 (ja) * 2010-03-10 2011-09-15 パナソニック株式会社 不揮発性半導体記憶装置
JP5542746B2 (ja) * 2011-06-08 2014-07-09 株式会社東芝 半導体記憶装置
US9456066B2 (en) * 2012-11-13 2016-09-27 Tara Chand Singhal Apparatus and method for a protective cover and grip for smart phones and tablet computer devices
KR102166731B1 (ko) * 2013-05-31 2020-10-16 에스케이하이닉스 주식회사 데이터 전달회로 및 이를 포함하는 메모리

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002279789A (ja) * 2001-03-19 2002-09-27 Sony Corp 不揮発性半導体記憶装置とそのプログラム方法
JP2003346488A (ja) * 2002-05-23 2003-12-05 Mitsubishi Electric Corp 半導体記憶装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5654693A (en) * 1979-10-05 1981-05-14 Hitachi Ltd Programable rom
JPH07120720B2 (ja) * 1987-12-17 1995-12-20 三菱電機株式会社 不揮発性半導体記憶装置
US5027321A (en) * 1989-11-21 1991-06-25 Intel Corporation Apparatus and method for improved reading/programming of virtual ground EPROM arrays
EP0432481A3 (en) * 1989-12-14 1992-04-29 Texas Instruments Incorporated Methods and apparatus for verifying the state of a plurality of electrically programmable memory cells
US5132933A (en) * 1990-12-21 1992-07-21 Schreck John F Bias circuitry for nonvolatile memory array
US5359555A (en) * 1992-03-06 1994-10-25 National Semiconductor Corporation Column selector circuit for shared column CMOS EPROM
US5646886A (en) * 1995-05-24 1997-07-08 National Semiconductor Corporation Flash memory having segmented array for improved operation
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US5959892A (en) * 1997-08-26 1999-09-28 Macronix International Co., Ltd. Apparatus and method for programming virtual ground EPROM array cell without disturbing adjacent cells
JPH11273388A (ja) 1998-03-26 1999-10-08 Sanyo Electric Co Ltd 不揮発性半導体メモリ装置
US6729388B2 (en) 2000-01-28 2004-05-04 Behr Gmbh & Co. Charge air cooler, especially for motor vehicles
DE10013207B4 (de) 2000-03-17 2014-03-13 Tridonic Gmbh & Co Kg Ansteuerung von Leuchtdioden (LED's)
CA2340985A1 (en) * 2001-03-14 2002-09-14 Atmos Corporation Interleaved wordline architecture
US20040006664A1 (en) 2002-07-02 2004-01-08 Amir Helzer System and method for efficient chip select expansion
JP4225749B2 (ja) * 2002-08-07 2009-02-18 株式会社ルネサステクノロジ 半導体記憶装置
US20070124826A1 (en) 2003-08-25 2007-05-31 Tanabe Seiyaku Co., Ltd. Method of differentiation from embryo-stem cell of primate to hematogenous cell
CN100573719C (zh) 2004-05-11 2009-12-23 斯班逊有限公司 半导体器件及写入方法
US7499303B2 (en) * 2004-09-24 2009-03-03 Integrated Device Technology, Inc. Binary and ternary non-volatile CAM
US7324377B2 (en) * 2004-10-29 2008-01-29 Macronix International Co., Ltd. Apparatus and method for programming and erasing virtual ground EEPROM without disturbing adjacent cells
KR100666185B1 (ko) * 2005-07-29 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
WO2007069322A1 (ja) 2005-12-15 2007-06-21 Spansion Llc 半導体装置およびその制御方法
TWI449040B (zh) * 2006-10-06 2014-08-11 Crocus Technology Sa 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法
US8023299B1 (en) * 2009-04-09 2011-09-20 Netlogic Microsystems, Inc. Content addressable memory device having spin torque transfer memory cells

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002279789A (ja) * 2001-03-19 2002-09-27 Sony Corp 不揮発性半導体記憶装置とそのプログラム方法
JP2003346488A (ja) * 2002-05-23 2003-12-05 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
US20070183211A1 (en) 2007-08-09
US7468909B2 (en) 2008-12-23
US20130094297A1 (en) 2013-04-18
US20090109757A1 (en) 2009-04-30
WO2007069322A1 (ja) 2007-06-21
US8018767B2 (en) 2011-09-13
JPWO2007069322A1 (ja) 2009-05-21
US20110286273A1 (en) 2011-11-24
US8325523B2 (en) 2012-12-04
US8787089B2 (en) 2014-07-22

Similar Documents

Publication Publication Date Title
JP5015008B2 (ja) 半導体装置およびその制御方法
JP4804479B2 (ja) 半導体装置およびその制御方法
KR100323970B1 (ko) 비휘발성메모리구조
US7221587B2 (en) Semiconductor device and programming method
EP1426974A2 (en) Semiconductor memory device and erase method for memory array
JP2004079602A (ja) トラップ層を有する不揮発性メモリ
JP2010040144A (ja) 不揮発性半導体記憶システム
KR100307113B1 (ko) 불휘발성반도체메모리
JP2007087441A (ja) 不揮発性半導体記憶装置
JP2008269741A (ja) 不揮発性記憶装置およびその制御方法
JP4392404B2 (ja) 仮想接地型不揮発性半導体記憶装置
JP4318466B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP2004103161A (ja) 不揮発性半導体メモリ
JP2008299918A (ja) 不揮発性半導体記憶装置及びその不良ブロック置き換え方法
KR100639827B1 (ko) Ｅｅｐｒｏｍ 응용을 위한 1 트랜지스터 셀
WO2006059375A1 (ja) 半導体装置および半導体装置の制御方法
JP4980914B2 (ja) 半導体装置およびその制御方法
JP2003346488A (ja) 半導体記憶装置
JP3789977B2 (ja) 不揮発性半導体記憶装置
KR100732633B1 (ko) 비연속적인 비트라인 디코딩을 수행하는 플래시 메모리장치
JP2006294102A (ja) 半導体記憶装置
JP2003157679A (ja) 不揮発性半導体記憶装置
JP2009140605A (ja) 不揮発性記憶装置、およびその制御方法
JP2004220728A (ja) 不揮発性多値半導体メモリ
JP3258956B2 (ja) 不揮発性半導体メモリ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100303

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100805

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5015008

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees