JP5052991B2 - メモリセルアレイ及び半導体記憶装置 - Google Patents
メモリセルアレイ及び半導体記憶装置 Download PDFInfo
- Publication number
- JP5052991B2 JP5052991B2 JP2007211331A JP2007211331A JP5052991B2 JP 5052991 B2 JP5052991 B2 JP 5052991B2 JP 2007211331 A JP2007211331 A JP 2007211331A JP 2007211331 A JP2007211331 A JP 2007211331A JP 5052991 B2 JP5052991 B2 JP 5052991B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- selector
- drain
- bit line
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
11、12 定電圧源
20、21、22 ビア
31〜38 セレクタ選択線
41、42 電圧供給線
50 マルチプレクサ回路
60 センスアンプ回路
a1〜a5、b1〜b5 サブビット線の端点
MB、MB1 メインビット線
M11〜M14、M21〜M24、Mn1〜Mn4 メモリセル
MS メモリセル群
DS1〜DS4 ドレインセレクタ
SB1〜SB5 サブビット線
SS1〜SS4 ソースセレクタ
WD、WD1〜WDn ワード線
Claims (4)
- 行方向及び列方向に配列されている複数のメモリセルと、
各々が前記行方向に伸長し且つ前記メモリセルのゲートが行毎に共通に接続されている複数のワード線と、
各々が前記列方向に伸長し且つ前記メモリセルの隣接するもの同士のドレイン及びソースが共通に接続されている複数のサブビット線と、
前記複数のサブビット線の各々の一端に接続されている1対のドレインセレクタ及びソースセレクタと、を含むメモリセルアレイであって、
前記サブビット線の隣接するもの同士の一端に接続されているドレインセレクタ及びソースセレクタの対同士が前記ワード線を挟んで互いに反対側に配置されていることを特徴とするメモリセルアレイ。 - 前記ソースセレクタを介して前記サブビット線に接続されているメインビット線と、
前記ドレインセレクタを介して前記サブビット線に接続されている電圧供給線と、を含むことを特徴とする請求項1に記載のメモリセルアレイ。 - 行方向及び列方向に配列されている複数のメモリセルと、
各々が前記行方向に伸長し且つ前記メモリセルのゲートが行毎に共通に接続されている複数のワード線と、
各々が前記列方向に伸長し且つ前記メモリセルの隣接するもの同士のドレイン及びソースが共通に接続されている複数のサブビット線と、
前記複数のサブビット線の各々の一端に接続されている1対のドレインセレクタ及びソースセレクタと、
前記ソースセレクタを介して前記サブビット線に接続されているメインビット線とを含むメモリセルアレイと、
前記複数のワード線の内のいずれか1つを選択するワード線選択手段と、
前記複数のドレインセレクタの内のいずれか1つと前記複数のソースセレクタの内のいずれか1つとを選択してワード線選択手段が選択したワード線に接続されているメモリセルの内のいずれか1つから情報を読み出すメモリセル情報読出し手段と、を含む半導体記憶装置であって、
前記メモリセル情報読出し手段は前記複数のワード線を挟んで互いに反対側に配置されているドレインセレクタとソースセレクタとを選択することを特徴とする半導体記憶装置。 - 前記ドレインセレクタを介して前記サブビット線に接続されている電圧供給線を含むことを特徴とする請求項3に記載のメモリセルアレイ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007211331A JP5052991B2 (ja) | 2007-05-21 | 2007-08-14 | メモリセルアレイ及び半導体記憶装置 |
KR1020080013358A KR101473232B1 (ko) | 2007-05-21 | 2008-02-14 | 메모리 셀 어레이 및 반도체 기억장치 |
CN 200810007420 CN101312073B (zh) | 2007-05-21 | 2008-03-07 | 存储单元阵列及半导体存储器件 |
US12/073,968 US7755942B2 (en) | 2007-05-21 | 2008-03-12 | Memory cell array and semiconductor memory |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007134023 | 2007-05-21 | ||
JP2007134023 | 2007-05-21 | ||
JP2007211331A JP5052991B2 (ja) | 2007-05-21 | 2007-08-14 | メモリセルアレイ及び半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009004062A JP2009004062A (ja) | 2009-01-08 |
JP5052991B2 true JP5052991B2 (ja) | 2012-10-17 |
Family
ID=40100650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007211331A Active JP5052991B2 (ja) | 2007-05-21 | 2007-08-14 | メモリセルアレイ及び半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5052991B2 (ja) |
CN (1) | CN101312073B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5374412B2 (ja) * | 2010-02-24 | 2013-12-25 | ラピスセミコンダクタ株式会社 | 半導体記憶回路 |
JP6034417B2 (ja) * | 2015-02-19 | 2016-11-30 | ラピスセミコンダクタ株式会社 | 半導体メモリ |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6633496B2 (en) * | 1997-12-12 | 2003-10-14 | Saifun Semiconductors Ltd. | Symmetric architecture for memory cells having widely spread metal bit lines |
JP2003346488A (ja) * | 2002-05-23 | 2003-12-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2004253115A (ja) * | 2003-01-30 | 2004-09-09 | Sharp Corp | 半導体記憶装置 |
JP2005346755A (ja) * | 2004-05-31 | 2005-12-15 | Sharp Corp | 半導体記憶装置 |
JP5015008B2 (ja) * | 2005-12-15 | 2012-08-29 | スパンション エルエルシー | 半導体装置およびその制御方法 |
-
2007
- 2007-08-14 JP JP2007211331A patent/JP5052991B2/ja active Active
-
2008
- 2008-03-07 CN CN 200810007420 patent/CN101312073B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009004062A (ja) | 2009-01-08 |
CN101312073A (zh) | 2008-11-26 |
CN101312073B (zh) | 2013-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI602282B (zh) | 記憶體單元及記憶體陣列 | |
KR100758397B1 (ko) | 불휘발성 반도체 기억 장치 | |
EP3244416B1 (en) | Memory and reference circuit calibration method thereof | |
JP2008269741A (ja) | 不揮発性記憶装置およびその制御方法 | |
JP5374412B2 (ja) | 半導体記憶回路 | |
JP5052991B2 (ja) | メモリセルアレイ及び半導体記憶装置 | |
JP6502452B1 (ja) | 半導体記憶装置 | |
KR100854908B1 (ko) | 반도체 메모리 소자의 셀 어레이 및 이의 동작 방법 | |
KR101473232B1 (ko) | 메모리 셀 어레이 및 반도체 기억장치 | |
CN112292728A (zh) | 用于每列具有两个位线的电阻式随机存取存储器阵列的电路和布局 | |
JP5736224B2 (ja) | 半導体記憶装置 | |
KR100899466B1 (ko) | 반도체 기억 장치 | |
JP3280915B2 (ja) | 不揮発性半導体記憶装置 | |
US10832743B2 (en) | Semiconductor storage device having a driver that applies voltage to memory cells based on location of memory cells and method for controlling the same | |
JP4383478B2 (ja) | メモリ | |
JP5406684B2 (ja) | 半導体記憶回路 | |
JP5462889B2 (ja) | 半導体記憶装置 | |
JP4383479B2 (ja) | メモリ | |
JP2007080454A (ja) | 半導体記憶装置 | |
CN113223580B (zh) | 包括页缓冲器的半导体装置 | |
JP2011198984A (ja) | 半導体記憶装置 | |
JP3863342B2 (ja) | 半導体記憶装置 | |
JP4379193B2 (ja) | 不揮発性半導体記憶装置 | |
TW202013363A (zh) | 半導體記憶裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081224 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090127 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5052991 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |