CN101312073B - 存储单元阵列及半导体存储器件 - Google Patents

Abstract

本发明提供一种存储单元阵列及半导体存储器件，该存储单元阵列在进行存储单元的信息读出时，可以将位线的充放电所需要的功率和时间抑制得较低，并且不管读出信息的存储单元的位置如何，都可以抑制位线的输出目的地处的电流值的偏差。本发明的存储单元阵列中，漏极选择器和源极选择器对，彼此隔着字线相互配置于相反侧，上述漏极选择器和源极选择器对，连接于彼此邻接的副位线的一端。

Description

存储单元阵列及半导体存储器件

技术领域

本发明涉及一种包含多个电可擦写存储单元的存储单元阵列以及包含存储单元阵列的半导体存储器件。

背景技术

包含多个电可擦写存储单元的存储单元阵列已众所周知。在存储单元阵列中，以多条字线和多条位线相交叉的方式进行布线，并且将多个存储单元在该交叉点上配置成格子状。一般存储单元由晶体管和电容器构成，对存储单元进行的信息的写入和读出是利用电容器的充放电来实现的。此外，也可以如闪存存储器那样在晶体管上形成电荷存储区域，并且，利用电荷存储区域的电荷的有无来实现对存储单元的信息的写入和读出。不论哪种情况，当从存储器读出信息时，都对想要读出的存储器所连接的字线施加电压，从该存储单元向位线输出信息。通常，读出信息的存储单元的位置(字线的位置)不同，电流在位线中流过的路径的长度不同。而当流过电流的位线长度不同时，位线的电阻值也变得不同。因此，产生了如下问题：在连接于位线的前端的读出放大器等所处的位置上，电流值产生偏差。例如，专利文献1中公开了流过位线的电流路径相同的存储单元的结构。

专利文献1：日本特开2002-190537号公报

然而，在专利文献1所公开的存储单元的结构中，有将一条金属位线设定为存储单元的源极电位的情况和设定为漏极电位的情况，与将1条金属位线仅设定为存储单元的源极和漏极的任意一方的电位的情况相比，存在如下问题：在金属位线的充放电时所消耗的功率增大，此外，充放电时所需要的时间也变长。

发明内容

本发明就是鉴于上述问题而做成的，目的在于提供一种存储单元阵列，该存储单元阵列，在进行存储单元的信息读出时，能将位线的充放电所需要的功率和时间抑制得较低，并且，可以抑制位线的输出目的地处的电流值的偏差，而与读出信息的存储单元的位置无关。

本发明的存储单元阵列，具有：多个存储单元，排列于行方向和列方向上；多条字线，分别在上述行方向上延伸，并且分别按行公共连接上述存储器的栅极；多条副位线，分别在上述列方向上延伸，并且分别公共连接上述存储单元中彼此邻接的存储单元的漏极和源极；一对漏极选择器和源极选择器，连接于上述多条副位线的各自的一端；其特征在于，

连接于上述副位线中彼此邻接的副位线的一端上的漏极选择器和源极选择器对，彼此隔着上述字线相互配置于相反侧。

本发明的半导体存储器件，具有：

存储单元阵列，其包括：多个存储单元，排列于行方向和列方向上；多条字线，分别在上述行方向上延伸，并且分别按行公共连接上述存储器的栅极；多条副位线，分别在上述列方向上延伸，并且分别公共连接上述存储单元中彼此邻接的存储单元的漏极和源极；一对漏极选择器和源极选择器，连接于上述多条副位线的各自的一端；主位线，经由上述源极选择器连接于上述副位线；电压供给线，经由上述漏极选择器连接于上述副位线；

字线选择单元，选择上述多条字线中的任意一条；

存储单元信息读取单元，选择上述多个漏极选择器中的任意一个和上述多个源极选择器中的任意一个，并从连接于字线选择单元所选择的字线上的存储器中的任意一个读出信息；其特征在于，

上述存储单元信息读取单元对漏极选择器和源极选择器进行选择，上述漏极选择器和源极选择器隔着上述多条字线相互配置于相反侧。

附图说明

图1是表示本发明的存储单元阵列的一例的图。

图2是表示流过存储单元阵列的电流的路径的图。

图3是表示流过存储单元阵列的电流的路径的图。

图4是将本发明的存储单元阵列与多路转接器(multiplexer)电路和读出放大器电路同时表示的图。

符号说明

1：存储单元阵列，11、12恒压电源，20、21、22：通路(via)，31～38：选择器选择线，41、42：电压供给线，50：多路转接器电路，60：读出放大器电路，a1～a5、b1～b5：副位线的端点，MB、MB1：主位线，M11～M14、M21～M24、Mn1～Mn4：存储单元，MS：存储单元组，DS1～DS4：漏极选择器，SB1～SB5：副位线，SS1～SS4：源极选择器，WD、WD1～WDn：字线

具体实施方式

以下，一边参照附图一边对本发明所涉及的实施例详细地进行说明。

图1是表示本发明的存储单元阵列的一例的图。

在存储单元阵列1中包括由排列于行方向和列方向(即呈矩阵状)的多个存储单元构成的存储单元组MS。在这里所说的行方向，例如是指存储单元M11、M12、M13以及M14的排列等。此外，在这里所说的列方向，例如是指存储单元M11、M21、…Mn1(此处的n为2以上的整数)的排列等。各个存储单元，例如在晶体管上形成有电荷存储区域，并利用电荷存储区域的电荷的有无来实现对存储单元的信息的写入和读出。

多个存储单元的各自的栅极沿着行方向公共连接于各个字线WD1～WDn(此处的n为2以上的整数)。例如，存储单元M11、M12、M13、以及M14等的栅极沿着行方向公共连接于字线WD1。

多个存储器的各自的漏极或源极沿着列方向公共连接于各个副位线SB1～SB5。例如，存储器M11、M21、…Mn1的漏极或源极沿着列方向公共连接于副位线SB1。

一对漏极选择器和源极选择器连接于各个副位线SB1～SB5的一端。更详细而言，连接于副位线SB1～SB5中彼此邻接的副位线的一端的漏极选择器和源极选择器对，彼此隔着WD1～WDn配置于相反侧。例如，副位线SB3和副位线SB2是相互邻接的。漏极选择器DS3和源极选择器SS2对，连接于副位线SB3的一端b3上，而漏极选择器DS2和源极选择器SS1对，连接于副位线SB2的一端a2上。漏极选择器DS3和源极选择器SS2对与漏极选择器DS2和源极选择器SS1对，隔着字线WD1～WDn相互配置于相反侧。

漏极选择器DS1和DS3连接于电压供给线42。电压供给线42上连接有恒压电源12。电压供给线42经由漏极选择器DS1连接于副位线SB1和副位线SB5，经由漏极选择器DS3连接于副位线SB3。恒压电源12对连接于副位线SB1、SB3以及SB5的存储单元的漏极设定电压。此外，漏极选择器DS2和DS4连接于电压供给线41。电压供给线41上连接有恒压电源11。电压供给线41经由漏极选择器DS2连接于副位线SB2，并经由漏极选择器DS4连接于副位线SB4。恒压电源11对连接于副位线SB2和SB4的存储单元的漏极设定电压。

副位线SB1经由源极选择器SS4、副位线SB2经由源极选择器SS1、副位线SB3经由源极选择器SS2、副位线SB4经由源极选择器SS3、副位线SB5经由源极选择器SS4连接于利用点划线表示的主位线MB1。主位线MB1是布线宽度比副位线SB1～SB5宽的带状导体。在这里，主位线MB1布置于不同于副位线SB1～SB5的布线层。副位线SB1、SB3和SB5通过通路22、副位线SB2和SB4通过通路21分别连接于主位线MB1。并且，主位线MB1并非在通路21和通路22的附近就断了，实际上，在上下方向上比图示的情况延伸得长。

本发明的半导体存储器件具有对字线WD1～WDn中的任意一条进行选择的字线选择单元。其通过经由包含于字线选择单元的一部分并且连接于字线WD1～WDn的字线选择部(未图示)，对字线WD1～WDn中的任意一条施加电压，来选择该一条字线。通过利用字线选择单元对字线WD1～WDn中的任意一条施加电压，来选择公共连接于该一条字线的多个存储单元。例如，若利用字线选择单元对字线WD1施加电压，则选择公共连接于字线WD1的存储单元M11～M14。

此外，本发明的半导体存储器件具有存储单元信息读出单元，该存储单元信息读出单元，对漏极选择器DS1～DS4中的任意一个和源极选择器SS1～SS4中的任意一个进行选择，并从连接于字线选择单元所选择的字线上的存储单元中的任意一个读出信息。漏极选择器DS1～DS4和源极选择器SS1～SS4分别为晶体管，通过包含于存储单元信息读出单元的一部分的选择器选择部(未图示)，对它们的栅极施加电压，选择该漏极选择器或源极选择器。选择器选择部连接于选择器选择线31～38，通过这些选择线对漏极选择器DS1～DS4和源极选择器SS1～SS4的栅极施加电压。例如，若存储单元信息读出单元从选择器选择线31对漏极选择器DS4的栅极施加电压，则将选择漏极选择器DS4。

表1是表示漏极选择器DS1～DS4和源极选择器SS1～SS4的选择模式的表。

(表1)

存储单元	漏极选择器	源极选择器
			1A	DS1	SS1
1B	DS2	SS4
			2A	DS2	SS2
2B	DS3	SS1
			3A	DS3	SS3
3B	DS4	SS2
			4A	DS4	SS4
4B	DS1	SS3

该表中的“存储单元”中示出了表示选择模式的符号1A～4B。在选择模式1A或1B时选择存储单元M11、M21、…Mn1的任意一个。选择这些存储单元内的哪一个由对字线WD1～WDn中的哪一条施加有电压来决定。同样地，在选择模式2A或2B时，则选择存储单元M12、M22、…Mn2中的任意一个，在选择模式3A或3B时，则选择存储单元M13、M23、…Mn3中的任意一个，在选择模式4A或4B时，则选择存储单元M14、M24、…Mn4中的任意一个。“漏极选择器”和“源极选择器”中，按选择模式分别示出了存储单元信息读出单元同时选择的漏极选择器和源极选择器。

例如，在选择模式1A时，表示存储单元信息读出单元同时选择漏极选择器DS1和源极选择器SS1。此时，若对字线WD1施加有电压，则在存储单元M11中，连接于副位线SB1的一侧为漏极，而连接于副位线SB2的一侧为源极。在此情况下，从图1中所示的存储单元M11的左侧向右侧流过电流。此外，在选择模式1B时，存储单元信息读取单元同时选择漏极选择器DS2和源极选择器SS4。此时，若对字线WD1施加有电压，则在存储单元M11中，连接于副位线SB2的一侧为漏极，而连接于副位线SB1的一侧为源极。在此情况下，从图1所示的存储单元M11的右侧向左侧流过电流。这样，在表1中的“存储单元”中所示的符号的末尾为A的情况下，电流从左侧向右侧流过存储单元，而在符号的末尾为B的情况下，电流从右侧向左侧流过存储单元。

根据图1和表1可知，存储单元信息读出单元同时选择隔着字线WD1～WDn相互配置于相反侧的漏极选择器和源极选择器。例如，在选择模式3A时，存储单元信息读出单元同时选择漏极选择器DS3和源极选择器SS3，不过，漏极选择器DS3和源极选择器SS3隔着字线WD1～WD4相互配置于相反侧。在其他的所有选择模式下也一样，同时选择的漏极选择器和源极选择器隔着字线WD1～WDn相互配置于相反侧。

图2是表示在字线选择单元选择了字线WD1、并且存储单元信息读出单元选择了漏极选择器DS1和源极选择器SS1(选择模式1A)的情况下，流过存储单元阵列1的电流的路径的图。电流所流过的路径用粗线表示。电流的流动方向用箭头表示。

因为存储单元信息读出单元选择了漏极选择器DS1，所以电流从漏极选择器DS1的漏极向源极流动。由此，电流从恒压电源12向副位线SB1流动。因为字线选择单元选择了字线WD1，所以电流从其栅极连接于字线WD1的存储单元M11的漏极向源极流动。此外，因为存储单元信息读出单元选择了源极选择器SS1，所以电流从源极选择器SS1的漏极向源极流动。由此，电流从存储单元M11的源极向通路21流动。电流经由通路21在主位线MB1上流过。在主位线MB1上连接有读出放大器电路(未图示)，电流在连接有读出放大器电路的方向(从通路21向通路22的方向)上流动。利用上述的电流的路径，将存储单元信息读出单元从存储单元M11读出的信息提供给读出放大器电路。

图3是表示在字线选择单元选择了字线WDn、并且存储单元信息读出单元选择了漏极选择器DS1和源极选择器SS1(选择模式1A)的情况下，流过存储单元阵列1的电流的路径的图。和图2一样，电流的流经路径用粗线表示，并且电流的流动方向用箭头表示。

因为存储单元信息读出单元选择了漏极选择器DS1，所以，电流从漏极选择器DS1的漏极向源极流动。由此，电流从恒压电源12向副位线SB1流动。因为字线选择单元选择了字线WDn，所以，电流从其栅极连接于字线WDn的存储单元Mn1的漏极向源极流动。此外，因为存储单元信息读出单元选择了源极选择器SS1，所以，电流从源极选择器SS1的漏极向源极流动。由此，电流从存储单元Mn1的源极向通路21流动。电流经由通路21在主位线MB1上流过。主位线MB1上连接有读出放大器电路(未图示)，电流在连接有读出放大器电路的方向(从通路21到通路22的方向)上流动。利用上述的电流的路径，将存储单元信息读出单元从存储单元Mn1读出的信息提供给读出放大器电路。

根据图2和图3可知，即使是在所选择的存储单元(字线)不同的情况下，流过存储单元阵列1的电流的路径长度也基本没有差别。因此，即使在所选择的存储单元(字线)不同的情况下，在电流流动的路径上的布线电阻值也基本没有差别，从而可以抑制在主位线MB1的输出目的地(读出放大器电路等)处的电流值的偏差。即使在所选择的存储单元(字线)不同的情况下，流过存储单元阵列1的电流的路径长度也基本没有差别是因为：连接于彼此邻接的副位线的一端的漏极选择器和源极选择器对，彼此隔着字线WD1～WDn配置于相反侧。此外，还因为存储单元信息读出单元同时选择隔着字线WD1～WDn相互配置于相反侧的漏极选择器和源极选择器。由于具有这样的配置，因此不管所选择的存储单元如何，电流都从副位线的一端流到另一端，所以电流流经的路径长度没有差别。

假设，连接于彼此邻接的副位线的一端的漏极选择器和源极选择器对，彼此位于字线WD1～WDn的同侧，而存储单元信息读出单元同时选择了配置于字线WD1～WDn的同侧的漏极选择器和源极选择器。在此情况下，电流在副位线上，从该副位线的一端流到连接着所选择的存储单元的位置，并从该位置U型转弯，从邻接的副位线上流过。因此，由于所选择的存储单元的位置不同，在副位线上流过的电流的路径长度也就不同。副位线的布线宽度比主位线的布线宽度窄、并且布线的膜厚也薄，所以，副位线的布线电阻为较大的值。因此，为了抑制电流值的偏差，如本实施例所示那样将流经副位线的电流的路径长度设置为相同是有效的。

当电流的偏差较大的情况下，在利用读出放大器电路将主位线的电压放大到可以利用数字电平进行处理的大小时，数字电平产生错误的频度增多，不过，通过如本实施例那样对输入读出放大器电路的电流值的偏差进行抑制，可以减少数字电平的错误，并可以期待提高制造存储单元阵列时的成品率。

如本实施例所示，从恒压电源12经由电压供给线42向存储单元M11的漏极供给电压。此外，主位线MB1通过源极选择器SS1与副位线SB2连接，从而被设定为存储单元M11的源极电位。并且，主位线MB1在选择模式1A以外的所有选择模式下也同样仅被设定为存储单元的源极电位。由此，因为不需要使加载在主位线MB1上的电位发生变化，所以，相比将主位线MB1设定为存储单元M11的漏极电位和源极电位这两者的结构，可以将主位线MB1的充放电所需要的功率和时间抑制得较低。此外，主位线MB1以外的主位线(未图示)也同样仅被设定为存储单元的源极电位。由此，可以将和主位线MB1邻接的主位线(未图示)之间的耦合电容抑制得较低，并且能将充放电所需要的时间抑制得较低。因为主位线的布线宽度比副位线的布线宽度宽，并且布线的膜厚也厚，所以寄生于主位线的布线的电容为较大的值。因此，为了抑制主位线的充放电所需要的功率和时间，如本实施例所示那样将主位线仅设定为存储单元的源极电位是有效的。

如上所述，根据本实施例，在进行存储单元的信息读出时，可以将位线的充放电所需要的功率和时间抑制得较低，并且，可以不管读出信息的存储单元的位置如何，都可以抑制位线的输出目的地处的电流值的偏差。

上述的存储单元阵列1，通常如图4所示那样连接于多路转接器电路和读出放大器电路。在此配置有多个和存储单元阵列1相同结构的存储单元阵列。利用在行方向延伸的字线WD的集合分成块BL1和块BL2。在本图中表示了块为2个的情况，不过，实际的半导体存储器件可以由多个块构成。字线WD在块内的存储单元阵列中是公共的。在列方向上延伸的副位线SB为块内的布线。副位线SB通过通路20连接于主位线MB(这里，该图中未表示出该连接的线)。各主位线MB，对于块BL1和块BL2是公共的，并且经由多路转接器电路50连接于读出放大器电路60。另外，多路转接器电路50，只要是对从各主位线MB输入的电流中的一个进行选择的通常的多路转接器电路即可。此外，读出放大器电路60，只要是用于将从主位线MB输出的电流进行放大的通常的读出放大器电路即可。根据本实施例，不论选择哪一个存储单元(字线)，电流在副位线SB上流过的路径长度(副位线SB的布线电阻值)都基本相同，因此，可以抑制到达读出放大器电路60的电流值的偏差。

本实施例是存储单元信息读出单元利用选择模式1A选择了漏极选择器DS1和源极选择器SS1的情况下的例子，不过，在存储单元信息读出单元利用其他选择模式选择了其他漏极选择器和源极选择器的情况下，也能得到和上述相同的效果。

本实施例是将副位线设定成5条副位线SB1～SB5的例子，但是本发明所涉及的副位线的条数没有限制。此外，关于存储单元的个数也没有限制。本实施例是将漏极选择器设定成5个漏极选择器DS1～DS4(DS1为2个)，以及，将源极选择器设定成5个源极选择器SS1～SS4(SS4为2个)的例子，但是，本发明所涉及的漏极选择器和源极选择器的个数没有限制，可以根据存储单元的个数进行增减。

Claims (4)

1.一种存储单元阵列，具有：多个存储单元，排列于行方向和列方向上；多条字线，分别在上述行方向上延伸，并且分别按行公共连接上述存储单元的栅极；多条副位线，分别在上述列方向上延伸，并且分别公共连接上述存储单元中彼此邻接的存储单元的漏极和源极；多个构成一对的漏极选择器和源极选择器，连接于上述多条副位线的各自的一端；及存储单元信息读取单元，选择上述多个漏极选择器中的任意一个和上述多个源极选择器中的任意一个，并从连接于字线选择单元所选择的字线上的存储单元中的任意一个读出信息；其特征在于，

连接于上述副位线中彼此邻接的副位线的一端上的漏极选择器和源极选择器对，彼此隔着上述字线相互配置于相反侧，

上述存储单元信息读取单元对漏极选择器和源极选择器进行选择，上述漏极选择器和源极选择器隔着上述多条字线相互配置于相反侧。

2.根据权利要求1所述的存储单元阵列，其特征在于，包括：

主位线，通过上述源极选择器连接于上述副位线；以及，

电源供给线，通过上述漏极选择器连接于上述副位线。

3.一种半导体存储器件，具有：

存储单元阵列，其包括：多个存储单元，排列于行方向和列方向上；多条字线，分别在上述行方向上延伸，并且分别按行公共连接上述存储单元的栅极；多条副位线，分别在上述列方向上延伸，并且分别公共连接上述存储单元中彼此邻接的存储单元的漏极和源极；多个构成一对的漏极选择器和源极选择器，连接于上述多条副位线的各自的一端；以及主位线，通过上述源极选择器连接于上述副位线；

字线选择单元，选择上述多条字线中的任意一条；

存储单元信息读取单元，选择上述多个漏极选择器中的任意一个和上述多个源极选择器中的任意一个，并从连接于字线选择单元所选择的字线上的存储单元中的任意一个读出信息；

其特征在于，

连接于上述副位线中彼此邻接的副位线的一端上的漏极选择器和源极选择器对，彼此隔着上述字线相互配置于相反侧，

上述存储单元信息读取单元对漏极选择器和源极选择器进行选择，上述漏极选择器和源极选择器隔着上述多条字线相互配置于相反侧。

4.根据权利要求3所述的半导体存储器件，其特征在于，

包括电压供给线，该电压供给线通过上述漏极选择器连接于上述副位线。

Images