JPH07120720B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JPH07120720B2 JPH07120720B2 JP62322119A JP32211987A JPH07120720B2 JP H07120720 B2 JPH07120720 B2 JP H07120720B2 JP 62322119 A JP62322119 A JP 62322119A JP 32211987 A JP32211987 A JP 32211987A JP H07120720 B2 JPH07120720 B2 JP H07120720B2
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- semiconductor substrate
- gate
- floating
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims description 23
- 230000015654 memory Effects 0.000 description 23
- 238000009792 diffusion process Methods 0.000 description 7
- 239000002784 hot electron Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
- G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7886—Hot carrier produced by avalanche breakdown of a PN junction, e.g. FAMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7887—Programmable transistors with more than two possible different levels of programmation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/561—Multilevel memory cell aspects
- G11C2211/5612—Multilevel memory cell with more than one floating gate
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体基板の一方主面にこの半導体基板と
反対の導電型の第1及び第2の拡散層領域を設け、前記
半導体基板の一方主面上に絶縁膜を介して前記第1及び
第2の領域間にフローティンググゲート及びコントロー
ルゲートを有するメモリトランジスタを備えた不揮発性
半導体記憶装置に関するものである。
反対の導電型の第1及び第2の拡散層領域を設け、前記
半導体基板の一方主面上に絶縁膜を介して前記第1及び
第2の領域間にフローティンググゲート及びコントロー
ルゲートを有するメモリトランジスタを備えた不揮発性
半導体記憶装置に関するものである。
第3図は従来のEPROMにおけるメモリトランジスタを示
す断面図である。同図において1はP型半導体基板であ
り、2はN型のドレイン拡散領域、3はN型のソース拡
散領域であり、4はフローティングゲートであり、ドレ
イン拡散領域2の一部からソース拡散領域3の一部にか
けて、ゲート酸化膜5を介して形成されている。さらに
コントロールゲート6がゲート酸化膜7を介してフロー
ティングゲート4上に形成される。
す断面図である。同図において1はP型半導体基板であ
り、2はN型のドレイン拡散領域、3はN型のソース拡
散領域であり、4はフローティングゲートであり、ドレ
イン拡散領域2の一部からソース拡散領域3の一部にか
けて、ゲート酸化膜5を介して形成されている。さらに
コントロールゲート6がゲート酸化膜7を介してフロー
ティングゲート4上に形成される。
このような構成において、メモリトランジスタの不揮発
な書込みは以下のようにして行われる。まず、コントロ
ールゲート6に12.5V程度の高電圧、ドレイン領域2に8
V程度の高電圧を印加し、半導体基板1及びソース領域
3を接地レベルに設定する。
な書込みは以下のようにして行われる。まず、コントロ
ールゲート6に12.5V程度の高電圧、ドレイン領域2に8
V程度の高電圧を印加し、半導体基板1及びソース領域
3を接地レベルに設定する。
このように設定すると、メモリトランジスタのチャネル
を流れる電子がドレイン領域2近傍のピンチオフ領域に
おいてドレイン−ソース間の電圧で加速され、ホットエ
レクトロンとなりコントロールゲート6による電界によ
りゲート酸化膜5のエネルギーギャップを越えてフロー
ティングゲート4に注入される。このフローティングゲ
ート4中に電子が注入されることで不揮発な書込みが行
われる。
を流れる電子がドレイン領域2近傍のピンチオフ領域に
おいてドレイン−ソース間の電圧で加速され、ホットエ
レクトロンとなりコントロールゲート6による電界によ
りゲート酸化膜5のエネルギーギャップを越えてフロー
ティングゲート4に注入される。このフローティングゲ
ート4中に電子が注入されることで不揮発な書込みが行
われる。
一方、消去は紫外線を照射し、フローティングゲート4
中の電子を、紫外線のエネルギーで励起させることで、
ゲート酸化膜5,7のエネルギーギャップを越えて半導体
基板1あるいはコントロールゲート6に放出させること
で行う。
中の電子を、紫外線のエネルギーで励起させることで、
ゲート酸化膜5,7のエネルギーギャップを越えて半導体
基板1あるいはコントロールゲート6に放出させること
で行う。
第4図はメモリトランジスタのゲート電圧(VG)−ドレ
イン電流(ID)特性を示したグラフである。同図におい
て、ドレイン電圧VDを1Vにしている。同図に示すよう
に、消去時は閾値電圧は約1V、書込み時で6V程度とな
る。従って読出し電圧VRとして5V程度の電圧を、コント
ロールゲート6に印加するとき、ドレイン電流IDがセン
ス電流Isen以上流れれば情報“1"、センス電流Isen未満
であれば情報“0"とセンスアンプ等で判別することがで
きる。
イン電流(ID)特性を示したグラフである。同図におい
て、ドレイン電圧VDを1Vにしている。同図に示すよう
に、消去時は閾値電圧は約1V、書込み時で6V程度とな
る。従って読出し電圧VRとして5V程度の電圧を、コント
ロールゲート6に印加するとき、ドレイン電流IDがセン
ス電流Isen以上流れれば情報“1"、センス電流Isen未満
であれば情報“0"とセンスアンプ等で判別することがで
きる。
従来のEPROMのメモリトランジスタは以上のように構成
されており、1個のメモリトランジスタは2値の情報し
か記憶することができないという問題点があった。
されており、1個のメモリトランジスタは2値の情報し
か記憶することができないという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、1個のメモリトランジスタにおいて3値以上
の情報を記憶することができるEPROMを得ることを目的
とする。
たもので、1個のメモリトランジスタにおいて3値以上
の情報を記憶することができるEPROMを得ることを目的
とする。
この発明にかかる不揮発性半導体装置は、半導体基板の
一方主面に形成される。前記半導体基板と反対の導電型
の第1及び第2の領域と、前記第1及び第2の領域間に
おける前記半導体基板の一方主面上の前記第1の領域側
に第1の絶縁膜を介して形成された第1のフローティン
グゲートと、前記第1及び第2の領域間における前記半
導体基板の一方主面上の前記第2の領域側に第2の絶縁
膜を介して形成される第2のフローティングゲートとを
備え、前記第2のフローティングゲートは前記第1のフ
ローティングゲートと独立して前記第1のフローティン
グゲートと同程度の高さで形成され、前記第1及び第2
のフローティングゲートのうち、少なくとも一方に電子
を注入することにより、情報の書き込みが可能であり、
前記第1及び第2のフローティングゲートそれぞれの上
部に第3及び第4の絶縁膜を介して一体的に形成される
コントロールゲートをさらに備え、前記コントロールゲ
ートは、前記半導体基板の一方主面の前記第1及び第2
のフローティングゲート間の隙間において、第5の絶縁
膜を介して前記第1及び第2のフローティングゲートと
同程度の高さに形成されている。
一方主面に形成される。前記半導体基板と反対の導電型
の第1及び第2の領域と、前記第1及び第2の領域間に
おける前記半導体基板の一方主面上の前記第1の領域側
に第1の絶縁膜を介して形成された第1のフローティン
グゲートと、前記第1及び第2の領域間における前記半
導体基板の一方主面上の前記第2の領域側に第2の絶縁
膜を介して形成される第2のフローティングゲートとを
備え、前記第2のフローティングゲートは前記第1のフ
ローティングゲートと独立して前記第1のフローティン
グゲートと同程度の高さで形成され、前記第1及び第2
のフローティングゲートのうち、少なくとも一方に電子
を注入することにより、情報の書き込みが可能であり、
前記第1及び第2のフローティングゲートそれぞれの上
部に第3及び第4の絶縁膜を介して一体的に形成される
コントロールゲートをさらに備え、前記コントロールゲ
ートは、前記半導体基板の一方主面の前記第1及び第2
のフローティングゲート間の隙間において、第5の絶縁
膜を介して前記第1及び第2のフローティングゲートと
同程度の高さに形成されている。
この発明における不揮発性半導体記憶装置は、第1及び
第2の領域間における半導体基板の一方主面上の第1の
領域側に第1の絶縁膜を介して形成された第1のフロー
ティングゲートと、第1及び第2の領域間における半導
体基板の一方主面上の第2の領域側に第2の絶縁膜を介
して、第1のフローティングゲートと独立して第1のフ
ローティングゲートと同程度の高さで形成される第2の
フローティングゲートとを備えているため、第1あるい
は第2のフローティングゲートの一方のみに電子を注入
する場合と、双方に電子を注入する場合各々で、メモリ
トランジスタのドレイン電流−コントロールゲート電圧
特性は異なるものに設定することができる。
第2の領域間における半導体基板の一方主面上の第1の
領域側に第1の絶縁膜を介して形成された第1のフロー
ティングゲートと、第1及び第2の領域間における半導
体基板の一方主面上の第2の領域側に第2の絶縁膜を介
して、第1のフローティングゲートと独立して第1のフ
ローティングゲートと同程度の高さで形成される第2の
フローティングゲートとを備えているため、第1あるい
は第2のフローティングゲートの一方のみに電子を注入
する場合と、双方に電子を注入する場合各々で、メモリ
トランジスタのドレイン電流−コントロールゲート電圧
特性は異なるものに設定することができる。
第1図はこの発明の一実施例であるEPROMのメモリトラ
ンジスタを示す断面図である。同図に示すように同一形
状のフローティングゲートを4a,4bを分離して設け、フ
ローティングゲート4aはゲート酸化膜5aを介してドレイ
ン領域2と一部が重なるように形成され、フローティン
グゲート4bはゲート酸化膜5bを介してソース領域3と一
部が重なるように形成される。
ンジスタを示す断面図である。同図に示すように同一形
状のフローティングゲートを4a,4bを分離して設け、フ
ローティングゲート4aはゲート酸化膜5aを介してドレイ
ン領域2と一部が重なるように形成され、フローティン
グゲート4bはゲート酸化膜5bを介してソース領域3と一
部が重なるように形成される。
また、コントロールゲート6はフローティングゲート4
a,4b上においては、ゲート酸化膜7a,7bを介して形成さ
れるが、フローティングゲート4a,4b間においては、ゲ
ート酸化膜8を介してフローティングゲート4a,4bと同
程度の高さに形成される。これはフローティングゲート
4a,4b間下のチャネル生成のためである。したがって、
コントロールゲート6は中央部に凹部を有した構造とな
る。
a,4b上においては、ゲート酸化膜7a,7bを介して形成さ
れるが、フローティングゲート4a,4b間においては、ゲ
ート酸化膜8を介してフローティングゲート4a,4bと同
程度の高さに形成される。これはフローティングゲート
4a,4b間下のチャネル生成のためである。したがって、
コントロールゲート6は中央部に凹部を有した構造とな
る。
このような構成において、書込みは表1に示すようにフ
ローティングゲート4aへの電子の注入(書込みA)、フ
ローティングゲート4bへの電子の注入(書込みB)の2
種類ある。なお、表1においてVGはゲート電圧、VDはド
レイン電圧、VSはソース電圧、V1は基板電圧である。
ローティングゲート4aへの電子の注入(書込みA)、フ
ローティングゲート4bへの電子の注入(書込みB)の2
種類ある。なお、表1においてVGはゲート電圧、VDはド
レイン電圧、VSはソース電圧、V1は基板電圧である。
表1に示すように各電圧[VG,VD,VS,V1]を[12.5,8.0,
0,0](V)に設定すると、チャネルを流れる電子はド
レイン領域2近傍のピンチオフ領域で加速されホットエ
レクトロンとなりフローティングゲート4aに電子が注入
されることで書込みAが行われる。この時、ホットエレ
クトロンの発生は、高電圧がかかるドレイン領域2近傍
で起こるので選択的にフローティングゲート4aのみ電子
の注入が行える。なお、この状態の閾値電圧は約2Vであ
る。
0,0](V)に設定すると、チャネルを流れる電子はド
レイン領域2近傍のピンチオフ領域で加速されホットエ
レクトロンとなりフローティングゲート4aに電子が注入
されることで書込みAが行われる。この時、ホットエレ
クトロンの発生は、高電圧がかかるドレイン領域2近傍
で起こるので選択的にフローティングゲート4aのみ電子
の注入が行える。なお、この状態の閾値電圧は約2Vであ
る。
一方、表1に示すように各電圧[VG,VD,VS,V1]を[12.
5,0,8.0,0](V)に設定すると、チャネルを流れる電
子は高電圧がかかったソース領域3近傍のピンチオフ領
域で加速されホットエレクトロンが発生し、選択的にフ
ローティングゲート4bのみ電子が注入されることで書込
みBが行なえる。この状態においても閾値電圧は約2Vで
ある(書込みAは行わない場合)。
5,0,8.0,0](V)に設定すると、チャネルを流れる電
子は高電圧がかかったソース領域3近傍のピンチオフ領
域で加速されホットエレクトロンが発生し、選択的にフ
ローティングゲート4bのみ電子が注入されることで書込
みBが行なえる。この状態においても閾値電圧は約2Vで
ある(書込みAは行わない場合)。
書込みAの後に、書込みBを行う場合も書込みAによる
閾値電圧を2V大きく上まわる12.5Vをコントロールゲー
トに印加するので、表1に示した電圧設定で書込A後に
おいても問題なく書込みBが行える。このことは、書込
みBの後に、書込みAを行う場合にもあてはまる。
閾値電圧を2V大きく上まわる12.5Vをコントロールゲー
トに印加するので、表1に示した電圧設定で書込A後に
おいても問題なく書込みBが行える。このことは、書込
みBの後に、書込みAを行う場合にもあてはまる。
また、消去は従来同様、紫外線照射により、フローティ
ングゲート4a,4b中の電子は、同時に基板1,コントロー
ルゲート6に放出される。この状態での閾値電圧は約1V
である。
ングゲート4a,4b中の電子は、同時に基板1,コントロー
ルゲート6に放出される。この状態での閾値電圧は約1V
である。
第2図は、消去時及び書込み時のメモリトランジスタの
コントロールゲート電圧−ドレイン電流の特性を示すグ
ラフである。同図において、L1は消去時、L2は書込みA,
書込みBのどちらか一方の書込み時、L3は書込みA,B双
方の書込み時の特性を示す。同図に示すように、一方書
込み時L2、双方書込み時L3共閾値電圧は共に約2Vである
が、双方書込み時L3の方がコンダクタンスが低下する。
このため、表1に示したように読出し電圧VRを約5V程度
にすると、ドレイン電流ID量に第2図で示すように顕著
な差が生じる。このことは、消去時L1と一方書込み時L2
においてもあてはまる。
コントロールゲート電圧−ドレイン電流の特性を示すグ
ラフである。同図において、L1は消去時、L2は書込みA,
書込みBのどちらか一方の書込み時、L3は書込みA,B双
方の書込み時の特性を示す。同図に示すように、一方書
込み時L2、双方書込み時L3共閾値電圧は共に約2Vである
が、双方書込み時L3の方がコンダクタンスが低下する。
このため、表1に示したように読出し電圧VRを約5V程度
にすると、ドレイン電流ID量に第2図で示すように顕著
な差が生じる。このことは、消去時L1と一方書込み時L2
においてもあてはまる。
そこで、読出しはコントロールゲートに5V程度印加し、
センスアンプには第2図で示すように比較電流Iref1,I
ref2を設定しておき、この時のドレイン電流IDと比較
し、 ID>Iref2で情報“0" Iref1<ID<Iref2で情報“1" ID<Iref1で情報“2" と判別することで、3値データの読出しが可能となる。
つまり、消去時の情報“0"、一方書込み時を情報“1"、
双方書込み時を情報“2"と設定することができ、従来、
1つのメモリトランジスタにおいて2値の不揮発な記憶
ができなかったEPROMが3値の不揮発な記憶ができるよ
うになり、そのメモリ効果は1.5倍程度になり、より集
積化、大容量化が容易になる。
センスアンプには第2図で示すように比較電流Iref1,I
ref2を設定しておき、この時のドレイン電流IDと比較
し、 ID>Iref2で情報“0" Iref1<ID<Iref2で情報“1" ID<Iref1で情報“2" と判別することで、3値データの読出しが可能となる。
つまり、消去時の情報“0"、一方書込み時を情報“1"、
双方書込み時を情報“2"と設定することができ、従来、
1つのメモリトランジスタにおいて2値の不揮発な記憶
ができなかったEPROMが3値の不揮発な記憶ができるよ
うになり、そのメモリ効果は1.5倍程度になり、より集
積化、大容量化が容易になる。
なお、この実施例では1つのメモリトランジスタで3値
の不揮発な記憶が行われる場合について述べたがフロー
ティングゲート4a,4bの形状,書込条件等を適当に変更
し、書込みAと書込みBのメモリトランジスタのドレイ
ン電流−コントロールゲート電圧特性を変更することで
4値記憶への拡張も可能である。
の不揮発な記憶が行われる場合について述べたがフロー
ティングゲート4a,4bの形状,書込条件等を適当に変更
し、書込みAと書込みBのメモリトランジスタのドレイ
ン電流−コントロールゲート電圧特性を変更することで
4値記憶への拡張も可能である。
以上説明したように、この発明によれば、半導体基板の
一方主面上の第1の領域側に第1の絶縁膜を介して形成
された第1のフローティングゲートと、半導体基板の一
方主面上の第2の領域側に第2の絶縁膜を介して、第1
のフローティングゲートと独立して第1のフローティン
グゲートと同程度の高さで形成される第2のフローティ
ングゲートとを備えているため、消去,第1あるいは第
2のフローティングゲートの一方のみへの電子の注入,
第1及び第2のフローティングゲート双方への電子の注
入によりメモリトランジスタのドレイン電流−コントロ
ールゲート電圧特性を異なるものに設定することで、1
つのメモリトランジスタにおいて3値以上の記憶が可能
となり、情報量が増すことから集積化,大容量化が容易
になる。
一方主面上の第1の領域側に第1の絶縁膜を介して形成
された第1のフローティングゲートと、半導体基板の一
方主面上の第2の領域側に第2の絶縁膜を介して、第1
のフローティングゲートと独立して第1のフローティン
グゲートと同程度の高さで形成される第2のフローティ
ングゲートとを備えているため、消去,第1あるいは第
2のフローティングゲートの一方のみへの電子の注入,
第1及び第2のフローティングゲート双方への電子の注
入によりメモリトランジスタのドレイン電流−コントロ
ールゲート電圧特性を異なるものに設定することで、1
つのメモリトランジスタにおいて3値以上の記憶が可能
となり、情報量が増すことから集積化,大容量化が容易
になる。
第1図はこの発明の一実施例であるEPROMのメモリトラ
ンジスタを示す断面図、第2図は第1図で示したメモリ
トランジスタの消去時,書込み時におけるドレイン電流
−コントロールゲート電圧特性を示すグラフ、第3図は
従来のEPROMのメモリトランジスタを示す断面図、第4
図は従来のメモリトランジスタの消去時、書込み時にお
けるドレイン電流−コントロールゲート電圧特性を示す
グラフである。 図において、2はドレイン拡散領域、3はソース拡散領
域、4a,4bはフローティングゲート、6はコントロール
ゲートである。 なお、各図中同一符号は同一または相当部分を示す。
ンジスタを示す断面図、第2図は第1図で示したメモリ
トランジスタの消去時,書込み時におけるドレイン電流
−コントロールゲート電圧特性を示すグラフ、第3図は
従来のEPROMのメモリトランジスタを示す断面図、第4
図は従来のメモリトランジスタの消去時、書込み時にお
けるドレイン電流−コントロールゲート電圧特性を示す
グラフである。 図において、2はドレイン拡散領域、3はソース拡散領
域、4a,4bはフローティングゲート、6はコントロール
ゲートである。 なお、各図中同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野口 健二 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 小林 真一 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社北伊丹製作所内 (56)参考文献 特開 昭62−94987(JP,A) 特開 昭60−169172(JP,A) 特開 昭63−25967(JP,A) 特開 昭62−66681(JP,A)
Claims (1)
- 【請求項1】半導体基板の一方主面に形成される、前記
半導体基板と反対の導電型の第1及び第2の領域と、 前記第1及び第2の領域間における前記半導体基板の一
方主面上の前記第1の領域側に第1の絶縁膜を介して形
成された第1のフローティングゲートと、 前記第1及び第2の領域間における前記半導体基板の一
方主面上の前記第2の領域側に第2の絶縁膜を介して形
成される第2のフローティングゲートとを備え、前記第
2のフローティングゲートは前記第1のフローティング
ゲートと独立して前記第1のフローティングゲートと同
程度の高さで形成され、前記第1及び第2のフローティ
ングゲートのうち、少なくとも一方に電子を注入するこ
とにより、情報の書き込みが可能であり、 前記第1及び第2のフローティングゲートそれぞれの上
部に第3及び第4の絶縁膜を介して一体的に形成される
コントロールゲートをさらに備え、前記コントロールゲ
ートは、前記半導体基板の一方主面上の前記第1及び第
2のフローティングゲート間の隙間において、第5の絶
縁膜を介して前記第1及び第2のフローティングゲート
と同程度の高さに形成される、 不揮発性半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62322119A JPH07120720B2 (ja) | 1987-12-17 | 1987-12-17 | 不揮発性半導体記憶装置 |
US07/282,456 US5021999A (en) | 1987-12-17 | 1988-12-09 | Non-volatile semiconductor memory device with facility of storing tri-level data |
DE3842511A DE3842511A1 (de) | 1987-12-17 | 1988-12-16 | Nichtfluechtige halbleiterspeichereinrichtung mit einer einrichtung zum speichern von 3-pegel-daten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62322119A JPH07120720B2 (ja) | 1987-12-17 | 1987-12-17 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01161770A JPH01161770A (ja) | 1989-06-26 |
JPH07120720B2 true JPH07120720B2 (ja) | 1995-12-20 |
Family
ID=18140135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62322119A Expired - Fee Related JPH07120720B2 (ja) | 1987-12-17 | 1987-12-17 | 不揮発性半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5021999A (ja) |
JP (1) | JPH07120720B2 (ja) |
DE (1) | DE3842511A1 (ja) |
Families Citing this family (172)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120514A (ja) * | 1991-01-17 | 1994-04-28 | Texas Instr Inc <Ti> | 不揮発性メモリ・セル構造体とその製造法 |
US6002614A (en) * | 1991-02-08 | 1999-12-14 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
US5218569A (en) * | 1991-02-08 | 1993-06-08 | Banks Gerald J | Electrically alterable non-volatile memory with n-bits per memory cell |
US5491658A (en) * | 1991-02-13 | 1996-02-13 | Texas Instruments Incorporated | Column decoder for virtual ground memory array |
US5166562A (en) * | 1991-05-09 | 1992-11-24 | Synaptics, Incorporated | Writable analog reference voltage storage device |
US5541878A (en) * | 1991-05-09 | 1996-07-30 | Synaptics, Incorporated | Writable analog reference voltage storage device |
JPH05211327A (ja) * | 1991-09-19 | 1993-08-20 | Nec Kyushu Ltd | 記憶素子 |
JPH05211338A (ja) * | 1991-10-09 | 1993-08-20 | Mitsubishi Electric Corp | 不揮発性半導体装置 |
US7071060B1 (en) | 1996-02-28 | 2006-07-04 | Sandisk Corporation | EEPROM with split gate source side infection with sidewall spacers |
US5723888A (en) * | 1993-05-17 | 1998-03-03 | Yu; Shih-Chiang | Non-volatile semiconductor memory device |
JPH06318683A (ja) * | 1993-05-01 | 1994-11-15 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US5432730A (en) * | 1993-12-20 | 1995-07-11 | Waferscale Integration, Inc. | Electrically programmable read only memory array |
JPH0870054A (ja) * | 1994-08-30 | 1996-03-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH0883855A (ja) * | 1994-09-13 | 1996-03-26 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
US5594685A (en) * | 1994-12-16 | 1997-01-14 | National Semiconductor Corporation | Method for programming a single EPROM or flash memory cell to store multiple bits of data that utilizes a punchthrough current |
US5808937A (en) * | 1994-12-16 | 1998-09-15 | National Semiconductor Corporation | Self-convergent method for programming FLASH and EEPROM memory cells that moves the threshold voltage from an erased threshold voltage range to one of a plurality of programmed threshold voltage ranges |
US5550772A (en) * | 1995-02-13 | 1996-08-27 | National Semiconductor Corporation | Memory array utilizing multi-state memory cells |
DE19505293A1 (de) * | 1995-02-16 | 1996-08-22 | Siemens Ag | Mehrwertige Festwertspeicherzelle mit verbessertem Störabstand |
US5477485A (en) * | 1995-02-22 | 1995-12-19 | National Semiconductor Corporation | Method for programming a single EPROM or FLASH memory cell to store multiple levels of data that utilizes a floating substrate |
US5511021A (en) * | 1995-02-22 | 1996-04-23 | National Semiconductor Corporation | Method for programming a single EPROM or flash memory cell to store multiple levels of data that utilizes a forward-biased source-to-substrate junction |
US5491657A (en) * | 1995-02-24 | 1996-02-13 | Advanced Micro Devices, Inc. | Method for bulk (or byte) charging and discharging an array of flash EEPROM memory cells |
US6353554B1 (en) | 1995-02-27 | 2002-03-05 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
US5557567A (en) * | 1995-04-06 | 1996-09-17 | National Semiconductor Corp. | Method for programming an AMG EPROM or flash memory when cells of the array are formed to store multiple bits of data |
US5587949A (en) * | 1995-04-27 | 1996-12-24 | National Semiconductor Corporation | Method for programming an ETOX EPROM or flash memory when cells of the array are formed to store multiple bits of data |
KR100187656B1 (ko) * | 1995-05-16 | 1999-06-01 | 김주용 | 플래쉬 이이피롬 셀의 제조방법 및 그 프로그램 방법 |
JP2937805B2 (ja) * | 1995-05-19 | 1999-08-23 | モトローラ株式会社 | 2層フローティングゲート構造のマルチビット対応セルを有する不揮発性メモリ及びそのプログラム/消去/読出方法 |
US5973956A (en) * | 1995-07-31 | 1999-10-26 | Information Storage Devices, Inc. | Non-volatile electrically alterable semiconductor memory for analog and digital storage |
JP2980012B2 (ja) * | 1995-10-16 | 1999-11-22 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
US5760435A (en) * | 1996-04-22 | 1998-06-02 | Chartered Semiconductor Manufacturing, Ltd. | Use of spacers as floating gates in EEPROM with doubled storage efficiency |
JP2870478B2 (ja) * | 1996-04-25 | 1999-03-17 | 日本電気株式会社 | 不揮発性半導体記憶装置及びその動作方法 |
US5949711A (en) * | 1996-09-26 | 1999-09-07 | Waferscale Integration, Inc. | Dual bit memory cell |
US5847990A (en) * | 1996-12-23 | 1998-12-08 | Lsi Logic Corporation | Ram cell capable of storing 3 logic states |
US5761110A (en) * | 1996-12-23 | 1998-06-02 | Lsi Logic Corporation | Memory cell capable of storing more than two logic states by using programmable resistances |
US5808932A (en) * | 1996-12-23 | 1998-09-15 | Lsi Logic Corporation | Memory system which enables storage and retrieval of more than two states in a memory cell |
US5784328A (en) * | 1996-12-23 | 1998-07-21 | Lsi Logic Corporation | Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array |
US5982659A (en) * | 1996-12-23 | 1999-11-09 | Lsi Logic Corporation | Memory cell capable of storing more than two logic states by using different via resistances |
US5771187A (en) * | 1996-12-23 | 1998-06-23 | Lsi Logic Corporation | Multiple level storage DRAM cell |
US6097059A (en) * | 1996-12-27 | 2000-08-01 | Sanyo Electric Co., Ltd. | Transistor, transistor array, method for manufacturing transistor array, and nonvolatile semiconductor memory |
US5754477A (en) * | 1997-01-29 | 1998-05-19 | Micron Technology, Inc. | Differential flash memory cell and method for programming |
US5740104A (en) * | 1997-01-29 | 1998-04-14 | Micron Technology, Inc. | Multi-state flash memory cell and method for programming single electron differences |
US5852306A (en) * | 1997-01-29 | 1998-12-22 | Micron Technology, Inc. | Flash memory with nanocrystalline silicon film floating gate |
US5801401A (en) * | 1997-01-29 | 1998-09-01 | Micron Technology, Inc. | Flash memory with microcrystalline silicon carbide film floating gate |
US5867425A (en) * | 1997-04-11 | 1999-02-02 | Wong; Ting-Wah | Nonvolatile memory capable of using substrate hot electron injection |
JPH118324A (ja) * | 1997-04-23 | 1999-01-12 | Sanyo Electric Co Ltd | トランジスタ、トランジスタアレイおよび不揮発性半導体メモリ |
JP3070531B2 (ja) * | 1997-06-27 | 2000-07-31 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
DE69734509D1 (de) * | 1997-07-08 | 2005-12-08 | St Microelectronics Srl | Elektrisch programmierbare, nichtflüchtige Halbleiterspeicherzellenmatrix mit ROM-Speicherzellen |
US5963824A (en) * | 1997-07-09 | 1999-10-05 | Advanced Micro Devices, Inc. | Method of making a semiconductor device with adjustable threshold voltage |
IL125604A (en) | 1997-07-30 | 2004-03-28 | Saifun Semiconductors Ltd | Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge |
US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
US5918124A (en) * | 1997-10-06 | 1999-06-29 | Vanguard International Semiconductor Corporation | Fabrication process for a novel multi-storage EEPROM cell |
US5956350A (en) * | 1997-10-27 | 1999-09-21 | Lsi Logic Corporation | Built in self repair for DRAMs using on-chip temperature sensing and heating |
US6232643B1 (en) * | 1997-11-13 | 2001-05-15 | Micron Technology, Inc. | Memory using insulator traps |
US6633496B2 (en) | 1997-12-12 | 2003-10-14 | Saifun Semiconductors Ltd. | Symmetric architecture for memory cells having widely spread metal bit lines |
US6633499B1 (en) | 1997-12-12 | 2003-10-14 | Saifun Semiconductors Ltd. | Method for reducing voltage drops in symmetric array architectures |
US6430077B1 (en) | 1997-12-12 | 2002-08-06 | Saifun Semiconductors Ltd. | Method for regulating read voltage level at the drain of a cell in a symmetric array |
KR100488583B1 (ko) * | 1997-12-31 | 2005-12-08 | 삼성전자주식회사 | 듀얼비트게이트분리형플래쉬메모리소자및그의구동방법 |
US6566707B1 (en) * | 1998-01-08 | 2003-05-20 | Sanyo Electric Co., Ltd. | Transistor, semiconductor memory and method of fabricating the same |
US5909404A (en) * | 1998-03-27 | 1999-06-01 | Lsi Logic Corporation | Refresh sampling built-in self test and repair circuit |
US6243289B1 (en) * | 1998-04-08 | 2001-06-05 | Micron Technology Inc. | Dual floating gate programmable read only memory cell structure and method for its fabrication and operation |
US6030871A (en) * | 1998-05-05 | 2000-02-29 | Saifun Semiconductors Ltd. | Process for producing two bit ROM cell utilizing angled implant |
US6348711B1 (en) | 1998-05-20 | 2002-02-19 | Saifun Semiconductors Ltd. | NROM cell with self-aligned programming and erasure areas |
US6215148B1 (en) | 1998-05-20 | 2001-04-10 | Saifun Semiconductors Ltd. | NROM cell with improved programming, erasing and cycling |
US6178114B1 (en) * | 1999-01-12 | 2001-01-23 | Macronix International Co., Ltd. | Sensing apparatus and method for fetching multi-level cell data |
US6269017B1 (en) | 1999-03-04 | 2001-07-31 | Macronix International Co., Ltd. | Multi level mask ROM with single current path |
DE19930117A1 (de) * | 1999-06-30 | 2000-10-05 | Siemens Ag | Konfiguration einer Speicherzelle |
KR20010004990A (ko) * | 1999-06-30 | 2001-01-15 | 김영환 | 플래쉬 이이피롬 셀 및 그 제조 방법 |
US6103573A (en) * | 1999-06-30 | 2000-08-15 | Sandisk Corporation | Processing techniques for making a dual floating gate EEPROM cell array |
US6151248A (en) | 1999-06-30 | 2000-11-21 | Sandisk Corporation | Dual floating gate EEPROM cell array with steering gates shared by adjacent cells |
US6091633A (en) * | 1999-08-09 | 2000-07-18 | Sandisk Corporation | Memory array architecture utilizing global bit lines shared by multiple cells |
DE19941664A1 (de) * | 1999-09-01 | 2001-04-12 | Infineon Technologies Ag | Floating-Gate-Speicherzelle |
US6429063B1 (en) | 1999-10-26 | 2002-08-06 | Saifun Semiconductors Ltd. | NROM cell with generally decoupled primary and secondary injection |
US6798012B1 (en) * | 1999-12-10 | 2004-09-28 | Yueh Yale Ma | Dual-bit double-polysilicon source-side injection flash EEPROM cell |
US6396741B1 (en) | 2000-05-04 | 2002-05-28 | Saifun Semiconductors Ltd. | Programming of nonvolatile memory cells |
US6928001B2 (en) * | 2000-12-07 | 2005-08-09 | Saifun Semiconductors Ltd. | Programming and erasing methods for a non-volatile memory cell |
US6490204B2 (en) | 2000-05-04 | 2002-12-03 | Saifun Semiconductors Ltd. | Programming and erasing methods for a reference cell of an NROM array |
US6242306B1 (en) | 2000-07-28 | 2001-06-05 | Advanced Micro Devices | Dual bit isolation scheme for flash memory devices having polysilicon floating gates |
US6713809B1 (en) | 2000-08-29 | 2004-03-30 | Advanced Micro Devices, Inc. | Dual bit memory device with isolated polysilicon floating gates |
US6573140B1 (en) | 2000-08-29 | 2003-06-03 | Advanced Micro Devices, Inc. | Process for making a dual bit memory device with isolated polysilicon floating gates |
US6512263B1 (en) | 2000-09-22 | 2003-01-28 | Sandisk Corporation | Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming |
US6614692B2 (en) | 2001-01-18 | 2003-09-02 | Saifun Semiconductors Ltd. | EEPROM array and method for operation thereof |
US6677805B2 (en) * | 2001-04-05 | 2004-01-13 | Saifun Semiconductors Ltd. | Charge pump stage with body effect minimization |
US6584017B2 (en) | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
US6577514B2 (en) | 2001-04-05 | 2003-06-10 | Saifun Semiconductors Ltd. | Charge pump with constant boosted output voltage |
KR100389130B1 (ko) * | 2001-04-25 | 2003-06-25 | 삼성전자주식회사 | 2비트 동작의 2트랜지스터를 구비한 불휘발성 메모리소자 |
US6636440B2 (en) | 2001-04-25 | 2003-10-21 | Saifun Semiconductors Ltd. | Method for operation of an EEPROM array, including refresh thereof |
US6574139B2 (en) * | 2001-06-20 | 2003-06-03 | Fujitsu Limited | Method and device for reading dual bit memory cells using multiple reference cells with two side read |
DE60127125D1 (de) * | 2001-09-28 | 2007-04-19 | St Microelectronics Srl | Verfahren zum Speichern und Lesen von Daten in einem nichtflüchtigen Mehrpegelspeicher mit einer nichtbinären Anzahl von Pegeln und dazugehörige Schaltungsarchitektur |
US6791396B2 (en) * | 2001-10-24 | 2004-09-14 | Saifun Semiconductors Ltd. | Stack element circuit |
US6643181B2 (en) | 2001-10-24 | 2003-11-04 | Saifun Semiconductors Ltd. | Method for erasing a memory cell |
US7098107B2 (en) * | 2001-11-19 | 2006-08-29 | Saifun Semiconductor Ltd. | Protective layer in memory device and method therefor |
US6885585B2 (en) * | 2001-12-20 | 2005-04-26 | Saifun Semiconductors Ltd. | NROM NOR array |
US6583007B1 (en) | 2001-12-20 | 2003-06-24 | Saifun Semiconductors Ltd. | Reducing secondary injection effects |
US6700818B2 (en) | 2002-01-31 | 2004-03-02 | Saifun Semiconductors Ltd. | Method for operating a memory device |
US6914820B1 (en) | 2002-05-06 | 2005-07-05 | Multi Level Memory Technology | Erasing storage nodes in a bi-directional nonvolatile memory cell |
US6747896B2 (en) | 2002-05-06 | 2004-06-08 | Multi Level Memory Technology | Bi-directional floating gate nonvolatile memory |
US7221591B1 (en) * | 2002-05-06 | 2007-05-22 | Samsung Electronics Co., Ltd. | Fabricating bi-directional nonvolatile memory cells |
US6888739B2 (en) | 2002-06-21 | 2005-05-03 | Micron Technology Inc. | Nanocrystal write once read only memory for archival storage |
US6804136B2 (en) | 2002-06-21 | 2004-10-12 | Micron Technology, Inc. | Write once read only memory employing charge trapping in insulators |
US7154140B2 (en) * | 2002-06-21 | 2006-12-26 | Micron Technology, Inc. | Write once read only memory with large work function floating gates |
US7193893B2 (en) | 2002-06-21 | 2007-03-20 | Micron Technology, Inc. | Write once read only memory employing floating gates |
US6996009B2 (en) | 2002-06-21 | 2006-02-07 | Micron Technology, Inc. | NOR flash memory cell with high storage density |
US7847344B2 (en) * | 2002-07-08 | 2010-12-07 | Micron Technology, Inc. | Memory utilizing oxide-nitride nanolaminates |
US7221017B2 (en) | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide-conductor nanolaminates |
US7221586B2 (en) | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide nanolaminates |
US6917544B2 (en) | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
US6724032B2 (en) * | 2002-07-25 | 2004-04-20 | Motorola, Inc. | Multi-bit non-volatile memory cell and method therefor |
US6826107B2 (en) * | 2002-08-01 | 2004-11-30 | Saifun Semiconductors Ltd. | High voltage insertion in flash memory cards |
KR100485502B1 (ko) * | 2002-09-19 | 2005-04-27 | 동부아남반도체 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
US7324393B2 (en) | 2002-09-24 | 2008-01-29 | Sandisk Corporation | Method for compensated sensing in non-volatile memory |
US7046568B2 (en) * | 2002-09-24 | 2006-05-16 | Sandisk Corporation | Memory sensing circuit and method for low voltage operation |
US7327619B2 (en) * | 2002-09-24 | 2008-02-05 | Sandisk Corporation | Reference sense amplifier for non-volatile memory |
US7196931B2 (en) * | 2002-09-24 | 2007-03-27 | Sandisk Corporation | Non-volatile memory and method with reduced source line bias errors |
US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
JP2004247436A (ja) * | 2003-02-12 | 2004-09-02 | Sharp Corp | 半導体記憶装置、表示装置及び携帯電子機器 |
US6706599B1 (en) * | 2003-03-20 | 2004-03-16 | Motorola, Inc. | Multi-bit non-volatile memory device and method therefor |
US6806531B1 (en) * | 2003-04-07 | 2004-10-19 | Silicon Storage Technology, Inc. | Non-volatile floating gate memory cell with floating gates formed in cavities, and array thereof, and method of formation |
US6936883B2 (en) * | 2003-04-07 | 2005-08-30 | Silicon Storage Technology, Inc. | Bi-directional read/program non-volatile floating gate memory cell and array thereof, and method of formation |
US7190018B2 (en) * | 2003-04-07 | 2007-03-13 | Silicon Storage Technology, Inc. | Bi-directional read/program non-volatile floating gate memory cell with independent controllable control gates, and array thereof, and method of formation |
US7183163B2 (en) * | 2003-04-07 | 2007-02-27 | Silicon Storage Technology, Inc. | Method of manufacturing an isolation-less, contact-less array of bi-directional read/program non-volatile floating gate memory cells with independent controllable control gates |
US7307308B2 (en) * | 2003-04-07 | 2007-12-11 | Silicon Storage Technology, Inc. | Buried bit line non-volatile floating gate memory cell with independent controllable control gate in a trench, and array thereof, and method of formation |
US7008846B2 (en) * | 2003-04-23 | 2006-03-07 | Silicon Storage Technology, Inc. | Non-volatile floating gate memory cell with floating gates formed as spacers, and an array thereof, and a method of manufacturing |
US7142464B2 (en) * | 2003-04-29 | 2006-11-28 | Saifun Semiconductors Ltd. | Apparatus and methods for multi-level sensing in a memory array |
US20050012137A1 (en) * | 2003-07-18 | 2005-01-20 | Amitay Levi | Nonvolatile memory cell having floating gate, control gate and separate erase gate, an array of such memory cells, and method of manufacturing |
US6861315B1 (en) * | 2003-08-14 | 2005-03-01 | Silicon Storage Technology, Inc. | Method of manufacturing an array of bi-directional nonvolatile memory cells |
US7123532B2 (en) | 2003-09-16 | 2006-10-17 | Saifun Semiconductors Ltd. | Operating array cells with matched reference cells |
US7242050B2 (en) * | 2003-11-13 | 2007-07-10 | Silicon Storage Technology, Inc. | Stacked gate memory cell with erase to gate, array, and method of manufacturing |
US7072217B2 (en) * | 2004-02-24 | 2006-07-04 | Micron Technology, Inc. | Multi-state memory cell with asymmetric charge trapping |
US20060113585A1 (en) * | 2004-03-16 | 2006-06-01 | Andy Yu | Non-volatile electrically alterable memory cells for storing multiple data |
JP4223427B2 (ja) * | 2004-03-30 | 2009-02-12 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置及びそのデータ書き換え方法 |
US20050259467A1 (en) * | 2004-05-18 | 2005-11-24 | Micron Technology, Inc. | Split gate flash memory cell with ballistic injection |
US7329914B2 (en) | 2004-07-01 | 2008-02-12 | Macronix International Co., Ltd. | Charge trapping memory device with two separated non-conductive charge trapping inserts and method for making the same |
US7317633B2 (en) | 2004-07-06 | 2008-01-08 | Saifun Semiconductors Ltd | Protection of NROM devices from charge damage |
US7095655B2 (en) | 2004-08-12 | 2006-08-22 | Saifun Semiconductors Ltd. | Dynamic matching of signal path and reference path for sensing |
US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
US7535765B2 (en) | 2004-12-09 | 2009-05-19 | Saifun Semiconductors Ltd. | Non-volatile memory device and method for reading cells |
CN1838328A (zh) | 2005-01-19 | 2006-09-27 | 赛芬半导体有限公司 | 擦除存储器阵列上存储单元的方法 |
US8330202B2 (en) * | 2005-02-23 | 2012-12-11 | Micron Technology, Inc. | Germanium-silicon-carbide floating gates in memories |
US8053812B2 (en) * | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
KR100666174B1 (ko) * | 2005-04-27 | 2007-01-09 | 삼성전자주식회사 | 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법 |
US7247907B2 (en) * | 2005-05-20 | 2007-07-24 | Silicon Storage Technology, Inc. | Bidirectional split gate NAND flash memory structure and array, method of programming, erasing and reading thereof, and method of manufacturing |
JP2007027760A (ja) | 2005-07-18 | 2007-02-01 | Saifun Semiconductors Ltd | 高密度不揮発性メモリアレイ及び製造方法 |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
US7221138B2 (en) * | 2005-09-27 | 2007-05-22 | Saifun Semiconductors Ltd | Method and apparatus for measuring charge pump output current |
US20070087503A1 (en) * | 2005-10-17 | 2007-04-19 | Saifun Semiconductors, Ltd. | Improving NROM device characteristics using adjusted gate work function |
JP5015008B2 (ja) * | 2005-12-15 | 2012-08-29 | スパンション エルエルシー | 半導体装置およびその制御方法 |
US7352627B2 (en) | 2006-01-03 | 2008-04-01 | Saifon Semiconductors Ltd. | Method, system, and circuit for operating a non-volatile memory array |
US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
US7709402B2 (en) | 2006-02-16 | 2010-05-04 | Micron Technology, Inc. | Conductive layers for hafnium silicon oxynitride films |
US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
US7638835B2 (en) | 2006-02-28 | 2009-12-29 | Saifun Semiconductors Ltd. | Double density NROM with nitride strips (DDNS) |
US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
JP4659677B2 (ja) * | 2006-05-23 | 2011-03-30 | Okiセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
US7605579B2 (en) | 2006-09-18 | 2009-10-20 | Saifun Semiconductors Ltd. | Measuring and controlling current consumption and output current of charge pumps |
KR100760926B1 (ko) * | 2006-10-11 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 다중 비트셀을 구현하는 비휘발성 반도체 메모리 장치 및그 제조방법 |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
US7782668B2 (en) * | 2007-11-01 | 2010-08-24 | Jonker Llc | Integrated circuit embedded with non-volatile one-time-programmable and multiple-time programmable memory |
US7852672B2 (en) * | 2007-11-14 | 2010-12-14 | Jonker Llc | Integrated circuit embedded with non-volatile programmable memory having variable coupling |
US8580622B2 (en) * | 2007-11-14 | 2013-11-12 | Invensas Corporation | Method of making integrated circuit embedded with non-volatile programmable memory having variable coupling |
US7787295B2 (en) * | 2007-11-14 | 2010-08-31 | Jonker Llc | Integrated circuit embedded with non-volatile multiple-time programmable memory having variable coupling |
US7876615B2 (en) * | 2007-11-14 | 2011-01-25 | Jonker Llc | Method of operating integrated circuit embedded with non-volatile programmable memory having variable coupling related application data |
US8305805B2 (en) * | 2008-11-03 | 2012-11-06 | Invensas Corporation | Common drain non-volatile multiple-time programmable memory |
US8203861B2 (en) * | 2008-12-30 | 2012-06-19 | Invensas Corporation | Non-volatile one-time—programmable and multiple-time programmable memory configuration circuit |
CN101777519B (zh) * | 2010-01-12 | 2013-09-25 | 上海宏力半导体制造有限公司 | 分栅型非易失性存储器及其制造方法 |
US8969928B2 (en) * | 2010-08-31 | 2015-03-03 | Micron Technology, Inc. | Transistors having a control gate and one or more conductive structures |
US8988103B2 (en) | 2010-09-15 | 2015-03-24 | David K. Y. Liu | Capacitively coupled logic gate |
US9305931B2 (en) | 2011-05-10 | 2016-04-05 | Jonker, Llc | Zero cost NVM cell using high voltage devices in analog process |
WO2013128456A1 (en) | 2012-02-28 | 2013-09-06 | Ramot At Tel-Aviv University Ltd. | Molecular sensor based on virtual buried nanowire |
US9390799B2 (en) * | 2012-04-30 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-volatile memory cell devices and methods, having a storage cell with two sidewall bit cells |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4387447A (en) * | 1980-02-04 | 1983-06-07 | Texas Instruments Incorporated | Column and ground select sequence in electrically programmable memory |
DE3334296T1 (de) * | 1982-03-09 | 1984-05-03 | Rca Corp., New York, N.Y. | Schwebe-Gate-Speicher |
US4513397A (en) * | 1982-12-10 | 1985-04-23 | Rca Corporation | Electrically alterable, nonvolatile floating gate memory device |
JPS60150297A (ja) * | 1984-01-13 | 1985-08-07 | Nec Corp | 記憶装置 |
JPS60169172A (ja) * | 1984-02-13 | 1985-09-02 | Toshiba Corp | 絶縁ゲ−ト型電界効果トランジスタ |
US4618876A (en) * | 1984-07-23 | 1986-10-21 | Rca Corporation | Electrically alterable, nonvolatile floating gate memory device |
JPS6266681A (ja) * | 1985-09-19 | 1987-03-26 | Fujitsu Ltd | 半導体メモリセルおよびその製造方法 |
JPS6294987A (ja) * | 1985-10-21 | 1987-05-01 | Nec Corp | Mis電界効果型半導体装置及びその情報の検出方法 |
US4713797A (en) * | 1985-11-25 | 1987-12-15 | Motorola Inc. | Current mirror sense amplifier for a non-volatile memory |
JPS6325967A (ja) * | 1986-07-18 | 1988-02-03 | Hitachi Ltd | 半導体集積回路装置 |
JPS6342099A (ja) * | 1986-08-06 | 1988-02-23 | Fujitsu Ltd | 3値レベルrom |
US4855955A (en) * | 1988-04-08 | 1989-08-08 | Seeq Technology, Inc. | Three transistor high endurance eeprom cell |
-
1987
- 1987-12-17 JP JP62322119A patent/JPH07120720B2/ja not_active Expired - Fee Related
-
1988
- 1988-12-09 US US07/282,456 patent/US5021999A/en not_active Expired - Lifetime
- 1988-12-16 DE DE3842511A patent/DE3842511A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
US5021999A (en) | 1991-06-04 |
DE3842511A1 (de) | 1989-06-29 |
JPH01161770A (ja) | 1989-06-26 |
DE3842511C2 (ja) | 1993-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07120720B2 (ja) | 不揮発性半導体記憶装置 | |
JP3073645B2 (ja) | 不揮発性半導体記憶装置およびその動作方法 | |
US6377490B1 (en) | Nonvolatile semiconductor memory device and method for driving the same | |
US4630086A (en) | Nonvolatile MNOS memory | |
EP1575055B1 (en) | Cmis semiconductor nonvolatile storage circuit | |
US6504755B1 (en) | Semiconductor memory device | |
JP2010021572A (ja) | ツインmonosメモリアレイ構造 | |
JPS62276878A (ja) | 半導体記憶装置 | |
JPS649741B2 (ja) | ||
KR20000029664A (ko) | 메모리셀장치의작동방법 | |
JP2005184029A (ja) | 不揮発性記憶素子及び半導体集積回路装置 | |
JP2830447B2 (ja) | 半導体不揮発性記憶装置 | |
JPS63252481A (ja) | 不揮発性半導体メモリ | |
JP2008118040A (ja) | 不揮発性半導体記憶装置及びその製造方法とこれを用いた情報の書き込み方法 | |
JPH07120721B2 (ja) | 不揮発性半導体記憶装置 | |
KR20000035785A (ko) | 비휘발성 메모리 셀 | |
JPH09260611A (ja) | 電子デバイス | |
JPH0577189B2 (ja) | ||
US20070007576A1 (en) | Multi-bit storageable non-volatile memory device | |
US6480414B1 (en) | Multi-level memory cell | |
JP2569895B2 (ja) | 不揮発性半導体記憶装置及びその消去及び書き込み方法 | |
KR960011187B1 (ko) | 불휘발성 반도체메모리 | |
KR960010959B1 (ko) | 불휘발성 반도체 기억장치 | |
JP3172347B2 (ja) | 不揮発性半導体記憶装置の情報書込み方法 | |
KR100515379B1 (ko) | 비휘발성 메모리 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |