JP2007027760A - 高密度不揮発性メモリアレイ及び製造方法 - Google Patents

高密度不揮発性メモリアレイ及び製造方法 Download PDF

Info

Publication number
JP2007027760A
JP2007027760A JP2006196208A JP2006196208A JP2007027760A JP 2007027760 A JP2007027760 A JP 2007027760A JP 2006196208 A JP2006196208 A JP 2006196208A JP 2006196208 A JP2006196208 A JP 2006196208A JP 2007027760 A JP2007027760 A JP 2007027760A
Authority
JP
Japan
Prior art keywords
word line
sub
rows
array
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006196208A
Other languages
English (en)
Inventor
Boaz Eitan
ボアズ・エイタン
Ilan Bloom
イラン・ブルーム
Rustom Irani
ラストム・イラニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion Israel Ltd
Original Assignee
Spansion Israel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion Israel Ltd filed Critical Spansion Israel Ltd
Publication of JP2007027760A publication Critical patent/JP2007027760A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】メモリアレイの密度を高めることのできる不揮発性メモリアレイ及びその製造方法を提供する。
【解決手段】 不揮発性メモリアレイは、サブＦ（サブ最小特徴サイズＦ）幅だけ離間して配置されたワード線と、該ワード線にほぼ垂直なビット線とを有する。少なくとも最小特徴サイズＦの幅を有するマスク生成素子から、スペーサー技術を用いてサブＦワード線を生成する段階を含む不揮発性メモリアレイのワード線パターン形成のための方法を含む。
【選択図】なし

Description

関連出願の相互参照
本出願は、２００５年７月１８日申請の米国暫定特許出願第６０／６９９，８５７号、２００５年１１月２５日申請の米国暫定特許出願第６０／７３９，４２６号、及び２００６年５月１５日申請の米国暫定特許出願第６０／８００，０２２号からの恩恵を請求し、これらの全ては引用により全体が本明細書に組み込まれる。
本発明は、一般に不揮発性メモリセルに関し、詳細にはその製造方法に関する。
デュアルビットメモリセルは当該技術分野で公知である。このようなメモリセルの１つは、ここで参照される図１に示されるＮＲＯＭ（窒化物読出し専用メモリ）セル１０であり、ポリシリコンワード線１８とチャンネル２０との間に挟まれた酸化物−窒化物−酸化物（ＯＮＯ）スタックなどの窒化物ベース層１６に２つのビット１２及び１４を記憶する。チャンネル２０は、ビット線２２が注入された後で成長した熱成長酸化物層２６によってワード線１８から隔てられた各側部にある埋め込みビット線拡散部２２によって定められる。酸化物成長中、ビット線２２は、注入エリアから拡大するように横方向に拡散することができる。
ＮＲＯＭセルは、例えば本発明の同一の譲受人に譲受された米国特許第６，６４９，９７２号など多くの特許で説明されており、本特許の開示事項は本明細書に組み込まれる。適用可能な場合、ＮＲＯＭを包含する説明は、具体的にはＳＯＮＯＳ（シリコン−酸化物−窒化物−酸化物−シリコン）、ＭＮＯＳ（金属−窒化物−酸化物−シリコン）、ＭＯＮＯＳ（金属−酸化物−窒化物−酸化物−シリコン）及びＮＶＭデバイス用に使用される同様のものを含む関連する酸化物−窒化物技術を含めるものとされる。ＮＲＯＭ及び関係する技術の詳細な説明は、ｈｔｔｐ：／／ｓｉｌｉｃｏｎｎｅｘｕｓ．ｃｏｍ及びこれを介して表示されるＳａｉｆｕｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ａｎｄ ｍａｔｅｒｉａｌｓによって公開された「不揮発性メモリ技術」２００５年で見ることができ、「小型ＳＯＮＯＳ不揮発性メモリデバイスにおける設計検討」は、
ｈｔｔｐ：／／ｋｌａｂｓ．ｏｒｇ／ｒｉｃｈｃｏｎｔｅｎｔ／ＭｅｍｏｒｙＣｏｎｔｅｎｔ／ｎｖｍｔ＿ｓｙｍｐ／ｎｖｍｔｓ＿２０００／ｐｒｅｓｅｎｔａｔｉｏｎｓ／ｂｕ＿ｗｈｉｔｅ＿ｓｏｎｏｓ＿ｌｅｈｉｇｈ＿ｕｎｉｖ．ｐｄｆで見ることができ、「宇宙及び軍用応用のＳＯＮＯＳ不揮発性半導体メモリ」は、
ｈｔｔｐ：／／ｋｌａｂｓ．ｏｒｇ／ｒｉｃｈｃｏｎｔｅｎｔ／ＭｅｍｏｒｙＣｏｎｔｅｎｔ／ｎｖｍｔ＿ｓｙｍｐ／ｎｖｍｔｓ＿２０００／ｐａｐｅｒｓ／ａｄａｍｓ＿ｄ．ｐｄｆで見ることができ、「フィリップス研究−技術−埋め込み不揮発性メモリ」は、ｈｔｔｐ：ｒｅｓｅａｒｃｈ．ｐｈｉｌｉｐｓ．ｃｏｍ／ｔｅｃｈｎｏｌｏｇｉｅｓ／ｉｃｓ／ｎｖｍｅｍｏｒｉｅｓ／ｉｎｄｅｘ．ｈｔｍｌで見ることができ、「半導体メモリ：不揮発性メモリ（ＮＶＭ）」は、ｈｔｔｐ：／／ｅｃｅ．ｎｕｓ．ｅｄｕ．ｓｇ／ｓｔｆｐａｇｅ／ｅｌｅｚｈｕｃｘ／ｍｙｗｅｂ／ＮＶＭ．ｐｄｆで見ることができ、これらの全てはこれらの全体が引用により本明細書に組み込まれる。
ここで簡単に参照する図２に示されるように、ＮＲＯＭ技術は、ワード線１８とビット線２２の高密度十字交差を備えた仮想接地アレイアーキテクチャを用いる。ワード線１８及びビット線２２は、４Ｆ２サイズのセルを最適に考慮することができ、ここでＦは、アレイが構築される技術におけるチップの素子の最小特徴サイズを示す。例えば、６５ｎｍ技術の特徴サイズは、Ｆ＝６５ｎｍである。
ＮＲＯＭセルでは、セルの最小長さは２Ｆであり、ビット線２２の最小長さ（１Ｆ）とビット線２２間のスペーシング２３の最小長さ（１Ｆ）とを加えた長さである。セルの最小幅も２Ｆであり、ワード線１８の最小幅（１Ｆ）にワード線１８間のスペーシング１９の最小幅（１Ｆ）を加えたものである。従って、セルの理論上の最小面積は４Ｆ２である。
１Ｆより小さいビット線２２を生成することが可能であるが、この場合、ビット線２２及び関連するスペーシング２３の全長が少なくとも２Ｆになるように、対応する分量だけ関連するスペーシング２３の長さを増大させる必要がある点に留意されたい。同様に、１Ｆより小さいワード線１８を生成することが可能であるが、この場合、ワード線１８及び関連するスペーシング１９の全幅が少なくとも２Ｆになるように、対応する分量だけ関連するスペーシング１９の幅を増大させる必要がある。
残念ながら、１７０ｎｍよりも小さな最先端のプロセス（ここでＦ＝０．１７μｍ）を用いるほとんどのＮＲＯＭ技術は、約１．６Ｆのビット線スペーシングを必要とするビット線の側面拡散により５−６Ｆ２の大きなセルを利用する。
ＮＲＯＭセル用のデュアルポリシリコンプロセス（ＤＰＰ）が存在し、ここでは第１ポリシリコン層は、間にビット線２２が注入される列に堆積されエッチングされる。ワード線１８は次に、第２ポリシリコン層として堆積され、第１ポリシリコン層の列をビット線２２間のアイランドに切断する。第２ポリシリコン層を生成する前に、ビット線酸化物は、前と同様に成長するのではなく第１ポリシリコン列の間に堆積される。この結果、ビット線酸化物がポリシリコン列の特徴サイズ内に留まる。幾つかのＤＰＰプロセスでは、スペーサーが、ビット線のためのスペースを低減する第１ポリシリコン列の側面上に生成される。これにより、ビット線を１Ｆより薄くすることができる。例えば、ビット線２２は、０．７Ｆとすることができ、これらの間の列は１．６Ｆとすることができる。これは、２．３Ｆの幅及び結果として得られる４．６Ｆ２のセル面積をもたらし、従来のプロセスよりも理論上の最小値である４Ｆ２に近いが、依然としてそこまでではない。同じスペースにより多くの特徴を入れようとする産業界における絶え間ない取り組みが存在するので、理論上の最小値に近付けることは重要なことである。
２００５年７月１８日申請の米国暫定特許出願第６０／６９９，８５７号公報 ２００５年１１月２５日申請の米国暫定特許出願第６０／７３９，４２６号公報 ２００６年５月１５日申請の米国暫定特許出願第６０／８００，０２２号公報 米国特許第６，６４９，９７２号公報 ２００５年１０月１１日申請の米国特許出願１１／２４７，７３３号公報 ２００６年１月２０日申請の米国特許出願１１／３３６，０９３号公報 ２００６年５月２４日申請の米国特許出願１１／４４０，６２４号公報 Ｓａｉｆｕｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ａｎｄ ｍａｔｅｒｉａｌｓによって公開された「不揮発性メモリ技術」２００５年（ｈｔｔｐ：／／ｓｉｌｉｃｏｎｎｅｘｕｓ．ｃｏｍ） 「小型ＳＯＮＯＳ不揮発性メモリデバイスにおける設計検討」（ｈｔｔｐ：／／ｋｌａｂｓ．ｏｒｇ／ｒｉｃｈｃｏｎｔｅｎｔ／ＭｅｍｏｒｙＣｏｎｔｅｎｔ／ｎｖｍｔ＿ｓｙｍｐ／ｎｖｍｔｓ＿２０００／ｐｒｅｓｅｎｔａｔｉｏｎｓ／ｂｕ＿ｗｈｉｔｅ＿ｓｏｎｏｓ＿ｌｅｈｉｇｈ＿ｕｎｉｖ．ｐｄｆ） 「宇宙及び軍用応用のＳＯＮＯＳ不揮発性半導体メモリ」（ｈｔｔｐ：／／ｋｌａｂｓ．ｏｒｇ／ｒｉｃｈｃｏｎｔｅｎｔ／ＭｅｍｏｒｙＣｏｎｔｅｎｔ／ｎｖｍｔ＿ｓｙｍｐ／ｎｖｍｔｓ＿２０００／ｐａｐｅｒｓ／ａｄａｍｓ＿ｄ．ｐｄｆ） 「フィリップス研究−技術−埋め込み不揮発性メモリ」（ｈｔｔｐ：／／ｅｃｅ．ｎｕｓ．ｅｄｕ．ｓｇ／ｓｔｆｐａｇｅ／ｅｌｅｚｈｕｃｘ／ｍｙｗｅｂ／ＮＶＭ．ｐｄｆ）
本発明の目的は、少なくともメモリアレイの密度を高めることである。
従って、本発明の好ましい実施形態により、サブＦ（サブ最小特徴サイズＦ）幅だけ離間して配置されたワード線と該ワード線にほぼ垂直なビット線とを備えた不揮発性メモリアレイが提供される。
更に本発明の好ましい実施形態によれば、ワード線はサブＦ幅である。
更に本発明の好ましい実施形態によれば、アレイはＮＲＯＭ（窒化物読出し専用メモリ）アレイである。
更に本発明の好ましい実施形態によれば、サブＦスペーシングは誘電体で充填される。
更に、本発明の好ましい実施形態によれば、サブＦワード線幅は少なくとも０．５Ｆであり、サブＦスペーシングは０．５Ｆより小さい。
更に、本発明の好ましい実施形態によれば、誘電体は酸化物−窒化物−酸化物である。
更に、本発明の別の好ましい実施形態によれば、サブＦワード線幅は少なくとも０．１Ｆであり、サブＦスペーシングは少なくとも０．７Ｆである。
更に、本発明の好ましい実施形態によれば、ワード線は、ポリシリコンスペーサーから形成される。
更に、本発明の好ましい実施形態によれば、少なくとも最小特徴サイズＦの幅を有するマスク生成素子からサブＦワード線を生成する段階を含む不揮発性メモリアレイのワード線をパターン形成するための方法が提供される。
更に、本発明の好ましい実施形態によれば、生成段階は、マスク生成素子から第１の行のセットを生成する段階、次いで第１の行のセットから第１の行のセット間に交互配置される第２の行のセットを生成する段階を含む。
更にまた、本発明の好ましい実施形態によれば、本方法はまた、行にほぼ垂直で且つ第１及び第２の行のセットに自己整合したポリシリコン列をエッチングしてワード線ゲートを生成する段階と、絶縁材料で行とワード線ゲートとの間のスペースを充填する段階とを含む。
更に、本発明の好ましい実施形態によれば、第１及び第２の生成段階は、サブＦ幅行を生成する。
更に、本発明の好ましい実施形態によれば、行はポリシリコン又は金属から形成される。
本発明の好ましい実施形態によれば、不揮発性メモリアレイのワード線パターン形成のための方法が提供される。この方法は、ポリシリコン列にアレイのアクティブエリアを覆わせる段階と、少なくとも最小特徴サイズＦの幅の行を有するマスクから第１の行のセットのために行間にサブＦ開口部を有する拡張マスクを生成する段階と、ポリシリコンでサブＦ開口部を充填してポリシリコン列の上の第１の行のセットを生成する段階と、拡張マスクを除去する段階と、第１の行のセットに拡張部分を付加して行間に第２のサブＦ開口部のセットを生成する段階と、ポリシリコンで第２のサブＦ開口のセットを充填して第２の行のセットを生成する段階と、第１及び第２の行のセットをキャップする段階と、拡張部分を除去する段階と、マスクとしてキャップされた行を使用してポリシリコン列をエッチングしワード線ゲートを生成する段階と、絶縁材料で行とワード線ゲートとの間のスペースを充填する段階とを含む。
更に、本発明の好ましい実施形態によれば、行は、タングステン又はコバルトとすることができる金属から形成される。
本発明の好ましい実施形態によれば、１つのメモリセルにつき１つの複数のポリシリコンゲート、ゲートの行を各々が接続する金属ワード線と、ワード線にほぼ垂直のビット線とを含む不揮発性メモリアレイが提供される。
更に、本発明の好ましい実施形態によれば、ゲートは、ワード線及びビット線に自己整合される。
更に、本発明の好ましい実施形態によれば、金属ワード線は、デュアルダマシンプロセスによって形成される。
本発明に関する主題は、本明細書に添付する請求項で特に明らかにされ、明確に請求される。しかしながら本発明は、動作の構成及び方法の両方、並びにその目的、特徴、及び利点は、添付図面と共に以下の詳細な説明を参照することによって最も良く理解することができる。
説明を簡単且つ明確にするために、図に示される要素は必ずしも縮尺通りに描かれていない点を理解されたい。例えば、要素の一部の寸法は、明確にするために他の要素に対して誇張されている場合がある。更に、適切とみなされる場合には、参照符号は、対応する要素又は類似の要素を示すのに複数の図面にわたり繰り返し用いる場合がある。
以下の詳細な説明では、本発明の完全な理解を可能とするために多数の特定の詳細が示されている。しかしながら、本発明はこれらの特定の詳細がなくとも実施可能であることは当業者には理解されるであろう。場合によっては、公知の方法、手順、及び構成要素は、本発明を曖昧にしないために詳細には説明していない。
本発明は、所与の面積当たりのビット数を従来技術よりも増大させることができる。一般に、セルの密度を増大させると、所与の面積のビット数が増大する。密度を高めるための１つの方法は、セルの長さを短縮することである。密度を高めるための別の方法は、ワード線間のスペースを利用してより多くのワード線を挿入することである。理想的な状況では、セルサイズは、２Ｆの開口に２ワード線を有することで半分に縮小することができる（結果として１Ｆピッチで１ワード線を生じる）。このような「倍密度」アレイは、２倍の量のデータを記憶することができる。
出願人らは、このような倍密度アレイが従来技術の４Ｆ２最小サイズよりも有意に小さなセルを生成することを理解した。更にこれは、従来技術の２Ｆ最小数より小さい値までワード線間のピッチを小さくする。
出願人らは、このような倍密度アレイを生成するための１つより多くの方法があることを明確に理解した。従って本出願は、このような生成のための１つより多い好ましい実施形態を含むことができる。
図３−図１０Ｄに示されるこのような好ましい第１の実施形態では、自己整合プロセスを用いて、標準的なリソグラフィプロセスによって生成された最初のマスクからサブ１Ｆワード線を生成することができる。ワード線スペーシングはまた、サブ１Ｆとすることができ、誘電体で充填することができる。
図１１Ａ−図２６Ｂに関して検討される別の好ましい実施形態では、サブ１Ｆワード線は、スペーサー技術を使用して生成することができる。
自己整合の実施形態
ここで、本発明の第１の好ましい実施形態に従って構成及び動作する新規の高密度アレイ３０を示す図３を参照する。アレイ３０は、サブ最小特徴サイズ「サブＦ」、ワード線３２、及びワード線スペーシング３４に提供することによってメモリセルの最小サイズを低減することができる（その結果、１Ｆより小さいワード線幅と１Ｆより小さいスペーシングが得られる）。例えば図３では、ワード線スペーシング３４は、例示的に０．３Ｆとして示されている。ワード線スペーシング３４を非常に狭くすることができるので、これらはＯＮＯ、窒化物又は酸化物などの誘電体で充填することができる。
ワード線３２はまた、薄く（サブＦ幅）することができる。図３では、ワード線３２の幅は０．７Ｆとして示されている。図３のワード線３２及びスペーシング３４の幅は例示的なものであって、他のサブＦ幅も可能であり、本発明に含まれる点を理解されたい。例えば、１Ｆピッチ（ワード線幅並びにスペーシングを含む）では、スペーシング３４は０．４Ｆ幅とすることができ、ワード線３２は０．６Ｆ幅とすることができる。１．２Ｆピッチでは、スペーシング３４は０．４Ｆとすることができ、ワード線３２は０．８Ｆとすることができる。或いは、スペーシング３４は０．３Ｆ幅とすることができ、ワード線３２は０．９Ｆ幅とすることができる。上記の実施例の全てにおいて、ワード線スペーシングが大幅に低減され、ワード線幅が少し低減されている点を理解されたい。
本発明では、ワード線３２及びスペーシング３４の幅は同じであることは必要ではない点を理解されたい。図３では、ワード線３２は、ワード線スペーシング３４よりも幅が広い。しかしながら、ワード線３２のピッチは１Ｆとすることができ、ワード線間の最小スペーシングは、ワード線３２間の誘電体が破壊されるポイントまで電気的に制限することができる。
例えば、酸化物絶縁破壊は、約１０ｎｍの誘電体厚みで生じる可能性のある、プログラミング又は消去中のワード線間の１０Ｖ電圧降下で９−１１ＭＶ／cmである。従って、このタイプの誘電体では、ワード線スペーシング３４用の最小幅は、１０ｎｍとすることができる。信頼性及び品質の目的のために、このような最小ワード線スペーシングは、１５ｎｍまで増やすことができる。
デュアルポリシリコンプロセス（ＤＰＰ）タイプのメモリセル用に可能であり図３に示されるようなビット線２２間の２．６Ｆのピッチを想定すると、図３の実施例のセルサイズは、２．６Ｆ×１Ｆ＝２．６Ｆ２とすることができ、従来技術よりもかなり小さいサイズになる。本発明の最小セルサイズは２Ｆ×１Ｆ＝２Ｆ２である点を理解されたい。
本発明はまた、非ＤＰＰタイプメモリセル、及び非ＮＲＯＭタイプメモリセル用にも実装することができる点を理解されたい。更に、メモリセルは、セルの基本物理特性及び動作モードを変えることなく２ビット又は４ビットを記憶することができる。
本発明の好ましい実施形態に従い、且つ以下に示されるように、最小特徴サイズＦ又はそれよりも大きな素子からサブＦ素子を生成することができる。以下に説明されるように、本発明は、このような小さな外形を生成するために一般的なリソグラフィ概念を利用する。
ここで、プロセスを示す図４Ａ及び４Ｂ、更に図４Ａ及び４Ｂのプロセス内の種々のステップを示す図５Ａ及び図５Ｂ並びに図６Ａ−６Ｍを参照する。
本プロセスは、ステップ１００で、ワード線パターン形成前のプロセスステップから始まる。プロセスステップは、ステップのいずれかの好適なセットとすることができ、図７でその例示的なセットが以下に説明される。他の好適なＤＰＰタイププロセスステップは、本発明の同一の譲受人に譲受された以下の出願、すなわち、２００５年１０月１１日申請の米国特許出願１１／２４７，７３３号、２００６年１月２０日申請の米国特許出願１１／３３６，０９３号、及び２００６年５月２４日申請の米国特許出願１１／４４０，６２４号で見ることができ、これらの出願は、引用により本明細書に組み込まれる。
メモリアレイの例示的な断面図が図５Ａに示されている。ビット線５０及びポケット注入５１の列は、基板４２に注入することができる。上記のビット線５０は、方形のビット線酸化物５２とすることができる。チャンネル５３は、ビット線５０間に形成でき、ＯＮＯ素子５５の列は、チャンネル５３上のビット線酸化物５２間に形成することができる。第１ポリシリコン層のポリシリコンの列５４は、ＯＮＯ素子５５の上に形成することができ、以下に説明されるワード線パターン形成中にＯＮＯ素子５５を保護できる。列５４は、ポリシリコンで形成することができ、或いは、酸化物又は窒化物スペーサー（又はこれらの組み合わせ）を両側に備えたポリシリコンで形成することができる。
本発明の好ましい実施形態によれば、メモリアレイは、ワード線パターン形成を開始する前に平坦化することができる（ステップ１０１）。例示的な平坦化オペレーションは、化学−機械研磨（ＣＭＰ）とすることができる。従って、ポリシリコンの列５４とビット線酸化物の列５２は、共にワード線パターン形成のための平坦面を提供することができる。１つの実施形態では、ポリシリコン列５４は、６０ｎｍまで堆積させることができ、５５ｎｍ以下まで平坦化することができるが、他の実施形態では、ポリシリコン列は、３０−１００ｎｍの初期厚みを有することができる。
ポリシリコン列５４がＯＮＯ素子５５を保護した状態で、ワード線パターン形成を始めることができる。本発明の好ましい実施形態によれば、ワード線は、最初にポリシリコン列５４に垂直な行として生成することができ、該行は、２つの交互配置されたタイプに分けることができる。説明を容易にするために、本明細書では行は、「偶数」行と「奇数」行と呼ぶことにする。本説明は、最初に偶数行の生成を示すようにするが、最初に奇数行を生成することも容易に可能である点を理解されたい。行の両方のセットが生成されると、これからワード線を生成することができる。行の２つのセットは同時には生成されないので、これらはわずかに異なる幅を有する可能性がある点を理解されたい。
偶数行を生成するために、窒化物ハードマスクのような第１マスクをアレイ上に堆積させることができ（ステップ１０２）、更に行６０にパターン付けすることができる。図５Ｂは、第１マスクのポリシリコン列５４と行６０を示すアレイの平面図である。図示のように、ポリシリコン列５４は幅が１．６Ｆで１Ｆの間隔だけ分離されており、行６０は１Ｆ又はそれより大きなマスク幅Ｗとすることができ、１Ｆ又はそれより大きいスペーシングＤでその隣接と隔てられて開口部６１を定めることができる。以下に説明される実施例では、６３ｎｍ技術において、マスク幅Ｗは７５ｎｍ（６３ｎｍの最小特徴サイズより大きい）であり、スペーシングＤは７５ｎｍである。或いは、マスク幅Ｗは１００ｎｍとすることができ、スペーシングＤも１００ｎｍとすることができる。別の実施形態では、マスク幅Ｗは６３ｎｍとすることができ、スペーシングＤは６３ｎｍとすることができる。一般に、マスク幅Ｗ及びスペーシングＤは同じであるが、これは必須ではない。
図６Ａは、図５Ｂの１つのポリシリコン列５４に沿った断面図である。すなわち本図面は、基板４２の上部にあるＯＮＯ層５５の上のポリシリコン列５４を示している。更に、本図面はポリシリコン５４の上の偶数マスク行６０を断面で示している。
ステップ１０４で、拡張マスク構造は、行６０のマスク幅Ｗを拡張することによって生成することができる。例えば図６Ｂに示されるように、幅Ｌのライナー６２が最初に行６０の上に堆積され、次いで図６Ｃで示されるようにこれをエッチバックして、スペーサー６２’を生成することができる。第１マスクが窒化物である場合、ライナー６２（及び次のスペーサー６２’）も窒化物とすることができる。スペーサーエッチングングは、垂直側面でスペーサー６２’を形成するようにすることができ、平坦化ステップは、スペーサーを平坦にするために後で行うようにすることができる。図６Ｄは、スペーサーを急勾配の長方形で示している。
スペーサー６２’は、開口部６１のサイズ（ここでは６１’で表記されている）をライナー６２の幅Ｌの２倍にまで縮小する。従って、縮小された開口部６１’は、サブＦ幅Ｄ’＝Ｄ−２Ｌとすることができる。同様に、スペーサー６２’は、行６０のマスク幅ＷをＷ’＝Ｗ＋２Ｌまで増大させることができる。
７５／７５マスク幅では、ライナー６２は、幅Ｌ＝１２．５ｎｍとすることができ、これはスペーシングＤ’＝５０ｎｍ及び１００ｎｍの拡張マスク幅Ｗ’のサブＦ開口部６１’を生成する。サブＦ開口部６１’は、マスク幅行６０より小さく更に６３ｎｍの最小特徴サイズＦよりも小さいことを理解されたい。
ステップ１０６で、ポリシリコン６４をアレイ上に堆積させ、偶数行を生成することができる。ポリシリコンはアレイを覆い、サブＦ開口部６１’を充填することができる。結果として得られるアレイは、ＣＭＰプロセスなどによって平坦化し、スペーサー６２’間以外のあらゆる場所からポリシリコン６４を除去することができる。ＣＭＰプロセスは、同様にスペーサー６２’を平坦にするために続けることができる。ＣＭＰプロセスは、更に周辺部からポリシリコン６４を除去することができる。
結果として得られるポリシリコン行６４は幅Ｄ’であり、これはサブＦ幅であることを理解されたい。図５の６３ｎｍ技術では、ポリシリコン行６４は、サブＦ５０ｎｍ幅である。
偶数行が終了すると、プロセスは、続いて奇数行を行うことができる。最初に、第１マスクを除去することができる（ステップ１０８）。実施例では、行６０とスペーサー６２’の両方は窒化物であり、従って窒化物湿性エッチングで共に除去し、幅Ｗ’＝Ｗ＋２Ｌの拡張開口部７０（図６Ｅに示されている）を残すことができる。本実施例では、開口部７０は１００ｎｍとすることができる。第１マスクが窒化物以外の材料からなる場合、適切なエッチャントで除去することができる。窒化物（又は他の材料）ハードマスクは、このステップの間に周辺部から除去される。
奇数行の開口部は、この場合は既存の偶数ポリシリコン行６４から別の拡張構造を生成することによって得ることができる（ステップ１１０）。図６Ｆに示されるように、７２で表記された別のライナーをアレイ上に堆積させることができ、スペーサー７２’（図６Ｇ）にエッチバックすることができる。スペーサー７２’は、同様に窒化物又は別の材料とすることができる。このマスクでは、スペーサーは、拡張幅Ｗ’から幅Ｗ’’が偶数ポリシリコン行６０の幅Ｄ’にほぼ等しくなることができるサブＦ開口部７０’まで拡張開口部７０を縮小するのに十分な幅Ｍとすることができる。通常、Ｗ’’＝Ｗ’−２Ｍである。更に、第２スペーサー幅Ｍは通常、第１スペーサー幅Ｌの２倍とすることができる。本実施例では、ライナー７２の幅Ｍは２５ｎｍとすることができる。垂直壁スペーサーが望ましい場合、多重堆積及びエッチングプロセスにより生成することができる。
ステップ１１２で、ポリシリコン７４をアレイ上に堆積させ、奇数行を生成することができる。図６Ｈに示されるように、ポリシリコン７４は、アレイを覆いサブＦの開口部７０’を充填することができ、結果として、ポリシリコンの交互する行、すなわち奇数行７４と交互にされる偶数行６４が得られる。周辺部では、ポリシリコン層７４は、ポリシリコン層５４の最上部にあり、周辺部トランジスタのポリシリコンゲートを形成する。結果として得られたアレイは、ＣＭＰプロセスなどによって平坦化することができ、スペーサー７２’間以外のアレイ内のあらゆる場所からポリシリコン７４を除去することができる。ＣＭＰプロセスは、同様にスペーサー７２’の一部を消費し平らにすることができる。
この時点で行は全て（偶数及び奇数の両方）生成されるが、ワード線は完全には生成されていないことを理解されたい。ステップ１１４で、行は、自己整合酸化物キャップ７６（図６Ｈ）又は他の何らかの耐エッチング材料でキャップすることができる。酸化物キャップが使用される場合、ステップ１１４は、例えば７５０℃で湿式酸化の２０ｎｍである酸化ステップとすることができ、ポリシリコン行６４及び７４の両方、並びに周辺部を覆うポリシリコンを酸化することができる。或いは、ポリシリコン行６４及び７４は、金属化キャップ（金属化ステップによって生成されるもの）を有することができる。例えば、自己整合タングステン堆積プロセスを使用し、或いはポリシリコンのシリサイド化を行い、エッチングに対するより耐性のあるものにすることができる。この場合も同様に、ポリシリコン行６４及び７４と周辺部のポリシリコンだけが金属化されることになる。図６Ｈに示すように、キャップ７６は、ポリシリコンの一部と組み合わせることができ、これによって行６４及び７４の高さが低減される。
キャップ７６を用いてワード線を定めることができる。最初に、サブＦマスク（スペーサー７２’）を行６４と７４の間から除去し、行６４と７４の間のサブＦ開口部７８（図６Ｉ）を残すことができる（ステップ１１６）。窒化物スペーサーでは、除去プロセスは窒化物湿式除去オペレーションとすることができる。
次に、ポリシリコン列５４は、ハードマスクとしてポリシリコン行６４及び７４の各々の上のキャップ７６を使用してＯＮＯ層５５までエッチングすることができる（ステップ１１８）。図６Ｊは、各々に５４’がマーク付けされた複数のアイランドにエッチングされた前出の図面の１つのポリシリコン列５４を示している。
図６Ｊの拡大透視図である図６Ｋは、ポリシリコンエッチングの結果をより明確に示している。最も下にある層は基板４２であり、３つのＯＮＯ列５５と基板４２に注入された自己整合ビット線５０（ポケット注入５１を有する）で覆われている。図６Ｋの第２層は、３つのポリシリコン列５４として使用されるものとインターレースされた３つのビット線酸化物列５２を示しているが、セルのゲートを形成することができる複数のポリシリコンアイランド５４’にエッチングされている。図６Ｋの第４の層は、交互するワード線行６４及び７４を示しており、最上層は、キャップ７６の行を示している。
このポリシリコンエッチングステップは自己整合され、結果として得られたワード線（図６Ｌで８０で表記されている）が行６４及び７４によって定められるスペーシングを確実に維持していることを理解されたい。各ワード線８０は、第１ポリシリコンのゲート５４’を接続する１つの行６４又は７４から形成することができることを更に理解されたい。最後に、図６Ｋに示すように、ポリシリコンエッチングがビット線酸化物列５２を完全な状態のまま残していることを理解されたい。
図６Ｌを参照すると、ワード線８０は、サブＦ幅Ｗｓｌを有することができ、サブＦスペーシングＤｓｌだけ分離することができ、ここでＤｓｌ＝Ｍ、及びＷｓｌ＝Ｗ’’＝Ｄ’’である。本実施例では、サブＦ幅Ｗｓｌは５０ｎｍであり、サブＦスペーシングＤｓｌは２５ｎｍである。更に、ワード線８０は、ポリシリコンゲート５４’とポリシリコン行６４及び７４の組み合わされた高さを有することができる。例えば、ワード線は８５ｎｍの厚みとすることができる。
ワード線８０が定められると、その間の開口部７８（図６Ｉ）は、絶縁体で充填することができる（ステップ１２０）。１つの絶縁体は、酸化物からなるものとすることができ、アレイ上に酸化物を堆積させることによって生成することができる。図６Ｌに示される別のものは、ＯＮＯ誘電体とすることができ、６ｎｍ程度の酸化物ライナー８２を最初に堆積させ、次いで残りの開口部に１３ｎｍの窒化物ライナー８４を堆積させることによって生成することができる。ＯＮＯ充填材は、酸化物より低い欠陥密度を有することができる。更に、ＯＮＯ充填材の酸化物部分に欠陥がある場合、窒化物は、近傍のワード線間の漏れ電流をかなり低減させる働きをすることができる。
最後に、ワード線パターン形成は、ライナー８４及び８２の表面層並びにキャップ７６を除去することができるＣＭＰステップのような研磨ステップ（ステップ１２２）で終了することができる。これはまた、ポリシリコンワード線８０の一部を除去することができる。例えば、本実施例のワード線８０の厚さは、８０ｎｍまで低減することができる。又は、金属化キャップでは、酸化物又はＯＮＯは、金属の上部に残る場合がある。図６Ｍに示される酸化物キャップの結果は、サブＦ間隔Ｄｓｌだけ分離されたサブＦ幅Ｗｓｌのワード線８０のセットとすることができる。サブＦ間隔Ｄｓｌは特徴サイズＦの半分より小さく、幅Ｗｓｌは特徴サイズＦの半分より大きくすることができる点に留意されたい。
偶数及び奇数ワード線が同じステップでは生成されないので、これらはわずかに異なる幅になる可能性があることを理解されたい。
ワード線が生成されると、製造は、当該技術分野で公知の方法で製造を継続することができる。
上記で説明された比率は単に例示的なものであることを理解されたい。ワード線間のいずれかの好適なサブＦワード線幅Ｗｓｌ及びサブＦ絶縁体幅Ｄｓｌは、いずれかのオリジナルのマスク要素から生成することができる。例えば、６３ｎｍ技術では、以下のワード線及び絶縁体幅は、マスクによって定められた要素から生成することができる要素の一部を表す（幅／スペース比として記載されている）。


リソグラフィ
（Ｗ／Ｄ）
（ｎｍ／ｎｍ）
ワードライン
幅
Ｗｓｌ
（ｎｍ）
絶縁体スペーシング
Ｄｓｌ（ｎｍ）
ワードライン
ピッチ

７５／７５
５０
２５
１．２Ｆ

７５／７５
４０
３５
１．２Ｆ

１００／１００
６３
３７
１．６５Ｆ

６３／６３
４０
２３
１Ｆ
サブＦ素子は最小特徴サイズＦ又はそれより大きいマスク要素から生成されることを更に理解されたい。更に、サブＦ素子は全て自己整合性があり、各素子は、既存の素子からリソグラフィを介さずに生成され、従ってより小さなリソグラフィによってスケーリングすることができる。
本発明の方法は、サブＦスペーシングを備えた特徴サイズワード線（特徴サイズＦの）を生成するのに利用できることを理解されたい。これは、適切な開始ピッチから始めることによって行うことができる。
ここで図７を参照すると、事前ワードラインパターン形成（図４Ａのステップ１００）の例示的な方法が示されている。また図８Ａ、８Ｂ、及び８Ｃを参照すると、図７の種々のステップの結果が示されている。
基板４２の準備後（図８Ａ）、ＯＮＯ層３３は、ウェーハ全体を覆って配置され（ステップ２００）、例示的な実施形態では、下側の酸化物層は２−５ｎｍの厚みとすることができ、窒化物層は５ｎｍの厚みとすることができ、ゲート酸化物層は１２−１４ｎｍの厚みとすることができる。
ステップ２０４で、第１ポリシリコン層３１は、チップ全体に配置される。次いで、窒化物ハードマスク３６は、ビット線用ではないメモリアレイのエリアを覆う列パターンに堆積することができる（ステップ２０６）。図８Ａは、ステップ２０６の結果を示している。窒化物ハードマスク３６の２つの列は、ＯＮＯ層３３に重なるポリシリコン層３１の上部に示されている。
エッチングは、窒化物ハードマスク層３６の列の間でポリシリコン層と酸化物及び窒化物層のエリアを除去することによってビット線開口部３７を生成するために行うことができる（ステップ２０８）。図８Ｂは、エッチングプロセスの結果を示している。第１ポリシリコン及び窒化物ハードマスク３６の２つの列５４は、ＯＮＯ層３３の列の上部（ここでは５５で表記されている）に示されている。底部酸化物（３９で表記された）は、ビット線開口部３７に示されている。
ホウ素（ＢＦ２）のようなポケット注入５１（図８Ｂ）は、ポリシリコン列５４の隣り或いはその下に埋め込むことができる（ステップ２１０）。例示的なポケット注入は、０−１５゜の角度で１〜３×１０１３／ｃｍ２とすることができ、ここで角度は、ビット線開口部３７の幅と、窒化物ハードマスク３６によって覆われたポリシリコン列５４の高さによって制限される可能性がある。ポケット注入５１の一部は、ポリシリコン列５４の下に散乱及び拡散させることができる。他の実施形態では、ポケット注入は、ホウ素又はインジウムとすることができる。
ステップ２１１で、窒化物ハードマスク３６を除去することができる。
ステップ２１２で、スペーサー４１は、ポリシリコン列５４の両側に生成することができる。例えば、スペーサー４１は、１２ｎｍ程度の酸化物ライナーの堆積、及びスペーサーの形を生成するための異方性エッチングによって生成することができる。或いは、ライナーはスペーサーを形成することがないように残しておくことができる。
スペーサー４１は、注入されようとしているビット線の幅を低減し、ビット線間のチャンネルの有効長さを増大するために、ビット線開口部の幅（図８Ｃで３７’で表記されている）を低減することができる。
スペーサー４１が形成されると、ビット線５０を注入後（ステップ２１４）、急速熱アニール（ＲＴＡ）を行うことができる。１つの例示的な実施形態では、ビット線注入は、１０−２０Ｋｅｖで２×１０１５／ｃｍ２のヒ素からなり、ビット線に対して０又は７％の角度を有する。
ステップ２１６で、酸化物充填材５２は、チップ上に堆積させることができる。図８Ｃに図示するように、酸化物充填材５２は、低減されたビット線開口部３７’を充填することができ、チップの他の部分を覆うことができる。ステップ２１８で、ＣＭＰ（化学機械平坦化）プロセスは、過剰な酸化物充填材５２を除去するために行うことができる。ステップ２１８の結果は、前述の図５に見ることができる。
ここで図９Ａ及び図９Ｂを参照すると、ワード線がポリシリコン以外の金属で形成されている本発明の他の実施形態を示している。更に図１０Ａ−図１０Ｄを参照すると、図９Ａ及び９Ｂの種々のステップの出力を示している。
出願人らは、アレイの上の金属線（「金属１層」として知られる）を生成するための半導体技術で使用される「デュアルダマシン」タイプのプロセスを本明細書で利用して、ポリシリコンゲート上に金属ワード線を生成することができる点を認識している。この新しいプロセスは、図９Ａ及び９Ｂに示されているが、図４Ａ及び４Ｂに示されるものに非常に類似しているので、変更されたステップだけを以下に説明する。
本方法は、図４Ａのステップ１００、１０１、１０２、及び１０４で始まり、ポリシリコン列５４上に行６０及びスペーサー６２’から形成された拡張マスク構造を生成する。次いで、本方法は、銅又はタングステンなどの偶数金属行２２１を前述のようなポリシリコン行６４ではなく低減されたスペース６１’に堆積させることができる（ステップ２２０）。次に、金属行２２１を平坦化することができ、図１０Ａに示される構造が得られる。
次いで、本方法は、図４Ａのステップ１０８（第１マスクを除去）及び１１０（拡張マスクを生成）に続く。しかしながら、この実施形態では、拡張マスクは偶数金属行２２１及びスペーサー７２’から形成される。ステップ２２２で、奇数金属行２２３は、スペース７０’（図６Ｇから）に堆積させることができる。次いで金属行２２１を平坦化することができ、図１０Ｂに示される構造が得られる。
偶数及び奇数行２２１及び２２３はそれぞれ金属から形成されるので、これらの上に酸化物キャップを載せる必要がなく、従ってステップ１１４はこの実施形態には含まれない。
本方法は、近傍の金属行２２１及び２２３の間のスペースを残したまま、サブＦマスク７２’を除去する段階（ステップ１１６）に進むことができる。ステップ２２４で、ポリシリコン列５４は、エッチングのマスクとして金属行２２１及び２２３を使用してエッチングし、ポリシリコンゲート５４’を生成することができる。この結果は図１０Ｃに示されており、ゲート５４’をより明確に示す拡大透視図が図１０Ｄに示されている。
プロセスは、前述のように絶縁体によってワード線間のスペースを充填する段階（ステップ１２０）及び平坦化段階（ステップ１２２）に続くことができる。
スペーサーの実施形態
出願人らは、スペーサー技術を用いてサブＦワード線を生成することができることを認識している。従って、セルサイズは、標準的なリソグラフィを利用しながらも、従来技術と同じか又はこれよりもわずかに大きなピッチの２ワード線を有することにより有意に低減することができる。例えば、２．８Ｆのピッチの２ワード線（１．４Ｆピッチの１ワード線に変換する）とすることができる。このようなアレイは、従来技術の４Ｆ２理論最小値より小さなセルサイズを結果として得ることができる。従って、本発明の別の好ましい実施形態では、スペーサー技術を用いて、１ワード線においてサブ２Ｆピッチをもたらすことができる。
ここで図１１を参照すると、本発明に従って構成及び動作可能な新規の高密度アレイ４００が示されている。アレイ４００は、サブ最小特徴サイズ、サブＦ、スペーサーワード線３３０（１Ｆより小さいワード線幅を有する）、並びに特徴サイズ又はより小さな幅スペース３３５（ここでスペーシング３３５は１Ｆ以下）を提供することによってメモリセルの最小サイズを小さくすることができる。
例えば図１１では、スペーサーワード線３３０は、例示的に０．４Ｆとして示されている。図１１のスペーサーワード線３３０の幅は例示的なものであって、他のサブＦ幅も可能であり、本発明に含まれる点を理解されたい。ビット線３４０及びビット線スペース３４５は、ＤＰＰ従来技術と同様それぞれ１Ｆ及び１．６Ｆの幅を有することができる。
ビット線寸法に対して２．６Ｆのピッチを仮定すると、図１１の実施例のセルサイズは、２．６Ｆ×１．４Ｆ＝３．６４Ｆ２とすることができ、これは従来技術の理論最小値（４Ｆ２）よりも小さい。図１１の実施例のワード線及びビット線ピッチは例示的なものであって、他のピッチも可能であり、本発明に含まれることを理解されたい。本発明の理論上の制限値は、スペーサーワード線３３０間の１Ｆのピッチ及びビット線３４０間の２Ｆのピッチによって定義される。その結果、本発明の例示的な実施形態は、サイズが１Ｆ×２Ｆ＝２Ｆ２であるセル３８を提供することができる。従って、ワード線としてスペーサーを使用することによって本発明は理論上の最小セルサイズを再定義している点を理解されたい。また、スペーサーワード線３３０の幅は、プログラミングに必要とされる電流量に直接影響することを理解されたい。スペーサーワード線３３０の幅が広い程、一般にプログラミングのためにより高い電流が必要となる可能性がある。従って、スペーサーワード線３３０の幅が１Ｆの従来技術よりも広くない場合、これは一般にプログラミングのために従来技術よりも低い電流を必要とすることができ、結果としてプログラミング中の電力消費がより少なくなる。
本発明はまた、非ＤＰＰタイプメモリセル及び非ＮＲＯＭタイプメモリセルでも実装することができることを理解されたい。更に、メモリセルは、セルの基本物理及び動作モードを変化させることなく２ビット又は４ビットを記憶することができる。
本発明の好ましい実施形態に従い、且つ以下に示されるように、サブＦ素子は、最小特徴サイズＦ又はそれよりも大きい素子から生成することができる。以下の本明細書で説明されるように、本発明は、一般的なリソグラフィ概念を利用してこのような小さな特徴を生成する。
ここでプロセスが示された図１２、及び図１２のプロセス内の種々のステップが示された図１３Ａ−２６Ｂを参照する。図１２は、以下の本明細書で説明される２つの代替方法を示しており、第１は、図１３Ａ−２４Ｂに関連し、スペーサーワード線間の耐パンチスルー注入を可能にし、第２は、図２５Ａ−２６Ｂに関連し、このような耐パンチスルー注入がない。
プロセスは、ステップ４０２で、ワード線パターン形成前のプロセスステップによって始まる。これらのステップの結果は、図１３Ａ及び１３Ｂに示されている。図１３Ａは、アレイ４００の上面図を示しており、図１３Ｂは複数のビット線３７０が見える水平線Ｂ−Ｂに沿った断面図を示している。図１３Ａは、酸化物３５０と窒化物３６０の交互する線を示している。図１３Ｂに示されるように、酸化物３５０は、例えばヒ素注入によって生成することができるビット線３７０の上部に配置することができる。窒化物３６０の下は、ポリシリコンライナー３８５及び酸化物−窒化物−酸化物（ＯＮＯ）層３８０とすることができる。ビット線酸化物３５０及びビット線３７０は、リソグラフィプロセスを使用して形成することができ、従って、１Ｆのビット線幅が結果として得られることを理解されたい。本発明の好ましい実施形態によれば、窒化物３６０及びＯＮＯ層３８０の幅は、１Ｆの最小制限値を有する１．６Ｆとすることができる。
事前ワード線パターン形成プロセスステップは、ステップのいずれかの好適なセットとすることができ、その例示的なセットは、本発明の同一の譲受人に譲受された以下の出願、すなわち２００５年１０月１１日申請の米国特許出願１１／２４７，７３３号、２００６年１月２０日申請の米国特許出願１１／３３６，０９３号、及び２００６年５月２４日申請の米国特許出願１１／４４０，６２４号
で見ることができ、これらは引用により本明細書に組み込まれる。
図１２を参照すると、ワード線処理の第１ステップは、例えばポリシリコンのような導電性材料を使用して堆積することができるスペーサーワード線の隣りに保持壁を形成すること（ステップ４１０）である。図１４Ａで上記から分かるように、最初にアレイ４００全体は、リソグラフィ目的のためのハードキャップを構成することができる窒化物の第２層３９０で覆うことができる。図１４Ｂの断面図は、窒化物３９０が前の堆積材料をどのように覆うことができるかを示している。
図１５Ａは、図１４と比較した場合の時計方向に９０度回転させたアレイ４００の上面図を示している。この図は、窒化物３９０が次にエッチングされてワード線保持壁３９０’をどのように生成することができるかを示している。次いで、このオペレーションによって露出されたポリシリコンライナー３８５の素子は、湿式エッチングによって同様に除去することができる。ワード線保持壁３９０’の幅は、リソグラフィオペレーションの制約により１Ｆ又はそれ以上とすることができることを理解されたい。本発明の好ましい実施形態では、各ワード線保持壁３９０’間の間隔Ｄは、例えば１．８Ｆとすることができる。
窒化物３９０をエッチングするためのマスクは、ワード線を生成するための従来技術のマスクと同一又は類似のものとすることができることを理解されたい。しかしながら本発明では、マスクは、保持壁３９０’を生成するのに使用される。
図１５Ｂは、複数のワード線が見える線Ｂ−Ｂに沿った垂直断面図である。図１６Ｂは、窒化物３６０の残りの素子がワード線保持壁３９０’のベースをどのように形成しているかを示している。従って、保持壁３９０’及び窒化物３６０の両方は同じ材料からなり、後で単一のステップで除去することができる点を理解されたい。
図１６Ａに示されるように、次にスペーサーワード線３３０は、ワード線保持壁３９０’に隣接したポリシリコンスペーサーとして生成することができる（ステップ４２０）。ポリシリコンスペーサーは、最初にポリシリコンライナーを配置し、次にライナーをエッチバックすることによって生成することができる。反応性イオンエッチング（ＲＩＥ）を用いて、ビット線酸化物３５０全体にスペーサーワード線３３０の導通を確実にすることができる。
図１６Ｂは、スペーサーワード線３３０が生成された後のアレイ４００の断面図を示している。スペーサーワード線３３０はスペーサーとすることができ、リソグラフィにより生成できない点を理解されたい。従って、スペーサーワード線３３０は、１Ｆより小さい幅を有することができる。本発明の例示的な実施形態によると、スペーサーワード線３３０の幅は、０．４Ｆとすることができる。
スペーサーワード線３３０の幅は、リソグラフィの制限によりもはや影響を受けることがない点を理解されたい。スペーサー寸法は、堆積での層厚さにのみ依存する場合があり、従って理論的には原子寸法に達する可能性がある。しかしながら、狭いチャンネル効果、セル幅変動などの実際上の考慮事項に照らして、スペーサーワード線３３０の最小幅は、０．１Ｆとして定義することができる。
本発明の好ましい実施形態によれば、耐パンチスルー（ＡＰＴ）注入は、プロセス中に含めることができる。耐パンチスルー（ＡＰＴ）注入が必要とされる（ステップ４２２でチェックされたときに）場合、酸化物スペーサー４１０は、スペーサーワード線３３０（図１７Ａ）に隣接させて堆積することができる（ステップ４２５）。酸化物スペーサー４１０はＯＮＯ３８０の最上部に位置付けることができ、注入プロセス中にスペーサーワード線３３０に対する支持を形成することができる点を理解されたい。次いで、ＯＮＯ３８０は、耐パンチスルー（ＡＰＴ）注入を容易にするためにエッチングすることができる（ステップ４２８）。図１７Ｂは、図１７Ａの断面図を提供し、このようなエッチングの結果を示している。ＯＮＯ３８０の素子は、スペーサーワード線３３０、スペーサーワード線保持壁３９０’、及び酸化物スペーサー４１０の下に保持することができる。しかしながら、酸化物スペーサー４１０間では基板３０５は露出させることができる。
図１８Ａ及び１８Ｂに示されるように、ＡＰＴ注入物４２０の第１セットは、ここでは基板３０５の露出された素子に注入することができる（ステップ４３０）。図１９Ａ及び１９Ｂに示されるように、次いで酸化物充填材４１５は、第１ＡＰＴ注入物４２０の上に堆積させることができる（ステップ４４０）。
ステップ４２５及び４２８は任意選択であることを理解されたい。本発明の別の実施形態では、ＡＰＴ注入物４２０は、酸化物スペーサー４１０の堆積或いはＯＮＯ層３８０のエッチングを行うことなくＯＮＯ層３８０を通じて直接注入することができる（ステップ４３０）。次いで酸化物充填材４１５は、前記実施形態で酸化物スペーサー４１０と酸化物充填材４１５の両方を含むエリアに堆積させることができる（ステップ３４０）。
本発明の好ましい実施形態によれば、アレイ４００また、この時点で平坦化し、過剰な酸化物充填材を除去することができる。例示的な平坦化オペレーションは、化学機械研磨（ＣＭＰ）とすることができる。従って、図１９Ｂに示されるようにアレイ４００は、均一な高さまで充填することができる。酸化物スペーサー４１０と酸化物充填材４１５は、同じ金属からなるものとすることができ、従ってスペーサーワード線３３０間の均一な充填材を実際に含むことができることを理解されたい。
ワード線保持壁３９０’は、窒化物エッチングなどによって除去することができる（ステップ４５０）。耐パンチスルー（ＡＰＴ）注入が必要とされる（ステップ４５２でチェックされたとき）場合、酸化物スペーサー４１１をスペーサーワード線３３０に隣接させて堆積させることができる（ステップ４５５）。図２０Ａ及び２０Ｂは、ステップ４５５の結果を示す。ビット線酸化物３７０とＯＮＯ層３８０は、除去された保持壁３９０’の下から露出している。酸化物スペーサー４１１は、スペーサーワード線３３０に隣接しており、ワード線保持壁３９０’の除去によって既に露出されていたＯＮＯ３８０の素子を部分的に覆うことができる。
本発明の好ましい実施形態によれば、次に、ＯＮＯ３８０の残りの露出部分は、第２ＡＰＴ注入物を容易にするためにエッチングすることができる（ステップ４５８）。図２１Ａ及び２１Ｂは、このようなエッチングの結果を示す。第１ＡＰＴ注入物４２０（図１７Ａ及び１７Ｂ）の作製と同様、基板３０５を露出させることができ、ＯＮＯ３８０の素子は、スペーサーワード線３３０と酸化物スペーサー４１０及び４１１の下で保持することができる。しかしながら、ここでは残りのワード線保持壁３９０’が存在しない場合がある。
図２２Ａ及び２２Ｂで示されるように、次いで第２ＡＰＴ注入物４２５は、露出された基板３０５に注入することができる（ステップ４６０）。次に、図２３Ａは、酸化物充填材４１８がＡＰＴ注入物４２５を覆うためにどのように堆積する（ステップ４７０）ことができるかを示している。
ステップ４５５及び４５８は任意選択であることを理解されたい。本発明の別の実施形態では、ＡＰＴ注入物４２５は、酸化物スペーサー４１１の堆積或いはＯＮＯ層３８０のエッチングを行うことなくＯＮＯ層３８０を通じて直接注入することができる（ステップ４６０）。次に、酸化物充填材４１８は、前記実施形態で酸化物スペーサー４１０と酸化物充填材４１８の両方を含むエリアに堆積させることができる（ステップ４４０）。
酸化物充填材４１８が堆積された後、アレイ４００は、例えばＣＭＰプロセスを使用してスペーサーワード線３３０のレベルより上の過剰な酸化物充填材４１８を除去するステップ４４０で平坦化することができる。ＣＭＰプロセスが実行された後、残っている露出素子だけが、スペーサーワード線３３０と酸化物４１０、４１１、４１５、及び４１８からのポリシリコンとすることができる。次いで、酸化物エッチバックを利用して、例えばスペーサー厚さの約２倍の深さまでスペーサーワード線３３０を露出させることができる。図２３Ｂの断面図は、このエッチングの結果を示している。スペーサーワード線３３０は、ＯＮＯ３８０上に載せることができ、周囲の酸化物４１０、４１１、４１５、及び４１８の上に延びることができる。ＯＮＯ３８０の一部は、酸化物スペーサー４１０及び４１１の下に延びることもできる点を理解されたい。
図２４Ａ及び２４Ｂに示されるように、スペーサーワード線サリサイデーションは、露出されたスペーサーワード線３３０をサリサイド化するために行うことができる（ステップ４８０）。例えば、コバルト又はタングステンはこのプロセスで使用することができる。このステップで、アレイ４００の生成を完了することができる。
以下に述べられるように、スペーサーワード線３３０の幅は０．４Ｆとすることができることを理解されたい。また、酸化物４１０、酸化物４１５、及び第２酸化物４１０が組み合わされた幅は１Ｆとすることができることを理解されたい。同様に、酸化物４１１、酸化物４１８、及び第２酸化物４１１が組み合わされた幅も１Ｆとすることができる。従って、アレイ４００は、従来技術について以下に説明されたような２Ｆ当たりに１ワード線である前記最小ピッチとは対照的に、１．４Ｆ毎に１ワード線のピッチを有することができる点を理解されたい。
上記に示された実施形態で提供される値は、単に例示的なものに過ぎない点を理解されたい。ポリシリコンスペーサーワード線３３０は、０．１Ｆ−０．５Ｆの幅を有することができる。同様に、幅スペース３３５は、１Ｆ又はそれより小さいものとすることができる。制約は、ワード線保持壁３９０’のマスクのピッチが２Ｆとすることができる点である。これは、０．８Ｆの壁幅と、１．２Ｆの幅スペース又は他の或る配置の間で分割することができる。
本発明の別の実施形態では、アレイ４００は、耐パンチスルー注入を有することができない。
この別の実施形態はまた、図１２にも示されている。この実施形態のステップは、前記実施形態のステップ４０２−４２０を含むことができ、この時点でスペーサーワード線３３０がワード線保持間部３９０’に隣接して生成することができる（図１６Ａ及び１６Ｂに示されるように）。
ＡＰＴ注入物は必要でない（ステップ４２２でチェックされたとき）ので、次のステップは、スペーサーワード線３３０間に酸化物充填材４１５’を堆積させることになるであろう（ステップ４４０）。前記実施形態と同様、アレイ４００をこの時点で平坦化し、過剰な酸化物充填材を除去することができる。ここで、ステップ４４０の結果が示されている図２５Ａ及び２５Ｂを参照する。酸化物充填材４１５’は、ＯＮＯ層３８０の上部にあることができ、スペーサーワード線３３０間のエリア全体を充填することができる。酸化物充填材４１５’によって覆われるエリアは、前記実施形態で酸化物スペーサー４１０及び酸化物充填材４１５によって覆うことができるエリアに相当することができる点を理解されたい。
次いで、ステップ４５０は、前記実施形態のように進め、保持壁３９０’を除去することができる。ここで参照される図２６Ａ及び２６Ｂに示されるように、保持壁３９０’を除去して、ＯＮＯ層３８０をスペーサーワード線３３０間で露出させることができる。
同様に、ＡＰＴ注入物が必要でない（ステップ４５２でチェックされたとき）と仮定すると、次のステップでは、保持壁３９０’によってこれまで充填されていたエリアに酸化物充填材４１８’を堆積させる（ステップ４７０）ことができる。前記実施形態と同様、アレイ４００はまたこの時点で平坦化し、過剰な酸化物充填材を除去することができる。図２６Ａ及び２６Ｂは、ステップ４７０の結果を示している。酸化物充填材４１５’は、ＯＮＯ層３８０の上部にあるものとすることができ、スペーサーワード線３３０間のエリア全体を充填することができる。酸化物充填材４１８’によって覆われるエリアは、前記実施形態で酸化物スペーサー４１１及び酸化物充填材４１８が覆うことができるエリアに相当するものとすることができる点を理解されたい。
処理は、前記実施形態のようにワード線サリサイデーション（ステップ４８０）に続くことができる。前記実施形態の図２３Ａ及び２３Ｂを現在の実施形態の図２６Ａ及び２６Ｂと比較すると、ＡＰＴ注入物が無いこと、及びこのような注入を容易にするために必要なＯＮＯ３８０のエッチング以外は、２つの実施形態により製造されるメモリアレイ４００間に実質的な差は存在しないことを理解されたい。両方の実施形態において、スペーサーワード線３３０間の酸化物充填材が存在することができる。前記実施形態ではこのような充填材は、酸化物スペーサー４１０及び４１１並びに酸化物充填材４１５及び４１８から構成することができる。現在の実施形態では、このような充填材は、酸化物充填材４１５’及び４１８’から構成することができる。
従って、２つの実施形態により製造されるメモリセル３８（図１１）のサイズ間に実質的な差がない点を理解されたい。ＡＰＴ注入物がないこと及びＯＮＯ３８０のより多くの素子が存在すること以外は、現在の実施形態の結果は、前記実施形態の結果とほぼ同様のものとすることができる。
本発明の幾つかの特徴を本明細書で図示し説明してきたが、多くの修正、置き換え、変更、及び均等物が当業者であれば想起されるであろう。従って、添付の請求項は、本発明の真の精神内に含まれる全てのこのような修正及び変更を保護するものである点を理解されたい。
ＮＲＯＭメモリセルを示す概略図である。 図１のセルのレイアウトを示す概略図である。 本発明の好ましい実施形態に従って構成され且つ動作可能なアレイのレイアウトを示す概略図である。 本発明の好ましい実施形態に従って構成され且つ動作可能な図３のアレイを生成するためのワード線パターン形成方法を示すフローチャートである。 本発明の好ましい実施形態に従って構成され且つ動作可能な図３のアレイを生成するためのワード線パターン形成方法を示すフローチャートである。 図４Ａ及び４Ｂのプロセス内の種々のステップの概略図である。 図４Ａ及び４Ｂのプロセス内の種々のステップの概略図である。 図４Ａ及び４Ｂのプロセス内の種々のステップの概略図である。 図４Ａ及び４Ｂのプロセス内の種々のステップの概略図である。 図４Ａ及び４Ｂのプロセス内の種々のステップの概略図である。 図４Ａ及び４Ｂのプロセス内の種々のステップの概略図である。 図４Ａ及び４Ｂのプロセス内の種々のステップの概略図である。 図４Ａ及び４Ｂのプロセス内の種々のステップの概略図である。 図４Ａ及び４Ｂのプロセス内の種々のステップの概略図である。 図４Ａ及び４Ｂのプロセス内の種々のステップの概略図である。 図４Ａ及び４Ｂのプロセス内の種々のステップの概略図である。 図４Ａ及び４Ｂのプロセス内の種々のステップの概略図である。 図４Ａ及び４Ｂのプロセス内の種々のステップの概略図である。 図４Ａ及び４Ｂのプロセス内の種々のステップの概略図である。 図４Ａ及び４Ｂのプロセス内の種々のステップの概略図である。 図４Ａ及び４Ｂの方法に有用な事前ワード線パターン形成のための方法を示すフローチャートである。 図７のプロセス内の種々のステップを示す概略図である。 図７のプロセス内の種々のステップを示す概略図である。 図７のプロセス内の種々のステップを示す概略図である。 図４Ａ及び４Ｂのワード線パターン形成方法の他の実施形態を示すフローチャートである。 図４Ａ及び４Ｂのワード線パターン形成方法の他の実施形態を示すフローチャートである。 図９Ａ及び９Ｂのプロセス内の種々のステップを示す概略図である。 図９Ａ及び９Ｂのプロセス内の種々のステップを示す概略図である。 図９Ａ及び９Ｂのプロセス内の種々のステップを示す概略図である。 図９Ａ及び９Ｂのプロセス内の種々のステップを示す概略図である。 本発明の好ましい実施形態に従って構成され且つ動作可能なアレイのレイアウトを示す概略図である。 本発明の好ましい実施形態に従って構成され且つ動作可能な図１１のアレイを生成するためのスペーサーワード線パターン形成方法を示すフローチャートである。 図１２のプロセス内の種々のステップの結果を示す上面図である。 図１３Ａの断面図である。 図１２のプロセス内の種々のステップの結果を示す上面図である。 図１４Ａの断面図である。 図１２のプロセス内の種々のステップの結果を示す上面図である。 図１５Ａの断面図である。 図１２のプロセス内の種々のステップの結果を示す上面図である。 図１６Ａの断面図である。 図１２のプロセス内の種々のステップの結果を示す上面図である。 図１７Ａの断面図である。 図１２のプロセス内の種々のステップの結果を示す上面図である。 図１８Ａの断面図である。 図１２のプロセス内の種々のステップの結果を示す上面図である。 図１９Ａの断面図である。 図１２のプロセス内の種々のステップの結果を示す上面図である。 図２０Ａの断面図である。 図１２のプロセス内の種々のステップの結果を示す上面図である。 図２１Ａの断面図である。 図１２のプロセス内の種々のステップの結果を示す上面図である。 図２２Ａの断面図である。 図１２のプロセス内の種々のステップの結果を示す上面図である。 図２３Ａの断面図である。 図１２のプロセス内の種々のステップの結果を示す上面図である。 図２４Ａの断面図である。 図１２のプロセス内の種々のステップの結果を示す上面図である。 図２５Ａの断面図である。 図１２のプロセス内の種々のステップの結果を示す上面図である。 図２６Ａの断面図である。
符号の説明
２２ ビット線
３０ 高密度アレイ
３２ ワード線
３４ ワード線スペーシング

Claims (21)

  1. サブＦ（サブ最小特徴サイズＦ）幅だけ離間して配置されたワード線と、
    前記ワード線にほぼ垂直なビット線と、
    を含む不揮発性メモリアレイ。
  2. 前記ワード線の幅がサブＦであることを特徴とする請求項１に記載のアレイ。
  3. サブＦ幅だけ離間して配置されたサブＦワード線と、
    前記ワード線にほぼ垂直なビット線と、
    を含む不揮発性メモリアレイ。
  4. 前記アレイは、ＮＲＯＭ（窒化物読出し専用メモリ）アレイであることを特徴とする請求項１に記載のアレイ。
  5. 前記サブＦスペーシングが、誘電体で充填されることを特徴とする請求項１に記載のアレイ。
  6. 前記サブＦワード線幅が少なくとも０．５Ｆであり、前記サブＦスペーシングが０．５Ｆよりも小さいことを特徴とする請求項２に記載のアレイ。
  7. 前記誘電体は、酸化物−窒化物−酸化物であることを特徴とする請求項５に記載のアレイ。
  8. 前記サブＦワード線幅が少なくとも０．１Ｆであり、前記サブＦスペーシングが少なくとも０．７Ｆであることを特徴とする請求項２に記載のアレイ。
  9. 前記ワード線は、ポリシリコンスペーサーで形成されていることを特徴とする請求項８に記載のアレイ。
  10. 不揮発性メモリアレイのワード線パターン形成のための方法であって、
    前記方法が、
    少なくとも最小特徴サイズＦの幅を有するマスク生成素子からサブＦワード線を生成する段階を含む方法。
  11. 前記生成段階は、
    前記マスク生成素子から第１の行のセットを生成する段階と、
    前記第１の行のセット間に交互に配置された第２の行のセットを前記第１の行のセットから生成する段階と、
    を含む請求項１０に記載の方法。
  12. 前記行にほぼ垂直で且つ前記第１及び第２の行のセットに自己整合したポリシリコン列をエッチングして、ワード線ゲートを生成する段階と、
    絶縁材料で前記行と前記ワード線ゲートとの間のスペースを充填する段階と、
    を更に含む請求項１１に記載の方法。
  13. 前記第１及び第２の生成段階は、サブＦ幅の行を生成することを特徴とする請求項１１に記載の方法。
  14. 前記行は、ポリシリコンで形成されることを特徴とする請求項１１に記載の方法。
  15. 不揮発性メモリアレイのワード線パターン形成のための方法であって、
    前記方法が、
    ポリシリコン列に前記アレイのアクティブエリアを覆わせる段階と、
    少なくとも前記最小特徴サイズＦの幅の行を有するマスクから、第１の行のセットのために前記行間にサブＦ開口部を有する拡張マスクを生成する段階と、
    前記サブＦ開口部をポリシリコンで充填して前記ポリシリコン列の上の前記第１の行のセットを生成する段階と、
    前記拡張マスクを除去する段階と、
    前記第１の行のセットに拡張部分を付加して前記行間に第２のサブＦ開口部のセットを生成する段階と、
    前記第２のサブＦ開口部のセットをポリシリコンで充填して第２の行のセットを生成する段階と、
    前記第１及び第２の行のセットをキャップする段階と、
    前記拡張部分を除去する段階と、
    マスクとして前記キャップされた行を使用して前記ポリシリコン列をエッチングし、ワード線ゲートを生成する段階と、
    前記行と前記ワード線ゲートとの間のスペースを絶縁材料で充填する段階と、
    を含む方法。
  16. 前記行が金属で形成されることを特徴とする請求項１１に記載の方法。
  17. 前記金属は、タングステン及びコバルトのグループから選択されることを特徴とする請求項１６に記載の方法。
  18. １つのメモリセルにつき１つの複数のポリシリコンゲートと、
    前記ゲートの行を各々が接続する金属ワード線と、
    前記ワード線にほぼ垂直なビット線と、
    を含む不揮発性メモリアレイ。
  19. 前記ゲートは、前記ワード線及び前記ビット線に自己整合されることを特徴とする請求項１８に記載のアレイ。
  20. 前記金属は、タングステン及びコバルトのグループから選択されることを特徴とする請求項１８に記載のアレイ。
  21. 前記金属ワード線は、デュアルダマシンプロセスで形成されることを特徴とする請求項１８に記載のアレイ。
JP2006196208A 2005-07-18 2006-07-18 高密度不揮発性メモリアレイ及び製造方法 Pending JP2007027760A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US69985705P 2005-07-18 2005-07-18
US73942605P 2005-11-25 2005-11-25
US80002206P 2006-05-15 2006-05-15

Publications (1)

Publication Number Publication Date
JP2007027760A true JP2007027760A (ja) 2007-02-01

Family

ID=37057037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006196208A Pending JP2007027760A (ja) 2005-07-18 2006-07-18 高密度不揮発性メモリアレイ及び製造方法

Country Status (3)

Country Link
US (2) US7786512B2 (ja)
EP (1) EP1746645A3 (ja)
JP (1) JP2007027760A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148763B2 (en) 2008-11-25 2012-04-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices
US11882774B2 (en) 2019-11-14 2024-01-23 Micron Technology, Inc. Low resistance crosspoint architecture

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
EP1898460B1 (en) * 2005-06-28 2012-01-04 Spansion LLC Semiconductor device and fabrication method thereof
JP2007027760A (ja) * 2005-07-18 2007-02-01 Saifun Semiconductors Ltd 高密度不揮発性メモリアレイ及び製造方法
US9159568B2 (en) * 2006-02-04 2015-10-13 Cypress Semiconductor Corporation Method for fabricating memory cells having split charge storage nodes
US7687360B2 (en) * 2006-12-22 2010-03-30 Spansion Llc Method of forming spaced-apart charge trapping stacks
US7759201B2 (en) * 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
US7786015B2 (en) 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
US7781269B2 (en) 2008-06-30 2010-08-24 Sandisk 3D Llc Triangle two dimensional complementary patterning of pillars
US8471328B2 (en) 2010-07-26 2013-06-25 United Microelectronics Corp. Non-volatile memory and manufacturing method thereof
US9490261B2 (en) * 2010-10-21 2016-11-08 Cypress Semiconductor Ltd. Minimizing disturbs in dense non volatile memory arrays
US8441063B2 (en) * 2010-12-30 2013-05-14 Spansion Llc Memory with extended charge trapping layer
TWI508278B (zh) * 2013-03-13 2015-11-11 Macronix Int Co Ltd 半導體元件及其製造方法
US8916432B1 (en) * 2014-01-21 2014-12-23 Cypress Semiconductor Corporation Methods to integrate SONOS into CMOS flow
JP2019102520A (ja) * 2017-11-29 2019-06-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10170493B1 (en) * 2017-12-20 2019-01-01 Micron Technology, Inc. Assemblies having vertically-stacked conductive structures

Family Cites Families (591)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1297899A (ja) 1970-10-02 1972-11-29
GB1392599A (en) 1971-07-28 1975-04-30 Mullard Ltd Semiconductor memory elements
US3881180A (en) 1971-11-30 1975-04-29 Texas Instruments Inc Non-volatile memory cell
US3895360A (en) 1974-01-29 1975-07-15 Westinghouse Electric Corp Block oriented random access memory
US4016588A (en) 1974-12-27 1977-04-05 Nippon Electric Company, Ltd. Non-volatile semiconductor memory device
US4017888A (en) 1975-12-31 1977-04-12 International Business Machines Corporation Non-volatile metal nitride oxide semiconductor device
US4151021A (en) 1977-01-26 1979-04-24 Texas Instruments Incorporated Method of making a high density floating gate electrically programmable ROM
US4145703A (en) 1977-04-15 1979-03-20 Supertex, Inc. High power MOS device and fabrication method therefor
US4173766A (en) 1977-09-16 1979-11-06 Fairchild Camera And Instrument Corporation Insulated gate field-effect transistor read-only memory cell
US4173791A (en) 1977-09-16 1979-11-06 Fairchild Camera And Instrument Corporation Insulated gate field-effect transistor read-only memory array
US4373248A (en) 1978-07-12 1983-02-15 Texas Instruments Incorporated Method of making high density semiconductor device such as floating gate electrically programmable ROM or the like
DE2832388C2 (de) 1978-07-24 1986-08-14 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat
US4360900A (en) 1978-11-27 1982-11-23 Texas Instruments Incorporated Non-volatile semiconductor memory elements
US4247861A (en) 1979-03-09 1981-01-27 Rca Corporation High performance electrically alterable read-only memory (EAROM)
DE2923995C2 (de) 1979-06-13 1985-11-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen von integrierten MOS-Schaltungen mit MOS-Transistoren und MNOS-Speichertransistoren in Silizium-Gate-Technologie
JPS5656677A (en) 1979-10-13 1981-05-18 Toshiba Corp Semiconductor memory device
US4281397A (en) 1979-10-29 1981-07-28 Texas Instruments Incorporated Virtual ground MOS EPROM or ROM matrix
DE2947350A1 (de) 1979-11-23 1981-05-27 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von mnos-speichertransistoren mit sehr kurzer kanallaenge in silizium-gate-technologie
JPS56120166A (en) 1980-02-27 1981-09-21 Hitachi Ltd Semiconductor ic device and manufacture thereof
US4342102A (en) 1980-06-18 1982-07-27 Signetics Corporation Semiconductor memory array
US4380057A (en) 1980-10-27 1983-04-12 International Business Machines Corporation Electrically alterable double dense memory
US4521796A (en) 1980-12-11 1985-06-04 General Instrument Corporation Memory implant profile for improved channel shielding in electrically alterable read only memory semiconductor device
DE3174858D1 (en) 1980-12-25 1986-07-24 Fujitsu Ltd Nonvolatile semiconductor memory device
US4448400A (en) 1981-07-13 1984-05-15 Eliyahou Harari Highly scalable dynamic RAM cell with self-signal amplification
US4404747A (en) 1981-07-29 1983-09-20 Schur, Inc. Knife and sheath assembly
US4389705A (en) 1981-08-21 1983-06-21 Mostek Corporation Semiconductor memory circuit with depletion data transfer transistor
US4388705A (en) 1981-10-01 1983-06-14 Mostek Corporation Semiconductor memory circuit
US4435786A (en) 1981-11-23 1984-03-06 Fairchild Camera And Instrument Corporation Self-refreshing memory cell
US4492391A (en) * 1982-05-03 1985-01-08 Star Industries, Inc. Thrust rod anchor for pipe joint restraint systems
US4494016A (en) 1982-07-26 1985-01-15 Sperry Corporation High performance MESFET transistor for VLSI implementation
US4527257A (en) 1982-08-25 1985-07-02 Westinghouse Electric Corp. Common memory gate non-volatile transistor memory
JPS5949022A (ja) 1982-09-13 1984-03-21 Toshiba Corp 多値論理回路
US4613956A (en) 1983-02-23 1986-09-23 Texas Instruments Incorporated Floating gate memory with improved dielectric
US4769340A (en) 1983-11-28 1988-09-06 Exel Microelectronics, Inc. Method for making electrically programmable memory device by doping the floating gate by implant
US4725984A (en) 1984-02-21 1988-02-16 Seeq Technology, Inc. CMOS eprom sense amplifier
JPS60182174A (ja) 1984-02-28 1985-09-17 Nec Corp 不揮発性半導体メモリ
GB2157489A (en) 1984-03-23 1985-10-23 Hitachi Ltd A semiconductor integrated circuit memory device
US4639893A (en) * 1984-05-15 1987-01-27 Wafer Scale Integration, Inc. Self-aligned split gate EPROM
US5352620A (en) 1984-05-23 1994-10-04 Hitachi, Ltd. Method of making semiconductor device with memory cells and peripheral transistors
KR930007195B1 (ko) 1984-05-23 1993-07-31 가부시끼가이샤 히다찌세이사꾸쇼 반도체 장치와 그 제조 방법
US4665426A (en) 1985-02-01 1987-05-12 Advanced Micro Devices, Inc. EPROM with ultraviolet radiation transparent silicon nitride passivation layer
EP0199305B1 (en) 1985-04-18 1992-03-18 Nec Corporation Programmable read only memory operable with reduced programming power consumption
US4667217A (en) 1985-04-19 1987-05-19 Ncr Corporation Two bit vertically/horizontally integrated memory cell
JPH0831789B2 (ja) 1985-09-04 1996-03-27 沖電気工業株式会社 出力回路
US4742491A (en) 1985-09-26 1988-05-03 Advanced Micro Devices, Inc. Memory cell having hot-hole injection erase mode
US4760555A (en) 1986-04-21 1988-07-26 Texas Instruments Incorporated Memory array with an array reorganizer
JPH0828431B2 (ja) 1986-04-22 1996-03-21 日本電気株式会社 半導体記憶装置
US4758869A (en) 1986-08-29 1988-07-19 Waferscale Integration, Inc. Nonvolatile floating gate transistor structure
US5168334A (en) 1987-07-31 1992-12-01 Texas Instruments, Incorporated Non-volatile semiconductor memory
US4780424A (en) 1987-09-28 1988-10-25 Intel Corporation Process for fabricating electrically alterable floating gate memory devices
US4870470A (en) 1987-10-16 1989-09-26 International Business Machines Corporation Non-volatile memory cell having Si rich silicon nitride charge trapping layer
US4839705A (en) 1987-12-16 1989-06-13 Texas Instruments Incorporated X-cell EEPROM array
JPH07120720B2 (ja) 1987-12-17 1995-12-20 三菱電機株式会社 不揮発性半導体記憶装置
US5159570A (en) 1987-12-22 1992-10-27 Texas Instruments Incorporated Four memory state EEPROM
US4888735A (en) 1987-12-30 1989-12-19 Elite Semiconductor & Systems Int'l., Inc. ROM cell and array configuration
US5677867A (en) 1991-06-12 1997-10-14 Hazani; Emanuel Memory with isolatable expandable bit lines
US4857770A (en) 1988-02-29 1989-08-15 Advanced Micro Devices, Inc. Output buffer arrangement for reducing chip noise without speed penalty
US5268870A (en) 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
US4941028A (en) 1988-08-10 1990-07-10 Actel Corporation Structure for protecting thin dielectrics during processing
JPH0271493A (ja) 1988-09-06 1990-03-12 Mitsubishi Electric Corp 半導体メモリ装置
US5042009A (en) 1988-12-09 1991-08-20 Waferscale Integration, Inc. Method for programming a floating gate memory device
US5293563A (en) 1988-12-29 1994-03-08 Sharp Kabushiki Kaisha Multi-level memory cell with increased read-out margin
US5844842A (en) 1989-02-06 1998-12-01 Hitachi, Ltd. Nonvolatile semiconductor memory device
US5120672A (en) 1989-02-22 1992-06-09 Texas Instruments Incorporated Fabricating a single level merged EEPROM cell having an ONO memory stack substantially spaced from the source region
US5142495A (en) 1989-03-10 1992-08-25 Intel Corporation Variable load for margin mode
DE3931596A1 (de) 1989-03-25 1990-10-04 Eurosil Electronic Gmbh Spannungsvervielfacherschaltung
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
EP0617363B1 (en) 1989-04-13 2000-01-26 SanDisk Corporation Defective cell substitution in EEprom array
US4961010A (en) 1989-05-19 1990-10-02 National Semiconductor Corporation Output buffer for reducing switching induced noise
US5104819A (en) 1989-08-07 1992-04-14 Intel Corporation Fabrication of interpoly dielctric for EPROM-related technologies
US5027321A (en) 1989-11-21 1991-06-25 Intel Corporation Apparatus and method for improved reading/programming of virtual ground EPROM arrays
US4992391A (en) 1989-11-29 1991-02-12 Advanced Micro Devices, Inc. Process for fabricating a control gate for a floating gate FET
KR100199258B1 (ko) 1990-02-09 1999-06-15 가나이 쓰도무 반도체집적회로장치
JP2733796B2 (ja) 1990-02-13 1998-03-30 セイコーインスツルメンツ株式会社 スイッチ回路
US5328810A (en) 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
US5204835A (en) 1990-06-13 1993-04-20 Waferscale Integration Inc. Eprom virtual ground array
EP0461904A3 (en) 1990-06-14 1992-09-09 Creative Integrated Systems, Inc. An improved semiconductor read-only vlsi memory
US5013680A (en) * 1990-07-18 1991-05-07 Micron Technology, Inc. Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography
US5075245A (en) 1990-08-03 1991-12-24 Intel Corporation Method for improving erase characteristics of buried bit line flash EPROM devices without using sacrificial oxide growth and removal steps
US5289406A (en) 1990-08-28 1994-02-22 Mitsubishi Denki Kabushiki Kaisha Read only memory for storing multi-data
US5117389A (en) 1990-09-05 1992-05-26 Macronix International Co., Ltd. Flat-cell read-only-memory integrated circuit
KR920006991A (ko) 1990-09-25 1992-04-28 김광호 반도체메모리 장치의 고전압발생회로
US5081371A (en) 1990-11-07 1992-01-14 U.S. Philips Corp. Integrated charge pump circuit with back bias voltage reduction
JP3002309B2 (ja) 1990-11-13 2000-01-24 ウエハスケール インテグレーション， インコーポレイテッド 高速ｅｐｒｏｍアレイ
JP2987193B2 (ja) 1990-11-20 1999-12-06 富士通株式会社 半導体記憶装置
US5086325A (en) 1990-11-21 1992-02-04 Atmel Corporation Narrow width EEPROM with single diffusion electrode formation
US5094968A (en) 1990-11-21 1992-03-10 Atmel Corporation Fabricating a narrow width EEPROM with single diffusion electrode formation
US6002614A (en) 1991-02-08 1999-12-14 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
JP2612969B2 (ja) 1991-02-08 1997-05-21 シャープ株式会社 半導体装置の製造方法
US5218569A (en) 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
JPH04311900A (ja) 1991-04-10 1992-11-04 Sharp Corp 半導体読み出し専用メモリ
JP2930440B2 (ja) 1991-04-15 1999-08-03 沖電気工業株式会社 半導体集積回路
US5424567A (en) 1991-05-15 1995-06-13 North American Philips Corporation Protected programmable transistor with reduced parasitic capacitances and method of fabrication
US5142496A (en) 1991-06-03 1992-08-25 Advanced Micro Devices, Inc. Method for measuring VT 's less than zero without applying negative voltages
US5245572A (en) 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
JP2965415B2 (ja) 1991-08-27 1999-10-18 松下電器産業株式会社 半導体記憶装置
EP0740854B1 (en) 1991-08-29 2003-04-23 Hyundai Electronics Industries Co., Ltd. A self-aligned dual-bit split gate (dsg) flash eeprom cell
US5305262A (en) 1991-09-11 1994-04-19 Kawasaki Steel Corporation Semiconductor integrated circuit
US5175120A (en) 1991-10-11 1992-12-29 Micron Technology, Inc. Method of processing a semiconductor wafer to form an array of nonvolatile memory devices employing floating gate transistors and peripheral area having CMOS transistors
JPH05110114A (ja) 1991-10-17 1993-04-30 Rohm Co Ltd 不揮発性半導体記憶素子
JP3358663B2 (ja) 1991-10-25 2002-12-24 ローム株式会社 半導体記憶装置およびその記憶情報読出方法
US5338954A (en) 1991-10-31 1994-08-16 Rohm Co., Ltd. Semiconductor memory device having an insulating film and a trap film joined in a channel region
US5357134A (en) 1991-10-31 1994-10-18 Rohm Co., Ltd. Nonvolatile semiconductor device having charge trap film containing silicon crystal grains
JPH05129284A (ja) 1991-11-06 1993-05-25 Sony Corp プラズマＳｉＮ成膜条件の設定方法及び半導体装置の製造方法
US5260593A (en) 1991-12-10 1993-11-09 Micron Technology, Inc. Semiconductor floating gate device having improved channel-floating gate interaction
KR960000619B1 (ko) 1991-12-27 1996-01-10 후지쓰 가부시끼가이샤 일괄소거형의 불휘발성 반도체 기억장치 및 그의 구동제어회로
JP2564067B2 (ja) 1992-01-09 1996-12-18 株式会社東芝 センス回路を有する読み出し出力回路
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5293328A (en) 1992-01-15 1994-03-08 National Semiconductor Corporation Electrically reprogrammable EPROM cell with merged transistor and optiumum area
US5654568A (en) 1992-01-17 1997-08-05 Rohm Co., Ltd. Semiconductor device including nonvolatile memories
JP2851962B2 (ja) 1992-01-21 1999-01-27 シャープ株式会社 半導体読み出し専用メモリ
EP1032034A1 (en) 1992-01-22 2000-08-30 Macronix International Co., Ltd. Method of making memory device
US5236853A (en) 1992-02-21 1993-08-17 United Microelectronics Corporation Self-aligned double density polysilicon lines for ROM and EPROM
US5324675A (en) 1992-03-31 1994-06-28 Kawasaki Steel Corporation Method of producing semiconductor devices of a MONOS type
US5293583A (en) * 1992-04-03 1994-03-08 K.C. Electronics Corporation Portable vehicular water heating tank having insulating jacket providing warming pockets for food packets
JPH05290584A (ja) 1992-04-08 1993-11-05 Nec Corp 半導体記憶装置
US5657332A (en) 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
JP2904645B2 (ja) 1992-05-28 1999-06-14 株式会社東芝 不揮発性半導体メモリ
US5496753A (en) 1992-05-29 1996-03-05 Citizen Watch, Co., Ltd. Method of fabricating a semiconductor nonvolatile storage device
DE69330219T2 (de) 1992-06-15 2001-08-30 Fujitsu Ltd Integrierte Halbleiterschaltung mit für einen Betrieb mit geringer Amplitude angepasster Eingangs/Ausgangs-Schnittstelle
JPH065823A (ja) 1992-06-19 1994-01-14 Toshiba Corp 不揮発性半導体記憶装置及びその使用方法
US5289412A (en) 1992-06-19 1994-02-22 Intel Corporation High-speed bias-stabilized current-mirror referencing circuit for non-volatile memories
US5315541A (en) 1992-07-24 1994-05-24 Sundisk Corporation Segmented column memory array
GB9217743D0 (en) 1992-08-19 1992-09-30 Philips Electronics Uk Ltd A semiconductor memory device
JP3036565B2 (ja) 1992-08-28 2000-04-24 日本電気株式会社 不揮発性半導体記憶装置の製造方法
US5450354A (en) 1992-08-31 1995-09-12 Nippon Steel Corporation Non-volatile semiconductor memory device detachable deterioration of memory cells
US5450341A (en) 1992-08-31 1995-09-12 Nippon Steel Corporation Non-volatile semiconductor memory device having memory cells, each for at least three different data writable thereinto selectively and a method of using the same
US5412601A (en) 1992-08-31 1995-05-02 Nippon Steel Corporation Non-volatile semiconductor memory device capable of storing multi-value data in each memory cell
US5412238A (en) 1992-09-08 1995-05-02 National Semiconductor Corporation Source-coupling, split-gate, virtual ground flash EEPROM array
US5280420A (en) 1992-10-02 1994-01-18 National Semiconductor Corporation Charge pump which operates on a low voltage power supply
US5579199A (en) 1992-11-26 1996-11-26 Sharp Kabushiki Kaisha Non-volatile memory device and a method for producing the same
US5377153A (en) 1992-11-30 1994-12-27 Sgs-Thomson Microelectronics, Inc. Virtual ground read only memory circuit
US5418743A (en) 1992-12-07 1995-05-23 Nippon Steel Corporation Method of writing into non-volatile semiconductor memory
US5319593A (en) 1992-12-21 1994-06-07 National Semiconductor Corp. Memory array with field oxide islands eliminated and method
JPH07114792A (ja) 1993-10-19 1995-05-02 Mitsubishi Electric Corp 半導体記憶装置
US5436481A (en) 1993-01-21 1995-07-25 Nippon Steel Corporation MOS-type semiconductor device and method of making the same
JP3695539B2 (ja) 1993-02-01 2005-09-14 ナショナル・セミコンダクター・コーポレイション 超高密度交互金属仮想接地ｒｏｍ、ならびにその読み出し方法及びその製造方法
US5424978A (en) 1993-03-15 1995-06-13 Nippon Steel Corporation Non-volatile semiconductor memory cell capable of storing more than two different data and method of using the same
ES2105149T3 (es) 1993-03-25 1997-10-16 Charlatte Sistema de regulacion de aire para un deposito hidroneumatico.
US5393701A (en) 1993-04-08 1995-02-28 United Microelectronics Corporation Layout design to eliminate process antenna effect
DE9305576U1 (ja) 1993-04-14 1993-07-08 Holzrichter, Dieter, Dr.Med., 2000 Hamburg, De
JP3317459B2 (ja) 1993-04-30 2002-08-26 ローム株式会社 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、この記憶装置の駆動方法、ならびにこの記憶素子の製造方法
US5335198A (en) 1993-05-06 1994-08-02 Advanced Micro Devices, Inc. Flash EEPROM array with high endurance
US5463586A (en) 1993-05-28 1995-10-31 Macronix International Co., Ltd. Erase and program verification circuit for non-volatile memory
JP3156447B2 (ja) 1993-06-17 2001-04-16 富士通株式会社 半導体集積回路
EP0631369A1 (en) 1993-06-21 1994-12-28 STMicroelectronics S.r.l. Voltage multiplier for high output current with a stabilized output voltage
US5350710A (en) 1993-06-24 1994-09-27 United Microelectronics Corporation Device for preventing antenna effect on circuit
US5400286A (en) 1993-08-17 1995-03-21 Catalyst Semiconductor Corp. Self-recovering erase scheme to enhance flash memory endurance
JP3463030B2 (ja) 1993-08-27 2003-11-05 株式会社東芝 不揮発性半導体記憶装置
US5563823A (en) 1993-08-31 1996-10-08 Macronix International Co., Ltd. Fast FLASH EPROM programming and pre-programming circuit design
JP3368002B2 (ja) * 1993-08-31 2003-01-20 三菱電機株式会社 半導体記憶装置
US5553030A (en) 1993-09-10 1996-09-03 Intel Corporation Method and apparatus for controlling the output voltage provided by a charge pump circuit
US5477499A (en) 1993-10-13 1995-12-19 Advanced Micro Devices, Inc. Memory architecture for a three volt flash EEPROM
US5828601A (en) 1993-12-01 1998-10-27 Advanced Micro Devices, Inc. Programmed reference
JP3076185B2 (ja) 1993-12-07 2000-08-14 日本電気株式会社 半導体メモリ装置及びその検査方法
US5440505A (en) 1994-01-21 1995-08-08 Intel Corporation Method and circuitry for storing discrete amounts of charge in a single memory element
FR2715782B1 (fr) 1994-01-31 1996-03-22 Sgs Thomson Microelectronics Bascule bistable non volatile programmable, à état initial prédéfini, notamment pour circuit de redondance de mémoire.
FR2715758B1 (fr) 1994-01-31 1996-03-22 Sgs Thomson Microelectronics Bascule bistable non volatile programmable par la source, notamment pour circuit de redondance de mémoire.
JP3397427B2 (ja) 1994-02-02 2003-04-14 株式会社東芝 半導体記憶装置
US6005423A (en) 1994-02-10 1999-12-21 Xilinx, Inc. Low current power-on reset circuit
US5418176A (en) 1994-02-17 1995-05-23 United Microelectronics Corporation Process for producing memory devices having narrow buried N+ lines
JP3584338B2 (ja) 1994-03-03 2004-11-04 ローム・ユーエスエー・インク 電気的に消去及びプログラム可能なデバイスの消去方法
US5436478A (en) 1994-03-16 1995-07-25 National Semiconductor Corporation Fast access AMG EPROM with segment select transistors which have an increased width
DE69424771T2 (de) 1994-03-22 2000-10-26 St Microelectronics Srl Anordnung zum Lesen einer Speicherzellenmatrix
US5467308A (en) 1994-04-05 1995-11-14 Motorola Inc. Cross-point eeprom memory array
US5530803A (en) 1994-04-14 1996-06-25 Advanced Micro Devices, Inc. Method and apparatus for programming memory devices
US5568085A (en) 1994-05-16 1996-10-22 Waferscale Integration Inc. Unit for stabilizing voltage on a capacitive node
TW241394B (en) 1994-05-26 1995-02-21 Aplus Integrated Circuits Inc Flat-cell ROM and decoder
US5523972A (en) 1994-06-02 1996-06-04 Intel Corporation Method and apparatus for verifying the programming of multi-level flash EEPROM memory
US5608679A (en) 1994-06-02 1997-03-04 Intel Corporation Fast internal reference cell trimming for flash EEPROM memory
JP3725911B2 (ja) 1994-06-02 2005-12-14 株式会社ルネサステクノロジ 半導体装置
EP0691729A3 (en) 1994-06-30 1996-08-14 Sgs Thomson Microelectronics Charge pump circuit with feedback control
EP0693781B1 (en) 1994-07-13 2002-10-02 United Microelectronics Corporation Grounding method for eliminating process antenna effect
EP0696050B1 (en) 1994-07-18 1998-10-14 STMicroelectronics S.r.l. EPROM and Flash-EEPROM non-volatile memory and method of manufacturing the same
US5508968A (en) 1994-08-12 1996-04-16 International Business Machines Corporation Dynamic random access memory persistent page implemented as processor register sets
US5822256A (en) 1994-09-06 1998-10-13 Intel Corporation Method and circuitry for usage of partially functional nonvolatile memory
JPH08181284A (ja) 1994-09-13 1996-07-12 Hewlett Packard Co <Hp> 保護素子およびその製造方法
US5583808A (en) 1994-09-16 1996-12-10 National Semiconductor Corporation EPROM array segmented for high performance and method for controlling same
JP3730272B2 (ja) 1994-09-17 2005-12-21 株式会社東芝 不揮発性半導体記憶装置
DE4434725C1 (de) 1994-09-28 1996-05-30 Siemens Ag Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung
US5619052A (en) 1994-09-29 1997-04-08 Macronix International Co., Ltd. Interpoly dielectric structure in EEPROM device
US5612642A (en) 1995-04-28 1997-03-18 Altera Corporation Power-on reset circuit with hysteresis
US5523251A (en) 1994-10-05 1996-06-04 United Microelectronics Corp. Method for fabricating a self aligned mask ROM
US5581252A (en) 1994-10-13 1996-12-03 Linear Technology Corporation Analog-to-digital conversion using comparator coupled capacitor digital-to-analog converters
US5694356A (en) 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
US5537358A (en) 1994-12-06 1996-07-16 National Semiconductor Corporation Flash memory having adaptive sensing and method
US5599727A (en) 1994-12-15 1997-02-04 Sharp Kabushiki Kaisha Method for producing a floating gate memory device including implanting ions through an oxidized portion of the silicon film from which the floating gate is formed
US5661060A (en) 1994-12-28 1997-08-26 National Semiconductor Corporation Method for forming field oxide regions
US5534804A (en) 1995-02-13 1996-07-09 Advanced Micro Devices, Inc. CMOS power-on reset circuit using hysteresis
CA2142644C (en) 1995-02-16 1996-11-26 Marc Etienne Bonneville Standby power circuit arrangement
DE19505293A1 (de) 1995-02-16 1996-08-22 Siemens Ag Mehrwertige Festwertspeicherzelle mit verbessertem Störabstand
US5801076A (en) 1995-02-21 1998-09-01 Advanced Micro Devices, Inc. Method of making non-volatile memory device having a floating gate with enhanced charge retention
US5518942A (en) 1995-02-22 1996-05-21 Alliance Semiconductor Corporation Method of making flash EPROM cell having improved erase characteristics by using a tilt angle implant
US6353554B1 (en) 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5666365A (en) 1995-03-16 1997-09-09 Bell Atlantic Network Services, Inc. Simulcast transmission of digital programs to shared antenna receiving systems
US5617357A (en) 1995-04-07 1997-04-01 Advanced Micro Devices, Inc. Flash EEPROM memory with improved discharge speed using substrate bias and method therefor
DE69524572T2 (de) 1995-04-28 2002-08-22 St Microelectronics Srl Leseverstärkerschaltung für Halbleiterspeicheranordnungen
KR100187656B1 (ko) 1995-05-16 1999-06-01 김주용 플래쉬 이이피롬 셀의 제조방법 및 그 프로그램 방법
US5795830A (en) 1995-06-06 1998-08-18 International Business Machines Corporation Reducing pitch with continuously adjustable line and space dimensions
US5656513A (en) 1995-06-07 1997-08-12 Advanced Micro Devices, Inc. Nonvolatile memory cell formed using self aligned source implant
JP3807744B2 (ja) 1995-06-07 2006-08-09 マクロニクス インターナショナル カンパニイ リミテッド 可変プログラムパルス高及びパルス幅によるページモードフラッシュメモリ用自動プログラミングアルゴリズム
DE69528971D1 (de) 1995-06-30 2003-01-09 St Microelectronics Srl Herstellungsverfahren eines Schaltkreises, der nichtflüchtige Speicherzellen und Randtransistoren von mindestens zwei unterschiedlichen Typen enthält, und entsprechender IC
US6034896A (en) 1995-07-03 2000-03-07 The University Of Toronto, Innovations Foundation Method of fabricating a fast programmable flash E2 PROM cell
KR970008496A (ko) 1995-07-04 1997-02-24 모리시다 요이치 Mis 반도체 장치와 그 제조방법 및 그 진단방법
EP0753859B1 (en) 1995-07-14 2000-01-26 STMicroelectronics S.r.l. Method for setting the threshold voltage of a reference memory cell
JP3424427B2 (ja) 1995-07-27 2003-07-07 ソニー株式会社 不揮発性半導体メモリ装置
US5631606A (en) 1995-08-01 1997-05-20 Information Storage Devices, Inc. Fully differential output CMOS power amplifier
US5835935A (en) 1995-09-13 1998-11-10 Lexar Media, Inc. Method of and architecture for controlling system data with automatic wear leveling in a semiconductor non-volatile mass storage memory
US5721781A (en) 1995-09-13 1998-02-24 Microsoft Corporation Authentication system and method for smart card transactions
US5789776A (en) * 1995-09-22 1998-08-04 Nvx Corporation Single poly memory cell and array
US5604804A (en) 1996-04-23 1997-02-18 Micali; Silvio Method for certifying public keys in a digital signature scheme
US5696929A (en) 1995-10-03 1997-12-09 Intel Corporation Flash EEPROM main memory in a computer system
US5815435A (en) 1995-10-10 1998-09-29 Information Storage Devices, Inc. Storage cell for analog recording and playback
AU7475196A (en) 1995-10-25 1997-05-15 Nvx Corporation Semiconductor non-volatile memory device having a nand cell structure
US5644531A (en) 1995-11-01 1997-07-01 Advanced Micro Devices, Inc. Program algorithm for low voltage single power supply flash memories
JPH09191111A (ja) 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100253868B1 (ko) 1995-11-13 2000-05-01 니시무로 타이죠 불휘발성 반도체기억장치
JP2982670B2 (ja) 1995-12-12 1999-11-29 日本電気株式会社 不揮発性半導体記憶装置および記憶方法
US5677869A (en) 1995-12-14 1997-10-14 Intel Corporation Programming flash memory using strict ordering of states
JP3251164B2 (ja) 1995-12-14 2002-01-28 シャープ株式会社 半導体装置及びその製造方法
US5633603A (en) 1995-12-26 1997-05-27 Hyundai Electronics Industries Co., Ltd. Data output buffer using pass transistors biased with a reference voltage and a precharged data input
KR100223747B1 (ko) 1995-12-28 1999-10-15 김영환 고속 저잡음 출력 버퍼
US5748534A (en) 1996-03-26 1998-05-05 Invox Technology Feedback loop for reading threshold voltage
US5777923A (en) 1996-06-17 1998-07-07 Aplus Integrated Circuits, Inc. Flash memory read/write controller
US5920503A (en) 1996-03-29 1999-07-06 Aplus Flash Technology, Inc. Flash memory with novel bitline decoder and sourceline latch
US5672959A (en) 1996-04-12 1997-09-30 Micro Linear Corporation Low drop-out voltage regulator having high ripple rejection and low power consumption
DE69630107D1 (de) 1996-04-15 2003-10-30 St Microelectronics Srl Mit einem EEPROM integrierter FLASH-EPROM
JP3200012B2 (ja) 1996-04-19 2001-08-20 株式会社東芝 記憶システム
US5712815A (en) 1996-04-22 1998-01-27 Advanced Micro Devices, Inc. Multiple bits per-cell flash EEPROM capable of concurrently programming and verifying memory cells and reference cells
US5663907A (en) 1996-04-25 1997-09-02 Bright Microelectronics, Inc. Switch driver circuit for providing small sector sizes for negative gate erase flash EEPROMS using a standard twin-well CMOS process
US5847441A (en) 1996-05-10 1998-12-08 Micron Technology, Inc. Semiconductor junction antifuse circuit
US5715193A (en) 1996-05-23 1998-02-03 Micron Quantum Devices, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
US6320782B1 (en) * 1996-06-10 2001-11-20 Kabushiki Kaisha Toshiba Semiconductor memory device and various systems mounting them
US5886927A (en) 1996-06-11 1999-03-23 Nkk Corporation Nonvolatile memory device with verify function
US5683925A (en) 1996-06-13 1997-11-04 Waferscale Integration Inc. Manufacturing method for ROM array with minimal band-to-band tunneling
EP0907954B1 (en) 1996-06-24 2000-06-07 Advanced Micro Devices, Inc. A method for a multiple bits-per-cell flash eeprom with page mode program and read
JP2882370B2 (ja) 1996-06-28 1999-04-12 日本電気株式会社 半導体記憶装置
US6156149A (en) 1997-05-07 2000-12-05 Applied Materials, Inc. In situ deposition of a dielectric oxide layer and anti-reflective coating
KR100265574B1 (ko) 1996-06-29 2000-09-15 김영환 반도체 메모리장치의 감지증폭기
US5793079A (en) 1996-07-22 1998-08-11 Catalyst Semiconductor, Inc. Single transistor non-volatile electrically alterable semiconductor memory device
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
JP2917924B2 (ja) 1996-07-30 1999-07-12 日本電気株式会社 不揮発性半導体記憶装置
WO1998006101A1 (de) 1996-08-01 1998-02-12 Siemens Aktiengesellschaft Verfahren zum betrieb einer speicherzellenanordnung
US6037627A (en) 1996-08-02 2000-03-14 Seiko Instruments Inc. MOS semiconductor device
US5787484A (en) 1996-08-08 1998-07-28 Micron Technology, Inc. System and method which compares data preread from memory cells to data to be written to the cells
US5717635A (en) 1996-08-27 1998-02-10 International Business Machines Corporation High density EEPROM for solid state file
JP3709246B2 (ja) 1996-08-27 2005-10-26 株式会社日立製作所 半導体集積回路
TW338165B (en) 1996-09-09 1998-08-11 Sony Co Ltd Semiconductor nand type flash memory with incremental step pulse programming
US5760634A (en) 1996-09-12 1998-06-02 United Microelectronics Corporation High speed, low noise output buffer
US5777919A (en) 1996-09-13 1998-07-07 Holtek Microelectronics, Inc. Select gate enhanced high density read-only-memory device
FR2753579B1 (fr) 1996-09-19 1998-10-30 Sgs Thomson Microelectronics Circuit electronique pourvu d'un dispositif de neutralisation
US5873113A (en) 1996-09-24 1999-02-16 Altera Corporation System and method for programming eprom cells using shorter duration pulse(s) in repeating the programming process of a particular cell
JP3930074B2 (ja) 1996-09-30 2007-06-13 株式会社ルネサステクノロジ 半導体集積回路及びデータ処理システム
US5808506A (en) 1996-10-01 1998-09-15 Information Storage Devices, Inc. MOS charge pump generation and regulation method and apparatus
US5812456A (en) 1996-10-01 1998-09-22 Microchip Technology Incorporated Switched ground read for EPROM memory array
DE69619112D1 (de) 1996-10-11 2002-03-21 St Microelectronics Srl Verbesserte positive Ladungspumpe
US6078518A (en) 1998-02-25 2000-06-20 Micron Technology, Inc. Apparatus and method for reading state of multistate non-volatile memory cells
US5764568A (en) 1996-10-24 1998-06-09 Micron Quantum Devices, Inc. Method for performing analog over-program and under-program detection for a multistate memory cell
US5768186A (en) * 1996-10-25 1998-06-16 Ma; Yueh Yale High density single poly metal-gate non-volatile memory cell
JPH10133754A (ja) 1996-10-28 1998-05-22 Fujitsu Ltd レギュレータ回路及び半導体集積回路装置
US5886561A (en) 1996-11-18 1999-03-23 Waferscale Integration, Inc. Backup battery switch
US5717632A (en) 1996-11-27 1998-02-10 Advanced Micro Devices, Inc. Apparatus and method for multiple-level storage in non-volatile memories
US5774395A (en) 1996-11-27 1998-06-30 Advanced Micro Devices, Inc. Electrically erasable reference cell for accurately determining threshold voltage of a non-volatile memory at a plurality of threshold voltage levels
TW367503B (en) 1996-11-29 1999-08-21 Sanyo Electric Co Non-volatile semiconductor device
TW318283B (en) 1996-12-09 1997-10-21 United Microelectronics Corp Multi-level read only memory structure and manufacturing method thereof
US6418506B1 (en) 1996-12-31 2002-07-09 Intel Corporation Integrated circuit memory and method for transferring data using a volatile memory to buffer data for a nonvolatile memory array
DE69733603D1 (de) 1997-01-23 2005-07-28 St Microelectronics Srl NMOS, negative Ladungspumpe
US6130574A (en) 1997-01-24 2000-10-10 Siemens Aktiengesellschaft Circuit configuration for producing negative voltages, charge pump having at least two circuit configurations and method of operating a charge pump
TW347581B (en) 1997-02-05 1998-12-11 United Microelectronics Corp Process for fabricating read-only memory cells
US5872848A (en) 1997-02-18 1999-02-16 Arcanvs Method and apparatus for witnessed authentication of electronic documents
IT1289933B1 (it) 1997-02-20 1998-10-19 Sgs Thomson Microelectronics Dispositivo di memoria con matrice di celle di memoria in triplo well e relativo procedimento di fabbricazione
JP3532725B2 (ja) 1997-02-27 2004-05-31 株式会社東芝 半導体集積回路
US6107862A (en) 1997-02-28 2000-08-22 Seiko Instruments Inc. Charge pump circuit
US5870335A (en) 1997-03-06 1999-02-09 Agate Semiconductor, Inc. Precision programming of nonvolatile memory cells
US6028324A (en) 1997-03-07 2000-02-22 Taiwan Semiconductor Manufacturing Company Test structures for monitoring gate oxide defect densities and the plasma antenna effect
JPH10261292A (ja) 1997-03-18 1998-09-29 Nec Corp 不揮発性半導体記憶装置の消去方法
US6190966B1 (en) 1997-03-25 2001-02-20 Vantis Corporation Process for fabricating semiconductor memory device with high data retention including silicon nitride etch stop layer formed at high temperature with low hydrogen ion concentration
JP3920415B2 (ja) 1997-03-31 2007-05-30 三洋電機株式会社 不揮発性半導体メモリ装置
JP4253052B2 (ja) 1997-04-08 2009-04-08 株式会社東芝 半導体装置
US6252799B1 (en) 1997-04-11 2001-06-26 Programmable Silicon Solutions Device with embedded flash and EEPROM memories
TW381325B (en) 1997-04-15 2000-02-01 United Microelectronics Corp Three dimensional high density deep trench ROM and the manufacturing method thereof
US5880620A (en) 1997-04-22 1999-03-09 Xilinx, Inc. Pass gate circuit with body bias control
US5966603A (en) 1997-06-11 1999-10-12 Saifun Semiconductors Ltd. NROM fabrication method with a periphery portion
US6297096B1 (en) 1997-06-11 2001-10-02 Saifun Semiconductors Ltd. NROM fabrication method
US5805500A (en) 1997-06-18 1998-09-08 Sgs-Thomson Microelectronics S.R.L. Circuit and method for generating a read reference signal for nonvolatile memory cells
JP3189740B2 (ja) 1997-06-20 2001-07-16 日本電気株式会社 不揮発性半導体メモリのデータ修復方法
US6335990B1 (en) 1997-07-03 2002-01-01 Cisco Technology, Inc. System and method for spatial temporal-filtering for improving compressed digital video
JP3039458B2 (ja) 1997-07-07 2000-05-08 日本電気株式会社 不揮発性半導体メモリ
US6072209A (en) 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
JP3765163B2 (ja) 1997-07-14 2006-04-12 ソニー株式会社 レベルシフト回路
US6031263A (en) 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6000006A (en) 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
US6064251A (en) 1997-08-27 2000-05-16 Integrated Silicon Solution, Inc. System and method for a low voltage charge pump with large output voltage range
JP3951443B2 (ja) 1997-09-02 2007-08-01 ソニー株式会社 不揮発性半導体記憶装置及びその書き込み方法
US5926409A (en) 1997-09-05 1999-07-20 Information Storage Devices, Inc. Method and apparatus for an adaptive ramp amplitude controller in nonvolatile memory application
US5825683A (en) 1997-10-29 1998-10-20 Utron Technology Inc. Folded read-only memory
JP3322828B2 (ja) 1997-10-31 2002-09-09 シャープ株式会社 半導体記憶装置
US6118207A (en) 1997-11-12 2000-09-12 Deka Products Limited Partnership Piezo-electric actuator operable in an electrolytic fluid
US5963412A (en) 1997-11-13 1999-10-05 Advanced Micro Devices, Inc. Process induced charging damage control device
US5940332A (en) 1997-11-13 1999-08-17 Stmicroelectronics, Inc. Programmed memory with improved speed and power consumption
US5867429A (en) 1997-11-19 1999-02-02 Sandisk Corporation High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates
US6281545B1 (en) 1997-11-20 2001-08-28 Taiwan Semiconductor Manufacturing Company Multi-level, split-gate, flash memory cell
IT1296486B1 (it) 1997-11-21 1999-06-25 Ses Thomson Microelectronics S Regolatore di tensione per circuiti di memoria a singola tensione di alimentazione, in particolare per memorie di tipo flash.
JP3599541B2 (ja) 1997-11-27 2004-12-08 シャープ株式会社 不揮発性半導体記憶装置
US6236079B1 (en) * 1997-12-02 2001-05-22 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device having a trench capacitor
US6633496B2 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Symmetric architecture for memory cells having widely spread metal bit lines
US5949728A (en) 1997-12-12 1999-09-07 Scenix Semiconductor, Inc. High speed, noise immune, single ended sensing scheme for non-volatile memories
US6633499B1 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Method for reducing voltage drops in symmetric array architectures
US5963465A (en) 1997-12-12 1999-10-05 Saifun Semiconductors, Ltd. Symmetric segmented memory array architecture
DE69839959D1 (de) 1997-12-19 2008-10-16 Texas Instruments Inc Vorspannungsstrommessschaltung für Mikrofon
US6020241A (en) 1997-12-22 2000-02-01 Taiwan Semiconductor Manufacturing Company Post metal code engineering for a ROM
US6034433A (en) 1997-12-23 2000-03-07 Intel Corporation Interconnect structure for protecting a transistor gate from charge damage
KR100327421B1 (ko) 1997-12-31 2002-07-27 주식회사 하이닉스반도체 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법
US6306653B1 (en) 1998-01-20 2001-10-23 Codon Diagnostics, Llc Detection and treatment of breast disease
US6195196B1 (en) 1998-03-13 2001-02-27 Fuji Photo Film Co., Ltd. Array-type exposing device and flat type display incorporating light modulator and driving method thereof
US5946258A (en) 1998-03-16 1999-08-31 Intel Corporation Pump supply self regulation for flash memory cell pair reference circuit
US6064226A (en) 1998-03-17 2000-05-16 Vanguard International Semiconductor Corporation Multiple input/output level interface input receiver
JP3580693B2 (ja) 1998-03-19 2004-10-27 シャープ株式会社 チャージ・ポンプ回路
KR100623144B1 (ko) 1998-03-24 2006-09-12 인피니언 테크놀로지스 아게 메모리 셀 장치 및 그 제조 방법
KR100339024B1 (ko) 1998-03-28 2002-09-18 주식회사 하이닉스반도체 플래쉬메모리장치의센스앰프회로
US6243289B1 (en) 1998-04-08 2001-06-05 Micron Technology Inc. Dual floating gate programmable read only memory cell structure and method for its fabrication and operation
JP3346274B2 (ja) 1998-04-27 2002-11-18 日本電気株式会社 不揮発性半導体記憶装置
FR2778012B1 (fr) 1998-04-28 2001-09-28 Sgs Thomson Microelectronics Dispositif et procede de lecture de cellules de memoire eeprom
US6344959B1 (en) 1998-05-01 2002-02-05 Unitrode Corporation Method for sensing the output voltage of a charge pump circuit without applying a load to the output stage
US6030871A (en) 1998-05-05 2000-02-29 Saifun Semiconductors Ltd. Process for producing two bit ROM cell utilizing angled implant
US6188211B1 (en) 1998-05-13 2001-02-13 Texas Instruments Incorporated Current-efficient low-drop-out voltage regulator with improved load regulation and frequency response
US6348711B1 (en) 1998-05-20 2002-02-19 Saifun Semiconductors Ltd. NROM cell with self-aligned programming and erasure areas
US6215148B1 (en) 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
US6063666A (en) 1998-06-16 2000-05-16 Advanced Micro Devices, Inc. RTCVD oxide and N2 O anneal for top oxide of ONO film
US6034403A (en) 1998-06-25 2000-03-07 Acer Semiconductor Manufacturing, Inc. High density flat cell mask ROM
US6094095A (en) 1998-06-29 2000-07-25 Cypress Semiconductor Corp. Efficient pump for generating voltages above and/or below operating voltages
US6118147A (en) 1998-07-07 2000-09-12 Advanced Micro Devices, Inc. Double density non-volatile memory cells
TW379399B (en) 1998-07-08 2000-01-11 United Microelectronics Corp Structure for monitoring antenna effect
JP3999900B2 (ja) 1998-09-10 2007-10-31 株式会社東芝 不揮発性半導体メモリ
DE69828966D1 (de) 1998-09-15 2005-03-17 St Microelectronics Srl Verfahren zum Schutz des Inhalts nichtflüchtiger Speicherzellen
US6285246B1 (en) 1998-09-15 2001-09-04 California Micro Devices, Inc. Low drop-out regulator capable of functioning in linear and saturated regions of output driver
JP3456904B2 (ja) 1998-09-16 2003-10-14 松下電器産業株式会社 突入電流抑制手段を備えた電源回路、およびこの電源回路を備えた集積回路
US5991202A (en) 1998-09-24 1999-11-23 Advanced Micro Devices, Inc. Method for reducing program disturb during self-boosting in a NAND flash memory
US6381166B1 (en) * 1998-09-28 2002-04-30 Texas Instruments Incorporated Semiconductor memory device having variable pitch array
US6205059B1 (en) 1998-10-05 2001-03-20 Advanced Micro Devices Method for erasing flash electrically erasable programmable read-only memory (EEPROM)
US6219290B1 (en) 1998-10-14 2001-04-17 Macronix International Co., Ltd. Memory cell sense amplifier
US6044019A (en) 1998-10-23 2000-03-28 Sandisk Corporation Non-volatile memory with improved sensing and method therefor
AU1729100A (en) 1998-11-17 2000-06-05 Lexar Media, Inc. Method and apparatus for memory control circuit
JP3554497B2 (ja) 1998-12-08 2004-08-18 シャープ株式会社 チャージポンプ回路
US6214666B1 (en) 1998-12-18 2001-04-10 Vantis Corporation Method of forming a non-volatile memory device
US6282145B1 (en) 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
US6215697B1 (en) 1999-01-14 2001-04-10 Macronix International Co., Ltd. Multi-level memory cell device and method for self-converged programming
US6233180B1 (en) 1999-02-04 2001-05-15 Saifun Semiconductors Ltd. Device for determining the validity of word line conditions and for delaying data sensing operation
US6134156A (en) 1999-02-04 2000-10-17 Saifun Semiconductors Ltd. Method for initiating a retrieval procedure in virtual ground arrays
US6128226A (en) 1999-02-04 2000-10-03 Saifun Semiconductors Ltd. Method and apparatus for operating with a close to ground signal
US6256231B1 (en) 1999-02-04 2001-07-03 Tower Semiconductor Ltd. EEPROM array using 2-bit non-volatile memory cells and method of implementing same
US6108240A (en) 1999-02-04 2000-08-22 Tower Semiconductor Ltd. Implementation of EEPROM using intermediate gate voltage to avoid disturb conditions
US6181597B1 (en) 1999-02-04 2001-01-30 Tower Semiconductor Ltd. EEPROM array using 2-bit non-volatile memory cells with serial read operations
US6346442B1 (en) 1999-02-04 2002-02-12 Tower Semiconductor Ltd. Methods for fabricating a semiconductor chip having CMOS devices and a fieldless array
US6157570A (en) 1999-02-04 2000-12-05 Tower Semiconductor Ltd. Program/erase endurance of EEPROM memory cells
US6133095A (en) 1999-02-04 2000-10-17 Saifun Semiconductors Ltd. Method for creating diffusion areas for sources and drains without an etch step
US6147904A (en) 1999-02-04 2000-11-14 Tower Semiconductor Ltd. Redundancy method and structure for 2-bit non-volatile memory cells
US6081456A (en) 1999-02-04 2000-06-27 Tower Semiconductor Ltd. Bit line control circuit for a memory array using 2-bit non-volatile memory cells
US6075724A (en) 1999-02-22 2000-06-13 Vantis Corporation Method for sorting semiconductor devices having a plurality of non-volatile memory cells
US6044022A (en) 1999-02-26 2000-03-28 Tower Semiconductor Ltd. Programmable configuration for EEPROMS including 2-bit non-volatile memory cell arrays
JP3580719B2 (ja) * 1999-03-03 2004-10-27 株式会社東芝 半導体記憶装置及びその製造方法
JP2002539611A (ja) 1999-03-09 2002-11-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 不揮発性メモリを有する半導体装置
US6208557B1 (en) 1999-05-21 2001-03-27 National Semiconductor Corporation EPROM and flash memory cells with source-side injection and a gate dielectric that traps hot electrons during programming
US6084794A (en) 1999-05-28 2000-07-04 Winbond Electronics Corp. High speed flat-cell mask ROM structure with select lines
US6154081A (en) 1999-06-15 2000-11-28 Delphi Technologies, Inc. Load circuit having extended reverse voltage protection
US6337502B1 (en) 1999-06-18 2002-01-08 Saifun Semicinductors Ltd. Method and circuit for minimizing the charging effect during manufacture of semiconductor devices
KR100328359B1 (ko) 1999-06-22 2002-03-13 윤종용 기판 전압 바운싱을 최소화할 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
US6218695B1 (en) 1999-06-28 2001-04-17 Tower Semiconductor Ltd. Area efficient column select circuitry for 2-bit non-volatile memory cells
US6108241A (en) 1999-07-01 2000-08-22 Micron Technology, Inc. Leakage detection in flash memory cell
JP4012341B2 (ja) * 1999-07-14 2007-11-21 株式会社ルネサステクノロジ 半導体集積回路装置
DE69911591D1 (de) 1999-07-22 2003-10-30 St Microelectronics Srl Leseschaltung für einen nichtflüchtigen Speicher
US6469935B2 (en) 1999-08-05 2002-10-22 Halo Lsi Design & Device Technology, Inc. Array architecture nonvolatile memory and its operation methods
JP2001051730A (ja) 1999-08-05 2001-02-23 Fujitsu Ltd スイッチ回路及びシリーズレギュレータ
JP3912937B2 (ja) 1999-08-10 2007-05-09 スパンション インク 非導電性のチャージトラップゲートを利用した多ビット不揮発性メモリ
US6122198A (en) 1999-08-13 2000-09-19 Advanced Micro Devices, Inc. Bit by bit APDE verify for flash memory applications
US6353356B1 (en) 1999-08-30 2002-03-05 Micron Technology, Inc. High voltage charge pump circuits
JP4091221B2 (ja) 1999-09-10 2008-05-28 株式会社東芝 不揮発性半導体記憶装置
JP3348432B2 (ja) 1999-09-14 2002-11-20 日本電気株式会社 半導体装置および半導体記憶装置
US6525371B2 (en) * 1999-09-22 2003-02-25 International Business Machines Corporation Self-aligned non-volatile random access memory cell and process to make the same
US6297974B1 (en) 1999-09-27 2001-10-02 Intel Corporation Method and apparatus for reducing stress across capacitors used in integrated circuits
US6181605B1 (en) 1999-10-06 2001-01-30 Advanced Micro Devices, Inc. Global erase/program verification apparatus and method
US6147906A (en) 1999-10-14 2000-11-14 Advanced Micro Devices, Inc. Method and system for saving overhead program time in a memory device
JP3829161B2 (ja) 1999-10-14 2006-10-04 スパンション インク 多ビット情報を記録する不揮発性メモリ回路
US6331950B1 (en) 1999-10-19 2001-12-18 Fujitsu Limited Write protect input implementation for a simultaneous operation flash memory device
US6297143B1 (en) 1999-10-25 2001-10-02 Advanced Micro Devices, Inc. Process for forming a bit-line in a MONOS device
US6458677B1 (en) 1999-10-25 2002-10-01 Advanced Micro Devices, Inc. Process for fabricating an ONO structure
US6175523B1 (en) 1999-10-25 2001-01-16 Advanced Micro Devices, Inc Precharging mechanism and method for NAND-based flash memory devices
US6265268B1 (en) 1999-10-25 2001-07-24 Advanced Micro Devices, Inc. High temperature oxide deposition process for fabricating an ONO floating-gate electrode in a two bit EEPROM device
US6429063B1 (en) 1999-10-26 2002-08-06 Saifun Semiconductors Ltd. NROM cell with generally decoupled primary and secondary injection
IT1308856B1 (it) 1999-10-29 2002-01-11 St Microelectronics Srl Circuito di lettura per una memoria non volatile.
US6436766B1 (en) 1999-10-29 2002-08-20 Advanced Micro Devices, Inc. Process for fabricating high density memory cells using a polysilicon hard mask
JP2001143487A (ja) 1999-11-15 2001-05-25 Nec Corp 半導体記憶装置
US6272047B1 (en) 1999-12-17 2001-08-07 Micron Technology, Inc. Flash memory cell
WO2001046768A1 (en) 1999-12-21 2001-06-28 Koninklijke Philips Electronics N.V. Voltage regulator provided with a current limiter
US6828638B2 (en) 1999-12-22 2004-12-07 Intel Corporation Decoupling capacitors for thin gate oxides
JP4360736B2 (ja) 2000-01-27 2009-11-11 株式会社ルネサステクノロジ 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ消去方法
US6222768B1 (en) 2000-01-28 2001-04-24 Advanced Micro Devices, Inc. Auto adjusting window placement scheme for an NROM virtual ground array
US6201737B1 (en) 2000-01-28 2001-03-13 Advanced Micro Devices, Inc. Apparatus and method to characterize the threshold distribution in an NROM virtual ground array
US6185143B1 (en) 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
US6261904B1 (en) 2000-02-10 2001-07-17 Advanced Micro Devices, Inc. Dual bit isolation scheme for flash devices
TW476179B (en) 2000-02-11 2002-02-11 Winbond Electronics Corp Charge pump circuit applied in low supply voltage
US6410388B1 (en) 2000-02-15 2002-06-25 Advanced Micro Devices, Inc. Process for optimizing pocket implant profile by RTA implant annealing for a non-volatile semiconductor device
US6215702B1 (en) 2000-02-16 2001-04-10 Advanced Micro Devices, Inc. Method of maintaining constant erasing speeds for non-volatile memory cells
US6266281B1 (en) 2000-02-16 2001-07-24 Advanced Micro Devices, Inc. Method of erasing non-volatile memory cells
US6438031B1 (en) 2000-02-16 2002-08-20 Advanced Micro Devices, Inc. Method of programming a non-volatile memory cell using a substrate bias
US6205055B1 (en) 2000-02-25 2001-03-20 Advanced Micro Devices, Inc. Dynamic memory cell programming voltage
US6343033B1 (en) 2000-02-25 2002-01-29 Advanced Micro Devices, Inc. Variable pulse width memory programming
JP4730999B2 (ja) 2000-03-10 2011-07-20 スパンション エルエルシー 不揮発性メモリの製造方法
US6205056B1 (en) 2000-03-14 2001-03-20 Advanced Micro Devices, Inc. Automated reference cell trimming verify
US6240040B1 (en) 2000-03-15 2001-05-29 Advanced Micro Devices, Inc. Multiple bank simultaneous operation for a flash memory
US6458656B1 (en) 2000-03-16 2002-10-01 Advanced Micro Devices, Inc. Process for creating a flash memory cell using a photoresist flow operation
DE10017920A1 (de) 2000-04-11 2001-10-25 Infineon Technologies Ag Ladungspumpenanordnung
JP2001297316A (ja) 2000-04-14 2001-10-26 Mitsubishi Electric Corp メモリカード及びその制御方法
US6928001B2 (en) 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
US6396741B1 (en) 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
US6490204B2 (en) 2000-05-04 2002-12-03 Saifun Semiconductors Ltd. Programming and erasing methods for a reference cell of an NROM array
JP4002712B2 (ja) 2000-05-15 2007-11-07 スパンション エルエルシー 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法
US6538270B1 (en) 2000-05-16 2003-03-25 Advanced Micro Devices, Inc. Staggered bitline strapping of a non-volatile memory cell
US6275414B1 (en) 2000-05-16 2001-08-14 Advanced Micro Devices, Inc. Uniform bitline strapping of a non-volatile memory cell
US6593606B1 (en) 2000-05-16 2003-07-15 Advanced Micro Devices, Inc. Staggered bitline strapping of a non-volatile memory cell
US6417081B1 (en) 2000-05-16 2002-07-09 Advanced Micro Devices, Inc. Process for reduction of capacitance of a bitline for a non-volatile memory cell
JP2001357686A (ja) 2000-06-13 2001-12-26 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP3653449B2 (ja) 2000-06-15 2005-05-25 シャープ株式会社 不揮発性半導体記憶装置
US6348374B1 (en) * 2000-06-19 2002-02-19 International Business Machines Process for 4F2 STC cell having vertical MOSFET and buried-bitline conductor structure
US6618290B1 (en) 2000-06-23 2003-09-09 Advanced Micro Devices, Inc. Method of programming a non-volatile memory cell using a baking process
US6292394B1 (en) 2000-06-29 2001-09-18 Saifun Semiconductors Ltd. Method for programming of a semiconductor memory cell
US6519182B1 (en) 2000-07-10 2003-02-11 Advanced Micro Devices, Inc. Using hot carrier injection to control over-programming in a non-volatile memory cell having an oxide-nitride-oxide (ONO) structure
JP4707803B2 (ja) 2000-07-10 2011-06-22 エルピーダメモリ株式会社 エラーレート判定方法と半導体集積回路装置
TW503528B (en) 2000-07-12 2002-09-21 Koninkl Philips Electronics Nv Semiconductor device
JP2002050705A (ja) 2000-08-01 2002-02-15 Fujitsu Ltd 半導体記憶装置及びその製造方法
KR100597060B1 (ko) 2000-08-03 2006-07-06 후지쯔 가부시끼가이샤 비휘발성 반도체 기억 장치 및 데이터 판독 방법
EP2988331B1 (en) 2000-08-14 2019-01-09 SanDisk Technologies LLC Semiconductor memory device
US6562683B1 (en) 2000-08-31 2003-05-13 Advanced Micro Devices, Inc. Bit-line oxidation by removing ONO oxide prior to bit-line implant
US6246555B1 (en) 2000-09-06 2001-06-12 Prominenet Communications Inc. Transient current and voltage protection of a voltage regulator
US6356469B1 (en) 2000-09-14 2002-03-12 Fairchild Semiconductor Corporation Low voltage charge pump employing optimized clock amplitudes
US6356062B1 (en) 2000-09-27 2002-03-12 Intel Corporation Degenerative load temperature correction for charge pumps
US6583479B1 (en) 2000-10-16 2003-06-24 Advanced Micro Devices, Inc. Sidewall NROM and method of manufacture thereof for non-volatile memory cells
US6537881B1 (en) 2000-10-16 2003-03-25 Advanced Micro Devices, Inc. Process for fabricating a non-volatile memory device
JP4051175B2 (ja) 2000-11-17 2008-02-20 スパンション エルエルシー 不揮発性半導体メモリ装置および製造方法
US6465306B1 (en) 2000-11-28 2002-10-15 Advanced Micro Devices, Inc. Simultaneous formation of charge storage and bitline to wordline isolation
US6433624B1 (en) 2000-11-30 2002-08-13 Intel Corporation Threshold voltage generation circuit
JP2002184190A (ja) 2000-12-11 2002-06-28 Toshiba Corp 不揮発性半導体記憶装置
EP1217744B1 (en) 2000-12-21 2004-03-24 STMicroelectronics S.r.l. An output buffer with constant switching current
WO2002050843A1 (fr) 2000-12-21 2002-06-27 Fujitsu Limited Memoire a semi-conducteurs non volatile et procede d'effacement
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
JP3846293B2 (ja) 2000-12-28 2006-11-15 日本電気株式会社 帰還型増幅回路及び駆動回路
US6452438B1 (en) 2000-12-28 2002-09-17 Intel Corporation Triple well no body effect negative charge pump
JP2002216496A (ja) 2001-01-16 2002-08-02 Umc Japan 半導体メモリ装置
US6449190B1 (en) 2001-01-17 2002-09-10 Advanced Micro Devices, Inc. Adaptive reference cells for a memory device
US6614692B2 (en) 2001-01-18 2003-09-02 Saifun Semiconductors Ltd. EEPROM array and method for operation thereof
JP2002216488A (ja) 2001-01-18 2002-08-02 Iwate Toshiba Electronics Co Ltd 半導体記憶装置
US6445030B1 (en) 2001-01-30 2002-09-03 Advanced Micro Devices, Inc. Flash memory erase speed by fluorine implant or fluorination
US6567303B1 (en) 2001-01-31 2003-05-20 Advanced Micro Devices, Inc. Charge injection
JP3930256B2 (ja) 2001-02-07 2007-06-13 スパンション エルエルシー 半導体装置及びその製造方法
US6348381B1 (en) 2001-02-21 2002-02-19 Macronix International Co., Ltd. Method for forming a nonvolatile memory with optimum bias condition
US6738289B2 (en) 2001-02-26 2004-05-18 Sandisk Corporation Non-volatile memory with improved programming and method therefor
JP4467815B2 (ja) 2001-02-26 2010-05-26 富士通マイクロエレクトロニクス株式会社 不揮発性半導体メモリの読み出し動作方法および不揮発性半導体メモリ
US6456533B1 (en) 2001-02-28 2002-09-24 Advanced Micro Devices, Inc. Higher program VT and faster programming rates based on improved erase methods
US6442074B1 (en) 2001-02-28 2002-08-27 Advanced Micro Devices, Inc. Tailored erase method using higher program VT and higher negative gate erase
US6307784B1 (en) 2001-02-28 2001-10-23 Advanced Micro Devices Negative gate erase
US6528390B2 (en) 2001-03-02 2003-03-04 Advanced Micro Devices, Inc. Process for fabricating a non-volatile memory device
DE10110150A1 (de) 2001-03-02 2002-09-19 Infineon Technologies Ag Verfahren zum Herstellen von metallischen Bitleitungen für Speicherzellenarrays, Verfahren zum Herstellen von Speicherzellenarrays und Speicherzellenarray
US6426898B1 (en) 2001-03-05 2002-07-30 Micron Technology, Inc. Method of reducing trapped holes induced by erase operations in the tunnel oxide of flash memory cells
US6351415B1 (en) 2001-03-28 2002-02-26 Tower Semiconductor Ltd. Symmetrical non-volatile memory array architecture without neighbor effect
JP2002299473A (ja) 2001-03-29 2002-10-11 Fujitsu Ltd 半導体記憶装置及びその駆動方法
US6577514B2 (en) 2001-04-05 2003-06-10 Saifun Semiconductors Ltd. Charge pump with constant boosted output voltage
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6665769B2 (en) 2001-04-05 2003-12-16 Saifun Semiconductors Ltd. Method and apparatus for dynamically masking an N-bit memory array having individually programmable cells
US6535434B2 (en) 2001-04-05 2003-03-18 Saifun Semiconductors Ltd. Architecture and scheme for a non-strobed read sequence
US6677805B2 (en) 2001-04-05 2004-01-13 Saifun Semiconductors Ltd. Charge pump stage with body effect minimization
US20020145465A1 (en) 2001-04-05 2002-10-10 Joseph Shor Efficient charge pump apparatus and method for operating the same
US6493266B1 (en) 2001-04-09 2002-12-10 Advanced Micro Devices, Inc. Soft program and soft program verify of the core cells in flash memory array
DE60139670D1 (de) 2001-04-10 2009-10-08 St Microelectronics Srl Verfahren zur Programmierung nichtflüchtiger Speicherzellen mit Programmier- und Prüfalgorithmus unter Verwendung treppenförmiger Spannungsimpulse mit variablem Stufenabstand
JP2002319287A (ja) 2001-04-20 2002-10-31 Fujitsu Ltd 不揮発性半導体メモリ
US6455896B1 (en) 2001-04-25 2002-09-24 Macronix International Co., Ltd. Protection circuit for a memory array
US6636440B2 (en) 2001-04-25 2003-10-21 Saifun Semiconductors Ltd. Method for operation of an EEPROM array, including refresh thereof
TW508590B (en) 2001-05-09 2002-11-01 Macronix Int Co Ltd Operating method of flash memory with symmetrical dual channel
US6522585B2 (en) 2001-05-25 2003-02-18 Sandisk Corporation Dual-cell soft programming for virtual-ground memory arrays
US6617179B1 (en) 2001-06-05 2003-09-09 Advanced Micro Devices, Inc. Method and system for qualifying an ONO layer in a semiconductor device
EP1265252A1 (en) 2001-06-05 2002-12-11 STMicroelectronics S.r.l. A method for sector erasure and sector erase verification in a non-voltaile FLASH EEPROM
US6449188B1 (en) 2001-06-19 2002-09-10 Advanced Micro Devices, Inc. Low column leakage nor flash array-double cell implementation
US6574139B2 (en) 2001-06-20 2003-06-03 Fujitsu Limited Method and device for reading dual bit memory cells using multiple reference cells with two side read
US6662274B2 (en) 2001-06-20 2003-12-09 Intel Corporation Method for using cache prefetch feature to improve garbage collection algorithm
DE10129958B4 (de) 2001-06-21 2006-07-13 Infineon Technologies Ag Speicherzellenanordnung und Herstellungsverfahren
US6512701B1 (en) 2001-06-21 2003-01-28 Advanced Micro Devices, Inc. Erase method for dual bit virtual ground flash
JP3815717B2 (ja) * 2001-06-26 2006-08-30 シャープ株式会社 半導体集積回路
US6436768B1 (en) 2001-06-27 2002-08-20 Advanced Micro Devices, Inc. Source drain implant during ONO formation for improved isolation of SONOS devices
KR100390959B1 (ko) 2001-06-29 2003-07-12 주식회사 하이닉스반도체 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드방법
US6462387B1 (en) 2001-06-29 2002-10-08 Chinatech Corporation High density read only memory
JP4859294B2 (ja) 2001-07-10 2012-01-25 富士通セミコンダクター株式会社 不揮発性半導体記憶装置
US6654296B2 (en) 2001-07-23 2003-11-25 Samsung Electronics Co., Ltd. Devices, circuits and methods for dual voltage generation using single charge pump
US6643178B2 (en) 2001-07-31 2003-11-04 Fujitsu Limited System for source side sensing
US6762092B2 (en) 2001-08-08 2004-07-13 Sandisk Corporation Scalable self-aligned dual floating gate memory cell array and methods of forming the array
US6525969B1 (en) 2001-08-10 2003-02-25 Advanced Micro Devices, Inc. Decoder apparatus and methods for pre-charging bit lines
US6469929B1 (en) 2001-08-21 2002-10-22 Tower Semiconductor Ltd. Structure and method for high speed sensing of memory arrays
US6456528B1 (en) 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US6440797B1 (en) 2001-09-28 2002-08-27 Advanced Micro Devices, Inc. Nitride barrier layer for protection of ONO structure from top oxide loss in a fabrication of SONOS flash memory
US6566194B1 (en) 2001-10-01 2003-05-20 Advanced Micro Devices, Inc. Salicided gate for virtual ground arrays
US6645801B1 (en) 2001-10-01 2003-11-11 Advanced Micro Devices, Inc. Salicided gate for virtual ground arrays
US6630384B1 (en) 2001-10-05 2003-10-07 Advanced Micro Devices, Inc. Method of fabricating double densed core gates in sonos flash memory
US6510082B1 (en) 2001-10-23 2003-01-21 Advanced Micro Devices, Inc. Drain side sensing scheme for virtual ground flash EPROM array with adjacent bit charge and hold
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
US6791396B2 (en) 2001-10-24 2004-09-14 Saifun Semiconductors Ltd. Stack element circuit
TW506123B (en) 2001-10-24 2002-10-11 Macronix Int Co Ltd Multi-level NROM memory cell and its operating method
US6653190B1 (en) 2001-12-15 2003-11-25 Advanced Micro Devices, Inc. Flash memory with controlled wordline width
US6967872B2 (en) 2001-12-18 2005-11-22 Sandisk Corporation Method and system for programming and inhibiting multi-level, non-volatile memory cells
US6535020B1 (en) 2001-12-18 2003-03-18 Sun Microsystems, Inc. Output buffer with compensated slew rate and delay control
US6885585B2 (en) 2001-12-20 2005-04-26 Saifun Semiconductors Ltd. NROM NOR array
US6639271B1 (en) 2001-12-20 2003-10-28 Advanced Micro Devices, Inc. Fully isolated dielectric memory cell structure for a dual bit nitride storage device and process for making same
DE10164415A1 (de) 2001-12-29 2003-07-17 Philips Intellectual Property Verfahren und Anordnung zur Programmierung und Verifizierung von EEPROM-Pages sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
US6674138B1 (en) 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices
US6529412B1 (en) 2002-01-16 2003-03-04 Advanced Micro Devices, Inc. Source side sensing scheme for virtual ground read of flash eprom array with adjacent bit precharge
US20030134476A1 (en) 2002-01-17 2003-07-17 Yakov Roizin Oxide-nitride-oxide structure
JP2003224213A (ja) 2002-01-30 2003-08-08 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6700818B2 (en) 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6928527B2 (en) 2002-01-31 2005-08-09 Saifun Semiconductors Ltd. Look ahead methods and apparatus
US7190620B2 (en) 2002-01-31 2007-03-13 Saifun Semiconductors Ltd. Method for operating a memory device
US7062619B2 (en) 2002-01-31 2006-06-13 Saifun Semiconductor Ltd. Mass storage device architecture and operation
US6975536B2 (en) 2002-01-31 2005-12-13 Saifun Semiconductors Ltd. Mass storage array and methods for operation thereof
JP4082913B2 (ja) 2002-02-07 2008-04-30 株式会社ルネサステクノロジ メモリシステム
JP4156248B2 (ja) * 2002-02-18 2008-09-24 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6731011B2 (en) 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6639844B1 (en) 2002-03-13 2003-10-28 Advanced Micro Devices, Inc. Overerase correction method
US6642573B1 (en) 2002-03-13 2003-11-04 Advanced Micro Devices, Inc. Use of high-K dielectric material in modified ONO structure for semiconductor devices
US6706595B2 (en) 2002-03-14 2004-03-16 Advanced Micro Devices, Inc. Hard mask process for memory device without bitline shorts
JP2003273245A (ja) * 2002-03-15 2003-09-26 Hitachi Ltd 半導体記憶装置
TW527722B (en) 2002-03-20 2003-04-11 Macronix Int Co Ltd Non-volatile memory device and fabrication method thereof
US6617215B1 (en) 2002-03-27 2003-09-09 Advanced Micro Devices, Inc. Memory wordline hard mask
US6690602B1 (en) 2002-04-08 2004-02-10 Advanced Micro Devices, Inc. Algorithm dynamic reference programming
US8673716B2 (en) 2002-04-08 2014-03-18 Spansion Llc Memory manufacturing process with bitline isolation
JP2003308693A (ja) * 2002-04-11 2003-10-31 Mitsubishi Electric Corp 半導体記憶装置
US6799256B2 (en) 2002-04-12 2004-09-28 Advanced Micro Devices, Inc. System and method for multi-bit flash reads using dual dynamic references
JP2003309192A (ja) 2002-04-17 2003-10-31 Fujitsu Ltd 不揮発性半導体メモリおよびその製造方法
US6996692B2 (en) 2002-04-17 2006-02-07 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for providing security for the same
US6608526B1 (en) 2002-04-17 2003-08-19 National Semiconductor Corporation CMOS assisted output stage
US6642148B1 (en) 2002-04-19 2003-11-04 Advanced Micro Devices, Inc. RELACS shrink method applied for single print resist mask for LDD or buried bitline implants using chemically amplified DUV type photoresist
US6670241B1 (en) 2002-04-22 2003-12-30 Advanced Micro Devices, Inc. Semiconductor memory with deuterated materials
US6816423B2 (en) 2002-04-29 2004-11-09 Fujitsu Limited System for control of pre-charge levels in a memory device
US6594181B1 (en) 2002-05-10 2003-07-15 Fujitsu Limited System for reading a double-bit memory cell
JP2003332469A (ja) 2002-05-10 2003-11-21 Fujitsu Ltd 不揮発性半導体記憶装置及びその製造方法
US6804151B2 (en) 2002-05-15 2004-10-12 Fujitsu Limited Nonvolatile semiconductor memory device of virtual-ground memory array with reliable data reading
US6653191B1 (en) 2002-05-16 2003-11-25 Advanced Micro Devices, Inc. Memory manufacturing process using bitline rapid thermal anneal
JP3967193B2 (ja) 2002-05-21 2007-08-29 スパンション エルエルシー 不揮発性半導体記憶装置及びその製造方法
US20030218913A1 (en) 2002-05-24 2003-11-27 Le Binh Quang Stepped pre-erase voltages for mirrorbit erase
JP4104133B2 (ja) 2002-05-31 2008-06-18 スパンション エルエルシー 不揮発性半導体記憶装置及びその製造方法
JP4028301B2 (ja) 2002-06-11 2007-12-26 富士通株式会社 不揮発性半導体記憶装置及びその消去方法
US6570211B1 (en) 2002-06-26 2003-05-27 Advanced Micro Devices, Inc. 2Bit/cell architecture for floating gate flash memory product and associated method
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7196369B2 (en) 2002-07-15 2007-03-27 Macronix International Co., Ltd. Plasma damage protection circuit for a semiconductor device
US6813189B2 (en) 2002-07-16 2004-11-02 Fujitsu Limited System for using a dynamic reference in a double-bit cell memory
JP4260434B2 (ja) 2002-07-16 2009-04-30 富士通マイクロエレクトロニクス株式会社 不揮発性半導体メモリ及びその動作方法
US6734063B2 (en) 2002-07-22 2004-05-11 Infineon Technologies Ag Non-volatile memory cell and fabrication method
JP2004079602A (ja) 2002-08-12 2004-03-11 Fujitsu Ltd トラップ層を有する不揮発性メモリ
US6765259B2 (en) 2002-08-28 2004-07-20 Tower Semiconductor Ltd. Non-volatile memory transistor array implementing “H” shaped source/drain regions and method for fabricating same
US7200061B2 (en) * 2002-11-08 2007-04-03 Hitachi, Ltd. Sense amplifier for semiconductor memory device
US6859028B2 (en) 2002-11-26 2005-02-22 Sige Semiconductor Inc. Design-for-test modes for a phase locked loop
JP4113423B2 (ja) 2002-12-04 2008-07-09 シャープ株式会社 半導体記憶装置及びリファレンスセルの補正方法
US6731542B1 (en) 2002-12-05 2004-05-04 Advanced Micro Devices, Inc. Circuit for accurate memory read operations
US6885590B1 (en) 2003-01-14 2005-04-26 Advanced Micro Devices, Inc. Memory device having A P+ gate and thin bottom oxide and method of erasing same
US6643177B1 (en) 2003-01-21 2003-11-04 Advanced Micro Devices, Inc. Method for improving read margin in a flash memory device
US6806535B2 (en) 2003-01-22 2004-10-19 Macronix International Co., Ltd. Non-volatile memory and fabricating method thereof
US6842383B2 (en) 2003-01-30 2005-01-11 Saifun Semiconductors Ltd. Method and circuit for operating a memory cell using a single charge pump
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
JP2004241558A (ja) * 2003-02-05 2004-08-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法、半導体集積回路及び不揮発性半導体記憶装置システム
US6803284B2 (en) 2003-02-10 2004-10-12 Macronix International Co., Ltd. Method for manufacturing embedded non-volatile memory with two polysilicon layers
US6912160B2 (en) 2003-03-11 2005-06-28 Fujitsu Limited Nonvolatile semiconductor memory device
US7335906B2 (en) * 2003-04-03 2008-02-26 Kabushiki Kaisha Toshiba Phase change memory device
DE10324550B4 (de) 2003-05-30 2006-10-19 Infineon Technologies Ag Herstellungsverfahren für eine NROM-Halbleiterspeichervorrichtung
EP2363989B1 (en) 2003-08-13 2018-09-19 Qualcomm Incorporated A signal interface for higher data rates
US7020004B1 (en) 2003-08-29 2006-03-28 Micron Technology, Inc. Double density MRAM with planar processing
US6870772B1 (en) 2003-09-12 2005-03-22 Renesas Technology Corp. Nonvolatile semiconductor memory device
US6906357B1 (en) 2003-10-10 2005-06-14 National Semiconductor Corporation Electrostatic discharge (ESD) protection structure with symmetrical positive and negative ESD protection
US6937523B2 (en) 2003-10-27 2005-08-30 Tower Semiconductor Ltd. Neighbor effect cancellation in memory array architecture
KR100562636B1 (ko) 2003-12-30 2006-03-20 주식회사 하이닉스반도체 반도체 메모리 소자의 파워업 회로
CN101827103B (zh) 2004-03-10 2012-07-04 高通股份有限公司 具有改进链路同步的高数据速率接口
US7755938B2 (en) 2004-04-19 2010-07-13 Saifun Semiconductors Ltd. Method for reading a memory array with neighbor effect cancellation
US7105099B2 (en) 2004-07-14 2006-09-12 Macronix International Co., Ltd. Method of reducing pattern pitch in integrated circuits
US7115525B2 (en) 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US20060084219A1 (en) 2004-10-14 2006-04-20 Saifun Semiconductors, Ltd. Advanced NROM structure and method of fabrication
US7238974B2 (en) * 2004-10-29 2007-07-03 Infineon Technologies Ag Semiconductor device and method of producing a semiconductor device
US7242618B2 (en) 2004-12-09 2007-07-10 Saifun Semiconductors Ltd. Method for reading non-volatile memory cells
US7257025B2 (en) 2004-12-09 2007-08-14 Saifun Semiconductors Ltd Method for reading non-volatile memory cells
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
US7054219B1 (en) 2005-03-31 2006-05-30 Matrix Semiconductor, Inc. Transistor layout configuration for tight-pitched memory array lines
US7396781B2 (en) 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
JP2007027760A (ja) * 2005-07-18 2007-02-01 Saifun Semiconductors Ltd 高密度不揮発性メモリアレイ及び製造方法
US20070173017A1 (en) 2006-01-20 2007-07-26 Saifun Semiconductors, Ltd. Advanced non-volatile memory array and method of fabrication thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148763B2 (en) 2008-11-25 2012-04-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices
US11882774B2 (en) 2019-11-14 2024-01-23 Micron Technology, Inc. Low resistance crosspoint architecture

Also Published As

Publication number Publication date
US7804126B2 (en) 2010-09-28
US7786512B2 (en) 2010-08-31
US20070051982A1 (en) 2007-03-08
US20070048940A1 (en) 2007-03-01
EP1746645A2 (en) 2007-01-24
EP1746645A3 (en) 2009-01-21

Similar Documents

Publication Publication Date Title
JP2007027760A (ja) 高密度不揮発性メモリアレイ及び製造方法
US11751392B2 (en) Fabrication method for a 3-dimensional NOR memory array
US10937801B2 (en) Three-dimensional memory device containing a polygonal lattice of support pillar structures and contact via structures and methods of manufacturing the same
JP4989630B2 (ja) Ｎａｎｄフラッシュメモリにおけるアレイソース線
US20060141710A1 (en) NOR-type flash memory device of twin bit cell structure and method of fabricating the same
US9524983B2 (en) Vertical memory devices
US8705274B2 (en) Three-dimensional multi-bit non-volatile memory and method for manufacturing the same
KR101160185B1 (ko) 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
KR101056113B1 (ko) 분리 절연막 스택으로 둘러싸인 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
CN1870249A (zh) 电荷捕获存储器件及其制造方法
US9960046B2 (en) Methods of manufacturing semiconductor device having a blocking insulation layer
CN116762486A (zh) 具有竖直凹入的通道结构及离散的、间隔开的狭缝间结构的微电子装置以及相关方法及系统
US20220157844A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20070090453A1 (en) Non-volatile memory and manufacturing method and operating method thereof
US20230290721A1 (en) Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells And Memory Arrays Comprising Strings Of Memory Cells
US7772069B2 (en) Methods of forming a semiconductor device
JP4459955B2 (ja) ビット線構造およびその製造方法
US20080266954A1 (en) Transition areas for dense memory arrays
US11205660B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
US20080020529A1 (en) Non-volatile memory and fabrication thereof
US11895834B2 (en) Methods used in forming a memory array comprising strings of memory cells
US20230389314A1 (en) Integrated Circuitry, Memory Arrays Comprising Strings Of Memory Cells, Methods Used In Forming Integrated Circuitry, And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20220157842A1 (en) Three-dimensional memory device with separated source-side lines and method of making the same
WO2022031461A1 (en) Conductive via of integrated circuitry, memory array comprising strings of memory cells, method of forming a conductive via of integrated circuitry, and method of forming a memory array comprising strings of memory cells
CN1917217A (zh) 密集型非易失性存储器阵列及其制造方法