DE19941664A1 - Floating-Gate-Speicherzelle - Google Patents
Floating-Gate-SpeicherzelleInfo
- Publication number
- DE19941664A1 DE19941664A1 DE19941664A DE19941664A DE19941664A1 DE 19941664 A1 DE19941664 A1 DE 19941664A1 DE 19941664 A DE19941664 A DE 19941664A DE 19941664 A DE19941664 A DE 19941664A DE 19941664 A1 DE19941664 A1 DE 19941664A1
- Authority
- DE
- Germany
- Prior art keywords
- cells
- sub
- memory cell
- floating gate
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7887—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
Serielle Anordnung mehrerer Floating-Gates (1) zwischen einem Source-Anschluß (S) und einem Drain-Anschluß (D), bei dem je zwei aufeinanderfolgende Teilzellen gegensinnig zueinander strukturiert und die Zuleitungen einer verzweigten schaltbaren Hochspannungszuleitung (4) versehen sind, die es gestatten, alle Teilzellen mit einer gleichen Programmierspannung zu beaufschlagen.
Description
Die vorliegende Erfindung betrifft eine Floating-Gate-
Speicherzelle für erhöhte Zuverlässigkeitsanforderungen.
Nichtflüchtige Speicherzellen haben eine begrenzte Lebensdau
er; ihre Funktion kann nur für eine Anzahl von Umprogrammier
zyklen garantiert werden. Danach fallen Sie entweder ganz aus
oder weisen zumindest stark eingeschränkte Datenhaltungsei
genschaften auf. Bei bestimmten Anwendungen hängt die Funkti
onsfähigkeit der gesamten Schaltung von der Zuverlässigkeit
einer einzigen Speicherzelle ab, etwa bei Verwendung einer
Speicherzelle als Flag-bit, das anzeigt, ob ein Programmier
vorgang korrekt abgeschlossen bzw. autorisiert ausgeführt
wurde. Gleichzeitig erfährt diese Speicherzelle eine stärkere
Belastung, da bei jedem Programmier- oder Löschvorgang im
Speicherarray auch diese Zelle umprogrammiert werden kann. Es
existieren bereits Zellen mit zwei Floating-Gates, die durch
Reihenschaltung der Gates den logischen Zustand der Zelle be
wahren, auch wenn eines der beiden Gates die Ladung verliert.
Die Zuverlässigkeit einer gegebenen Zellkonfiguration läßt
sich auch durch den Einsatz mehrerer Zellen, die mit einer
Logikschaltung überwacht werden, erhöhen. Diese Variante kann
bei sicherheitsrelevanten Anwendungen nicht eingesetzt wer
den, da sensible Daten aus dem EEPROM (electrically erasible
programmable read only memory) ausgelesen und über Schaltstu
fen geführt werden müssen, was ein Sicherheitsrisiko gegen
externes Auslesen mit sich bringt.
Aufgabe der vorliegenden Erfindung ist es, eine Floating-
Gate-Speicherzelle anzugeben, die bei tolerierbarem Mehrauf
wand gegenüber herkömmlichen Zellen die Zuverlässigkeit we
sentlich erhöht und ausreichend sicher gegen unerwünschtes
Auslesen ist.
Diese Aufgabe wird mit der Floating-Gate-Speicherzelle mit
den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen erge
ben sich aus dem abhängigen Anspruch.
Bei der erfindungsgemäßen Floating-Gate-Speicherzelle sind
zwischen einem Source-Anschluß und einem Drain-Anschluß meh
rere jeweils mit einem Floating-Gate versehene Kanalbereiche
in Reihe geschaltet, und es ist für die Programmierung eine
verzweigte Hochspannungszuleitung vorhanden, mit der die
Teilzellen mit der Programmierspannung beaufschlagt werden
können.
Die Erfindung wird erläutert anhand des in den beigefügten
Figuren dargestellten Ausführungsbeispiels einer besonders
bevorzugten Ausgestaltung.
Fig. 1 zeigt ein Detail aus einer erfindungsgemäßen Spei
cherzelle in Aufsicht.
Fig. 2 zeigt einen größeren Ausschnitt aus der erfindungs
gemäßen Speicherzelle in Aufsicht.
In Fig. 1 ist im Schema in Aufsicht ein kleiner Ausschnitt
aus einer Reihenschaltung mehrerer Teilzellen zwischen einem
Source-Anschluß S und einem Drain-Anschluß D dargestellt. Je
de Teilzelle ist mit einem Floating-Gate 1 versehen. Die dar
unter befindlichen Kanalbereiche der Zelle sind in diesem
Beispiel als Tunnelfenster 2 schematisch eingezeichnet. Es
ist hier auch eine Zelle ohne explizites Tunnelfenster, z. B.
eine Flash-Zelle, verwendbar. Die Floating-Gates 1 werden von
einer gestrichelt eingezeichneten gemeinsamen Elektrode als
Kontroll-Gate 3 überdeckt. Jeder Kanalbereich mit einem Floa
ting-Gate bildet eine Teilzelle der Speicherzelle. Beim Aus
fall einer solchen Teilzelle wird diese dauerhaft leitend und
schließt sich damit selbst kurz. Der entstehende Kurzschluß
zwischen Drain und der Elektrode des Floating-Gate steuert
den Kanal auf, sobald ein positives Potential am Drain-
Anschluß anliegt. Da in der Anordnung eine Vielzahl von Teil
zellen in Reihe geschaltet sind, die eine logische AND-
Schaltung bilden, wird die Zelle zwischen Source und Drain
nur dann leitend, wenn alle Teilzellen leitend sind. Beim
Ausfall einer oder mehrerer Teilzellen kann die gesamte Spei
cherzelle durch die verbleibenden Floating-Gates gesperrt
werden, die alle gemeinsam über das Kontroll-Gate 3 angesteu
ert werden. Beim Ausfall einer oder mehrerer Teilzellen tra
gen daher die verbleibenden Teilzellen die Funktion der Spei
cherzelle weiter, da der Kanal bereits durch ein einziges
funktionierendes Floating-Gate gesperrt wird. Durch Erhöhung
der Anzahl der Teilzellen kann die Zuverlässigkeit der Ge
samtzelle erhöht werden.
Dabei muß allerdings sichergestellt werden, daß die Teilzel
len effizient programmiert und gelöscht werden können. Jede
Teilzelle verursacht einen Abfall der Programmierspannung im
Source-Drain-Kanal, das heißt zwischen den Anschlüssen von
Source S und Drain D. Um zu vermeiden, daß nur eine sehr
kleine Anzahl von Teilzellen hintereinander geschaltet werden
kann, weil anderenfalls die Programmierspannung für die in
Reihe nachgeschalteten Teilzellen nicht mehr ausreicht, wird
erfindungsgemäß eine Hochspannungszuleitung 4 mit mehreren
Zuleitungen zu den Teilzellen verwendet, um die Teilzellen
individuell mit der Programmierspannung beaufschlagen zu kön
nen.
Dazu sind in diesem Beispiel jeweils zwei aufeinanderfolgende
Teilzellen gegensinnig zueinander strukturiert. Dazwischen
befindet sich jeweils eine Zuleitung von der Hochspannungszu
leitung 4, wie das in Fig. 1 dargestellt ist. So wird ge
währleistet, daß jede Teilzelle mit der gleichen Program
mierspannung beaufschlagt wird. Bei der erfindungsgemäßen
Speicherzelle lassen sich daher beliebig viele Teilzellen in
Reihe schalten. Damit die Stromergiebigkeit der Gesamtanord
nung nicht zu stark absinkt, kann der Kanalbereich geeignet
aufgeweitet, das heißt mit einem größeren Querschnitt verse
hen werden. Zum Programmieren wird die Hochspannung über eine
Auswahl-Gate-Elektrode 5 zu- bzw. abgeschaltet. Zur Ansteue
rung der Zelle ist eine Auswahl-Gate-Elektrode 6 als Source-
Schalter oder Drain-Schalter vorhanden, die in Fig. 1 in ei
ner möglichen Ausgestaltung eingezeichnet ist.
Fig. 2 zeigt zur Verdeutlichung der Speicherzellenanordnung
einen größeren Ausschnitt aus der Aufsicht auf eine solche
Speicherzelle. Es ist dabei deutlich zu erkennen, daß in die
sem Beispiel für aufeinanderfolgende Paare von Teilzellen je
weils eine Zuleitung von der Hochspannungszuleitung 4 ab
zweigt. Das Kontroll-Gate 3 ist allen Floating-Gates gemein
sam und kann zum Beispiel die in Fig. 2 gestrichelt einge
zeichnete Strukturierung besitzen.
Ein besonderer Vorteil der erfindungsgemäßen Speicherzelle
besteht darin, daß die Zuverlässigkeit der Speicherzelle je
nach Bedarf stufenweise eingestellt werden kann, ohne daß zu
sätzliche Schaltungslogik erforderlich ist. Das ist eine Vor
aussetzung für den Einsatz der Speicherzelle bei sicherheits
relevanten Signalverarbeitungen. Vorteilhaft ist insbesonde
re, daß die Teilzellen von einem gemeinsamen Kontroll-Gate
bedeckt sein können, so daß die Anordnung nicht mehr ohne
weiteres als Speicherzelle erkennbar ist, was einen zusätzli
chen Schutz gegen unerwünschtes Auslesen des Zelleninhaltes
bietet.
Claims (2)
1. Floating-Gate-Speicherzelle mit einem Source-Anschluß,
einem Drain-Anschluß, mit einem mit einem Floating-Gate
(1) versehenen Kanalbereich (2), mit einem Kontroll-Gate
(3) zur Ansteuerung und mit einer schaltbaren Hochspan
nungszuleitung (4), mit der die Zelle mit einer Program
mierspannung beaufschlagt werden kann,
dadurch gekennzeichnet,
daß mehrere mit Floating-Gates (1) versehene Kanalberei
che oder Abschnitte eines Kanalbereiches als Teilzellen
in Reihe hintereinander zwischen dem Source-Anschluß und
dem Drain-Anschluß angeordnet sind und
daß die Hochspannungszuleitung (4) in mehrere Zuleitungen
verzweigt ist, mit denen jeweils mindestens zwei Teilzel
len mit der Programmierspannung beaufschlagt werden kön
nen.
2. Floating-Gate-Speicherzelle nach Anspruch 1,
bei der zwei aufeinanderfolgende Teilzellen gegensinnig
zueinander strukturiert sind und
bei der die Zuleitungen, in die die Hochspannungszulei
tung (4) verzweigt ist, jeweils zu zwei Teilzellen ge
führt sind.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19941664A DE19941664A1 (de) | 1999-09-01 | 1999-09-01 | Floating-Gate-Speicherzelle |
PCT/DE2000/003003 WO2001016959A1 (de) | 1999-09-01 | 2000-09-01 | Floating-gate-speicherzelle |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19941664A DE19941664A1 (de) | 1999-09-01 | 1999-09-01 | Floating-Gate-Speicherzelle |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19941664A1 true DE19941664A1 (de) | 2001-04-12 |
Family
ID=7920443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19941664A Withdrawn DE19941664A1 (de) | 1999-09-01 | 1999-09-01 | Floating-Gate-Speicherzelle |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE19941664A1 (de) |
WO (1) | WO2001016959A1 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63268194A (ja) * | 1987-04-24 | 1988-11-04 | Toshiba Corp | 不揮発性半導体メモリ |
JPS63268195A (ja) * | 1987-04-24 | 1988-11-04 | Toshiba Corp | 不揮発性半導体メモリ |
US5933732A (en) * | 1997-05-07 | 1999-08-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nonvolatile devices with P-channel EEPROM devices as injector |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56126974A (en) * | 1980-03-11 | 1981-10-05 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
JPS6065576A (ja) * | 1983-09-21 | 1985-04-15 | Fujitsu Ltd | 半導体記憶装置 |
JPH07120720B2 (ja) * | 1987-12-17 | 1995-12-20 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
US5159570A (en) * | 1987-12-22 | 1992-10-27 | Texas Instruments Incorporated | Four memory state EEPROM |
DE19612676C2 (de) * | 1996-03-29 | 2002-06-06 | Infineon Technologies Ag | Anordnung von Halbleiter-Speicherzellen mit zwei Floating-Gates in einem Zellenfeld und Verfahren zum Betrieb einer nichtflüchtigen Halbleiter-Speicherzelle |
TW397982B (en) * | 1997-09-18 | 2000-07-11 | Sanyo Electric Co | Nonvolatile semiconductor memory device |
-
1999
- 1999-09-01 DE DE19941664A patent/DE19941664A1/de not_active Withdrawn
-
2000
- 2000-09-01 WO PCT/DE2000/003003 patent/WO2001016959A1/de active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63268194A (ja) * | 1987-04-24 | 1988-11-04 | Toshiba Corp | 不揮発性半導体メモリ |
JPS63268195A (ja) * | 1987-04-24 | 1988-11-04 | Toshiba Corp | 不揮発性半導体メモリ |
US5933732A (en) * | 1997-05-07 | 1999-08-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nonvolatile devices with P-channel EEPROM devices as injector |
Also Published As
Publication number | Publication date |
---|---|
WO2001016959A1 (de) | 2001-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3936676C2 (de) | ||
DE69324328T2 (de) | Sicherungsschaltung für integrierte Schaltung | |
DE69227413T2 (de) | Zwischenspeicherschaltung für Daten mit einer nichtlöschbaren Speicherzelle | |
DE68925761T2 (de) | "Flash"-EEPROM-Speichersysteme und Verfahren zu deren Verwendung | |
DE4110371C2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung | |
DE69030959T2 (de) | EEPROM mit Referenzzelle | |
DE4207934C2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung und Programmierverfahren für eine nichtflüchtige Halbleiterspeichervorrichtung | |
DE69514790T2 (de) | Verfahren zur Einstellung der Schwellspannung einer Referenzspeicherzelle | |
DE69604929T2 (de) | Flash-eeprom-speicher mit getrennter referenzmatix | |
EP0198935A1 (de) | Elektrisch umprogrammierbarer Halbleiterspeicher mit Redundanz | |
DE69401556T2 (de) | Dynamische Redundanzschaltung für integrierten Speicher | |
DE102005030874B3 (de) | Verfahren und integrierter Schaltkreis zum Erkennen eines Zustandes einer Speicherzelle | |
CH671837A5 (de) | ||
DE3626803C2 (de) | ||
DE102010045581B4 (de) | Verfahren und Vorrichtung zum Programmieren von Daten in nicht-flüchtige Speicher | |
DE4121053C2 (de) | Speicherzelle mit Floating-Gate-Transistor | |
DE19813653A1 (de) | Anwenderprogrammierbares Verknüpfungsfeld | |
DE60206223T2 (de) | Verfahren und Anordnung zum Schreiben eines Speichers | |
DE112004002678B4 (de) | Elektrisch programmierbares 2-Transistoren-Sicherungselement mit einfacher Polysiliziumschicht und elektrisch programmierbare Transistor-Sicherungszelle | |
DE19964012A1 (de) | Verfahren und Einrichtung zum Refresh des Speicherinhalts einer Speicherzelle eines Festwertspeichers | |
DE60215291T2 (de) | Halbleiter Speicheranordnung | |
DE4135032A1 (de) | Elektrisch loeschbare und programmierbare nur-lese-speichervorrichtung mit einer anordnung von einzel-transistor-speicherzellen | |
DE19941664A1 (de) | Floating-Gate-Speicherzelle | |
DE102006041806A1 (de) | Verfahren und Schaltung zum Löschen einer nichtflüchtigen Speicherzelle | |
EP0086361B1 (de) | Verfahren und Anordnung zur Funktionsprüfung eines elektrisch wortweise umprogrammierbaren Speichers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |