DE4121053C2 - Speicherzelle mit Floating-Gate-Transistor - Google Patents

Description

Die Erfindung betrifft eine Speicherzelle nach dem Oberbegriff des Anspruchs 1 und eine Integrierte EEPROM-Speicheranordnung nach dem Oberbegriff des Anspruchs 2.

Als Speicherzellen, die sich nur einmal elektrisch programmieren lassen, werden nach dem Stand der Technik programmierbare Nur-Lese-Speicher, abgekürzt PROM, verwendet. PROM-Speicherzellen bestehen im unpro­ grammierten Zustand aus einer Anordnung von Dioden oder Transistoren mit elektrisch zerstörbaren Verbindungen und Mitteln zum Zerstören dieser Verbindungen. Beim Programmieren einer Speicherzelle wird die Verbindung mit einem Stromstoß zerstört und somit die Speicher­ zelle dauerhaft verändert. Eine Umprogrammierung kann nicht erfolgen. Ist es erforderlich, eine Nur-Lese-Speicherzelle mehrmals neu zu programmieren, so werden EEPROM-Speicherzellen verwendet wie sie beispielsweise aus der US 48 78 199 bekannt sind. EEPROM-Zellen bestehen im wesentlichen aus einem Floating-Gate-Speichertransistor und einem Auswahltran­ sistor. Der Floating-Gate-Transistor besitzt zwischen Kanalzone und Steuer-Gate eine weitere, vollständig isolierte Gate-Elektrode. Die Programmierung erfolgt durch Anlegen einer großen positiven Spannung zwischen Drain-Elektrode und Steuer-Gate. Im starken elektrischen Feld erfolgt aufgrund des Tunneleffekts eine Elektronenwanderung vom Floating-Gate zum Drain-Anschluß. Das Floating-Gate wird dadurch positiv geladen, so daß der Transistor nach Wegnahme der Pro­ grammierspannung zwischen Source und Drain niederohmig bleibt. Die Umprogrammierung erfolgt durch Umkehrung der Programmierspannung zwischen Drain-Anschluß und Steuer-Gate. Elektronen tunneln im starken elektrischen Feld durch die Oxidschicht auf die Floating-Gate-Elektrode. Nach Wegfall der Programmier­ spannung ist der Floating-Gate-Transistor zwischen Source und Drain hochohmig. EEPROM-Speicherzellen kön­ nen auf diese Weise beliebig oft programmiert werden.

Werden nun PROM- und EEPROM-Speicherzellen gemeinsam auf einem Chip integriert, so erfordert dies einen zu­ sätzlichen Schaltungsaufwand wegen des unterschiedli­ chen Spannungsbedarfs der beiden unterschiedlichen Speicherzellen. Zudem benötigen PROM-Zellen große Trei­ bertransistoren, die die großen Ströme zum Durchschmel­ zen der elektrischen Verbindungen liefern.

Aus der US 49 75 878 ist eine Schreibschutzordnung für ein EEPROM Speicherarray bekannt, bei der die Anfangs­ adresse des zu schützenden Speicherbereichs in einem Schreibschutzregister abgelegt wird. Schreibversuche an einer Adresse, die größer ist als die im Schutzregister abgelegte Adresse, werden ignoriert. Zum dauerhaften Schutz der in der Speicheranordnung abgelegten Daten, kann das Schutzregister selbst mit einem derartigen Schreibschutz versehen werden. Zunächst ist aber auch das Schutzregister beliebig oft schreib- und löschbar. Das Schutzregister ist ein der Größe des EEPROM-Arrays entsprechend Bit-breites Register.

Die Aufgabe der Erfindung ist es, bei der gemeinsamen Integration von einmal programmierbaren Nur-Lese- Speichern PROM und elektrisch löschbaren Festwertspei­ chern EEPROM die oben aufgeführten Nachteile zu ver­ meiden. Diese Aufgabe wird durch eine Speicherzelle mit den Merkmalen des Anspruchs 1 und durch eine inte­ grierte EEPROM-Speicheranordnung mit den Merkmalen des Anspruchs 2 gelöst. Eine vorteilhafte Ausgestaltung erfolgt gemäß den Merkmalen des Anspruchs 3.

Im folgenden sei die Erfindung anhand eines Ausfüh­ rungsbeispiels erläutert.

Fig. 1 zeigt das Schaltbild einer erfindungsgemäßen Anordnung mit einem für EEPROM-Zellen gebräuchlichen Floating-Gate-Transistor 1. Die Anordnung läßt sich je­ doch nicht als EEPROM-Zelle, sondern nur als einmal programmierbare PROM-Speicherzelle verwenden. Aufgrund der Beschaltung des Floating-Gate-Transistors 1 kann die einmal auf das Floating-Gate aufgebrachte positive Ladung nicht mehr entfernt werden. Die Zelle bleibt da­ her permanent programmiert.

Der Steuer-Gate-Anschluß und der Bulkanschluß des Floating-Gate-Transistors 1 sind mit der VPP-Leitung verbunden. Der Source-Anschluß des Floating-Gate-Transistors 1 ist über die Source-/Drain-Strecke eines ersten n-Kanal- MOS-Transistors 2 mit der VPP-Leitung verbunden. Am Gate-Anschluß wird dem ersten n-Kanal-MOS-Transistor 2 ein READ-Signal zugeführt. Der Drain-Anschluß des Floating-Gate-Transistors 1 ist über die Source-/Drain- Strecke eines ersten p-Kanal-MOS-Transistors 5 mit dem VDD-Anschluß verbunden. Am Gate-Anschluß wird dem ersten p-Kanal-MOS-Transistor 5 ein SETB-Signal zuge­ führt. Der Drain-Anschluß des Floating-Gate-Transi­ stors 1 ist weiterhin mittels einer ersten Reihenschal­ tung, bestehend aus den Source-/Drain-Strecken eines zweiten und eines dritten n-Kanal-MOS-Transistors 3, 4, mit der VPP-Leitung verbunden. Am Gate-Anschluß wird dem zweiten n-Kanal-MOS-Transistor 4 ein Programmsignal und dem dritten n-Kanal-MOS-Transistor 3 ein DISHEREB-Signal zugeführt. Eine zweite Reihenschaltung, bestehend aus den Source-/Drain-Strecken eines zweiten und eines dritten p-Kanal-MOS-Transistors 6, 7, verbin­ det den Drain-Anschluß des Floating-Gate-Transistors 1 mit dem VDD-Anschluß. Am Gate-Anschluß wird dem zweiten p-Kanal-MOS-Transistor 7 ein PROGRAMB-Signal und dem dritten p-Kanal-MOS-Transistor 6 das DISHEREB-Signal zugeführt. Der Ausgang der Speicherzelle OUT befindet sich ebenfalls am Drain-Anschluß des Floating-Gate- Transistors 1.

Der VPP-Anschluß liegt im Normalfall auf Masse VSS und geht beim Programmieren auf -17 V bezüglich VDD. DISHEREB ist ein aktiv-low-Signal, das im Normalfall auf VDD liegt und auf -17 V geht, wenn diese Zelle programmiert werden soll. PROGRAM und PROGRAMB sind aktiv-hi- und aktiv-low-Versionen des gleichen Signals. PROGRAM geht auf VDD, wenn der VPP-Anschluß auf einem kleineren Potential als VSS bzw. Masse liegt. Das ist der Fall, wenn Programmierspannung anliegt. Beim Pro­ grammieren liegen READ auf VPP und SETB auf VDD, das heißt beide Signale sind inaktiv. Auf die Funktion der Signale beim Auslesen der Speicherzelle wird weiter un­ ten eingegangen. Für den Fall, daß weitere EEPROM-Speicherzellen programmiert werden sollen, je­ doch nicht diese Zelle, bleibt DISHEREB inaktiv auf VDD-Potential. Die VPP-Leitung geht auf -17 V Program­ mierspannung und folglich liegt PROGRAM auf VDD und PROGRAMB auf -17 V bzw. Masse-Potential. Das führt dazu, daß der zweite und der dritte n-Kanal- MOS-Transistor 4, 3 und der zweite p-Kanal-MOS-Transi­ stor 7 leiten und der dritte p-Kanal-MOS-Transistor 6 sperrt. Beim Floating-Gate-Transistor 1 liegen Drain-, Bulk- und Steuer-Gate-Anschluß auf dem gleichen Poten­ tial, nämlich -17 V. Somit tritt keine Potentialände­ rung an der Floating-Gate-Elektrode auf. Der Floating- Gate-Transistor bleibt unprogrammiert.

Soll die Zelle programmiert werden, so geht zusätzlich das Signal DISHEREB auf -17 V. In diesem Fall leiten der zweite n-Kanal-MOS-Transistor 4, der zweite und der dritte p-Kanal-MOS-Transistor 7, 6 während der dritte n-Kanal-MOS-Transistor 3 sperrt. Die Drain-Elektrode des Floating-Gate-Transistors 1 befindet sich somit auf dem Potential der Versorgungsspannung VDD während Bulk- und Steuer-Gate über die VPP-Leitung mit der Programmierspannung -17 V verbunden sind. Durch den Tunnelstrom wird das Floating-Gate positiv beladen und der Floating-Gate-Transistor ist permanent leitend. Durch die Struktur der Schaltung ist gewährleistet, daß die Steuer-Gate-Elektrode nicht auf Versorgungsspannungspotential VDD liegt, während Programmier­ spannung am Drain-Anschluß anliegt. Da das Steuer-Gate fest mit der VPP-Leitung verbunden ist, liegt beim Pro­ grammieren immer Programmierspannung am Steuer-Gate an. Ladung, die einmal auf das Floating-Gate aufgebracht wurde, kann nicht mehr abgeführt werden. Die Zelle läßt sich somit nur ein einziges Mal programmieren.

Beim Lesen der Speicherzelle liegen zunächst alle Si­ gnale auf ihrem zuvor beschriebenen Normalpotential. Das Signal SETB wird für kurze Zeit aktiv (low). Da­ durch wird der zweite p-Kanal-MOS-Transistor 5 leitend und verbindet die Drain-Elektroden des Floating-Gate- Transistors 1 mit der Versorgungsspannung VDD. Durch eine schwache, aktive Rückkopplung, die wegen der Über­ sichtlichkeit nicht dargestellt ist, wird die Drain-Elektrode des Floating-Gate-Transistors 1 auf VDD-Potential gehalten. Im nächsten Schritt wird das READ-Signal aktiv, das heißt auf VDD gebracht. Der erste n-Kanal-MOS-Transistor 2 wird leitend und ver­ bindet die Source-Elektrode des Floating-Gate-Transistors 1 mit dem Massepotential, das an der VPP-Leitung anliegt. Ist der Floating-Gate-Transistor i unprogrammiert, so ist seine Source-Drain-Strecke hochohmig und das VDD-Potential am Ausgang OUT der Speicherzelle bleibt erhalten. Ist der Floating-Gate-Transistor 1 dagegen programmiert, so ist seine Source-Drain-Strecke niederohmig und der Ausgang OUT wird über die Source-Drain-Strecke des ersten n-Kanal-MOS-Transistors 2 auf VPP-Potential gezogen. Am Ausgang OUT der Speicherzelle liegt dann keine Spannung an.

Eine derartige einmal programmierbare Nur-Lese-Spei­ cherzelle zeichnet sich besonders dadurch aus, daß die selben Einzelelemente, wie bei einer mehrfach program­ mierbaren Standard-EEPROM-Zelle Verwendung finden. Ohne zusätzlichen Aufwand lassen sich daher einfach und mehrfach programmierbare Nur-Lese-Speicher auf dem Chip integrieren.

Fig. 2 zeigt das Blockdiagramm einer Anordnung, bei der einfach und mehrfach programmierbare Speicherzellen Verwendung finden. Vom Eingang IN gelangen die Daten zunächst in ein Schieberegister. Von dort aus werden sie bei Anliegen der Programmierspannung VPP in das EEPROM übernommen und dort gespeichert. Weiterhin ist eine einmal programmierbare Speicherzelle der oben be­ schriebenen Art vorgesehen. Diese Zelle kon­ trolliert einen Schaltungsblock, der die Programmier­ spannung an die EEPROM-Zellen führt. Solange die einmal programmierbare Zelle nicht programmiert wurde, können die EEPROM-Zellen beliebig oft umprogrammiert werden. Wird jedoch die einmal programmierbare Zelle programmiert, so wird den EEPROM-Zellen keine Pro­ grammierspannung mehr zugeführt, so daß eine erneute Programmierung der EEPROMs verhindert wird. Auf diese Weise kann ein einfacher Schreibschutz für die EEPROMs realisiert werden. Eine weitere vorteilhafte Ausgestal­ tung der Erfindung sieht vor, die EEPROM-Anordnung in eine Mehrzahl von Blöcken zu gliedern, jedem der EEPROM-Blöcke getrennt die Programmierspannung, zuzuführen und für jeden dieser Blocks eine einmal programmierbare Speicherzelle vorzusehen, welche als Schreibschutz für den jeweiligen EEPROM-Block dient. Dadurch ist es möglich, verschiedene Speicherbereiche zu verschiedenen Zeitpunkten mit einem Schreibschutz zu versehen.

Die Erfindung findet vorteilhaft Anwendung bei Identi­ fikations-IC, in denen die in einen EEPROM gespeicher­ ten Daten nach einer Programmierungs- und Testphase dauerhaft schreibgeschützt werden müssen.

Claims (3)

1. Speicherzelle bestehend aus einem Floating-Gate- Transistor (1) mit einer vollständig isolierten, den Speicherinhalt bestimmenden Floating-Gate-Elektrode, einem Steuer-Gate-, einem Source- und einem Drain-An­ schluß und weiteren Transistoren (2-7) zum Schreiben und Auslesen des Speicherinhalts, dadurch gekennzeich­ net, daß der Bulk-Anschluß und der Steuer-Gate-Anschluß des Floating-Gate-Transistors mit einer Leitung für die Programmierspannung (VPP) verbunden sind, so daß eine einmal durch einen Programmiervorgang auf das Floating- Gate aufgebrachte Ladung nicht wieder abgeführt werden kann.

2. Integrierte EEPROM-Speicheranordnung mit Floating- Gate-Transistoren als Speicherzellen und weiteren Tran­ sistoren zur Steuerung der Schreib- und Lesevorgänge, dadurch gekennzeichnet, daß bei mindestens einem der Floating-Gate-Transistoren der Steuer-Gate- und der Bulk-Anschluß mit einer Leitung für die Programmier­ spannung (VPP) verbunden sind, so daß eine einmal durch einen Programmiervorgang auf das Floating-Gate aufge­ brachte Ladung nicht wieder abgeführt werden kann.

3. Speicheranordnung nach Anspruch 2, dadurch gekenn­ zeichnet, daß den EEPROM-Zellen über einen Schaltungs­ teil, der von einem der nur einmal programmierbaren Floating-Gate-Transistor-Zellen kontrolliert wird, die Programmierspannung (VPP) zugeführt wird, so daß die EEPROM-Zellen sich nur umprogrammieren lassen, solange sich die nur einmal programmierbare Floating-Gate-Tran­ sistor-Zelle im unbeschriebenen Zustand befindet.