DE4121053A1 - Einmal programmierbare eeprom-zelle - Google Patents
Einmal programmierbare eeprom-zelleInfo
- Publication number
- DE4121053A1 DE4121053A1 DE4121053A DE4121053A DE4121053A1 DE 4121053 A1 DE4121053 A1 DE 4121053A1 DE 4121053 A DE4121053 A DE 4121053A DE 4121053 A DE4121053 A DE 4121053A DE 4121053 A1 DE4121053 A1 DE 4121053A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- floating gate
- once
- programmable read
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 101100495769 Caenorhabditis elegans che-1 gene Proteins 0.000 claims 1
- PWPJGUXAGUPAHP-UHFFFAOYSA-N lufenuron Chemical compound C1=C(Cl)C(OC(F)(F)C(C(F)(F)F)F)=CC(Cl)=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F PWPJGUXAGUPAHP-UHFFFAOYSA-N 0.000 description 3
- 230000008672 reprogramming Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Description
Die Erfindung betrifft eine einmal programmierbare
Speicherzelle, das heißt eine Speicherzelle, die sich
nur einmal elektrisch programmieren läßt.
Für diesen Zweck werden nach dem Stand der Technik pro
grammierbare Nur-Lese-Speicher, abgekürzt PROM, verwen
det. PROM-Speicherzellen bestehen im unprogrammierten
Zustand aus einer Anordnung von Dioden oder Transisto
ren mit elektrisch zerstörbaren Verbindungen und Mit
teln zum Zerstören dieser Verbindungen. Beim Program
mieren einer Speicherzelle wird die Verbindung mit
einem Stromstoß zerstört und somit die Speicherzelle
dauerhaft verändert. Eine Umprogrammierung kann nicht
erfolgen. Ist es erforderlich, eine Nur-Lese-Spei
cherzelle mehrmals neu zu programmieren, so werden
EEPROM-Speicherzellen verwendet. EEPROM-Zellen bestehen
im wesentlichen aus einem Floating-Gate-Speichertransi
stor und einem Auswahltransistor. Der
Floating-Gate-Transistor besitzt zwischen Kanalzone und
Steuer-Gate eine weitere, vollständig isolierte
Gate-Elektrode. Die Programmierung erfolgt durch Anle
gen einer großen positiven Spannung zwischen Drain in
einen EEPROM gespeicherten- und Steuer-Gate. Im starken
elektrischen Feld erfolgt aufgrund des Tunneleffekts
eine Elektronenwanderung vom Floating-Gate zum
Drain-Anschluß. Das Floating-Gate wird dadurch positiv
geladen, so daß der Transistor nach Wegnahme der Pro
grammierspannung zwischen Source und Drain niederohmig
bleibt. Die Umprogrammierung erfolgt durch Umkehrung
der Programmierspannung zwischen Drain-Anschluß und
Steuer-Gate. Elektronen tunneln im starken elektrischen
Feld durch die Oxidschicht auf die
Floating-Gate-Elektrode. Nach Wegfall der Programmier
spannung ist der Floating-Gate-Transistor zwischen
Source und Drain hochohmig. EEPROM-Speicherzellen kön
nen auf diese Weise beliebig oft programmiert werden.
Werden nun PROM- und EEPROM-Speicherzellen gemeinsam
auf einem Chip integriert, so erfordert dies einen zu
sätzlichen Schaltungsaufwand wegen des unterschiedli
chen Spannungsbedarfs der beiden unterschiedlichen
Speicherzellen. Zudem benötigen PROM-Zellen große Trei
bertransistoren, die die großen Ströme zum Durchschmel
zen der elektrischen Verbindungen liefern.
Die Aufgabe der Erfindung ist es daher, bei der gemein
samen Integration von einmal programmierbaren Nur-Lese-
Speichern PROM und elektrisch löschbaren Festwertspei
chern EEPROM, die oben aufgeführten Nachteile zu ver
meiden. Diese Aufgabe wird gelöst durch die Verwendung
eines EEPROMs nach Anspruch 1. Vorteilhafte Ausgestal
tungen der Erfindungen ergeben sich aus den neben- und
untergeordneten Ansprüchen.
Im folgenden sei die Erfindung anhand eines Ausfüh
rungsbeispiels erläutert.
Fig. 1 zeigt das Schaltbild einer erfindungsgemäßen
Anordnung mit einem für EEPROM-Zellen gebräuchlichen
Floating-Gate-Transistor 1. Die Anordnung läßt sich je
doch nicht als EEPROM-Zelle, sondern nur als einmal
programmierbare PROM-Speicherzelle verwenden. Aufgrund
der Beschaltung des Floating-Gate-Transistors 1 kann
die einmal auf das Floating-Gate aufgebrachte positive
Ladung nicht mehr entfernt werden. Die Zelle bleibt da
her permanent programmiert.
Der Steuer-Gate-Anschluß und der Bulkanschluß des
Floating-Gate-Transistors 1 sind mit der VPP-Leitung
verbunden. Der Source-Anschluß des
Floating-Gate-Transistors 1 ist über die
Source-/Drain-Strecke eines ersten n-Kanal-
MOS-Transistors 2 mit der VPP-Leitung verbunden. Am
Gate-Anschluß wird dem ersten n-Kanal-MOS-Transistor 2
ein READ-Signal zugeführt. Der Drain-Anschluß des
Floating-Gate-Transistors 1 ist über die Source-/Drain-
Strecke eines ersten p-Kanal-MOS-Transistors 5 mit dem
VDD-Anschluß verbunden. Am Gate-Anschluß wird dem
ersten p-Kanal-MOS-Transistor 5 ein SETB-Signal zuge
führt. Der Drain-Anschluß des Floating-Gate-Transi
stors 1 ist weiterhin mittels einer ersten Reihenschal
tung, bestehend aus den Source-/Drain-Strecken eines
zweiten und eines dritten n-Kanal-MOS-Transistors 3, 4,
mit der VPP-Leitung verbunden. Am Gate-Anschluß wird
dem zweiten n-Kanal-MOS-Transistor 4 ein Programmsignal
und dem dritten n-Kanal-MOS-Transistor 3 ein
DISHEREB-Signal zugeführt. Eine zweite Reihenschaltung,
bestehend aus den Source-/Drain-Strecken eines zweiten
und eines dritten p-Kanal-MOS-Transistors 6, 7, verbin
det den Drain-Anschluß des Floating-Gate-Transistors 1
mit dem VDD-Anschluß. Am Gate-Anschluß wird dem zweiten
p-Kanal-MOS-Transistor 7 ein PROGRAMB-Signal und dem
dritten p-Kanal-MOS-Transistor 6 das DISHEREB-Signal
zugeführt. Der Ausgang der Speicherzelle OUT befindet
sich ebenfalls am Drain-Anschluß des Floating-Gate-
Transistors 1.
Der VPP-Anschluß liegt im Normalfall auf Masse VSS und
geht beim Programmieren auf -17 V bezüglich VDD.
DISHEREB ist ein aktiv-low-Signal, das im Normalfall
auf VDD liegt und auf - 17 Y geht, wenn diese Zelle
programmiert werden soll. PROGRAM und PROGRAMB sind
aktiv-hi- und aktiv-low-Versionen des gleichen Signals.
PROGRAM geht auf VDD, wenn der VPP-Anschluß auf einem
kleineren Potential als VSS bzw. Masse liegt. Das ist
der Fall wenn Programmierspannung anliegt. Beim Pro
grammieren liegen READ auf VPP und SETB auf VDD, das
heißt beide Signale sind inaktiv. Auf die Funktion der
Signale beim Auslesen der Speicherzelle wird weiter un
ten eingegangen. Für den Fall, daß weitere
EEPROM-Speicherzellen programmiert werden sollen, je
doch nicht diese Zelle, bleibt DISHEREB inaktiv auf
VDD-Potential. Die VPP-Leitung geht auf -17 V Program
mierspannung und folglich liegt PROGRAM auf VDD und
PROGRAMB auf -17 V bzw. Masse-Potential. Das führt
dazu, daß der zweite und der dritte n-Kanal-
MOS-Transistor 4, 3 und der zweite p-Kanal-MOS-Transi
stor 7 leiten und der dritte p-Kanal-MOS-Transistor 6
sperrt. Beim Floating-Gate-Transistor 1 liegen Drain-,
Bulk- und Steuer-Gate-Anschluß auf dem gleichen Poten
tial, nämlich -17 V. Somit tritt keine Potentialände
rung an der Floating-Gate-Elektrode auf. Der Floating-
Gate-Transistor bleibt unprogrammiert.
Soll die Zelle programmiert werden, so geht zusätzlich
das Signal DISNEREB auf -17 V. In diesem Fall leiten
der zweite n-Kanal-MOS-Transistor 4, der zweite und der
dritte p-Kanal-MOS-Transistor 7, 6 während der dritte
n-Kanal-MOS-Transistor 3 sperrt. Die Drain-Elektrode
des Floating-Gate-Transistors 1 befindet sich somit auf
dem Potential der Versorgungsspannung VDD während Bulk- und
Steuer-Gate über die VPP-Leitung mit der
Programmierspannung -17 V verbunden sind. Durch den
Tunnelstrom wird das Floating-Gate positiv beladen und
der Floating-Gate-Transistor ist permanent leitend.
Durch die Struktur der Schaltung ist gewährleistet, daß
die Steuer-Gate-Elektrode nicht auf
Versorgungsspannungspotential VDD während Programmier
spannung am Drain-Anschluß anliegt. Da das Steuer-Gate
fest mit der VPP-Leitung verbunden ist, liegt beim Pro
grammieren immer Programmierspannung am Steuer-Gate an.
Ladung, die einmal auf das Floating-Gate aufgebracht
wurde, kann nicht mehr abgeführt werden. Die Zelle läßt
sich somit nur ein einziges Mal programmieren.
Beim Lesen der Speicherzelle liegen zunächst alle Si
gnale auf ihrem zuvor beschriebenen Normalpotential.
Das Signal SETB wird für kurze Zeit aktiv (low). Da
durch wird der zweite p-Kanal-MOS-Transistor 5 leitend
und verbindet die Drain-Elektroden des Floating-Gate-
Transistors 1 mit der Versorgungsspannung VDD. Durch
eine schwache, aktive Rückkopplung, die wegen der Über
sichtlichkeit nicht dargestellt ist, wird die
Drain-Elektrode des Floating-Gate-Transistors 1 auf
VDD-Potential gehalten. Im nächsten Schritt wird das
READ-Signal aktiv, das heißt auf VDD gebracht. Der
erste n-Kanal-MOS-Transistor 2 wird leitend und ver
bindet die Source-Elektrode des
Floating-Gate-Transistors 1 mit dem Massepotential, das
an der VPP-Leitung anliegt. Ist der
Floating-Gate-Transistor 1 unprogrammiert, so ist seine
Source-Drain-Strecke hochohmig und das VDD-Potential am
Ausgang OUT der Speicherzelle bleibt erhalten. Ist der
Floating-Gate-Transistor 1 dagegen programmiert, so ist
seine Source-Drain-Strecke niederohmig und der Ausgang
OUT wird über die Source-Drain-Strecke des ersten
n-Kanal-MOS-Transistors 2 auf VPP-Potential gezogen. Am
Ausgang OUT der Speicherzelle liegt dann keine Spannung
an.
Eine derartige einmal programmierbare Nur-Lese-Spei
cherzelle zeichnet sich besonders dadurch aus, daß die
selben Einzelelemente, wie bei einer mehrfach program
mierbaren Standard-EEPROM-Zelle Verwendung finden. Ohne
zusätzlichen Aufwand lassen sich daher einfach und
mehrfach programmierbare Nur-Lese-Speicher auf dem Chip
integrieren.
Fig. 2 zeigt das Blockdiagramm einer Anordnung, bei
der einfach und mehrfach programmierbare Speicherzellen
Verwendung finden. Vom Eingang IN gelangen die Daten
zunächst in ein Schieberegister. Von dort aus werden
sie bei Anliegen der Programmierspannung VPP in das
EEPROM übernommen und dort gespeichert. Weiterhin ist
eine einmal programmierbare Speicherzelle der oben be
schriebenen Art vorgesehen (Lock). Diese Zelle kon
trolliert einen Schaltungsblock der die Programmier
spannung an die EEPROM-Zellen führt. Solange die einmal
programmierbare Zelle (Lock) nicht programmiert wurde,
können die EEPROM-Zellen beliebig oft umprogrammiert
werden. Wird jedoch die einmal programmierbare Zelle
programmiert, so wird den EEPROM-Zellen keine Pro
grammierspannung mehr zugeführt, so daß eine erneute
Programmierung der EEPROMs verhindert wird. Auf diese
Weise kann ein einfacher Schreibschutz für die EEPROMs
realisiert werden. Eine weitere vorteilhafte Ausgestal
tung der Erfindung sieht vor, die EEPROM-Anordnung in
eine Mehrzahl von Blöcken zu gliedern, jedem der
EEPROM-Blöcke getrennt die Programmierspannung,
zuzuführen und für jeden dieser Blocks eine einmal
programmierbare Speicherzelle vorzusehen, welche als
Schreibschutz für den jeweiligen EEPROM-Block dient.
Dadurch ist es möglich, verschiedene Speicherbereiche
zu verschiedenen Zeitpunkten mit einem Schreibschutz zu
versehen.
Die Erfindung findet vorteilhaft Anwendung bei Identi
fikations-IC, in denen die in einen EEPROM gespeicher
ten Daten nach einer Programmierungs- und Testphase
dauerhaft schreibgeschützt werden müssen.
Claims (5)
1. Verwendung einer mehrfach programmierbaren EEPROM-
Speicherzelle als ein nur einmal elektrisch program
mierbarer Nur-Lese-Speicher.
2. Einmal elektrisch programmierbarer Nur-Lese-Spei
cher, dadurch gekennzeichnet, daß als physikalischer
Speicher ein Floating-Gate-MOS-Transistor (1) vorgese
hen ist.
3. Einmal elektrisch programmierbarer Nur-Lese-Speicher
nach Anspruch 2, dadurch gekennzeichnet, daß Bulk- und
Steuer-Gate-Anschluß des Floating-Gate-MOS-Transi
stors (1) mit einer Leitung für die Programmier
spannung (VSS) verbunden sind.
4. Einmal elektrisch programmierbarer Nur-Lese-Speicher
nach einem der Ansprüche 2 oder 3, dadurch gekennzei
chnet, daß beim Programmieren dem Drain-Anschluß des
Floating-Gate-Transistors (1) über eine Reihenschal
tung, bestehend aus einem zweiten und einem dritten
p-Kanal-MOS-Transistor (3, 4), Versorgungsspannung zu
geführt wird.
5. Schaltungsanordnung mit einem einmal elektrisch pro
grammierbarem Nur-Lese-Speicher nach einem der Ansprü
che 1 bis 4, dadurch gekennzeichnet, daß eine Anordnung
von EEPROM-Zellen vorgesehen ist, daß den EEPROM-Zellen
über einen Schaltungsteil, der von dem einmal elek
trisch programmierbaren Nur-Lese-Speicher (Lock) kon
trolliert wird, die Programmierspannung (VPP) zugeführt
wird und daß die EEPROM-Zellen im programmierten Zu
stand des einmal elektrisch programmierbaren
Nur-Lese-Speichers (Lock) nicht mehr zu programmieren
sind.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4121053A DE4121053C2 (de) | 1991-06-26 | 1991-06-26 | Speicherzelle mit Floating-Gate-Transistor |
US07/900,482 US5283759A (en) | 1991-06-26 | 1992-06-18 | One-time-programmable EEPROM cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4121053A DE4121053C2 (de) | 1991-06-26 | 1991-06-26 | Speicherzelle mit Floating-Gate-Transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4121053A1 true DE4121053A1 (de) | 1993-01-07 |
DE4121053C2 DE4121053C2 (de) | 1995-10-19 |
Family
ID=6434756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4121053A Expired - Fee Related DE4121053C2 (de) | 1991-06-26 | 1991-06-26 | Speicherzelle mit Floating-Gate-Transistor |
Country Status (2)
Country | Link |
---|---|
US (1) | US5283759A (de) |
DE (1) | DE4121053C2 (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5432741A (en) * | 1994-03-17 | 1995-07-11 | Texas Instruments Incorporated | Circuit for permanently disabling EEPROM programming |
US5581501A (en) * | 1995-08-17 | 1996-12-03 | Altera Corporation | Nonvolatile SRAM cells and cell arrays |
US6005806A (en) * | 1996-03-14 | 1999-12-21 | Altera Corporation | Nonvolatile configuration cells and cell arrays |
US5648930A (en) * | 1996-06-28 | 1997-07-15 | Symbios Logic Inc. | Non-volatile memory which is programmable from a power source |
US5661687A (en) * | 1996-09-30 | 1997-08-26 | Symbios Logic Inc. | Drain excluded EPROM cell |
US5838616A (en) * | 1996-09-30 | 1998-11-17 | Symbios, Inc. | Gate edge aligned EEPROM transistor |
US5831894A (en) * | 1998-04-27 | 1998-11-03 | United Microelectronics Corp. | Methods of programming and reading one time programmable read only memory |
US6765813B2 (en) * | 2000-08-14 | 2004-07-20 | Matrix Semiconductor, Inc. | Integrated systems using vertically-stacked three-dimensional memory cells |
US6545891B1 (en) * | 2000-08-14 | 2003-04-08 | Matrix Semiconductor, Inc. | Modular memory device |
US6711043B2 (en) | 2000-08-14 | 2004-03-23 | Matrix Semiconductor, Inc. | Three-dimensional memory cache system |
US7130209B2 (en) * | 2004-10-15 | 2006-10-31 | Atmel Corporation | Flexible OTP sector protection architecture for flash memories |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
JP5581215B2 (ja) * | 2007-11-01 | 2014-08-27 | インヴェンサス・コーポレイション | 不揮発性ワンタイムプログラマブル及びマルチタイムプログラマブルメモリに組み込まれた集積回路 |
US8580622B2 (en) * | 2007-11-14 | 2013-11-12 | Invensas Corporation | Method of making integrated circuit embedded with non-volatile programmable memory having variable coupling |
US7876615B2 (en) | 2007-11-14 | 2011-01-25 | Jonker Llc | Method of operating integrated circuit embedded with non-volatile programmable memory having variable coupling related application data |
US7787295B2 (en) * | 2007-11-14 | 2010-08-31 | Jonker Llc | Integrated circuit embedded with non-volatile multiple-time programmable memory having variable coupling |
US8305805B2 (en) * | 2008-11-03 | 2012-11-06 | Invensas Corporation | Common drain non-volatile multiple-time programmable memory |
US8203861B2 (en) * | 2008-12-30 | 2012-06-19 | Invensas Corporation | Non-volatile one-time—programmable and multiple-time programmable memory configuration circuit |
US9305931B2 (en) | 2011-05-10 | 2016-04-05 | Jonker, Llc | Zero cost NVM cell using high voltage devices in analog process |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3702453A1 (de) * | 1987-01-28 | 1988-08-11 | Vdo Schindling | Anordnung zum programmieren eines festwertspeichers |
US4811287A (en) * | 1986-10-27 | 1989-03-07 | United Technologies Corporation | EEPROM mounting device |
US4878199A (en) * | 1987-02-27 | 1989-10-31 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US4975878A (en) * | 1988-01-28 | 1990-12-04 | National Semiconductor | Programmable memory data protection scheme |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5170373A (en) * | 1989-10-31 | 1992-12-08 | Sgs-Thomson Microelectronics, Inc. | Three transistor eeprom cell |
US5185718A (en) * | 1991-02-19 | 1993-02-09 | Catalyst Semiconductor Corporation | Memory array architecture for flash memory |
-
1991
- 1991-06-26 DE DE4121053A patent/DE4121053C2/de not_active Expired - Fee Related
-
1992
- 1992-06-18 US US07/900,482 patent/US5283759A/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4811287A (en) * | 1986-10-27 | 1989-03-07 | United Technologies Corporation | EEPROM mounting device |
DE3702453A1 (de) * | 1987-01-28 | 1988-08-11 | Vdo Schindling | Anordnung zum programmieren eines festwertspeichers |
US4878199A (en) * | 1987-02-27 | 1989-10-31 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US4975878A (en) * | 1988-01-28 | 1990-12-04 | National Semiconductor | Programmable memory data protection scheme |
Non-Patent Citations (2)
Title |
---|
"Plastik-EPROMs" sollen ROMs ablösen. In: Elektro-nik 24/29.11.1985, S. 22 * |
PATHAK, Saroj, et.al.: A 25-ns 16K CMOS PROM Usinga Four-Transistor Cell and Differntial Design Techniques. In: IEEE Journal of Solid-State Circu-its, Vol. SC-20, No. 5, Oct. 1985, S. 964-970 * |
Also Published As
Publication number | Publication date |
---|---|
DE4121053C2 (de) | 1995-10-19 |
US5283759A (en) | 1994-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4121053C2 (de) | Speicherzelle mit Floating-Gate-Transistor | |
DE3936676C2 (de) | ||
DE4036973C2 (de) | Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung | |
DE2828855C2 (de) | Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s) | |
DE3123611C2 (de) | ||
DE3041176A1 (de) | Halbleiterspeichervorrichtung | |
DE4207934A1 (de) | Elektrisch loesch- und programmierbares, nichtfluechtiges speichersystem mit schreib-pruef-einsteller unter verwendung zweier bezugspegel | |
DE69630958T2 (de) | Programmierbarer nichtflüchtiger zweiwegschalter für programmierbare logik | |
DE4035660A1 (de) | Elektrisch programmierbare speichereinrichtung und verfahren zum zugreifen/programmieren von speicherzellen | |
DE3424765A1 (de) | Integrierter mikrocomputer mit nichtfluechtigem ram-speicher | |
DE102005030874B3 (de) | Verfahren und integrierter Schaltkreis zum Erkennen eines Zustandes einer Speicherzelle | |
DE102005055834A1 (de) | Speicherschaltung, Ansteuerschaltung für einen Speicher und Verfahren zum Einschreiben von Schreibdaten in einen Speicher | |
DE19813653A1 (de) | Anwenderprogrammierbares Verknüpfungsfeld | |
DE2735976C3 (de) | Elektronisch veränderbare Diodenlogikschaltung | |
DE3635754C2 (de) | ||
DE112004002678B4 (de) | Elektrisch programmierbares 2-Transistoren-Sicherungselement mit einfacher Polysiliziumschicht und elektrisch programmierbare Transistor-Sicherungszelle | |
EP0100772B1 (de) | Elektrisch programmierbare Speichermatrix | |
DE3430972C2 (de) | Integrierte Schaltung | |
EP0658905B1 (de) | Elektronische Speicherschaltung | |
DE2739110C2 (de) | ||
DE102005023911A1 (de) | Halbleiterschaltungsvorrichtung und Verfahren zum Betreiben der Halbleiterschaltvorrichtung | |
DE4305119C2 (de) | MOS-Speichereinrichtung zur seriellen Informationsverarbeitung | |
EP0089397A1 (de) | Integrierte Speichermatrix mit nichtflüchtigen, umprogrammierbaren Speicherzellen | |
DE3017960A1 (de) | Speicherschaltung | |
DE3218992C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8120 | Willingness to grant licences paragraph 23 | ||
D2 | Grant after examination | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB |
|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE |
|
8339 | Ceased/non-payment of the annual fee |