KR960010959B1 - 불휘발성 반도체 기억장치 - Google Patents

불휘발성 반도체 기억장치 Download PDF

Info

Publication number
KR960010959B1
KR960010959B1 KR1019930010838A KR930010838A KR960010959B1 KR 960010959 B1 KR960010959 B1 KR 960010959B1 KR 1019930010838 A KR1019930010838 A KR 1019930010838A KR 930010838 A KR930010838 A KR 930010838A KR 960010959 B1 KR960010959 B1 KR 960010959B1
Authority
KR
South Korea
Prior art keywords
memory cell
cell
floating gate
gate
voltage
Prior art date
Application number
KR1019930010838A
Other languages
English (en)
Other versions
KR940001170A (ko
Inventor
세이지 야마다
마사미츠 오시기리
Original Assignee
가부시키가이샤 도시바
사토 후미오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 사토 후미오 filed Critical 가부시키가이샤 도시바
Publication of KR940001170A publication Critical patent/KR940001170A/ko
Application granted granted Critical
Publication of KR960010959B1 publication Critical patent/KR960010959B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

내용없음.

Description

불휘발성 반도체 기억장치
제1도는 본 발명의 한 실시예에 따른 EEPROM을 개략적으로 나타낸 블록도.
제2도는 제1도중의 메모리셀 어레이의 일부를 나타낸 회로도.
제3도는 제2도중 ETOX형 셀구조의 일례를 나타낸 단면도.
제4도는 제2도중의 ETOX형 셀구조의 다른 예를 나타낸 단면도.
제5도는 제2도중의 ETOX형 셀구조의 또 다른 예를 나타낸 단면도.
제6도는 제2도중의 ETOX형 셀의 데이터유지 특성의 일례를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 메모리셀 어레이 2 : 행디코더회로
3 : 열디코더회로 4 : 소오스 디코더회로
5 : 모드절환회로 6 : 모드설정신호발생회로
7 : 독출용 중간전위발생회로 11 : 메모리셀(예컨대 ETOX형 셀)
12 : 워드선 13 : 비트선
14 : 소오스선 15 : 열선택용 트랜지스터
30 : 반도체기판 31 : 제1불순물영역(소오스)
32 : 제2불순물영역(드레인) 33 : 채널영역
34 : 터널절연막 35 : 부유게이트
36 : 제어게이트 37 : 층간절연막
[산업상의 이용분야]
본 발명은 적층게이트구조의 불휘발성 메모리셀의 어레이를 사용한 불휘발성 반도체 기억장치에 관한 것으로, 특히 메모리셀의 데이터유지특성의 개량에 관한 것이다.
[종래의 기술 및 그 문제점]
EEPROM(전기적 소거 및 재기록 가능한 독출전용 메모리)에 있어서는 메모리셀로서 적층게이트구조(스택 게이트)를 갖는 MOS트랜지스터가 사용되고 있다.
EEPROM셀의 종류로는 EXOX(미합중국 인텔사 상표)형 셀이라는 터널 옥사이드형 EEPROM(EEPROM with Tunnel Oxide)셀, FLOTOX(FLOating gate Tunnel OXide)형 셀, ACEE(Advanced Contactless EEPROM)형 셀, SISOS(Sidewall Select-gate On Source side)형 셀 등이 있다.
FLOTOX형 셀은 메모리셀 트랜지스터와 선택트랜지스터의 2트랜지스터 구성을 갖는다. ACEE형 셀은 상기 FLOTOX형 셀의 선택트랜지스터를 생략하고, 드레인 콘텍트를 공통화해서 생략한 것이다. SISOS형 셀은 소오스측에 측벽부 선택트랜지스터가 설치된 것이다.
ETOX형 셀은, 일반적으로 제3도에 나타낸 바와 같은 단면구조를 갖는 것으로, 셀 사이즈가 작으며 주변회로의 구성이 간단해서 EEPROM의 대용량화가 가능하다는 잇점이 있다.
이러한 ETOX형 셀을 사용한 EEPROM은, 기록은 비트단위로 행해지고, 소거는 전비트 일괄[플래시(flash) 소거] 또는 선택된 블럭단위로 행해진다.
제3도에 있어서, 참조부호 30은 반도체기판, 31은 소오스영역, 32는 드레인영역, 33은 채널영역 34는 터널절연막, 35는 부유게이트, 36은 제어게이트, 37은 층간절연막이다.
상기 ETOX형 셀의 데이터독출시에는, 소오스전압(VS)으로서 저전압(예컨대 0V)을 인가하고, 드레인전압(VD)으로서 독출중간전압(예컨대 1V)을 인가하며, 제어게이트전압(VCG)으로서 독출전압[통상, 전원전압(VCC)]을 인가한다. 이때, 임계치가 독출전압(VCC)보다도 낮은 셀(부유게이트에 전자가 주입되어 있지 않은 셀)에는 전류가 흐르고, 임계치가 독출전압(VCC) 보다도 높은 셀(부유게이트에 전자가 주입되어 있는 셀)에는 전류가 흐르지 않는 것을 이용해서 셀데이터를 독출한다.
그런데, 종래의 ETOX형 셀은 전기적으로 중성의 상태[부유게이트(35)가 정(正)에도 부(負)에도 대전하고 있지 않은 상태]에서의 임계치가 독출시에 제어게이트(36)에 인가되는 5V 보다도 낮았다.
또, 종래의 ETOX형 셀은 데이터유지특성이 반드시 양호하지는 않다고 하는 현상이 있었다. 이러한 현상이 생기는 이유는, 부유게이트(35)에 전자가 주입된 상태에서 외부로부터 양이온이 침입하면, 부유게이트(35)의 전하가 중성화되는 것에 기인한다고 생각된다.
따라서, 종래의 ETOX형 셀은 부유게이트(35)에 전자가 주입된 상태에서 임계치가 5V보다 높아도 양이온의 침입에 의해 임계치가 서서히 하강해서, 결국에는 임계치가 5V보다도 낮은 상태로 되어 버리면 데이터의 독출에러가 생겨 버린다.
상기한 바와 같이 종래의 ETOX형 셀을 이용한 EEPROM은, 셀의 부유게이트에 전자가 주입된 상태에서의 데이터유지특성이 반드시 양호하지는 않고, 전기적으로 중성의 상태에서의 셀의 임계치가 독출시에 제어게이트에 인가되는 전압보다도 낮았으므로, 외부로부터의 양이온의 칩입 등에 의해 데이터의 독출에러가 생길 염려가 있었다.
[발명의 목적]
이에 본 발명은 상기와 같은 문제점을 해결하기 위해 이루어진 것으로, 부유게이트에 전자가 주입된 상태에서의 데이터유지특성이 우수하고, 전기적으로 중성의 상태에서의 셀의 임계치가 독출시에 제어게이트에 인가되는 전압보다도 높은 EEPROM셀을 사용함으로써, 외부로부터의 양이온의 침입 등에 의해 데이터의 독출에러가 생기는 것을 방지할 수 있는 불휘발성 반도체 기억장치를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기와 같은 목적을 달성하기 위해 본 발명의 불휘발성 반도체 기억장치는, 적층게이트구조를 갖는 메모리셀 트랜지스터군이 행렬형상으로 배열된 메모리셀 어레이와, 이 메모리셀 어레이의 동일 행의 메모리셀 트랜지스터의 제어게이트에 공통 접속된 워드선군, 상기 메모리셀 어레이의 동일 열의 메모리셀 트랜지스터의 드레인에 선택게이트를 매개하지 않고서 공통 접속된 비트선군, 상기 원드선군을 선택적으로 구동시키기 위한 행디코더회로 및, 상기 비트선군을 선택 제어하기 위한 열디코더회로를 구비하여 이루어지고, 상기 행디코더회로는 독출모드시에 선택된 워드선에 대해 상기 메모리셀 트랜지스터의 부유게이트에 전하가 축적되어 있지 않은 상태에 있어서 그 제어게이트에서 본 채널의 반전전압보다도 낮은 전압을 인가하는 것을 특징으로 한다.
(작용)
상기의 구성으로 된 본 발명에 의하면, 부유게이트에 전자를 주입한 상태에서의 데이터유지특성이 우수하고, 전기적으로 중성의 상태에서의 임계치가 독출시에 제어게이트에 인가되는 전압보다도 높은 특성을 갖는 EEPROM셀을 사용하고 있으므로, 외부로부터의 양이온의 침입 등에 의해 데이터의 독출에러가 생기는 것을 방지할 수 있다.
(실시예)
이하, 도면을 참조해서 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명의 한 실시예에 따른 EEPROM을 개략적으로 나타낸 블럭도이다. 동 도면에서, 참조부호 1은 메모리셀 어레이, 2는 행디코더회로, 3은 열디코더회로, 4는 소오스 디코더회로, 5는 모드절환회로, 6은 모드설정신호발생신호, 7은 독출용 중간전위발생회로이다.
제2도는 메모리셀 어레이(1)의 일부를 나타낸 도면이다. 동 도면에서, 참조부호 11은 적층게이트구조를 갖는 메모리셀(예컨대 ETOX형 셀)로서 행렬형상으로 배열되어 있다. 12은 상기 메모리셀 어레이(1)의 동일 행에 배치된 복수개의 메모리셀(11)의 제어게이트가 공통으로 접속된 워드선이고, 13은 상기 메모리셀 어레이(1)의 동일 열에 배치된 복수개의 메모리셀(11)의 드레인이 선택게이트를 매개하지 않고서 공통 접속된 비트선으로서 상기 워드선(12)과 교차하는 방향에 배치되어 있다. 14는 사이 메모리셀 어레이(1)의 동일 행에 배치된 복수개의 메모리셀(11)의 소오스가 공통으로 접속된 소오스선이다.
한편, 제1도의 EEPROM은 복수비트 구성(복수비트 병렬로 데이터독출/기록이 행해지는 구성)을 상정(想定)한 것으로, 상기 메모리셀(11)은 비트선 단위로 그 병렬비트선의 갯수만큼 분할되어 있고, 이렇게 분할된 각 영역에서는 복수의 비트선(13)이 열선택용 트랜지스터(15…)를 매개로 감지증폭기(도시하지 않음)에 공통으로 접속되어 있다.
제3도는 제2도중의 ETOX형 셀의 단면구조의 일례를 나타낸 도면이다.
동 도면에서, 참조부호 30은 제1도전형의 반도체기판(예컨대 p형 Si기판)이고, 31 및 32는 상기 반도체 기판(30)의 표면에 선택적으로 설치되고 반도체기판(30)과는 역도전형[예컨대 비소 또는 인이 도프(dope)된 n형]의 제1불순물영역(소오스) 및 제2불순물영역(드레인)이며, 33은 상기 반도체기판(30) 표면의 소오스·드레인 사이의 채널영역이고, 34는 상기 반도체기판(30) 표면상에 형성된 10nm의 산화막이 사용되고 있다. 참조부호 37은 상기 부유게이트(35)상에 설치된 예컨대 다결정실리콘의 열산화막/CVD실리콘산화막/열산화막으로 이루어진 층간절연막이고, 36은 상기 부유게이트(35)상에 상기 층간절연막(37)을 매개로 설치된 제어게이트로서 약 400nm의 예컨대 인(P)이 도프된 다결정실리콘이 사용되고 있다. 이와 같이 부유게이트(35)와 제어게이트(36)는 적층게이트구조를 갖는다.
여기서, 상기 ETOX형 셀의 각 동작모드에서의 각 부의 전압관계의 일례와 동작원리에 대하여 설명해둔다.
(1) 데이터기록(프로그램)시에는, 소오스전압(VS)으로서 저전압(예컨대 0V)을 인가하고, 기판(30)에 저전압(예컨대 0V)을 인가하며, 제어게이트전압(VCG)으로서 고전압의 기록전압(VPP)을 인가하고, 드레인전압(VD)으로서 고전압을 인가한다. 그러면, 드레인·소오스 사이에 온(on) 전류가 흘러서 드레인 근방에서 열전자(hot electron) 및 열정공(hot hole)의 쌍이 발생한다. 그리고, 정공은 기판전류로서 기판(30)에 흐르지만, 열전자가 부유게이트(35)에 주입됨으로써, 트랜지스터의 제어게이트(36)에서 본 임계치가 상승하여 기록이 완료된다.
(2) 데이터소거시에는, 소오스(31)에 고전압(VPP)을 인가하고, 제어게이트(36)에 저전압(예컨대 0V)을 인가하여 드레인(32)을 예컨대 부유상태로 설정한다. 이때, 제어게이트(36)·부유게이트(35) 사이의 용량과 부유게이트(35)·소오스(31) 사이의 용량이 용량비 및 소오스전압(VS)에 따라 부유게이트전위(VFG)가 설정되어 소오스(31)와 부유게이트(35) 사이의 터널절연막(34)에 파울러-로드하임(Fowler-Nordheim) 터널전류가 흐름으로써 부유게이트(35)로부터 전자가 빠져나가 소거가 완료된다(임계치가 기록전의 상태로 된다).
(3) 데이터독출시에는, 소오스전압(VS)으로서 저전압(예컨대 0V)을 인가하고, 드레인전압(VD)으로서 독출중간전압(예컨대 1V)을 인가하며, 제어게이트전압(VCG)으로서 독출전압[통상, 전원전압(VCC)]을 인가한다. 이때, 임계치가 독출전압(VCC)보다도 낮은 셀(부유게이트에 전자가 주입되어 있지 않은 셀)에는 전류가 흐르고, 임계치가 독출전압(VCC) 보다도 높은 셀(부유게이트에 전자가 주입되어 있는 셀)에는 전류가 흐르지 않는 것을 이용해서 셀데이터를 독출한다.
제1도중의 행디코더회로(2)는 상기 워드선(12)군을 선택적으로 구동시키기 위한 것이고, 열디코더회로(3)는 상기 비트선(13)군을 선택 제어하기 위한 것이며, 소오스 디코더회로(4)는 상기 소오스선(14)군의 전위를 제어하기 위한 것이다.
상기 실시예의 EEPROM에 있어서는, 기록모드시에는 상술한 동작원리에 따라 선택된 메모리셀을 포함하는 열(선택열)의 비트선(13)에 고전압을 인가함과 더불어 선택된 메모리셀을 포함하는 행(선택형)의 워드선(12)에 기록전압(VPP)을 인가하고, 선택된 메모리셀의 소오스에는 저전압(예컨대 0V)을 인가함(또는 부유상태로 설정함)으로써, 선택된 메모리셀에 대하여 데이터의 기록을 행한다.
플래기소거모드시에는, 상술한 동작원리에 따라 모든 워드선(12)을 접지시키고, 모든 열선택용 트랜지스터(16)를 오프상태로 제어해서, 모든 비트선(13)을 부유상태로 하며, 모든 소오스에 고전압(VPP)을 인가함으로써 모든 메캬에 대해 데이터의 소거를 행한다.
독출모드시에는, 상술한 동작원리에 따라 선택형의 워드선(12)에 독출전압[본 예에서는 5V의 전원전압(VCC)]을 인가하고, 선택열에 비트선(13)에 독출중간전압(예컨대 1V)을 인가한다.
이 경우, 본 실시예에 있어서는, 상기 행디코더회로(2)는 독출모드시에 선택된 워드선(12)에 대해 상기 ETOX형 셀(11)의 부유게이트(35)에 전하가 축적되어 있지 않은 상태에 있어서 그 제어게이트(36)에서 본 채널의 반전전압(임계치)보다도 낮은 전압(본 예에서는 5V)을 인가하는 것을 특징으로 한다.
즉, 본 실시예에서 사용되고 있는 ETOX형 셀(11)은 그 드레인(32)이 선택게이트를 매개하지 않고서 비트선(13)에 접속되어 있고, 그 부유게이트(35)에 전하가 축적되지 않은 중성상태가 있어서 그 제어게이트(36)에서 본 채널의 반전전압(셀의 임계치)이 상기 제어게이트(36)에 독출모드시에 인가되는 전압(본 예에서는 5V)보다도 높아지도록 설정되어 있는 것을 특징으로 한다[여기서, 종래의 ETOX형 셀은 부유게이트(35)에 전하가 축적되어 있지 않은 중성상태에 있어서 임계치 5V 이하이다].
상기한 바와 같이 ETOX형 셀의 부유게이트에 전하가 축적되어 있지 않은 중성상태에 있어서 임계치가 5V보다 높아지도록 실현하기 위한 수단으로서는, 예컨대 다음과 같은 방법을 생각할 수 있다.
(1) 제3도에 나타낸 바와 같은 구조를 갖는 ETOX형 셀의 채널영역(33)의 표면으로의 불순물(예컨대 붕소)의 이온주입·도즈(dose)량을 종래보다도 다량(예컨대 5×1014/㎤이상)으로 한다.
(2) 제4도에 나타낸 바와 셀트랜지스터 p웰(41)내에 설치되어 있는 구조를 갖는 경우에는, p웰(41)의 불순물(예컨대 붕소) 농도를 올린다.
(3) 제5도에 나타낸 바와 같이 셀트랜지스터의 소오스(31) 또는 드레인(32)의 주위를 p형 불순물(예컨대 붕소)영역(51,52)으로 덮는 구조를 갖는 경웅에는, 상기 불순물영역(51,52)의 농도를 높게 예컨대 3×1014/㎤ 이상으로 한다.
(4) 제3도에 나타낸 바와 같은 구조를 갖는 ETOX형 셀의 부유게이트(35)와 제어게이트(36) 사이의 정전용량을 감소시킨다. 구체적으로는, 부유게이트(35)와 제어게이트(36)의 커플링(coupling) 면적을 작게 하거나 층간절연막(37)을 두껍게 한다.
(5) 제3도에 나타낸 바와 같은 구조를 갖춘 ETOX형 셀의 터널절연막(34)을 두껍게 한다.
이들중 어느 방법을 채용하던지 간에, 결과적으로 부유게이트(35)의 전하가 중성상태에 있어서 셀의 임계치가 5V보다 높아지면 된다.
제6도는 ETOX형 셀을 300℃에서 방치한 경우의 데이터유지특성의 일례를 나타낸 것으로, 동 도면에서 실선은 상기한 바와 같이 부유게이트의 전하가 중성상태에 있어서 임계치가 5V보다 높아지도록 설정된 본 실시예의 ETOX형 셀의 특성을 나타내고, 점선은 비교를 위해 종래의 ETOX형 셀의 특성을 나타내고 있다.
제6도로부터 알 수 있는 바와 같이, 종래의 ETOX형 셀은 부유게이트에 전자가 주입된 직후에 있어서 셀의 임계치가 7V인 경우에도 양이온의 침입에의해 시간의 경과와 더불어 급속하게 임계치가 5V 이하로 떨어져 버린다.
이에 대해, 본 실시예의 ETOX형 셀은 양이온의 침입에 의해 부유게이트가 완전하게 중성화되더라도, 임계치는 5V보다 높게 유지되어 있으므로, 데이터의 독출에러가 생기지 않게 된다.
한편, 외부로부터의 음이온의 침입은 비교적 적기 때문에, 본 실시예의 ETOX형 셀의 소거 직후의 임계치가 2V인 경우에도, 데이터의 독출에러가 생길 정도로 임계치가 변동할 염려는 없어서 상당히 신뢰성이 높은 셀을 얻을 수 있다.
또, 공지되어 있는 16M 비트를 대상으로 한 ETOX형 셀의 구조에서는, 부유게이트에 전하가 없는 경우에 제어게이트에서 본 채널임계치(Vthcg)와 부유게이트에서 본 채널임계치(Vthfcg)의 관계는 Vthfcg=K×Vthcg와 같게 된다.
여기서, K는 커플링 비(比)로서 일반적으로 0.6~0.4로 되고, 금후에도 그 값은 유지되어 개발이 진행되리라고 생각된다.
따라서, Vthcg를 5V보다 높게 설정하기 위해서는 Vthfcg를 3.0V 이상으로 하면 된다. 이 경우, 상기 터널절연막의 막두께는 금후에도 약 10nm라고 하면, 상기 채널영역(33)의 p형 불순물(예컨대 붕소)의 표면 농도를 1×1018/㎤ 이상으로 함으로써 실현할 수 있다.
또한, 상기 실시예에서는 독출시의 ETOX형 셀의 제어게이트전압(VCG)을 5V로 가정하고 있지만, 반드시 5V일 필요는 없다. 5V보다 낮은 독출전압(VCC)으로 독출하는 경우에는, 셀의 중성상태의 임계치가 VCC 이상이면, 상기 실시예와 마찬가지의 효과를 얻을 수 있다.
또, 상기 실시예에서는 메모리셀로서 ETOX형 셀을 사용했지만, 반드시 그렇게 할 필요는 없고, 독출시에 대상으로 되어 있는 셀 이외의 셀전류를 커트·오프하기 위한 선택게이트를 갖추고 있지 않은 구조라면 본 발명을 적용하기에 효과적이다.
한편, 특허청구의 범위의 각 구성요소에 병기한 도면에 대응하는 참조부호는 본 발명의 이해를 용이하게 하기 위한 것일 뿐, 본 발명의 기술적 범위를 도면에 나타낸 실시예에 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 부유게이트에 전자를 주입한 상태에서의 데이터유지특성이 우수한 EEPROM셀을 사용함으로써, 외부로부터의 양이온의 침입 등에 의해 데이터의 독출에러가 생기는 것을 방지할 수 있는 불휘발성 반도체 기억장치를 실현할 수 있게 된다.

Claims (5)

  1. 각각의 적층게이트구조를 갖는 부유게이트(35)와 제어게이트(36)를 구비한 복수개의 메모리 셀 트랜지스터(11)가 행렬형상으로 배열된 메모리셀 어레이(1)와, 각각이 상기 메모리셀 어레이(1)의 행에 대응하고, 상기 메모리셀 어레이(1)의 대응하는 행에 배열된 상기 메모리셀 트랜지스터의 제어게이트에 공통으로 접속된 복수개의 워드선을 갖춘 워드선(12)군, 각각이 상기 메모리셀 어레이(1)의 열에 대응하고, 상기 메모리셀 어레이(1)의 대응하는 열의 상기 메모리셀 트랜지스터의 드레인에 공통으로 접속된 복수개의 비트선을 갖춘 비트선(13)군, 각 워드선에 접속되어 상기 워드선(12)군의 임의의 워드선을 선택적으로 구동시키기 위한 행디코더수단(2) 및, 각 비트선에 접속되어 독출모드시에 상기 비트선(13)군의 임의의 비트선을 선택적으로 구동시키기 위한 열디코더수단(3)을 구비하여 이루어지고, 상기 행디코더수단(2)은, 독출모드시에 선택된 임의의 워드선에 대해 상기 부유게이트에 전하가 축적되어 있지 않은 상태에 있어서 상기 메모리셀 트랜지스터(11)의 임계치 전압보다도 낮은 전압을 인가하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  2. 제1항에 있어서, 상기 메모리셀 트랜지스터(11) 각각은, 반도체기판((30)과, 이 반도체기판(30)의 표면에 형성된 소오스영역 및 드레인영역을 더 구비하고, 상기 드레인영역은 상기 반도체기판(30)의 도전형과는 역도전형인 제1불순물영역(32)을 가지며, 상기 부유게이트(36)는 상기 반도체기판(30)의 드레인영역상 및 상기 소오스영역과의 사이의 채널영역(33)상에 게이트절연막(34)을 매개로 형성하고, 상기 제어게이트(36)는 상기 부유게이트(35)상에 절연막(37)을 매개로 형성되어 상기 워드선중의 하나와 연결되며, 상기 드레인이 비트선에 접속되어 있고 상기 부유게이트에 전하가 축적되어 있지 않은 상태에 있어서 상기 메모리셀 트랜지스터(11)의 임계치전압이 독출모드시에 상기 행디코더수단(2)으로부터 상기 제어게이트(36)로 인가되는 전압보다도 높게 설정되어 있는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  3. 제2항에 있어서, 상기 메모리셀 트랜지스터(11)는 터널 옥사이드형 셀인 것을 특징으로 하는 불휘발성 반도체 기억장치.
  4. 제2항에 있어서, 상기 메모리셀 트랜지스터(11)의 채널영역(33)이 도전형이 상기 반도체기판(30)의 도전형과 같고, 상기 채널영역(33)의 적어도 일부 영역에서의 불순물의 농도가 1×1018/㎤ 이상인 것을 특징으로 하는 불휘발성 반도체 기억장치.
  5. 제4항에 있어서, 상기 불순물은 붕소인 것을 특징으로 하는 불휘발성 반도체 기억장치.
KR1019930010838A 1992-06-18 1993-06-15 불휘발성 반도체 기억장치 KR960010959B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15948592A JP2904649B2 (ja) 1992-06-18 1992-06-18 不揮発性半導体記憶装置
JP92-159485 1992-06-18

Publications (2)

Publication Number Publication Date
KR940001170A KR940001170A (ko) 1994-01-10
KR960010959B1 true KR960010959B1 (ko) 1996-08-14

Family

ID=15694803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930010838A KR960010959B1 (ko) 1992-06-18 1993-06-15 불휘발성 반도체 기억장치

Country Status (3)

Country Link
US (1) US5349553A (ko)
JP (1) JP2904649B2 (ko)
KR (1) KR960010959B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848223B2 (ja) * 1993-12-01 1999-01-20 日本電気株式会社 不揮発性半導体記憶装置の消去方法及び製造方法
US5541876A (en) * 1994-06-01 1996-07-30 United Microelectronics Corporation Memory cell fabricated by floating gate structure
US5491657A (en) * 1995-02-24 1996-02-13 Advanced Micro Devices, Inc. Method for bulk (or byte) charging and discharging an array of flash EEPROM memory cells
JP5755096B2 (ja) * 2011-09-29 2015-07-29 シチズンホールディングス株式会社 不揮発性半導体記憶装置及びその製造方法とデータ書き換え方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136533A (en) * 1988-07-08 1992-08-04 Eliyahou Harari Sidewall capacitor DRAM cell

Also Published As

Publication number Publication date
JPH065873A (ja) 1994-01-14
KR940001170A (ko) 1994-01-10
JP2904649B2 (ja) 1999-06-14
US5349553A (en) 1994-09-20

Similar Documents

Publication Publication Date Title
US5586073A (en) Semiconductor device having a multi-layer channel structure
KR960016802B1 (ko) 불휘발성 반도체 기억 장치
US4783766A (en) Block electrically erasable EEPROM
US6936888B2 (en) Nonvolatile memory device with multi-bit memory cells having plural side gates
JP3004043B2 (ja) 不揮発性半導体メモリ装置
CA1149064A (en) Low voltage electrically erasable programmable read only memory
US6646924B1 (en) Non-volatile memory and operating method thereof
KR960016106B1 (ko) 비 휘발성 반도체 메모리 장치
EP1020925B1 (en) Semiconductor storage device and method of driving the same
CN109817624B (zh) 存储器及其操作方法
US5784325A (en) Semiconductor nonvolatile memory device
JP4073525B2 (ja) 不揮発性半導体記憶装置
KR100232235B1 (ko) 비휘발성 메모리 장치
KR100706789B1 (ko) 비휘발성 메모리 소자
KR100379553B1 (ko) 플래쉬 메모리 셀의 어레이 및 이를 이용한 데이터프로그램방법 및 소거방법
US20040125655A1 (en) Non-volatile memory and operating method thereof
US20020014645A1 (en) Semiconductor memory device and method for operation thereof
US4379343A (en) Electrically erasable programmable read-only memory cell having a shared diffusion
US5355332A (en) Electrically erasable programmable read-only memory with an array of one-transistor memory cells
KR960010959B1 (ko) 불휘발성 반도체 기억장치
US5396458A (en) Semiconductor memory device and method of writing and reading out information for the same
KR100706791B1 (ko) 비휘발성 기억 장치, 그 형성 방법 및 동작 방법
JPH0577189B2 (ko)
US20060226467A1 (en) P-channel charge trapping memory device with sub-gate
JPH06350097A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 17

EXPY Expiration of term