DE3334296T1 - Schwebe-Gate-Speicher - Google Patents

Schwebe-Gate-Speicher

Info

Publication number
DE3334296T1
DE3334296T1 DE19833334296 DE3334296T DE3334296T1 DE 3334296 T1 DE3334296 T1 DE 3334296T1 DE 19833334296 DE19833334296 DE 19833334296 DE 3334296 T DE3334296 T DE 3334296T DE 3334296 T1 DE3334296 T1 DE 3334296T1
Authority
DE
Germany
Prior art keywords
conductor layer
floating gate
zone
channel
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19833334296
Other languages
English (en)
Inventor
Rodney Lee Somerville N.J. Angle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE3334296T1 publication Critical patent/DE3334296T1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors

Description

34296
Die Erfindung betrifft einen Schwebe-Gate-Speicher gemäß dem Oberbegriff des Patentanspruchs 1. Vorzugsweise betrifft die Erfindung elektrisch veränderliche, nicht flüchtige Schwebe-Gate-Speicher-Vorrichtungen.
In der Mikroprozessor-Technik werden elektrisch veränderliche, nicht flüchtige Nur-Lese-Speicher-Elemente bzw. solche Bauelemente enthaltende Vorrichtungen benötigt. Die Bedürfnisse werden häufig jedoch nur zum Teil befriedigt; mit zunehmender Komplexität, höherer Geschwindigkeit und größerer Kapazität der Rechner werden hochdichte bzw. hochintegrierte Speicher gebraucht, die an Ort und Stelle leicht zu programmieren bzw. zu schreiben und gegebenenfalls umzuprogrammieren, d.h. zu löschen und erneut zu schreiben, sind. Zu diesem Zweck wurden - wie weiter unten erläutert werden wird - Vorrichtungen mit nichtflüchtiger Charakteristik konstruiert; die entsprechenden Bauelemente besitzen jedoch noch erhebliche Nachteile, die durch die Erfindung überwunden werden sollen.
Eine solche Vorrichtung gehört zur Familie der FAMOS-Bauelemente (FAMOS = Floating Gate Avalanche Metal Oxide Semiconductor). Diese Bauelemente können unabhängig von einer Stromversorgung, d.h. auch bei Unterbrechung oder Ausfall des Netzes, eine gespeicherte Information halten. Auch Auffrischungen gespeicherter Informationen sind nicht erforderlich, so daß der Energieaufwand zum Betrieb entsprechend gering ist.
Bauelemente der Schwebe-Gate-Familie (floating gate) besitzen im allgemeinen Source- und Drainzonen des einen
Leitungstyps in einem den anderen Leitungstyp aufweisenden Substrat bzw. an dessen Oberfläche. Zwischen der Source- und Drainzone wird an der Substratoberfläche ein Gate-Aufbau hergestellt. Hierzu wird zunächst eine dünne isolierende Schicht, das Gate-Oxid, auf der Substratoberfläche gebildet und darauf eine leitende Schicht, das Schwebe-Gate, aufgebracht. Auf dieses wird eine zweite isolierende Schicht, die das Schwebe-Gate ganz umgibt und gegenüber dem Rest des Bauelements isoliert, hergestellt. Mit einer zweiten Leiterschicht, die im allgemeinen als Steuer-Gate bezeichnet wird, auf der zweiten Isolierschicht - im Bereich oberhalb des Schwebe-Gates - wird der Gate-Aufbau vollendet. Solche Bauelemente werden in der US-PS 35 00 142 beschrieben.
Ein Hauptnachteil der FAMOS-Bauelemente besteht darin, daß hohe Felder zum Erzeugen des für ein Beladen des Schwebe-Gates erforderlichen Lawinen-Durchbruchs erforderlich sind. Weiterhin muß das gesamte Bauelement zum Löschen einer auf dem Schwebe-Gate erscheinenden Ladung derart mit einem transparenten Fenster ausgestattet wer-
]: den, daß es mit Energie aus dem Ultraviolett- oder Röntgen-Bereich des Spektrums zu beaufschlagen ist. Es ist daher extrem schwierig, ein einzelnes "Wort" allein ohne die gesamte übrige Ladung eines Bauelements zu löschen,
: so daß in der Regel das ganze Bauelement neu programmiert werden muß. Schließlich erfordert das Löschen eine sehr lange Belichtungszeit - in der Größenordnung von etwa 30 bis 45 Minuten - , während der das Bauelement oder Chip aus der Speichereinrichtung entnommen werden muß.
— Jd —
In den letzten Jahren ist die Technik so weit fortgeschritten, daß nunmehr elektrisch veränderliche, nichtflüchtige Nur-Lese-Speicher mit Schwebe-Gate-Bauelement zur Verfugung stehen. Eine solche Speicherzelle wird beschrieben von W.S. Johnson et al in "Electronics", 28. Februar 1980, 113-117. In diesem Artikel wird eine Struktur mit einem Schwebe-Gate-Tunneloxid beschrieben, in der eine ein Schwebe-Gate aus polykristallinem Silizium (Polysilizium) aufweisende Zelle durch eine zwischen dem Polysilizium-Gate und dem Substrat befindliche dünne Oxidschicht unter Ausnutzung des Fowler-Nordheirn-Tunneleffekts mit Elektronen (oder Löchern) beladen wird. In dem bekannten Bauelement bildet das Schwebe-Gate das erste leitende Polysilizium-Niveau. Das Schwebe-Gate, das außerdem von einer Isolierschicht und einer zweiten Leiterschicht aus polykristallinem Silizium bedeckt wird, liegt also am nächsten am Substrat. Daher weist die bekannte Konstruktion bei Betrieb eine übermäßig hohe Kapazität zwischen Schwebe-Gate und Substrat auf. Ein bestimmter Bereich des Schwebe-Gates wird benötigt, um eine enge Kopplung zwischen dem ersten und zweiten aus polykristallinem Silizium bestehenden Niveau zu erhalten. Einige Hersteller ätzen Teile des ersten Polysilizium-Niveaus weg, um die Kapazität zwischen Schwebe-Gate und Substrat herabzusetzen, ohne die Kapazität zwischen erstem und zweitem Polysilizium-Niveau wesentlich zu verkleinern.
Es wurde bereits ein Schwebe-Gate-Speicher vorgeschlagen, in dem das Schwebe-Gate durch das zweite Leiterniveau aus polykristallinem Silizium und nicht, wie bisher üblich, durch das erste Leiterniveau gebildet wird. In der leitenden zweiten Niveauschicht wird das Schwebe-Gate durch
die leitende erste Niveauschicht gegenüber dem Substrat abgeschirmt. Die erste Niveauschicht wird mit einer Öffnung ausgestattet, durch die sich das Schwebe-Gate bzw. die Zweiniveauschicht derart hindurcherstreckt, daß nur ein relativ kleiner Bereich des Schwebe-Gates bzw. der Zweiniveauschicht für Schreib- und Löschfunktionen mit dem Substrat gekoppelt wird. Durch diese Konstruktion wird die sonst auftretende hohe Schwebe-Gate/Substrat-Ka-■>-> pazität herabgesetzt.
Der Erfindung liegt die Aufgabe zugrunde, den Lese-Wirkungsgrad der vorgeschlagenen Konstruktion zu verbessern. Die Lösung wird im Kennzeichen des Patentanspruchs 1 angegeben. Demgemäß wird durch die Erfindung eine nichtflüchtige Speicherzelle mit abgeschirmter Schwebe-Gate-Struktur geschaffen, in der das Schwebe-Gate unter Anwendung des Fowler-Nordheim-Effekts zu beladen ist. In der erfindungsgemäßen Speicherzelle bedeckt die das Schwebe-Gate gegenüber dem Substrat abschirmende Schicht die gesamte Kanalzone außer dort, wo ein "Lesefenster", mit dem das Schwebe-Gate mit der Kanalzone gekoppelt wird, durch die Abschirmschicht hindurchgeht. Durch diesen Aufbau wird der Lese-Wirkungsgrad gegenüber bekannten bzw. bisher vorgeschlagenen Speicherelementen wesentlich verbessert .
In dem erfindungsgemäßen, nichtflüchtigen Schwebe-Gate-Speicher-Bauelement wird das Schwebe-Gate mit Hilfe des Steuer-Gates im wesentlichen gegenüber dem Substrat abgeschirmt. Das Steuer-Gate besitzt zwei Öffnungen, durch die sich Teile des Schwebe-Gates hindurch erstrecken. ,Die eine Öffnung dient als Mittel zum "Schreiben" und "Löschen", die andere Öffnung dient erfindungsgemäß als Mittel zum "Lesen".
34296
Anhand der schematischen Darstellung eines Ausführungsbeispiels werden Einzelheiten der Erfindung erläutert. Es v zeigen: .
Fig. 1 eine Draufsicht auf eine elektrisch veränderliche, nichtflüchtige Schwebe-Gate-Speicherzelle;
Fig. 2 einen Querschnitt längs der Linie 2-2 in Fig. 1;\ und
Fig. 3 einen Querschnitt längs der Linie 3-3 in Fig. 1.
In den Fig. 1 bis 3 wird eine in einem N-leitenden Substrat 10 gebildete P-leitende Wanne 12 dargestellt. An der Oberfläche der Wanne 12 werden Source- und Drainzonen 16 bzw. 18 mit den Leitungstyp des Wannen-Materials ändernden Ionen gebildet. Innerhalb der Wanne 12 wird zwischen der Sourcezone 16 und der Drainzone 18 eine Kanalzone vorgesehen. Diese enthält ein Source-Ansatzteil 20 und ein dem letzteren mit Abstand vorgelagertes Source- Inselteil 22. Das Source-Ansatzteil 20 und das Source-Inselteil 22 werden so dotiert, daß sie', N-leitende Verarmungszonen bilden. Das Source-Ansatzteil 20 und das Source-Inselteil 22 werden getrennt durch einen Lesekanal 24; auch das Source-Inselteil 22 und die Drainzone 18 werden voneinander getrennt, nämlich durch einen Wortleitungskanal 26.
An der Oberfläche der P-leitenden Wanne 12 werden Feldoxidzonen 14 vorgesehen, die den aus den Source- und Drainzonen 16 bzw. 18, dem Source-Ansatzteil 20, dem Source-Inselteil 22 sowie dem Lesekanal 24 und dem Wortleitungskanal 26 bestehenden Aktivbereich begrenzen.
— -θ* —
Oberhalb der Kanalzone wird eine aus polykristallinetn Silizium (Polysiliziurn) bestehende Schicht, die Wortleitung 30, so angeordnet, daß sie auf den Wortleitungskanal 26 ausgerichtet aber diesem gegenüber durch eine Isolierschicht 28 aus Siliziumoxid mit einer Dicke von etwa 100 Nanometer (nm) isoliert wird. Zum deutlichen Unterscheiden der einzelnen Schichten werden die Isolierschichten zwischen Wortleitung 30 und P-leitender Wanne 12 usw. in der Zeichnung nicht gesondert schraffiert.
Oberhalb des Restes der Kanalzone wird eine polykristalline Siliziumschicht vorgesehen, die als Schirm- und Steuergate 32 dient und eine auf den Lesekanal 24 ausgerichtete Lesefensteröffnung 34 enthält. Das Schirm- oder Steuergate 32 wird von der Oberfläche der P-leitenden Wanne 12 durch eine Isolierschicht 28 mit einer Dicke von etwa 100 nm getrennt und isoliert. Die Isolierschicht 28 besteht typisch aus Siliziumoxid.
Oberhalb des aus polykristallinem Silizium bestehenden Steuergates 32 wird eine als Schwebe-Gate 40 dienende polykristalline Siliziumschicht vorgesehen; ein Teil dieser Polysilizium-Schicht erstreckt sich durch die Lesefensteröffnung 34. Das Schwebe-Gate 40 wird gegenüber dem Steuergate 32 mit Hilfe einer am Beispiel aus Siliziumoxid bestehenden Isolierschicht 38 mit einer Dicke von etwa 250 nm isoliert. Der vorspringende Bereich des Schwebe-Gates 40, der sich durch die Lesefensteröffnung 34 hindurch erstreckt, wird von der Oberfläche der Kanalzone durch eine Isolierschicht 36 mit einer Dicke von etwa 100 nm getrennt. Der Bereich, in dem das Schwebe-Gate 40 an das Substrat 10 bzw. die Wanne 12 durch die Lesefensteröffnung 34 hindurch auszukoppeln ist, wird im folgenden als Lesefenster bezeichnet.
34 296
■ - ie -
In Fig. 1 wird die Oberfläche des Steuergates 32 im Prinzip U-förmig dargestellt, wobei die Öffnung des U, die durch die Lesefensteröffnung 34 begrenzt wird, das Lesefenster darstellt. Eine weitere Öffnung, nämlich die Schreib- und Löschfensteröffnung 48 des Steuergates 32, bildet zusammen mit einer N-leitenden Schreib/Lösch-Zone 50 ein Schreib- und Löschfenster (Fig. 3).
Nach Fig. 1 (symbolisch auch nach Fig. 3) dient ein Programmierkontakt 42 zum elektrischen Verbinden einer aus Metall bestehenden Programmierleitung 44 mit dem aus polykristallinem Silizium bestehenden Steuergate 32, und zwar derart, daß bei Anlegen einer in der nachfolgenden Tabelle genannten Spannung an die Programmierleitung 44 diese Spannung auch am Steuer-Gate 32 erscheint.. Ein weiterer Kontakt, nämlich der Drainkontakt 56, bildet einen ohmschen Kontakt zwischen einer aus Metall bestehenden Drain-Leitung 46 und der dotierten Drainzone 18. Nach Fig. 3 werden sowohl die Programmierleitung 44 als auch die Drainleitung 46 mit Hilfe einer Isolierschicht 54 mit einer Dicke von etwa 600 nm gegenüber dem Schwebe-Gate 40 getrennt und isoliert.
Die Schreib/Lösch-Funktionen werden mit Hilfe der im Schirm- bzw. Steuergate 32 angeordneten Schreib- und Löschfensteröffnung 48 ausgeführt, die oberhalb der Schreib/Lösch-Zone 50 vorgesehen wird. Das Schwebe-Gate 40 besitzt einen Abschnitt, der sich durch die Schreibund Löschfensteröffnung 48 des Schirm- bzw. Steuergates 32 hindurcherstreckt und gegenüber der Oberfläche der Kanalzone mit Hilfe einer Isolierschicht 52 von etwa 9 bis 12 nm Dicke isoliert wird.
In der nachfolgenden Tabelle werden die zum Löschen, Schreiben und Lesen einer Ladung des Schwebe-Gates 40 an die verschiedenen Elemente der Vorrichtung anzulegenden Potentiale zusammengestellt. Die in der Tabelle in den mit "Löschen", "Schreiben" und "Lesen" überschriebenen Spalten angegebenen Potentiale werden an die mit "Element" überschriebenen Teile angelegt.
Element Löschen Schreiben Lesen
(Volt) (Volt) (Volt)
Drain (18) + 20 0 +5
Source (16) +20 0 0
Steuergate (32) 0 +20 +5
P-Wanne (12) 0 ■ I ° °
Wortleitung (30) +20 +20 +5
Nach der Tabelle wird zum "Löschen" des Speichers ein 20-Volt-Signal an die Drainzone 18, die Sourcezone 16 und die Wortleitung 30 angelegt, während das Steuergate 32 und die P-Wanne 12 auf 0 Volt gehalten werden. Bei diesem Lösch-Zyklus wird eine positive Ladung auf das Schwebe-Gate 40 aufgebracht; dadurch wird der Lesekanal 24 in einen Zustand mit niedriger Schwelle bzw. hoher Leitung versetzt. In diesem gut leitenden Zustand mit
AO
- her -
invertiertem Lesekanal 24 und leitenden Source-Ansatzteil 20 sowie Source-Inselteil 22 tritt offensichtlich ein Elektronenfluß zwischen der Sourcezone 16 und Drainzone 18 nicht auf, wenn nicht eine geeignete "Lese"-Spannung an die Wortleitung 30 angelegt wird, um den Wortleitungskanal 26 zu invertieren. Durch diese Prüfung kann auf einfache Weise festgestellt werden, ob das Bauelement gegebenenfalls tatsächlich gelöscht ist.
Zum "Schreiben" wird ein 20-Volt-Signal auf das Steuer-Gate 32 und die Wortleitung 30 gegeben, während die Drain- und Sourcezonen 18 bzw. 16 und die P-Wanne 12 auf 0 Volt verbleiben. Bei dieser Schaltung wird eine negative Ladung auf das Schwebe-Gate 40 gebracht, hierdurch wiederum wird der Lesekanal 24 in einen Hochschwellehzustand bzw. schwachleitenden Zustand versetzt. In diesem Schwachleitungszustand verhindert die negative. Ladung auf dem Schwebe-Gate 40 ein Invertieren des Lesekanals 24, so daß eine Leitung zwischen den durch das Source-Ansatzteil 20 und das Source-Inselteil 22 gebildeten Verarmungszonen oder zwischen den Source- und Drainzonen 16 bzw. 18 nicht auftreten kann.
Zum "Lesen", d.h. zum Feststellen, ob die Zelle in einem Zustand hoher oder niedriger Schwelle ist, werden je 5 Volt an die Drainzone 18, die Programmierleitung 44 und die Wortleitung 30 angelegt, während die Sourcezone 16 und die P-Wanne 30 auf 0 Volt verbleiben. Wenn dann Leitung auftritt, wird damit gezeigt, daß ein Zustand mit niedriger Schwelle bzw. hoher Leitung vorliegt.
Ai
- 3rS -
In dem vorstehend beispielhaft beschriebenen Bauelement wird polykristallines Silizium für die Leiterschichten vorgesehen. Die Leiterschichten können jedoch auch aus anderen leitenden Materialien, z.B. aus feuerfesten Metallen, feuerfesten Metallsiliziden usw. oder jeder Kombination hiervon bestehen.
9 fu

Claims (5)

  1. · Reimar König · Di^y
    Wilhelrn-Tell-Str. 1<4 <4OOO Düsseldorf Λ Telefon 39 7Ο26 Patentanwälte
    P 33 34 296.2 O QQ / ο η ο 3· November 1983
    ' OOO^Zyo 35 195 B
    RCA Corporation, 30 Rockefeller Plaza,
    New York, N.Y. 10020 (V.St.A.)
    "Schwebe-Gate-Speicher" Patentansprüche:
    Schwebe-Gate-Speicher mit in einem den einen Leitungstyp (p) aufweisenden Halbleiterkörper (12) an dessen Oberfläche mit gegenseitigem Abstand gebildeten, den anderen Leitungstyp (n) aufweisenden, ersten und zweiten dotierten Zonen (16, 18) sowie in deren Zwischenraum liegender, für die Stromführung zwischen den dotierten Zonen (16, 18) vorgesehener Kanalzone, ferner mit einer gegenüber dem Halbleiterkörper (12) isolierten, ersten Leiterschicht (32) und mit einer isoliert (38) sowohl über der Kanalzone als auch über der ersten Leiterschicht liegenden, sich durch eine erste Öffnung (48) der ersten Leiterschicht (32) hindurch erstreckenden, zweiten Leiterschicht (40), dadurch gekennzeichnet, daß die Kanalzone in einem an die erste dotierte Zone (16) angrenzenden Abschnitt ein Paar in dem Halbleiterkörper (12) an dessen Oberfläche mit Abstand voneinander gebildeter sowie zwischen sich einen ersten Kanalquerbereich (24) einschließender Verarmungszonen (20, 22) enthält und aus einem an die zweite dotierte Zone (18) angrenzenden, einen zweiten Kanalquerbereich (26) bildenden Restabschnitt besteht, daß die erste Leiterschicht (32) eine auf den ersten Kanalquerbereich (24) ausgerichtete, zweite Öffnung (34) besitzt, daß
    Al
    sich ein Teil der zweiten Leiterschicht (40) in die zweite Öffnung (34) der ersten Leiterschicht (32) hineinerstreckt und daß isoliert über dem zweiten Kanalquerbereich (26) eine dritte Leiterschicht (30) liegt.
  2. 2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten dotierten Zonen (16, 18) Source- bzw. Drainzonen sind und daß die eine Zone (20) des Paars von Verarmungszonen (20, 22) unmittelbar an die Sourcezone (16) angrenzt.
  3. 3. Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Leiterschicht (32) ein Steuergate,
    . ■ die zweite Leiterschicht (40) ein Schwebe-Gate und die dritte Leiterschicht (30) eine Wortleitung bildet.
  4. 4. Speicher nach Anspruch 3, dadurch gekennzeichnet, daß sowohl das Steuergate (32) als auch die Wortleitung (30) gegenüber der Oberfläche der Kanalzone durch eine etwa 100 Nanometer dicke Silizium-Oxidschicht (28) isoliert sind und daß der sich durch die zweite Öffnung (34) des Steuergates (32) hindurcherstreckende Teil des Schwebe-Gates (40) gegenüber der Kanalzone mit einer etwa 100 Nanometer dicken Silizium-Oxidschicht isoliert ist.
  5. 5. Speicher nach einem oder mehreren der Ansprüche 1 bis 4, gekennzeichnet durch eine in einem Substrat (10) des zweiten Leitungstyps gebildete Wanne (12) des ersten Leitungstyps als Halbleiterkörper (12).
    AH
    . ■ ■ i
    Speicher nach einem oder mehreren der Ansprüche 1 bis v.:
    5, dadurch gekennzeichnet, daß die erste, zweite und .,i|
    dritte Leiterschicht (32, 40, 30) aus dotiertem poly- ''■'%'
    kristallinem Silizium, aus einem feuerfesten Metall „s
    oder aus einem feuerfesten Metallsilizid bestehen. '"■■
DE19833334296 1982-03-09 1983-03-07 Schwebe-Gate-Speicher Withdrawn DE3334296T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB8206900 1982-03-09

Publications (1)

Publication Number Publication Date
DE3334296T1 true DE3334296T1 (de) 1984-05-03

Family

ID=10528890

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833334296 Withdrawn DE3334296T1 (de) 1982-03-09 1983-03-07 Schwebe-Gate-Speicher

Country Status (7)

Country Link
US (1) US4417264A (de)
JP (1) JPS59500343A (de)
DE (1) DE3334296T1 (de)
GB (1) GB2126788B (de)
IT (1) IT1163140B (de)
SE (1) SE438043B (de)
WO (1) WO1983003167A1 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4558339A (en) * 1982-03-09 1985-12-10 Rca Corporation Electrically alterable, nonvolatile floating gate memory device
US4513397A (en) * 1982-12-10 1985-04-23 Rca Corporation Electrically alterable, nonvolatile floating gate memory device
EP0123249B1 (de) * 1983-04-18 1990-08-01 Kabushiki Kaisha Toshiba Halbleiterspeichervorrichtung mit einem schwebenden Gate
US4590503A (en) * 1983-07-21 1986-05-20 Honeywell Inc. Electrically erasable programmable read only memory
EP0133667A3 (en) * 1983-08-12 1987-08-26 American Microsystems, Incorporated High coupling ratio dense electrically erasable programmable read-only memory
FR2562707A1 (fr) * 1984-04-06 1985-10-11 Efcis Point-memoire electriquement effacable et reprogrammable, comportant une grille flottante au-dessus d'une grille de commande
IT1213229B (it) * 1984-10-23 1989-12-14 Ates Componenti Elettron Cella di memoria non volatile di tipo merged con gate flottante sovrapposta alla gate di controllo e selezione.
USRE37308E1 (en) * 1986-12-22 2001-08-07 Stmicroelectronics S.R.L. EEPROM memory cell with a single level of polysilicon programmable and erasable bit by bit
IT1199828B (it) * 1986-12-22 1989-01-05 Sgs Microelettronica Spa Cella di memoria eeprom a singolo livello di polisilicio scrivibile e cancellabile bit a bit
JPH07120719B2 (ja) * 1987-12-02 1995-12-20 三菱電機株式会社 半導体記憶装置
JPH07120720B2 (ja) * 1987-12-17 1995-12-20 三菱電機株式会社 不揮発性半導体記憶装置
JPH07101713B2 (ja) * 1988-06-07 1995-11-01 三菱電機株式会社 半導体記憶装置の製造方法
US5231041A (en) * 1988-06-28 1993-07-27 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of an electrically programmable non-volatile memory device having the floating gate extending over the control gate
JP2600301B2 (ja) * 1988-06-28 1997-04-16 三菱電機株式会社 半導体記憶装置およびその製造方法
JP2547622B2 (ja) * 1988-08-26 1996-10-23 三菱電機株式会社 不揮発性半導体記憶装置
US4959701A (en) * 1989-05-01 1990-09-25 Westinghouse Electric Corp. Variable sensitivity floating gate photosensor
US4961002A (en) * 1989-07-13 1990-10-02 Intel Corporation Synapse cell employing dual gate transistor structure
JP3124334B2 (ja) * 1991-10-03 2001-01-15 株式会社東芝 半導体記憶装置およびその製造方法
EP0740854B1 (de) * 1991-08-29 2003-04-23 Hyundai Electronics Industries Co., Ltd. Selbstjustierende flash-eeprom-zelle mit doppelbit-geteiltem gat
US5278439A (en) * 1991-08-29 1994-01-11 Ma Yueh Y Self-aligned dual-bit split gate (DSG) flash EEPROM cell
US5457061A (en) * 1994-07-15 1995-10-10 United Microelectronics Corporation Method of making top floating-gate flash EEPROM structure
JP2846822B2 (ja) * 1994-11-28 1999-01-13 モトローラ株式会社 ２層フローティングゲート構造のマルチビット対応セルを有する不揮発性メモリ及びそのプログラム方法
DE19534778C1 (de) * 1995-09-19 1997-04-03 Siemens Ag Verfahren zum Erzeugen der Sourcebereiche eines Flash-EEPROM-Speicherzellenfeldes
US5867425A (en) * 1997-04-11 1999-02-02 Wong; Ting-Wah Nonvolatile memory capable of using substrate hot electron injection
US5867429A (en) * 1997-11-19 1999-02-02 Sandisk Corporation High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates
US6103573A (en) 1999-06-30 2000-08-15 Sandisk Corporation Processing techniques for making a dual floating gate EEPROM cell array
US6151248A (en) 1999-06-30 2000-11-21 Sandisk Corporation Dual floating gate EEPROM cell array with steering gates shared by adjacent cells
US6091633A (en) * 1999-08-09 2000-07-18 Sandisk Corporation Memory array architecture utilizing global bit lines shared by multiple cells
US6512263B1 (en) 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
JP4609533B2 (ja) * 2008-06-12 2011-01-12 セイコーエプソン株式会社 半導体集積回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3500142A (en) * 1967-06-05 1970-03-10 Bell Telephone Labor Inc Field effect semiconductor apparatus with memory involving entrapment of charge carriers
US3825946A (en) * 1971-01-15 1974-07-23 Intel Corp Electrically alterable floating gate device and method for altering same
US4099196A (en) * 1977-06-29 1978-07-04 Intel Corporation Triple layer polysilicon cell
US4203158A (en) * 1978-02-24 1980-05-13 Intel Corporation Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same
US4328565A (en) * 1980-04-07 1982-05-04 Eliyahou Harari Non-volatile eprom with increased efficiency
US4336603A (en) * 1980-06-18 1982-06-22 International Business Machines Corp. Three terminal electrically erasable programmable read only memory

Also Published As

Publication number Publication date
US4417264A (en) 1983-11-22
SE438043B (sv) 1985-03-25
IT1163140B (it) 1987-04-08
GB8328186D0 (en) 1983-11-23
IT8319951A0 (it) 1983-03-08
GB2126788B (en) 1985-06-19
JPS59500343A (ja) 1984-03-01
SE8306016D0 (sv) 1983-11-02
GB2126788A (en) 1984-03-28
SE8306016L (sv) 1983-11-02
WO1983003167A1 (en) 1983-09-15

Similar Documents

Publication Publication Date Title
DE3334296T1 (de) Schwebe-Gate-Speicher
DE3103160C2 (de) Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher
DE4020007C2 (de) Nichtflüchtiger Speicher
DE3117719C2 (de)
DE19752434C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit einer p-Typ dotierten Gateelektrode mit schwebendem Potential
DE3121753C2 (de)
EP0045469B1 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE2916884C3 (de) Programmierbare Halbleiterspeicherzelle
DE2743422A1 (de) Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik
DE3009719C2 (de)
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE2838937A1 (de) Rom-speicheranordnung mit feldeffekttransistoren
EP0037201A2 (de) Elektrisch löschbare MOSFET-Speicheranordnung
DE3346831C2 (de) Speicher-Feldeffekttransistor und Verfahren zum Betreiben desselben
DE2810597A1 (de) Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht
DE2854669A1 (de) Floating-gate-festkoerper-speicher
DE3035484A1 (de) Nicht-fluechtiger halbleiterspeicher
DE2201028C3 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE3236469A1 (de) Nichtfluechtiger speicher
DE3244488A1 (de) Elektrisch programmierbarer permanenter speicher
EP0035160A1 (de) Halbleiter-Speicherzelle mit schwebendem Gate mit Schreib- und Lösch-Elektroden
DE2614698A1 (de) Halbleiterspeicher
DE2937952A1 (de) Nichtfluechtige speicheranordnung
DE3926474C2 (de) Permanent-Speicherzellen-Anordnung

Legal Events

Date Code Title Description
8130 Withdrawal