DE3103160C2 - Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher - Google Patents

Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher

Info

Publication number
DE3103160C2
DE3103160C2 DE3103160A DE3103160A DE3103160C2 DE 3103160 C2 DE3103160 C2 DE 3103160C2 DE 3103160 A DE3103160 A DE 3103160A DE 3103160 A DE3103160 A DE 3103160A DE 3103160 C2 DE3103160 C2 DE 3103160C2
Authority
DE
Germany
Prior art keywords
floating gate
drain
channel
gate
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3103160A
Other languages
English (en)
Other versions
DE3103160A1 (de
Inventor
Eliyahou Dr. Los Altos Calif. Harari
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of DE3103160A1 publication Critical patent/DE3103160A1/de
Application granted granted Critical
Publication of DE3103160C2 publication Critical patent/DE3103160C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Abstract

In einem nichtflüchtigen EPROM erstreckt sich ein schwebendes Gate über die Drain und über einen Teil des Kanales zwischen der Drain und einer Source. Ein Steuergate, welches das schwebende Gate überlappt, aber von diesem isoliert ist, erstreckt sich über den nächst der Source gelegenen Teil des Kanales. Kapazitäten zwischen der Drain und dem schwebenden Gate, dem Kanal und dem schwebenden Gate und dem Kanal und dem Steuergate bilden eine Kopplung zum Ansteuern des EPROMS. Der Inversionsbereich in dem Kanal direkt unter dem Steuergate ist direkt durch eine "Schreib- oder Lesezugriffs"-Spannung erreicht, die an das Steuergate angeschlossen wird. Der Inversionsbereich in dem Kanal dirket unter dem schwebenden Gate wird indirekt durch die Steuergate-Spannung und durch die der Drain zugeführte "Lesezugriffs"-Spannung erreicht. Die unsymmetrische Anordnung des Steuergate und des schwebenden Gate in bezug auf die Source und die Drain erlaubt eine sehr dichte Ausführung der Anordnung.

Description

Die Erfindung betrifft eine wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle nach dem Oberbegriff des Patentanspruchs 1.
Eine Speicherzelle mit den Merkmalen des Oberbegriffs des Patentanspruchs 1 geht aus IEEE, Journal of Solid-State Circuits, Band SC-12 (1977), Seiten 507 bis 514, und aus IEEE Transactions on Electron Devices, Band ED-24 (1977), Seiten 606 bis 610, bzw. aus der US-PS 40 87 795 hervor. Es ist dort ein schwebendes Gate vorgesehen, das sich im wesentlichen oberhalb des Kanalbereiches erstreckt und nur zu einem absichtlich gering gehaltenen Anteil in den Bereich oberhalb des Drain-Gebietes hineinreicht. Mit dieser Plazierung des schwebenden Gates wird dort die Aufgabe gelöst, nur geringe kapazitive Kopplung zwischen dem schwebenden Gate und dem Drain-Gebiet zu haben, worauf auch noch nachfolgend näher eingegangen wird.
Eine herkömmliche Einrichtung ist in F i g. 1A dargestellt. Ohne Ladung am schwebenden Gate 114Fist diese Einrichtung normalerweise in ihrem niedrigen Schwellenzustand (VV= +1,0V). Sie kann auf einen hohen
Schwellenzustand (VT> +5 V) programmiert werden durch Anlegen einer hohen Spannung VD an die Drain 120c/und das Steuergate U4C wobei Vb typisch 15 V und Vc typisch 20—25 V betragen bei einer Sourcespannung von Vs=O V und einer Substrat-Vorspannung Vs=O V. Das Verschieben der Schwellenspannung durch Injektion heißer Elektronen in dem Drain-Abschnürungsbereich des Kanals wird mit »Drain-Durchschalten« bezeichnet
Aufgabe der vorliegenden Erfindung ist es, für einen wiederprogrammierbaren, nichtflüchtigen EPROM-Speicher geeignete Speicherzellen anzugeben, der hohe Injektionsladungsdichte, bezogen auf die Schreibspannung, hat, der hohe Ansteuerkapazität aufweist und der mit größerer Packungsdichte zu realisieren ist. Dabei soll dieser neue Speicher bzw. dessen Speicherzellen größeren Lesestrom, bezogen auf die anliegende Höhe der Zugriffsspannung, und größeren Bereich des Leseschwellenwertes haben. Die Speicherzellen sollen getrennte Kanalabschnitte für den Zugriff und für die Injektionsladung haben, und während des Schreibens und Lesens sollen keine parasitären Ströme auftreten. Der erfindungsgemäße Speicher soll elektrisch programmierbar und elektrisch löschbar sein.
Diese Aufgabe wird durch eine Speicherzelle gelöst, die durch die Merkmale des Patentanspruchs 1 beschrieben ist
Gemäß der Erfindung und im Gegensatz zu dem ganzen eingangs erörterten Stand der Technik der Speicher mit schwebendem Gate ist bei der Erfindung eine große Kopplung zwischen dem schwebenden Gate und dem Drain-Bereich, d. h„ weitreichendes Oberlappen des schwebenden Gates mit dem Drain-Bereich, vorgesehen. Bei der Erfindung werden bisher als nachteilig angesehene Eigenschaften eines EPROM-Aufbaus vorteilhaft verwendet zum Erreichen einer nichtfrüchtigen EPROM-Anordnung, bei der ein schnellerer Lese^klus möglich ist unter gleichzeitigem Vermeiden des Drain-Durchschaltens von Bit-Zellen, die mit der gleichen Drainleitung verbunden sind wie die Bit-Zelle, die ausgelesen wird und bei der ein wirksamerer Scheibzyklus möglich ist ohne Verzicht auf den Wirkungsgrad und die Geschwindigkeit des Lesens. Bei der vorliegenden Einrichtung wird im Gegensatz zu herkömmlichen Einrichtungen die Kapazität Cd ι (Fig. IB) zwischen Drain und schwebendem Gate absichtlich stark erhöht zum Verbessern des Schreib- und Lese Wirkungsgrades und wird der Drain-Durchschalt-Zustand vermieden durch im wesentlichen Entkoppeln des schwebenden Gates von dem Source-Diffusionsbereich. Weiter enthält die Einrichtung ein schwebendes Gate, das eine höhere kapazitiv gekoppelte Spannung erreichen kann, als es bisher möglich war, zum weiteren Verbessern des Wirkungsgrades des Schreibzyklus.
Gemäß der Erfindung ist also der Abschnitt des schwebenden Gates, der den Drainbereich überlagert, absichtlich stärker mit dem Drainbereich gekoppelt als bei herkömmlichen Anordnungen mit schwebendem Gate, bei denen absichtlich versucht wird, diese Kopplungskapazität aufs äußerste zu verringern, um zu ermöglichen, daß das Potential des schwebenden Gates enger dem Drainpotential folgt, als dies bisher bei herkömmlichen Kopplungskapazitäten erreicht worden ist Das Ergebnis ist eine Erhöhung der vertikalen Feldstärke, die die heißen Elektronen von dem Abschnürungsbereich des Kanals zum schwebenden Gate während des Programmierens der Zelle beschleunigt Gleichzeitig und überraschend ist weiterhin vorteilhaft, daß trotz der strengeren kapazitiven Kopplung zwischen der Drain und dem schwebenden Gate während des Lesebetriebes der Kanal zwischen der Source und der Drain in zugriffsfreien Zellen nicht durch das Drain-Durchschalten leitend ist, da lediglich ein Teil des Kanalbereiches von dem schwebenden Gate überdeckt ist während der restliche Bereich des Kanalbereiches, der von dem Steuergate der Einrichtung überdeckt ist, nichtleitend ist aufgrund des niedrigen Potentials dieses Steuergates.
Ein Ausführungsbeispiel der Erfindung, das ein dünnes Tunnelungs-Dielektrikum verwendet, wie ein Siliziumdioxid oder ein Siliziumnitrid, wird einfach neu programmiert durch Absenken des Potentials an dem Steue?gate auf einen niedrigen Pegel (insbesondere -20 V), während die Source, die Drain und das Substrat auf OV gehalten wurden. Die Elektronen des schwebenden Gates (für eine Anreicherungs-N-Kanal-Einrichtung) werden von dem schwebenden Gate in das Substrat der Einrichtung abgelenkt bzw. verschoben, wodurch die jeweilige Zelle entprogrammiert wird.
Während des Entprogrammierens einer bestimmten Zelle wird ein Entladen aller anderer Zellen, die das gleiche Steuergate besitzen, verhindert durch Anlegen einer positiven Spannung von etwa +70 V an die entsprechenden Drains. Dies verhindert, daß ein starkes Feld über das schwebende Gate zum Substrat erzeugt wird, wodurch verhindert wird, daß die Ladung aller dieser anderen schwebenden Gates geändert wird. Andererseits können alle einem gegebenen Steuergate-Aufbau zugeordneten schwebenden Gates simultan gelöscht werden durch Halten der Spannung an jedem der Drains auf der Spannung des Substrats.
Bei einem Ausführungsbeispiel der Erfindung wird ein Bereich eines dünnen Oxids unterhalb eines Abschnittes des schwebenden Gates über dem Knalbereich gebildet. Dieser Bereich des dünnen Oxids ermöglicht, daß das schwebende Gate wiederprogrammierbar ist unter Verwendung einer Elektronen-Durchtunnelung mit einem relativ hohen Spannungsimpuls, der dem schwebenden Gate durch entweder dessen Drainkapazität oder dessen Steuergatekapazität zugeführt wird.
Die Erfindung und die Arbeitsweise des schwebenden Gates wird mit Bezug auf die in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigt F i g. IA eine Schnittansicht einer herkömmlichen Speicherzelle,
F i g. 1B schematisch eine Ansicht der Ansteuerkapazitäten der Zelle gemäß F i g. 1A,
F i g. 2A eine Seiten-Schnittansicht der Speicherzelle gemäß der Erfindung unter Darstellung der Kapazität Cd2 zwischen dem schwebenden Gate und der Drain mit oder ohne Maßnahme bezüglich der Tunnel-Löschung unter Verwendung eines dünneren Abschnittes 215Feinrs Gate-Dielektrikums als bei dem Rest des Gate-Dielektrikums,
F i g. 2B eine schematische Ansicht der Ansteuerkapazitäten der Zelle gemäß F i g. 2A, wobei die Kapazität Ci 2 nur bei dem Ausführungsbeispiel mit Tunnel-Löschung vorhanden isi,
F i g. 3A eine Schnittansicht dreier Zellen mit Ausführungsform einer einzigen Diffusion bei dem erhöhten schwebenden Ansteuer-Gate gemäß F i g. 2 mit oder ohne Vorsehen der Tunnel-Löschung,
Fig.3B in Aufsicht eine 3x3-Anordnung des Ausführungsbeispiels mit einem Diffusionsbereich gemäß F i g. 3A,
s F i g. 4 eine Darstellung der Beziehung zwischen der Spannung des schwebenden Gates und dem Verhältnis CJCc für die Einrichtung gemäß der Erfindung und für herkömmliche Einrichtungen, wobei Cd die Kapazität zwischen Drain und schwebendem Gate und C1-die Kapazität zwischen Steuergate und schwebendem Gate sind, F i g. 5A—5G eine Verfahrensschritt-Sequenz zum Bilden der hochdichten Anordnung gemäß Erfindung.
Bei der folgenden ausführlichen Erläuterung der Erfindung werden bestimmte definierte Ausdrücke verwendet, nämlich:
Vwd = Drain-Schreibspannung
Vwc - Steuergate-Schreibspannung
Vrc = Steuergate-Lesespannung
Vrd = Drain-Lesespannung
Der nichtflüchtige EPROM 210 gemäß F i g. 2A besitzt ein schwebendes Gate 214F, das den größten Teil der Drain 22OÖ überlagert zum so Bilden einer Kapazität C« Zwischen Drain und schwebendem Gate und das den Kanalabschnitt 218F neben der Drain 220D unter Bildung der Kapazität Cn überlappt. Das Steuergate 214C erstreckt sich über das schwebende Gate 214Funter Bildung der Kapazität CC2 wie bei der herkömmlichen Zelle 110. Jedoch besitzt das Steuergate 214C zusätzlich einen Abschnitt 214C' der sich nach unten in Richtung auf den Kanalabschnitt 218Cneben der Source 220S erstreckt, um so eine Kapazität Cdi zwischen dem Steuergateabschnitt 214C"und dem Kanalabschnitt 218C'zu bilden. Während des Schreibens erreicht die Drain-Schreibspannung Vwd ein Beschleunigungsfeld von der Source 2205 zur Drain 220D und verteilt auch wieder die restlichen Elektronen am schwebenden Gate 214Füber Reihenkopplungskapazitäten Cdi und Cn (Fig.2B). Eine negative Ladung sammelt sich auf dem Teil des schwebenden Gates 214Fan, das den Teil der Kapazität Cdi über der Drain 220D aufweist, und eine positive Ladung sammelt sich auf dem Abschnitt des schwebenden Gates 214Fan, das den Teil der Kapazität Cn über den Kanalabschnitt 218Faufweist, wodurch ein Inversionsbereich im Kanalabschnitt 218F gebildet wird. Im wesentlichen wird der Drain-Diffusionsbereich 220D als zweites Steuergate zum Erzeugen nicht nur eines strengen bzw, starken elektrischen Querfeldes zwischen der Source 220S und der Drain 220D abhängig von der Schreibspannung Vwd, die an die Drain in Übereinstimmung mit der Schreibspannung Vwc an dem Steuergate angelegt ist, sondern auch eines strengen bzw. starken Querfeldes über das Oxid 226Fverwendet zur verbesserten Injektion heißer Elektronen von dem Kanalabschnitt 218Fzum schwebenden Gate 214F.
Die Steuergate-Schreibspannung Vwc, die an das Steuergate 214Cangelegt ist, invertiert den Kanalabschnitt 21SC'übcr die Kapazität C-o 2, um so den Leitungsweg über den Kanal 218 der adressierten Zelle zu vervollständigen. Die Steuergate-Schreibspannung Vwc unterstützt auch das Ausbilden der Inversion im Kanalabschnitt 218F unter dem schwebenden Gate 214F über die Dielektrikas 226C und 226F mittels der Kapazität Cd. Elektronen von der Source 220S werden in Querrichtung (lateral) längs der beiden Inversionsbereiche des Kanals 218 durch die Drain-Schreibspannung Vwd beschleunigt Ein winziger Bruchteil dieser heißen Elektroden wird über das Dielektrikum 226Fin das schwebende Gate 214Finjiziert durch das elektrische Querfeld 224F über die Kapazität Cd2, das durch die Steuergate-Schreibspannung Vwc und durch die Drain-Schreibspannung Vwd erzeugt ist. die mit dem schwebenden Gate durch die Kapazität Cn gekoppelt sind. Es ist wichtig festzustellen, daß die Injektion heißer Elektronen im wesentlichen nur in dem Abschnürungsbereich des Kanals 218F auftritt, d. h„ innerhalb höchstens 1 μηι weg von dem Drain-Diffusionsbereich. Dieser Umstand wird vorteilhaft bei der hochdichten Anordnung gemäß den Fig.3A und 3B verwendet, um eine zufällige Schreibstörung zu verhindern, wie das weiter unten erläutert werden wird.
Während des Lesens besitzen Zellen, die mit Qj, der Ladung am schwebenden Gate 214F, programmiert worden sind, einen hohen Schwellenwert und bleiben nichtleitend bzw. gesperrt Jedoch leiten unprogrammierte
so Zellen ohne Q1 senr leicht abhängig von den niedrigeren Zugriffsspannungen Vrc und Vrd. Die erhöhte Ansteuerkapazität in den Zellen 210 gegenüber der herkömmlichen Zelle 110 aufgrund der absichtlichen Erhöhung des Wertes der Kapazität Cdi gegenüber der herkömmlichen Zelle 110 ergibt eine Ladung Qj höherer Dichte auf dem schwebenden Gate 214Fund eine stärkere Kanalsteuerung ohne entsprechende Erhöhung des Zellenbereiches oder der Zugriffsspannungen.
Reihenkanalsteuerung
Die Reihensteuerung des Kanals 218 über zwei unabhängige Kapazitäten Cn und C*2 verhindert einen niederpegeligen Drain-Durchschalt-Strom über teilweise adressierte Zellen, d. h, über Zellen, zu denen lediglich über Vwd Zugriff besteht jedoch nicht über ein entsprechendes Vwc Eine N-Kanal-Inversion muß in beiden Kanalabschnitten 218C durch Vrc, der Lesespannung, die an das Steuergate 214Cwährend des Lesens angelegt ist ur.d im Kanalabschnitt 218F durch Vrd, der Drain-Spannung, die an der Drain 220C während des Lesens angelegt ist und Vrc zum Tragen bzw. Führen des Kanalstroms erreicht werden.
Ein Oberflächen-Durchgriff über den Kanal 218 wird in Zellen ohne Zugriff, d. h, in Zellen, an die weder Vrc noch Vrd angelegt ist und bei Zellen mit teilweisem Zugriff, ά h, bei Zellen, an die lediglich Vrd angelegt ist aufgrund der Abwesenheit mindestens einer der erforderlichen Reiheninversionen vermieden. Die Länge des Kanals 218 kann daher unter die Durchgriffs-Grenze der herkömmlichen Zelle 110 verkürzt werden. Die Aufteilung des Kanals 218 in zwei unabhängige Abschnitte 218C'und 218Ffür die Zugriffssteuerung erhöht die
Entwurfswahl verschiedener Dotierungspegel in jedem Abschnitt. Der Dotierungspegel und damit die Kanalinversions-Schwellenspannung irgendeines oder beider Kanalabschnitte kann zum Folgen jeder Entwurfsanwendung verringert oder auch erhöht werden. Beispielsweise erreicht ein erniedrigter Schwellenwert im Abschnitt 218C eine erhöhte Zellensteuerung während des Lesens ohne nachteilige Beeinflussung des Schreibwirkungsgrades, der proportional von den Dotierungskonzentrationen im Abschnitt 218Fabhängt.
Ausführungsbeispiel hoher Dichte mit einem Diffusionsbereich
Die Dichte der EPROM-Anordnung kann durch Verwendung einer einfachen bzw. einzigen Diffusion bzw. eines einzigen Diffusionsbereiches 320 (F i g. 3A, 3B) erhöht werden, die entweder als Source oder als Drain wirkt, abhängig von den Spannungsbeziehungen zwischen den benachbarten Diffusionsbereichen 320L und 320R. Jeder Diffusionsbereich 320, wie die Diffusionsbereiche 320L. 320 und 32Oi? in der Anordnung 340, bilden eine Bit-Leitung, die von allen sie überlappenden schwebenden Gates 314Fgeteilt wird. Die Steuergates 314/4, 314B, 314Cusw. laufen senkrecht zu den Diffusionsbereichen 320 und steuern die Kanalleitung durch Kanalabschnitte 318C" und 318F zwischen jeweils zwei Diffusionsbereichen 320. Jeder Diffusionsbereich 320 besitzt einen Kanalabschnitt 318C" und 318Fauf jeder Seite. Der Raum bzw. Abstand 319 zwischen benachbarten Zeilen, wie zwischen den Zeilen 314/4 und 314C, ist ein Isolierbereich, der gebildet wird durch entweder seibstausgerichtete Karmisiopp-iöneriinipiäritaiion, dem sich verlängerte Oxidation anschließt, oder durch konventionelle Isolation durch Isoplanarverfahren. Die erste Isoliertechnik, d. h., die Kanalstopp-Ionenimplantation ist vorzuziehen, da sie eine höhere Anordnungsdichte und eine planarere bzw. ebenere Topographie erreicht, wobei die schwere Kanalstopp-Borionenimplantation vorteilhaft während des Schreibens verwendet werden kann, da sie die Kanal-Dotierungskonzentration an den Rändern des Kanals als Ergebnis der lateralen bzw. Querdiffusion der implantierten Verunreinigungen von dem Isolierbereich in den Kanalbereich während an- ;;
schließender Hochtemperaturverarbeitung wesentlich erhöht. Die Kanalränder werden daher der Bereich, in ύ
dem die Programmierung vorzugsweise erfolgt. Mit einer schweren Kanalstopp-Isolierungsimplantation kann 25 -j
die Kanaldotierung in dem Rest des Kanals 318F, 318C" gerade ausreichend niedrig bleiben, um eine etwas ;
positive Einrichtungsschwellenspannung für eine N-Kanal-Anreicherungs-Einrichtungsart zu erreichen. |
Jeder Diffusionsbereich 320 ist an einer Durchgangssteile 337 alle 8 oder 16 Zeilen 314 mit einer Metalleitung 335 kontaktiert, die parallel zu dem Diffusionsbereich verläuft. Die herkömmliche Zelle 110 erfordert dagegen eine Durchgangsöffnung alle zwei Zellen, und jeder nichtgeöffnete Durchgang hat verheerende Anordnungsfehler zur Folge. Im Gegensatz wird jeder Durchgang bei der Anordnung 340 von 8 oder 16 Zellen geteilt, wobei ein nichtgeöffneter Durchgang keinesfalls verheerend ist, da er lediglich den Diffusionsbereich-Bitleitungs-Widerstand etwas erhöht was bei dem Schaltungsentwurf berücksichtigt werden kann. Das Ergebnis ist eine Erhöhung der Zellendichte und ein wesentlicher Vorteil gegenüber der herkömmlichen Anordnung.
Die Verfahrenssequenz, die bei dem dargestellten Ausführungsbeispiel der Einrichtung 310 verwendet ist, ist ein Verfahren mit zwei Polysilizium-Pegeln. das einen untenliegenden Drain—Diffusionsbereich unterhalb des schwebenden Gates 314F erfordert, der in dem Verfahren früher vorzusehen ist. Dies erfordert einen zusätzlichen Maskierungsschritt, jedoch kann das zusätzliche Diffundieren als weiterer Pegel zur Zwischenverbindung | zur Verwendung bei einer dichten peripheren Schaltungsanordnung verwendet werden (ein selbstausgerichtetes a Standard-Verarbeiten ermöglicht keine Diffusionen, die unter Polysilizium laufen). Das volle Verfahren für ein 40 f< Ausführungsbeispiel mit dichter Anordnung wird weiter unten näher erläutert.
Die Anordnung 340 erfordert besondere Schreib- und Lesespannungszustände, um sicherzustellen, daß kein '.j
zufälliges Programmieren oder fehlerhaftes Auslesen stattfindet. Gemäß F i g. 3B wird, wenn die Zelle A2 in '1
ihren hohen Schwellenspannungszustand zu programmieren ist, die Spalte 335, und damit der darunterliegende ;j
Drainbereich 320, da die Spalte 335 mit der Drain 320 über den Durchgang 337 verbunden ist, auf +15 V, d. h., 45 ":j
Vwd= 15 V, gebracht, wobei alle anderen Spalten auf 0 V sind- Die Steuergate-Zeile 314Λ wird auf » +20 V,
d. hn Wc=+20V, gebracht wobei alle anderen Zeilen auf OV sind. Die Zelle Αϊ besitzt nun die richtigen >]
Feldbedingungen für die Injektion heißer Elektronen, d. h., ein horizontales Feld von der Source 320L zur Drain |j
320 und ein vertikales Feld von dem N-Kanal zwischen Source 320L und Drain 320 und dem schwebenden Gate 314Funter dem Gate 314, und wird durch die Injektion von Ladung auf dem schwebenden Gate 314Fprogrammiert Die Zelle Bi besitzt die richtige VW-Spannung, d. h, die Drain-Schreibspannung, jedoch keinen Kanalstrom, da die Spannung an dem Steuergate 3145niedrig ist Die Zelle A\ besitzt einen invertierten Kanal, jedoch kein beschleunigendes Horizontalfeld, da 335L und Vwd an der Drain 320L niedrig sind. Die Zelle A3 ist die einzige Zelle außer der Zelle Ai mit sowohl beschleunigendem Horizontalfeld zwischen Source und Drain und invertiertem Kanal mit einem starken Feld zur Injektion heißer Elektronen. Wegen einer niedrigen Spannung (OV) an der Drain 32Oi? und der nichtsymmetrischen Art der Zelle 310 besitzt jedoch die Zelle A3 kein schwebendes Gate, das den Kanal-Durchgriffsbereich überlappt der bei den angegebenen Spannungsbedingungen innerhalb annähernd 1 μπι vom Diffusionsbereich 320 auftritt Daher werden irgendwelche heiße Elektronen, die von dem Kanal injiziert werden, unschädlich am Steuergate 314/4 statt an dem schwebenden Gate der Zelle A3 gesammelt Weiter ergibt sich, daß die nichtsymmetrische Art des Aufbaus 310 ein elektrisches Feld über Cf3 zur Folge hat das sehr viel kleiner für die Zelle A3 ist als für die Zelle A2, da das schwebende Gate der Zelle A3 über die Kapazität Cj3 mit dem Diffusionsbereich 32Oi? gekoppelt ist, der auf 0 V ist während das schwebende Gate der Zelle Αϊ kapazitiv mit dem Diffusionsbereich 320 gekoppelt ist der auf +15 V ist.
Aus der obigen Beschreibung ergibt sich, daß die Erfindung vorteilhaft die nichtsymmetrische Art der Einrichtung 310 verwendet hat um eine sehr dichte Ausführung der Anordnung 340 zu ermöglichen. Beim Herstellen der Anordnung muß darauf geachtet werden, daß das schwebende Gate 314Fsich nicht näher als 0,5—1,0 μπι an den linksseitigen Diffusionsbereich 320 annähert, & h, der Kanal unter dem Steuergateabschnitt 314C" muß ausreichend lang sein, und dessen Dotierungskonzentration muß richtig eingestellt sein, um ein
zufälliges Schreiben einer Zelle während des Schreibzyklus einer benachbarten 7.elle zu vermeiden.
Es ist festzuhalten, daß dann, wenn die Zelle derart hergestellt ist, daß Q3 > Q3, durch Wahl der F.lmdicke und der Überlappungsbereiche der Dielektrika, Vwd statt Vwcdie dominierende Spannung während des »Schre.-bens« ist und daher die Spannung Vwc auf +5 V gebracht werden kann, nämlich gleich wie Vrc. Dies hat den Vorteil beim Schaltungsentwurf, daß die gesamte Zeilen-Decodierschaltungsanordnung nun so ausgebildet sein kann daß sie in dem niederen Spannungsbereich für sowohl Schreiben als auch Lesen arbeitet.
Das Lesen de. Zelle A2 kann auf verschiedenen Wegen erfolgen. Ein Weg ist, alle Spaltenleitungen 335 auf + 5 V anzuheben mit der Ausnahme von 335L, die auf 0 V ist. Die Zeilenleitung 314A wird ebenfalls auf +5 V gebracht, wobei alle anderen Zeilen auf OV sind. Wenn die Zelle A2 in dem niedrigen Schwellenzustand ist entlädt sie Spaltenleitung 335 auf OV über den Reihenkanal zwischen Spaltenleitung 335 (Drain) und\335L (Source). Der Spannungsabfall an 335 wird durch einen Ladungs-Abfrageverstärker am Unterende der Spalte erfaßt der verriegelt wird, nachdem die Spannung auf der Spaltenleitung 335 oder äquivalent dazu die Spannung an der Drain 320 einige 100 mV unter +5 V abgefallen ist. Die Zelle A3 leitet nicht, weil deren Source 320 nicht um eine vollständige Transistor-Schwellenspannung unter deren Steuergate-Spannung (314A; abfallen kann.
Wenn die Zelle A2 in ihrem hohen Schwellenzustand ist, leitet sie nicht unter den Bedingungen, die vorstehend erläutert worden sind, wobei die Spaltenleitungen 335 oder 320 auf +5 V gelassen sind. Der Abfrageverstärker kann den Spannungsabfall an der Spaltenleitung 335 mit dem über eine Bezugszelle ähnl.cr,ι der Zelle A2 .,«.,.„!»iohon We°en He* zusätzlichen Freiheitsgrades bei der vorliegenden Einrichtung 210,310 (F ι g. 2 bzw. i) kannderSchaltungsentwerfer der Bezugsquelle eine mehr oder weniger überlappende Kapazität Zwischen schwebendem Gate und Drain Q2 verleihen als den Zellen der Anordnung, wodurch der Auslösepunkt des Abfrageverstärkers auf einen Zwischenpegel zwischen die »0«- und »1«-Zustände wirksam einstellbar ist ohne Notwendigkeit komplizierter Einrichtungen, um auf dem Chip einen Zwischenspannungspegel zu erzeugen, wobei dieser Spannungspegel auf jeden Fall wesentlich empfindlicher bezüglich Herstellverfahrensschwankungen ist. Es ist jedoch festzustellen, daß das erläuterte Verfahren für das Schreiben und das Lesen lediglich eine der verschiedenen möglichen Alternativen ist. ... · l ν
Das Löschen aller Zellen in der Anordnung 340 erfolgt wie bei herkömmlichen Einrichtungen mit schwebendem Gate durch Ultraviolettbestrahlung. Ein anderes Ausführungsbeispiel, das weiter unten erläutert werden wird, ermöglicht ein elektrisches Löschen auf Kosten zusätzlicher Verarbeitungsschritte.
Erhöhte verteilte Kapazitäten
Bei jeder Einrichtung mit schwebendem Gate kann deren Spannung von den Spannungen und Kapazitäten abgeleitet werden, die körperlich damit gekoppelt sind. Bei der herkömmlichen Einrichtung UO ergibt sich diese Spannung (vgl. F i g. 1 B) gemäß
In der Gleichung (1) ist QFC die überschüssige Ladung (für Elektronen negativ) an dem schwebenden Gz :e. Für eine typische Einrichtung 110 ergeben sich folgende Werte:
Q1 = IOCb. G,=5Cb, Q, =0,50. C1Zi=O1SCb,
wobei Q eine Kapazitätseinheit ist, deren Größe von der Dicke und der Dielektrizitätskonstante der dielektrischen Isolation um 114Fabhängt. Mit Qfc=0 (nichtprogrammierte Einrichtung) ergibt sich aus (1):
Lesen
(Vo = Vc = 5 V : V5 = Ve = 0 V) Vro„o = 33 V
Schreiben ...
(Vd= Vc= 15 V: V5= V8 = OV) Vroi,o = 9,8V V°>
Im Vergleich dazu ergibt sich für die Zeile 210 gemäß der Erfindung die Spannung des schwebenden Gates (vgl. F ig. 2B) zu
PfG 210 = TZ.
^c
Bei einer typischen Einrichtung 210 ergeben sich unter Verwendung der gleichen Einheit Q folgende Werte: Q2= 12 C0, 02=2.5 0, Q2=IOCb.
Q 7 ist relativ zu Q ι erhöht sich wegen des zusätzlichen Bereiches des schwebenden Gates über der Drain. Cn ist kleiner als Cn, da lediglich die Hälfte des Kanals (218FJ mit 214F gekoppelt ist Q2 ist erhöht wegen der beabsichtigten Drain-Überlappung.
Es ist weiter festzuhalten, daß das Dielektrikum zwischen 214Fund der Drain thermisch auf einem Einkristall-Silizium gewachsen ist und daher dünner gemacht werden kann und daher eine höhere Kapazität pro Flächeneinhei* besitzen kann als bei dem die Kapazität CC7 bildenden Dielektrikum, das auf einem polykristallinen Silizium-Werkstoff für das schwebende Gate gewachsen ist. Cs2 'St Null, da das schwebende Gate nicht den Source-Diffusionsbereich überlappen muß. Diese Werte ergeben für den Fall Qfg = 0 aus der Gleichung (1):
(VD= Vc= 5 V : V5 = Vfl = 0 V) Schreiben
(VD = Vc = 15 V : V5 = V8 = 0 V) VFC2io = 13,5 V (2b)
Für maximale Ansteuerung während des Lesens sollte Vfg so groß wie möglich sein, um den Kanal 118 oder 218F stark zu invertieren. Für die gleiche Transistor-Kanalbreite und -länge zeigen die Gleichungen (la) und (2a), daß die Zelle 210 eine erheblich bessere Ansteuerung besitzt als die Zelle 110, wobei die Ansteuerung proportional zu ( Vfg— V,)2 ist, wobei V, die Schwellenspannung des schwebenden Gates von ungefähr + 1,0 V ist.
In ähnlicher Weise sollte für ein maximales Injektionsfeld während des Programmierens Vfg so hoch wie möglich sein, wobei dies, wie sich aus den Gleichungen (Ib) und (2b) ergibt, für die Anordnung 210 höher ist als für die Anordnung l!0. Zusätzlich ist. Ha Vfoiw um 3.7 V höher ist als Vfg wo, die wirksame überschüssige Ladung Qfg, Jie am Ende des Programmierimpulses gespeichert ist, um das Äquivalent von 3,7 V in der Zelle 210 höher gegenüber der Zelle 110, d. h., das Spannungsfenster zwischen dem »0«- und dem »1 «-Zustand wird um 3,7 V erhöht, was die Nichtflüchtigkeit verbessern kann. Es ergibt sich aus der obigen Erläuterung, daß der verbesserte Lese- und Schreib-Wirkungsgrad der Zellen 210,310 für eine kleinere bzw. hochdichtere Zelle oder für niedrigere Betriebsspannungen ausgenutzt werden kann.
Die Gleichung (2) stellt auch die weiter oben stehenden Ausführungen bezüglich der Entwicklungsflexibiütät klar durch Ändern von Vfg an der Bezugszelle des Abfrageverstärkers durch einfaches Erhöhen oder Erniedrigen der C^-Komponente.
Fig.4 zeigt, daß bei einem Verhältnis von Cd zu Q, das größer als die herkömmliche Grenze ist, der erfindungsgemäße Aufbau die Spannung an dem schwebenden Gate um einige Volt während der Programmie- -ungs-Betriebsart der Zelle erhöht und um 1 V erhöht während der Lesebetriebsart der Zel!e. Die herkömmliche Zelle arbeitet mit einem Verhältnis von CJCc von weniger als 0,2. Daher ergibt sich die Beziehung der Spannung an dem schwebenden Gate zur Drain-Spannung von 5 V beispielsweise während des Lesebetriebes wie gemäß den drei Punkten an dem linken Abschnitt der unteren Kurve in F i g. 4. Bei dem Aufbau gemäß der Erfindung ändert sich die Spannung am schwebenden Gate von etwas unter 4 V bis auf etwas unter 5 V für eine Drain-Spannung von 5 V während des Lesens. Bei dem herkömmlichen Aufbau schwankt dagegen die Spannung des schwebenden Gates zwischen 3 und etwa 3,75 V.
In ähnlicher Weise erreicht während des Programmierbetriebes ein herkömmlicher Aufbau eine Spannung von etwa 9—11 V an dem schwebenden Gate, wenn das Kapazitätsverhältnis QfCc unter 0,2 ist. Bei dem Aufbau gemäß der Erfindung ergibt sich jedoch eine Spannung für das schwebende Gate von etwa 11,5 bis 14 V für eine Drain-Spannung von 15 V während des Programmierbetriebes. Diese höheren Spannungen zeigen den Unterschied zwischen dem herkömmlichen Aufbau und dem erfindungsgemäßen Aufbau und insbesondere während des Programmierbetriebes, ferner die Zunahme des Injektionswirkungsgrades während des Programmierens und des Kanal-Steilheitswertes während des Lesens der Zelle.
Elektrisches Löschen
Bei einem großen Anwendungsbereich ist es unbequem, ultraviolettes Licht zum Löschen der Ladung Qfc auf dem schwebenden Gate zu verwenden. Die Zellen 210, 310 können so geändert werden, daß das Löschen elektrisch durchgeführt werden kann. Dies kann dadurch erfolgen, daß ein kleiner Bereich 215F, 315F, 567F hinzugefügt wird, in dem das Dielektrikum zwischen dem schwebenden Gate 214 und dem Substrat 218 ausreichend dünn ist damit eine Elektronenleitung durch Durchtunnelung bei Hochfeldbedingungen möglich ist Der Durchtunnelungsstrom ist exponentiell abhängig von dem über 315F angelegten elektrischen Feld. Beispielsweise kann, wenn 10 V angelegt sind, der Bereich 315Feine Stromdichte von 1 mA/cm2 leiten, während er dann, wenn 8 V angelegt sind, lediglich einen Strom von 1 nA/cm2 leitet Die sehr starke Feldabhängigkeit wird vorteilhaft bei dem folgenden Ausführungsbeispiel verwendet, um ein zufälliges Programmieren oder Löschen in nichtgewählten Zellen zu verhindern.
Das Schreiben kann wie bei den Einrichtungen 210 und 310 durch Injektion heißer Elektronen zusammen mit etwas Durchtunneln erfolgen. Wie bei der Einrichtung 210, 310 tritt keine Injektion heißer Elektronen in teilweise gewählten Zellen auf, wobei zusätzlich keine Tunnelung in diesen Zellen ermöglicht wird, da Vfg unter dem Schwellenfeld für ein wirksames Tunneln liegt, wenn lediglich nur eine, jedoch nicht beide Spannungen Vd und Vc auf der hohen Programmierspannung sind. Beispielsweise sei angenommen, daß die Dicke und die Dielektrizitätskonstante von 215Fderart ist daß VFG 9 V überschreiten muß, mit VB=0 V, um ein Durchtunneln zu erreichen. Aus der Gleichung (2) mit der Annahme Ca=2 Co ergibt sich, daß eine programmierte Zelle VfC= 13,5 V besitzt wie zuvor, und ein Durchtunneln erreicht, während eine Zelle mit teilweisem Zugriff Vfc=6,8 V mit Vc= 15 V und VD=0 V, oder VFG=5,7 V mit Vc=0 V und Vb= 15 V besitzt wobei dies jeweils zu niedrig ist um ein Durchtunneln zu erreichen. Wieder wird hier die Drain-Kopplungskapazität Cdi vorteilhaft verwendet: Zum Erhöhen des Feldes an der gewählten Zelle und zu dessen Inhibieren bzw. Sperren bei allen anderen nichtgewählten Zellen der Anordnung.
Das Löschen wird durch Anlegen eines Pulses mit rypisch - 20 V an 314 und durch Erden bzw. an Masse legen
aller Spalten-Diffusionsbereiche 320 erreicht, wobei auch das Substrat 311 geerdet ist bzw. an Masse liegt Aus der Gleichung (2) ergibt sich dann für die Zellen längs der Zeile mit Zugriff:
M-izqj _ /ag._ 10)voit. (3)
oat \Ctouü y
Croat \Ctouü
Bei QfC=O (nichtprogrammiert) ist das Löschfeld schwach, jedoch tritt das Löschen durch Duchtunnelung (Elektronenejektion) weiterhin auf und wird zugelassen, um den Schwellenwert des Kanalabschnittes 318Fin den Verarmungsbereich zu bringen (dies wird jedoch nicht für den Reihen-Kanalabschnitt 318Czugelassen, der so in dem Anreicheningsbereich verbleibt). Wenn Qrc negativ ist (programmierte Einrichtung), erhöht das Feld aufgrund der überschüssigen Elektronen auf dem schwebenden Gate das Tunnelungs-Löschen sehr stark, bis alle derartigen überschüssigen Elektronen zur vollständigen Löschung entfernt worden sind. Dies dauert typisch l-lOus.
Der Aufbau der Zelle und der Speicheranordnung gemäß der Erfindung wird gemäß der folgenden Verarbeitungsschrittsequenz durchgeführt.
In einem Ausführungsbeispiel beginnt das Verfahren mit einem P-Siliziumsubstrat 530 mit einem spezifischen Widerstand von annähernd 10 Ω cm und mit einer Kristallorientierung (100) (F i g. 5A).
Anfangs wird ein Maskierungsoxid gewachsen unter Verwendung von Standardoxidierungstechniken bis zu einer Dicke von etwa 2000 A. Fenster werden dann durch dieses Oxid hindurch gebildet zu dem darunterliegen-■ 20 den Substrat in der Form langer Streifen.
Eine ausgewählte Verunreinigung, d. h, ein Dotierungsmittel wie Arsen oder Phosphor, wird dann in dem Substrat durch diese öffnungen angeordnet zur Bildung mehrerer Source-Drain-Bereiche (520DL, 520D und 520DÄ in F i g. 5A) der zu bildenden Zellen unter Verwendung üblicher Dotierungstechniken wie Diffusion oder Ionenimplantation. Typischerweise ist die Dotierungskonzentration dieser Bereiche derart, daß diese Bereiche eine N+-Leitfähigkeit besitzen, d. k, eine Dotierungskonzentration über 1018 Atome/cm3. Jeder Bereich kann als Source oder als Drain wirken, abhängig von seiner Vorspannung, weshalb jeder dieser Bereiche als Source-Drain-Bereich bezeichnet wird.
Als nächstes wird der Aufbau oxidiert, bis etwa 1000 A Silizium in jedem Source-Drain-Bereich 520 verbraucht sind zum Ansteuern des Dotiermittels und zur Bildung einer Stufe in dem Silizium für zukünftige Maskenausrichtung. Das Silizium unter dem Maskierungsoxid oxidiert wesentlich langsamer als das Silizium in einem Source-Drain-Bereich. An diesen Schritt schließt sich ein Abstreifen des gesamten Oxids von dem Wafer an.
Als nächstes wird ein Gateoxid 526Fmit einer Dicke von 200—1000 A, abhängig von den Schaltungsbedingungen, über der Oberfläche des Wafers gewachsen.
An den Gatc-Oxidierungsschritt schließt sich das Implantieren einer P-Verunreinigung (vorzugsweise Bor) durch das Gate-Oxid 526F an zum Dotieren des Kanalbereiches, wie des Bereiches 518L oder 518 zwischen jeden direkt benachbarten Paaren von Source-Drain-Bereichen 520 mit einer Oberflächenkonzentration von 1012 bis 1013 Verunreinigungsatomen pro cm2. Diese Implantation tritt bei etwa 50 keV auf. Der tatsächliche Dotierungspegel in den Kanalbereichen hängt von dem erwünschten Einrichtungsschwellenwert und der erwünschten Programmierungsspannung ab.
In Anschluß an die Bor-Implantation wird polykristallines Silizium 514 über der Oberseite des Wafers bis zu einer Dicke von etwa 1000—3000 A unter Verwendung üblicher Polysilizium-Niederschlagungstechniken niedergeschlagen (vgl. F i g. 5B).
Das polykristalline Silizium wird dann in den N+-Leitfähigkeitstyp umgesetzt mittels üblicher Dotierungs- <3 techniken. Typischerweise wird Phosphor zum Dotieren des Polysiliziums verwendet, obwohl auch andere N-Dotiermittel bzw. -Dotierstoffe gegebenenfalls verwendet werden können.
Das polykristalline Silizium 51v wird anschließend maskiert und unter Verwendung üblicher Techniken geätzt zur Bildung mehrerer Streifen, wobei jeder Streifen wie der Streifen 514F parallel und direkt über einem Teil eines einzig entsprechenden N+-Source-Drain-Bereiches, wie des Bereiches 520D, ist. Jeder Streifen überlagert nicht nur einen entsprechenden Source-Drain-Bereich, sondern überlagert auch einen Teil des Kanalbereiches 518 links dieses Diffusionsbereiches (wobei der Begriff »links« sich auf die linke Seite des diffundierten N+-Source-Drain-Bereiches 520 bezieht, wen dieser Bereich in dem Querschnitt wie gemäß Fig.3A oder Fig.5C betrachtet wird).
F i g. 5C zeigt den Aufbau, wie er nun vorliegt, mit dem P-Substrat 530, in dem die N+-Source-Drain-Bereiche, wie beispielhaft durch den Bereich 520D dargestellt, ausgebildet sind, wobei ein Gate-Oxid 526F über die Oberfläche der Einrichtung gebildet ist, wobei schwebende Gates aus polykristallinem Silizium, wie beispielhaft das Gate 514F, über dem Source-Drain-Bereich 520 ausgebildet sind, derart, daß ein Teil des schwebenden Gates 514Fsich über den Kanalbereich 518L zwischen dem Source-Drain-Bereich 520D und dem Source-Drain-Bereich 520DL erstreckt und wobei P-Kanalbereiche 518L und 518 auf der linken und der rechten Seite des Source-Drain-Bereiches 520 gebildet sind.
Die polykristallinen Siliziumstreifen 514F, 514FL und 514FR beispielsweise, erstrecken sich längs der Oberfläche der Einrichtung und werden einem zweiten Maskierungs- und Ätz-Betriebsschritt unterworfen zum Abgrenzen bzw. Bestimmen der seitlichen oder Querabmessungen jedes schwebenden Gates 514 (die drei Streifen 514FL, 514Fund 5i4FR sind lediglich beispielhaft, selbstverständlich ist lediglich ein kleiner Teil einer gesamten Speicheranordnung zu Darstellungszwecken wiedergegeben und erstrecken sich Aufbauten ähnlich den dargestellten beiderseits oder an allen Seiten der in beispielsweise in F i g. 5A—5G und F i g. 3A, F i g. 3B dargestellten Anordnung). Jedoch wird zunächst die Anordnung in an sich bekannter Weise oxidiert, um eine Oxidschicht 526Causgewählter Dicke (typisch annähernd 1000 A) über der freiliegenden Oberseite jedes Streifens 514Faus
polykristallinen! Silizium zu bilden.
In Anschluß an die Bildung des Oxids 526Cwird eine zweite polykristalline Siliziumschicht 514Cbis zu einer Dicke von annähernd 2000—5000 Ä niedergeschlagen. Die Schicht 514C weist im Anschluß an einen Maskierungs- und Ätzschritt die Gate-Elektrode für eine Zeüe von Speicherzellen auf. Der sich ergebende Aufbau ist im Querschnitt in F i g. 5D dargeteilt und ist in Aufsicht in F i g. 5E wiedergegeben. Zu diesem Zeitpunkt überdeckt die zweite polykristalline Siliziumschicht 514Cdie Oberseite der Einrichtung wie ein Blatt. Unter diesem Blatt sind Streifen aus polykristallinem Silizium 514FL, 514Fund 514FR (Fig.5E) angeordnet, und unter zumindest einem Teil jedes dieser Streifen ist ein entsprechender Source-Drain-Bereich wie 520OL, 520D bzw. 520DR angeordnet
Vor dem Wachsen des Oxids 526Cwird die Einrichtung bei einem Ausführungsbeispiel einer Oxid-Ätzung unterworfen zum teilweisen Wegätzen bis 200 A des Gate-Oxids 526Fin den freiliegenden Bereichen zwischen Streifen 514FL, 514Fund 514FÄ aus polykristallinem Silizium. Die zweite Oxidschicht 526C wird dann auf der Einrichtung gewachsen. Das Oxid 526C weist das Zwischenelektroden-Isolieroxid zwischen den schwebenden Gates 514FL, 514Fund 514FR (F i g. 5C, 5D) und der zu bildenden zweiten polykristallinen Siliziumschicht 514C auf, von der die Steuergate-Elektroden gebildet werden.
Der zum Bilden der Oxidschicht 516C verwendete Oxidierungs-Verfahrensschritt kann auch zum im wes?rflichen Verringern der Borkonzentration in dem Kanalbereich verwendet werden, der nicht durch die schwebenden Gates 514FL, 514Fund 514FR überdeckt ist, unter vorteilhafter Ausnutzung der Bor-Rückverteilung in das gewachsene Oxid. Dies verringert in günstiger Weise die Schwellenspannung dieses Teils des Kanals, der nicht unter den Bereichen der schwebenden Gates 514FL, 514Fund 514FÄ liegt, und erhöht dadurch die Durchlässigkeit bzw. Steilheit (transconductance) dieses Teils des Kanals.
Andererseits kann die Zwischenelektroden-Isolierung 526C durch Niederschlagen von Siliziumnitrid oder andererseits durch einen Verbundaufbau gebildet werden, wie er durch eine kurze Oxidation gebildet wird, an die sich der Niederschlag von Siliziumnstrid anschließt. Derartige Sandwich-Aufbauten wurden auf dem Gebiet der Halbleitertechnik bereits angegeben.
In Anschluß an die Bildung des Dielektrikums 526Cwird eine zweite leitende Schicht 514Cniedergeschlagen. Diese Schicht kann aus polykristallinem Silizium bestehen oder aus irgendeiner Form eines Suizids niedrigen spezifischen Widerstandes oder einem feuerbeständigen Metall, das einer anschließenden Oxidierung widerstehen kann. Vorzugsweise weist diese Schicht polykristallines Silizium auf.
In Anschluß an die Bildung der zweiten polykristallinen Siliziumschicht 514C wird die Einrichtung maskiert und geätzt zur Bildung von Streifen der polykristallinen Siliziumschicht 514Csenkrecht zu den zuvor gebildeten polykristallinen Siliziumstreifen 514FL, 514Fund 514FÄ. Das Ätzverfahren wird fortgesetzt durch das Dielektrikum 526Cund die polykristallinen Siliziumstreifen 514FL, 514Fund 514FÄ zum Freilegen des darunterliegenden Gate-Oxids 526F. Als Ergebnis ergibt sich ein Aufbau wie gemäß der Aufsicht in F i g. 5G, bei dem jedoch die Metalleitungcn 535 nicht vorgesehen sind.
Sehr wesentlich kann das erläuterte Bor-Feldimplantieren zwischen den Source-Drain-Bereichen 520DL, 520D und 520DR gegebenenfalls bei diesem Schritt des Verfahrens durchgeführt werden. Beispielsweise kann das Bor zu diesem Zeitpunkt durch die freiliegenden Bereiche des Gateoxids 526Fzwischen den Streifen 514C zum wirksamen Implantieren nur in Bereichen 539 ionenimplantiert werden (vgl. F i g. 5E). Dadurch wird um etwa die Hälfte die Übergangskapazität des Diffusionsbereiches 520D, beispielsweise, verringert, wobei bei dem Kanalbereich und dem Feld, da lediglich die rechte Seite jedes Diffusionsbereiches 520 (Fig.5D) wegen der Feld-Ionenimplantation stark P-dotiert ist, dennoch ein geeigneter Schutz gegen Leckwege erreicht ist In diesem Schritt wird das Bor mit etwa 1 bis 5xlO13 Atomen pro cm2 implantiert. Die Borimplantation ist automatisch selbstausgerichtet auf die komplentäre Fläche von ersten und zweiten polykristallinen Siliziumschichten (514F, 514Q wie das durch Bereiche 539 in der Fig.5E dargestellt ist. Die N+-Diffusionsbereiche 520D überkompensieren z. B. automatisch das Bor in jenen Flächen, in denen Bereiche 520D zur Ionenimplantation freigelegt worden sind. Das P-Bor verhindert eine Feldinversion bei hohen Programmierspannungen, die an die Drain- und Gate-Elektrode 520D bzw. 514C angelegt sind, und verbessert auch die Kanal-Dotierung an den Rändern 520 (F i g. 5E) der Kanalbereiche jeder Einrichtung mit schwebendem Gate, um so wiederum den Programmierwirkungsgrad zu erhöhen. Dies tritt auf, weil die 'njektion hei3er Elektronen in einem höher dotierten Bereich des Kanals wirksamer ist als in etwa ärmer dotierten Bereichen des Kanals. Gleichzeitig ist jedoch, weil lediglich die Ränder 529 jedes Kanals zwischen beispielsweise den Source-Drain-Bereichen 520D und S20DR (F i g. 5E) eine höhere Dotierungskonzentration besitzen, die Steilheit der Kanalbereiche 518C'und 518F', beispielsweise, nicht verringert.
Ein isolierender thermischer Oxidationsschritt wird als nächstes durchgeführt, um eine isolierende thermische Oxidschicht von etwa 1000—5000 A Dicke über der Oberseite und die Feldbereiche der Einrichtung zu wachsen. Diese Oxidierung oxidiert auch die Seitenbereiche von ersten und zweiten polykristallinen Siliziumschichten (514FL, 514F, 514FR und 514Q, die durch den Ätzvorgang freigelegt sind, der die zweite polykristalline Siliziumschicht 514Cin Steuergate-Streifen und die erste polykristalline Siliziumschicht in isolierte schwebende Gates bildet bzw. aufteilt.
Über dem thermischen Oxid, das in der Zeichnung nicht dargestellt ist, wird als nächstes ein phosphordotiertes Pyroglas niedergeschlagen, das mittels üblicher thermischer Verarbeitung gesintert und »rückgeflossen« ist. Das phosphordotierte Glas erreicht einen zusätzlichen Schutz der Einrichtung gegen unerwünschte Verunreinigungen bzw. Verschmutzungen, die die elektrischen Eigenschaften der Einrichtung ändern.
Der Rest des Verfahrens ist üblich. In Fig. 5F ist der vollständige Aufbau vor dem Niederschlag der Kratzschutzschicht dargestellt. Die Schicht
534 ist ein rückgeflossenes phosphordotieites Glas zum Glätten der Oberflächentopographie, und die Schicht
535 weist Metalleiter auf, die parallel zu den Source-Drain-Bereichen (z. B. 520D) und über den entsprechenden
Source-Drain-Bereich (520DL) verlaufen. Ein Kontakt wird zwischen jeder Metalleitung 535 und dem unter dieser Leitung liegenden Source-Drain-Bereich 520 alle 8—16 Zellen erreicht, wie das durch den Durchlaß 537 in Fig.5G dargestellt ist, wobei eine Aufsicht dieser Anordnung in Fig.5F wiedergegeben ist Dieses Merkmal erhöht die Anordnungs-Packungsdichte sehr stark durch Verringern der Anzahl der Durchlässe, die zum Kontaktieren jedes Source-Drain-Bereiches 520 erforderlich sind.
Die obige Erläuterung bezog sich auf lediglich die Bildung programmierbarer Einrichtungen in der Anordnung. Transistoren, die in der Peripherie der Einrichtung zum Decodieren, Puffern und für logische Betriebsschritte verwendet werden, werden in üblicher Weise unter Verwendung entweder der ersten polykristallinen Siliziumschicht oder der zweiten polykristallinen Siliziumschicht oder der Metallisierung für die Gate-Elektroden hergestellt. Diese Einrichtungen können auch zusätzliche Maskierungsschritte erfordern, wie für die Bildung von Transistoren mit zu den Gates selbst ausgerichteten Sources und Drains. Die periphere Schaltungsanordnung kann selbstverständlich unter Verwendung üblicher isoplanaer MOS-Technik hergestellt werden.
Die Verarbeitungsschritte bzw. Herstellschritte für eine elektrisch löschbare Einrichtung (im Gegensatz zu der vorstehend erläuterten Ultraviolett-löschbaren Einrichtung) ist identisch dem vorstehend erläuterten mit der Ausnahme eines zusätzlichen Maskierungsschrittes zwischen der Implantation von Bor zur Bildung der Source-Drain-Bereiche 520 der Einrichtung und der Niederschlagung von polykristallinem Silizium, von dem die schwebenden Gateelektroden 514Fusw. gebildet werden. Die Flächen für das dünne Durchtunnelungs-Dielektrikum werden in dem Oxid 526F unter den schwebenden Gates 514FL, 514F und 514FÄ, beispielsweise (Fig.5C), die den Kanalbereich überdecken, der von den Source-Drain-Bereichen 520DL, 520D und 520DÄ
2G entfernt ist, gebildet Das Gateoxid 526F wird dann in diesen definierten Bereichen bis zu dem darunter liegenden Silizium weggeätzt, und der Aufbau wird dann von neuem oxidiert zur Bildung eines Gateoxids von etwa 50—150 A.
Alternativ wird ein thermisches Nitrid bis zu einer Dicke von etwa 50—100 A in dem freiliegenden Bereich gewachsen. Die zuvor beschriebene, mit dem Niederschlagen der ersten polykristallinen Siliziumschicht beginnende Verarbeitungssequenz folgt dann.
Als Merkmal des letzteren alternativen Ausführungsbeispiels wird jede Fläche des Tunnelungs-Oxids, das freiliegt, wenn die polykristalline Siliziumschicht 514 definiert wird und geätzt wird bis zu einer Dicke, bei der keine Tunnelung auftreten kann, während der folgenden Oxidation des Wafers oxidiert zur Bildung des Zwischenelektroden-Isolieroxids 526C
Die erläuten; Einrichtung führt zu einer insbesondere dichten und kompakten Anordnung. Vorzugsweise ist gemäß der Erfindung das Verhältnis der Kapazität Ca zwischen Drain und schwebendem Gate und der Kapazität Cc zwischen schwebendein Gate und Steuergate größer als 03. Herkömmlich wurde dieses Verhältnis vorzugsweise auf höchstens 0,1 ge^aken. F i g. 4 zeigt, wie erläutert, die wirksame Erhöhung des Potentials des schwebenden Gates als Ergebnis der Erhöhung des Verhältnisses dieser beiden Kapazitäten.
Der erfindungsgemäße Aufbau verhindert im Gegensatz zu herkömmlichen Aufbauten das Drain-Durchschalten während des Lesebetriebes. Von weiterem Interesse ist es, daß diese Anordnung auch die Forderungen nach höherer effektiver Gatespannung aufgrund einer positiven Ladung des schwebenden Gates nach einer Deprogrammierung vermeidet und daher einen Betrieb auf den rechtsseitigen Abschnitten de»· Programmier-Wirkungsgradkurve vermeidet, dadurch, daß kein N-Bereich wie bei herkömmlichen Anordnungen unter dem schwebenden Gate vorgesehen ist. Zusätzlich kann der Aufbau gemäß der Erfindung ein Steuergate lediglich zum Durchschalten des Kanals direkt unter dem Steuergate und nicht unter dem schwebenden Gate verwenden. Weils das schwebende Gate durch die Drainspannung gesteuert wird, kann die Drain sowohl das horizontale als auch das vertikale Beschleunigungs- und Injektionsfeld zur Verwendung während des Programmieren des schwebenden Gates erreichen.
Hierzu 5 Blatt Zeichnungen

Claims (10)

Patentansprüche:
1. Wiederprogrammierbare nichtflüchtige EPROM-Speicherzelle mit einem Halbleitersubstrat,
mit einem Source-Bereich und einem Drain-Bereich und dazwischenliegendem Kanalbereich,
mit einer Isolierschicht,
mit einem Steuer-Gate und
mit einem schwebenden Gate, wobei sich das in der Isolierschicht befindliche schwebende Gate teilweise über den Drain-Bereich und teilweise über den Kanalbereich erstreckt und wobei sich das Steuer-Gate sowohl über das schwebende Gate als auch über das Kanalgebiet derart erstreckt, daß derjenige Abschnitt
ι ο des Steuer-Gates, der sich nicht über dem schwebenden Gate erstreckt, enger an den von dem schwebenden Gate nicht überdeckten Abschnitt des Kanalbereiches zwischen Source-Bereich und Drain-Bereich positioniert ist als derjenige Abschnitt des Steuer-Gates, der das schwebende Gate überlagert,
gekennzeichnet dadurch, daß der sich über den Drain-Bereich (220DJ erstreckende Flächenabschnitt des schwebenden Gates (214/9 für eine starke kapazitive Kopplung (Q2) zwischen diesem Abschnitt und dem Drain-Bereich (220D) bemessen ist,
wobei eine derart große Kopplung (Q2) vorgegeben ist, daß das elektrische Potential des schwebenden Gates (214/9 während des Einschreibens und Lesens sowohl von dem Potential des Steuer-Gates (214Q als auch von dem des Drain-Bereiches (220DJ stark beeinflußt ist,
und dadurch,, daß sich nur der restliche Abschnitt des schwebenden Gates über den Kanalbereich (218C, 218FJ erstreckt
2. Speicherzelle nach Anspruch 1, gekennzeichnet dadurch, daß das Verhältnis Q2/Q2 der Kapazität (G/2) zwischen dem Drain-Bereich (220DJ und dem schwebenden Gate (214FJ und der Kapazität (Cc2) zwischen dem schwebenden Gate (214FJ und dem Steuer-Gate (214CJ mindestens etwa 0,1 beträgt
3. Speicherzelle nach Anspruch !, gekennzeichnet dadurch, daß das Verhältnis GnfCci der Kapazität (Q2) zwischen dem Drain-Bereich (22QD) und dem schwebenden Gate (214FJ und der Kapazität (Cd) zwischen dem schwebenden Gate (214FJund dem Steuer-Gate (214CJ mindestens etwa 0,3 beträgt
4. Speicherzelle nach einem der Ansprüche 1 bis 3, gekennzeichnet dadurch, daß das schwebende Gate (214FJ eine erste Schicht aus· polykristallinen! Silicium ist, die von dem darunterliegenden Substrat durch eine erste dielektrische Schicht (226FJ isoliert ist, und daß das Steuer-Gate (214CJ eine zweite Schicht aus Leiterwerkstoff ist, die von der ersten Schicht aus polykristallinem Silicium -durch ein zweites Dielektrikum (226CJ isoliert ist
5. Speicherzelle nach Anspruch 4, gekennzeichnet dadurch, daß die zweite leitende Schicht des Steuer-Gate (214CJ aus polykristalli.iem Silicium besteht
6. Speicherzelle nach einem ei > Ansprüche 1 bis 5, gekennzeichnet dadurch, daß der Kanalbereich einen Mittelabschnitt aufweist, der eine erste ausgewählte Dotierungskonzentration besitzt, die zum Verringern der zum Durchschalten der Speicherzelle erforderlichen Schwelienspannüng gewählt ist, wobei die Ränder dieses Kanalbereiches neben dem Feld der Zelle höher dotiert sind, um eine Erhöhung des Wirkungsgrades der Injektion heißer Elektronen aus dem Kanalbereich in das schwebende Gate während des Programmierens der Speicherzelle zu erreichen (F i g. 5).
7. Speicherzelle nach einem der Ansprüche 1 bis 6, gekennzeichnet dadurch, daß ein Abschnitt (bei 215F, 315F, 567FJ der isolierenden Schicht unterhalb des schwebenden Gates selektiv dünner ist als die anderen Abschnitte dieser isolierenden Schicht.
8. Speicherzelle nach Anspruch 7, gekennzeichnet dadurch, daß sich dieser selektiv dünnere Abschnitt im Kanalbereich befindet
9. Mit einer Anzahl Mx N-wiederprogrammierbaren, nichtflüchtigen EPROM-Speicherzellen nach einem der Ansprüche 1 bis 8 aufgebauter Speicher mit zeilenweise angeordneten Steuer-Gates (314) und spaltenweise im Substrat angeordneten Source- bzw. Drain-Bereichen (520) und mit spaltenweise oberhalb der Source- bzw. Drain-Bereiche (520) verlaufenden Metalleitungen (335) mit kantaktierenden Durchgangsstellen (337) zwischen Metalleitung und Source- bzw. Drain-Bereich, gekennzeichnet dadurch, daß solche kontaktierenden Durchgangsstellen (337) einer jeweiligen Metalleitung (335) in Abständen größer als zwei dieser Speicherzellen aufeinanderfolgen.
10. Speicher nach Anspruch 9, gekennzeichnet dadurch, daß die Durchgangsstellen (337) einer Metalleitung (335) in Abständen von mindestens acht Speicherzellen aufeinanderfolgen.
DE3103160A 1980-04-07 1981-01-30 Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher Expired DE3103160C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/137,764 US4328565A (en) 1980-04-07 1980-04-07 Non-volatile eprom with increased efficiency

Publications (2)

Publication Number Publication Date
DE3103160A1 DE3103160A1 (de) 1982-01-21
DE3103160C2 true DE3103160C2 (de) 1986-03-27

Family

ID=22478948

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3103160A Expired DE3103160C2 (de) 1980-04-07 1981-01-30 Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher

Country Status (4)

Country Link
US (1) US4328565A (de)
JP (1) JPS5951753B2 (de)
DE (1) DE3103160C2 (de)
GB (1) GB2073484B (de)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409723A (en) * 1980-04-07 1983-10-18 Eliyahou Harari Method of forming non-volatile EPROM and EEPROM with increased efficiency
IT1209227B (it) * 1980-06-04 1989-07-16 Sgs Microelettronica Spa Cella di memoria non volatile a 'gate' flottante elettricamente alterabile.
JPS5864068A (ja) * 1981-10-14 1983-04-16 Agency Of Ind Science & Technol 不揮発性半導体メモリの書き込み方法
DE3141390A1 (de) * 1981-10-19 1983-04-28 Deutsche Itt Industries Gmbh, 7800 Freiburg Floating-gate-speicherzelle, bei der das schreiben und loeschen durch injektion heisser ladungstraeger erfolgt
JPS59500343A (ja) * 1982-03-09 1984-03-01 ア−ルシ−エ−　コ−ポレ−シヨン 電気的に改変可能の不揮発性浮動ゲ−ト記憶装置
US4513397A (en) * 1982-12-10 1985-04-23 Rca Corporation Electrically alterable, nonvolatile floating gate memory device
GB2126787B (en) * 1982-03-09 1985-10-16 Rca Corp An electrically alterable nonvolatile floating-gate memory device
US4590503A (en) * 1983-07-21 1986-05-20 Honeywell Inc. Electrically erasable programmable read only memory
US4608591A (en) * 1983-08-17 1986-08-26 Rca Corporation Electrically alterable programmable nonvolatile floating gate memory device
US4639893A (en) * 1984-05-15 1987-01-27 Wafer Scale Integration, Inc. Self-aligned split gate EPROM
US4795719A (en) * 1984-05-15 1989-01-03 Waferscale Integration, Inc. Self-aligned split gate eprom process
US4868629A (en) * 1984-05-15 1989-09-19 Waferscale Integration, Inc. Self-aligned split gate EPROM
US4618876A (en) * 1984-07-23 1986-10-21 Rca Corporation Electrically alterable, nonvolatile floating gate memory device
EP0183235B1 (de) * 1984-11-26 1993-10-06 Kabushiki Kaisha Toshiba Nichtflüchtige Halbleiterspeicheranordnung
US5172196A (en) * 1984-11-26 1992-12-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US5225719A (en) * 1985-03-29 1993-07-06 Advanced Micro Devices, Inc. Family of multiple segmented programmable logic blocks interconnected by a high speed centralized switch matrix
JPS61294870A (ja) * 1985-06-21 1986-12-25 Nec Corp 不揮発性半導体記憶装置
US4783766A (en) * 1986-05-30 1988-11-08 Seeq Technology, Inc. Block electrically erasable EEPROM
US4794565A (en) * 1986-09-15 1988-12-27 The Regents Of The University Of California Electrically programmable memory device employing source side injection
US4814286A (en) * 1987-02-02 1989-03-21 Intel Corporation EEPROM cell with integral select transistor
US4949140A (en) * 1987-02-02 1990-08-14 Intel Corporation EEPROM cell with integral select transistor
US4888735A (en) * 1987-12-30 1989-12-19 Elite Semiconductor & Systems Int'l., Inc. ROM cell and array configuration
US4888734A (en) * 1987-12-30 1989-12-19 Elite Semiconductor & Systems Int'l., Inc. EPROM/flash EEPROM cell and array configuration
US4858185A (en) * 1988-01-28 1989-08-15 National Semiconductor Corporation Zero power, electrically alterable, nonvolatile latch
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5168465A (en) * 1988-06-08 1992-12-01 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5047981A (en) * 1988-07-15 1991-09-10 Texas Instruments Incorporated Bit and block erasing of an electrically erasable and programmable read-only memory array
FR2635408B1 (fr) * 1988-08-11 1992-04-10 Sgs Thomson Microelectronics Memoire de type eprom a haute densite d'integration
KR910007434B1 (ko) * 1988-12-15 1991-09-26 삼성전자 주식회사 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 및 그 소거 및 프로그램 방법
US7190617B1 (en) * 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system
WO1990016085A1 (en) * 1989-06-21 1990-12-27 Xicor, Inc. Apparatus and method for a dual thickness dielectric floating gate memory cell
US5272669A (en) * 1991-02-20 1993-12-21 Sundisk Corporation Method and structure for programming floating gate memory cells
US5291439A (en) * 1991-09-12 1994-03-01 International Business Machines Corporation Semiconductor memory cell and memory array with inversion layer
US5317179A (en) * 1991-09-23 1994-05-31 Integrated Silicon Solution, Inc. Non-volatile semiconductor memory cell
FR2683664A1 (fr) * 1991-11-13 1993-05-14 Sgs Thomson Microelectronics Memoire integree electriquement programmable a un seuil transistor.
US5544103A (en) * 1992-03-03 1996-08-06 Xicor, Inc. Compact page-erasable eeprom non-volatile memory
US5625212A (en) * 1992-03-23 1997-04-29 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device and method of manufacturing the same
US5341342A (en) * 1992-12-18 1994-08-23 National Semiconductor Corporation Flash memory cell structure
JP2877642B2 (ja) * 1992-12-25 1999-03-31 ローム株式会社 半導体記憶装置およびその駆動方式
US5508955A (en) * 1993-05-20 1996-04-16 Nexcom Technology, Inc. Electronically erasable-programmable memory cell having buried bit line
US5557569A (en) * 1993-10-12 1996-09-17 Texas Instruments Incorporated Low voltage flash EEPROM C-cell using fowler-nordheim tunneling
DE69433001T2 (de) * 1993-10-12 2004-06-17 Texas Instruments Inc., Dallas Niederspannungs-Flash-EEPROM-X-Zelle mit Fowler-Nordheim-Tunneling
US5474947A (en) * 1993-12-27 1995-12-12 Motorola Inc. Nonvolatile memory process
US5457652A (en) * 1994-04-01 1995-10-10 National Semiconductor Corporation Low voltage EEPROM
US5541876A (en) * 1994-06-01 1996-07-30 United Microelectronics Corporation Memory cell fabricated by floating gate structure
US5627091A (en) * 1994-06-01 1997-05-06 United Microelectronics Corporation Mask ROM process for making a ROM with a trench shaped channel
DE69518970T2 (de) * 1994-12-20 2001-03-01 Sharp Kk Nichtflüchtiger Speicher und dessen Herstellungsverfahren
US6166409A (en) * 1996-09-13 2000-12-26 Alliance Semiconductor Corporation Flash EPROM memory cell having increased capacitive coupling
US5986922A (en) * 1997-09-30 1999-11-16 Alliance Semiconductor Method of and apparatus for increasing load resistance within an SRAM array
US6009017A (en) * 1998-03-13 1999-12-28 Macronix International Co., Ltd. Floating gate memory with substrate band-to-band tunneling induced hot electron injection
US6272047B1 (en) * 1999-12-17 2001-08-07 Micron Technology, Inc. Flash memory cell
JP2006032950A (ja) * 2004-07-12 2006-02-02 Samsung Electronics Co Ltd メモリ素子及びその形成方法
KR100591768B1 (ko) * 2004-07-12 2006-06-26 삼성전자주식회사 메모리 소자들 및 그 형성 방법들
US7782668B2 (en) * 2007-11-01 2010-08-24 Jonker Llc Integrated circuit embedded with non-volatile one-time-programmable and multiple-time programmable memory
US8580622B2 (en) * 2007-11-14 2013-11-12 Invensas Corporation Method of making integrated circuit embedded with non-volatile programmable memory having variable coupling
US7876615B2 (en) 2007-11-14 2011-01-25 Jonker Llc Method of operating integrated circuit embedded with non-volatile programmable memory having variable coupling related application data
US7787295B2 (en) * 2007-11-14 2010-08-31 Jonker Llc Integrated circuit embedded with non-volatile multiple-time programmable memory having variable coupling
US8305805B2 (en) * 2008-11-03 2012-11-06 Invensas Corporation Common drain non-volatile multiple-time programmable memory
US8203861B2 (en) * 2008-12-30 2012-06-19 Invensas Corporation Non-volatile one-time—programmable and multiple-time programmable memory configuration circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4087795A (en) * 1974-09-20 1978-05-02 Siemens Aktiengesellschaft Memory field effect storage device
SE7907193L (sv) 1978-09-28 1980-03-29 Rca Corp Bestendigt minne
US4247916A (en) * 1979-10-30 1981-01-27 Erb Darrell M Memory device in which one type carrier stored during write controls the flow of the other type carrier during read

Also Published As

Publication number Publication date
GB2073484B (en) 1984-05-23
JPS5951753B2 (ja) 1984-12-15
DE3103160A1 (de) 1982-01-21
GB2073484A (en) 1981-10-14
JPS56155574A (en) 1981-12-01
US4328565A (en) 1982-05-04

Similar Documents

Publication Publication Date Title
DE3103160C2 (de) Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher
DE3117719C2 (de)
EP0916138B1 (de) Verfahren zum betrieb einer speicherzellenanordnung
DE3113595C2 (de)
DE4016346C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung
DE4020007C2 (de) Nichtflüchtiger Speicher
DE69633049T2 (de) Nichtflüchtige speicherzellen, die nur positive ladungsträger zum speichern der daten gebrauchen
DE4233790C2 (de) EEPROM, Verfahren zu dessen Herstellung und Verfahren zu dessen Betreiben
DE3009719C2 (de)
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE2838937A1 (de) Rom-speicheranordnung mit feldeffekttransistoren
DE2743422A1 (de) Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik
DE2916884A1 (de) Programmierbare halbleiterspeicherzelle
DE2810597A1 (de) Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht
DE3334296T1 (de) Schwebe-Gate-Speicher
EP0045469A2 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE19820491A1 (de) Nichtflüchtige Halbleiterspeichereinrichtung und Speicherzelle in einer solchen
DE3031748A1 (de) Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern
DE2755953A1 (de) Speicher mit beliebigem zugriff mit sperrschichtfeldeffekttransistoren
DE19807010B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE19748495C2 (de) EEPROM-Zellstruktur und Verfahren zum Programmieren bzw. Löschen ausgewählter EEPROM-Zellstrukturen sowie EEPROM-Zellenfeld
DE19807009A1 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE4005645C2 (de) MIS-Halbleiteranordnung
DE3926474C2 (de) Permanent-Speicherzellen-Anordnung
DE2937952A1 (de) Nichtfluechtige speicheranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition