DE2201028C3 - Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens - Google Patents
Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses VerfahrensInfo
- Publication number
- DE2201028C3 DE2201028C3 DE19722201028 DE2201028A DE2201028C3 DE 2201028 C3 DE2201028 C3 DE 2201028C3 DE 19722201028 DE19722201028 DE 19722201028 DE 2201028 A DE2201028 A DE 2201028A DE 2201028 C3 DE2201028 C3 DE 2201028C3
- Authority
- DE
- Germany
- Prior art keywords
- gate electrode
- effect transistor
- field effect
- substrate
- zones
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 title claims description 43
- 238000000034 method Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 47
- 238000007667 floating Methods 0.000 claims description 21
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000007599 discharging Methods 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- -1 SiO Chemical compound 0.000 description 1
- 150000001336 alkenes Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- JRZJOMJEPLMPRA-UHFFFAOYSA-N olefin Natural products CCCCCCCC=C JRZJOMJEPLMPRA-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7886—Hot carrier produced by avalanche breakdown of a PN junction, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
Description
Die Erfindung betrifft ein Verfahren zum Betrieb eines Feldeffekttransistors mit einer vollständig von
ι·: Isoliermaterial umgebenen, auf schwebendem Potential
befindlichen, elektrisch aufladbaren ersten Gate-Elektrode, einem Halbleitersubstrat eines ersten Leitungstyps, in gegenseitigem Abstand angeordneten, als
Source und Drain wirkenden Zonen eines dem ersten
entgegengesetzten zweiten Leitungstyps, die mit dem
Substrat je einen pn-Obergang bilden, und mit mindestens einer oberhalb und isoliert von der ersten
Gate-Elektrode angeordneten weiteren Gate-Elektrode, als Speicherelement, bei dem der Ladungszustand
2ϊ der ersten Gate-Elektrode aus den Leitfähigkeitseigenschaften des Kanalgebiets zwischen Source und Drain
festgestellt wird.
Ferner betrifft die Erfindung einen Feldeffekttransistor zur Ausübung dieses Verfahrens.
Aus der DE-OS 18 03 035 ist ein Feldeffekt-Halbleiterbauelement bekannt, das für die Speicherung eines
Informationsbits mit Hilfe eines von außen angelegten elektrischen Feldes in zwei Betriebszustände gebracht
werden kann. Das bekannte Halbleiterbauelement weist
ein Substrat auf und eine auf dessen Oberfläche im
Gate-Bereich angeordnete Schichtenfolge, bestehend aus einer ersten Isolierschicht, einer ersten Metallschicht, einer zweiten Isolierschicht und einer weiteren
Metallschicht Die erste Isolierschicht hat eine Dicke,
die kleiner ist, als die für Ladungsträger aus dem
Substrat unter dem Einfluß siner vorgegebenen Feldstärke durchtunnelbare Strecke. Die erste Metallschicht ist auf schwebendem Potential befindlich, also
eine vollständig von Isoliermaterial umgebene Gate-
Elektrode. Eine besondere Ladeelektrode, die auf der
dem Substrat entgegengesetzten Seite der zweiten Isolierschicht als weitere Metallschicht niedergeschlagen ist, dient zum Aufladen und Entladen der
Gate-Elektrode. Oie zwischen dem Substrat und der
Vt Gate-Elektrode angeordnete erste Isolierschicht muß
bei dem bekannten Halbleiterbauelement notwendigerweise so dünn gehalten sein, daß diese Isolierschicht
durchtunnelbar ist In der Praxis ist es außerordentlich schwierig, eine gleichförmige dünne Isolierschicht auf
dem Halbleiterkörper niederzuschlagen, die direkte Stromwege zwischen der zu Speicherzwecken vorgesehenen Gate-Elektrode und dem Halbleiterkörper
zuverlässig ausschließt Die Herstellung des bekannten Halbleiterbauelements und dessen Nutzung als Spei-
cherelement ist daher außerordentlich aufwendig.
Aus »Solid-State Electronics«, Band 12,1969, Heft 12,
Seiten 981 bis 987 ist ferner ein Speicherelement in Sandwich-Bauweise bekannt, dessen Steuerelektrode
gegenüber einer Drain-Zone in Richtung zur Source-
fö Zone versetzt angeordnet ist und durch ein zweites,
über einem relativ dicken Isolierkörper angeordnetes Gate auf- und entladen wird. Bei diesem bekannten
Speicherelement findet eine Siliziumnitritschicht als
Speichermedium Verwendung. Die Löschspannungen sind vergleichsweise sehr hoch und liegen zwischen 60
und 100 V.
Durch das nicht vorveröffentlichte ältere deutsche Patent 21 29,181 ist bereits die Aufgabe gelöst, das
Verfahren zum Betrieb eines Feldeffekttransistors so zu ändern, daß die Herstellung des letzteren durch
Verwendung dickerer Isolierschichten und Einsparung zusätzlicher Gate-Auflade-EIektroden vereinfacht wird.
Bei der Lösung dieser Aufgabe wird von dem bekannten physikalischen Mechanismus der Avalanche-Injektion
Gebrauch gemacht. In »Applied Physics Letters«, Band
15, 1969, Nr. 6, Seiten 174 bis 177, wird auf die Möglichkeit der Avalanche-Injektion von Elektronen in
SiOrSchichten zur Erläuterung der Arbeitsweise eines Speicherelements mit einer besonderen MOSFET-Ausführung hingewiesen. Gemäß dem genannten älteren
Patent wird die schwebende, & h. auf freiem Potential
befindliche Gate-Elektrode mit Hilfe der Avalanche-Injektion aufgeladen, wobei an das Substrat einerseits und
an Source- oder Drain-Zonen andererseits eine einen Avalanche-Durchbruch an dem zwischen der Zone und
dem Substrat gebildeten pn-übergang hervorrufende Spannung angelegt wird.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, das eingangs genannte Verfahren so auszugestalten, daß es zur elektrischen Entladung der auf
schwebendem Potential gehaltenen Gate-Elektrode geeignet ist um dadurch auch statische Speicherelemente, die keiner Regenerierung bedürfen, ähnlich dynamischen Speicherelementen elektrisch voll programmierbar zu machen. Außerdem soll für den zur Ausübung des
Verfahrens bestimmten Feldeffekttransistor eine zweckmäßige Ausgestaltung angegeben werden.
Zur Lösung dieser Aufgabe schlägt die Erfindung vor,
daß zum Entladen der ersten Gate-Elektrode eine solche Spannung zwischen der weiteren Gate-Elektrode und den Zonen angelegt wird, daß die Ladung der
ersten Gate-Elektrode infolge einer Avalanche-Injektion von der ersten Gate-Elektrode zu der weiteren
Gate-Elektrode durch die dazwischenliegende Isolierschicht entfernt wird. Der wesentliche Vorteil des
erfindungsgemäßen Verfahrens liegt darin, daß zum Löschen oder Ändern der im Speicherelement gespeicherten Information keine zusätzliche Einrichtung, so
z.B. eine Röntgen- oder UV-Beijirahlungseinrichtung
benötigt wird, sondern daß das Entladen oder Umladen
über äußere Anschlüsse des Speicherelements erfolgen
kann, obwohl die auf schwebendem Potential befindliche Gate-Elektrode äl« Speicherelektrode vollständig
isoliert ist Das Entladen kann dabei sogar mit vergleichsweise niedrigen Spannungen erfolgen.
Bei dem erfindungsgemäßen Verfahren kann die Entladespannung zwischen der weiteren Gate-Elektrode und dem Substrat anliegen, oder das Substrat
befindet sich auf dem Potential der weiteren Gate-Eiektrode, und eine dritte oberhalb und isoliert von der
ersten Gate-Elektrode angeordnete Gate-Elektrode hat das Potential der Zonen.
Der Feldeffekttransistor zur Ausübung des erfindungsgemäßen Verfahrens weist eine vollständig von
Isoliermaterial umgebene, auf schwebendem Potential befindliche erste Gate-Elektrode, ein Halbleitersubstrat
eines ersten Leitungstyps, in gegenseitigem Abstand angeordnete, als Source und Drain wirkende Zonen
eines dem ersten entgegengesetzten Leitungstyps, die mit dem Substrat js einen pn-übergang bilden, und
mindestens eine oberhalb und isoliert von der ersten
Gate-Elektrode angeordnete weitere Gate-Elektrode
auf und zeichnet sich dadurch aus, daß sowohl die Isolierschicht zwischen dem Substrat und der ersten
Gate-Elektrode als auch die Isolierschicht zwischen der
". ersten und der weiteren Gate-Elektrode wenigstens
50 nm dick ist und daß die Kapazität zwischen der weiteren Gate-Elektrode und der ersten Gate-Elektrode kleiner als die Kapazität zwischen der ersten
Gate-Elektrode und dem Substrat ist. Ausgestaltungen
ι» des erfindungsgemäßen Verfahrens und des zu seiner
Ausübung dienenden Feldeffekttransistors sind m den Ansprüchen 2 bis 3 und 5 bis 7 angegeben.
Die Erfindung ist in der folgenden Beschreibung von
Ausführungsbeispielen anhand der Zeichnung erläutert,
ι "> und zwar zeigt
F i g. 1 eine Querschnittansicht auf einen Feldeffekttransistor mit einer vollständig von Isoliermaterial
umgebenen, auf schwebendem Potential befindlichen Gate-Elektrode,
2« Fig.2 eine schematische Darstellung der bei dem
Feldeffekttransistor gemäß Fig. \ auftretenden Kapazitäten,
Fig.3 ein alternatives Ausführungsbeispiel des als
Speicherelement betriebenen Feldeffekttransistors, bei
r> dem die weitere Gate-Elektrode gegenüber dem ICanaSgebiet seitlich versetzt angeordnet ist
Fig.4 ein gegenüber dem Ausfuhrungsbeispiel
gemäß F i g. 1 und 2 abgewandeltes Ausführungsbetspiel mit einer dritten Gate-Elektrode, und zwar als
tu Schnittansicht längs des Kanalgebiets,
F i g. 5 eine schematische Draufsicht auf den Feldeffekttransistor gemäß F i g. 4 und
Fig.6 ein alternatives Ausführungsbeispiel mit p-leitendem Substrat und p-leitender Gate-Elektrode.
r> Der in F i g. 1 im Schnitt dargestellte Feldeffekttransistor ist Teil eines Substrats 2 aus n-leitendem
Siliziummaterial. Zwei ρ+-Zonen 4 und 3, die als Source
und Drain wirken, sind in gegenseitigem Abstand im Substrat 2 angeordnet und bilden dadurch ein
4n Kanalgebiet 12. Eine auf elektrisch schwebendem
Potential befindliche erste Silizium-Gate-Elektrode 8 ist vollständig von Isoliermaterial umgeben über dem
Kanal 12 angeordnet und von diesem durch eine Siliziumoxydschichl 7 isoliert Diese Schicht hat bei
4-> einer bevorzugten Ausführungsform wenigstens eine
Stärke von 100 nm. Eine weitere Gate-Elektrode 10 ist
bei dem beschriebenen Ausführungsbeispiel eine Metall-Gate-Elektrode, an die ein Leiter 16 angeschlossen
ist Die weitere Gate-Elektrode 10 liegt über der ersten
>o Gate-Elektrode 8 und ist durch eine Siliziumoxydschicht
9 von dieser getrennt Die Siliziumoxydschicht 9 hat bei diesem Ausführungsbeispiel eine Dicke von wenigstens
100 nm. An den Zonen 3 bzw. 4 sind metallische Anschlüsse 5 bzw. 6 vorgesehen, Ober die der elektrische
Kontakt mit diesen Zonen in geeigneter Weise hergestellt werden kann. Die Isolierschichten 7,9 und 11
können, wie oben erwähnt, aus Siliziumoxyd (z. B. SiO,
SiOi) bestehen, das niedergeschlagen oder aufgewachsen ist.
Die vollständig von Isoliermaterial umgebene erste
Öate=Elektrode 8 besteht vorzugsweise aus polykristal·
linem p-leitendem Silizium. Sie wird zuranrmen mit einem η-leitenden Substrat 2 verwendet jedoch können
Substrate aus anderen Materialien und mit anderem
(>■> Leitfähigkeitstyp sowie andere Gate-Materialien, z. B.
Metall-Gate-Elektroden Verwendung finden. Bezüglich der Vorteile unu der Technologie von Halbleiterbauelementen mit Siiizium-Gate-Elektroden wird auf IEEE
Spektrum. Band 6, Nr. 10. Oktober 1969. Seite 28.
verwiesen; der Feldeffekttransistor gemäß Fig. 1 kann unter Verwendung der daraus bekannten Methoden
hergestellt werden.
Bei dem in Fig. 1 dargestellten Feldeffekttransistor
kann eine elektrische Ladung dadurch aufgebracht werden, daß eine Spannung zwischen einen der
Anschlüsse 5 und 6 der Zonen 3 und 4 und dem Substrat 2 angelegt wird, die ausreichend hoch ist, um einen
Durchbruch in dem pn-übergang zwischen der entsprechenden Zone und dem Substrat hervorzurufen,
wobei eine Avalanche-Injektion zur ersten Gate-Elektrode 8 stattfindet. Sobald die erste Gate-Elektrode 8
aufgeladen ist, ändern sich die Leitungseigenschaften zwischen den Source- und Drain-Zonen 4 und 3
beträchtlich, so daß der Ladungszustand der ersten Gate-Elektrode durch Bestimmung der Leitungseigenschaften zwischen den beiden Zonen feststellbar ist.
Die auf die erste Gate-Elektrode 8 aufgebrachte Ladung kann dadurch eniierni werden, daß der Leiter
16 auf ein Potential gelegt wird, das gegenüber dem Potential an den Source- und Drain-Anschlüssen 6 und 5
und dem Substrat 2 positiv ist. Wenn beispielsweise Substrat 2 und die Anschlüsse 5 und 6 bei dem
beschriebenen Feldeffekttransistor auf F.rdpotential liegen, so bewirkt das Anlegen eines Potentials von
angenähert 35 V an die weitere Gate-Elektrode 10 über den Leiter 16, daß die Ladung von der auf schwebendem
Potential befindlichen ersten Gate-Elektrode abgezogen bzw. entfernt wird. Der physikalische Mechanismus
der Entladung geht auf eine Avalanche-Injektion von der p-leitenden ersten Gate-Elektrode 8 durch die
Isolierschicht 9 zur weiteren Gate-Elektrode 10 zurück.
Die Ladung kann außerdem dadurch von der auf schwebendem Potential befindlichen ersten Gate-Elektrode 8 abgezogen werden, daß ein Potential an die
Zonen 3 und 4 angelegt wird, das gegenüber dem Potential der weiteren Gate-Elektrode 10 und demjenigen des Substrats 2 negativ ist.
F i g. 2 zeigt verschiedene Kapazitäten, die bei dem in Fig. 1 dargestellten Feldeffekttransistor auftreten. Die
Kapazität zwischen der weiteren Gate-Elektrode 10 unrl der auf schwebendem Potential befindlichen ersten
Gate-Elektrode 8 ist in F i g. 2 als Cg'g dargestellt. Die Verbindung 15 stellt in F i g. 2 die erste Gate- Elektrode
8 dar. Die zwischen der Source-Zone 4 und der ersten Gate-Elektrode 8 wirksame Kapazität ist als Cgs
(Gate-Source), die Kapazität zwischen der ersten Gate-Elektrode 8 und dem Substrat 2 als Cg und die
Kapazität zwischen der ersten Gate-Elektrode 8 und der Drain-Zone 3 als Cgd (Gate-Drain) bezeichnet.
Damit die Ladu"g in geeigneter Weise von der ersten Gate-Elektrode 8 entfernt werden kann, sollte die
Hauptkomponente des durch die Potentialdifferenz zwischen der weiteren Gate-Elektrode 10 und dem
Substrat 2 sowie den Zonen 3 und 4 hervorgerufenen elektrischen Feldes über der Isolierschicht 9 wirksam
sein. Aus F i g. 2 ist ersichtlich, daß eine Möglichkeit, den
Hauptteil des elektrischen Feldes über der Isolierschicht
9 zur Wirkung zu bringen, darin besteht, daß das Verhältnis der Kapazität Cg'g uni der Kombination aus
Cgs. Cg und Cgd relativ klein gemacht wird. Wenn zum Beispiel:
Cg'g
Cga +"'~
Elektrode 8 durch Anlegen eines Potentials von annähernd 35 Volt an die weitere Gate-Elektrode 10
über die Leitung 16 abgeführt werden, wobei dieses Potential ausreichend weit unterhalb desjenigen Wertes
■"> liegt, bei dem eine Beschädigung der Isolierschichten 7
oder 9 stattfinden kann. Das genannte Kapazitätsverhältnis ist bei dem Feldeffekttransistor gemäß Fig. I
unter Verwendung der bekannten MOS-Technologie
ohne weiteres einstellbar.
in Wenn der zuvor beschriebene Feldeffekttransistor als
Speicherelement in einer integrierten Speicherschaltungsanordnung eingesetzt werden soll, ist es zweckmäßig, die auf schwebendem Potential befindliche erste
Gate-Elektrode 8 mit einer Spannung zu entladen,
ι' welche dieselbe Polarität hat wie die zur Aufladung der
ersten Gate-Elektrode erforderliche Spannung. Eine derartige Eigenschaft würde die Integrierung der
Speicherelemente und der Dekodierschaltung für die Speicheranordnung auf einem einzigen Plättchen
.'» erleichtern.
Die erste Gate-Elektrode 8 kann dadurch entladen werden, daß die Source- und Drain-Zonen 4 und 3 an ein
gegenüber der weiteren Gate-Elektrode 10 und dem Substrat 2 negatives Potential gelegt werden. Dabei
.'> sollte das folgende Kapazitätsverhältnis erreicht werden:
; + C'.?
+- Cgtl
0.1
= 0.1
Bei diesem Kapazitätsverhältnis fällt der Hauptteil der angelegten Spannung über Cg'g, also die Kapazität
der Isolierschicht 9 ab.
Da Cp und Cgd in der Regei kleiner als Q sind, läßt
sich das geeignete Kapazitätsverhältnis bei dem in Fi g. I dargestellten Feldeffekttransistor relativ schwer
einstellen. Eine leichtere Einstellung des gewünschten Kapazitätsverhältnisses ergibt sich bei dem Ausführungsbeispiel gemäß Fig.4. bei dem eine dritte
Gate-Elektrode 27 isoliert oberhalb der ersten Gate-Elektrode 25 und seitlich gegenüber letzterer sowie der
weiteren Gate-Elektrode 26 versetzt angeordnet ist.
Die Schnittansicht gemäß F i g. 4 verläuft entlang des Kanalgebiets, so daß die in F i g. I gezeigten Source-
und Drain-Zonen nicht sichtbar sind. Der Feldeffekttransistor gemäß F i g. 4 — in schematischer Draufsicht
auch in Fig. 5 dargestellt — weist ein n-leitendes Siliziumsubstrat 20 und zwei in gegenseitigem Abstand
angeordnete, als Source und Drain wirkende p-leitende
Zonen 30 und 31 (Fig. 5) auf. Die auf schwebendem Potential befindliche erste Gate-Elektrode 25 hat eine
langgestreckte Ausbildung und besteht aus p-leitendem Silizium. Die erste Gate-Elektrode 25 ist von .-olierschichten 21 und 22 vollständig umgeben. Sie ist im
Bereich zwischen den p-leitenden Zonen 30 und 31 durch eine Oxydschicht von angenähert 100 nm Dicke
von dem Substrat 20 getrennt. Dieser Bereich ist in F i g. 4 mit 32 bezeichnet. Der restliche Teil der ersten
Gate-Elektrode 25 ist von dem Substrat 20 durch eine beträchtlich dickere Isolierschicht getrennt. Die beispielsweise aus Metall bestehende weitere Gate-Elektrode 26 ist von der ersten Gate-Elektrode 25
vorzugsweise durch eine Oxydschicht von angenähert 100 nm getrennt. Die weitere Gate-Elektrode 26 liegt
oberhalb und zwischen den p-Ieilenden Zonen 30 und 31. Die beispielsweise ebenfalls als Metallelektrode
ausgebildete dritte Gate-Elektrode 27 ist über dem Ende der ersten Gate-Elektrode 25 angeordnet, weist
einen rechteckigen Bereich auf und ist durch eine etwa
22 Ol 028
100 nm dicke Siliziumoxydschicht von der ersten Gate-Elektrode getrennt. Ein Leiter 28 ist mit der
dritten Gate-Elektrode 27 und ein Leiter 29 mit der zweiten Gate-Elektrode 26 verbunden. Die Herstellung
des in den Fig.4 und 5 dargestellten Feldeffekttransistors
kann ebenfalls unter Verwendung bekannter MOS-Technologie erfolgen.
Es sei angenommen, daß die Kapazität zwischen der drit'en Gate-Elektrode 27 und der ersten Gate-Elektrode
25 Cg"g, die Kapazität zwischen den p-leitenden Zonen 30 bzw. 31 und der ersten Gate-Elektrode Cgs
bzw. Cgd, die Kapazität zwischen der ersten Gate-Elektrode
25 und dem Substrat 20 Cg und die Kapazität zwischen der zweiten Gate-Elektrode 26 und der ersten
Gate-Elektrode 25 Cg'gist
Wie oben erläutert, ist es möglich, eine elektrische
Ladung von der auf schwebendem Potential befindlichen ersten Gate-Elektrode 8 bei der Ausführung
gemäß F i g. I dadurch abzuführen, daß eine gegenüber dem Substrat und der zweiten Gate-Elektrode 10
negative Spannung an die Source- und Drain-Elektroden über die Anschlüsse 5 und 6 angelegt wird. Es kann
jedoch, wie ebenfalls oben erwähnt, schwierig sein, das
geeignete Kapazitätsverhältnis zu erzielen, um ein elektrisches Feld ausreichender Stärke zur Entfernung
der Ladung von der ersten Gate-Elektrode 8 aufzubauen. Durch die zusätzliche Verwendung der dritten
Gate-Elektrode 27 gemäß Ausführungsbeispiel in F i g. 4 und 5 erhält man bei Anlegen eines V-Potentials
an die dritlr Gatp-Flektmde Ha«; fnlgpnHr Kapa'itätsverhältnis:
C.c'.t! ' Ca
Ct1 1N · Ci.'(/ ' Cq "ß
Ct1 1N · Ci.'(/ ' Cq "ß
Die der dritten Gate-Elektrode 27 zugeordnete Kapazität Cg"g liegt also parallel zu Cgs und Cgd. so
daß die Möglichkeit besteht, durch geeignete Wahl von Cg"g ein niedriges Kapazitätsverhältnis, so z. B. 0.1.
einzustellen.
Um die Ladung von der auf dem schwebenden Potential befindlichen ersten Gate-Elektrode 25 bei
dem Ausführungsbeispiel gemäß den F i g. 4 und 5 durch dir 7nnrn 30 und λ\ ahziifiihrpn lcnnnpn rias ^nhctrpt 7(1
die zweite Gate-Elektrode 26 und die dritte Gate-Elektrode 27 auf Erdpotential gehalten werden, und ein
negatives Potential an die Zonen 30 und 3t angelegt werden. Dies ermöglicht die Ladungsabführung von der
ersten Gate-Elektrode 25 bei relativ niedriger Spannung. Diese Spannung liegt ausreichend weit unter
derjenigen Spannung, bei der eine Zerstörung oder Beschädigung eines Teils des Feldeffekttransistors
hervorgerufen werden könnte.
In der weiter unten angegebenen Tabelle ist eine mögliche Betriebsweise des Feldeffekttransistors in der
Ausführung nach den F i g. 4 und 5 gezeigt. Diese Betriebsweise stellt ein Auflade- und Entladeverfahren
dar. bei dem die Source- und Drain-Zonen stets auf übereinstimmendem Potential gehalten werden, so daß
kein Strom zwischen den beiden Zonen fließen kann. Die Entladung erfolgt in jedem Falle durch Avalanchelnjektion.
wobei relativ niedrige Spannungen unterhalb von 50 Volt verwendet werden. In der Tabelle
bezeichnet »S« die Source-Zone (beispielsweise Zone VS in F i g. 5) und »D« die Drain-Zone (beispielsweise
Zone 31 in F i g. 5).
- V bedeutet ein negatives Potential. + V ein positives Potential und »ö« bedeutet Erdpotentiai. Die
Bezeichnungen — V. + Vund 0 stellen nur die relativen
Potentialdifferenzen zwischen den einzelnen Komponenten des Feldeffekttransistors dar.
| Betriebsweise | I) | S | /weites Gute |
Drittes Ciiite |
| Hetrieh | -V -V |
-V -V |
0 0 |
O -V |
| in Aufladung Entladung |
||||
Wenn die an den Feldeffekttransistor angelegten Spannungen in geeigneter Weise gewählt sind, um die
■. auf der schwebenden ersten Gate-Elektrode gespeicherten
Überschußelektroncn abzuführen, bewirken sie aufgrund desselben Mechanismus auch eine teilweise
Verarmung der ersten Gate-Elektrode an Elektronen, wenn keine überschüssige Ladung an der ersten
.'" Gate-Elektrode vorhanden ist. Dies führt zu einer
negativen Verschiebung der Einschaltspannung des Feldeffekttransistors. Daher kann bei der Auslegung
eines Feldeffekttransistors der hier beschriebenen Art eine Vorwahl der Auflade- und Entladespannungen
.'■· oder deren Einstellwerte erforderlich sein, damit die
zum Aufladen der ersten Gate-Elektrode vorgesehene Spannung eine ausreichende Größe hat, um die erste
Gate-Elektrode selbst bei teilweiscr Elektronenverarmung aufladen zu können.
In Fig 3 ist ein alternatives Ausführungsbeispiel des
in Fig. I dargestellten Feldeffekttransistors in Draufsicht schematisch dargestellt. Die einzelnen Komponenten
sind entsprechend F i g. 1 bezeichnet, und zwar unter Zusatz eines Apostrophs. Die als Source und Drain
;· wirkenden Zonen sind in F i g. 3 also als 4' bzw. 3' und
deren Anschlüsse 5' und 6' bezeichnet. Die auf schwebendem Potential befindliche erste Gate-Elektrode
8' hat eine längliche Ausbildung und erstreckt sich über das Kanalgebiet des Feldeffekttransistors, d. h.
:■■ über die durch die gestrichelten Linien 13 und 14
angegebenen Grenzen hinaus. Die Dicke der Isolierschicht zwischen der ersten Gate-Elektrode 8' und dem
angenähert 100 nm außerhalb dieses Bereichs größer.
:'· Die zweite Gate-Elektrode 10' ist über der ersten
Gate-Elektrode 8' außerhalb der aktiven Zone bzw. des Kanalgebiets des Feldeffekttransistors angeordnet und
durch eine Isolierschicht 9' von 100 nm Dkkc gegenüber
der ersten Gate-Elektrode 8' beabstandet. Die Be-
·" triebsweise des Feldeffekttransistors gemäß F i g. 3 entspricht
beim Laden und Entladen derjenigen des Feldeffekttransistors gemäß F i g. 1.
Das Bauelement gemäß F i g. 3 ist leichter herzustellen als dasjenige der Fig. I.da die zweiteGate-Elektro-
ϊϊ de 10' gegenüber der aktiven Zone des Feldeffekttransistors
versetzt angeordnet ist.
Ein abgewandeltes Ausführungsbeispiel eines Feldeffekttransistors ist in Fig.6 dargestellt, bei dem ein
p-leitendes Substrat verwendet wird und der Leitwert
-ι· zwischen zwei η *-Zonen durch Speicherung von
Ladung auf der ersten Gate-Elektrode 25 geändert werden kann. Bei dem Ausführungsbeispiel nach Fig. 6
ist die auf schwebendem Potential befindliche erste Gäie-E'iekirode 25 aus polykristallinem Silizium vom
--. Substrat 20 durch eine isolierende Oxydschicht 36 einer
Stärke von etwa 50 bis 100 nm getrennt- In dem Substrat 20 sind η *-Zonen 23 und 24 angeordnet, über die der
Ladungszustand der ersten Gate-Elektrode mittels der
Anschlüsse und Zuleitungen 33 bis 35 abgetastet wird. Zwei Gate-Elektroden 50 und 52 aus leitendem Material,
■/.. B. Aluminium, sind über der Gate-Elektrode 25 angeordnet und dienen zum Auf- und Entladen der ersten
Gate-Elektrode 25. Die Isolierschicht 38 zwischen ;
den Gate-Elektroden 50 und 52 und der Elektrode 25 hat beispielsweise eine Stärke von etwa 50 bis 100 nm.
Die für den Belieb des Feldeffekttransistors gemäß Fig.6 vor allem maßgeblichen Kapazitäten sind mil
unterbrochenen Linien in Fig.6 eingezeichnet und als n>
Cg'g, Cg"gund Cgbezeichnet.
Es läßt sich zeigen, daß die Avalanche-Injektion durch
ein thermisches Oxyd infolge starker Verarmung eines Siliziumsubstrats zu beträchtlichen Stromdichten der
von einer p-leitendcn Siliziumschicht injizierten Elek- r>
tronen führt, während der Löcherstrom aus einer η-leitenden Siliziiimschicht um einige wenige Größenordnungen
kleiner ist. Um einen als Speicherelement verwendeten n-Kanal-FplHpffrkiirantistor mit elektrisch
veränderlichem Zustand herzustellen, ist es -" /weckmäßig, als auf schwebendem Potential befindliche
erste Gate-Elektrode eine solche aus polykristallinem P +-Silizium und ein ρ *■ -Substrat zu verwenden. Diese
Ausbildung ermöglicht ein Aufladen und Entladen mit Hilfe des Elektronen-Avalanche-Injektionsmechanis- :'·
mus bei höherer Stromdichte. Im Betrieb wird die auf
schwebendem Potential befindliche erste Gate-Elektrode durch Avalanche-Injektion von dem p-leitenden
Substrat aufgeladen und durch Avalanche-Injektion von der p-leitenden Silizium-Gate-Elektrode zu einer der
Gate-Elektroden 50 ur.d 52 entladen.
Auch bei dem Ausführungsbeispiel gemäß Fig. 6 ist
ein geeignetes Kapazitätsverhältnis zur Erzielung einer optimalen Betriebsweise beim Auf- und Entladen der
ersten Gate-Elektrode wichtig. Ein an die Gate-Elektrode 52 angelegter positiver Spannungsimpuls erzeugt bei
geerdeter Gate-Elektrode 50 einen Spannungsabfall in erster Linie über Cg, wenn die Beziehung gilt:
Cg H Cg'g _ .
Wenn diese Bedingung erfüllt ist, ergibt sich bei Anlegen eines positiven Impulses an die Gate-Elektrode
52 und bei positiver Vorspannung der Source-Zone 23 und der Drain-Zone 24 eine Avalanche-Injektion von
dem p-leitenden Substrat 20 zur ersten Gate-Elektrode 25. Um die erste Gate-Elektrode 25 zu entladen, wird ein
nneitivp« Pntpntial an dip Gatp-F.lpktrodp. 50 hei
geerdeten Source- und Drain-Zonen 23 und 24 und geerdeter Gate-Elektrode 52 angelegt. Der größte Teil
des Spannungsabfalls tritt an Kapazität Cg'g awl wobei
eine Elektronen-Avalanche-Injektion von der ρ *-Silizium-Gate-Elektrode
25 zur Metall-Gate-Elektrode 50 die erste Gate-Elektrode 25 entlädt. Die beiden η *-Zonen 23 und 24 dienen in erster Linie zur
Bestimmung des Ladezustandes der ersten Gate-Elektrode 25 durch Messung des Leitwerts zwischen den
Zonen 23 und 24.
Hierzu 2 lihitt /.cichminucn
Claims (7)
1. Verfahren zum Betrieb eines Feldeffekttransistors mit einer vollständig von Isoliermaterial
umgebenen, auf schwebendem Potential befindlichen, elektrisch aufladbaren ersten Gate-Elektrode,
einem Halbleitersubstrat eines ersten Leitungstyps, in gegenseitigem Abstand angeordneten, als Source
und Drain wirkenden Zonen eines dem ersten entgegengesetzten zweiten Leitungstyps, die mit
dem Substrat je einen pn-Obergang bilden, und mit mindestens einer oberhalb und isoliert von der
ersten Gate-Elektrode angeordneten weiteren Gate-Elektrode, als Speicherelement, bei dem der
Ladungszustand der ersten Gate-Elektrode aus den Leitfähigkeitseigenschaften des Kanalgebiets zwischen Source und Drain festgestellt wird, dadurch
gekennzeichnet, daß zum Entladen der-ersten Gate-ElekTode (8; 8'; 25) eine solche Spannung
zwischen <ter weiteren Gate-Elektrode (10; 10'; 26;
50) und den Zonen (3,4; 3', 4'; 23,24;30,31) angelegt
wird, daß die Ladung der ersten Gate-Elektrode infolge einer Avalanche-Injektion von der ersten
Gate-Elektrode zu der weiteren Gate-Elektrode durch die dazwischenliegende Isolierschicht (9; 22;
38) entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Entladespannung zwischen der
weiteren Gate-Elektrode (10; 10') einerseits und den Zonen (3, 4; 3', 4') sowie dem Substrat (2)
andererseits angelegt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (20) auf dem Potential
der weiteren Gate-Elektrode ;T8; 50) gehalten wird und daß eine dritte oberhalb und isoliert von der
ersten Gate-Elektrode (25) angeordnete Gate-Elektrode (27; 52) das Potential der Zonen (23,24; 30,31)
hat
4. Feldeffekttransistor zur Ausübung des Verfahrens nach Anspruch 1 oder 2, mit einer vollständig
von Isoliermaterial umgebenen, auf schwebendem Potential befindlichen ersten Gate-Elektrode, einem
Halbleitersubstrat eines ersten Leitungstyps, in gegenseitigem Abstand angeordneten, als Source
und Drain wirkenden Zonen eines dem ersten entgegengesetzten Leitungstyps, die mit dem Substrat je einen pn-übergang bilden, und mit
mindestens einer oberhalb und isoliert von der ersten Gate-Elektrode angeordneten weiteren
Gate-Elektrode, dadurch gekennzeichnet, daß sowohl die Isolierschicht (7; 21; 36) zwischen dem
Substrat (2$ 20) und der ersten Gate-Elektrode(8;8';
25) als auch die Isolierschicht (9; 22; 38) zwischen der ersten und der weiteren Gate-Elektrode (10; 10';
26; 50) wenigstens 50 nm dick ist und daß die Kapazität (Cg'g) zwischen der weiteren Gate-Elektrode (10; 10'; 28; 50) und der ersten Gate-Elektrode
(8 j 8'i 25) kleiner als die Kapazität (C1^ zwischen der
ersten Gate-Elektrode und dem Substrat (2; 20) ist.
5. Feldeffekttransistor naeh Anspruch 4, dadurch gekennzeichnet, daß die erste Gate-Elektrode (8';
25) eine über das Kanalgebiet zwischen Source (4'; 23; 30) und Drain (3'; 24; 31) seitlich hinausgehende
Erstreckung hat (F i g. 3 bis 6).
6. Feldeffekttransistor nach Anspruch 5, dadurch
gekennzeichnet, daß die weitere Gate-Elektrode (10') gegenüber dem Kanalgebiet seitlich versetzt
angeordnet ist (F i g. 3).
7. Feldeffekttransistor nach Anspruch 5 oder 6 zur Ausübung des Verfahrens nach Anspruch 3, dadurch
gekennzeichnet, daß eine dritte Gate-Elektrode (27; 52) isoliert oberhalb der ersten Gate-Elektrode (25)
und seitlich gegenüber letzterer sowie der zweiten Gate-Elektrode (26; 50) versetzt angeordnet ist
(Fig.4bis6).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10664371A | 1971-01-15 | 1971-01-15 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2201028A1 DE2201028A1 (de) | 1972-08-31 |
| DE2201028B2 DE2201028B2 (de) | 1979-01-18 |
| DE2201028C3 true DE2201028C3 (de) | 1981-07-09 |
Family
ID=22312502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19722201028 Expired DE2201028C3 (de) | 1971-01-15 | 1972-01-11 | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens |
Country Status (8)
| Country | Link |
|---|---|
| JP (1) | JPS5146382B1 (de) |
| BE (1) | BE777996A (de) |
| CA (1) | CA946524A (de) |
| DE (1) | DE2201028C3 (de) |
| FR (1) | FR2121824B1 (de) |
| GB (1) | GB1383981A (de) |
| IT (1) | IT962050B (de) |
| NL (1) | NL7200562A (de) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3797000A (en) * | 1972-12-29 | 1974-03-12 | Ibm | Non-volatile semiconductor storage device utilizing avalanche injection and extraction of stored information |
| US3836992A (en) * | 1973-03-16 | 1974-09-17 | Ibm | Electrically erasable floating gate fet memory cell |
| JPS5613029B2 (de) * | 1973-09-21 | 1981-03-25 | ||
| DE2445079C3 (de) * | 1974-09-20 | 1981-06-04 | Siemens AG, 1000 Berlin und 8000 München | Speicher-Feldeffekttransistor |
| DE2525062C2 (de) | 1975-06-05 | 1983-02-17 | Siemens AG, 1000 Berlin und 8000 München | Matrixanordnung aus n-Kanal-Speicher-FET |
| DE2812049C2 (de) * | 1974-09-20 | 1982-05-27 | Siemens AG, 1000 Berlin und 8000 München | n-Kanal-Speicher-FET |
| DE2505816C3 (de) * | 1974-09-20 | 1982-04-22 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix |
| DE2643987C2 (de) * | 1974-09-20 | 1984-03-29 | Siemens AG, 1000 Berlin und 8000 München | n-Kanal-Speicher-FET |
| DE2638730C2 (de) * | 1974-09-20 | 1982-10-28 | Siemens AG, 1000 Berlin und 8000 München | n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET |
| DE2513207C2 (de) * | 1974-09-20 | 1982-07-01 | Siemens AG, 1000 Berlin und 8000 München | n-Kanal-Speicher-FET |
| DE2560220C2 (de) * | 1975-03-25 | 1982-11-25 | Siemens AG, 1000 Berlin und 8000 München | n-Kanal-Speicher-FET |
| JPS5554415A (en) * | 1978-10-16 | 1980-04-21 | Nippon Gakki Seizo Kk | Method and device for space set averaging for reverberation waveform |
| DE2845328C2 (de) * | 1978-10-18 | 1986-04-30 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Speichertransistor |
| JPS6162824A (ja) * | 1985-06-22 | 1986-03-31 | Nippon Gakki Seizo Kk | 残響デ−タ圧縮取込方法およびその装置 |
| AU6918300A (en) * | 1999-09-24 | 2001-04-30 | Intel Corporation | A nonvolatile memory device with a high work function floating-gate and method of fabrication |
| US6518618B1 (en) | 1999-12-03 | 2003-02-11 | Intel Corporation | Integrated memory cell and method of fabrication |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3500142A (en) * | 1967-06-05 | 1970-03-10 | Bell Telephone Labor Inc | Field effect semiconductor apparatus with memory involving entrapment of charge carriers |
| CA813537A (en) * | 1967-10-17 | 1969-05-20 | Joseph H. Scott, Jr. | Semiconductor memory device |
-
1972
- 1972-01-11 DE DE19722201028 patent/DE2201028C3/de not_active Expired
- 1972-01-13 BE BE777996A patent/BE777996A/xx unknown
- 1972-01-13 FR FR7201101A patent/FR2121824B1/fr not_active Expired
- 1972-01-14 CA CA132,413A patent/CA946524A/en not_active Expired
- 1972-01-14 IT IT1937872A patent/IT962050B/it active
- 1972-01-14 NL NL7200562A patent/NL7200562A/xx not_active Application Discontinuation
- 1972-01-14 GB GB196072A patent/GB1383981A/en not_active Expired
- 1972-01-17 JP JP626172A patent/JPS5146382B1/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CA946524A (en) | 1974-04-30 |
| DE2201028B2 (de) | 1979-01-18 |
| BE777996A (fr) | 1972-05-02 |
| IT962050B (it) | 1973-12-20 |
| NL7200562A (de) | 1972-07-18 |
| DE2201028A1 (de) | 1972-08-31 |
| JPS5146382B1 (de) | 1976-12-08 |
| FR2121824B1 (de) | 1977-04-01 |
| FR2121824A1 (de) | 1972-08-25 |
| GB1383981A (en) | 1974-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4020007C2 (de) | Nichtflüchtiger Speicher | |
| DE2201028C3 (de) | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens | |
| DE2409472C3 (de) | Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET | |
| DE3238133C2 (de) | ||
| DE3009719C2 (de) | ||
| DE2409568C2 (de) | Halbleiter-Speicherelement | |
| EP0045469B1 (de) | Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle | |
| DE2841453C2 (de) | Halbleiterspeicherzelle | |
| DE2356275C2 (de) | Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET | |
| DE2619663B2 (de) | Feldeffekttransistor, Verfahren zu seinem Betrieb und Verwendung als schneller Schalter sowie in einer integrierten Schaltung | |
| DE2444160A1 (de) | Gleichrichterdiode | |
| DE2916884A1 (de) | Programmierbare halbleiterspeicherzelle | |
| DE2810597A1 (de) | Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht | |
| DE3334296T1 (de) | Schwebe-Gate-Speicher | |
| DE2939300A1 (de) | Nichtfluechtiger speicher | |
| DE1803035A1 (de) | Feldeffekt-Halbleiterbauelement | |
| DE3236469C2 (de) | ||
| DE2432352C3 (de) | MNOS-Halbleiterspeicherelement | |
| DE2148948A1 (de) | Elektrischer kondensator in einer integrierten schaltung, insbesondere als speicher fuer halbleiterspeicher | |
| DE3244488C2 (de) | ||
| DE2341899B2 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrem Betrieb | |
| DE2614698A1 (de) | Halbleiterspeicher | |
| DE2433803C3 (de) | Feldeffekttransistor mit zwei isolierten Gate-Elektroden | |
| DE2451364A1 (de) | Digitalsteuerbarer kondensator | |
| DE3443663A1 (de) | Halbleiteranordnung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |