DE2560220C2 - n-Kanal-Speicher-FET - Google Patents

n-Kanal-Speicher-FET

Info

Publication number
DE2560220C2
DE2560220C2 DE19752560220 DE2560220A DE2560220C2 DE 2560220 C2 DE2560220 C2 DE 2560220C2 DE 19752560220 DE19752560220 DE 19752560220 DE 2560220 A DE2560220 A DE 2560220A DE 2560220 C2 DE2560220 C2 DE 2560220C2
Authority
DE
Germany
Prior art keywords
channel
gate
memory
control gate
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19752560220
Other languages
English (en)
Inventor
Bernward Dipl.-Ing. 8000 München Rössler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE2513207A external-priority patent/DE2513207C2/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19752560220 priority Critical patent/DE2560220C2/de
Priority claimed from DE19752525062 external-priority patent/DE2525062C2/de
Application granted granted Critical
Publication of DE2560220C2 publication Critical patent/DE2560220C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

— im Betrieb das Speichergate entweder ungeladen oder negativ aufgeladen ist,
— die negative Aufladung des Speichergate durch Zufuhr von Elektronen vom Kanalbereich durch den Isolaiui hindurch zum Speichergate erfolgt,
— der Ladungszustand des Speichergate dadurch festgestellt wird, daß an die Drain-Zone ein gegenüber der Source-Zone positives Potential angelegt wird und gleichzeitig dem Steuergate ein solches Potential gegenüber der Source-Zone zugeführt wird, daß der Kanal bei ungeladenem Speichergate leitend und bei negativ aufgeladenem Speichergate nichtleitend ist (Lesen), und
— zur Zufuhr von Elektronen zum Speichergate an die Drain-Zone bei mittels des Steuergate leitend gesteuertem Kanal ein so hohes positives Potential angelegt wird, daß Elektronen im Kanalbeieich c'.ic solche Energie erreichen, daß sie den Isolator durchdringen und zum Speichergate gef> igen (Kanalinjektion),
wobei
Die Erfindung stellt eine Weiterentwicklung des im Anspruch 6 des Hauptpatentes 25 13 207 angegebenen n-Kanal-Speicher-FET dar, nämlich eine Weiterentwicklung eines n-Kanal-Speicher-FET mit einem HaIb- leitersubstrat, in dem eine Source-Zone und eine Drain-Zone ausgebildet sind, mit einem über dem Kanalbereich zwischen Source- und Drain-Zone angeordneten, allseitig von einem Isolator umschlossenen Speichergate und mit einem kapazitiv a:f das
ίο Speichergate einwirkenden Steuergate, dessen Kanalbereich eine durch eine räumlich-strukturelle Inhomogenität gebildete Beschleunigungsstrecke aufweist, für ein Betriebsverfahren, bei dem
im Betrieb das Speichergate entweder ungeladen oder negativ aufgeladen ist,
die negative Aufladung des Speichergate durch Zufuhr von Elektronen vom Kanalbereich durch den Isolator hindurch zum Speichergate erfolgt, der Ladungszustand des Speichergate dadurch festgestellt wird, daß an die Drain-Zone ein gegenüber der Source-Zone positives Potential angelegt wird und gleichzeitig dem Steuergate leitend und bei negativ aufgeladenem Speichergate nichtleitend ist (Lesen), und zur Zufuhr von Elektronen zum Speichergate an die Drain-Zone bei mittels des Steuergate leitend gesteuertem Kanal ein so hohes positives Potential angelegt wird, daß Elektronen im Kanalbereich eine solche Energie erreichen, daß sie den Isolator durchdringen und zum Speichergate gelangen (Kanalinjektion),
wobei
— das Speichergate bezüglich der Kanallänge nur einen sich über die ganze Breite des Kanals erstreckenden ersten Teil des Kanals bedeckt, welcher diejenige Kanalstelle enthält, von der aus mittels Kanalinjektion beim Aufladen des Speichergate die aufgeheizten Elektronen zum Speichergate gelangen, oder welcher zumindest an diese Kanalstelle angrenzt,
— zwar das Steuergate, aber nicht das Speichergate, den restlichen, elektrisch in Reihe liegenden Teil des Kanals bedeckt, und
— sein Speichergate seitlich vom Kanalbereich eine leitende, vom Substrat durch eine Dickoxidschicht isolierte Verbindung mit einem außerhalb des Kanalbereiches angebrachten, leitenden Lappen aufweist, der einen Teil der zur Entladung benutzen Zone, insbesondere der Source-Zone, über eine Dünnoxidschicht bedeckt,
nach Patent 25 13207, dadurch gekennzeichnet, daß seitlich vom restlichen Kanälteil (K2), vom Substrat (HT) durch Dickoxid (1000 nm SiO2) getrennt, ein Fortsatz (B 2) des Steuergate (G 2) die Verbindung (LK) bedeckt und daß dieser Fortsatz (B 2) von der Verbindung (LK) durch eine Dünnoxidschicht (60 nm S1O2) getrennt ist.
das Speichergate bezüglich der Kanallänge nur einen sich über die ganze Breite des Kanals erstreckenden ersten Teil des Kanals bedeckt, welcher diejenige Kanalstelie enthält, von der aus mittels Kanalinjektion beim Aufladen des Speichergate die aufgeheizten Elektronen zum Speichergate gelangen, oder welcher zumindest an diese Kanalstelle angrenzt,
zwar das Steuergate, aber nicht das Speichergate, den restlichen, elektrisch in Reihe liegenden Teil des Kanals bedeckt, und
sein Speichergate seitlich vom Kanalbereich eine leitende, vom Substrat durch eine Dickoxidschicht isolierte Verbindung mit einem außerhalb des Kanalbereiches angebrachten, leitenden Lappen aufweist, der einen Teil der zur Entladung benutzten Zone, insbesondere der Source-Zone über eine Dünnoxidschicht bedeckt
Dieser n-Kanal-Speicher-FET hat, wie in dem Hauptpatent angegeben ist, den Vorteil, einen mit Kanal-Elektronen elektrisch programmierbaren n-Kanal-Speicher-FET zur Verfügung zu stellen, dessen Speichergate mit elektrischen Mitteln entladbar ist, wobei selbst eine übermäßige Entladung des Speichergate zugelassen werden kann, ohne dadurch die Möglichkeit, die Kanalinjektion zu verwenden, zu beeinträchtigen. Der n-Kanal-Speicher-FET hat also die Eigenschaft, daß selbst bei übermäßiger Löschung, d. h.
bei positiver Aufladung des Speichergate mit Löchern nach dem Löschen, die mit der Lese-Source-Drain-Spannung belastete Hauptstrecke des n-Kanal-Speicher-FET, also seine Source-Drain-Strecke, nichtleitend
ist — solange also 'tin Steuergate kein Potential aufweist, das auch den nur vom Steuergate gesteuerten restlichen KanElteil in seinen leitenden Zustand steuert. Wenn am Steuergate ein ausreichend starkes, positives Potential anliegt, dann ist aber die mit der Lese-Source-Drain-Spannung belastete Hauptstrecke des n-Kanal-Speicher-FET leitend, falls der n-KanaS-Speicher-FET !^programmiert also gelöscht oder übermäßig gelöscht ist Die mit der gleichen Lese-Source-Drain-Spannung belastete Hauptstrecke ist aber trotz positivem Lese-Potential a.n Steuergate nichtleitend, falls das SpeichwgÄte mit Elektronen aufgeladen, also programmiert ist. Der n-Kanal-Speicher-FET kann mit elektrischen Mitteln gelöscht werden, z. B. mittels des Avalanche-Effektes oder mittels des besonders geringe Energieverluste erfordernden Fowler-Nordheim-Tunneleffektes oder des Gateoberflächeneffektes, worauf ausführlich in dem Hauptpatent eingegangen ist. Die Entladung des Speichergate kann auch dann zur Source-Zone bzw. zur Drain-Zone hin erfolgen, wenn der restliche Kanalteil zwischen der betreffenden Zone und dem ersten Kanalteil liegt, und zwar über die ieitende Verbindung und über den Lappen, in dem Hauptpatent ist darauf hingewiesen, daß, jedenfalls bei kleinen Schichtdicken des Isolators zwischen Speichergate und Steuergate, eine relativ kleine gegenseitige Überlappung des Speichergate entsprechend der dortigen Fig. 4 ausreichen kann, um eine solche kapazitive Kopplung zwischen Steuergate und Speichergate zu erreichen, daß eine Steuerung des Leistungszustandes des unter dem Speichergate liegenden Kanalteils durch das Steuergate möglich ist.
Die Aufgabe der Erfindung ist, den eingangs genannten n-Kanal-Speicher-FET so auszubilden, daß besonders niedrige Steuergatespannungen zur Einwirkung auf das Speichergate, insbesondere zu dessen Entladung, zugelassen werden können, was die Ausschußquote bei der Herstellung des n-Kanal-FET verringert.
Diese Aufgabe wird durch die im Kennzeichen des Anspruchs 1 angegebene Maßnahme gelöst.
Die Erfindung wird anhand des in der Figur gezeigten Beispiels veranschaulicht, das im übrigen weitgehend der Fig. 3 des Hauptpatentes entspricht.
Zur Verringerung der Steuergatespannungen wird also die Kapazität zwischen dem Steuergate G 2 einerseits und der Verbindung LK und dem Speichergate G 1 andererseits vergrößert, indem nicht nur das Speichergate Gi, sondern auch die Verbindung LK vom Fortsatz B 2 des Steuergate G 2 bedeckt wird — das Steuergatc C 2 kt r»lso von der Verbindung LK nur durch eine Dünnoxiiischicht isoliert. Lärigs» der Breite B 2 ist hier also das Steuergme G 2 vjr a\k:rr, durch eine Oickoxidschicht vom p-leitenden Substrat f//~gc(i ."nnt, ■i &Ä :?äj3 dort weder das Steuergate G 2 noch das Speichergate G1 einen leitenden Kanal im Substrat HT r-r-?i^en kann. Durch die Vergrößerung der Kapaijtit zwischen dem Steuergate G 2 einerseits und der Verbindung LK und Speichergate G1 andererseits
ίο kann die Spannung zwischen dem Steuergate G 2 und der Source-Zone S beim Löschen niedriger gewählt werden als ohne diese Vergrößerung der Kapazität Durch die Erniedrigung dieser Spannung können die Toleranzen für die Dimensionierung der diese Spannung liefernden Generatoren und für deren Schalter deutlich vergrößert und damit die Zuverlässigkeit des Speicherbetriebes verbessert werden.
Dieser n-Kanal-Speicher-FET kann trotz der erfindungsgemäßen Maßnahme weiterhin, vgl. die Figur, so gestaltet werden, daß trotz des dortigen Abstandes zwischen der Source-Zone S und dem ersten Kanalteil K1 die Löschung des Speichergate G f pit Source Shin erfolgen kann, wie es in dem Hauptpate.it 25 13 207 beschrieben ist: Bei diesem Ausführungsbeispiel erfolgt also die Löschung des Speichergate G 1 über die mit dem Speichergate G1 galvanisch verbundene, seitlich vom Kan.*-1 KMK2 angebrachte Verbindung und über den damit galvanisch verbundenen Lappen L zur davon durch einen dünnen, z. B. 60 nm dicken Isolator, getrennten Source-Zone 5 hin — die Verbindung LK ist dabei ihrerseits durch eine besonders dicke, z. B. 1000 nm dicke Isolatorschicht vom Substrat HT getrennt, so daß die auf der Verbindung LK vorhandene, negative Ladung unter der Verbindung LK im p-dotierten Substrat HT noch keinen leitenden Kanal erzeugen kann, der den restlichen Kanalteil /fc überbrücken könnte. Dabei ist das Steuergate G 2 im vom ersten Kanalteil K 1 verschiedenen, restlichen Kanalteil K 2 alleine durch eine Dünnoxidschicht von
z. B. 60 nm Dicke vom Substrat HTgetrennt, in die.em Falle erzeugt das Steuergate G 2 nur mit seiner Breite B1 die im Kanal fließenden Ladungen. Das Potential der Verbindung LK ist wegen der relativ guten Leitfähigkeit der diese Verbindung LK bildenden Schicht weitgehend identisch mit dem Potential des Speichergate G 1 im Bereich des ersten Kanalteils K 1. Das Potential der Verbindung LK wird dabei wegen der Anbringung des Fortsatzes B 2 nun direkt vom Potential des Steuergate G 2 stark beeinflußt.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    n-Kanal-Speicher-FET mit einem Halbleitersubstrat, in dem eine Source-Zone und eine Drain-Zone ausgebildet sind, mit einem über dem Kanalbereieh zwischen Source- und Drain-Zone angeordneten, allseitig von einem Isolator umschlossenen Speichergate und mit einem kapazitiv auf das Speichergate einwirkenden Steuergate, dessen Karisibereich eine durch eine räumlich-strukturelle Inhomogenität gebildete Beschleunigungsstrecke aufweist, für ein Betriebsverfahren, bei dem
DE19752560220 1975-03-25 1975-06-05 n-Kanal-Speicher-FET Expired DE2560220C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19752560220 DE2560220C2 (de) 1975-03-25 1975-06-05 n-Kanal-Speicher-FET

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE2513207A DE2513207C2 (de) 1974-09-20 1975-03-25 n-Kanal-Speicher-FET
DE19752560220 DE2560220C2 (de) 1975-03-25 1975-06-05 n-Kanal-Speicher-FET
DE19752525062 DE2525062C2 (de) 1975-06-05 1975-06-05 Matrixanordnung aus n-Kanal-Speicher-FET

Publications (1)

Publication Number Publication Date
DE2560220C2 true DE2560220C2 (de) 1982-11-25

Family

ID=27186324

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752560220 Expired DE2560220C2 (de) 1975-03-25 1975-06-05 n-Kanal-Speicher-FET

Country Status (1)

Country Link
DE (1) DE2560220C2 (de)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2129181A1 (de) * 1970-06-15 1971-12-23 Intel Corp Festkörper-Speichervorrichtung mit schwebender Gate-Elektrode
US3660819A (en) * 1970-06-15 1972-05-02 Intel Corp Floating gate transistor and method for charging and discharging same
DE2201028A1 (de) * 1971-01-15 1972-08-31 Intel Corp Feldeffekt-Speicherelement
DE2235533A1 (de) * 1971-07-28 1973-02-08 Philips Nv Halbleiterspeicherelement
US3728695A (en) * 1971-10-06 1973-04-17 Intel Corp Random-access floating gate mos memory array
FR2188314A1 (de) * 1972-06-13 1974-01-18 Philips Nv
JPS4915380A (de) * 1972-05-18 1974-02-09
US3797000A (en) * 1972-12-29 1974-03-12 Ibm Non-volatile semiconductor storage device utilizing avalanche injection and extraction of stored information
US3825946A (en) * 1971-01-15 1974-07-23 Intel Corp Electrically alterable floating gate device and method for altering same
US3825945A (en) * 1972-02-29 1974-07-23 Tokyo Shibaura Electric Co Field effect semiconductor memory apparatus with a floating gate

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2129181A1 (de) * 1970-06-15 1971-12-23 Intel Corp Festkörper-Speichervorrichtung mit schwebender Gate-Elektrode
US3660819A (en) * 1970-06-15 1972-05-02 Intel Corp Floating gate transistor and method for charging and discharging same
DE2201028A1 (de) * 1971-01-15 1972-08-31 Intel Corp Feldeffekt-Speicherelement
US3825946A (en) * 1971-01-15 1974-07-23 Intel Corp Electrically alterable floating gate device and method for altering same
DE2235533A1 (de) * 1971-07-28 1973-02-08 Philips Nv Halbleiterspeicherelement
US3728695A (en) * 1971-10-06 1973-04-17 Intel Corp Random-access floating gate mos memory array
US3825945A (en) * 1972-02-29 1974-07-23 Tokyo Shibaura Electric Co Field effect semiconductor memory apparatus with a floating gate
JPS4915380A (de) * 1972-05-18 1974-02-09
FR2188314A1 (de) * 1972-06-13 1974-01-18 Philips Nv
US3797000A (en) * 1972-12-29 1974-03-12 Ibm Non-volatile semiconductor storage device utilizing avalanche injection and extraction of stored information

Non-Patent Citations (14)

* Cited by examiner, † Cited by third party
Title
Applied Physics Letters,Bd.15,1969,S.364,365 *
Electronics (Japan),Bd.17,März 1972, S.375-383 *
Electronics,25.10.73,S.9E u.11E *
IBM Technical Disclosure Bulletin,Bd.14,Mai 1972, S.3721 *
IBM Technical Disclosure Bulletin,Bd.15,März 1973,S.3264-3266 *
IBM Technical Disclosure Bulletin,Bd.16,Juli 1973,S.619,620 *
IEEE Journal of Solid- State Circuits,Bd.SC-6,1971,S.301-306 *
IEEE Journal of Solid-State Circuits,Bd.SC-7,1972,S.369-375 *
IEEE Journal of Solid-State Circuits,Bd.SC-9,1974,S.1-13 *
ISSCC 1972 IEEE International Solid-State Circuits Conference, Bd.15,S.52,53 *
Journal of Applied Physics,Bd.41,1970,S.3052-3057 *
Proceedings of the 3.Conference on Solid- State Devices,Tokio 1971, Supplement to Oyo Buturi,Bd.41,1972,S.155,162 *
Solid-State Electronics,Bd.12,1969,S.981-987 *
Solid-State Electronics,Bd.17,1974,S.1-10,367-375,517-529 *

Similar Documents

Publication Publication Date Title
DE4020007C2 (de) Nichtflüchtiger Speicher
DE3876865T2 (de) Elektrisch loeschbarer und programmierbarer nur-lese-speicher.
DE3103160C2 (de) Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher
EP0045469B1 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE3334296T1 (de) Schwebe-Gate-Speicher
DE2632036C2 (de) Integrierte Speicherschaltung mit Feldeffekttransistoren
DE3002493A1 (de) Substratgekoppelte speicherzelle mit einem floating-gate und verfahren zum betrieb dieser zelle
DE2657643A1 (de) Halbleiteranordnung fuer ein speicherelement
DE3009719C2 (de)
DE2743422A1 (de) Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik
DE3121753A1 (de) Nicht fluechtige speicherzelle mit elektrisch veraenderbarem floating-gate
DE2828836C2 (de) Wortweise elektrisch löschbarer, nichtflüchtiger Speicher
DE2201028C3 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE2332643C2 (de) Datenspeichervorrichtung
DE2622307C2 (de) Integrierte Halbleiterspeichervorrichtung
DE3876666T2 (de) Halbleiter-festwertspeichereinrichtung.
DE3244488A1 (de) Elektrisch programmierbarer permanenter speicher
DE2614698A1 (de) Halbleiterspeicher
DE69218878T2 (de) Nichtflüchtiger Halbleiterspeicher
DE69200540T2 (de) Elektrisch programmierbarer integrierter Eintransistorspeicher.
CH636469A5 (de) Datenspeicherzelle.
DE2937952A1 (de) Nichtfluechtige speicheranordnung
DE2842690C2 (de)
DE2560220C2 (de) n-Kanal-Speicher-FET
EP1362332B1 (de) Zeiterfassungsvorrichtung und zeiterfassungsverfahren unter verwendung eines halbleiterelements

Legal Events

Date Code Title Description
OI Miscellaneous see part 1
OI Miscellaneous see part 1
OD Request for examination
AF Is addition to no.

Ref country code: DE

Ref document number: 2513207

Format of ref document f/p: P

AC Divided out of

Ref country code: DE

Ref document number: 2525062

Format of ref document f/p: P

AF Is addition to no.

Ref country code: DE

Ref document number: 2513207

Format of ref document f/p: P

D2 Grant after examination