DE3121753A1 - Nicht fluechtige speicherzelle mit elektrisch veraenderbarem floating-gate - Google Patents

Nicht fluechtige speicherzelle mit elektrisch veraenderbarem floating-gate

Info

Publication number
DE3121753A1
DE3121753A1 DE19813121753 DE3121753A DE3121753A1 DE 3121753 A1 DE3121753 A1 DE 3121753A1 DE 19813121753 DE19813121753 DE 19813121753 DE 3121753 A DE3121753 A DE 3121753A DE 3121753 A1 DE3121753 A1 DE 3121753A1
Authority
DE
Germany
Prior art keywords
floating gate
zone
gate
cell
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813121753
Other languages
English (en)
Other versions
DE3121753C2 (de
Inventor
Giuseppe Dr. 21047 Saronno Varese Corda
Franco 48100 Ravenna Miccoli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
ATES Componenti Elettronici SpA
SGS ATES Componenti Elettronici SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATES Componenti Elettronici SpA, SGS ATES Componenti Elettronici SpA filed Critical ATES Componenti Elettronici SpA
Publication of DE3121753A1 publication Critical patent/DE3121753A1/de
Application granted granted Critical
Publication of DE3121753C2 publication Critical patent/DE3121753C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

A- -
Beschreibung
Die Erfindung betrifft einen elektrisch veränderbaren, nicht flüchtigen Halbleiterspeicher und insbesondere eine Zelle eines derartigen Speichers.
Derartige Speicher werden normalerweise mit der Abkürzung EAROM (Electrically Alterable Head Only Memory), d.h. elektrisch veränderbare Pestwertspeicher,bezeichnet und verwenden als Element zum Speichern von Daten eine Vorrichtung, die im wesentlichen wie ein Feldeffekttransistor mit isoliertem Gate (IGPET = Insulated Gatte Field Effect Transistor) funktioniert. Es sind derartige Vorrichtungen bekannt, die hergestellt werden mit dem Verfahren für MOS' mit Silisium-Gate und die eine doppelte Schicht aus pol'ykristallinem Silizium aufweisen und als zugängliche Elektroden eine Source, ein Drain und wenigstens ein "Gate haben und zusätzlich eine nicht zugängliche Elektrode, die in das das Gate vom Halbleitersubstrat trennende Oxid eingetaucht ist und gewöhnlich als FIoating-Gate, d.h. potentialmäßig · schwimmendes oder freischwebendes' Gate, bezeichnet wird. Wenn . eine geeignete Spannung an die zugänglionen Elektroden der Vorrichtung angelegt wird, können ständig Elektronen in das Floating-Gate geladen (Einschreiben) oder aus diesem herausgenommen (Löschen) werden, so daß sich das Speicherelement in zwei unterschiedlichen elektrischen Zuständen befinden kann, die zwei unterschiedlichen Pegeln des Leitungsschwellenwertes des IGFET entsprechen, denen die beiden Pegel einer binären Information zugeordnet werden können. Diese Veränderungen sind möglich aufgrund des Phänomens des Übergangs von Ladungen durch das Oxid, das das Floating-Gate umgibt. Im einzelnen erfolgt das Einschreiben dadurch, daß im KanaJ des IGFET Elektronen
hoher Energie erzeugt werden und daß eine Spannung an. das zugängliche Gate bzw. die zugänglichen Gates angelegt wird. Über dem Oxid, das das Floating-Gate vom Kanal trennt, baut sich auf diese Veise ein elektrisches Feld auf, das ausrei chend stark ist, um die Elektronen hoher Energie zu veranlassen, das Oxid zu durchqueren, bis sie das Floating-Gate erreichen, in dem sie eingefangen bleiben. Die Löschung wird dadurch erreicht, daß ein starkes elektrisches Feld zwischen dem Floating-Gate und einem der zugänglichen Gates gebildet wird. Schließlich wird das Lesen dadurch ausgeführt, daß geprüft wird, ob der Transistor leitet oder nicht, wenn an das zugängliche Gate oder an die zugänglichen Gates eine Spannung angelegt wird, deren Größe zwischen den beiden Schwellenwerten liegt, die durch das Floating-Gate in seinen beiden möglichen Ladungszuständen definiert sind.
Man hat festgestellt, daß sowohl die Einschreibezeit als insbesondere auch die Löschungszeit in dem Maße erhöht werden müssen, in dem die Zahl der Programmierzyklen anwächst. Dieses Erfordernis erscheint dadurch veursacht zu sein, daß die Leitung durch das Oxid schrittweise geringer wird, weil Elektronen in diesem Oxid eingefangen werden. Die Nutzungsdauer des Speichers ist daher begrenzt durch die maximale Löschungszeit, die im besonderen Anwendungsfall des Speichers erreicht werden kann.
Theoretisch wäre, es möglich, anstelle einer Erhöhung der Programmierzeiten die Spannung zu erhöhen, die an den Elektroden der Zellen anliegt. Diese Erhöhung ist in der Praxis jedoch auf eher niedrige Werte begrenzt durch die physikalischen Eigenschaften der Zellen und würde in jedem Fall ein rascheres Altern der Zellen aufgrund der größeren Stromdichten durch das Oxid herbeiführen.
— Ό —
Speicher der eingangs definierten Bauart sind beispielsweise in den deutschen Patentanmeldungn P 30 36 375·8 und P 30 37 895·1 der Anmelderin beschrieben, in denen Programmierverfahren vorgeschlagen werden, um die maximal möglichen Leistungen von Zellenmatrizen zu erhalten, die einer Alterung unterliegen. Die in diesem Fall benutzten Speicherzellen haben zwei Steuergates, von denen eines, nämlich das Einschreibegate, sehr groß ist und die für ihren Betrieb einen Transistor in einem getrennten Block erfordern, so daß ihre Abmessungen erheblich sind.
Ein weiterer EAROM-Speicher ist in der US-PS 4 122 544 beschrieben. Dieser besteht aus Zellen, die in einer einzigen Struktur einen Speichertransistor und einen Selektionstransistor aufweisen und von denen jede nur ein zugängliches Gate hat, so daß ihre Abmessungen stark verringert sind. Dieser Speicher erfordert jedoch für seinen Betrieb verhältnismäßig hohe Spannungen, insbesondere aim Löschen (25-30 Volt), die außer dem Nachteil der ungünstigen Beeinflussung der Nutzungsdauer des Speichers nicht den Einsatz in solchen Vorrichtungen und Geräten erlauben, die sich durch niedrige Speisespannungen auszeichnen (15-20 Volt).
Der Erfindung liegt die Aufgabe zugrunde eine EAROM-Speicherzelle mit Floating-Gate mit stark verringerten Abmessungen zu schaffen, die wenig anfällig gegenüber den Alterungsphänomenen des Oxids ist, bei verhältnismäßg geringen Spannungen betrieben werden kann und mit den üblichen Silizium-Gate-Integrationsverfahren compatibel ist.
Diese Aufgabe wird bei der Erfindung durch eine Speicherzelle gelöst, die den nachstehend beschriebenen Aufbau hat und in den Ansprüchen und der folgenden Beschreibung erläutert ist.
Die Erfindung ist nachstehend an einem Ausführungsbeispiel erläutert, das in der Zeichnung dargestellt ist.
Es zeigen:
Figuren 1a und 1b eine Schnittdarstellung "bzw. eine Draufsicht
einer bekannten Zelle,
Figuren 2a und 2b eine Schnittdarstellung und eine Draufsicht
einer Zelle gemäß der Erfindung und
Figur 3 - das den Zellen der Fig. 1 und 2 entsprechende
Ersatzschaltbild.
Die in den Fig. 1a und 1b dargestellte bekannte Zelle hat ein Substrat' 2 aus monokristallinem Silizium, das mit zu P-Leitfähigkeit führenden Sremdstoffen dotiert ist und in dem zwei Zonen 4 und 6 mit ^-Leitfähigkeit gebildet sind, die in dem Substrat 2 eine Zone 8 mit einer Breite L von etwa 9 /wa begrenzen. Eine Elektrode 10 aus polykristallinem Silizium mit N-Leitfähigkeit erstreckt sich über den größten Teil der Zone 8 und ist gegenüber dieser durch eine Schicht 12 aus Siliziumdioxid mit einer Dicke
ο -
von etwa 1000 A isoliert. Eine weitere, mit 14 bezeichnete Elektrode aus polykristallinem Silizium mit N-Leitfähigkeit, die einen Anschluß der Zelle bildet, deckt die gesamte Elektrode 10 ab, gegenüber1 der sie durch eine zweite Schicht 16 aus Siliziumdioxid mit ebenfalls einer Stärke von etwa 1000 A isoliert ist, und erstreckt sich über den mit 9 bezeichneten Teil, der Zone 8, der nicht von der Elektrode 10 überdeckt ist« Zwei metallische Elektroden 18 und 20 sind in Ohmschem Kontakt mit den Zonen 4 bzw» 6 und bilden zwei weitere Anschlüsse der Zelle. Diese Struktur arbeitet wie ein MOS-Transistor mit N-kanal und hat als Source- und Drain-Elektroden die Anschlüsse 18 bzw. 20 und als Gate-Elektroden die Elektrode 10 (Floating-S-ate) und die Elektrode .14, die als Steuergate bezeichnet werden soll. Das Potential der beiden Gate-Elektroden beeinflußt den spezifischen Oberflächen-Widerstand der Zone 8 und damit die Bildung eines Inversionskanals zwischen der Source-Zone 18 und Drain-Zone 2Oo Eine derartige Zelle, bei der jedoch die Source- und Drain-
"Γ Ο "·
Anschlüsse vertauscht sind, wird in dem Speicher gemäß der US-PS 4 122 544 verwendet.
Das Einschreiten erfolgt dadurch, daß der Drain-Anschluß 20 und das Steuergate 14 auf eine Spannung gebracht werden, die verhältnismäßig hoch (25· Volt) ist bezüglich des Source-Anschlusses 18 und des Substrates 2, das normalerweise auf demselben Potential wie die Source 18 mittels geeigneter Verbindungen gehalten wird, die in der Fig. nicht gezeigt sind. Unter diesen Bedingungen kommt das Floating-Gate 10 aufgrund der kapazitiven Kopplung mit dem Steuer-Gate 14 auf ein positives Potential, das ausreicht, um den Inversionskanal in der Zone 8 zu bilden. Da sich auch unter dem Teil des Steuer-Gates, das unmittelbar über der Zone 8 liegt, ein Inversionskanal bildet, fließt ein Elektronenstrom zwischen den Source- und Drain-Elektroden. Die· geometrischen und physikalischen Eigenschaften der Struktur sind derart, daß die Stärke dieses Stromes so hoch ist, daß die Elektronen eine ausreichende Energie erreichen, um die Fobentiallbarriere der Grenzfläche zwischen Silizium und Siliziumdioxid an der Oberfläche derZone8 zu überwinden und daß das elektrische Feld Ew, das sich zwischen dem Floating-Gate 10 und der Kanalzone 8 aufbaut, eine Übergabe"von Elektronen in das Floating-Gate 10 erlaubt, das auf ein negatives Potential kommt, wenn es zu Beginn des Einschreibens elektrisch neutral war.
Um die Zelle zu löschen, wird das Steuer-Gate 14 auf eine Spannung gebracht, die wenigstens gleich der Einschreibspannung ist, während der. Drain auf demselben Potential wie die Source gehalten wird, nämlich auf Null. Üb&r der Oxidschicht 16, die das Steuergate 14 von dem Floating-Gate 10 trennt, baut sich auf diese Weise ein elektrisches Feld auf, das ausreichend stark ist, um Elektronen zum Floating-Gate abzuziehen, bis dieses auf das Potential Null gebracht ist.
r 9 -
In den Figuren 2a.und Hb, in denen die Speicherzelle gemäß der Erfindung dargestellt ist, sind die Elemente, die mit denen der Figuren 1a und 1b übereinstimmen, mit denselben Bezugsziffern versehen. Im Unterschied zur bekannten Zelle, in der sich das Floating-Gate 10 vollständig über der Zone 8 befindet, hat die Zelle gemäß der Erfindung ein Floating-Gate 10, das mit einem beträchtlichen Teil seiner Oberfläche über die Drain-Zone 6 ragt. Außerdem hat das Steuer-Gate 14 zwei mit der Drain-Zone 6 bzw. der Source-Zone 4 fluchtende Seiten, so daß es nur teilweise über dem Floating-Gate liegt, und, wie die bekannte Zelle, einen Teil, der sich über der Kanalzone 8 befindet und von dieser durch eine Oxidschicht 11 getrennt ist, die vorzugsweise stärker ist als die Oxidschicht 12. Die Dicken der Isolierschichten 12 und 16 sind gleich wie bei der bekannten Zelle, und die Breite L der Zone 8 beträgt etwa 5 Mm·
Um die Betriebsweise der in den Figuren 1 und 2 dargestellten Zellen zu untersuchen, soll nun das äquivalente Schaltschema der Figur 3 betrachtet werden, in der zwei in Kaskadenschaltung miteinander verbundene MOS-Transistoren dargestellt sind. Einer von diesen, der im folgenden als Speichertransistor T^ bezeichnet wird, hat als Gate das Floating-Gate 10 und als Drain den Anschluß 20, während der andere, der als Selektionstransistor Tg bezeichnet wird, als Gate das Steuer-Gate 14 und als Source den Anschluß 18 hat. In dem Schaltschema sind die mit dem Floating-Gate 10 verbundenen Kondensatoren dargestellt, nämlich der mit dem Drain 20 verbundene Kondensator G-r,,' der mit dem Steuer-Gate 14 verbundene Kondensator CL und der mit dem Substrat verbundene Kondensator Cg.
Wie bereits in der Beschreibungseinleitung erwähnt wurde, kann sich der Speichertransistor T™ in Abhängigkeit von der elektrostatischen Ladung des Floating-Gate 10 in zwei unterschiedlichen elektrischen Zuständen befinden. Im folgenden wird die Zelle als
beschrieben betrachtet/ wenn.der Leitschwellenwert des Transistors T auf einem ersten, vorbestimmten Pegel liegt, und als nicht beschrieben oder gelöscht, wenn sich der Schwellenwert von TM auf einem- zweiten, vorbestimmten Pegel befindet, der kleiner ist als der erste.
Bei einer gegebenen Zelle mit "bestimmten geometrischen und physikalischen Eigenschaften und bei festgelegten Pegeln und Zeiten für das Anlegen der Betriebsspannungen verhält sich der Transistor T^ wie ein MOS-Transistor, der im F-Kanal-Anreicherungsbetrieb mit einer Leitungsschwelle arbeitet, die in Abhängigkeit von der im Floating-Gate gespeicherten Ladung zwischen zwei Leitungspegeln variabel ist. Der Zustand der Zelle kann dadurch abgelesen werden, daß an das Steuer-Gate 14 eine bezüglich dem Source-Anschluß 18 positive Spannung angelegt wird, die ausreicht, um den Selektiontransistor Tg in jedem Fall und den Speichertransistor T-M nur dann in den leitenden Zustand zu versetzen, wenn letzterer sich im Zustand mit kleinerem SchvaUenwert "befindet (nicht beschriebene Zelle). Die Fähigkeit, Strom zwischen dem Source-Anschluß 18 und dem Drain-Anschluß 20 zu leiten oder nicht, die durch eine geeignete und nicht dargestellte Schaltung abgelesen werden kann, gibt an, ob die Zelle gelöscht oder beschrieben ist.
Beim Schreiben bestimmen die an den Anschlüssen der Zelle anliegenden Spannungen die Bildung eines elektrischen Feldes zwischen dem Floating-Gate 10 und der Kanalzone 8, deren Stärke sich aus der Beziehung E = (V- - Vqjt) / d. ergibt, wobei Vp das Potential des Float ing-Gate, VCjt das Potential entlang dem Kanal und d^. die Dicke der Oxidschicht 12 sind. Das Potential VßtT hängt von der Spannung zwischen Drain und Source und von dem spezifischen Oberflächenwiderstand der Zone 8 ab und verändert sich entlang dem Kanal, wobei das Maximum an der Grenze mit der Drain-Zone liegt. Das Potential V^1 hängt von der äugen-
blicklichen Ladung Q™ des Floating-Gate und von der Spannung zwischen den Anschlüssen der Zelle nach der folgenden Beziehung ab:
wobei C_ - C„ + C~ + Q die Kapazität des Floating-Gate in Bezug· auf alle Elektroden sowie Y„ und VD die auf die Source 18 bezogenen Spannungen des Steuer-Gate 14 bzw. des Drain 20 bei mit der. Source 18 verbundenem Substrat 20 sind. Wenn die Dradn^Spannung Y- ausreichend groß ist, werden in einer Zone des Kanals Elektronen mit einer Energie erzeugt, die ausreicht, um die Barriere der Grenzfläche zwischen Silizium und Siliziumdioxid zu überwinden. Die Überführung von Elektronen in das Floating-Gate geht aus von den Punkten der Emissionszone, für die das elektrische Feld E positiv ist, d.h., wo V51 >Vqtt. Der geometrische Ort dieser Punkte soll als Nutzzone für das Einschreiben bezeichnet werden. Die Wirksamkeit dieser Überführung ist um-so größer, je größer V™ und je kleiner VCH ist. Aus der Beziehung (1) erkennt man, daß das Potential V™ des Floating-Gate in der bekannten und in den Figuren 1a undib dargestellten Zelle im wesentlichen induziert wird von der Spannung Vp des Steuer-Gates , über den Kondensator C&, da die Kapazität von Cß viel kleiner ist, während in der in den Figuren 2a und 2b dargestellten Zelle gemäß der Erfindung das Potential Vp stark beeinflußt wird durch die Drain-Spannung Υγ.( über den Kondensator Cp. Gemäß der Erfindung erhält man damit ein hohes Potential am Floating-Gate durch Verwendung der Drain-Spannung, die beim Einschreiben jedenfalls ziemlich groß ,sein muß, um Elektronen hoher Energie zu erzeugen. Das erlaubt es praktisch, das Einschreiben unabhängig von den Dimensionen und der Spannung des Steuer-Gates zu machen. Das Steuer-Gate kann daher so dimensioniert werden, daß die günstigsten Bedingungen zum Löschen erreicht werden.
Um einen Maßstab für den Unterschied zwischen der "bekannten Zelle und derjenigen der Erfindung zu haben, sei angegeben, daß das Verhältnis C-r/Cm für die bekannte Zelle zwischen 0,1 und 0,2 und für die Zelle gemäß der Erfindung zwischen 0,45 und 0,55 liegt.
Um das Einschreiben zu erleichtern, das in gewissem Haß erschwert wird durch die schwache kapazitive Kopplung C- zwischen dem Steuer-Gate und dem Floating-Gate, ist nach einem Merkmal der Erfindung der spezifische Widerstand der Zone 8 kleiner als der entsprechende bei der bekannten Zelle. Diese Maßnahme erlaubt einerseits, die Zahl der Elektronen zu erhöhen, die von der Nutzzone für das Einschreiben abgegeben werden, was ein Fachmann leicht erkennen wird, und läßt andererseits das elektrische Feld E stärker werden, so daß das Einschreiben am Ende mindestens genauso effizient ist wie mit der Zelle nach dem Stand der Technik. Es ist jedoch zu beachten, daß der spezifische Widerstand nicht zu klein sein darf, weil sonst der Schwellenwert für das Leiten des Selektionstransistors Tg für ein Einlesen der Zelle bei üblichen Spannungen (5 bis 6 Volt) zu groß wird.
Der niedrige spezifische Widerstand der Zone 8 hat auch die Wirkung, daß er die Schwellenspannung des Speichertransistors TM erhöht. Im Unterschied zu der bekannten Zelle, bei der der Zustand, in dem das Floating-Gate elektrisch neutral ist, einem minimalen Schwellenwert entspricht (dem im allgemeinen der logische Zustand "0""oder die nicht beschriebene Zelle zugeordnet wird), ist bei der Zelle nach einer bevorzugten Ausführungsform der Erfindung der entsprechende Schwellenwert ein Maximum (dem der logische Zustand "1" oder die beschriebene Zelle zugeordnet wird), wenn das Floating-Gate neutral ist.Der niedrigste Schwellenpegel der nicht beschriebenen Zelle oder der gelöschten Zelle wird beim Löschen erreicht, wenn in ge-
wohnlicher Weise Elektronen zum Floating-Gate abgezogen werden, so daß in diesem Zustand das Floating-Gate positiv geladen ist.
Das Löschen der Zelle erfolgt durch ein elektrisches Feld zwischen dem Steuer-Gate 14 und dem Floating-Gate 10, dessen Stärke sich aus Ec = ("Vq-Vp)AU ergib*» wobei d2 die Dicke der Oxidschicht 16 ist. Durch Einsetzen der Gleichung (1) für V^=O er-
Γ ^G ^F T
hält man E= Vr(1- «-) - n- J/do, woraus man sieht, daß das elektrische Feld E bei gleichbleibenden anderen Parametern um so größer ist, je kleiner (L, ist. Gemäß der Erfindung kann der Kondensator Cp sehr klein gemacht werden, weil die Abmessungen des Steuer-Gates, worauf bereits hingewiesen wurde, die Einschreibeigenschaften der Zelle nicht beeinflussen.
Zum Lesen einer Zelle werden gleichzeitg eine Spannung am Drain und eine Spannung am Steuer-Gate angelegt. Die beiden Spannungen des Steuer-Gates, die die beiden Grenzen darstellen, zwischen denen ein sicheres Lesen des Zustandes der Zelle durchgeführt werden kann, können nicht zu nahe beieinander sein. Der Minimalabstand zwischen diesen beiden Spannungen ist durch die ■Veränderbarkeit der konstruktiven Parameter der Zelle und der Leseschaltungen bestimmt, die in derselben integrierten Schaltung enthalten sind, welche auch den Speicher enthält; dieser Abstand ..darf in der Praxis nicht kleiner als 4 bis 5 Volt sein. Um daher ein Lesen aller Zellen des Speichers unabhängig von den physikali-
. ischen und konstruktiven Unterschieden der Zellen zu garantieren, welche von den Fabrikationstoleranzen und der unterschiedlichen "Geschichte"der einzelnen Zelle abhängen, muß die Differenz Δ Vm zwischen dem Schwellenwert der beschriebenen Zelle und dem Schwellenwert der nicht beschriebenen Zelle einen bestimmten Wert haben, der größer ist als der Unterschied zwischen den Spannungen "Beschrieben" und "nicht Beschrieben" des Steuer-Gate. Da Δ V^ = Qji/Cq. ist, wird klar, daß man mit einer erfindungsgemäßen Zeile aufgrund des niedrigen Wertes von Cn einen bestimmten Schwellenwertsprung mit einer kleineren Ladung Q des Floating-Gatfi als bei einer Zelle des Standes der Technik erhält.
Diese Fähigkeit der Zelle gemäß der Erfindung, mit geringeren Ladungs änderungen zu funktionieren, wirkt sich am Ende in einer Erhöhung der Nutzdauer der Zelle und damit des gesamten-Speichers aus, weil sowohl beim Einschreiben als auch beim Löschen die Stromdichte durch die dem Floating-Gate benachbarten Oxidschichten verringert ist, so daß die Verschlechterung des Oxids aufgrund des Einfangens von Elektronen langsamer-ist und die Zahl der Nutzzyklen zum Einschreiben und zum Löschen größer ist als bei der bekannten Zelle.
Die Zelle gemäß der Erfindung eignet sich sehr gut zur Verwendung als Grundelement eines Speichers, der für Wörter löschbar ist, und kann mit einem Verfahren hergestellt werden, das
·- 15 -
vollständig kompatibel mit den üblichen Herstellungstechniken für integrierte N-Kanal-MOS-Schaltungen mit zwei polykristallinen Siliziumschichten ist. Man kann nämlich leicht zeigen, daß der größte Teil der für den. Speicher erforderlichen Herstellungsphasen gleich ist mit den für andere integrierte Schaltungen in demselben Siliziumsubstrat erforderlichen Herstellungsphasen, und daß die wenigen verschiedenen Herstellungsphasen nicht kritisch sind. Eine von diesen ist beispielsweise diejenige, welche die Ausrichtung des Steuer-Gate 14 mit der Drain-Zone 6 erlaubt und aus einer Implantation von zu N-Leitfähigkeit führenden Dotierungsionen durch die Oxidschicht 16, das Floating-Gate 10 und die Oxidschicht 12 hindurch besteht, wobei als Maske das Steuer-Gate 14 verwendet wird. Man erreicht auf diese Weise, daß der in Fig. 2a mit 61 bezeichnete Teil der Drain-Zone 6, die -zuvor durch Niederschlagen und Diffusion gebildet wurde, wobei das Floating-Gabe 10 als Maske verwendet wurde, sich unter das Floating-Gate 10 erstreckt. Auf diese Weise können die Dimensionsverhältnisse zwischen dem Steuer-Gate 14, dem Floating-Gate 10 und der Drain-Zone 6 leicht innerhalb enger Toleranzen gehalten werden.
Selbstverständlich sind neben der beschriebenen und dargestellten Ausführungsform der Erfindung zahlreiche Varianten und Abänderungen möglich, ohne dabei den Rahmen der Erfindung' zu verlassen. So können beispielsweise an Stelle von Siliziümdioxid-Schichten als Dielektrikum Schichten aus anderen Materialien und anderen Stärken verwendet werden, sofern die Kapazitäts-
ο- 16 -
Λ. ·
Verhältnisse zwischen den Elektroden nicht wesentlich verändert werden. Es ist selbstverständlich, daß in diesem Fall auch dier
i"
Abmessungen und gegenseitigen Lagen der Elektroden in gewisser Weise variieren können.
Leerseite

Claims (4)

  1. EUSABETH JUNG dr.Phil.Dipu-CHEM. : -: ::"""-:"": : 8000 München 40, Ol Juni 1981
    JÖRGEN SCHIRDEWAHN dr". Wr. nät. dipl^ys: -p.ο.box 4014ββ
    ?«2Si5S S0JAiIV NILe011 DR-NQ! 53SSSKSMSr ~ '
    ^ERHAHD B. HAGEN DR. PHIL. TELEGRAMM/CABLE: INVENT MÖNCHEN
    PETER HIRSCH dipl-inq. telex: 5-29 βββ
    PATENTANWÄLTE
    EUROPEAN PATENT ATTORNEYS
    SGS-ATES Component!
    Elettronici S.p.A.
    Agrate Brianza (Milano)
    u.Z.: M 2149 M3 (Gu/Hi/RO)
    Nicht flüchtige Speicherzelle mit elektrisch veränderbarem Floating-Gate
    Priorität: Italien Nr. 22538-A/8O vom 4. Juni 1980
    Patentansprüche
    J Elektrisch veränderbare, nicht flüchtige Halbleiterspeicherzelle, umfassend eine Feldeffektvorrichtung mit einer Source-Zone (4-) und einer Drain-Zone (6), die beide N-Ieitfähig sind und in einem Substrat (2) aus Halbleitermaterial mit P-Leitfähigkeit gebildet sind und zwischen sich eine Kanalzone (8) eingrenzen, ferner mit einem JEfloating-Gate ,(;10) aus leitendem Material, das sich über der Kanalzone (8) erstreckt und von dieser durch eine erste Schicht (12) aus isoliermaterial getrennt ist, und mit einem Steuer-Gate aus leitendem Material, das sich
    teilweise über der Kanalzone (8) erstreckt und von dieser durch eine zweite Schicht (12,11) aus Isoliermaterial getrennt ist und sich teilweise über dem Floating-Gate (10) erstreckt, von dem es durch eine dritte Schicht (16) aus Isoliermaterial getrennt ist, wobei das Substrat (2),das Steuer-Gate (14-) und die Source-Zone (4) sowie die Drain-Zone (6) entsprechende elek-•trische Anschlüsse für die Verbindung mit Schaltkreisen haben, an die derartige Spannungen angelegt werden können, die Veränderungen der elektrostatischen Ladung des Floating-Gate (10) verursachen derart, daß die Leitfähigkeitsschwelle der Feldeffektvorrichtung zwischen einem Maximalwert und einem Minimalwert variiert wird, welche vorbestimmt sind und die zwei möglichen Zustände einer zu speichernden Binärzahl darstellen, dadurch gekennzeichnet , daß sich das Floating-Gate (10) mit einem Teil seiner Oberfläche über die Brain-Zone (6) erstreckt, wobei die Fläche dieses; Teils sowie die Dicken und die Art der Isolierschichten (11,12,16) so sind, daß die elektrische Kapazität des Floating-Gate (10) bezüglich der Drain-Zone (6) etwa die Hälfte der Summe der elektrischen Kapazitäten des Floating-Gate (10) bezüglich aller Halbleiterzonen (4,6,8) der Zelle und bezüglich des Steuer-Gate (14) ist,und daß das Steuer-Gate (14) mit zwei Seiten im wesentlichen mit den Grenzen zwischen der Kanalzone (8) und der Source-Zone (4) sowie der Drain-Zone (-6) fluchtet.
  2. 2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Kanal2one (8) einen solchen spezifischen Oberflächenwiderstand aufweist, daß die Leitschwelle der Halbleitervorrichtung ihren Maximalwert hat, wenn das Floating-Gate elektrisch neutral ist..
  3. 3. Speicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß das Substrat (2) aus monokristallinem Silizium besteht/ daß das Floating-Gate und das Steuer-Gate aus polykristallinem Silizium bestehen und daß die Isolierschichten (11, 12, 16) aus Siliziumdioxid sind und eine Dicke
  4. zwischen 600 und 2000 A haben.
DE19813121753 1980-06-04 1981-06-01 Nicht fluechtige speicherzelle mit elektrisch veraenderbarem floating-gate Granted DE3121753A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT8022538A IT1209227B (it) 1980-06-04 1980-06-04 Cella di memoria non volatile a 'gate' flottante elettricamente alterabile.

Publications (2)

Publication Number Publication Date
DE3121753A1 true DE3121753A1 (de) 1982-06-03
DE3121753C2 DE3121753C2 (de) 1988-10-20

Family

ID=11197578

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813121753 Granted DE3121753A1 (de) 1980-06-04 1981-06-01 Nicht fluechtige speicherzelle mit elektrisch veraenderbarem floating-gate

Country Status (6)

Country Link
US (1) US4412311A (de)
JP (1) JPS5752171A (de)
DE (1) DE3121753A1 (de)
FR (1) FR2484124A1 (de)
GB (1) GB2077492B (de)
IT (1) IT1209227B (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5864068A (ja) * 1981-10-14 1983-04-16 Agency Of Ind Science & Technol 不揮発性半導体メモリの書き込み方法
DE3141390A1 (de) * 1981-10-19 1983-04-28 Deutsche Itt Industries Gmbh, 7800 Freiburg Floating-gate-speicherzelle, bei der das schreiben und loeschen durch injektion heisser ladungstraeger erfolgt
EP0123249B1 (de) * 1983-04-18 1990-08-01 Kabushiki Kaisha Toshiba Halbleiterspeichervorrichtung mit einem schwebenden Gate
JPS6038799A (ja) * 1983-08-11 1985-02-28 Seiko Instr & Electronics Ltd 半導体不揮発性メモリ用読み出し回路
JPS60182174A (ja) * 1984-02-28 1985-09-17 Nec Corp 不揮発性半導体メモリ
US4868629A (en) * 1984-05-15 1989-09-19 Waferscale Integration, Inc. Self-aligned split gate EPROM
US4639893A (en) * 1984-05-15 1987-01-27 Wafer Scale Integration, Inc. Self-aligned split gate EPROM
US4795719A (en) * 1984-05-15 1989-01-03 Waferscale Integration, Inc. Self-aligned split gate eprom process
JPH0760864B2 (ja) * 1984-07-13 1995-06-28 株式会社日立製作所 半導体集積回路装置
US4599706A (en) * 1985-05-14 1986-07-08 Xicor, Inc. Nonvolatile electrically alterable memory
US4939558A (en) * 1985-09-27 1990-07-03 Texas Instruments Incorporated EEPROM memory cell and driving circuitry
US4783766A (en) * 1986-05-30 1988-11-08 Seeq Technology, Inc. Block electrically erasable EEPROM
US4949140A (en) * 1987-02-02 1990-08-14 Intel Corporation EEPROM cell with integral select transistor
GB2200795B (en) * 1987-02-02 1990-10-03 Intel Corp Eprom cell with integral select transistor
US4814286A (en) * 1987-02-02 1989-03-21 Intel Corporation EEPROM cell with integral select transistor
US5066995A (en) * 1987-03-13 1991-11-19 Harris Corporation Double level conductor structure
US5095344A (en) * 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5168465A (en) * 1988-06-08 1992-12-01 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5268318A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
KR910007434B1 (ko) * 1988-12-15 1991-09-26 삼성전자 주식회사 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 및 그 소거 및 프로그램 방법
US5045488A (en) * 1990-01-22 1991-09-03 Silicon Storage Technology, Inc. Method of manufacturing a single transistor non-volatile, electrically alterable semiconductor memory device
CA2051686C (en) * 1990-01-22 2001-10-23 Bing Yeh Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate
JPH0424969A (ja) * 1990-05-15 1992-01-28 Toshiba Corp 半導体記憶装置
JPH04289593A (ja) * 1991-03-19 1992-10-14 Fujitsu Ltd 不揮発性半導体記憶装置
US5317179A (en) * 1991-09-23 1994-05-31 Integrated Silicon Solution, Inc. Non-volatile semiconductor memory cell
FR2683664A1 (fr) * 1991-11-13 1993-05-14 Sgs Thomson Microelectronics Memoire integree electriquement programmable a un seuil transistor.
JPH0745730A (ja) * 1993-02-19 1995-02-14 Sgs Thomson Microelettronica Spa ２レベルのポリシリコンｅｅｐｒｏｍメモリ・セル並びにそのプログラミング方法及び製造方法、集積されたｅｅｐｒｏｍ記憶回路、ｅｅｐｒｏｍメモリ・セル及びそのプログラミング方法
US5640031A (en) * 1993-09-30 1997-06-17 Keshtbod; Parviz Spacer flash cell process
US5479368A (en) * 1993-09-30 1995-12-26 Cirrus Logic, Inc. Spacer flash cell device with vertically oriented floating gate
US5455791A (en) * 1994-06-01 1995-10-03 Zaleski; Andrzei Method for erasing data in EEPROM devices on SOI substrates and device therefor
US5455792A (en) * 1994-09-09 1995-10-03 Yi; Yong-Wan Flash EEPROM devices employing mid channel injection
US6653682B1 (en) * 1999-10-25 2003-11-25 Interuniversitair Microelektronica Centrum (Imel,Vzw) Non-volatile electrically alterable semiconductor memory device
JP5581215B2 (ja) * 2007-11-01 2014-08-27 インヴェンサス・コーポレイション 不揮発性ワンタイムプログラマブル及びマルチタイムプログラマブルメモリに組み込まれた集積回路
US7852672B2 (en) * 2007-11-14 2010-12-14 Jonker Llc Integrated circuit embedded with non-volatile programmable memory having variable coupling
US7876615B2 (en) * 2007-11-14 2011-01-25 Jonker Llc Method of operating integrated circuit embedded with non-volatile programmable memory having variable coupling related application data
US8580622B2 (en) * 2007-11-14 2013-11-12 Invensas Corporation Method of making integrated circuit embedded with non-volatile programmable memory having variable coupling
US7787295B2 (en) * 2007-11-14 2010-08-31 Jonker Llc Integrated circuit embedded with non-volatile multiple-time programmable memory having variable coupling
US8305805B2 (en) * 2008-11-03 2012-11-06 Invensas Corporation Common drain non-volatile multiple-time programmable memory
US8203861B2 (en) * 2008-12-30 2012-06-19 Invensas Corporation Non-volatile one-time—programmable and multiple-time programmable memory configuration circuit
US8988103B2 (en) 2010-09-15 2015-03-24 David K. Y. Liu Capacitively coupled logic gate
US9305931B2 (en) 2011-05-10 2016-04-05 Jonker, Llc Zero cost NVM cell using high voltage devices in analog process

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3103160A1 (de) * 1980-04-07 1982-01-21 Eliyahou Dr. 94022 Los Altos Calif. Harari Nichtfluechtiger eprom mit erhoehtem wirkungsgrad

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4087795A (en) * 1974-09-20 1978-05-02 Siemens Aktiengesellschaft Memory field effect storage device
US4132904A (en) * 1977-07-28 1979-01-02 Hughes Aircraft Company Volatile/non-volatile logic latch circuit
JPS5519851A (en) * 1978-07-31 1980-02-12 Hitachi Ltd Manufacture of non-volatile memories
JPS5552592A (en) * 1978-10-13 1980-04-17 Sanyo Electric Co Ltd Data writing method and field effect transistor used for fulfillment
US4300212A (en) * 1979-01-24 1981-11-10 Xicor, Inc. Nonvolatile static random access memory devices
US4257056A (en) * 1979-06-27 1981-03-17 National Semiconductor Corporation Electrically erasable read only memory
US4375087C1 (en) * 1980-04-09 2002-01-01 Hughes Aircraft Co Electrically erasable programmable read-only memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3103160A1 (de) * 1980-04-07 1982-01-21 Eliyahou Dr. 94022 Los Altos Calif. Harari Nichtfluechtiger eprom mit erhoehtem wirkungsgrad

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
B. Rössler: Electrically Erasable and Reprogrammable Read-Only-Memory Using the n-Channel SIMOS One-Transistor Cell. In: IEEE Transactions on Electron Devices, Vol. ED-24, No. 5, Mai 1977, S. 606-610 *

Also Published As

Publication number Publication date
GB2077492A (en) 1981-12-16
FR2484124B1 (de) 1985-03-22
DE3121753C2 (de) 1988-10-20
FR2484124A1 (fr) 1981-12-11
GB2077492B (en) 1984-01-25
IT8022538A0 (it) 1980-06-04
JPS5752171A (en) 1982-03-27
US4412311A (en) 1983-10-25
IT1209227B (it) 1989-07-16

Similar Documents

Publication Publication Date Title
DE3121753A1 (de) Nicht fluechtige speicherzelle mit elektrisch veraenderbarem floating-gate
EP0809847B1 (de) Mehrwertige festwertspeicherzelle mit verbessertem störabstand
DE3117719C2 (de)
DE3123876C2 (de) Nicht-flüchtige Halbleiter-Speichervorrichtung
DE19752434C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit einer p-Typ dotierten Gateelektrode mit schwebendem Potential
DE3842511A1 (de) Nichtfluechtige halbleiterspeichereinrichtung mit einer einrichtung zum speichern von 3-pegel-daten
DE3103160A1 (de) Nichtfluechtiger eprom mit erhoehtem wirkungsgrad
DE3002493A1 (de) Substratgekoppelte speicherzelle mit einem floating-gate und verfahren zum betrieb dieser zelle
DE2547828A1 (de) Halbleiter-speicherelement und verfahren zur herstellung desselben
DE3036375A1 (de) Verfahren zum programmieren eines elektrisch veraenderbaren nicht-fluechtigen halbleiterspeichers
DE4035660A1 (de) Elektrisch programmierbare speichereinrichtung und verfahren zum zugreifen/programmieren von speicherzellen
DD152875A5 (de) Verfahren zum herstellen eines hochintegrierten festwertspeichers
DE112004000703B4 (de) Verfahren zum Betrieb einer Doppelzellenspeichereinrichtung mit einer verbesserten Lesebereichsspanne über die Lebensdauer hinweg
EP0045469A2 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE19724469C2 (de) Flashspeicher mit I-förmigem potentialungebundenem Gate und Verfahren zu dessen Herstellung
EP1103051B1 (de) Ferroelektrische speicheranordnung
DE19743555C2 (de) Nichtflüchtiges Speicherbauteil
DE3002492C2 (de)
DE3139846C2 (de)
DE3312263C2 (de) Integrierte Hochspannungs-Verteiler-und Steuerschaltungsanordnung und Verfahren zur selektiven Einspeisung einer Hochspannung in Schaltungsknoten
DE2937952A1 (de) Nichtfluechtige speicheranordnung
DE112004000658B4 (de) Verfahren zum Programmieren einer Doppelzellenspeichereinrichtung zur Speicherung von Mehrfach-Datenzuständen pro Zelle
DE2926417A1 (de) Dynamische halbleiterspeicherzelle und verfahren zu ihrer herstellung
DE2431079A1 (de) Dynamischer halbleiterspeicher mit zwei-tranistor-speicherelementen
DE10256200B4 (de) Flash-Speicherzelle und Verfahren zur Herstellung dieser, sowie ein Programmier-/Lösch-/Lese-Verfahren in der Flash-Speicherzelle

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: SCHMITT-NILSON, G., DIPL.-ING. DR.-ING. HIRSCH, P.

8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G11C 11/24

8125 Change of the main classification

Ipc: G11C 17/06

D2 Grant after examination
8364 No opposition during term of opposition