DE3139846C2

DE3139846C2 -

Info

Publication number: DE3139846C2
Application number: DE3139846A
Authority: DE
Inventors: George J. Redwood City Calif. Us Korsh; George Cupertino Calif. Us Perlegos; Mark A. Milpitas Calif. Us Holler; Paolo Palo Alto Calif. Us Gargini
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1980-10-14
Filing date: 1981-10-07
Publication date: 1990-04-26
Also published as: GB2085226B; US4412310A; GB2085226A; JPS5793578A; DE3139846A1

Description

Die Erfindung bezieht sich auf eine elektrisch programmierbare MOS-Speicherzelle (EPROM-Zelle) nach dem Oberbegriff des Pa tentanspruchs 1 sowie auf ein Verfahren nach dem Oberbegriff des Patentanspruchs 9.

Festwertspeicher (ROM's) werden insbesondere in der Computer industrie häufig zum Speichern von Programmen, Konstanten o. dgl. verwendet. Aus der US-PS 41 80 826 ist ein MOS-Speicher in Form eines maskenprogrammierten ROM und ein Verfahren zu dessen Herstellung bekannt, bei dem eine Oxidschicht vorgege bener Stärke über einer Polysiliziumschicht angeordnet ist. Über der Polysiliziumschicht liegt eine Siliziumnitridschicht. Siliziumnitrid-, Oxid- und Polysiliziumschichten werden zur Definition ihrer Abmessungen geätzt. Die Einzelschichten haben eine im wesentlichen konstante Stärke. Für eine benutzerseiti ge Programmierung eignet sich dieser bekannte ROM nicht.

Elektrisch programmierbare Festwertspeicher (EPROMs) geben auch dem Benutzer die Möglichkeit, Daten in den Speicher ein zugeben, so daß die Daten nicht nur während der Herstellung des Speichers seitens des Speicherherstellers eingegeben zu werden brauchen. Eine Gruppe dieser Speicher wird mit der MOS-Technologie hergestellt und weist Zellen (mit schwebenden Gate-Elektroden) auf, die dadurch gelöscht werden können, daß der Speicher einer Strahlung, beispielsweise ultraviolettem Licht ausgesetzt wird.

Bei den ursprünglichen löschbare EPROMs mit schwebenden Gate- Elektroden aufweisenden Zellen wurden p-Kanal-Bau elemente verwendet, die durch Avalanche-Injektion auf geladen wurden, und ein derartiges Bauelement ist in der US-PS 36 60 819 beschrieben. Um eine auf schweben dem Potential befindliche Gate-Elektrode dieser Bau elemente aufzuladen, wird eine relativ hohe Programmier spannung benötigt, um einen Avalanche-Durchbruch an einem Übergang herbeizuführen und eine Quelle von Elektronen hoher Energie zu schaffen" welche auf die schwebende Gate-Elektrode injiziert werden.

Als die Entwicklung zu dichteren und schnelleren Struk turen führte, wurden n-Kanal-MOS-EPROM-Zellen anstelle der p-Kanal-Zellen verwendet. Ein solches Bauelement ist in der US-PS 39 96 657 beschrieben. Neben der Um kehr der Leitungstypen der verschiedenen Zonen ver wenden diese n-Kanal-Bauelemente üblicherweise zwei Gate-Elektroden, und zwar die übliche, auf schwebendem Potential befindliche Gate-Elektrode und eine zusätz liche Gate-Elektrode, die über der schwebenden Gate Elektrode angeordnet ist und als Steuergate dient. Dieses Steuergate dient zur Aufladung der auf schweben dem Potential befindlichen Gate-Elektrode und zur Bau elementenansteuerung. Normalerweise wird Ladung in die schwebende Gate-Elektrode von der Kanalzone aus anstatt von der Source- oder Drain-Zone - wie im Falle der frü heren p-Kanal-Bauelemente - injiziert. Diesen Vorgang be zeichnet man manchmal als Kanalinjektion - im Gegensatz zu der früheren Avalanche-Injektion. Verbesserte Aus führungen dieser n-Kanal-Speicherzellen mit schwebenden Gate-Elektroden sind in den US-PS'n 41 42 926 und 41 14 255 beschrieben.

In typischer Ausführung benötigen diese bekannten n- Kanal-EPROM-Zellen zum Programmieren 25 Volt. Diese Spannung ist etwas höher als die Spannung, die bei Benutzung der integrierten Schaltung normalerweise zur Verfügung steht. Wegen dieser höheren Programmierspannung wird das Programmieren dieser herkömmlichen Zellen prob lematisch. Es ist außerdem schwieriger, diese höheren Spannungen im Speicher zu verarbeiten.

Der Erfindung liegt die Aufgabe zugrunde, eine EPROM- Zelle mit schwebender Gate-Elektrode zur Verfügung zu Stellen, die gegenüber den herkömmlichen Zellen gleicher Gattung mit einer deutlich niedrigeren Spannung, insbe sondere mit etwa 12 Volt, programmierbar ist. Dies ist ein wesentlicher Vorteil, da 12 Volt-Betriebsspannungen bei Verwendung integrierter Schaltungen gewöhnlich zur Verfügung stehen. Auch kann diese niedrigere Spannung besser auf einem Speicherchip dekodiert werden.

Zur Lösung dieser Aufgabe sieht die Erfindung bei einer gat tungsgemäßen MOS-Speicherzelle die kennzeichnenden Merkmale des Patentanspruchs 1 bzw. bei einem gattungsgemäßen Verfahren die kennzeichnenden Merkmale des Patentanspruchs 9 vor.

Aufgrund der besonderen Ausbildung der zwischen der schweben den Gate-Elektrode und dem Steuer-Gate gelegenen Isolier schicht (dünner im Mittelbereich als an den Rändern) werden die beiden genannten Gate-Elektroden zuverlässig betrieblich isoliert, jedoch die Möglichkeit geschaffen, um die auf schwebendem Potential befindliche Gate-Elektrode mit niedriger elektrischer Spannung umzuladen.

Im folgenden wird ein Beispiel der Erfindung anhand der Zeich nungen näher erläutert. In der Zeichnung zeigt

Fig. 1 eine Draufsicht auf eine Speicherzelle nach der Erfindung;

Fig. 2 eine Schnittansicht der Speicherzellen entlang der Schnittlinie 2-2 in Fig. 1;

Fig. 3 eine Schnittansicht durch die Speicher zelle entlang der Schnittlinie 3-3 in Fig. 1;

Fig. 4 bis 10 veranschaulichen das Verfahren zum Herstellen der Speicherzelle gemäß den Fig. 1 bis 3; hierin zeigen:

Fig. 4 eine Schnittansicht durch ein Substrat mit darüberliegenden Oxyd- und Silizium nitridschichten;

Fig. 5 das Substrat gemäß Fig. 4 nach dem Ätzen der Siliziumnitridschicht und während einer Ionenimplantation;

Fig. 6 das Substrat gemäß Fig. 5 nach dem Auf wachsen eines Feldoxyds auf das Substrat;

Fig. 7 das Substrat gemäß Fig. 6 nach einem Fotomaskierschritt und nach einer Ionen implantation;

Fig. 8 das Substrat gemäß Fig. 7 nach der Bildung einer Polysiliziumschicht, einer Silizium dioxydschicht und einer Siliziumnitrid schicht über dem Substrat;

Fig. 9 das Substrat gemäß Fig. 8 nach einem Maskier- und Ätzschritt; und

Fig. 10 das Substrat gemäß Fig. 9 nachdem eine zusätzliche Okydschicht auf dem Substrat aufgewachsen ist.

Die beschriebene elektrisch programmierbare Festwert speicherzelle (EPROM-Zelle) wird unter Verwendung der MOS-Technologie hergestellt.

Bei der Erfindung geht es vor allem darum, eine EPROM- Zelle mit schwebender Gate-Elektrode zur Verfügung zu stellen, die mit einer niedrigeren Spannung als bekannte Zellen gleicher Gattung programmiert werden kann. Wie oben gesagt, benötigen be kannte Zellen etwa 25 Volt zum Programmieren, während die Programmierspannung bei der beschriebenen Zelle nur etwa 12 Volt beträgt.

Eine Möglichkeit der Programmierung bei niedrigerer Spannung besteht in der Schaffung einer stärkeren Kopp lung zwischen dem Steuergate (Gate 16 in den Fig. 1, 2 und 3) und dem Substrat 12. Eine stärkere Kopplung kann dadurch erzielt werden, daß dünnere Oxydschichten zwischen dem Steuergate 16 und der schwebenden Gate- Elektrode 14 und außerdem zwischen der schwebenden Gate- Elektrode und dem Substrat vorgesehen werden. Ein mit der Verwendung einer dünneren Oxydschicht zwischen dem Steuergate und der schwebenden Gate-Elektrode verbun denes Problem besteht darin, daß eine Zelle mit aufge ladener Gate-Elektrode während des Normalbetriebs ihre Ladung langsam einbüßt, d. h. gelöscht wird. Es sei bei spielsweise angenommen, daß die schwebende Gate-Elektrode 14 aufgeladen ist. Wenn zwischen dem Steuergate und der schwebenden Gate-Elektrode eine dünne Oxydschicht ange ordnet ist, so wird die Ladung von der schwebenden Gate- Elektrode langsam über das Steuergate entfernt, wodurch der in der Zelle gespeicherte Datenwert effektiv verloren geht. Diese Art der Ladungsentfernung wird manchmal als "Gleichstromlöschung" bezeichnet. Dieses Phänomen wird bei elektrisch programmierbaren und elektrisch löschbaren Speicherzellen (EPROM-Zellen) ausgenutzt (US-PS 41 19 995 und 40 99 196).

Während der Voruntersuchungen für die Schaffung einer EPROM-Zelle, die bei niedrigerer Spannung programmierbar ist, wurde erkannt, daß die Gleichstrom-Löschcharakteristiken weitgehend von der Oxydstärke im Randbereich der schwebenden Gate-Elektrode - im Gegensatz zu dem Zentralbereich der schwebenden Gate-Elektrode - abhängig sind. Der Grund hierfür ist noch nicht vollständig klar; es kann sein, daß die Krümmung an den Rändern der schwebenden Gate-Elektrode eln verstärktes elektrisches Feld hervorruft, das den Löschvorgang fördert und/oder daß das Oxyd an den Rändern der Gate-Elektrode von schlechterer Qualität ist.

Mit der Erfindung wird eine Speicherzelle zur Verfügung gestellt, die bei einem niedrigeren Potential programmiert werden kann, da die Oxydzonen 34 an den Rändern bzw. Kanten der schwebenden Gate-Elektrode 14 dicker als die Oxydschicht 32 im Zentralbereich der Gate-Elektrode sind.

Im folgenden wird auf die Fig. 1 bis 3 Bezug genommen. Die EPROM-Zelle weist, wie am besten in Fig. 3 zu sehen ist, zwei in gegenseitigem Abstand angeordnete n-leitende Source/Drain-Zonen 19 und 20 auf, die in einem p-leitendem Substrat 12 angeordnet sind. Der zwischen diesen n-leiten den Zonen gebildete Kanal weist eine p-leitende Zone 24 auf. Über dem Kanal ist eine vollständig in einem Oxyd (Siliziumdioxyd) eingebettete, auf schwebendem Potential befindliche Gate-Elektrode 14 angeordnet. Das Steuergate 16, das aus einer langgestreckten Polysiliziumleitung (am besten in Fig. 1 zu sehen) besteht, ist von der schwebenden Gate-Elektrode isoliert und ermöglicht wie bei herkömmlichen Bauelementen gleicher Gattung die Programmier- und Steuerfunktionen. Die beschriebene Zelle benötigt eine Substratzone von etwa 0,14 × 0,14 mm².

Wie am besten in Fig. 2 zu sehen ist, enthalten die Ränder des Kanals stark dotierte p-leitende Zonen 22. Diese Zonen verstärken die Programmierung des Bau elements und werden allgemein in der in der US-PS 41 14 255 beschriebenen Weise hergestellt.

Wenn das Bauelement gemäß den Fig. 2 und 3 in einer Matrix hergestellt wird, wird die Drain-Zone jedes Bauelements bzw. jeder Zelle über einen Drain-Kontakt mit einer in der Zeichnung nicht dargestellten darüber liegenden Metalleitung verbunden. (Der Drain-Kontakt ist jedoch in Fig. 1 gezeigt.) Die Source-Zone 19 einer Zellenmatrix ist eine langgestreckte dotierte Zone und bildet eine gemeinsame Source-Zone für mehrere EPROM- Zellen. Die schwebende Gate-Elektrode 14 und das darüber liegende Steuergate 16 sind bezüglich ihrer Abmessung (b) in Fig. 1 zueinander ausgerichtet und bestehen aus einer ersten und zweiten Schicht aus Polysilizium, wie weiter unten noch genauer beschrieben werden wird. Der zur ausgerichteten Bildung dieser Gate-Elektroden verwendete Ätzprozeß ist in der US-PS 41 42 926 be schrieben.

Im folgenden wird auf Fig. 4 Bezug genommen, die eine Anfangsstufe bei der Herstellung der beschriebenen Zelle veranschaulicht. Ein p-leitendes monokristallines Siliziumsubstrat 12 wird verwendet, das auf ein Do tierungsniveau von etwa 50 Ohm cm dotiert ist. Nach den üblichen Reinigungsschritten wird eine Silizium dioxydschicht 27 einer Stärke von etwa 37,5 nm auf dem Substrat gezüchtet. Danach wird eine Siliziumnitrid schicht 28 einer Stärke von etwa 100 nm über der Oxyd schicht 27 gebildet.

Die Siliziumnitridschicht 28 wird mit Hilfe üblicher fotolithografischer Methoden zur Bildung des Bauteils 28 a geätzt. Danach wird das Substrat einer Ionenim plantation unterworfen, um die Kanal-Sperrzonen 22 zu bilden. Bei dem beschriebenen Beispiel wird ein Borimplantat bei einer Konzentration von 1 × 10¹³cm^-2 verwendet. Das Substrat wird danach einer Hochtempe raturbehandlung bei etwa 920° C zur Bildung der Feld oxydschicht 26 (Fig. 6) unterworfen. Das Feldoxyd hat eine Stärke von etwa 800 nm bei dem beschriebenen Beispiel.

Es ist klar, daß bei der Bildung der Kanal-Sperrzonen und der Feldoxydschicht 26, die oben beschrieben wurden, andere Kanal-Sperrzonen und Feldoxydschichten in anderen Bereichen des Substrats, z. B. in Peripherieschaltungen gebildet werden.

Danach wird eine Fotolackschicht 2 9 über dem Substrat gebildet, und unter Verwendung üblicher Maskier- und Ätzschritte wird der Fotolack über den Kanalzonen der Speicherzellen, beispielsweise über der Zone 24 in Fig. 7 entfernt.

Das Substrat wird danach, wie durch die Pfeile 40 ange deutet, einer Ionenimplantation unterzogen, um die Dotierung in den Kanalzonen zu verstärken, wodurch die Zone 24 gebildet wird. Bei dem beschriebenen Ausführungs beispiel wird Bor mit einer Konzentration von 4 × 10¹²cm^-2 implantiert. Dadurch ergibt sich eine Dotierung im Kanal auf ein Niveau von 10¹⁷/cm³, wodurch der Programmierungs wirkungsgrad der Zelle verstärkt wird, da die Programmie rung oder die Anzahl der in das Oxyd injizierten Elek tronen direkt auf die Dotierung im Kanal bezogen ist. Dünnere Oxyde werden in der Zelle verwendet, um die er höhten Schwellenspannungen der Zelle aufgrund höherer Dotierung zu kompensieren und eine mit den n-Kanal- MOS-Bauelementen in den Peripherieschaltungen kompa tible Schwellenspannung zu schaffen. Die sich er gebende Zelle hat eine Schwellenspannung zwischen 5 und 6 Volt, wenn die schwebende Gate-Elektrode ge laden ist, und eine Schwellenspannung von etwa 1,5 Volt, wenn die schwebende Gate-Elektrode ungeladen ist.

Bei dem beschriebenen Beispiel wird nach dem Implan tationsschritt gemäß Fig. 7 das Oxyd oberhalb der Zone 24 entfernt und ein neues Gate-Oxyd aufgewachsen. Die neue Gate-Oxydschicht 30 wird bei einer relativ niedrigen Temperatur (1000°C) auf eine Dicke von angenähert 25 nm gebracht. Danach wird eine Poly siliziumschicht 21 von einer Stärke von etwa 200 nm über dem Substrat gebildet, gefolgt von der Bildung einer Siliziumdioxydschicht 31 einer Stärke von 40 bis 50 nm und der Siliziumnitridschicht 33.

Jetzt wird durch gewöhnliche Maskier- und Ätzschritte entsprechend der Darstellung in Fig. 9 die Abmessung "a" (ebenfalls in Fig. 1 gezeigt) der schwebenden Gate-Elektrode 14 begrenzt. Dies geschieht dadurch, daß die Siliziumnitridschicht 33 zunächst zur Bildung des Bauteils 35 geätzt und die Oxydschicht 31 zur Bil dung der Oxydschicht 32 gemäß Fig. 9 geätzt wird.

Als nächstes wird das Substrat einer Temperatur von angenähert 1000°C (HCl-Atmosphäre) ausgesetzt, um eine Oxydschicht zu züchten. Das Siliziumnitridbauteil 35 gemäß Fig. 9 verhindert das Wachstum von Oxyd direkt über der Schicht 32. Dagegen wächst an den freige legten Rändern der schwebenden Gate-Elektrode 14 und an den Rändern der Schicht 32 ein Oxyd. Die sich er gebende Struktur ist in Fig. 10 bei entferntem Silizium nitridbauteil 35 gezeigt. Die Oxydschicht 32 direkt über dem Mittelbereich der schwebenden Gate-Elektrode 14 hat eine Stärke von etwa 40 bis 50 nm. Wichtig ist jedoch, daß die Oxydzonen 34 an den Rändern der schwebenden Gate-Elektrode 14 eine Stärke von etwa 70 nm haben. Es ist dieses dickere Oxyd an den Randbereichen der schwebenden Gate-Elektrode, welches die Gleichstromlöschung verhindert und die Verwendung der dünneren Oxydschicht 32 (40 bis 50 nm) im Mittel bereich der schwebenden Gate-Elektrode 14 ermöglicht.

Danach wird eine zweite Schicht aus Polysilizium über dem Substrat in der in Fig. 10 gezeigten Weise gebildet, und diese zweite Schicht wird gemustert, um das in Fig. 2 gezeigte Steuergate 16 zu bilden. Die "b" Abmessung (Fig. 1) der schwebenden Gate-Elektrode wird durch das Muster des zweiten Polysiliziumniveaus definiert. Die Source/Drain-Zonen werden jetzt durch Ionenimplantation von Arsen gebildet.

Schließlich werden übliche Endbehandlungschritte zur Fertigstellung des Bauelements verwendet, einschließlich der Bildung von Schutzschichten, Kontakten und darüber liegenden Metallschichten.

Wegen der dünneren Gateoxydschicht 30 und der dünneren Oxydschicht 32 (Fig. 2) ergibt sich eine stärkere kapa zitive Kopplung zwischen dem Steuergate 16 und dem Substrat (insbesondere in der Kanalzone der Zelle). Diese stärkere Kopplung ermöglicht die Programmierung bei einer niedrigeren Spannung im Vergleich zu herkömmlichen Bauelementen. Wegen der dickeren Oxydzonen an den Rändern der schweben den Gate-Elektrode (Oxydzonen 34) tritt ein unkontrollier tes Löschen nicht auf. So hat beispielsweise bei herkömm lichen Bauelementen die der Schicht 32 entsprechende Schicht eine Stärke von angenähert 150 nm (im Vergleich zu 40 bis 50 nm bei der beschriebenen Struktur).

Claims

1. Elektrisch programmierbare MOS-Speicherzelle mit zwei in einem Substrat mit gegenseitigem Abstand ange ordneten Zonen, die eine Kanalzone definieren, einer über der Kanalzone von dieser isoliert angeordneten schwebenden Gate-Elektrode und einem über der schweben den Gate-Elektrode von dieser isoliert angeordneten Steuergate, dadurch gekennzeichnet, daß die Isolierschicht (32) zwischen der schwebenden Gate- Elektrode (14) und dem Steuergate (16) in den den Rändern der schwebenden Gate-Elektrode (14) benachbarten Be reichen (34) dicker als in dem dem Zentralbereich der schwebenden Gate-Elektrode (14) benachbarten Isolier schichtbereich ist.

2. Speicherzelle nach Anspruch 1, dadurch gekenn zeichnet, daß die Isolierschicht (32) aus Siliziumdioxyd besteht und im Zentralbereich eine Stärke von etwa 40 nm bis 50 nm hat.

3. Speicherzelle nach Anspruch 2, dadurch gekenn zeichnet, daß die Siliziumdioxydschicht in den den Rändern der schwebenden Gate-Elektrode benachbarten Bereichen (34) eine Stärke von etwa 70 nm hat.

4. Speicherzelle nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die beiden mit gegenseitigem Abstand angeordneten Zonen (19, 20) von einem anderen Leitungstyp sind als das Substrat (12), daß eine erste Isolierschicht (30) über der Kanalzone (24) ange ordnet ist, daß die schwebende Gate-Elektrode (14) über der Kanalzone (24) und von dieser durch die erste Iso lierschicht (30) isoliert angeordnet ist und daß über der schwebenden Gate-Elektrode (14) eine zweite Isolier schicht (32) angeordnet ist.

5. Speicherzelle nach Anspruch 4, dadurch gekennzeichnet, daß das Substrat p-leitend ist und die mit gegenseitigem Abstand angeordneten Zonen (19, 20) n-leitend sind.

6. Speicherzelle nach Anspruch 5, dadurch gekennzeichnet, daß die Kanalzone (24) auf ein höheres Konzentrations niveau mit einem p-leitenden Dotierstoff dotiert ist als das Substrat (12).

7. Speicherzelle nach einem der Ansprüche 4 bis 6, da durch gekennzeichnet, daß die ersten und zweiten Iso lierschichten (30, 32) Siliziumdioxydschichten sind und die Gate-Elektroden (14, 16) aus Polysilizium bestehen.

8. Speicherzelle nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß die erste Isolierschicht (30) eine Stärke von etwa 25 nm hat.

9. Verfahren zur Herstellung einer MOS-EPROM-Zelle, bei dem eine Schicht aus Polysilizium von einem Substrat isoliert gebildet und zur Definition einer schwebenden Gate-Elektrode für die Zelle verwendet wird, dadurch gekennzeichnet, daß eine Oxydschicht (31) vorgegebener Stärke über der Polysiliziumschicht (21) gebildet wird, daß danach eine Siliziumnitridschicht (33) über der Oxydschicht (31). gebildet wird, daß die Siliziumnitrid-, Oxyd- und Polysiliziumschichten (33, 31, 21) zur Definition einer Abmessung (a) der schwebenden Gate-Elektrode ge ätzt werden und daß das Substrat schließlich einer erhöhten Temperatur ausgesetzt wird, um an den Rändern der schwebenden Gate-Elektrode eine Oxydzone zu züchten, so daß die den Rändern der schwebenden Gate-Elektrode (14) benachbarten Bereiche (34) der Oxydschicht dicker als die dem Mittelbereich der schwebenden Gate-Elektrode benachbarte Oxydschichtzone sind.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Oxydschicht (31) im Mittelbereich auf eine Dicke von etwa 40 nm bis 50 nm gebracht wird.

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die den Rändern der schwebenden Gate- Elektrode (14) benachbarten Oxydbereiche auf eine Dicke von etwa 70 nm gezüchtet werden.