DE3139846A1 - Mos-eprom-zelle und verfahren zu deren herstellung - Google Patents

Mos-eprom-zelle und verfahren zu deren herstellung

Info

Publication number
DE3139846A1
DE3139846A1 DE19813139846 DE3139846A DE3139846A1 DE 3139846 A1 DE3139846 A1 DE 3139846A1 DE 19813139846 DE19813139846 DE 19813139846 DE 3139846 A DE3139846 A DE 3139846A DE 3139846 A1 DE3139846 A1 DE 3139846A1
Authority
DE
Germany
Prior art keywords
gate electrode
floating gate
layer
edges
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813139846
Other languages
English (en)
Other versions
DE3139846C2 (de
Inventor
Paolo 94303 Palo Alto Calif. Gargini
Mark A. 95035 Milpitas Calif. Holler
George J. 94061 Redwood City Calif. Korsh
George 95014 Cupertino Calif. Perlegos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE3139846A1 publication Critical patent/DE3139846A1/de
Application granted granted Critical
Publication of DE3139846C2 publication Critical patent/DE3139846C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

3133846
PATENTANWÄLTE ZENZ & HELBeR -*D 430O-£SSEN 1 ^-AWrfKUHRSTElN 1 · TEL.: (0201) 412687 Seite ψ " I
INTEL CORPORATION 3065 Bowers Avenue, Santa Clara, Kalifornien 95051, V.St.A.
MOS-EPROM-ZeHe und Verfahren zu deren Herstellung
Die Erfindung bezieht sich auf eine Metalloxydhalbleiter (MOS)-elektrisch programmierbare Festwertspeicherzelle (EPROM-Zelle) und ein Verfahren zu deren Herstellung.
Festwertspeicher (ROM's) werden insbesondere in der Computerindustrie häufig zum Speichern von Programmen, Konstanten o. dgl. verwendet. Insbesondere zu Entwicklungszwecken sowie in den Fällen,in denen begrenzte Zahlen erforderlich sind, werden elektrisch programmierbare Festwertspeicher (EPROMs) verwendet. EPROMs geben auch dem Benutzer die Möglichkeit, Daten in den Speicher einzugeben, so daß die Daten nicht nur während der Herstellung des Speichers seitens des Speicherherstellers eingegeben zu werden brauchen. Eine Gruppe dieser Speicher wird mit der MOS-Technologie hergestellt und weist Zellen (mit schwebenden Gate-Elektroden) auf, die dadurch gelöscht werden können, daß der Speicher einer Strahlung, beispielsweise ultraviolettem Licht ausgesetzt wird. Kommerzielle Ausführungen dieser Speicher werden unter den Artikelnummern 2708 und 2716 zusätzlich zu anderen Nummern vertrieben.
Bei den ursprünglichen löschbaren EPROMs mit schwebende Gate-Elektroden aufweisenden Zellen wurden p-Kanal-Bau-
Z/bu.
elemente verwendet, die durch Avalanche-Injektion aufgeladen wurden, und ein derartiges Bauelement ist in der US-PS 3 660 819 beschrieben. Um eine auf schwebendem Potential befindliche Gate-Elektrode dieser Bauelemente aufzuladen, wird eine relativ hohe Programmier spannung benötigt, um einen Avalanche-Durchbruch an einem Übergang herbeizuführen und eine Quelle von Elektronen hoher Energie zu schaffen, welche auf die' schwebende Gate-Elektrode injiziert werden»
Als die Entwicklung zu dichteren und schnelleren Strukturen führte, wurden n-Kanal-MOS-EPROM -Zellen anstelle der p-Kanal-Zellen verwendet. Ein solches Bauelement ist in der US-PS 3 996 657 beschrieben» Neben der Umkehr der Leitungstypen der verschiedenen Zonen verwenden diese n-Kanal-Bauelemente üblicherweise zwei Gate-Elektroden, und zwar die übliche, auf schwebendem Potential befindliche Gate-Elektrode und eine zusätzliche Gate-Elektrode, die über der schwebenden Gate-Elektrode angeordnet ist und als Steuergate dient» Dieses Steuergate dient zur Aufladung der auf schwebendem Potential befindlichen Gate-Elektrode/zur Baueiementenansteuerung. Normalerweise wird Ladung in die schwebende Gate-Elektrode von der Kanalzone aus anstatt von der Source- oder Drain-Zone — wie im Falle der früheren p-Kanal-Bauelemente—injisierto Diesen Vorgang bezeichnet man manchmal als Kanalinjektion - im Gegensatz zu der früheren Avalanche-Injektion., Verbesserte Ausführungen dieser n-Kanal-Speicherzellen mit schwebenden Gate-Elektroden sind in den US-PS"η 4 142 926 und 4 114 255 beschrieben»
In typischer Ausführung benötigen diese bekannten n-Kanal-EPROM-Zellen zum Programmieren 25 Volt» Diese Spannung ist etwas höher als die Spannung, die bei Benutzung der integrierten Schaltung normalerweise zur
Verfügung steht. Wegen dieser höheren Programmierspannung wird das Programmieren dieser herkömmlichen Zellen problematisch. Es ist außerdem schwieriger, diese höheren Spannungen im Speicher zu verarbeiten.
Der Erfindung liegt die Aufgabe zugrunde, eine EPROM-ZeIIe mit schwebender Gate-Elektrode zur Verfugung zu stellen, die gegenüber den herkömmlichen Zellen gleicher Gattung mit einer deutlich niedrigeren Spannung, insbesondere mit etwa 12 Volt, programmierbar ist. Dies ist ein wesentlicher Vorteil, da 12 Volt-Betriebsspannungen bei Verwendung integrierter Schaltungen gewöhnlich zur Verfugung stehen. Auch kann diese niedrigere Spannung besser auf einem Speicherchip dekodiert werden.
Ausgehend von einer MOS-EPROM -Zelle mit zwei in einem Substrat in gegenseitigem Abstand angeordneten Zonen, die eine Kanalzone definieren, einer oberhalb der Kanalzone, von dieser isoliert angeordneten schwebenden Gate-Elektrode und mit einem oberhalb der schwebenden Gate-Elektrode und von dieser isoliert angeordneten Steuergate zum Programmieren der Zelle und zum Zugreifen zur Zelle, sieht die Erfindung zur Lösung der obengenannten Aufgabe vor, daß die Isolierschicht zwischen der schwebenden Gate-Elektrode und dem Steuergate im Randbereich des Steuergates dicker als im Zentralbereich des Steuergates ist. Auf diese Weise kann eine dünnere Isolation zwischen der schwebenden Gate-Elektrode und dem Steuergate verwendet werden, ohne daß Ladung unkontrolliert von der schwebenden Gate-Elektrode abgeführt (gelöscht) wird. Der dünnere Isolationsschichtbereich ermöglicht die Programmierung der Zelle bei einem niedrigeren Potential bzw. bei niedrigerer Spannung.
Im folgenden wird die Erfindung beispielsweise anhand der Zeichnung näher erläutert. In der Zeichnung zeigen:
Fige 1 eine Draufsicht auf eine Speicherzelle nach der Erfindung;
Fig. 2 eine Schnittansicht der Speicherzellen entlang der Schnittlinie 2-2 in Figo 1;
Fig. 3 eine Schnittansicht durch die Speicherzelle entlang der Schnittlinie 3=3 in Fig. 1;
Fig. 4 bis 10 veranschaulichen das Verfahren zum Herstellen der Speicherzelle gemäß den Fig. 1 bis 3; hierin zeigen:
Fig. 4
Fig
Fig
Figo 7
Fig. 8
Figo 9
Fig» 10
eine Schnittansicht durch ein Substrat mit darüberliegenden Oxyd= und Siliziumnitridschicht en;
das Substrat gemäß Figo 4 nach dem Ätzen der Siliziumnitridschicht und während einer Ionenimplantation;
das Substrat gemäß Fig ο 5 nach dem Auf- · wachsen eines Feldoxyds auf das Substrat;
das Substrat gemäß Figo 6 nach einem Fotömaskierschritt und nach einer Ionen= implantation;
das Substrat gemäß Fig= 7 nach der Bildung einer Polysiliziumschicht, einer Siliziumdioxydschicht und einer Siliziumnitridschicht über dem Substrat;
das Substrat gemäß Figo 8 nach einem Maskier- und Ätzschritt; und
das Substrat gemäß Figo 9, nachdem eine zusätzliche Oxydschicht auf dem Substrat aufgewachsen istD
Die beschriebene elektrisch programmierbare Festwertspeicherzelle (EPROM-Zelie) wird unter Verwendung der MOS-Technologie hergestellte In der folgenden Beschreibung sind zahlreiche Einzelheiten, z. B0 besondere Dotierstoffe, Dicken der Schichten usw» zur Erleichterung des Verständnisses der Erfindung angegeben» Es ist jedoch dem Fachmann klar, daß die Erfindung auch ohne diese besondere Einzelheiten realisiert werden kann,
Andererseits werden bekannte Strukturen und Behandlungsschritte nicht im einzelnen beschrieben, um die Erfindung nicht mit unnötigen Einzelheiten zu belasten.
Bei der Erfindung geht es vor allem darum, eine EPROM-ZeIIe mit schwebender Gate-Elektrode zur Verfügung zu stellen, die mit einem niedrigeren Potential bzw. einer niedrigeren Spannung als bekannte Zellen gleicher Gattung programmiert werden kann. Wie oben gesagt, benötigen bekannte Zellen etwa 25 Volt zum Programmieren, während die Programmierspannung bei der beschriebenen Zelle etwa 12 Volt beträgt.
Eine Möglichkeit der Programmierung bei niedrigerem Potential besteht in der Schaffung einer stärkeren'Kopplung zwischen dem Steuergate (Gate 16 in den Figuren 1, 2 und 3) und dem Substrat 12. Eine stärkere Kopplung kann dadurch erzielt werden, daß dünnere Oxydschichten zwischen dem Steuergate 16 und der schwebenden Gate-Elektrode 14 und außerdem zwischen der schwebenden Gate-Elektrode und dem Substrat vorgesehen werden. Ein mit der Verwendung einer dünneren Oxydschicht zwischen dem Steuergate und der schwebenden Gate-Elektrode verbundenes Problem besteht darin, daß eine Zelle mit aufgeladener Gate-Elektrode während des Normalbetriebs ihre Ladung langsam einbüßt, d. h. gelöscht wird.· Es sei beispielsweise angenommen, daß die schwebende Gate-Elektrode 14 aufgeladen ist. Wenn zwischen dem Steuergate und der schwebenden Gate-Elektrode eine dünne Oxydschicht angeordnet ist, so wird die Ladung von der schwebenden Gate-Elektrode langsam über das Steuergate entfernt, wodurch die in der Zelle gespeicherten Daten effektiv verlorengehen. Diese Art der Ladungsentfernung wird manchmal als "Gleichstromlöschung" bezeichnet. Dieses Phänomen wird bei elektrisch programmierbaren und .elektrisch löschbaren Speicherzellen (E PROM-Zellen) ausgenutzt
(US-PS'η 4 119 995 und 4 099 196)„
Während der Voruntersuchungen für die Schaffung einer EPROM-ZeIIe, die bei niedrigerem Potential bzw. bei niedrigerer Spannung programmierbar ist, wurde erkannt, daß die Gleichstrom-Löschcharakteristiken weitgehend von der Oxydstärke im Randbereich der schwebenden Gate-Elektrode - im Gegensatz zu dem Zentralbereich der schwebenden Gate-Elektrode - abhängig sind« Der Grund hierfür ist noch nicht vollständig klar; es kann sein, daß die Krümmung an den Kanten bzw. Rändern der schwebenden Gate-Elektrode ein verstärktes elektrisches Feld hervorruft, das den Löschvorgang fördert und/oder daß das Oxyd an den Rändern bzw« Kanten der Gate-Elektrode von schlechterer Qualität ist»
Mit der Erfindung wird eine Speicherzelle zur Verfugung gestellt, die bei einem niedrigeren Potential programmiert werden kann, da die Oxydzonen 34 an den Rändern bzw= Kanten der schwebenden Gate-Elektrode 14 dicker als die Oxydschicht 32 im Zentralbereich der Gate-Elektrode sind«
Im folgenden wird auf die Figuren 1 bis 3 Bezug genommen» Die EPROM-Zelle weist, wie am besten in Figo 3 zu sehen ist, zwei in gegenseitigem Abstand angeordnete n-leitende Source/Drain-Zonen 19 und 20 aut, die in einem p-leitendem Substrat 12 angeordnet sindo Der zwischen diesen n-leitenden Zonen gebildete Kanal weist eine p-leitende Zone 24 auf» Über dem Kanal ist eine vollständig in einem Oxyd (Siliziumdioxyd) eingebettete, auf schwebendem Potential befindliche Gate-Elektrode 14 angeordnete Das Steuergate 16, das aus einer langgestreckten Polysiliziumleitung (am besten in Fig. 1 zu sehen) besteht, ist von der schwebenden Gate-Elektrode isoliert und ermöglicht wie bei herkömmlichen Bauelementen gleicher Gattung die
Programmier- und Steuerfunktionen. Die beschriebene Zelle benötigt eine Substratzone von etwa 0,14 χ 0,14 mm.
Wie am besten in Fig. 2 zu sehen ist, enthalten die Ränder des Kanals stark dotierte p-leitende Zonen 22. Diese Zonen verstärken die Programmierung des Bauelements und werden allgemein in der in der US-PS 4 114 255 beschriebenen Weise hergestellt.
Wenn das Bauelement gemäß den Figuren 2 und 3 in einer Matrix hergestellt wird, wird die Drain- Zone jedes Bauelements bzw. jeder Zelle über einen Drain-Kontakt mit einer in der Zeichnung nicht dargestellten darüberliegenden Metalleitung verbunden.·(Der Drain-Kontakt ist jedoch in Fig. 1 gezeigt.) Die Source-Zone 19 einer Zellenmatrix ist eine langgestreckte dotierte Zone und bildet eine gemeinsame Source-Zone für mehrere EPROM-Zellen. Die schwebende Gate-Elektrode 14 und das darüberliegende Steuergate 16 sind bezüglich ihrer Abmessung (b) in Fig. 1 zueinander ausgerichtet und bestehen aus einer ersten und zweiten Schicht aus Polysilizium, wie weiter unten noch genauer beschrieben werden wird. Der zur ausgerichteten Bildung dieser Gate-Elektroden verwendete Ätzprozeß ist in der US-PS 4 142 926 beschrieben.
Im folgenden wird auf Fig. 4 Bezug genommen, die eine Anfangsstufe bei der Herstellung der beschriebenen Zelle veranschaulicht. Ein p—leitendes monokristallines Siliziumsubstrat 12 wird verwendet, das auf ein Dotierungsniveau von etwa 50 Ohm cm dotiert ist. Nach den üblichen Reinigungsschritten wird eineSiliziumdioxydschicht 27 einer Stärke von etwa 375 A* auf dem Substrat gezüchtet. Danach wird eine Siliziumnitridschicht 28 einer Stärke von etwa 1000 S über der Oxydschicht 27 gebildet.
a β β
Die Siliziumnitridschicht 28 wird mit Hilfe üblichem fotolithografischer Methoden zur Bildung des Bauteils 28a geätzt. Danach wird das Substrat einer Ionenimplantation unterworfen, um die Kanal-Sperrzonen 22 zu bilden. Bei dem beschriebenen Beispiel wird ein
13 —2 Borimplantat bei einer Konzentration von 1 χ 10 cm verwendet. Das Substrat wird danach einer Hochtemperaturbehandlung bei etwa 9200C zur Bildung der Feldoxydschicht 26 (Fig. 6) unterworfen. Das Feldoxyd, hat eine Stärke von etwa 8000 S bei dem beschriebenen Beispiel.
Es ist klar, daß bei der Bildung der Kanal-Sperrzonen und der Feldoxydschicht 26, die oben beschrieben wurden, andere Kanal-Sperrzonen und Feldoxydschichten in anderen Bereichen des Substrats, z» Bo in Peripherieschaltungen gebildet werden.
Danach wird eine Fotolackschicht 29 über dem Substrat gebildet, und unter Verwendung üblicher Maskier- und Ätzschritte wird der Fotolack über den Kanalzonen der Speicherzellen, beispielsweise über der Zone 24 in Fig» 7 entfernt.
Das Substrat wird danach, wie durch die Pfeile 40 angedeutet, einer Ionenimplantation unterzogen, um die Dotierung in den Kanalzonen zu verstärken, wodurch die Zone 24 gebildet wird. Bei dem beschriebenen Ausführungs-
beispiel wird Bor mit einer Konzentration von 4 χ 10 cm implantierte Dadurch ergibt sich eine Dotierung im Kanal
17 3
auf ein Niveau von 10 /cm , wodurch der Programmierungswirkungsgrad der Zelle verstärkt wird, da die Programmierung oder die Anzahl der in das Oxyd injizierten Elektronen direkt auf die Dotierung im Kanal bezogen ist„ Dünnere Oxyde werden in der Zelle verwendet, um die erhöhten Schwellenspannungen der Zelle aufgrund höherer
AX
Dotierung zu kompensieren und eine mit den n-Kanal-MOS-Bauelementen in den Peripherieschaltungen kompatible Schwellenspannung zu schaffen. Die sich ergebende Zelle hat eine Schwellenspannung zwischen 5 und 6 Volt, wenn die schwebende Gate-Elektrode geladen ist, und eine Schwellenspannung von etwa 1,5 Volt, wenn die schwebende Gate-Elektrode ungeladen ist.
Bei dem beschriebenen Beispiel wird nach dem Implan-r tationsschritt gemäß Fig. 7 das Oxyd oberhalb der Zone 24 entfernt und ein neues Gate-Oxyd aufgewachsen.. Die neue Gate-Oxydschicht 30 wird bei einer relativ niedrigen Temperatur (10000C) auf eine Dicke von angenähert 250 A* gebracht. Danach wird eine PoIysiliziumschicht 21 von einer Stärke von etwa 2000 8 über dem Substrat gebildet, gefolgt von der Bildung einer Siliziumdioxydschicht 31 einer Stärke von 400 bis 500 % und einer Siliziumnitridschicht 33.
Jetzt wird durch gewöhnliche Maskier- und Ätzschritte entsprechend der Darstellung in Fig. 9 die Abmessung "a" (ebenfalls in Fig» I gezeigt) der schwebenden Gate-Elektrode 14 begrenzt. Dies geschieht dadurch, daß die Siliziumnitridschicht 33 zunächst zur Bildung des Bauteils 35 geätzt und die Oxydschicht 31 zur Bildung der Oxydschicht 32 gemäß Fig. 9 geätzt wird.
Als nächstes wird das Substrat einer Temperatur von angenähert 1000 C (HCl-Atmosphäre) ausgesetzt, um eine Oxydschicht zu züchten. Das Siliziumnitridbauteil gemäß Fig. 9 verhindert das Wachstum von Oxyd direkt über der Schicht 32. Dagegen wächst an den freigelegten Kanten der schwebenden Gate-Elektrode 14 und an den Kanten der Schicht 32 ein Oxyd«, Die sich ergebende Struktur ist in Fig.10 bei entferntem Silizium-
nitridbauteil 35 gezeigt« Die Oxydschicht 32 direkt über dem Mittelbereich der schwebenden Gate-Elektrode 14 hat eine Stärke von etwa 400 bis 500 S. Wichtig ist jedoch, daß die Oxydzonen 34 an den Rändern bzw. Kanten der schwebenden Gate-Elektrode 14 eine Stärke von etwa 700 S haben. Es ist dieses dickere Oxyd an den Randbereichen der schwebenden Gate-Elektrode, welches die Gleichstromlöschung verhindert und die Verwendung der dünneren Oxydschicht 32 (400 bis 500 R) im Mittelbereich der schwebenden Gate-Elektrode 14 ermöglichte
Danach wird eine zweite Schicht aus Polysilizium über dem Substrat in der in Fig. 10 gezeigten Weise gebildet, und diese zweite Schicht wird gemustert, um das in Figö 2 gezeigte Steuergate 16 zu bilden«, Die "b" Abmessung (Figur 1) der schwebenden Gate-Elektrode wird durch das Muster des zweiten Polysiliziumniveaus definiert Die Source/Drain-Zonen werden jetzt durch Ionenimplantation von Arsen gebildet.
Schließlich werden übliche "Hinterenden-"Schritte zur Fertigstellung des Bauelements verwendet, einschließlich der Bildung von Schutzschichten, Kontakten und darüberliegenden Metallschichten.
Wegen der dünneren Gateoxydschicht 30 und der dünneren Oxydschicht 32 (Figur 2) ergibt sich eine stärkere kapazitive Kopplung zwischen dem Steuergate 16 und dem Substrat (insbesondere in der Kanalzone der Zelle)» Diese stärkere Kopplung ermöglicht die Programmierung bei einem niedrigeren Potential bzw« bei einer niedrigeren Spannung im Vergleich zu herkömmlichen Bauelementen» Wegen der dickeren Oxydzonen an den Rändern bswo Kanten der schwebenden Gate-Elektrode (Oxydzonen 34) tritt ein unkontrolliertes Löschen nicht auf«, So hat beispielsweise bei herkömmlichen Bauelementen die der Schicht 32 entsprechende Schich\
eine Stärke von angenähert 1500 8 (im Vergleich zu 400 bis 500 8 bei der beschriebenen Struktur).
Auf diese Weise ergibt sich eine EPROM-Zelle, die ohne schädliche Nebenwirkungen bei einer niedrigeren Spannung bzw. einem niedrigeren Potential als herkömmliche Bauelemente gleicher Gattung programmiert werden kann.
Leerseite

Claims (1)

  1. PATENTANWÄLTE ZENZ & HELB^R -0D 4300"ESSEN 1 -°AM"RUHRSTEIN 1 ■ TEL.: (02 01) 412ϋ j.
    Λ"»
    Seite „ X? „ τ jjt
    INTEL CORPORATION
    nsprüche
    SS SS S SS — — 55 ™ SS SS ~ 22 — — SS SS S3
    Elektrisch programmierbare MOS=Speicherzelle mit zwei in einem Substrat mit gegenseitigem Abstand ange-= ordneten Zonen, die eine Kanalzone definieren, einer über der Kanalzone von dieser isoliert angeordneten schwebenden Gate-Elektrode und einera über der schwebenden Gate-Elektrode von dieser isoliert angeordneten Steuergate, dadurch gekennzeichnet, daß die Isolierschicht zwischen der schwebenden Gate-Elektrode (14) und dem Steuergate (16) in den den Rändern der schwebenden Gate-Elektrode (14) benachbarten Bereichen(34) dicker als in dem dem Zentralbereich der schwebenden Gate-Elektrode (14) benachbarten Isolier= Schichtbereich (32) ist=
    2o Speicherzelle nach Anspruch 1, dadurch gekenn-= zeichnet, daß die Isolierschicht aus Siliziumdioxyd besteht und im Zentralbereich (32) eine Stärke von etwa 400 bis 500 R hato
    3o Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß die Siliziumdioxydschicht in dem den Rändern bzw= Kanten der schwebenden Gate-Elektrode benachbarten Bereichen (34) eine Stärke von etwa R hat«,
    4o Speicherselle nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die beiden mit gegenseitigem Abstand angeordneten Zonen (19, 20) von einem
    anderen Leitungstyp sind als das Substrat (12), daß eine erste Isolierschicht (30) über der Kanalzone (24) angeordnet ist, daß die schwebende Gate-Elektrode (14) über der Kanalzone (24) und von dieser durch die erste Isolierschicht (30) isoliert angeordnet ist, daß über der schwebenden Gate-Elektrode (14) eine zweite Isolierschicht (32) angeordnet ist, daß das Steuergate (16) durch die zweite Isolierschicht von der schwebenden Gate-Elektrode (14) isoliert über der Kanalzone (24) angeordnet ist und daß die zweite Isolierschicht an den Rändern der schwebenden Gate-Elektrode (14) dicker als im Zentralbereich der schwebenden Gate-Elektrode ist.
    5. Speicherzelle nach Anspruch 4, dadurch gekennzeichnet, daß das Substrat p-leitend ist und die mit gegenseitigem Abstand angeordneten Zonen (19, 20) η-leitend sind.
    6. Speicherzelle nach Anspruch 5, dadurch gekennzeichnet, daß die Kanalzone (24) auf ein höheres Konzentrationsniveau mit einem p-leitenden Dotierstoff dotiert ist als das Substrat (12).
    7. Speicherzelle nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die ersten und zweiten Isolierschichten (30, 32) Siliziumdioxydschichten sind und die Gate-Elektroden (14, 16) aus Polysilizium bestehen.
    8. Speicherzelle nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß die erste Isolierschicht (30) eine Stärke von etwa 250 S hat.
    9. Verfahren zur Herstellung einer MOS-EPROM-Zelle, bei dem eine Schicht aus Polysilizium von einem Substrat isoliert gebildet und zur Definition einer schwebenden
    Gate-Elektrode für die Zelle verwendet wird, dadurch
    gekennzeichnet, daß eine Oxydschicht (31) vorgegebener Stärke über der Polysilisiumschicht (21) gebildet wird, daß danach eine Siliziumnitridschicht (33) über der Oxydschicht (31) gebildet wird, daß die Siliziumnitrid·=-, Oxyd- und Polysizxumschichten (21, 31, 33) zur Definition einer Abmessung (a) der schwebenden Gate-Elektrode geätzt werden und daß das Substrat schließlich einer erhöhten Temperatur ausgesetzt wird, um an den Randern der schwebenden Gate-Elektrode eine Oxydzone zu züchten, so daß die den Rändern der schwebenden Gate-Elektrode (14) benachbarten Bereiche (34) der Oxydschicht dicker als die dem Mittelbereich der schwebenden Gate-Elektrode benachbarte Oxydschichtzone (32) sind»
    10» Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die erste Oxydschicht auf eine Dicke von etwa 400 bis 500 R gebracht wirdo
    llo Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die den Rändern bzw» Kanten der schwebenden Gate-Elektrode (14) benachbarten Oxydbereiche auf eine Dicke von etwa 700 ä gezüchtet %ferdeno
DE19813139846 1980-10-14 1981-10-07 Mos-eprom-zelle und verfahren zu deren herstellung Granted DE3139846A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/196,838 US4412310A (en) 1980-10-14 1980-10-14 EPROM Cell with reduced programming voltage and method of fabrication

Publications (2)

Publication Number Publication Date
DE3139846A1 true DE3139846A1 (de) 1982-06-16
DE3139846C2 DE3139846C2 (de) 1990-04-26

Family

ID=22726978

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813139846 Granted DE3139846A1 (de) 1980-10-14 1981-10-07 Mos-eprom-zelle und verfahren zu deren herstellung

Country Status (4)

Country Link
US (1) US4412310A (de)
JP (1) JPS5793578A (de)
DE (1) DE3139846A1 (de)
GB (1) GB2085226B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3316096A1 (de) * 1983-05-03 1984-11-08 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von speicherzellen mit einem ein schwebendes gate aufweisenden mos-feldeffekttransistor

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57157573A (en) * 1981-03-25 1982-09-29 Fujitsu Ltd Semiconductor non-volatile memory cell
US4494301A (en) * 1983-09-01 1985-01-22 Rca Corporation Method of making semiconductor device with multi-levels of polycrystalline silicon conductors
JPS60234372A (ja) * 1984-05-07 1985-11-21 Toshiba Corp 半導体装置の製造方法
DE3575813D1 (de) * 1984-05-07 1990-03-08 Toshiba Kawasaki Kk Verfahren zum herstellen einer halbleiteranordnung mit einer gateelektrodenstapel-struktur.
FR2600810A1 (fr) * 1986-06-27 1987-12-31 Eurotechnique Sa Procede de programmation de donnees dans une memoire morte programmable electriquement
KR920013709A (ko) * 1990-12-21 1992-07-29 김광호 불휘발성 반도체 메모리장치 및 그 제조방법
US5247477A (en) * 1991-05-31 1993-09-21 Altera Corporation Method of programming floating gate memory devices aided by potential applied to read channel
US5198381A (en) * 1991-09-12 1993-03-30 Vlsi Technology, Inc. Method of making an E2 PROM cell with improved tunneling properties having two implant stages
US5541876A (en) * 1994-06-01 1996-07-30 United Microelectronics Corporation Memory cell fabricated by floating gate structure
US5627091A (en) * 1994-06-01 1997-05-06 United Microelectronics Corporation Mask ROM process for making a ROM with a trench shaped channel
JP2929944B2 (ja) * 1994-09-09 1999-08-03 株式会社デンソー 半導体装置の製造方法
US5706227A (en) * 1995-12-07 1998-01-06 Programmable Microelectronics Corporation Double poly split gate PMOS flash memory cell
KR100252253B1 (ko) * 1997-01-04 2000-05-01 윤종용 전기 소거식 프로그램어블 롬
US7030038B1 (en) * 1997-07-31 2006-04-18 Texas Instruments Incorporated Low temperature method for forming a thin, uniform oxide
KR100846392B1 (ko) * 2006-08-31 2008-07-15 주식회사 하이닉스반도체 반도체 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180826A (en) * 1978-05-19 1979-12-25 Intel Corporation MOS double polysilicon read-only memory and cell
US4203158A (en) * 1978-02-24 1980-05-13 Intel Corporation Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4004159A (en) * 1973-05-18 1977-01-18 Sanyo Electric Co., Ltd. Electrically reprogrammable nonvolatile floating gate semi-conductor memory device and method of operation
US4016588A (en) * 1974-12-27 1977-04-05 Nippon Electric Company, Ltd. Non-volatile semiconductor memory device
JPS55113359A (en) * 1979-02-22 1980-09-01 Fujitsu Ltd Semiconductor integrated circuit device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4203158A (en) * 1978-02-24 1980-05-13 Intel Corporation Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same
US4203158B1 (de) * 1978-02-24 1992-09-22 Intel Corp
US4180826A (en) * 1978-05-19 1979-12-25 Intel Corporation MOS double polysilicon read-only memory and cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3316096A1 (de) * 1983-05-03 1984-11-08 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von speicherzellen mit einem ein schwebendes gate aufweisenden mos-feldeffekttransistor

Also Published As

Publication number Publication date
JPS5793578A (en) 1982-06-10
US4412310A (en) 1983-10-25
GB2085226A (en) 1982-04-21
DE3139846C2 (de) 1990-04-26
GB2085226B (en) 1985-08-21

Similar Documents

Publication Publication Date Title
DE19527682B4 (de) Verfahren zur Herstellung einer EEPROM-Flashzelle
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE3782279T2 (de) Elektrisch veraenderbare, nichtfluechtige speicheranordnung vom schwebenden gate-typ, mit geringerer tunneleffektflaeche und herstellung derselben.
DE69021419T2 (de) Halbleiterspeicheranordnung mit einem ferroelektrischen Material.
DE69023961T2 (de) Bit- und Block-Löschen einer elektrisch löschbaren und programmierbaren Nur-Lese-Speicheranordnung.
DE19619705C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit einem in einem Graben angeordneten Gateelektrodenabschnitt und deren Herstellungsverfahren
DE19612948B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit vertiefter Kanalstruktur
DE112005000665B4 (de) Ladungseinfangende Speicherzellenanordnung und Herstellungsverfahren
DE69312676T2 (de) Prozess zur Herstellung von integrierten Bauelementen einschliesslich nichtvolatiler Speicher und Transistoren mit Tunneloxidschutz
DE3139846C2 (de)
DE2547828A1 (de) Halbleiter-speicherelement und verfahren zur herstellung desselben
DE3117719A1 (de) Nichtfluechtiger eprom und eeprom mit erhoehtem wirkungsgrad
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DE4114344A1 (de) Herstellungsverfahren und aufbau einer nicht-fluechtigen halbleiterspeichereinrichtung mit einer speicherzellenanordnung und einem peripheren schaltkreis
DE2911132A1 (de) Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium
DE3029539A1 (de) Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle
DE19638969C2 (de) EEPROM mit einem Polydistanz-Floating-Gate und Verfahren zu deren Herstellung
DE3037431A1 (de) Verfahren zur herstellung von elektrisch programmierbaren festwertspeichern in mos-technologie
DE10336876A1 (de) Speicherzelle mit Nanokristallen oder Nanodots
DE19526201C2 (de) EEprom und Verfahren zu seiner Herstellung
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE112020003656T5 (de) Nichtflüchtige halbleiterspeichervorrichtung
DE68923436T2 (de) Selektive Technik zur Bestimmung einer Unebenheit zur Verwendung beim Herstellen eines Transistors mit schwebendem Gate.
DE69637352T2 (de) Verfahren zur Herstellung einer vertikalen nichtflüchtigen Speicherzelle
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee