DE19743555C2 - Nichtflüchtiges Speicherbauteil - Google Patents
Nichtflüchtiges SpeicherbauteilInfo
- Publication number
- DE19743555C2 DE19743555C2 DE19743555A DE19743555A DE19743555C2 DE 19743555 C2 DE19743555 C2 DE 19743555C2 DE 19743555 A DE19743555 A DE 19743555A DE 19743555 A DE19743555 A DE 19743555A DE 19743555 C2 DE19743555 C2 DE 19743555C2
- Authority
- DE
- Germany
- Prior art keywords
- gate
- programming
- floating gate
- floating
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007667 floating Methods 0.000 claims description 94
- 239000000758 substrate Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 26
- 238000009413 insulation Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 2
- 230000009191 jumping Effects 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 61
- 238000000034 method Methods 0.000 description 39
- 230000008569 process Effects 0.000 description 24
- 239000002800 charge carrier Substances 0.000 description 15
- 238000012795 verification Methods 0.000 description 8
- 238000012217 deletion Methods 0.000 description 7
- 230000037430 deletion Effects 0.000 description 7
- 230000005641 tunneling Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000006735 deficit Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
- G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
- G11C11/5635—Erasing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/561—Multilevel memory cell aspects
- G11C2211/5611—Multilevel memory cell with more than one control gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5624—Concurrent multilevel programming and programming verification
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
Die Erfindung betrifft ein nichtflüchtiges Speicherbauteil.
Im allgemeinen besteht bei der Verwendung nichtflüchtiger Halbleiter-Spei
cherbauteile, wie EEPROMs und Flash-EEPROMs, als Massenspeichermedien
der Nachteil, dass es höchst schwierig ist, die hohen Kosten pro Bit dieser
Speicher zu
überwinden. Außerdem sind für Anwendungen nichtflüchtiger
Speicher in tragbaren Erzeugnissen Chips nichtflüchtiger
Speicher mit niedrigem Energieverbrauch erforderlich. Um die
Kosten pro Bit zu verringern, laufen intensive Untersuchun
gen zu mehreren Bits pro Zelle.
Die Packungsdichte eines herkömmlichen nichtflüchtigen Spei
chers steht in eineindeutiger Beziehung zur Anzahl der Spei
cherzellen. Eine Mehrbitzelle speichert dagegen Daten mit
zwei oder mehr Bits in einer einzigen Speicherzelle, was die
Dichte von Daten auf derselben Chipfläche erhöht, ohne dass
die Größe der Speicherzelle verringert ist.
Um eine Mehrbitzelle zu realisieren, sollten pro Speicher
zelle mehr als drei Schwellenspannungspegel programmierbar
sein. Um z. B. Daten mit zwei Bits pro Zelle zu speichern,
müssen die jeweiligen Zellen mit 22, d. h. vier Schwellen
pegeln, programmierbar sein. Hierbei entsprechen die vier
Schwellenpegel den logischen Zuständen 00, 01, 10 bzw. 11.
Bei einem Mehrpegelprogramm besteht das kritischste Problem
darin, dass die jeweiligen Schwellenspannungspegel statisti
sche Verteilung aufweisen. Der Verteilungswert beträgt unge
fähr 0,5 V.
Wenn die Verteilung durch genaues Einstellen der jeweiligen
Schwellenpegel verringert wird, können mehr Pegel program
miert werden, was einerseits die Anzahl der Bits pro Zelle
erhöht. Um die Spannungsverteilung zu verringern, existiert
ein Verfahren des Programmierens unter Verwendung wiederhol
ten Programmierens und Verifizierens.
Gemäß diesem Verfahren wird eine Reihe von Spannungsimpulsen
an die Zellen angelegt, um die nichtflüchtige Speicherzelle
mit vorgesehenen Schwellenpegeln zu programmieren. Um zu verifizieren,
ob eine Zelle den vorgesehenen Schwellenpegel
erreicht hat, wird zwischen den jeweiligen programmierenden
Spannungsimpulsen ein Lesevorgang ausgeführt.
Wenn der verifizierte Schwellenpegel während des Verifizier
vorgangs den vorgesehenen Schwellenpegel erreicht, endet das
Programmieren. Bei diesem Verfahren des wiederholten Pro
grammierens und Verifizierens ist es schwierig, die Fehler
verteilung des Schwellenpegels aufgrund der begrenzten Im
pulsbreite der Programmierspannung zu verringern. Außerdem
ist der Algorithmus des wiederholten Programmierens und Ve
rifizierens durch eine zusätzliche Schaltung realisiert, was
die Fläche der Peripherieschaltungen auf dem Chip erhöht.
Ferner verlängert das Wiederholungsverfahren die Program
mierzeit. Um diesen Nachteil zu überwinden, schlug R. Cernea
von SunDisk Co., Ltd. im am 6. Juni 1996 erteilten US-Patent
Nr. 5,422,842 ein Verfahren zum gleichzeitigen Programmieren
und Verifizieren vor.
Fig. 1a veranschaulicht das Symbol- und Schaltbild des von
Cernea vorgeschlagenen nichtflüchtigen Speichers. Wie es in
Fig. 1a dargestellt ist, umfasst die nichtflüchtige Spei
cherzelle ein Steuergate 1, ein potentialungebundenes Gate
2, eine Source 3, einen Kanalbereich 4 sowie einen Drain 5.
Wenn an das Steuergate 1 und den Drain 5 Spannungen angelegt
werden, die dazu ausreichen, einen Programmiervorgang auszu
lösen, fließt ein Strom zwischen dem Drain 5 und der Source
3. Dieser Strom wird mit einem Bezugsstrom verglichen, und
wenn der Strom einen Wert erreicht, der dem Bezugsstrom ent
spricht oder kleiner ist, wird ein Programmierabschlusssi
gnal erzeugt.
Der obengenannte Ablauf ist durch Fig. 1b veranschaulicht.
Die automatische Verifizierung eines programmierten Zustands
gleichzeitig mit dem Programmieren gemäß dem Stand der Tech
nik kann den Nachteil wiederholter Programmierverifizierung
in gewissem Ausmaß kompensieren.
Jedoch schlägt R. Cernea weder die Verwendung eines geson
derten Programmiergates für den Programmiervorgang noch die
Verwendung einer Struktur vor, bei der die Pfade für den
Programmierstrom und den Erfassungs(oder Verifizier-)strom
vollständig getrennt sind. Darüber hinaus wird der Schwel
lenpegel nicht durch eine an das Steuergate der Speicherzel
le angelegte Spannung eingestellt. Daher ist eine gesonderte
Optimierung der Vorgänge zum Programmieren und Erfassen
schwierig. Da der Programmierstrom und der Überwachungsstrom
nicht voneinander getrennt sind, ist es schwierig, die
Schwellenspannung der Zelle direkt zu kontrollieren.
Außerdem offenbart das am 27. August 1991 erteilte US-Patent
Nr. 5,043,940 ein Verfahren zum Ausführen eines Mehrpegel-
Programmiervorgangs, bei dem an jeden Anschluss der Spei
cherzelle angelegte Spannungen fixiert werden, während Be
zugsströme für jeweilige Pegel variiert werden. Bei diesen
Verfahren ist, wie es durch Fig. 1b dargestellt ist, die Be
ziehung zwischen den Bezugsströmen zur Erfassung und den
Zellenschwellenspannungen weder explizit noch linear.
Daher besteht bei einem stromgesteuerten Programmierverfah
ren wie denjenigen gemäß den obengenannten Techniken der
Nachteil, dass eine direkte und effektive Mehrpegelsteuerung
nicht einfach ist.
Um diese Probleme zu überwinden, schlug der Erfinder ein
Programmierverfahren vom spannungsgesteuerten Typ vor, bei
dem eine genaue Kontrolle der Schwellenspannung einer Zelle
dadurch verfügbar ist, dass eine Spannung an das Steuergate
der Zelle angelegt wird (US-Patentanmeldung Nr. 08/542,651).
Gemäß diesem Verfahren entspricht die Verschiebung der
Schwellenspannung der Zelle genau der Verschiebung der Steu
ergatespannung. Daher kann die Schwellenspannung auf höchst
ideale Weise eingestellt werden.
Indessen können Zellenstrukturen von EEPROMs und Flash-
EEPROMs abhängig von der Position des potentialungebundenen
Gates auf dem Kanalbereich in zwei Arten eingeteilt werden.
Die eine Art ist die einfache Stapelgatestruktur, bei der
das potentialungebundene Gate den Kanalbereich vollständig
überdeckt, und die andere ist die Struktur mit unterteiltem
Kanal, bei der das potentialungebundene Gate nur einen Ab
schnitt des Kanalbereichs zwischen der Source und dem Drain
bedeckt. Der Kanalbereich ohne darauf befindliches poten
tialungebundenes Gate wird als Auswähltransistor bezeichnet,
wobei dieser Auswähltransistor und der Transistor des poten
tialungebundenen Gates, die in Reihe miteinander geschaltet
sind, die Speicherzelle enthalten.
Die Zelle mit unterteiltem Kanal wird wiederum abhängig von
Verfahren zum Herstellen des Auswähltransistors in zwei Ar
ten unterteilt.
Es handelt sich um eine Zelle mit verschmolzenem unterteil
tem Gate, bei dem eine Steuergateelektrode des Transistors
für das potentialungebundene Gate sowie eine Gateelektrode
des Auswähltransistors zu einer Gateelektrode integriert
sind, und um eine Zelle mit unterteiltem Gate, bei der die
Steuergateelektrode des Transistors für das potentialunge
bundene Gate sowie die Gateelektrode des Auswähltransistors
voneinander getrennt sind. Der Auswähltransistor wurde ein
geführt, um das Problem übermäßiger Löschung zu verhindern
und um die Ausbildung eines kontaktfreien, virtuellen Massearrays
einfach zu gestalten. Außerdem wurde die Zelle mit
unterteiltem Gate eingeführt, um die Injektion heißer Elek
tronen von der Seite der Source her einfacher zu gestalten.
Fig. 2a ist ein Diagramm einer herkömmlichen nichtflüchtigen
Speicherzelle vom einfachen Stapeltyp, und Fig. 2b ist ein
Diagramm einer herkömmlichen nichtflüchtigen Speicherzelle
vom Typ mit unterteiltem Kanal. Die Fig. 2a und 2b veran
schaulichen Strukturen dieser herkömmlichen nichtflüchtigen
Speicherzellen zusammen mit Lösch- und Programmierprozessen.
In Fig. 2a repräsentiert die Bezugszahl 6 ein Steuergate, 7
ein potentialungebundenes Gate, 8 eine Source, 9 einen Drain
und 10 einen Kanalbereich. In Fig. 2b repräsentiert die Be
zugszahl 13 ein Steuergate, 14 ein potentialungebundenes
Gate, 15 eine Source, 16 einen Drain, 17 einen Kanalbereich
und 18 ein Gate zur Verwendung beim Löschen.
Gemäß Fig. 2b erhält, da das Löschgate 18 ein solches ist,
das während des Programmiervorgangs nicht erforderlich ist,
jede der in den Fig. 2a und 2b dargestellten herkömmlichen
Zellen tatsächlich eine Struktur, die mit einer Doppel-Poly
gatestruktur übereinstimmt. Zusammengefasst gesagt, war bei
allen bisher bekannten Techniken die Trennung von Pfaden für
den Programmierstrom und den Verifizier(oder Erfassungs-)
strom innerhalb einer Speicherzelle schwierig, da das Pro
grammieren nur mit den Elektroden des Steuergates ausgeführt
wurde, was zum Nachteil führte, dass direkte und wirkungs
volle Mehrpegelsteuerung schwierig war.
Zellen mit unterteiltem Kanal verwenden einen Mechanismus
zum Injizieren heißer Elektronen als Programmierverfahren,
wobei bei Zellen mit verschmolzenem unterteiltem Gate ein
drainseitiger Mechanismus zum Injizieren heißer Elektronen
verwendet wird, während bei Zellen mit unterteiltem Gate ein
sourceseitiger Mechanismus zum Injizieren heißer Elektronen
verwendet wird. Wie bei anderen EEPROMs wird zum Löschen ein
FN-Tunnelvorgang verwendet.
Zellen mit unterteiltem Kanal unter Verwendung eines Mecha
nismus mit Injektion heißer Elektronen weisen einen höheren
Energieverbrauch für den Programmiervorgang auf, als er bei
einem Tunnelvorgang vorliegt. Bei Zellen mit verschmolzenem
unterteiltem Gate bestehen dagegen Schwierigkeiten bei zwei
maligem Ausführen verschiedener Arten von Ioneninjektion in
den Drainbereich für bessere Injektion heißer Ladungsträger,
während bei der Zelle mit unterteiltem Gate Schwierigkeiten
hinsichtlich der Optimierung der Oxidfilmdicke für den Aus
wähltransistor und den Transistor für das potentialungebun
dene Gate bestehen, um bessere Injektion heißer Ladungsträ
ger zu erzielen und zu verhindern, dass die Beeinträchtigung
des Oxidfilms eine Beeinträchtigung des Lesestroms zur Folge
hat.
Bei einer herkömmlichen Zelle mit unterteiltem Kanal erfolg
te die Elektroneninjektion (Programmiervorgang = Daten
schreibvorgang) durch Injektion heißer Ladungsträger durch
einen Gateoxidfilm benachbart zum Kanal hindurch, und das
Löschen von Elektronen (Löschen von Daten) erfolgte entweder
durch ein drittes Gate oder das Steuergate oder durch einen
Gateoxidfilm benachbart zum Kanal.
Da das nichtflüchtige Speicherbauteil gemäß der bereits ein
gereichten Anmeldung ein Programmiergate zusammen mit einem
Gateoxidfilm zum Löschen verwendet, muss der Gateoxidfilm
mit einer Dicke von 10 nm oder darunter hergestellt werden,
was einen zusätzlichen Prozess zum Herstellen des Gateoxid
films hoher Reinheit erfordert. Außerdem ist zwischen dem
potentialungebundenen Gate und dem Steuergate eine ONO-
Struktur erforderlich, um die Kopplung aufgrund eines derar
tigen Löschvorgangs nicht zu verringern. Bei Verwendung des
Programmiergates für den Löschvorgang bestand der Nachteil, dass Schreib
vorgänge durch den Polyoxidfilm verschlechtert werden konnten.
Aus der US 5 331 189 ist bereits ein nichtflüchtiges Speicherbauteil bekannt,
das ein Floatinggate auf einem Kanalbereich zwischen Source- und Drainbe
reichen aufweist. Ein als Wortleitung ausgebildetes Steuergate erstreckt sich
über dem Floatinggate. Parallel zur Wortleitung erstreckt sich eine Löschlei
tung neben dem Floatinggate, mit deren Hilfe beim Löschen des Speicherbau
teils Ladungsträger aus dem Floatinggate abgezogen werden können. Senk
recht zu der Wortleitung und dem Löschgate ist eine Programmiergateleitung
angeordnet, die parallel zu den von den Source- oder Drainbereichen bzw. ge
bildeten Bitleitungen verläuft. Die Programmierleitung wird dabei so ausge
bildet, daß sie auf der dem Löschgate gegenüberliegenden Seite des Floating
gates benachbart zu diesem ausgebildet ist.
Der Erfindung liegt die Aufgabe zugrunde, ein weiteres nichtflüchtiges Spei
cherbauteil bereitzustellen, das verbesserte Programmiereigenschaften auf
weist, sodaß eine Mehrpegelprogrammierung einer Mehrbitzelle zuverlässig
möglich ist.
Diese Aufgabe wird durch das nichtflüchtige Speicherbauteil nach Anspruch
1 bzw. 6 gelöst.
Erfindungsgemäß ist also vorgesehen, daß das benachbart zum potentialun
gebundenen Gate liegende Programmiergate, einen vorspringenden Abschnitt
aufweist, der sich unter einen Seitenabschnitt des potentialungebundenen
Gates erstreckt. Hierdurch wird erreicht, daß das Programmiergate eine
scharfe Kante aufweist, deren beide angrenzenden Flächen dem potentialun
gebundenen Gate gegenüberliegen. Hierdurch tritt eine Intensivierung des
elektrischen Feldes zwischen dem Programmiergate und dem potentialunge
bundenen Gate auf, wodurch Ladungsträger verstärkt in den Kantenbereich
gelangen, um von dort in das potentialungebundene Gate zu tunneln.
Zusätzliche Merkmale und Aufgaben der Erfindung werden in
der folgenden Beschreibung dargelegt und gehen teilweise aus
dieser hervor, ergeben sich aber andererseits auch beim Aus
üben der Erfindung. Die Aufgaben und andere Vorteile der Er
findung werden durch die Maßnahmen erzielt, wie sie speziell
in der Beschreibung, den Ansprüchen und den beigefügten
Zeichnungen dargelegt sind.
Es ist zu beachten, dass sowohl die vorstehende allgemeine
Beschreibung als auch die folgende detaillierte Beschreibung
beispielhaft und erläuternd für die beanspruchte Erfindung
sind.
Die Zeichnungen, die beigefügt sind, um das Verständnis der
Erfindung zu fördern, veranschaulichen Ausführungsbeispiele
der Erfindung und dienen zusammen mit der Beschreibung dazu,
deren Prinzipien zu erläutern.
Fig. 1a veranschaulicht die Schaltung der üblichsten
nichtflüchtigen Speicherzelle;
Fig. 1b ist ein Kurvenbild zum Erläutern des Prinzips eines
Programmiervorgangs mit automatischer Verifizierung für die
nichtflüchtige Speicherzelle gemäß Fig. 1a;
Fig. 2a zeigt eine Schaltung einer bekannten nichtflüchtigen
Speicherzelle mit einfacher Stapelgatestruktur;
Fig. 2b zeigt eine Schaltung einer bekannten nichtflüchtigen
Speicherzelle mit einer Struktur mit unterteiltem Kanal;
Fig. 3a zeigt eine Schaltung einer nichtflüchtigen Speicherzelle
gemäß der Erfindung;
Fig. 3b zeigt eine Schaltung der nichtflüchtigen Speicher
zelle von Fig. 3a hinsichtlich deren Funktionen;
Fig. 4 zeigt das Layout eines erfindungsgemäßen nichtflüch
tigen Speicherbauteils;
Fig. 5 zeigt eine Schnittansicht entlang der Linie I-I' in
Fig. 4 zum ersten Ausführungsbeispiel der Erfindung;
Fig. 6 zeigt eine Schnittansicht entlang der Linie II-II' in
Fig. 4 zum ersten Ausführungsbeispiel der Erfindung;
Fig. 7 zeigt eine Schnittansicht entlang der Linie III-III'
in Fig. 4 zum ersten Ausführungsbeispiel der Erfindung;
Fig. 8 zeigt eine Schnittansicht entlang der Linie IV-IV' in
Fig. 4 zum ersten Ausführungsbeispiel der Erfindung;
Fig. 9 zeigt eine Schnittansicht entlang der Linie II-II' in
Fig. 4 zum zweiten Ausführungsbeispiel der Erfindung;
Fig. 10 zeigt eine Schnittansicht entlang der Linie II-II'
in Fig. 4 zum dritten Ausführungsbeispiel der Erfindung;
Fig. 11 zeigt eine Schnittansicht entlang der Linie II-II'
in Fig. 4 zum vierten Ausführungsbeispiel der Erfindung; und
Fig. 12 zeigt eine Schnittansicht entlang der Linie II-II'
in Fig. 4 zum fünften Ausführungsbeispiel der Erfindung.
Eine nichtflüchtige Speicherzelle gemäß der Erfindung um
fasst ein potentialungebundenes Gate 21 zum Einspeichern von
Ladungsträgern während eines Programmiervorgangs; ein Programmiergate
22 zum Ausführen eines Programmiervorgangs
durch Injizieren von durch außen induzierten Ladungsträgern
während eines Programmiervorgangs in das potentialungebunde
ne Gate 21, ein Löschgate 23 zum Emittieren der im poten
tialungebundenen Gate 21 gespeicherten Ladungsträger während
eines Löschvorgangs nach außen, ein Steuergate 24 zum Steu
ern der Menge von Ladungsträgern, wie sie vom Programmier
gate 22 während des Programmiervorgangs an das potentialun
gebundene Gate 21 geliefert werden, und einen Transistor TR
mit dem potentialungebundenen Gate 21, einem Kanalbereich
25, einer Source 26 und einem Drain 27 zum Verifizieren der
Menge der Ladungsträger, wie sie vom Programmiergate 22 wäh
rend eines Programmiervorgangs geliefert werden.
In Fig. 3b repräsentiert VP die Spannung am Programmiergate
22 für einen Programmiervorgang, VE repräsentiert die Span
nung am Löschgate 23 für einen Löschvorgang, VF repräsen
tiert die Spannung am potentialungebundenen Gate 21 zum Ein
speichern von Ladungsträgern über das Programmiergate 22
während eines Programmiervorgangs und zum Liefern der einge
speicherten Ladungsträger während eines Löschvorgangs an das
Löschgate, VC repräsentiert die Spannung am Steuergate 24
zum Steuern der Menge von Ladungsträgern, wie sie für einen
Programmvorgang vom Programmiergate 22 an das potentialunge
bundene Gate 21 geliefert werden, VS repräsentiert die
Sourcespannung des Transistors TR zum Verifizieren der Menge
der im potentialungebundenen Gate 21 eingespeicherten La
dungsträger, und VD repräsentiert die Drainspannung. Ferner
ist zwischen dem Steuergate 24 und dem potentialungebundenen
Gate 21 ein erster Kondensator CC ausgebildet. Ein zweiter
Kondensator CP, durch den zum Programmieren ein Tunnelvor
gang erfolgen kann, ist zwischen dem Programmiergate 22 und
dem potentialungebundenen Gate 21 ausgebildet. Ein dritter
Kondensator CE, durch den zum Löschen ein Tunnelvorgang er
folgen kann, ist zwischen dem Löschgate 23 und dem potentialungebundenen
Gate 21 ausgebildet. Ein vierter Kondensa
tor CS ist zwischen dem Sourcebereich 26 und dem potential
ungebundenen Gate 21 ausgebildet. Schließlich ist ein fünf
ter Kondensator CD zwischen dem Sourcebereich 27 und dem
potentialungebundenen Gate 21 ausgebildet.
Nachfolgend wird die Konfiguration des erfindungsgemäßen
nichtflüchtigen Speicherbauteils mit der obengenannten
nichtflüchtigen Speicherzelle beschrieben.
Beim erfindungsgemäßen nichtflüchtigen Speicherbauteil gemäß
Fig. 4 sind mehrere Bitleitungsbereiche 31 auf einem Halb
leitersubstrat (nicht dargestellt) in einer Richtung mit
vorbestimmten Intervallen ausgebildet. Die jeweiligen Bit
leitungen wirken auf einen Fremdstoffbereich ein. Die Bit
leitungsbereiche entsprechen den Source- und Drainbereichen
26 und 27 der Speicherzelle. Mehrere Löschleitungen 32, die
rechtwinklig zu den Bitleitungen 31 verlaufen, entsprechen
dem Löschgate 23 in den Speicherzellen. Mehrere potentialun
gebundene Gates 21 mit Inselform sind zwischen den jeweili
gen Bitleitungen 31 und den jeweiligen Löschleitungen 32 in
einer Matrixanordnung ausgebildet. Mehrere Wortleitungen 33
sind parallel zu den Löschleitungen 32 zwischen diesen
Löschleitungen 32 mit vorbestimmten Intervallen auf dem
Halbleitersubstrat ausgebildet. Hierbei überdecken die je
weiligen Wortleitungen 33 mehrere potentialungebundene Gates
21, und sie entsprechen dem Steuergate 24 in der Speicher
zelle. Mehrere Programmierleitungen 34 sind parallel zu den
Bitleitungen 31 auf dem Halbleitersubstrat zwischen den je
weiligen Bitleitungen 31 ausgebildet. Hierbei überdecken die
jeweiligen Programmierleitungen 34 mehrere potentialungebun
dene Gates 21, und sie entsprechen dem Programmiergate 22 in
der Speicherzelle.
Die Bitleitungen 31, die potentialungebundenen Gates 21, die
Wortleitungen 33, die Löschleitungen 32 und die Programmier
leitungen 34 sind voneinander getrennt.
Nun werden unter Bezugnahme auf die Fig. 5 bis 8 Schnitt
strukturen des obengenannten nichtflüchtigen Speicherbau
teils beschrieben.
Wie angegeben, entsprechen die Programmierleitungen 34, die
Löschleitungen 32, die Wortleitungen 33 und die Bitleitungen
31 dem Programmiergate 22, dem Löschgate 23, dem Steuergate
24 bzw. der Source 26 und dem Drain 27. Die jeweiligen Lei
tungen wirken ohne zusätzlichen Kontaktbereich auf die je
weiligen Gates ein.
Gemäß dem in Fig. 5 dargestellten Schnitt durch die Wortlei
tungen 33 ist das potentialungebundene Gate 21 auf einem
Halbleitersubstrat 40 so ausgebildet, dass ein Gateisolier
film 41 dazwischenliegt. Ein Bitleitungsbereich 31 in Form
eines n-Bereichs mit hoher Fremdstoffkonzentration ist zu
beiden Seiten des potentialungebundenen Gates 21 durch
Ionenimplantation von n-Fremdstoffen mit hoher Konzentra
tion auf dem Halbleiter 40 ausgebildet. Der Gateisolierfilm
41 kann dicker als ein Tunnelisolierfilm sein.
Über dem potentialungebundenen Gate 21 und dem Bitleitungs
bereich 31 ist eine Wortleitung 33 ausgebildet, und über der
Wortleitung 33 ist in der Richtung rechtwinklig zu ihr eine
Programmierleitung 34 ausgebildet.
Zwischen dem potentialungebundenen Gate 21 und der. Wortlei
tung 33 sind dielektrische Isolierfilme 41 und 42 ausgebil
det. Der dielektrische Isolierfilm 42 kann dabei aus einem
Oxidfilm statt aus einem Dielektrikum mit hoher Dielektrizi
tätskonstante, wie ONO, bestehen.
Indessen sind zwischen der Wortleitung 33 und dem Halblei
tersubstrat 40 sowie zwischen der Wortleitung 33 und der
Programmierleitung 34 dicke Isolierfilme 43 und 44 ausgebil
det.
Im Schnitt der Programmierleitung 34, wie in Fig. 6 darge
stellt, ist ein Feldoxidfilm 45 in einem Isolierbereich des
Halbleitersubstrats 40 ausgebildet, um Zellen voneinander zu
trennen, und ein Teil des auf einem aktiven Bereich ausge
bildeten potentialungebundenen Gates 21 kann über dem Feld
oxidfilm 45 liegen.
Die Wortleitung 33 ist auf dem potentialungebundenen Gate 21
ausgebildet, und die Löschleitung 32 ist über dem Feldoxid
film 45 zwischen dem potentialungebundenen Gate 21 ausgebil
det. Dabei ist die Löschleitung 32 nicht in den gesamten Ab
schnitten zwischen den jeweiligen potentialungebundenen
Gates ausgebildet, sondern sie ist abwechselnd über dem
Feldoxidfilm 45 zwischen den jeweiligen potentialungebunde
nen Gates ausgebildet. Die Programmierleitung 34 ist auf dem
Substrat in der Richtung rechtwinklig zur Wortleitung 33 und
zur Löschleitung 32 ausgebildet. Hierbei ist die Program
mierleitung 34 auf dem Feldoxidfilm 45 ausgebildet, auf dem
keine Löschleitung 32 ausgebildet ist.
Der Gateisolierfilm 41 ist zwischen dem potentialungebunde
nen Gate 21 und dem Halbleitersubstrat 40 ausgebildet. Zwi
schen dem potentialungebundenen Gate 21 und der ihm benach
bart liegenden Löschleitung 32 sowie zwischen der Program
mierleitung 34 und der Wortleitung 33 ist ein dünner Iso
lierfilm (Oxidfilm) ausgebildet. Die Programmierleitung 34
ist durch einen dicken Isolierfilm 44 von der Wortleitung 33
und der Löschleitung 32 getrennt.
Zwischen dem potentialungebundenen Gate 21 und der benachbart
zu ihm liegenden Löschleitung 32 sowie zwischen dem po
tentialungebundenen Gate 21 und der Programmierleitung 34
ist jeweils ein Tunnelungsisolierfilm 46 ausgebildet. La
dungsträger tunneln von Seiten des potentialungebundenen
Gates 21 zur Löschleitung 32 sowie von der Programmierlei
tung 34 zu den Seiten des potentialungebundenen Gates 21.
Im Schnitt der Löschleitung 32, wie in Fig. 7 dargestellt,
sind mehrere Bitleitungsbereiche 31 eines Fremdstoffbereichs
durch Ionenimplantation von Fremdstoffen in einer Richtung
mit vorbestimmten Intervallen auf dem Halbleitersubstrat 40
ausgebildet. Der Feldisolierfilm 45 ist auf den gesamten Ab
schnitten des Halbleitersubstrats 40 ausgebildet.
Die Löschleitung 32 ist in der Richtung rechtwinklig zu den
Bitleitungsbereichen 31 über dem Feldisolierfilm 45 ausge
bildet. Der Isolierfilm 44 ist auf der Löschleitung 32 aus
gebildet. Die Programmierleitung 34 ist rechtwinklig zur
Löschleitung 32 und parallel zu den Bitleitungsbereichen 31
über dem Isolierfilm 44 zwischen den Bitleitungsbereichen 31
ausgebildet.
Im Schnitt des Bitleitungsbereichs 31, wie in Fig. 8 darge
stellt, ist dieser Bitleitungsbereich 31 durch Ionenimplan
tation von Fremdstoffen auf dem Halbleitersubstrat 40 ausge
bildet. Der Feldoxidfilm 45 ist auf dem Halbleitersubstrat
40 ausgebildet. Mehrere Wortleitungen 33 und Löschleitungen
32 sind abwechselnd über dem Feldoxidfilm 45 in der Richtung
rechtwinklig zum Bitleitungsbereich 31 ausgebildet.
Nachfolgend wird der Aufbau eines nichtflüchtigen Speicher
bauteils zur Verbesserung der Tunnelungseigenschaften gemäß
einem anderen Ausführungsbeispiel der Erfindung beschrieben.
Das in Fig. 9 im Schnitt dargestellte nichtflüchtige Speicherbauteil
gemäß dem zweiten Ausführungsbeispiel der Erfin
dung hat dasselbe Layout wie in Fig. 4 und dieselben Bitkon
struktionen wie in den Fig. 5, 7 und 8, jedoch mit einer ge
genüber Fig. 6 anderen Schnittstruktur.
Der Bitleitungsbereich 31 besteht auf dieselbe Weise wie in
Fig. 5 aus einem n-Fremdstoffbereich hoher Konzentration.
Innerhalb der Programmierleitung ist, wie es in Fig. 9 dar
gestellt ist, der Feldoxidfilm 45 in einem Isolierbereich
des Halbleitersubstrats 40 ausgebildet, um Zellen voneinan
der zu trennen, und das potentialungebundene Gate 21 ist in
einem aktiven Bereich ausgebildet.
Die Wortleitungen 33 sind auf dem potentialungebundenen Gate
ausgebildet, und die Löschleitung 32 ist abwechselnd über
dem Feldoxidfilm 45 zwischen den potentialungebundenen Gates
ausgebildet.
Die Programmierleitung 34 ist auf dem Substrat in der Rich
tung rechtwinklig zur Wortleitung 33 und zur Löschleitung 32
ausgebildet. Hierbei ist die Programmierleitung 34 über dem
Feldoxidfilm 45 ausgebildet, auf dem keine Löschleitung 32
ausgebildet ist.
Der Gateisolierfilm 41 ist zwischen dem potentialungebunde
nen Gate 21 und dem Halbleitersubstrat 40 ausgebildet. Dünne
Isolierfilme 42 und 46 sind zwischen dem potentialungebunde
nen Gate 21 und der Löschleitung 32 benachbart zu diesem
Gate 21 sowie zwischen der Programmierleitung 34 und der
Wortleitung 33 ausgebildet. Der Tunnelungsisolierfilm 46 ist
zwischen dem potentialungebundenen Gate 21 und der Löschlei
tung 32 sowie zwischen dem potentialungebundenen Gate 21 und
der Programmierleitung 34 ausgebildet. Die Programmierlei
tung 34 ist durch einen dicken Isolierfilm 44 von der Wort
leitung 33 und der Löschleitung 32 getrennt.
Hierbei unterscheidet sich dieses zweite Ausführungsbeispiel
vom ersten Ausführungsbeispiel von Fig. 6 dadurch, dass die
Löschleitung 32 Kantenabschnitte des potentialungebundenen
Gates 21 benachbart zur Löschleitung 32 überlappt. D. h.,
dass die Löschleitung 32 auf den Kantenabschnitten des po
tentialungebundenen Gates 21 benachbart zur Löschleitung 32
ausgebildet ist. Durch diese Vorgehensweise können die Tun
nelungseigenschaften, gemäß denen Ladungsträger vom poten
tialungebundenen Gate 21 an die benachbarte Löschleitung 32
übertragen werden, verbessert werden.
Gemäß der Schnittansicht von Fig. 10 überlappt beim dritten
Ausführungsbeispiel der Erfindung die Programmierleitung 34
das benachbarte potentialungebundene Gate 21 unter solchen
Umständen, dass die Löschleitung 32 mit den Kantenabschnit
ten des potentialungebundenen Gates 21 überlappt, wie beim
zweiten Ausführungsbeispiel (Fig. 9) der Erfindung.
Die Programmierleitung 34 ist so auf dem Feldoxidfilm 45
ausgebildet, dass sie einen vorspringenden Abschnitt 47 in
der Richtung parallel zum Halbleitersubstrat 40 aufweist.
Das potentialungebundene Gate 21 überlappt mit dem vorsprin
genden Abschnitt 47. Im Ergebnis können wünschenswerte ei
genschaften betreffend das Tunneln von der Programmierlei
tung 34 zum potentialungebundenen Gate 21 erzielt werden.
Außerdem sind die Eigenschaften des Tunnelns vom potential
ungebundenen Gate 21 zur Löschleitung 32 verbessert. Der
Bitleitungsbereich 31 besteht aus einem n-Fremdstoffbereich
hoher Konzentration.
Bei der Schnittansicht gemäß Fig. 11 zum vierten Ausfüh
rungsbeispiel der Erfindung besteht der Bitleitungsbereich
31 aus einem p-Fremdstoffbereich hoher Konzentration. Das
potentialungebundene Gate 21 überlappt nicht mit der Löschleitung
32, sondern der Programmierleitung 34. Abweichend
von Fig. 10 verfügt die Programmierleitung 34 über keinen
vorspringenden Abschnitt, und sie überlappt die Kantenab
schnitte des benachbarten potentialungebundenen Gates 21 und
des Feldoxidfilms 45.
Gemäß der Schnittansicht von Fig. 12 zum fünften Ausfüh
rungsbeispiel der Erfindung besteht der Bitleitungsbereich
31 aus einem p-Fremdstoffbereich hoher Konzentration. Das
potentialungebundene Gate 21 überlappt mit der benachbarten
Programmierleitung 34 und der Löschleitung 32. Diese Lösch
leitung 32 ist mit einem vorspringenden Abschnitt 47 über
den Feldoxidfilm 45 in der Richtung parallel zum Halbleiter
substrat 40 ausgebildet. Der vorspringende Abschnitt 47
überlappt mit dem Kantenabschnitt des potentialungebundenen
Gates 21. Die Programmierleitung 34 überlappt mit dem Kan
tenabschnitt des benachbarten potentialungebundenen Gates
21.
Nun wird die Funktion der obengenannten nichtflüchtigen
Speicherzelle gemäß der Erfindung beschrieben.
Das erfindungsgemäße nichtflüchtige Speicherbauteil führt
einen Programmiervorgang durch Injektion von Elektronen über
die Programmierleitung in das potentialungebundene Gate aus,
und bei ihr werden im potentialungebundenen Gate gespeicher
te Elektronen über die Löschleitung entnommen. Während ein
Programmiervorgang ausgeführt wird, überwacht das nicht
flüchtige Speicherbauteil den programmierten Zustand mittels
des Transistors, dessen Gate-, Source- und Drainbereiche dem
potentialungebundenen Gate bzw. dem Bitleitungsbereich zu
den beiden Seiten desselben entsprechen.
Anders gesagt, wählt das erfindungsgemäße nichtflüchtige
Speicherbauteil eine gewünschte Speicherzelle über die Wortleitung
und die Programmierleitung aus, und sie führt einen
Programmiervorgang im potentialungebundenen Gate der über
die Programmierleitung ausgewählten Speicherzelle aus.
Gleichzeitig überwacht das Bauteil den programmierten Zu
stand über den Transistor.
Daher ist es im Fall des Programmierens der Speicherzelle
mit Schwellenspannungen mehrere Pegel möglich, ein Program
mieren während eines Überwachens auszuführen, so dass die
Speicherzelle genau mit der gewünschten Schwellenspannung
programmiert wird.
Wie oben beschrieben, ist das erfindungsgemäße nichtflüchti
ge Speicherbauteil hinsichtlich der folgenden Gesichtspunkte
vorteilhaft.
Erstes ist die Zuverlässigkeit des Gateisolierfilms auf
rechterhalten, Übergangs- und Kanaltechniken sind verein
facht, und die Zellengröße kann auf einfache Weise verrin
gert werden, da Programmier- und Löschvorgänge im oberen Ab
schnitt des Substrats ausgeführt werden, der Bitleitungsbe
reich des Substrats Überwachungs- und Lesevorgänge ausführt,
der Gateisolierfilm nicht als Tunnelungsisolierfilm verwen
det ist und keine heißen Ladungsträger verwendet werden.
Zweitens steht das Gate nicht in Kontakt mit einer Leitung,
und die Leitung wird unmittelbar als Gate verwendet, so dass
die Zellengröße verringert ist.
Drittens nimmt die Kopplung des Steuergates zu, da es mög
lich ist, einen dicken Gateisolierfilm auszubilden, was für
Niederspannungsbetrieb geeignet ist.
Viertens können Prozessschritte vereinfacht werden, da das
Dielektrikum zwischen dem Steuergate und dem potentialungebundenen
Gate aus einem Oxidfilm statt aus ONO hergestellt
werden kann.
Fünftens können im Fall der Verwendung eines Polyoxidfilms
als Tunnelungsmaterial beim Programmieren und Löschen wir
kungsvolle Programmier- und Löscheigenschaften durch elek
trische Feldverstärkung aufgrund der Rauhigkeits- und geome
trischen Kanteneffekte des Polyoxidfilms erzielt werden.
Schließlich verringert das kontaktlose Array mit einfacher
Stapelzellenstruktur die Zellengröße in starkem Umfang.
Claims (11)
1. Nichtflüchtiges Speicherbauteil mit
einem potentialungebundenen Gate (21), das auf einem Halbleiter substrat vom ersten Leitungstyp ausgebildet ist;
einem Source- und einem Drainbereich (26, 27) vom zweiten Lei tungstyp, die auf dem Halbleitersubstrat zu beiden Seiten des potentia lungebundenen Gates ausgebildet sind;
einem an einer Seite des potentialungebundenen Gates auf dem Halbleitersubstrat ausgebildeten Programmiergate (22, 34), das einen vorspringenden Abschnitt (47) in Richtung des potentialungebundenen Gates (21) aufweist, der unter dem potentialungebundenen Gate ausgebil det ist;
einem Löschgate (23), das an der anderen Seite des potentialunge bundenen Gates auf dem Halbleitersubstrat ausgebildet ist; und
einem Steuergate (24), das auf dem potentialungebundenen Gate ausgebildet ist.
einem potentialungebundenen Gate (21), das auf einem Halbleiter substrat vom ersten Leitungstyp ausgebildet ist;
einem Source- und einem Drainbereich (26, 27) vom zweiten Lei tungstyp, die auf dem Halbleitersubstrat zu beiden Seiten des potentia lungebundenen Gates ausgebildet sind;
einem an einer Seite des potentialungebundenen Gates auf dem Halbleitersubstrat ausgebildeten Programmiergate (22, 34), das einen vorspringenden Abschnitt (47) in Richtung des potentialungebundenen Gates (21) aufweist, der unter dem potentialungebundenen Gate ausgebil det ist;
einem Löschgate (23), das an der anderen Seite des potentialunge bundenen Gates auf dem Halbleitersubstrat ausgebildet ist; und
einem Steuergate (24), das auf dem potentialungebundenen Gate ausgebildet ist.
2. Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass ein Tunnel
ungsisolierfilm (64) zwischen dem potentialungebundenen Gate (21) und dem
Programmiergate (22) sowie zwischen den potentialungebundenen Gate (21)
und dem Löschgate (23) vorhanden ist.
3. Bauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Pro
grammiergate (22) und das Löschgate (23) vom Halbleitersubstrat getrennt
sind.
4. Bauteil nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass das
Löschgate (23, 32) einen vorspringenden Abschnitt (47) in Richtung des be
nachbarten potentialungebundenen Gates (21) aufweist, und dass der vor
springende Abschnitt (47) über dem benachbarten potentialungebundenen
Gate (21) ausgebildet ist.
5. Bauteil nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass das
Löschgate (23, 32) einen vorspringenden Abschnitt (47) in Richtung des be
nachbarten potentialungebundenen Gates (21) aufweist, und dass der vor
springende Abschnitt (47) unter dem benachbarten potentialungebundenen
Gate (21) ausgebildet ist.
6. Nichtflüchtiges Speicherbauteil mit:
mehreren Bitleitungsbereichen (31), die auf einem Halbleitersubstrat vom ersten Leitungstyp in einer Richtung mit vorbestimmten Intervallen vor handen sind,
mehreren potentialungebundenen Gates (21), die zwischen jeweiligen Bitleitungsbereichen (31) in Matrixanordnung auf dem Halbleitersubstrat an geordnet sind,
mehreren Löschleitungen (32), die zwischen den jeweiligen potentialun gebundenen Gates (21) in einer Richtung rechtwinklig zu den Bltleitungsbe reichen (31) auf dem Halbleitersubstrat vorhanden sind,
mehreren Wortleitungen (33), die zwischen den jeweiligen Löschleitungen (32) über den potentialungebundenen Gates (21) vorhanden sind, und
mehreren Programmierleitungen (34), die rechtwinklig zu den Wortlei tungen (33) zwischen den jeweiligen Bitleitungsbereichen (31) ausgebildet sind und die einen vorspringenden Abschnitt (47) in Richtung der benachbar ten potentialungebundenen Gates (21) aufweisen, der unterhalb der benach barten potentialungebundenen Gates (21) ausgebildet ist.
mehreren Bitleitungsbereichen (31), die auf einem Halbleitersubstrat vom ersten Leitungstyp in einer Richtung mit vorbestimmten Intervallen vor handen sind,
mehreren potentialungebundenen Gates (21), die zwischen jeweiligen Bitleitungsbereichen (31) in Matrixanordnung auf dem Halbleitersubstrat an geordnet sind,
mehreren Löschleitungen (32), die zwischen den jeweiligen potentialun gebundenen Gates (21) in einer Richtung rechtwinklig zu den Bltleitungsbe reichen (31) auf dem Halbleitersubstrat vorhanden sind,
mehreren Wortleitungen (33), die zwischen den jeweiligen Löschleitungen (32) über den potentialungebundenen Gates (21) vorhanden sind, und
mehreren Programmierleitungen (34), die rechtwinklig zu den Wortlei tungen (33) zwischen den jeweiligen Bitleitungsbereichen (31) ausgebildet sind und die einen vorspringenden Abschnitt (47) in Richtung der benachbar ten potentialungebundenen Gates (21) aufweisen, der unterhalb der benach barten potentialungebundenen Gates (21) ausgebildet ist.
7. Bauteil nach Anspruch 6, dadurch gekennzeichnet, dass zwischen den
potentialungebundenen Gates (21) und den Programmierleitungen (34) sowie
zwischen den potentialungebundenen Gates (21) und den Löschleitungen (32)
ein Tunnelisolierfilm (46) ausgebildet ist.
8. Bauteil nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die Pro
grammierleitungen (34) und die Löschleitungen (32) vom Halbleitersubstrat
getrennt sind.
9. Bauteil nach Anspruch 6, 7 oder 8, dadurch gekennzeichnet, dass die
Löschleitungen (32) einen vorspringenden Abschnitt (47) in Richtung der be
nachbarten potentialungebundenen Gates (21) aufweisen, der über den be
nachbarten potentialungebundenen Gates ausgebildet ist.
10. Bauteil nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet,
dass die Bitleitungsbereiche (31) aus einem n-Fremdstoffbereich hoher Kon
zentration bestehen.
11. Bauteil nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet,
dass die Löschleitungen (32) einen vorspringenden Abschnitt (47) in Richtung
der benachbarten potentialungebundenen Gates (21) aufweisen, der unter den
benachbarten potentialungebundenen Gates ausgebildet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960054391A KR100232235B1 (ko) | 1996-11-15 | 1996-11-15 | 비휘발성 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19743555A1 DE19743555A1 (de) | 1998-05-20 |
DE19743555C2 true DE19743555C2 (de) | 2003-06-18 |
Family
ID=19482023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19743555A Expired - Fee Related DE19743555C2 (de) | 1996-11-15 | 1997-10-01 | Nichtflüchtiges Speicherbauteil |
Country Status (6)
Country | Link |
---|---|
US (1) | US5859454A (de) |
JP (1) | JP3079370B2 (de) |
KR (1) | KR100232235B1 (de) |
CN (2) | CN1157737C (de) |
DE (1) | DE19743555C2 (de) |
TW (1) | TW311284B (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100244292B1 (ko) * | 1997-07-09 | 2000-02-01 | 김영환 | 비휘발성 메모리 소자의 제조방법 |
FR2767219B1 (fr) * | 1997-08-08 | 1999-09-17 | Commissariat Energie Atomique | Dispositif memoire non volatile programmable et effacable electriquement compatible avec un procede de fabrication cmos/soi |
KR100247228B1 (ko) * | 1997-10-04 | 2000-03-15 | 윤종용 | 워드라인과 자기정렬된 부우스팅 라인을 가지는불휘발성 반도체 메모리 |
US6034395A (en) * | 1998-06-05 | 2000-03-07 | Advanced Micro Devices, Inc. | Semiconductor device having a reduced height floating gate |
KR100316709B1 (ko) * | 1998-07-13 | 2001-12-12 | 윤종용 | 불휘발성 메모리 장치 제조 방법 |
US6225162B1 (en) * | 1999-07-06 | 2001-05-01 | Taiwan Semiconductor Manufacturing Company | Step-shaped floating poly-si gate to improve gate coupling ratio for flash memory application |
US7125763B1 (en) * | 2000-09-29 | 2006-10-24 | Spansion Llc | Silicided buried bitline process for a non-volatile memory cell |
JP2002217318A (ja) * | 2001-01-19 | 2002-08-02 | Sony Corp | 不揮発性半導体記憶素子及びその製造方法 |
US6781881B2 (en) * | 2002-12-19 | 2004-08-24 | Taiwan Semiconductor Manufacturing Company | Two-transistor flash cell for large endurance application |
DE102005004107A1 (de) * | 2005-01-28 | 2006-08-17 | Infineon Technologies Ag | Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen und Verfahren |
US7663916B2 (en) * | 2007-04-16 | 2010-02-16 | Taiwan Semicondcutor Manufacturing Company, Ltd. | Logic compatible arrays and operations |
WO2009107241A1 (ja) * | 2008-02-29 | 2009-09-03 | 株式会社 東芝 | マルチドットフラッシュメモリ |
CN102983139B (zh) * | 2012-11-30 | 2017-09-29 | 上海华虹宏力半导体制造有限公司 | 半导体存储器 |
US11063772B2 (en) | 2017-11-24 | 2021-07-13 | Ememory Technology Inc. | Multi-cell per bit nonvolatile memory unit |
US10714489B2 (en) | 2018-08-23 | 2020-07-14 | Silicon Storage Technology, Inc. | Method of programming a split-gate flash memory cell with erase gate |
CN111968983B (zh) * | 2019-05-20 | 2023-10-17 | 联华电子股份有限公司 | 存储器元件的结构及其制造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5331189A (en) * | 1992-06-19 | 1994-07-19 | International Business Machines Corporation | Asymmetric multilayered dielectric material and a flash EEPROM using the same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5043940A (en) * | 1988-06-08 | 1991-08-27 | Eliyahou Harari | Flash EEPROM memory systems having multistate storage cells |
US5168465A (en) * | 1988-06-08 | 1992-12-01 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
US5583810A (en) * | 1991-01-31 | 1996-12-10 | Interuniversitair Micro-Elektronica Centrum Vzw | Method for programming a semiconductor memory device |
US5587332A (en) * | 1992-09-01 | 1996-12-24 | Vlsi Technology, Inc. | Method of making flash memory cell |
US5422842A (en) * | 1993-07-08 | 1995-06-06 | Sundisk Corporation | Method and circuit for simultaneously programming and verifying the programming of selected EEPROM cells |
JP2928114B2 (ja) * | 1994-11-29 | 1999-08-03 | モトローラ株式会社 | 多層フローティングゲート構造のマルチビット対応セルを有する不揮発性メモリ及びそのプログラム方法 |
JP2655124B2 (ja) * | 1995-03-06 | 1997-09-17 | 日本電気株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
-
1996
- 1996-11-15 KR KR1019960054391A patent/KR100232235B1/ko not_active IP Right Cessation
-
1997
- 1997-01-10 TW TW086100214A patent/TW311284B/zh not_active IP Right Cessation
- 1997-03-24 CN CNB971030863A patent/CN1157737C/zh not_active Expired - Fee Related
- 1997-03-24 CN CNB03158490XA patent/CN1258225C/zh not_active Expired - Fee Related
- 1997-05-06 US US08/852,022 patent/US5859454A/en not_active Expired - Lifetime
- 1997-10-01 DE DE19743555A patent/DE19743555C2/de not_active Expired - Fee Related
- 1997-11-17 JP JP31503597A patent/JP3079370B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5331189A (en) * | 1992-06-19 | 1994-07-19 | International Business Machines Corporation | Asymmetric multilayered dielectric material and a flash EEPROM using the same |
Also Published As
Publication number | Publication date |
---|---|
KR100232235B1 (ko) | 1999-12-01 |
TW311284B (en) | 1997-07-21 |
KR19980035933A (ko) | 1998-08-05 |
DE19743555A1 (de) | 1998-05-20 |
JPH118323A (ja) | 1999-01-12 |
JP3079370B2 (ja) | 2000-08-21 |
US5859454A (en) | 1999-01-12 |
CN1258225C (zh) | 2006-05-31 |
CN1157737C (zh) | 2004-07-14 |
CN1182939A (zh) | 1998-05-27 |
CN1495907A (zh) | 2004-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3842511C2 (de) | ||
DE69636178T2 (de) | Verfahren zum Löschen einer Flash EEPROM Speicherzelle | |
DE4112070C2 (de) | Elektrisch löschbare, nichtflüchtige Halbleiter-Speicheranordnung und selektives Datenlöschverfahren | |
DE10392492B4 (de) | Durch Algorithmus dynamisierte Referenzprogrammierung | |
DE68925761T2 (de) | "Flash"-EEPROM-Speichersysteme und Verfahren zu deren Verwendung | |
DE19743555C2 (de) | Nichtflüchtiges Speicherbauteil | |
DE60315532T2 (de) | Verfahren zur Reudzierung der Programmier- und Lese-Störungen eines nicht-flüchtigen Speichers | |
DE3844115C2 (de) | Nichtflüchtige programmierbare Halbleiter-Speicheranordnung und Verfahren zum Löschen einer solchen Speicheranordnung | |
DE3203516C2 (de) | ||
DE4000787C2 (de) | Elektrisch loesch- und programmierbare halbleiterspeichervorrichtung | |
DE3002493A1 (de) | Substratgekoppelte speicherzelle mit einem floating-gate und verfahren zum betrieb dieser zelle | |
DE69125692T2 (de) | Nichtflüchtiger Halbleiter-Speicher | |
DE19813653B4 (de) | Anwenderprogrammierbares Verknüpfungsfeld | |
DE3831538A1 (de) | Nichtfluechtiger halbleiter-speicher mit nand-zellenstruktur | |
DE102007052217A1 (de) | Integrierter Schaltkreis mit NAND-Speicherzellen-Strängen | |
DE602005004553T2 (de) | Flash-speichereinheit und verfahren zur programmierung einer flash-speichereinheit | |
DE69115079T2 (de) | Nichtflüchtige Halbleitervorrichtung. | |
DE3002492A1 (de) | Nicht selbstloeschende speichereinrichtung und verfahren zum betrieb dieser einrichtung | |
DE102008032551A1 (de) | Speicherbauelement, Speicher und Verfahren zum Bearbeiten eines derartigen Speichers | |
DE3136517C2 (de) | Nichtflüchtige Halbleiter-Speichervorrichtung | |
DE69635842T2 (de) | Speicherredundanzschaltung, die einzelne polysilizium-schwebegattertransistoren als redundanzelemente verwendet | |
DE4005645C2 (de) | MIS-Halbleiteranordnung | |
DE69200540T2 (de) | Elektrisch programmierbarer integrierter Eintransistorspeicher. | |
EP1374308B1 (de) | Speicherzellenanordnung mit individuel adressierbaren speicherzellen und verfahren zur herstellung derselben | |
DE19807009A1 (de) | Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140501 |