DE3136517C2 - Nichtflüchtige Halbleiter-Speichervorrichtung - Google Patents

Nichtflüchtige Halbleiter-Speichervorrichtung

Info

Publication number
DE3136517C2
DE3136517C2 DE3136517A DE3136517A DE3136517C2 DE 3136517 C2 DE3136517 C2 DE 3136517C2 DE 3136517 A DE3136517 A DE 3136517A DE 3136517 A DE3136517 A DE 3136517A DE 3136517 C2 DE3136517 C2 DE 3136517C2
Authority
DE
Germany
Prior art keywords
zone
semiconductor
semiconductor zone
memory device
floating gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3136517A
Other languages
English (en)
Other versions
DE3136517A1 (de
Inventor
Yukimasa Yokohama Uchida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP55134080A external-priority patent/JPS5759387A/ja
Priority claimed from JP56084319A external-priority patent/JPS57199265A/ja
Priority claimed from JP56084317A external-priority patent/JPS57199263A/ja
Priority claimed from JP56084318A external-priority patent/JPS57199264A/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3136517A1 publication Critical patent/DE3136517A1/de
Application granted granted Critical
Publication of DE3136517C2 publication Critical patent/DE3136517C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die Erfindung betrifft eine leistungslose bzw. nichtflüchtige Halbleiter-Speichervorrichtung mit "Floating Gate"-Feldeffekttransistoren mit freischwebenden bzw. "floating" Gate-Elektroden. Dabei sind in einer ersten Halbleiterzone (102) eine Source-, eine Aktiv- und eine Drainzone ausgebildet. Eine zweite Halbleiterzone (110) ist so ausgebildet, daß sie gegenüber der ersten Halbleiterzone (102) elektrisch isoliert ist. Auf erster und zweiter Halbleiterzone (102 bzw. 110) ist unter Zwischenfügung einer Isolierschicht (116, 118, 121) eine freischwebende bzw. "floating" Gate-Elektrode (114) ausgebildet, die unter Zwischenfügung der Isolierschicht (121) der zweiten Halbleiterzone (110) so zugewandt ist bzw. gegenübersteht, daß zur Steuerung einer Ladungsgröße oder -menge in der freischwebenden Gate-Elektrode (114) eine Ladung zwischen dieser und der zweiten Halbleiterzone (110) übertragbar ist.

Description

Die Erfindung betrifft eine nichtflüchtige Halbleiter-Speichervorrichtung mit einer ersten Halbleiterzone, in welcher eine Source-, eine Kanal- und eine Drainzone ausgebildet sind, einer zweiten Halbleiterzone, einer unter Zwischenfügung einer ersten Isolierschicht auf der ersten Halbleiterzone angeordneten freischwebenden Gate-Elektrode, welche sich quer zum Kanal bzw. über die zweite Halbleiterzone erstreckt und im Überlappungsbereich mit der zweiten Halbleiterschicht von derselben durch einen Bereich verdünnter Isolierschicht getrennt ist, so daß Ladung zwischen der freischwebenden Gate-Elektrode und der zweiten Halbleiterzone übertragbar ist und einer auf der freischwebenden Gate-Elektrode mit zwischengefügter Isolierschicht ausgebildeten Steuer-Gateelektrode.
In den letzten Jahren ergab sich ein zunehmender Bedarf für nichtflüchtige Halbleiter-Speichervorrichtungen des elektrisch löschbaren Typs. Derartige Speichervorrichtungen lassen sich allgemein in MNOS- bzw. Metallnitridoxid-Halbleiter-Speichervorrichtungen und sog. »Floating Gate«-Speicher einteilen. Beim MNOS-Speicher verschlechtert sich die Datenspeicherfähigkeit mit ansteigender Temperatur. Diesbezüglich ist also diese Speicherart dem »Floating Gate«-Speicher unterlegen. Letzterer eignet sich daher vorteilhaft als elektrisch löschbare nichtflüchtige Halbleiter-Speichervorrichtung, so daß sich die derzeitigen Untersuchungen hauptsächlich auf diese Speicherart richten.
hr> F i g. 1 zeigt einen Schnitt durch einen »Floating Gale«-Speiclier, wie er in »Λ Ib Kb Electrically Erasable Nonvolatile Memory« von W. S. Johnson, G. Perlegos, A. Renninger, Greg Kuhn und T. R. Ranganath, 1980
ISSCC Digest of Technical Papers, S. 152-153, Februar J 980, beschrieben ist Bei diesem Speicher ist eine freischwebende bzw. »floating« Gate-Elektrode !4 unter Zwischenfügung einer Isolierschicht 12 auf einem p-Typ-Siliziumsubstrat 10 ausgebildet Ein^ im Siliziumsubstrat 10 ausgebildete Sourcezone 16 des N+-Typs und die »floating« bzw. freischweberde Gate-Elektrode 14 sind dabei unter Zwischenfügung der Isolierschicht 12 einander gegenüberstehend angeordnet. Ebenso sind eine im genannten Substrat 10 ausgebildete Draitzone 18 des N"-Typs und die freischwebende Gate-Elektrode 14 unter Zwischenfügung der Isolierschicht 12 einander gegenüberstehend angeordnet Zwischen der Drainzone 18 und der Gate-Elektrode 14 ist eine dünne Siliziumoxidschicht mit einer Dicke von etwa 200 Ä vorgesehen, um Daten durch eine Ladungsübertragung zwischen Drainzone 18 und Gate-Elektrode 14 zu löschen und einzuschreiben. In der Löschbetriebsart wird eine Spannung von etwa +20 V an die Drainzone 18 anger legt, und eine Steuer-Gateelektrode 20 wird 0 V gesetzt. Infolgedessen werden infolge des Fowler-Nordheim-Tunneleffekts Elektronen von der freischwebenden Gate-Elektrode 14 zur Drainzone 18 emittiert wodurch die Daten gelöscht werden. In der Einschreibbetriebsart wird die Drainzone 18 auf 0 V gesetzt während an die freischwebende Gate-Elektrode 14 eine Spannung von etwa +20 V angelegt wird. Hierbei werden infolge des Fowler-Nordheim-Tunneleffekts Elektronen von der Drainzone 18 zur freischwebenden Gate-Elektrode 14 injiziert, wodurch die Dateneinschreibung bewirkt wird.
Bezüglich der Miniaturisierung der betrefferiden Halbleitervorrichtung ist jedoch die nichtflüchtige Halbleiter-Speichervorrichtung mit den folgenden Nachteilen behaftet: Wenn die nichtflüchtigen Halbleiterzellen (Speichertransistoren) maßstabsgerecht miniaturisiert werden, kann vorausgesetzt werden, daß zum Löschen von Daten eine hohe Spannung von etwa 20 V an die aus einer N+ -Diffusionszone geformte Drainzone 18 angelegt werden muß. In diesem Fall kann eine Durchgreiferscheinung, bei welcher eine Verarmungsschicht sich bis zwischen Drain- und Sourcezone 18 bzw. 16 erstreckt, oder aber ein pn-Sperrschicht-Durchbruch zwischen Drainzone 18 und Siliziumsubstrat 10 auftreten. Die nichtflüchtige Speichervorrichtung läßt sich daher nicht ausreichend miniaturisieren, wodurch eine Erhöhung der Bitdichte und der Auslesegeschwindigkeit der Halbleitervorrichtung verhindert wird.
Bei der Ausbildung einer Speicherzellenanordnung unter Verwendung der Speicherzellen nach F i g. 1 muß zusätzlich ein Wähltransistor (selection transistor) für die Drainzone 18 vorgesehen werden. Der Wähltransistor ist ebenfalls einer Beschränkung bezüglich seiner Größenverringerung unterworfen, weil die Durchgreiferscheinung verhindert werden muß. In diesem Fall muß eine Speicherzelle aus zwei großen Transistoren gebildet werden, so daß sich die von einer Speicherzelle eingenommene Fläche vergrößert.
Aus DE-OS 27 43 422 ist eine nichtflüchtige Halbleiter-Speichervorrichtung der eingangs genannten Art bekannt, die aus einer Vielzahl einzelner Speicherzellen mit jeweils mindestens einem Feldeffekttransistor aufgebaut ist. Dieser Feldeffekttransistor weist ein allseitig von einer Isolatorschicht umschlossenes und in elektrischer Hinsicht floatendes Speichergate sowie ein weiteres isoliertes Steuergate auf, wobei das Löschen des Feldeffekttransistors, d. h. das Entladen des floatenden Gates, mittels eines direkten Übergangs von Elektronen aus dem floatenden Gate durch die Isolierschicht veranlaßt durch ein starkes angelegtes elektrisches Feld, erfolgt Das Programmieren des Feldeffekttransistors, d. h. das Laden seines floatenden Gates wird mittels des gleichen physikalischen Mechanismus wie das Löschen durchgeführt d. h. durch Anlegen einer hohen Spannung geeigneter Polarität zwischen das Speichergate und das Substrat Es soll somit der Elektronenübergang beim Laden und beim Entladen des floatenden Gates jeweils an den gleichen Stellen der Isolatorschicht jedoch in entgegengesetzter Richtung erfolgen. Dabei ist die Isolatorschicht im Bereich der sogenannten Schreib-Löschfenster, in dem der Elektronenübergang stattfindet dünner als in den übrigen Bereichen. Die Halbleiterzone unterhalb des Schreib-Löschfensters ist nicht elektrisch isoliert von der die Source-, Drain- und Kanalzone bildenden Halbleilerzone. Sie steht damit zwangsläufig mit den anderen Halbleitergebieten des jeweiligen Feldeffekttransistors in elektrischer Verbindung. Die Speichervorrichtung entspricht somit insoweit der in Fig. 1 dargestellten Vorrichtung. Zum Laden des floatenden Gates mußt eine hohe Prograrnmierspannung an die Halbleiterzone unterhalb des Schreib-Löschfensters angelegt werden, die bis zum zehnfachen der Lesespannung betragen kann. Die Kanalzone des Feldeffekttransistors muß daher eine ausreichende Länge besitzen, damit bei dieser hohen Programmierspannung ein Durchbruch zwischen Source- und Drainzone vermieden wird. Daher ist die Miniaturisierung einer aus solchen Zellen bestehenden Speichervorrichtung beschränkt und auch ihre Arbeitsgeschwindigkeit wird infolge dieses Umstandes vermindert. Wenn beispielsweise die Ladespannung das zehnfache der Lesespannung beträgt dann muß die Kanallänge etwa dreimal so groß sein, wie diejenige eines Transistors, bei dem eine derartig hohe Ladespannung nicht angelegt zu werden braucht. Entsprechend ist auch die Arbeitsgeschwindigkeit auf etwa ein Drittel herabgesetzt.
Aus der DE-OS 29 08 796 ist ein umprogrammierbarer Halbleiter-Festwertspeicher mit Speicherzellen vom Floating-Gate-Typ bekannt, der einen zusätzlichen Potentialträger je Speicherzelle aufweist durch den ein weiteres Potential kapazitiv an das Floating-Gate ankoppelbar ist. Durch diesen Festwertspeicher soll erreicht werden, daß bei gleichem Einsatzspannungshub die Koppelkapazität zwischen dem Floating-Gate und dem Steuergate bzw. die Überlappungsfläche zwischen diesen beiden Gates verringert wird oder bei gleicher Überlappungsfläche zwischen den beiden Gates der Einsatzspannungshub erhöht wird oder bei gleichem Einsatzspannungshub und gleicher Überlappungsfläche zwischen den beiden Gates die Programmierspannung erniedrigt wird. Der zusätzliche Potentialträger wird somit nicht als Ladungsinjektor für eine Speichervorrichtung der eingangs genannten Art verwendet.
Es ist somit die Aufgabe der vorliegenden Erfindung, eine nichtflüchtige Halbleiter-Speichervorrichtung mit hoher Dichte und hoher Ausleseg-eschwindigkeit zu schaffen.
Diese Aufgabe wird bei der anfangs genannten Speichervorrichtung erfindungsgemäß dadurch gelöst, daß die zweite Halbleiterzone von der ersten Halbleiterzone durch Isoliermittel isoliert angeordnet ist.
Pei dieser Anordnung ist die zweite Halbleiterzone für die Ladungsübertragung zur und von der freischwebenden Gate-Elektrode vollständig von Isoliermaterial umschlossen. Die Halbleiter-Speicherzellen können daher maßstabsgerecht miniaturisiert werden, wobei sie
vollkommen frei sind von der Durchgreiferscheinung oder einem pn-Sperrschichtdurchbruch zwischen Drainzone und Siliziumsubstrat. Die erfindungsgemäße Halbleiter-Speichervorrichtung besitzt daher eine große Bitdichte und eine hohe Auslesegeschwindigkeit.
Durch einfache zusätzliche Verwendung der zweiten Halbleiterzone vermag der »Floating Gate«-Transistor das Löschen von Daten ohne die Notwendigkeit für einen weiteren Transistor durchzuführen. Durch dieses Merkmal wird die Bitdichte der nichtflüchtigen Halblei- to ter-Speichervorrichtung weiter verbessert.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung im Vergleich zum Stand der Technik anhand der Zeichnung näher erläutert. Es zeigt
Fig. 1 eine Schnittansicht eines bisherigen »Floating Gates-Speichers.
F i g. 2 eine Aufsicht auf eine Halbleiter-Speichervorrichtung gemäß einer Ausführungsform der Erfindung, F i g. 3 einen Schnitt längs der Linie III-II1 in F i g. 2,
F i g. 4 einen Schnitt längs der Linie IV-IV in F i g. 2,
F i g. 5 ein Schaltbild einer Speicheranordnung gemäß der Erfindung.
F i g. 6 ein Zeit(steuer)diagramm zur Erläuterung der Arbeitsweise bei einer selektiven Einschreiboperation bei der Speicheranordnung nach F i g. 5,
F i g. 7 eine Aufsicht auf eine Abwandlung der erfindungsgemäßen Halbleiter-Speichervorrichtung,
F i g. 8 ein Schaltbild der Speichervorrichtung nach Fig.7,
Fig.9 eine Fig.7 ähnelnde Darstellung einer anderen Abwandlung der Erfindung,
Fig. 10 eine Aufsicht auf eine andere Ausführungsform der erfindungsgemäßen Halbleiter-Speichervorrichtung,
Fig. 11 einen Schnitt längs der Linie XI-XI in Fig. 10,
Fig. 12 einen Schnitt längs der Linie XII-XlI in Fig. 10,
F i g. 13 eine F i g. 10 ähnelnde Darstellung noch einer anderen Ausführungsform der Erfindung,
Fig. 14 einen Schnitt längs der Linie XIV-XIV in Fig. 13,
Fig. 15 einen Schnitt längs der Linie XV-XV in Fig. 13,
Fig. 16 eine Aufsicht auf eine weitere Ausführungsform der Erfindung,
Fig. 17 einen Schnitt längs der Linie XVII-XVH in Fig. 16,
Fig. 18 einen Schnitt längs der Linie XVIII-XVIII in Fig. 16,
F i g. 19 eine F i g. 16 ähnelnde Darstellung noch einer weiteren Ausführungsform der Erfindung,
F i g. 20 einen Schnitt längs der Linie XX-XX in Fig. 19,
Fig.21 einen Schnitt längs der Linie XXI-XXl in Fig. 19,
F i g. 22 eine Aufsicht auf noch eine weitere Ausführungsform der Erfindung,
Fi g.23 einen Schnitt längs der Linie XXIII-XXI1I in F i g. 22 und
Fi g. 24 einen Schnitt längs der Linie XXIV-XXIV in F ig. 22.
F i g. 1 ist eingangs bereits erläutert worden.
Im folgenden ist anhand der Fig. 2 bis 4 eine erste Ausführungsform der erfindungsgemäßen nichtflüchtigen Halbleiter-Speichervorrichlung beschrieben. F i g. 2 zeigt eine Aufsicht auf eine Speicherzelle 100 entsprechend einem Bit einer Halbleiter-Speichervorrichtung; die Fig.3 und 4 sind dabei Schnitte längs der Linien III-III bzw. IV-IV in F i g. 2. Auf einem isolierenden Substrat 101 aus z. B. Saphir ist eine erste monokristalline Silizium-Inselzone 102 mit einer Dicke von 0,5 μιη ausgebildet, die eine N + -Sourcezone 104, eine pAktivzone (Kanalzone) 106 und eine N+ -Drainzone 108 umfaßt. Auf dem isolierenden Substrat 101 ist weiterhin eine 0,5 μπι dicke zweite monokristalline Silizium-Inselzone 110 vorgesehen, die durch ein Isoliermaterial 112 vollständig gegenüber der ersten Inselzone 102 getrennt bzw. isoliert ist. Die zweite Inselzone 110 dient als noch zu beschreibende Steuerklemme für eine freischwebende bzw. »floating« Gate-Elektrode. Die Aktivzone 106 in der ersten Inselzone 102 ist eine p-Zone, die Fremdatome, z.B. Bor, in einer Konzentration von 10l(Jcm-J enthält. Eine freischwebende Gate-Elektrode 114 des p- oder η-Typs aus einer polykristallinen Siliziumschicht mit einer Dicke von 3000 Ä ist der Aktivzone 106 überlagert, wobei eine erste Gate-Isolierschicht 116 aus einer Siliziumoxidschicht mit einer Dicke von 500 Ä zwischen der freischwebenden Gate-Elektrode 114 und der Aktivzone 106 angeordnet ist. Die zweite monokristalline Silizium-Inselzone 110 ist eine p+-Zone mit Fremdatomen in einer Konzentration von z. B. 1018 cm-3 oder mehr. Diese zweite Inselzone 110 überlappt unter Zwischenfügung einer 500 Ä dicken Siliziumoxidschicht 118 teilweise die freischwebende G ate-Elektrode 114. Letztere weist insbesondere einen sich über die zweite Inselzone 110 erstreckenden vorspringenden Teil 119 auf. Bei der dargestellten Ausführungsform ist eine dünne, etwa 150 λ dicke Siliziumoxidschicht 121 zwischen den Teil 119 und die Inselzone 110 eingefügt. Eine aus einer 4000 Ä dicken polykristallinen Siliziumschicht bestehende Steuer-Gateelektrode 120 ist über der freischwebenden Gate-Elektrode 114 angeordnet, und zwar unter Zwischenfügung einer aus einer etwa 800 Ä dicken Siliziumoxidschicht bestehenden zweiten Gate-Isolierschicht 122 zwischen Steuer-Gate 120 und freischwebendem Gate 114. Auf dem Steuer-Gate 120 ist eine Feldisolierschicht 124 aus einer Siliziumoxidschicht ausgebildet. Eine Bitleitung 126 und eine Ladungssteuerleitung 128, jeweils aus Aluminium, sind über der Feldisolierschicht 124 verlegt. Die Bitieitung 126 ist an einer Kontaktstelle 130 mit der Drainzone 108 verbunden, während die Ladungssteuerleitung 128 an einer Kontaktstelle 132 an die zweite Silizium-Inselzone 110 angeschlossen ist Das isolierende Substrat 101 kann eine Isolierschicht mit Spinellgefüge sein.
Die Halbleiter-Speichervorrichtung mit dem beschriebenen Aufbau arbeitet wie folgt: Ein Zustand, in welchem Elektronen in das freischwebende bzw. »floating« Gate 114 injiziert werden, ist als Information »1« definiert Andererseits ist ein Zustand, in welchem Elektronen aus dem freischwebenden Gate 114 entladen werden, als Information »0« definiert Zum Einschreiben der Information »1« in die Speicherzelle werden (eine Spannung von) 0 V an die Ladungssteuerleitung 128 angelegt und das Potential an der Silizium-Inselzone 110 auf OV gesetzt Sodann wird ein Spannungsimpuls von + 15 V mit einer Impulsbreite von 1 ms an das Steuer-Gate 120 angelegt Infolgedessen werden Elektronen von der zweiten Inselzone 110 zum freischwebenden Gate 114 über die dünne, etwa 150 Ä dicke Siliziumoxidschicht 121 injiziert so daß die Information »1« in die Speicherzelle geladen wird.
Für das Einschreiben der Information »0« in die Speicherzelle wird ein Spannungsimpuls von +15 V mit einer Impulsbreite von 1 ms an die Ladungssteuerleitung 128 angelegt während das Steuer-Gate 120 auf 0 V ge-
halten wird. Infolgedessen werden Elektronen aus dem freischwebenden Gate 114 über die dünne, etwa 150 Ä dicke Siliziumoxidschicht 121 in die zweite Inselzone 110 entladen, so daß die Information »0« in die Speicherzelle eingeschrieben wird. Infolge der beschriebenen Ginschreiboperation beträgt die Schwellenwcrlspiinnung eines MOS-Transistors mit dem Steuer-Gate 120 als Gate-Elektrode, der Sourcezone 104 und der Drainzone 108 für die Information »1« +6 V und für die Information »0« +1 V.
F i g. 5 veranschaulicht eine Schaltung entsprechend einer 4-Bit-Speicheranordnung aus 2 Zeilen und 2 Spalten gemäß der ersten Ausführungsform der Erfindung. Dabei ist das Steuer-Gate einer Speicherzelle Qij (i= 1 oder 2; j= I oder 2) mit einer gemeinsamen bzw. Sammelwählleitung Gi verbunden, die für jede Zeile der Speicheranordnung vorgesehen ist. Die Drainzone ist mit einer Sammel-Drainleitung Dj für jede Spalte verbunden. Die zweite Silizium-Inselzone ist mit einer Sammel-Ladungssteuerleitung EPj für jede Spalte verbunden. Die Drainleitung Dj wird durch die Bitleitung gebildet. Die Sourcezone der Speicherzelle Qij ist mit einer für jede Zeile oder Spalte vorgesehenen Sourceleitung Si verbunden.
Im folgenden ist ein selektiver Einschreibvorgang bei der Speicherzellenanordnung nach Fig.5 anhand des Zeit(steuer)diagramms von F i g. 6 erläutert. Für das selektive Einschreiben der Information »1« in die Speicherzelle Qijwird die betreffende Ladungssteuerleitung EPj auf 0 V gesetzt. Eine der Speicherzelle Qij nicht zugeordnete Ladungssteuerleitung EPk(k¥=j, mit k=\ oder 2) wird auf 5 V gesetzt Ein Impuls von 15 V wird nur an die betreffende Wählleitung Gi angelegt Eine der Speicherzelle Qij nicht zugeordnete Wählleitung Gh βφί, mit Λ= 1 oder 2) wird auf 0 V gesetzt. Unter diesen Bedingungen werden gemäß dem vorher erwähnten Prinzip Elektronen in die freischwebende Gate-Elektrode der gewählten Speicherzelle Qij injiziert. Auf diese Weise wird die Information »1« in die Speicherzelle geladen. Zum Einschreiben der Information »0« in die Speicherzelle Qij wird die betreffende Wählleitung Gi auf 0 V gesetzt. An eine der Speicherzelle nicht zugeordnete Wählleitung Gh φφϊ) werden 5 V angelegt. Ein Spannungsimpuls von 15 V wird nur der betreffenden Ladungssteuerleitung EPj aufgeprägt, während eine Ladungssteuerleitung EPk {k¥=j) auf 0 V gesetzt wird. Unter diesen Bedingungen werden Elektronen aus dem freischwebenden Gate entsprechend der gewählten Speicherzelle Qij entladen, mit dem Ergebnis, daß die Information »0« in die Speicherzelle Qij geladen wird.
Während in Fig.5 eine 4-Bit-Speicheranordnung dargestellt ist ist darauf hinzuweisen, daß die erfindungsgemäße Halbleiter-Speichervorrichtung auf eine N- Bit-Speicheranordnung anwendbar ist
Bei der beschriebenen Anordnung der Speichervorrichtung ist die zweite Silizium-Inselzone von der ersten vollständig isoliert Der »Floating Gate«- bzw. FAMOS-Transistor ist daher frei von der Durchgreiferscheinung oder einem pn-Sperrschicht-Durchbruch. Die Speichervorrichtung kann daher beträchtlich maßstabsgerecht miniaturisiert werden, so daß eine nichtflüchtige Halbleiter-Speichervorrichtung mit großer Bitdichte und hoher Auslesegeschwindigkeit gewährleistet wird. Durch einfache Hinzufügung der zweiten Silizium-Inselzone, die ohne weiteres durch eine Isolier-Zwischenlage (insulating separation) gebildet werden kann, kann der FA-MOS-Transistor unabhängig und ohne Zuhilfenahme eines anderen MOS-Transistors gelöscht werden. Durch dieses Merkmal wird eine nichtflüchtige Halbleiter-Speichervorrichtung mit weiter verbesserter Bitdichte gewährleistet.
Fig. 7 zeigt eine Abwandlung der beschriebenen Halbleiier-Speiehervorrichtung, bei welcher die zweite Silizium-Inselzone 110 zwei Speicherzellen 100a und 1006 gemeinsam zugeordnet ist. Die Speicherzelle 110a besteht dabei aus einer N +-Sourcezone 104.7, einer p-Aktivzone 106a, einer N+ -Drainzone 108a, einem freischwebenden bzw. »floating« Gate 114a und einem Steuer-Gate 120a. Die Speicherzelle 1006 umfaßt eine N+-Sourcezone 1046, eine p-Aktivzone 1066, eine N+-Drainzone 1086, ein freischwebendes Gate 114i> und ein Steuer-Gate 1206. Eine zweite Silizium-Inselzone 110 für das Einschreiben der Information in die freischwebenden Gates 114a und 1146 der Speicherzellen 100a bzw. 1006 ist letzteren gemeinsam zugeordnet und an einer Kontaktstelle 132 mit der Ladungssteuerleitung 128 verbunden. Die Drainzone 108 der Speicherzelle 100a ist an einer Kontaktstelle 130a mit der Bitleitung 126a verbunden. Die Drainzone 1086 der Speicherzelle 1006 ist an einer Kontaktstelle 1306 an die Bitleitung 1266 angeschlossen.
Fig.8 ist ein Schaltbild einer 4-Bit-Speicher(zellen)-anordnung mit zwei Zeilen und zwei Spalten, auf welche die Erfindung angewandt ist. Dabei ist das (die) Steuer-Gate(elektrode) einer Speicherzelle Qij (7=1 oder 2; j= 1 oder 2) mit einer für jede Zeile der Speicheranordnung vorgesehenen gemeinsamen bzw. Sammel-Wählleitung Gi verbunden. Die Drainzone jeder Speicherzelle Qij ist an eine Sammel-Drainleitung Dj für jede Spalte angeschlossen. Die den Speicherzellen Qi 1 und Q12 gemeinsam zugeordnete zweite Silizium-Inselzone und die den Speicherzellen Q21 und Q22 gemeinsam zugeordnete zweite Silizium-Inselzone sind mit einer für zwei benachbarte Spalten gemeinsam vorgesehenen Ladungssteuerleitung EP verbunden. Die Sourcezone der Speicherzelle Qij ist mit einer für jede Zeile oder Spalte vorgesehenen Sourceleitung 5/ verbunden.
Bei der in Fi g. 9 dargestellten weiteren Abwandlung der Halbleiter-Speichervorrichtung kann die zweite Silizium-Inselzone vier Speicherzellen 100a, 1006, 100c und 100c/ gemeinsam zugeordnet sein. Die erste Speicherzelle 100a besteht dabei aus einer N+-Sourcezone 104a, einer p-Aktivzone 106a, einen N+-Drainzone 108a, einem freischwebenden Gate 114a und einem Steuer-Gate 120a. Die zweite Speicherzelle 1006 umso faßt eine N+-Zone 1046, eine p-Aktivzone 1066, eine N+-Drainzone 1086, ein freischwebendes Gate 1146 und ein Steuer-Gate 1206. Die dritte Speicherzelle 100c besteht aus einer N+-Sourcezone 104c, einer p-Aktivzone 106c, einer N+-Drainzone 108c, einem freischwebenden Gate 114c und einem Steuer-Gate 120c Die vierte Speicherzelle 100c/ umfaßt eine N+-Sourcezone 104c/, eine p-Aktivzone 106c/, eine N+-Drainzone 108c/, ein freischwebendes Gate 114c/ und ein Steuer-Gate 120c/. Eine zweite Silizium-Inselzone 110 zum Einschreiben der. Information(en) in die freischwebenden Gates 114a—114c/der Speicherzellen 100a—100c/ist letzteren gemeinsam zugeordnet und an einer Kontaktstelle 132 . mit der Ladungssteuerleitung 128 verbunden. Die Drainzone 108a und 108c von erster und dritter Speicherzelle 100a bzw. 100c sind an einer Kontaktstelle 130a an die Bitleitung 126a angeschlossen. Die Drainzone 1086 und 108c/von zweiter und vierter Speicherzelle 1006 bzw. 100c/sind an einer Kontaktstelle 1306 mit der
ίο
Bitleitung 1266 verbunden.
Erste und zweite Silizium-Inselzone können bei den beschriebenen Ausführungsformen ohne weiteres nach einem SOS- bzw. Silizium-auf-Saphir-Verfahren aus monokristallinem Silizium geformt werden. Auf dem monokristallinen Silizium kann eine Oxidschicht mit konstanter Dicke ausgebildet werden. Aus diesem Grund empfiehlt es sich, erste und zweite Inselzone zur Verbesserung der Schichtgüte aus monokristallinem Silizium herzustellen.
Nachstehend ist anhand der Fig. 10 bis 12 eine zweite Ausführungsform einer nichtflüchtigen Halbleiter-Speichervorrichtung beschrieben. Fig. 10 veranschaulicht eine Speicherzelle 100 für ein Bit bei der Halbleiter-Speichervorrichtung in Aufsicht, während die F i g. 11 und 12 Schnitte längs der Linien XI-XI bzw. XII-XII in F i g. 10 darstellen. Auf einem isolierenden Substrat 101 aus Saphir ist dabei eine erste, 0,5 μΐη dicke monokristalline Silizium-Inselzone 102 mit einer N+-Sourcezone 104, einer p-Aktivzone 106 und einer N+-Drainzone 108 ausgebildet Auf dem isolierenden Substrat 101 ist unter Zwischenfügung eines trennenden Isoliermaterials 114 nach einem Graphoepitaxieverfahren eine zweite, 0,5 μπι dicke monokristalline Silizium-Inselzone 110 ausgebildet, die als Ladungssteuerklemme des freischwebenden Gates dient. Die Aktivzone 106 in der ersten Inselzone 102 ist eine p-Zone mit Fremdatomen, z. B. Bor, in einer Konzentration von 10le cm-3. Auf der Aktivzone 106 ist eine freischwebende Gateelektrode 114 von 3000 A Dicke in der Weise ausgebildet, daß eine erste Gate-Isolierschicht 116 aus .einer Siliziumoxidschicht mit 500 A Dicke zwischen die Aktivzone 106 und das freischwebende Gate 114 eingefügt wurde. Die zweite Inselzone 110 besteht aus einer P+-Zone mit Fremdatomen, wie Bor, in einer Konzentration von 10l8cm-3 oder mehr. Die zweite Inselzone 110 überlappt teilweise das freischwebende Gate 114 unter Zwischenfügung einer 500 A dicken Siliziumoxidschicht 118. Insbesondere weist das freischwebende Gate 114 einen sich über der zweiten Inselzone 110 erstreckenden, vorspringenden Teil 119 auf. Zwischen diesen Teil 119 und die Inselzone 110 ist wie dargestellt eine dünne, etwa 150 A dicke Siliziumoxidschicht 121 eingefügt Eine Steuer-Gateelektrode 120 aus einer 4000 A dicken polykristallinen Siliziumschicht ist über dem freischwebenden Gate 114 angeordnet, indem eine zweite Gate-Isolierschicht 122 aus einer etwa 800 A dicken SiHziumoxidschicht zwischen das Steuer-Gate 120 und das freischwebende Gate 114 eingefügt worden ist Auf dem Steuer-Gate 120 ist eine Feldisolierschicht 124 aus einer Siliziumoxidschicht ausgebildet Ober der Feldisolierschicht 124 sind eine Bitleitung 126 und eine Ladungssteuerleitung 128, die beide aus Aluminium bestehen, verlegt Die Bitleitung 126 ist an einer Kontaktstelle 130 mit der Drainzone 108 verbunden, während die Ladungssteuerleitung 128 an einer Kontaktstelle 132 an die zweite monokristalline Silizium-Inselzone 110 angeschlossen ist Die zweite Inselzone 110 kann offensichtlich unter Zwischenfügung einer Isolierschicht über der ersten monokristallinen Silizium-Inselzone 102 geformt werden.
Im folgenden ist eine dritte Ausführungsform der erfindungsgemäßer, nichtflüchtigen Halbleiter-Speichervon aiming mihmiil ilci l'ig. IJ bis IT> beschrieben. F ig. 13 ist wiederum eine Aufsicht auf eine Speicherzelle 100 von einem Bit bei einer Halbleiter-Speichervorrichtung, während die Fig: 14 und 15 Schnitte längs der Linie XlV-XIV bzw. XV-XV in Fig. 13 sind. Zunächst ist eine als Ladungssteuerklemme für das freischwebende bzw. »floating« Gate dienende zweite Silizium-Inselzone 110 auf einem isolierenden Substrat 101 aus Saphir ausgebildet. Sodann ist eine Siliziumoxidschicht 146 als Isolierzwischenlage auf dem isolierenden Substrat 101, mit Ausnahme seiner die zweite Inselzone 110 aufweisenden Fläche, ausgebildet. Weiterhin ist eine erste monokristalline Silizium-Inselzone 102 von 0,5 μηι Dicke nach einem Graphoepitaxie-Verfahren auf der Siliziumoxidschicht 146 ausgebildet. Die erste Inselzone 102 besteht aus einer N4-Sourcezone 104, einer p-Aktivzone 106 und einer N+-Drainzone 108. Die erste Inselzone 102 ist gegenüber der zweiten Inselzone UO elektrisch völlig isoliert. Die Aktivzone in der ersten Silizium-Inselzone 102 ist eine p-Zone, die Fremdatome, z. B. Bor, in einer Konzentration von 101(>cm-3 enthält. Ein freischwebendes Gate 114 vom p- oder η-Typ in Form einer 3000 A dicken polykristallinen Siliziumschicht ist unter Zwischenfügung einer ersten Gate-Isolierschicht 116
aus einer 500 A dicken Siliziumoxidschicht über der gesamten Aktivzone 106 ausgebildet. Die zweite monokristalline Silizium-Inselzone 110 ist eine P+-Zone mit einer Fremdatom-, z. B. Borkonzentration von 10l8cm-3 oder mehr. Die zweite Inselzone 110 überlappt unter
Zwischenfügung einer 500 A dicken Siliziumoxidschicht 118 teilweise das freischwebende Gate 114. Insbesondere weist das freischwebende Gate 114 einen über der zweiten Inselzone 110 verlaufenden, vorspringenden Teil 119 auf. Eine dünne, etwa 150 A dicke Siliziumoxidschicht 121 ist zwischen den Teil 119 und die Inselzone 110 eingefügt Ein Steuer-Gate 120 aus einer 4000 A dicken polykristallinen Siliziumschicht ist auf dem freischwebenden Gate 114 in der Weise ausgebildet, daß eine zweite Gate-Isolierschicht 122 aus einer etwa 800 A dicken Siliziumoxidschicht zwischen das Steuer-Gate 120 und das freischwebende Gate 114 eingefügt ist Auf dem Steuer-Gate 120 ist eine Feldisolierschicht 124 in Form einer Siliziumoxidschicht vorgesehen. Über der Feldisolierschicht 124 sind eine Bitleiiung 126 und eine Ladungssteuerleitung 128, die beide aus Aluminium bestehen, verlegt Die Bitleitung 126 ist an einer Kontaktstelle 130 mit der Drainzone 108 verbunden, während die Ladungssteuerleitung 128 an einer Kontaktstelle 132 mit der zweiten Inselzone 110 verbunden ist.
Nachstehend ist eine vierte Ausführungsform der erfindungsgemäßen nichtflüchtigen Halbleiter-Speichervorrichtung anhand der Fig. 16 bis 18 beschrieben, die eine Aufsicht auf eine Einbit-Speicherzelle (F ig. Ϊ6) sowie Schnitte längs der Linien XVII-XVIl und XVIlI-XVIII (Fig. 17 bzw. 18) zeigen. Auf einem Halbleitersubstrat 140 eines geeigneten Leitungstyps ist eine erste Isolierschicht 142 aus z. B. SiO2 ausgebildet, auf der wiederum eine erste, 0,5 μΐη dicke monokristalline Silizium-Inselzone 102 aus einer Sourcezone, einer aktiven Zone bzw. Aktivzone 106 ur d einer Drainzone 108 ausgebildet ist Weiterhin ist auf der Isolierschicht 142 eine 0,5 μπι dicke zweite monokristalline Silizium-Inselschicht 110 ausgebildet die durch ein Isoliermaterial 112 gegenüber der ersten Inseizone 102 vollständig isoliert ist Die zweite Inselzone 110 dient als Ladungssteuerklemme für das freischwebende bzw. »floating« Gate. Die Aktivzone 106 in der ersten Inselzone 102 ist eine p-Zonc mit Fremdalomen. z. B. Bor. in einer Konzentralion von K)1" ei« '. Ober der Akliv/one 106 isi ein freischwebendes Gate 114 des p- oder η-Typs in Form einer 3000 A dicken polykristallinen Siliziumschicht dadurch ausgebildet daß eine erste Gate-Isolierschicht 116 als 500 A dicke Siliziumoxidschicht zwischen das freischwe-
bende Gate 114 und die Aktivzone 106 eingefügt ist. Die zweite monokristalline Silizium-Inselzone 110 isi eine P ' -Zone mil einer Fremcliiloni-, /.. B. Borkon/.cnlnilion von 1018Cm-' oder mehr. Die zweite Insclzonc MO überlappt unter Zwischenfügung einer 500 A dicken Siliziumoxidschicht 118 teilweise das freischwebende Gate 114. Insbesondere weist das freischwebende Gate 114 einen vorspringenden Teil 119 auf, der sich über der zweiten Inselzone 110 erstreckt. Eine dünne, etwa 150 Ä dicke Siliziumoxidschicht 121 ist, wie dargestellt, zwischen den Teil 119 und die Inselzone 110 eingefügt. Über dem freischwebenden Gate 114 ist ein Steuer-Gate 120 in Form einer polykristallinen Siliziumschicht von 4000 A Dicke in der Weise angeordnet, daß eine zweite
10
Gate 120 ist eine Feldisolierschicht 124 in Form einer Siliziumoxidschichl ausgebildet. Über der Fcldisolierschicht 124 sind eine Billoiliing 12h tiiul eine l.iitluiigs sieuerleilung 128, die beide aus Aluminium geformt sind, verlegt. Die Bitleitung 126 ist an einer Kontaktstelle 130 mit der Drainzone 108 verbunden, während die Ladungssteuerleitung 128 an einer Kontaktstelle 132 mit der zweiten Inselschicht 110 verbunden ist. Für das Isolierzwischenlagenmaterial 144 kann anstelle von Siliziumoxid auch Siliziumnitrid oder eine Siliziumoxid-Siliziumnitrid-Schicht verwendet werden.
Obgleich die Silizium-lnselschicht 110 aus polykristallinem Silizium bestehen kann, kann sie nach dem erwähnten Graphoepitaxieverfahren (graphoepitaxy
Gate-Isolierschicht 122 als etwa 800 A dicke Silizium- 15 technique) ohne weiteres auch aus monokristallinem Sioxidschicht zwischen Steuer-Gate 120 und freischwe- üzium hergestellt werden. In diesem Fall kann auf dem bendes Gate 114 eingefügt worden ist. Auf dem Steuer- monokristaiiinen Siiizium eine Oxidschicht gieichmäßi-Gate 120 ist eine Feldisolierschicht 124 in Form einer ger Dicke geformt werden.
Siliziumoxidsehicht ausgebildet. Eine Bitleitung 126 und Nachstehend ist eine sechste Ausführungsform der
eine Ladungssteuerleitung 128, die beide aus Aluminium 20 erfindungsgemäßen Halbleiter-Speichervorrichtung anbestehen, sind über der Feldisolierschicht 124 verlegt. hand der Fig.22 bis 24 beschrieben. Fig.22 ist dabei Die Bitleitung 126 ist dabei an einer Kontaktstelle 130 eine Aufsicht auf eine Einbit-Speicherzelle dieser Speimit der Drainzone 108 verbunden, während die La- chervorrichtung, während die F i g. 23 und 24 Schnitte dungssteuerleitung 128 an einer Kontaktstelle 132 an längs der Linien XXIII-XXIII bzw. XXlV-XXIV in die zweite Inselzone 110 angeschlossen ist. Ersichtli- 25 F i g. 22 sind. Auf einem n-Typ-Halbleitersubstrat 140 ist cherweise kann anstelle der SiOz-Schicht eine S13N4- eine Siliziumoxid-Trennschicht 146 ausgebildet, auf der bzw. Siliziumnitridschicht als Isolierschicht 142 verwen- wiederum eine 0,5 μιη dicke monokristalline Siliziumdet werden. Inselzone 102 mit einer Sourcezone 104, einer Aktivzo-
Eine fünfte Ausführungsform der erfindungsgemäßen ne 106 und einer Drainzone 108 nach dem Graphoepita-Halbleiter-Speichervorrichtung ist in den F i g. 19 bis 21 30 xieverfahren ausgebildet ist. In der Oberfläche des Subdargestellt. Fig. 19 zeigt dabei eine Aufsicht auf eine strats 140 ist nach dem Fremdatomdiffusionsverfahren Einbit-Speicherzelle dieser Halbleiter-Speichervorrich- eine mit p-Typ-Fremdatomen dotierte Zone 148 getung, während die F i g. 20 und 21 Schnitte längs der formt, die als Ladungssteuerklemme des freischweben-Linien XX-XX bzw. XXI-XXl in Fig. 19 sind. Dabei den bzw. »floating« Gates dient. Die Aktivzone 106 in sind auf einem p-Typ-Halbleitersubstrat 140 eine 35 der Silizium-Inselzone 102 ist eine p-Zone, die Fremd-Sourcezone 104, eine Aktivzone 106 und eine Ürainzone atome, z. B. Bor, in einer Konzentration von 10"> cm-3 108 ausgebildet. Eine Isoliermaterialschicht 144 aus SiIi- enthält. Über der Aktivzone 106 ist ein 3000 A dickes ziumoxid ist auf dem Halbleitersubstrat 140 vorgesehen, freischwebendes Gate 114 vom p- oder η-Typ aus polyum eine monokristalline Silizium-Inselzone 110 vom kristallinem Silizium ausgebildet, wobei eine 500 A dik-Substrat 140 zu trennen. Die 0,5 μπι dicke Inselzone 110 40 ke erste Gate-Isolierschicht 116 aus Siliziumoxid zwiist auf dem Isolierzwischenmaterial 144 nach dem Gra- sehen dem freischwebenden Gate 114 und der Aktivzophoepitaxieverfahren ausgebildet, und sie dient als La- ne 106 angeordnet ist Die Fremdatom-Dotierungszone dungssteuerklemme des freischwebenden Gates. Die 148 ist eine P+-Zone mit einer Frerndatom-, z. B. Bornahe der Oberfläche des p-Typ-Halbleitersubstrats 140 konzentration von 1018cm-3 oder mehr, und sie überbefindliche Aktivzone 106 ist eine p-Zone mit Fremd- 45 läppt unter Zwischenfügung einer 5OO A dicken Siliziatomen, z. B. Bor, in einer Konzentration von 10lfJ cm-3. umoxidschicht 118 teilweise das freischwebende Gate Ein freischwebendes Gate 114 des p- oder η-Typs in 114. Insbesondere weist das freischwebende Gate 114 Form einer 3000 A dicken polykristallinen Silizium- einen vorspringenden, über die Dotierungszone 148 schicht ist auf der Aktivzone 106 ausgebildet, und zwar verlaufenden Teil 119 auf. Zwischen diesen Teil 119 und unter Zwischenfügung einer ersten Gate-Isolierschicht 50 die Dotierungszone 148 ist wie dargestellt eine dünne 116 aus einer 500 A dicken Siliziumoxidsehicht zwischen Siliziumoxidsehicht 121 von etwa 15θΑ Dicke einge-
das freischwebende Gate 114 und die Aktivzone 106. Die Inselzone 110 ist eine P+-Zone mit einer Fremdatom-, z. B. Borkonzentration von 1018 cm-3 oder mehr. Die Inselschicht 110 überlappt teilweise das freischwebende Gate 114 mit einer zwischengefügten Siliziumoxidsehicht 118 von 500 A Dicke. Insbesondere weist das freischwebende Gate 114 einen sich über die monokristalline Sillizium-Inselschieht 110 erstreckenden vorfügt Ein Steuer-Gate 120 in Form einer 4000 A dicken polykristallinen Siliziumschicht ist über dem freischwebenden Gate 114 angeordnet, indem eine zweite Gate-Isolierschicht 122 aus einer etwa 800 A dicken Siliziumoxidsehicht zwischen das Steuer-Gate 120 und das freischwebende Gate 114 eingefügt ist. Auf dem Steuer-Gate 120 ist eine Feldisolierschicht 124 aus Siliziumoxid ausgebildet Eine Bitleitung 126 und eine Ladungssteu-
springenden Teil 119 auf. Zwischen den Teil 119 und die 60 erleitung 128, die beide aus Aluminium bestehen, sind Inselschicht 110 ist, wie dargestellt eine dünne, etwa über der Feldisolierschicht 124 verlegt Die Bitleitung 150 A dicke Siliziumoxidsehicht 121 eingefügt Ein Steuer-Gate 120 in Form einer 4000 A dicken polykristallinen Siliziumschicht ist auf bzw. über dem freischwebenden Gate 114 angeordnet, und zwar unter Zwischenfü- 65 rungszone 148 verbunden ist
gung einer zweiten Gate-Isolierschicht 122 als etwa
126 ist an einer Kontaktstelle 130 an die Drainzone angeschlossen, während die Ladungssteuerleitung an einer Kontaktstelle 132 mit der Fremdatom-Dotie-
800 A dicke Siliziumoxidsehicht zwischen Steuer-Gate 120 und freischwebendes Gate 114. Auf dem Steuer-
Hierzu 10 Blatt Zeichnungen

Claims (18)

1 Patentansprüche:
1. Nichtflüchtige Halbleiter-Speichervorrichtung mit einer ersten Halbleiterzone, in welcher eine Source-, eine Kanal- und eine Drainzone ausgebildet sind, einer zweiten Halbleiterzone, einer unter Zwischenfügung einer ersten Isolierschicht auf der ersten Halbleiterzone angeordneten freischwebenden Gate-Elektrode, welche sich quer zum Kanal bzw. über die zweite Halbleiterzone erstreckt und im Überlappungsbereich mit der zweiten Halbleiterzone von derselben durch einen Bereich verdünnter Isolierschicht getrennt ist, so daß Ladung zwischen der freischwebenden Gate-Elektrode und der zweiten Halbleiterzone übertragbar ist, und einer auf der freischwebenden Gate-Elektrode mit zwischengefügter zweiter Isolierschicht ausgebildeten Steuer-Gateelektrode, dadurch gekennzeichnet, daß die zweite Halbleiterzone (110) von der ersten Halbleiterzone (102) durch Isoliermittel isoliert angeordnet ist
2. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Isoliermittel aus einem isolierenden Substrat (101), auf dem die erste (102) und zweite (110) Halbleiterzone in gegenseitigem Abstand ausgebildet sind, und einer zwischen diesen Halbleiterzonen (102,110) angeordneten dritten Isolierschicht (112) bestehen (F i g. 3).
3. Speichervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das isolierende Substrat (101) aus Saphir oder Spinell besteht.
4. Speichervorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die erste und die zweite Halbleiterzone (102,110) jeweils aus monokristallinem Silizium geformt sind.
5. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Isoliermittel aus einem isolierenden Substrat (101), auf dem die erste Halbleiterzone (102) ausgebildet ist, und aus einer dritten Isolierschicht (144), die über der ersten Halbleiterzone (102) und auf einem Teil des Substrats (101) gebildet ist, bestehen, und daß die zweite Halbleiterzone (110) auf der dritten Isolierschicht (144) ausgebildet ist (Fig. 11).
6. Speichervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß das isolierende Substrat (101) aus Saphir oder Spinell besteht.
7. Speichervorrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die erste und die zweite Halbleiterzone (102,110) jeweils aus monokristallinem Silizium geformt sind.
8. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Isoliermittel aus einem isolierenden Substrat (101), auf dem die zweite Halbleiterzone (110) ausgebildet ist, und aus einer dritten Isolierschicht (146), die über der zweiten Halbleiterzone (110) und einem Teil des Substrats (101) gebildet ist, bestehen, und daß die erste Halbleiterzone (102) auf der dritten Isolierschicht (146) ausgebildet ist (F ig. 14).
9. Speichervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß das isolierende Substrat (101) aus Saphir oder Spinell besteht.
10. Speichervorrichtung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die erste und die zweite ll;ilblciler/()iK-(102, HO) jeweils aus immokrislallinem Silizium geformt sind.
11. Speichervorrichtung nach Anspruch 2, da-
durch gekennzeichnet daß anstatt des isolierenden Substrats ein Halbleitersubstrat (140) mit einer darauf aufgebrachten vierten Isolierschicht (142) vorgesehen ist (F ig. 17).
12. Speichervorrichtung nach Anspruch 11, dadurch gekennzeichnet daß die vierte Isolierschicht (142) aus Siliziumoxid oder Siliziumnitrid hergestellt ist
13. Speichervorrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet daß die erste und die zweite Halbleiterzone (102,110) jeweils aus monokristallinem Silizium geformt sind.
14. Speichervorrichtung nach Anspruch 5. dadurch gekennzeichnet daß die erste Halbleiterzone (102) anstatt auf einem isolierenden Substrat in einem Halbleitersubstrat (140) ausgebildet ist (F ig. 20).
15. Speichervorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß die zweite Halbleiterzone (110) aus monokristallinem Silizium geformt ist
16. Speichervorrichtung nach Anspruch 8, dadurch gekennzeichnet daß die zweite Halbleiterzone (148) anstatt auf einem isolierenden Substrat in einem Halbleitersubstrat (140) ausgebildet ist. (F ig. 23).
17. Speichervorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß die erste Haibleiterzone (102) aus monokristallinem Silizium geformt ist.
18. Speichervorrichtung nach einem der Ansprüche 1,2,5,8,11,14 oder 16, dadurch gekennzeichnet, daß die zweite Halbleiterzone (110) als Ladungsinjektoreinheit für mehrere freischwebende Gate-Elektroden (114) von »Floating Gate«-Transistoren vorgesehen ist.
DE3136517A 1980-09-26 1981-09-15 Nichtflüchtige Halbleiter-Speichervorrichtung Expired DE3136517C2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP55134080A JPS5759387A (en) 1980-09-26 1980-09-26 Semiconductor storage device
JP56084319A JPS57199265A (en) 1981-06-03 1981-06-03 Semiconductor memory
JP56084317A JPS57199263A (en) 1981-06-03 1981-06-03 Semiconductor memory
JP56084318A JPS57199264A (en) 1981-06-03 1981-06-03 Semiconductor memory

Publications (2)

Publication Number Publication Date
DE3136517A1 DE3136517A1 (de) 1982-06-16
DE3136517C2 true DE3136517C2 (de) 1985-02-07

Family

ID=27466953

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3136517A Expired DE3136517C2 (de) 1980-09-26 1981-09-15 Nichtflüchtige Halbleiter-Speichervorrichtung

Country Status (2)

Country Link
US (1) US4453234A (de)
DE (1) DE3136517C2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654825A (en) * 1984-01-06 1987-03-31 Advanced Micro Devices, Inc. E2 prom memory cell
DE3587615D1 (de) * 1984-11-26 1993-11-11 Toshiba Kawasaki Kk Nichtflüchtige Halbleiterspeicheranordnung.
US4736342A (en) * 1985-11-15 1988-04-05 Texas Instruments Incorporated Method of forming a field plate in a high voltage array
US4769788A (en) * 1986-09-22 1988-09-06 Ncr Corporation Shared line direct write nonvolatile memory cell array
JPH01108778A (ja) * 1987-10-21 1989-04-26 Mitsubishi Electric Corp 半導体記憶装置
US4924437A (en) * 1987-12-09 1990-05-08 Texas Instruments Incorporated Erasable programmable memory including buried diffusion source/drain lines and erase lines
US5886376A (en) * 1996-07-01 1999-03-23 International Business Machines Corporation EEPROM having coplanar on-insulator FET and control gate
US5838040A (en) * 1997-03-31 1998-11-17 Gatefield Corporation Nonvolatile reprogrammable interconnect cell with FN tunneling in sense
US6252275B1 (en) 1999-01-07 2001-06-26 International Business Machines Corporation Silicon-on-insulator non-volatile random access memory device
KR101508492B1 (ko) * 2008-05-09 2015-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 비휘발성 반도체 기억 장치
US8188535B2 (en) * 2008-05-16 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device and manufacturing method thereof
US8198666B2 (en) * 2009-02-20 2012-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a nonvolatile memory element having first, second and third insulating films

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3919711A (en) * 1973-02-26 1975-11-11 Intel Corp Erasable floating gate device
DE2643948C2 (de) * 1976-09-29 1981-10-15 Siemens AG, 1000 Berlin und 8000 München In einer Matrix angeordnete Speicher-FETs und Verfahren zu ihrer Herstellung
DE2743422A1 (de) * 1977-09-27 1979-03-29 Siemens Ag Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik
US4203158A (en) * 1978-02-24 1980-05-13 Intel Corporation Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same
DE2908796C3 (de) * 1979-03-07 1982-04-01 Siemens AG, 1000 Berlin und 8000 München Umprogrammierbarer Halbleiter-Festwertspeicher vom Floating-Gate-Typ

Also Published As

Publication number Publication date
DE3136517A1 (de) 1982-06-16
US4453234A (en) 1984-06-05

Similar Documents

Publication Publication Date Title
DE3103160C2 (de) Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher
DE4016346C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung
DE69333359T2 (de) Herstellungsverfahren einer EEPROM-Zellen-Matrix
DE2600337C2 (de) Halbleiterspeicheranordnung
DE112005001595B4 (de) Verfahren zum Verbessern der Löschspannungsverteilung für ein Flash-Speicher-Array mit Platzhalterwortleitungen
DE2743422A1 (de) Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik
EP0045469B1 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE3334557A1 (de) Permanentspeicher
DE2657643A1 (de) Halbleiteranordnung fuer ein speicherelement
DE2916884A1 (de) Programmierbare halbleiterspeicherzelle
DE3942171C2 (de) Nichtflüchtige Halbleiterspeichereinrichtung
DE3136517C2 (de) Nichtflüchtige Halbleiter-Speichervorrichtung
DE19743555C2 (de) Nichtflüchtiges Speicherbauteil
DE2201028C3 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE3236469A1 (de) Nichtfluechtiger speicher
DE2614698C2 (de) Halbleiterspeicher
DE19748495C2 (de) EEPROM-Zellstruktur und Verfahren zum Programmieren bzw. Löschen ausgewählter EEPROM-Zellstrukturen sowie EEPROM-Zellenfeld
DE19949805C2 (de) In Silizium-auf-Isolator gebildetes, nichtflüchtiges Direktzugriffs-Speicherelement
EP1374308B1 (de) Speicherzellenanordnung mit individuel adressierbaren speicherzellen und verfahren zur herstellung derselben
DE3926474C2 (de) Permanent-Speicherzellen-Anordnung
EP0016386A1 (de) Umprogrammierbare Halbleiter-Speicherzelle vom Floating-Gate-Typ
EP1723669A1 (de) Eeprom-speicherzelle für hohe temperaturen
EP1625591A1 (de) Integrierte speicher-schaltungsanordnung, insbesondere uniform-channel-programming-flash-speicher
WO1999062128A1 (de) Halbleiter-speicherzellenanordnung und entsprechendes herstellungsverfahren
EP0075739A2 (de) Speicherzelle mit einem Doppel-Gate Feldeffekttransistor und Verfahren zu ihrem Betrieb

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee