DE69115079T2 - Nichtflüchtige Halbleitervorrichtung. - Google Patents

Nichtflüchtige Halbleitervorrichtung.

Info

Publication number
DE69115079T2
DE69115079T2 DE69115079T DE69115079T DE69115079T2 DE 69115079 T2 DE69115079 T2 DE 69115079T2 DE 69115079 T DE69115079 T DE 69115079T DE 69115079 T DE69115079 T DE 69115079T DE 69115079 T2 DE69115079 T2 DE 69115079T2
Authority
DE
Germany
Prior art keywords
gate electrode
diffusion layer
semiconductor device
volatile semiconductor
floating gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69115079T
Other languages
English (en)
Other versions
DE69115079D1 (de
Inventor
Kuniyoshi Yoshikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69115079D1 publication Critical patent/DE69115079D1/de
Publication of DE69115079T2 publication Critical patent/DE69115079T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

  • Die Erfindung betrifft Verbesserungen einer elektrisch erneut programmierbaren, nichtflüchtigen Speichervorrichtung mit einer Gateelektrodenstruktur von zwei oder mehr Schichten.
  • Ein blitzartig vollständig löschbarer EEPROM (Blitz-EEPROM), bestehend aus einer Einzeltransistorzelle, welche ultraviolett löschbare EPROM ersetzen, haben neuerdings auf dem Gebiet der nichtflüchtigen Halbleiterspeichervorrichtungen Aufmerksamkeit erregt. Fig. 1 zeigt einen Zellentransistor des blitz-EEPROM mit einer polykristallinen Silizium-Gatestruktur in zwei Schichten. In einem p-Typ-Siliziumsubstrat 21 sind eine Source- Diffusionsschicht 22 und eine Drain-Diffusionsschicht 23 gebildet. Die Tiefe der Source-Diffusionsschicht 22 ist so, daß ihre Übergangsdurchbruchsspannung genügend größer ist als eine Spannung, die an die Source-Diffusionsschicht (22) während eines Löschbetriebs angelegt wird. Auf dem p-Typ- Siliziumsubstrat 21 ist zwischen der Source-Diffusionsschicht 22 und Drain-Diffusionsschicht 23 ein Gateoxidfilm 24, auf welchem eine Floatinggate-Elektrode 25 gebildet ist. Auf der Floatinggate-Elektrode 25 ist ein Isolationsfilm 26, auf welchem ein Steuergate 27 gebildet ist.
  • Der Betrieb des Zellentransistors von dem Blitz-EEPROM wird im folgenden anhand von Fig. 1 erklärt. Wie bei einem ultraviolett löschbaren EPROM, wird das Einschreiben von Information erreicht durch Anlegen einer hohen Spannung an die Steuergate-Elektrode 27 und die Drain-Diffusionsschicht 23, durch Injizieren von heißen Elektronen, die durch das hohe elektrische Feld im Silizium erzeugt werden, in die Floatinggate-Elektrode 25 und durch Speichern darin, um den Schwellspannungswert des Transistors zu erhöhen. Das Löschen von Information erfolgt durch Anlegen einer zum Löschen erforderlichen, hohen Spannung (im folgenden Löschspannung genannt) an die Source-Diffusionsschicht (22) und Anlegen des Massepotentials an die Steuergate-Elektrode 27. In diesem Zustand fließt ein F.N-Tunnelstrom durch den Gateoxidfilm 24, der die gespeicherten Elektronen aus der Floatinggate- Elektrode 25 heraus in die Source-Diffusionsschicht 22 führt.
  • Die Zelltransistoren des Blitz-EEPROM in Fig. 1 sind im allgemeinen in einer bestimmten Anordnung aufgebaut und alle Zelltransistoren in dieser Anordnung haben die Source- Diffusionsschicht 22 gemeinsam. Dies ermöglicht ein gleichzeitiges Löschen der in allen Zelltransistoren gespeicherten Information. Zusätzlich wird durch die gemeinsame Source-Diffusionsschicht 22 der Zellenbereich dem für den ultraviolett löschbaren EPROM nahezu gleich.
  • Um die Löschspannung auf einen praktischen Wert zu setzen, z.B. 12,5 V, ist es jedoch erforderlich, den Gateoxidfilm 24 so dünn wie etwa 100 Å zu machen. Dies erhöht die Wahrscheinlichkeit, daß in dem Gateoxidfilm mehr Defekte entstehen, was zu einem schlechteren Produktionsergebnis führt. Der dünnere Gateoxidfilm bewirkt, daß ein gateinduzierter Übergangsleckstrom zusammen mit dem F.N- Tunnelstrom zu dem Substrat 21 und der Source- Diffusionsschicht 22 fließt. Dies verhindert ein ausreichendes Löschen von Information und beeinträchtigt den stabilen Speicherbetrieb. Solche Nachteile können durch einen internen Ladungspumpenschaltkreis überwunden werden, der eine sehr große Leistungskapazität aufweist. Der interne Erhöhungsschaltkreis wird jedoch extrem groß und macht damit eine praktische Chipgröße unmöglich. Eine LSI-externe Spannungsversorgung könnte die Löschspannung (12,5 V) liefern, aber das würde gegen die Anforderung gehen, externe Spannungsversorgungen auf nur 5 V zu vereinfachen.
  • Eine Halbleiterspeichervorrichtung (EP-A-0 282 022) enthält eine Anzahl von Speicherzellen, von denen jede eine Floatinggate-Elektrode, eine Löschungsgate-Elektrode und eine Steuergate-Elektrode aufweist. Ein Isolationsfilm ist zwischen die Löschungsgate-Elektrode und die Steuergate- Elektrode zwischengelegt. Ferner ist ein Siliziumoxidfilm zwischen Seitenwänden der Löschungsgate-Elektrode und der Floatinggate-Elektrode sandwichartig angeordnet. Source- und Drain-Diffusionsschichten sind jeweils auf den zu beiden Seiten des Floatinggates gelegenen Elementbereichsoberflächen gebildet.
  • Ein weiterer nichtflüchtiger Halbleiterspeicher (JP-A-60-117 656) umfaßt ein Löschungsgate, das mit einer Source eines Feldeffekttransistors elektrisch verbunden ist.
  • Die Aufgabe der vorliegenden Erfindung ist es, eine nicht- flüchtige Halbleitervorrichtung zu schaffen, die so zuverlässig ist, wie die eines ultraviolett löschbaren EPROMs und eine elektrische Löschung mit einer Einzeltransistorzelle ermöglicht.
  • Zur Lösung dieser Aufgabe ist eine nicht-flüchtige Halbleitervorrichtung vorgesehen, wie in Anspruch 1 beschrieben.
  • Die Erfindung wird im folgenden beispielsweise anhand der Zeichnung näher erläutert. In dieser zeigt:
  • Fig. 1 einen Schnitt eines Zellentransistors einer herkömmlichen, nichtflüchtigen Halbleitervorrichtung,
  • Fig. 2 eine Teilansicht einer nichtflüchtigen Speichervorrichtung nach einen ersten Ausführungsbeispiel der vorliegenden Erfindung,
  • Fig. 3 einen Schnitt im wesentlichen nach Linie A-A' in Fig. 2,
  • Fig. 4 einen Schnitt im wesentlichen nach Linie B-B' in Fig. 2,
  • Fig. 5 einen Schnitt im wesentlichen nach Linie C-C' in Fig. 2,
  • Fig. 6 eine Teilansicht einer nicht-flüchtigen Halbleitervorrichtung nach einem zweiten Ausführungsbeispiel der vorliegenden Erfindung,
  • Fig. 7 einen Schnitt im wesentlichen nach Linie D-D' in Fig. 6,
  • Fig. 8 einen Schnitt im wesentlichen nach Linie E-E' in Fig. 6,
  • Fig. 9 eine Teilansicht einer nichtflüchtigen Halbleitervorrichtung nach einem dritten Ausführungsbeispiel der vorliegenden Erfindung,
  • Fig. 10 einen Schnitt im wesentlichen nach Linie F-F' in Fig. 9,
  • Fig. 11 einen Schnitt im wesentlichen nach Linie G-G' in Fig. 9,
  • Fig. 12 einen Schnitt im wesentlichen nach Linie H-H' in Fig. 9, und
  • Fig. 13 eine Teilansicht einer nichtflüchtigen Speichervorrichtung nach einem vierten Ausführungsbeispiel der vorliegenden Erfindung.
  • In den verschiedenen Figuren der Zeichnung sind einander entsprechende Teile mit gleichen Bezugszeichen versehen.
  • Fig. 2 zeigt eine nichtflüchtige Halbleitervorrichtung nach einem ersten Ausführungsbeispiel entsprechend der vorliegenden Erfindung. Fig. 3 ist ein Schnitt im wesentlichen entlang Linie A-A' in Fig. 2, Fig. 4 ist ein Schnitt im wesentlichen entlang Linie B-B' in Fig. 2, Fig. 5 ist ein Schnitt im wesentlichen entlang Linie C-C' in Fig. 2.
  • Im Oberflächenbereich eines p-Typ-Siliziumsubstrats 1 ist eine Source-Diffusionsschicht 2 gebildet. In dem Oberflächenbereich des p-Typ-Siliziumsubstrats 1 sind auch Drain-Diffusionsschichten 3a, 3b, 3c und 3d gebildet. Auf den Kanalbereichen zwischen der Source-Diffusionsschicht 2 und den Drain-Diffusionsschichten 3a, 3b, 3c und 3d sind Gateoxidfilme 4a, 4b, 4c und 4d gebildet. Auf den Gateoxidfilmen 4a, 4b, 4c und 4d sind Floatinggate-Elektroden 5a, 5b, 5c und 5d gebildet, so daß ihre Endabschnitte, ausgenommen die, die der Source-Diffusionsschicht 2 und den Drain-Diffusionsschichten 3a, 3b, 3c und 3d gegenüberliegen, über einen Feldoxidfilm 13 gelegt sind. Die Dicke des Feldoxidfilms 13 ist so, daß sie ausreichend größer als die der Gateoxidfilme 4a, 4b, 4c und 4d ist, welche die Floatinggate-Elektroden 5a, 5b, 5c und 5d in einen elektrisch schwimmenden Zustand versetzen. Zum Beispiel wird das Verhältnis der Dicke des Feldoxidfilms 13 zu denen der Gateoxidfilme 4a, 4b, 4c und 4d auf 10:1 oder mehr gesetzt. Auf den Floatinggate-Elektroden 5a, 5b, 5c und 5d sind Isolationsfilme 8a und 8b gebildet. Auf den Isolationsfilmen 8a und 8b sind Steuergate-Elektroden 9a und 9b gebildet.
  • Die Steuergate-Elektrode 9a ist den beiden Floatinggate- Elektroden 5a und 5c zugeordnet, während die Steuergate- Elektrode 9b den beiden Floatinggate-Elektroden 5b und 5d zugeordnet ist. Die Source-Diffusionsschicht 2 ist Speicherzellen zugeordnet, denen die Steuergate-Elektroden 9a und 9b gemeinsam sind.
  • Auf der Seite, wo benachbarte Speicherzellen, die sich die Steuergate-Elektrode 9a und 9b teilen, einander gegenüberliegen, sind Tunneloxidfilme 6a, 6c und 6b, 6d auf den Seitenwänden der Floatinggate-Elektroden 5a, 5c und 5b, 5d gebildet. Eine Löschungsgate-Elektrode 7 ist gebildet, um die Tunneloxidfilme 6a bzw. 6c zwischen ihr und den Floatinggate-Elektroden 5a bzw. 5c sandwichartig einzuschließen. Die Löschungsgate-Elektrode 7 ist benachbarten Zellen zugeordnet, die die Steuergate-Elektroden 9a und 9b gemeinsam haben, während sie ebenfalls benachbarten Zellen zugeordnet ist, die die Source-Diffusionsschicht 2 gemeinsam haben. Ferner ist die Löschungsgate-Elektrode 7 zwischen den Floatinggate-Elektroden 5a und 5c und zwischen den Floatinggate-Elektroden 5b und 5d angeordnet. Das heißt, die Löschungsgate-Elektrode 7 ist vier Speicherzellen zugeordnet: zwei benachbarten Zellen, die sich die Steuergate-Elektroden 9a und 9b teilen, und zwei weiteren benachbarten Zellen, die sich die Source-Diffusionsschicht 2 teilen. Vier sich die Löschungsgate-Elektrode 7 teilende Zellen enthalten die Source-Diffusionsschicht 2, Drain- Diffusionsschichten 3a, 3b, 3c und 3d, Gateoxidfilme 4a, 4b, 4c und 4d, Floatinggate-Elektroden 5a, 5b, 5c und 5d und Steuergate-Elektroden 9a und 9b. Diese Speicherzellen sind in einer Matrix angeordnet, um eine Speicherzellenanordnung 14 zu bilden. Die Löschungsgate-Elektrode 7 kann in einer selbstausrichtenden Weise zwischen den Floatinggate- Elektroden 5a und 5b und zwischen den Floatinggate-Elektroden 5c und 5d gebildet sein.
  • Ein Teil der Löschungsgate-Elektrode 7 erstreckt sich über die Source-Diffusionsschicht 2 und ist mit letzterer in nahezu gleichem Abstand von den benachbarten, sich die Steuergate-Elektroden 9a und 9b teilenden Zellen elektrisch verbunden. Die Stelle, an welcher die Löschungsgate-Elektrode 7 und die Source-Diffusionsschicht 2 verbunden sind, kann auf der Basis des maximalen, an die Löschungsgate-Elektrode 7 angelegten Potentials bestimmt werden. Das heißt, wie in Fig. 3, wird die Stelle so ausgewählt, daß die Kante einer Verarmungsschicht, die in der Source-Diffusionsschicht 2 entsteht (durch die gestrichelte Linie X gezeigt), nicht die Floatinggatekanten (5a bis 5d) benachbart zum Sourceübergang am Kanalbereich erreicht.
  • Die Source-Diffusionsschicht 2 enthält einen Niederkonzentrationsbereich 2a und einen Hochkonzentrationsbereich 2b. Der Niederkonzentrationsbereich 2a ist in einem an den Kanalbereich angrenzenden Abschnitt gebildet, während der Hochkonzentrationsbereich 2b so gebildet ist, daß die Löschungsgate-Elektrode 7 wenigstens einen Teil einschließt, an dem die Löschungsgate-Elektrode 7 mit der Source-Diffusionsschicht 2 verbunden ist. Es ist wünschenswert, daß der Niederkonzentrationsbereich 2a auf eine Konzentration in der Größenordnung von ungefähr 10¹&sup8;/cm³ gesetzt ist und der Hochkonzentrationsbereich 2b auf eine Konzentration von einer oder mehr Größenordnungen höher als die des Niederkonzentrationsbereichs 2a gesetzt ist.
  • Ein CVD-Oxidfilm 10a und 10b ist gebildet, um die Floatinggate-Elektroden 5a, 5b, 5c und 5d und Steuergate- Elektroden 9a und 9b zu überdecken. Auf der Oberfläche wird ein BPSG-Film 11 gebildet, welcher über den Drain- Diffusionsschichten 3a, 3b, 3c und 3d Kontaktlöcher aufweist. Durch die Kontaktlöcher werden Bitleitungen 12a und 12b gebildet, daß sie mit den Drain-Diffusionsschichten 3a, 3b, 3c und 3d verbunden sind.
  • Die Floatinggate-Elektroden 5a, 5b, 5c und 5d und die Steuergate-Elektrode 9a und 9b können unter Benutzung von Polysilizium, Silicid oder einer Stapelstruktur daraus gebildet sein, während die Tunneloxidfilme 6a, 6b, 6c und 6d aus einem Polysiliziumoxidfilm bestehen können. Die Tunneloxidfilme 6a, 6b, 6c und 6d sind auf den Seitenwänden der Floatinggate-Elektroden 5a, 5b, 5c und 5d z.B. durch thermische Oxidation oder chemische Dampfabscheidung gebildet. Die Löschungsgate-Elektrode 7 kann z.B. aus Polysilizium bestehen.
  • Bei den ersten Ausführungsbeispielen veranlaßt das Anlegen eines geeigneten Potentials an die Löschungsgate-Elektrode 7 Ladungen in den Floatinggates 5a, 5b, 5c und 5d durch die Tunneloxidfilme 6a, 6b, 6c und 6d zu dem Löschungsgate 7 zu fließen. Dies gestattet, der nichtflüchtigen Halbleitervorrichtung Informationen erneut elektrisch zu programmieren.
  • Bei diesem Aufbau werden die Tunneloxidfilme 6a, 6b, 6c und 6d zwischen der Löschungsgate-Elektrode 7 und den Seitenwänden der Floatinggate-Elektroden 5a, 5b, 5c und 5d gebildet, wodurch es möglich ist, die Tunneloxidfilme 6a, 6b, 6c und 6d und die Gateoxidfilme 4a, 4b, 4c und 4d getrennt zu bilden. Dies ermöglicht die Optimierung der Tunneloxidfilme 6a, 6b, 6c und 6d entsprechend der Löschspannung. Da dünnere Gateoxidfilme 4a, 4b, 4c und 4d zur Verbesserung der Löschungscharakteristik nicht benötigt werden, können die Übergangs- und Oberflächendurchbruchspannungen der Source- Diffusionsschicht 2 ausreichend hoch gemacht werden. Ferner unterdrückt kein Effekt der Konzentration in der dem Kanal benachbarten Source-Diffusionsschicht 2 auf die Löschungseigenschaften einen Übergangsleckstrom ausreichend, der durch ein Band-zu-Band-Tunnelphänomen bewirkt wird. Der Gebrauch einer hohen Spannung (z.B. 12,5 V), der durch den internen Ladungspumpenschaltkreis als Löschungsspannung erzeugt wird, ermöglicht nämlich den Betrieb der nichtflüchtigen Halbleitervorrichtung von einer Einzelspannungsquelle (z.B. 5 V). Während beim ersten Ausführungsbeispiel die Löschungsgate-Elektrode 7 elektrisch mit der Source-Diffusionsschicht 2 verbunden ist, kann sie elektrisch mit den Drain-Diffusionsschichten 3a, 3b, 3c und 3d verbunden sein. In diesem Fall kann die Konzentration in der Drain-Diffusionsschicht 2 benachbart zum Kanal auf der Grundlage der Schreibeigenschaften optimiert werden wie beim ersten Ausführungsbeispiel.
  • Fig. 6 veranschaulicht eine nicht-flüchtige Halbleitervorrichtung als ein zweites Ausführungsbeispiel der vorliegenden Erfindung. Fig. 7 ist ein Schnitt entlang Linie D-D' in Fig. 6 und Fig. 8 ist ein Schnitt entlang Linie E-E' in Fig. 6.
  • In dem Oberflächenbereich eines p-Typ-Siliziumsubstrats 1 sind eine Source-Diffusionsschicht 2 und Drain- Diffusionsschichten 3a, 3b, 3c und 3d gebildet. Über den Kanalbereichen zwischen der Source-Diffusionsschicht 2 und den Drain-Diffusionsschichten 3a, 3b, 3c und 3d sind Gateoxidfilme 4a, 4b, 4c und 4d gebildet. Auf den Gateoxidfilmen 4a, 4b, 4c und 4d nahe den Drain- Diffusionsschichten 3a, 3b, 3c und 3d sind Floatinggate- Elektroden 5a, 5b, 5c und 5d gebildet. Auf den Floatinggate- Elektroden 5a, 5b, 5c und 5d sind Isolationsfilme 8a und 8b gebildet. Auf den Isolationsfilmen 8a und 8b und über den Gateoxidfilmen 13a, 13b, 13c und 13d nahe der Source- Diffusionsschicht 2 sind Steuergate-Elektroden 9a und 9b gebildet, um eine sogenannte Offset-Struktur aufzuweisen.
  • Auf der Seite, wo die benachbarten Speicherzellen, die sich die Steuergate-Elektrode 9a teilen, einander gegenüberliegen, sind Tunneloxidfilme 6a und 6c auf den Seitenwänden der Floatinggate-Elektroden 5a und 5c gebildet. Eine Löschungsgate-Elektrode 7 ist so gebildet, daß die Tunneloxidfilme 6a bzw. 6c zwischen ihr und den Floatinggate-Elektroden 5a bzw. 5c sandwichartig eingeschlossen sind. Ein Teil der Löschungsgate-Elektrode 7 erstreckt sich zum Source- Bereich, um eine Verbindung zur Source-Diffusionsschicht 2 in einem nahezu gleichen Abstand von den benachbarten Speicherzellen, die sich die Steuergate-Elektrode 9 teilen, herzustellen.
  • Das zweite Ausführungsbeispiel weist eine Offset-Struktur auf, die aus den über den Kanalbereichen nahe der Source- Diffusionsschicht 2 gebildeten Steuergate-Elektroden 9a und 9b besteht. Mit dieser Anordnung kann eine elektrische Leitung der Speicherzellenkanäle selbst dann verhindert werden, wenn während der Bewegung der Ladungen von den Floatinggate-Elektroden 5a, 5b, 5c und 5d zur Gateelektrode 7 Überlöschung auftritt.
  • Bei diesem Aufbau werden ausreichend dünne Tunneloxidfilme 6a, 6b, 6c und 6d zwischen den Floatinggate-Elektroden 5a, 5b, 5c und 5d und der Löschungsgate-Elektrode 7 gebildet, was nahezu die gleichen Auswirkungen zeigt wie im ersten Ausführungsbeispiel.
  • Während bei dem zweiten Ausführungsbeispiel die Löschungsgate-Elektrode 7 elektrisch mit der Source- Diffusionsschicht 2 verbunden ist, könnte sie auch elektrisch mit den Drain-Diffusionsschichten 3a, 3b, 3c und 3d verbunden sein.
  • Fig. 9 zeigt eine nichtflüchtige Halbleitervorrichtung als drittes Ausführungsbeispiel der vorliegenden Erfindung. Fig. 10 ist ein Schnitt entlang Linie F-F' in Fig. 9. Fig. 11 ist ein Schnitt entlang Linie G-G' in Fig. 9. Fig. 12 ist ein Schnitt entlang Linie H-H' in Fig. 9.
  • In dem Oberflächenbereich eines p-Typ-Siliziumsubstrats 1 sind eine Source-Diffusionsschicht 2 und Drain- Diffusionsschichten 3a, 3b, 3c und 3d gebildet. Über den Kanalbereichen zwischen der Source-Diffusionsschicht 2 und den Drain-Diffusionsschichten 3a, 3b, 3c und 3d sind Gateoxidfilme 4a, 4b, 4c und 4d gebildet. Auf den Gateoxidfilmen 4a, 4b, 4c und 4d sind Floatinggate-Elektroden 5a, 5b, 5c und 5d gebildet. Über den Gateelektroden 5a, 5b, 5c und 5d sind Steuergate-Elektroden 9a und 9b über Isolationsfilmen 8a und 8b gebildet. Auf der Seite, wo die sich die Steuergate-Elektroden 9a und 9b teilenden Zellen einander gegenüberliegen, sind Tunneloxidfilme 6a, 6b, 6c und 6d in einem spezifischen Bereich gebildet, der die Seitenwände der Floatinggate-Elektroden 5a, 5b, 5c und 5d enthält. Eine Löschungsgate-Elektrode 7 ist gebildet, um die Tunneloxidfilme 6a, 6b, 6c und 6d zwischen sich und den Floatinggate-Elektroden 5a, 5b, 5c und 5d sandwichartig einzuschließen. Die Löschungsgate-Elektrode 7 ist den Floatinggate-Elektroden 5a, 5b, 5c und 5d zugeordnet. Ein Teil der Löschungsgate-Elektrode 7 erstreckt sich über die Source-Diffusionsschicht 2 und ist mit der letzteren im gleichen Abstand von den benachbarten Zellen verbunden, die sich die Steuergate-Elektroden 9a und 9b teilen.
  • Bei dieser Anordnung sind die Tunneloxidfilme 6a, 6b, 6c und 6d zwischen der Löschungsgate-Elektrode 7 und den Floatinggate-Elektroden 5a, 5b, 5c und 5d gebildet. Ein Teil der Löschungsgate-Elektrode 7 ist mit der Source- Diffusionsschicht 2 in einem nahezu gleichen Abstand von den Speicherzellen verbunden, die sich die Steuergate-Elektroden 9a und 9b teilen. Daher zeigt dieser Aufbau ähnliche Auswirkungen wie die in dem ersten Ausführungsbeispiel beschriebenen.
  • Während bei dem dritten Ausführungsbeispiel die Löschungsgate-Elektrode 7 elektrisch mit der Source- Diffusionsschicht 2 verbunden ist, könnte sie elektrisch mit den Drain-Diffusionsschichten 3a, 3b und 3c verbunden sein.
  • Fig. 13 zeigt eine nichtflüchtige Halbleitervorrichtung als viertes Ausführungsbeispiel der vorliegenden Erfindung.
  • Die Steuergate-Elektrode 9a ist den Floatinggate-Elektroden 5a und 5c zugeordnet, während die Steuergate-Elektrode 9b den Floatinggate-Elektroden 5b und 5d zugeordnet ist. Die Löschungsgate-Elektrode 7a ist benachbarten Zellen zugeordnet, die die Drain-Diffusionsschicht 3a gemeinsam haben. Ein Teil der Löschungsgate-Elektrode 7a erstreckt sich über die Drain-Diffusionsschicht 3a und ist elektrisch mit letzterer in einem nahezu gleichen Abstand von den benachbarten Zellen verbunden, die sich die Drain- Diffusionsschicht 3a teilen.
  • Ein Teil der Löschungsgate-Elektrode 7b erstreckt sich über die Drain-Diffusionsschicht 3c und ist elektrisch mit letzterer in einem nahezu gleichen Abstand von den benachbarten Zellen verbunden, die sich die Drain- Diffusionsschicht 3c teilen.
  • Bezugszeichen in den Ansprüchen dienen dem besseren Verständnis und begrenzen nicht den Schutzbereich.

Claims (12)

1. Nichtflüchtige Halbleitervorrichtung mit:
einer Speicherzellenanordnung (14) mit in einer Matrix angeordneten Speicherzellen, wobei jede Speicherzelle aus einer Floatinggate-Elektrode (5a, 5b, 5c, 5d), einer Steuergate-Elektrode (9a, 9b), einer Source- Diffusionsschicht (2) und einer Drain-Diffusionsschicht (3a, 3b, 3c, 3d) zusammengesetzt ist,
Tunneloxidfilmen (6a, 6b, 6c, 6d), von denen jeder auf den Seitenwänden der Floatinggate-Elektrode auf der Seite gebildet ist, wo benachbarte Zellen, die diese Gateelektrode teilen, einander gegenüberliegen, und einer Löschungsgate-Elektrode (7), die so gebildet ist, daß die Tunneloxidfilme zwischen ihr und den Floatinggate-Elektroden sandwichartig angeordnet sind,
dadurch gekennzeichnet
daß die Löschungsgate-Elektrode (7) elektrisch mit der Source-Diffusionsschicht (2) oder der Drain- Diffusionsschicht in einem nahezu gleichen Abstand von der benachbarten Speicherzelle, die die Steuergate- Elektrode teilt, verbunden ist, und
daß die Source-Diffusionsschicht (2) oder Drain- Diffusionsschicht, die mit der Löschungsgate-Elektrode in Kontakt ist, aus einem Stapel von ersten und zweiten Verunreinigungsbereichen von unterschiedlicher Konzentration gebildet ist, wobei die Konzentration des ersten Verunreinigungsbereichs (2a), die einen Kanalbereich direkt unter der Floatinggate-Elektrode berührt, niedriger ist als die des zweiten Verunreinigungsbereiches (2b) direkt unter der Löschungsgate-Elektrode.
2. Nichtflüchtige Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Source-Diffusionsschicht (2) Speicherzellen zugeordnet ist, die die Steuergate- Elektrode gemeinsam haben.
3. Nichtflüchtige Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Tunneloxidfilm (6a, 6b, 6c, 6d) in einem Bereich gebildet ist, der die Seitenwand der Floatinggate-Elektrode auf der Seite enthält, wo sich die Steuergate-Elektrode teilende Speicherzellen einandergegenüberliegen.
4. Nichtflüchtige Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sich Ladungen in dem Floatinggate durch den Tunneloxidfilm zu der Löschungsgate-Elektrode bewegen, wenn ein bestimmtes Potential an die Löschungsgate-Elektrode angelegt ist.
5. Nichtflüchtige Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Löschungsgate-Elektrode (7) benachbarten Speicherzellen zugeordnet ist, die die Steuergate-Elektrode gemeinsam haben.
6. Nichtflüchtige Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Löschungsgate-Elektrode (7) benachbarten Zellen in einer Reihe, die die Steuergate-Elektrode gemeinsam haben, und benachbarten Zellen in einer Spalte zugeordnet ist, welche die Source-Diffusionsschicht gemeinsam haben.
7. Nichtflüchtige Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Floatinggate-Elektrode (5a, 5b, 5c, 5d) aus Polysilicium oder Silicid oder aus einer Stapelstruktur aus Polysilizium und Silicid besteht.
8. Nichtflüchtige Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuergate-Elektrode (9a, 9b) aus Polysilizium oder Silicid oder aus einer Stapelstruktur aus Polysilizium und Silicid besteht.
9. Nichtflüchtige Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Löschungsgate-Elektrode (7) aus Polysilizium besteht.
10. Nichtflüchtige Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Tunneloxidfilm (6a, 6b, 6c, 6d) aus einem Polysiliziumfilm gemacht ist.
11. Nichtflüchtige Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jede der Speicherzellen aus
einem Halbleitersubstrat (1),
einer Source-Diffusionsschicht (2a, 2b) und einer Drain- Diffusionsschicht (3a, 3b, 3c, 3d), die in dem Oberflächenbereich des Halbleitersubstrats gebildet ist,
einem Kanalbereich zwischen der Source-Diffusionsschicht und Drain-Diffusionsschicht,
einem ersten Isolationsfilm (4a, 4b), der über dem Kanalbereich gebildet ist,
einer Floatinggate-Elektrode (5a, 5b, 5c, 5d), die auf dem ersten Isolationsfilm gebildet und in einen elektrisch schwimmenden Zustand gebracht ist,
einem zweiten Isolationsfilm (8a, 8b), der auf der Floatinggate-Elektrode gebildet ist, und
einer Steuergate-Elektrode (9a, 9b), die auf dem Isolationsfilm gebildet ist, besteht.
12. Nichtflüchtige Halbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Floatinggate-Elektrode (5a, 5b, 5c, 5d) über dem Kanalbereich dicht bei der Drain-Diffusionsschicht gebildet ist und die Steuergate- Elektrode über dem Kanalbereich nahe der Source- Diffusionsschicht gebildet ist.
DE69115079T 1990-02-19 1991-02-19 Nichtflüchtige Halbleitervorrichtung. Expired - Fee Related DE69115079T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2036323A JP2807304B2 (ja) 1990-02-19 1990-02-19 不揮発性半導体装置

Publications (2)

Publication Number Publication Date
DE69115079D1 DE69115079D1 (de) 1996-01-18
DE69115079T2 true DE69115079T2 (de) 1996-05-15

Family

ID=12466630

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69115079T Expired - Fee Related DE69115079T2 (de) 1990-02-19 1991-02-19 Nichtflüchtige Halbleitervorrichtung.

Country Status (5)

Country Link
US (1) US5229632A (de)
EP (1) EP0443515B1 (de)
JP (1) JP2807304B2 (de)
KR (1) KR940005898B1 (de)
DE (1) DE69115079T2 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3104319B2 (ja) * 1991-08-29 2000-10-30 ソニー株式会社 不揮発性記憶装置
FR2683664A1 (fr) * 1991-11-13 1993-05-14 Sgs Thomson Microelectronics Memoire integree electriquement programmable a un seuil transistor.
JPH05326978A (ja) * 1992-05-21 1993-12-10 Rohm Co Ltd 半導体記憶装置およびその製造方法
KR970003845B1 (ko) * 1993-10-28 1997-03-22 금성일렉트론 주식회사 이이피롬 프래쉬 메모리 셀, 메모리 디바이스 및 그 제조방법
KR0147452B1 (ko) * 1993-11-30 1998-08-01 사토 후미오 불휘발성 반도체기억장치
JP2643860B2 (ja) * 1994-10-26 1997-08-20 日本電気株式会社 不揮発性半導体記憶装置及びその製造方法
US5818082A (en) * 1996-03-04 1998-10-06 Advanced Micro Devices, Inc. E2 PROM device having erase gate in oxide isolation region in shallow trench and method of manufacture thereof
US6876031B1 (en) * 1999-02-23 2005-04-05 Winbond Electronics Corporation Method and apparatus for split gate source side injection flash memory cell and array with dedicated erase gates
EP2500941A3 (de) * 1999-06-02 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement und Herstellungsverfahren dafür
DE10106804A1 (de) * 2001-02-14 2002-09-05 Infineon Technologies Ag Informationsredundante nichtflüchtige Halbleiterspeicherzelle sowie Verfahren zu deren Herstellung und Programmierung
US6888755B2 (en) * 2002-10-28 2005-05-03 Sandisk Corporation Flash memory cell arrays having dual control gates per memory cell charge storage element
US7951669B2 (en) * 2006-04-13 2011-05-31 Sandisk Corporation Methods of making flash memory cell arrays having dual control gates per memory cell charge storage element
US20080165309A1 (en) * 2007-01-09 2008-07-10 Chi Mei Optoelectronics Corporation Transflective Liquid Crystal Display
US8929139B2 (en) 2011-04-13 2015-01-06 Macronix International Co., Ltd. Method and apparatus for leakage suppression in flash memory
US10825529B2 (en) 2014-08-08 2020-11-03 Macronix International Co., Ltd. Low latency memory erase suspend operation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437174A (en) * 1981-01-19 1984-03-13 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor memory device
JPS60117656A (ja) * 1983-11-30 1985-06-25 Toshiba Corp 不揮発性半導体記憶装置
JPS61163660A (ja) * 1985-01-14 1986-07-24 Seiko Epson Corp 半導体記憶素子
JPS61241966A (ja) * 1985-04-19 1986-10-28 Hitachi Ltd 半導体装置およびその製造方法
JPS62165370A (ja) * 1986-01-16 1987-07-21 Toshiba Corp 不揮発性半導体記憶装置
JPS62229982A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体記憶装置
JPS637667A (ja) * 1986-06-27 1988-01-13 Toshiba Corp 半導体記憶装置及びその製造方法
JPS63186478A (ja) * 1987-01-29 1988-08-02 Fujitsu Ltd Ｅｐｒｏｍセル
JPH0640588B2 (ja) * 1987-03-13 1994-05-25 株式会社東芝 半導体記憶装置
US4839705A (en) * 1987-12-16 1989-06-13 Texas Instruments Incorporated X-cell EEPROM array
JP2723247B2 (ja) * 1988-03-25 1998-03-09 株式会社東芝 不揮発性半導体メモリ装置
US5095344A (en) * 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5036378A (en) * 1989-11-01 1991-07-30 At&T Bell Laboratories Memory device

Also Published As

Publication number Publication date
JPH03240275A (ja) 1991-10-25
US5229632A (en) 1993-07-20
KR910016084A (ko) 1991-09-30
JP2807304B2 (ja) 1998-10-08
EP0443515B1 (de) 1995-12-06
EP0443515A3 (en) 1992-03-25
KR940005898B1 (ko) 1994-06-24
DE69115079D1 (de) 1996-01-18
EP0443515A2 (de) 1991-08-28

Similar Documents

Publication Publication Date Title
DE3850943T2 (de) Löschbaren programmierbarer Speicher.
DE4233790C2 (de) EEPROM, Verfahren zu dessen Herstellung und Verfahren zu dessen Betreiben
DE3103160C2 (de) Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher
DE4016346C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung
EP0045469B1 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE69115079T2 (de) Nichtflüchtige Halbleitervorrichtung.
DE2657643A1 (de) Halbleiteranordnung fuer ein speicherelement
DE2743422A1 (de) Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik
DE69013094T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE3334557A1 (de) Permanentspeicher
DE3485822T2 (de) Halbleiterspeichervorrichtung mit schwebender torelektrode.
DE2916884A1 (de) Programmierbare halbleiterspeicherzelle
DE69125692T2 (de) Nichtflüchtiger Halbleiter-Speicher
DE3908677A1 (de) Elektrisch loeschbarer, programmierbarer halbleiterspeicher
DE3334296T1 (de) Schwebe-Gate-Speicher
DE19747776A1 (de) Halbleiterspeicher und Verfahren zu dessen Herstellung
DE2751592C2 (de) Halbleiter-Speicherschaltung
DE2356275A1 (de) Leistungsunabhaengiger halbleiterspeicher mit doppelgate-isolierschichtfeldeffekttransistoren
DE68905622T2 (de) Schwebender gate-eeprom-speicher mit einem transistor zu sourceleitungsauswahl.
DE2201028C3 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE19743555C2 (de) Nichtflüchtiges Speicherbauteil
DE3007892A1 (de) Halbleiter-speicherzelle
DE19807010B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE102004047610B4 (de) Integrierte Speicher-Schaltungsanordnung mit Tunnel-Feldeffekttransistor als Ansteuertransistor
EP1625591B1 (de) Integrierte speicher-schaltungsanordnung, insbesondere uniform-channel-programming-flash-speicher

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee