DE2751592C2 - Halbleiter-Speicherschaltung - Google Patents

Halbleiter-Speicherschaltung

Info

Publication number
DE2751592C2
DE2751592C2 DE2751592A DE2751592A DE2751592C2 DE 2751592 C2 DE2751592 C2 DE 2751592C2 DE 2751592 A DE2751592 A DE 2751592A DE 2751592 A DE2751592 A DE 2751592A DE 2751592 C2 DE2751592 C2 DE 2751592C2
Authority
DE
Germany
Prior art keywords
memory
semiconductor
capacitor
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2751592A
Other languages
English (en)
Other versions
DE2751592A1 (de
Inventor
Hiroshi Kodaira Tokio Kawamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2751592A1 publication Critical patent/DE2751592A1/de
Application granted granted Critical
Publication of DE2751592C2 publication Critical patent/DE2751592C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

bekannten Speicherschaltung hat sich gezeigt, daß die
Informationshaltezeit von Speicherzellen, die am Rand der Speichermatrix liegen, um 1/2 bis 1/10 kürzer ist als bei Speicherzellen, die im Inneren der Speichermatrix angeordnet sind. Wird nun nach einer bestimmten Zeit ein Lesevorgang durchgeführt, so ergeben sich für die
Die Erfindung betrifft eine Halbleiter-Speicherschaltung der im Oberbegriff des Patentanspruchs 1 angegebenen Gattung.
verschiedenen Zellen der Matrix unterschiedliche Ladungspegel. Diese Unterschiede können zu fehlerhaften Auswertungen beim Lesevorgang führen, beispielsweise dann, wenn die Ladungspegel der einzelnen Speicherzellen mittels Differenzverstärkern mit den Ladungspegeln von Blindzellen verglichen werden.
Der Erfindung liegt die Aufgabt zugrunde, eine Halbleiter-Speicherschaltung der eingangs bezeichneten Gattung anzugeben, bei der Leckverluste an den am Rande der Speichermatrix gelegenen Zellen gegenüber dem Stand der Technik verringert sind und somit Unterschiede in den Informationshaltezeiten zwischen den am Rand und im Innern der Speichermatrix vorhandenen Zellen möglichst weitgehend beseitigt sind.
Erfindungsgemäße Lösungen dieser Aufgabe sind in den Kennzeichenteiien der Ansprüche 1 bis 5, vorteilhafte Ausgestaltungen in den Unteransprüchen angegeben.
Der erfindungsgemäße Lösungsgedanke beruht auf folgenden Überlegungen: Betrachtet man eine Spalte von Speicherzellen im Innern der Speichermatrix, so ist diese in verhältnismäßig geringem Abstand auf beiden Seiten von einer weiteren benachbarten Spalte umgeben. Im Gegensatz hierzu liegt natürlich am Ende einer Speichermatrix keine weitere Speicherzellenspalte auf der einen Seite unmittelbar angrenzend. Hinzu kommt, daß eine Gruppe von anderen Schaltungen oftmals in nennenswertem Abstand vom Ende der Speichermatrix angeordnet ist.
Auf diese Weise entspricht die Beziehung zwischen der Kontinuität der Anordnung der Speicherzellen im Mittelteil der Speichermatrix und der Diskontinuität der Anordnung der Speicherzellen am Ende der Speichermatrix dem Unterschied in den Informationshaltezeiten. Deshalb wurden, wie im folgenden angegeben, die Ursachen, durch welche die Informationshaltezeit von Speicherzellen am Ende der Speichermatrix verkürzt wird, in Beziehung zu Oberflächeneffekten eines Halbleiters betrachtet, obwohl diese noch nicht endgültig feststehen.
Eine der in Betracht gezogenen Ursachen sind Kristalldefekte, die infolge einer auf die Oberfläche des Halbleitersubstrats wirkenden thermischen Spannung erscheinen, ebenso wie Minoritätsträger, die durch die Kristalldefekte erzeugt werden.
Im inneren bzw. zentralen Teil der Speichermatrix ist eine dicke Oxidschicht, die zwischen einer dünnen Oxidschicht für den Kondensator einer Speicherzelle und einer dünnen Oxidschicht für den Kondensator einer weiteren Speicherzelle liegt, verhältnismäßig schmal. Andererseits ist am Ende der Speichermatrix keine Speicherzellenspalte auf wenigstens einer Seite der Umgebung einer dünnen Oxidschicht für den Kondensator einer Speicherzelle angeordnet, weshalb die dicke Oxidschicht verhältnismäßig breit ist.
In diesem Fall haben das Halbleitersubstrat und die über seiner Oberfläche liegerde Oxidschicht verschiedene thermische Ausdehnungskoeffizienten, so daß auf die Oberfläche des Halbleitersubstrats eine thermische Spannung wirkt. Die thermische Spannung wird umso größer, je dicker und breiter die Oxidschicht ist, und sie wird groß an der Grenze zwischen der dünnen Oxidschicht und der dicken Oxidschicht. Insbesondere wird die Spannung nochmals größer, wenn die dicke Oxidschicht durch thermische Oxidation der Oberfläche des Halbleitersubstrats gebildet ist. Bei Vorhandensein solch einer thermischen Spannung erscheinen Übergangs-Kristalldefekte usw. auf der Oberfläche des Halbleitersubstrats. Die Kristalldefekte fangen Schwermetalle, wie etwa Gold, Silber, Kupfer oder Blei, ein. Da, wie oben beschrieben, die breite und dicke Oxidschicht im Bereich des Randteils der Speichermatrix auf der Halb.'eiteroberfläche angeordnet ist, wird es zu einer Erzeugung von Kristalldefekten mehr in der Umgebung dieses Teils kommen.
Solche Kristalldefekte erzeugen mehr Minoritätsträger. Folglich fließen die Minoritätsträger, die entstehen und in die angrenzend an den Rand der Speichermatrix liegende Halbleiteroberfläche eindiffundieren, in den Halbleiterbereich, der den Kondensator der Speicherzelle am Endteil der Matrix bildet Ein solches Fließen von Minoritätsträgern ist der Leckstrom des Kondensators.
Eine weitere betrachtete Ursache ist eine Verarmungsschicht in der Oberfläche des Halbleitersubstrats, ebenso wie im Halbleitersubstrat erzeugte Minoritätsträger.
Eine Verarmungsschicht breitet sich im Halbleitersubstrat um einen Halbleiterbereich mit zum Halbleitersubstrat entgegengesetztem Leitungstyp oder einen durch ein elektrisches Feld induzierten Inversionsbereich, wie er etwa den Bereich einer Elektrode des Kondensators darstellt, aus.
Zusammen mit einer solchen Verarmungsschicht breitet sich eine Verarmungsschicht in der Halbleiter-Eubstratoberfläche aus, die eine Grenzfläche zur Oxidschicht bildet. Diese Verarmungsschicht wird der Bildung der Oxidschicht und einem elektrischen Feld, das durch verschiedene Leiterschichten oder Ionen auf der Oxidschicht erzeugt wird, zugeschrieben. Die Verarmungsschicht um den einen Elektrodenbereich des Kondensators und die Verarmungsschicht in der Halbleitersubstratoberfläche sind in der Halbleitersubstratoberfläche zusammenhängend. Als Folge davon wird ein sich zum einen Elektrodenbereich des Kondensators erstreckendes elektrisches Feld in der Verarmungsschicht in der Halbleitersubstratoberfläche erzeugt.
Im Halbleitersubstrat existieren durch Wärme, radioaktive Strahlung usw. angeregte Minoritätsträger, welche in das Halbleitersubstrat diffunieren. Die Minoritätsträger, die an der Verarmungsschicht in der Halbleitersubstratoberfläche angekommen sind, werden am einen Elektrodenbereich des Kondensators durch das elektrische Feld innerhalb dieser Verarmungsschicht gesammelt. Als Folge davon entsteht ein
so Leckstrom zum Kondensator.
Im inneren bzw. zentralen Teil der Speichermatrix sind die Speicherzellen aufeinanderfolgend angeordnet und die Abstände zwischen den Speicherzellen gering. Infolgedessen ist die durch den Abstand der Speicherzellen bestimmte Fläche der eine einzelne Speicherzelle umgebenden Halbleitersubstratoberfläche verhältnismäßig klein. Im Gegensatz dazu befindet sich ein vergleichsweise großer Anteil der Halbleiteroberfläche außerhalb des Randes der Speichermatrix. Somit unterscheiden sich die Flächen der Verarmungsschichten, die sich jeweils bis zu dem Bereich der einen Elektrode des Kondensators der jeweiligen Speicherzelle der Substratoberfläche erstrecken, im Innern und am RanJe der Speichermatrix. Entsprechend unterscheidet sich auch der Leckstrom — bezüglich der im Innern bzw. am Rande der Speichermatrix gelegenen Speicherzellen.
Die im Anspruch 1 angegebene Lösung besteht nun
darin, in der Substrat-Hauptoberfläche außerhalb der die Speicherzellenmatrix enthaltenden Zone einen Halbleiterbereich vorzusehen, der einen zum Substrat entgegengesetzten Leitungstyp aufweist und im wesentlichen längs und nahe den Halbleiterabschnitten der Kondensatoren der in den äußersten Zeilen oder Spalten der Matrix liegenden Speicherzellen verläuft. Dieser Halbleiterbereich bewirkt eine Unterbrechung der Leitungsbahn für die Bewegung der unerwünschten Minoritätsträger an der Oberfläche des Halbleitersubstrats, so daß keine Minoritätsträger von außen in den Bereich der Speicherzellenmatrix gelangen können.
Der die Sperre gegen das Fließen von Minoritätsträgern bewirkende Halbleiterbereich kann potentialfrei oder, gemäß der Weiterbildung der Erfindung nach Anspruch 2, in Sperrichtung vorgespannt sein, wobei er in diesem Fall bewirkt, daß die an der Oberfläche des Halbleitersubstrats fließenden Minoritätsträger abgeleitet werden.
Bei dem Halbleiterbereich kann es sich gemäß Anspruch 3 um einen durch Eindiffundieren von Fremdstoffen erzeugten Bereich oder gemäß Anspruch 4 um einen Inversionsbereich handeln, wobei die Inversion dadurch entsteht, daß auf den betreffenden Teil der Substratoberfläche eine Isolierschicht und auf diese eine Leiterschicht aufgebracht wird.
Bei der im Anspruch 5 angegebenen Lösung hat der das Einfließen von Minoritätsträgern von außen in den Matrixbereich des Halbleitersubstrats verhindernden Halbleiterbereich den gleichen Leitungstyp jedoch eine höhere Fremdstoffkonzentration als das Substrat In diesem Fall wirkt der Halbleiterbereich als Rekombinationszone für die Minoritätsträger. Ist das Substrat beispielsweise p-leitend, so handelt es sich bei den Minoritätsträgern um Elektronen. In dem höher dotierten Halbleiterbereich gleichen Leitungstyps besteht gegenüber dem Substrat ein Löcherüberschuß, so daß in diesem Bereich eine Rekombination zwischen den Elektronen und den Löchern stattfindet
Ausführungsbeispiele der Erfindung werden nächstehend anhand der Zeichnungen erläutert In den Zeichnungen zeigt
F i g. 1 eine Draufsicht auf eine Anordnung einer dynamischen Speicherschaltung zur schematischen Erläuterung,
Fig.2 ein Diagramm der Informationshaltezeiten von Speicherzellen zur Erläuterung der erfindungsgemäß erzielten Wirkung,
Fig.3 ein Schaltbild zur Erläuterung eines 1-Element-Speichers,
F i g. 4 eine Draufsicht einer dynamischen Speichereinrichtung,
Fig. 5 ein Oxidschichtmuster der Speichereinrichtung der F i g. 4,
F i g. 6 ein Muster, welches Source-, Drain- und Gatebereiche von MISFETs, Kondensationsbereiche und Verbindungsbereiche zeigt, welche die Speichereinrichtung der F i g. 4 bilden,
F i g. 7 einen Schnitt längs Linie V-V in F i g. 4, F i g. 8 einen Schnitt längs Linie VI-VI in F i g. 4,
F i g. 9 eine Draufsicht einer weiteren Ausführungsform der dynamischen Speichereinrichtung,
Fig. 10 eine Draufsicht wiederum einer weiteren Ausführungsform der dynamischen Speichereinrichtung, Fig. 11 ein Schaltbild einer 3-Element-Speicherzelle, Fig. 12 einen Schnitt einer weiteren Ausführungsform, bei der die Erfindung auf eine dynamische Speichereinrichtung aus 3-Element-Speicherzellen an-| gewandt ist, und
Fig. 13 einen Schnitt einer weiteren Ausführungs-| form.
Ausgehend von dem oben erläuterten Gedanken, den Minoritätsträgerstrom zu unterbinden, der in den Kondensator der Speicherzellen am Rand der Speichermatrix fließt, wurden Halbleiterbereiche THINi bis THIN8 mit zum Halbleitersubstrat entgegengesetztem Leitungstyp längs der Umgebung von Endteilen von Speicherfeldern bzw. Speichermatrizen MCA X-M- CA 4 angeordnet, wie dies durch die entsprechenden Linien in F i g. 1 veranschaulicht ist
In F i g. 1 ist jede der Speichermatrizen MCA 1 — M-\ CA 4 aus einer Anzahl von Speicherzellen aufgebaut. Ein Vorverstärker PAA 1 für die Speichermatrizenf MCA 1 und MCA 2 ist zwischen diesen Speichermatrizen angeordnet. In gleicher Weise ist ein Vorverstärker PAA 2 für die Speichermatrizen MCA 3 und MCA 4 angeordnet Ferner ist zwischen den Speichermatrizen MCA 2 und MCA 3 ein Hauptverstärker MAA 1 für die Vorverstärker PAA 1 und PAA 2 angeordnet.
Wie weiter unten unter Bezugnahme auf die Fig.4 bis 8 noch im einzelnen beschrieben wird, sind die Halbleiterbereiche THINi-THINS mit einer Spannungsquelle Vdd verbunden. Dementsprechend sind pn-Übergänge zwischen diesen Halbleiterbereichen THIN I -THINS und dem Halbleitersubstrat einer Sperr-Vorspannung unterworfen.
Was das linke Ende der Speichermatric MCA i in F i g. 1 anbelangt, ist zu Vergleichszwecken der dünne Halbleiterbereich THINi in (-y/Richtung vom Punkt 0 aus der Zeichnung angeordnet während ein solcher Halbleiterbereich in (+y/Richtung nicht vorgesehen ist Die Informationshaltezeit U einer Speicherzellenspalte am linken Ende der Speichermatrix MCA i wurde gemessen. Dabei zeigte sich, daß, wie in F i g. 2 dargestellt, die Informationshaltezeit ts der Speicherzellen an einer Stelle, wo keine Maßnahme getroffen worden ist 40 — 50 msec betrug, während die Informationshaltezeit /j der Speicherzellen mit dem dabei angeordneten Halbleiterbereich THINi auf 80—100 msec bzw. ungefähr das Doppelte verbessert war.
Im folgenden wird nun eine solche Verbesserungsmaßnahme konkreter beschrieben. Vor dieser Beschreibung wird aber zunächst unter Bezugnahme auf das Schaltbild der Fig.3 die Anlage eines 1-Element-Speichers erläutert
Gemäß Fig.3 ist eine Speicherzelle für 1 Bit aus einem MISFET Ms und einem Kondensator C1 aufgebaut Der Kondensator C1 hält eine Information. Wenn die Information eingeschrieben, ausgelesen oder aufgefrischt werden soll, wird der MISFET durch den Pegel einer Wortleitung, der die Ausgangsgröße eines ^-Treibers ist in den leitenden Zustand gebracht wobei er selektiv den Kondensator C5 mit der Datenleitung DL verbindet
Ein Vorverstärker dient dazu, die in der ausgewählten Speicherzelle gespeicherte Information auszulesen. Durch Vergleich der Information mit dem »Lese«-Pegel einer mit einer Datenleitung auf der entgegengesetzten Seite verbundenen Blindzelle entscheidet er, ob die in der Speicherzelle gespeicherte Information eine logische »1« oder »0« ist
Ein Hauptverstärker wird verwendet um das Ausgangssignal des Vorverstärkers zu verstärken und das »Lesen« von Daten hochgradig schnell zu machen.
MISFET's Mi und M2 dienen dazu, Datenleitungen DL3, DU ■ ■ ■ entsprechend dem Inhalt von Adressensignalen ag-an in der Y-Richtung auszuwählen. Ein Abschnitt PC] wird verwendet, um die Streukapazitäten der Datenleitungen DU und DU auf der zu den entsprechenden Datenleitungen DU und DU entgegengesetzten Seite vor der Auswahl der Zelle aufzuladen. MISFET's M3 und M4 sind korrespondierend mit den MISFET's M, und M2 hinzugefügt, um die Datenleitungen DU und DL2 mit Kapazitäten auszustatten, die im wesentlichen gleich den pn-Übergangskapazitäten der diffundierten Bereiche der in die Datenleitungen DL3 und DU auf den entgegengesetzten Seiten eingebauten MISFET's Mi und M2 sind, und um die Kapazitäten der Datenleitungen DLi, DU und der Datenleitungen DL3, DL4 symmetrisch zu machen.
Die Wirkungsweise der in F i g. 3 gezeigten Schaltung ist die gleiche wie beispielsweise diejenige von »A High-Speed 16k-Bit N MOS RAM«, publiziert durch K. Itho et al in »ISSCC Digest of Technical Papers«, S. 140-141, Feb. 1976. Die Datenleitungen DL1 bis DU werden beispielsweise über MISFET's M5 bis M8 durch ein Signal CE auf einen Pegel VDp zu einer Zeit voraufgeladen, wo ein Chip nicht-ausgewählt ist Kondensatoren in den Blindzellen liegen durch MIS-FET's McZ2 im Entladezustand.
Wenn der Chip ausgewählt wird, werden die MISFET's M5 bis M8 durch das Signal CE in den AUS-Zustand gebracht Wenn bei der Chipauswahl die mit den Datenleitungen DLi bzw. DU verbundenen Blindzellen durch den X-Treiber betrieben werden und die mit den Datenleitungen DL3 bzw. DU verbundenen Speicherzelle:! durch einen Wortimpuls des X-Treibers betrieben werden, entsteht eine Ladungsverteilung zwischen den (nicht gezeigten) Kondensatoren der Datenleitungen DLi bis DU und den Kondensatoren der Speicherzellen bzw. Blindzellen. Bei der Verteilung der Ladungen wird das Potential der mit den Blindzellen verbundenen Datenleitungen DLi, DLi zu einem Potential, welches zwischen den auf den Datenleitungen DL3, DU erscheinenden Potentialen liegt, wie sie bestimmt werden, wenn die gespeicherte Information der Speicherzellen eine logische »0« bzw. »1« ist Infolgedessen wird, wenn die in der mit der Datenleitung DL3 verbundenen Speicherzelle gespeicherte Information eine logische »1« ist das Potential auf der Datenleitung DL3 höher als dasjenige auf der Datenleitung DLi. Die Differenz zwischen den Potentialpegeln der Datenleitungen DL3 und DLi ist zu dieser Zeit verhältnismäßig klein. Wenn jedoch der Vorverstärker, bestehend aus MISFET's Mo) bis Mp4, durch das der Zeitgebung des ^-Treibers folgende nächste Taktimpulssignal <Ppa zu arbeiten beginnt, wird die Potentialdifferenz zwischen den Datenleitungen DL3 und DLi angehoben, weil der Vorverstärker eine positive Rückkopplungsschleife hat
In gleicher Weise wird die Potentialdifferenz zwischen den Datenleitungen DL4 und DLz angehoben.
Wenn durch ein Ausgangssignal des V-Treibers zur nächsten Zeitgebung der MISFET Mi in den EIN-Zustand gebracht wird, wird der Pegel der Datenleitung DL3 auf den Hauptverstärker gegeben. Wenn ferner der Hauptverstärker zur nächsten Zeitgebung durch ein Taktimpulssignal 0ms betätigt wird, wird der Pegel der Datenleitung DL3 über MISFET's Mm5 und Mm6 auf einen Ausgangspuffer gegeben. Wenn die Information aus der Datenleitung DU ausgelesen werden soll, wird der MISFET M2 in den EIN-Zustand gebracht
In ähnlicher Weise werden die mit den Datenleitungen DL3, DU verbundenen Blindzellen in Tätigkeit gesetzt, wenn aus den mit den Datenleitungen DLi, DU verbundenen Speicherzellen die gespeicherte Information ausgelesen werden soll.
Hinsichtlich des Aufbaus von Speicherzellenspalten und Randteilen derselben wird nun auf die Draufsichten der F i g. 4 bis 6, die Schnittansicht der F i g. 7 mit Schnitt längs Linie V-V aus F i g. 4 und die Schnittansicht der Fig.8 mit Schnitt längs Linie VI-VI aus Fig.4 Bezug genommen.
F i g. 4 zeigt Speicherzellen, welche zu den Datenleitungen DL 1, DL 2, auf der linken Seite der Schaltung der Fig.3 und zu Datenleitungen DU, DU, die in F i g. 3 nicht gezeigt sind, gehören. In F i g. 4 bezeichnen die Buchstaben M mit den anhängenden Indizes MISFET's und die Buchstaben C mit anhängenden Indizes Kondensatoren. Ein MISFET und ein Kondensator mit gleichem Index, beispielsweise M26 und C26, bilden eine Speicherzelle für 1 Bit.
Ohne daß dadurch eine Einschränkung gegeben sein soll, sind die MISFET's nach der Silicon-Gate-Technik hergestellt. Jeweils eine Elektrode der Kondensatoren besteht aus polykristallinem Silizium.
W\ bis We bezeichnen Wortleitungen, welche Ausgangssignale der X-Treiber in F i g. 3 erhalten. Die Wortleitungen sind mit Silicon-Gate-Elektroden an in der Figur mit O markierten Stellen verbunden. Infolgedessen werden MISFET's, die mit einer beim »Schreiben«, »Lesen« oder »Auffrischen« ausgewählten Wortleitung verbunden sind, leitend. Beispielsweise werden, wenn die Wortleitung W2 ausgewählt wird, die MISFET's Mi2, M22, M32,... leitend.
In den F i g. 7 und 8, die die Schnitte längs Linie V-V bzw. VI-VI in Fig.4 zeigen, bezeichnet 1 ein p-Siliziumsubstrat, welches einen spezifischen Widerstand von beispielsweise 10 Ohm ■ cm zeigt Mit 2 ist eine dicke Siliziumoxidschicht bezeichnet die gebildet wird, indem das Siliziumsubstrat 1 unter Verwendung eines Si3N4-FiImS oder dergleichen als Maske selektiv einer thermischen Oxidation unterworfen wird, und deren Dicke beispielsweise 1 μπι beträgt Mit 3 ist eine dünne Siliziumoxidschicht bezeichnet weiche durch schwache thermische Oxidation des Siliziumsubstrats 1 gebildet wird und deren Dicke 70—300 nm beträgt Mit 4 ist eine polykristalline Siliziumschicht bezeichnet, welche beispielsweise eine Dicke von 350 nm hat und deren Leitungstyp der η-Typ ist, der gleichzeitig mit demjenigen eines noch zu erwähnenden n-Bereiches 5 bestimmt wird. Aufbaumäßig werden die polykristallinen Siliziumschichten 4 als Gate-Elektrode, Kondensator-Elektrode und als Verbindungsschicht verwendet
Mit 5 ist der Bereich bezeichnet welcher mit einer n-Verunreinigung, wie etwa Phosphor, dotiert ist und welcher als Source- bzw. Drain-Bereich des MISFET oder als Verbindungsschicht verwendet wird. Beispielsweise hat der η-Bereich eine Dicke von 1 μπι und eine spezifischen Schichtwiderstand von 15 Ω/D.
Mit 6 ist eine Phosphorglasschicht (P2O5-SiO2) bezeichnet welche mit Phosphor dotiert und mit einer Dicke von beispielsweise 0,9 μπι durch Ziehen aus der Gasphase bei niedriger Temperatur gebildet ist Die Phosphorglasschicht 6 dient als Passivierung, um die Eigenschaften der MISFET's usw. zu stabilisieren, oder als Zwischenschicht-Isolierfilm in Mehrschichtenverbindungen. Bei 7 ist eine Aluminiumschicht gezeigt
Mit 8 ist ein Endabschnitt der dicken Oxidschicht 2 bezeichnet welcher einer fetten Grenzlinie in der
Draufsicht der Fig.4 entspricht. Die sogenannten Kontaktlöcher, die jeweils durch die Markierungen O (Fig.4) angedeutet sind, werden in der Phosphorglasschicht 6 vorgesehen, um die polykristalline Siliziumschicht 4 (angedeutet durch einen gepunkteten Bereich) und die Aluminiumschicht 7 elektrisch miteinander zu verbinden, in der Oxidschicht 3, um die polykristalline Siliziumschicht 4 und eine diffundierte Schicht 5' miteinander zu verbinden, und in der Phosphorglasschicht 6 und der Oxidschicht 3, um die diffundierte Schicht 5 und die Aluminiumschicht 7 miteinander zu verbinden.
In den F i g. 7 und 8 wird infolge der Verbindung der polykristallinen Siliziumschicht 4 mit einer Spannungsquelle VDD ein elektrisches Feld an die Oberfläche des unter dieser Schicht 4 liegenden Halbleitersubstrats angelegt In diesem Fall ist das elektrische Feld an dem Teil der dünnen Oxidschicht 3 stark, so daß eine Kanalschicht, d.h. eine Inversionsschicht 9, in der Oberfläche des Halbleitersubstrats unter der dünnen Oxidschicht 3 induziert wird. Im Gegensatz dazu ist das elektrische Feld unter der dicken Oxidschicht 2 schwach, so daß dort keine Inversionsschicht induziert wird.
Der Kondensator, beispielsweise, O& ist aus der polykristallinen Siliziumschicht 4, der dünnen Oxidschicht 3 als Dielektrikum und der Kanalschicht 9 aufgebaut.
Die Inversionsschicht 9 ist mit dem n-Bereich verbunden, der als Source bzw. Drain des MISFET, beispielsweise, Mv, wirkt. Dementsprechend ist eine der Elektroden des Kondensators C26 mit der Source oder Drain des MISFET JW26 verbunden, und das Laden bzw. Entladen des Kondensators 26 geschieht über den MISFET JW26. Wie oben beschrieben, wird die n-Kanalschicht 9 zur elektrischen Isolation der einen Elektrode des Kondensators gegenüber dem p-Substrat verwendet, es kann aber auch ebenso eine n-Diffusionsschicht anstelle der Kanalschicht 9 des Kondensators C26 verwendet werden. In diesem Fall muß die diffundierte Schicht vor der Bildung der polykristallinen Siliziumschicht 4 gebildet werden.
In obigem Aufbau betragen, ohne daß damit eine Einschränkung verbunden sein soll, die Abmessungen des Kondensators in der Speicherzelle ΙΟμπιχ ΙΟμπι. Die dicke Oxidschicht zwischen den Kondensatoren im zentralen bzw. inneren Teil der Speichermatrix, beispielsweise zwischen den Kondensatoren Ci2und G4, hat eine Breite von 5μΐη. Die Breite der dicken Oxidschicht zwischen dem Kondensator im Endteil, beispielsweise G2, und dem THIN-Bereich beträgt 5 am und ist gleich der Breite im zentralen Teil. Ferner beträgt die Breite des THflV-Bereichs 5 μπι.
Der vorbeschriebene Aufbau läßt sich mit der bekannten Silicon-Gate-Technik herstellen. In diesem Fall wird ein p-Siliziumsubstrat mit einem spezifischen Widerstand von 10 Ohm ■ cm hergestellt und seine Oberfläche mit einem dünnen Si3N4-FiIm abgedeckt Danach wird der Si3N4-FiIm selektiv geätzt und entfernt, so daß er an denjenigen Teilen der Oberfläche des Siliziumsubstrats 1 stehenbleibt, an denen die Source-, Drain- und Gate-Bereiche der MISFET's, die Kondensatorbereiche und die 77//JV-Bereiche ausgebildet werden sollen. Durch thermische Oxidation des sich ergebenden Siliziumsubstrats wird die 1 μπι dicke Oxidschicht auf dem Teil der Oberfläche, der nicht vom Si3N4-FiIm abgedeckt ist, ausgebildet Nach dem Ätzen und Entfernen des Si3N4-FiImS wird die dünne, 70-300 nm dicke Oxidschicht auf der Oberfläche des Siliziumsubstrats 1 durch thermische Oxidation ausgebildet.
Das Muster aus dünner Oxidschicht 3 und dicker 5 Oxidschicht 2 in Fig.4 erhält dabei die in Fig.5 gezeigte Gestalt.
Nachfolgend wird ein Photoresist-Film auf der ganzen Oberfläche ausgebildet Der Photoresist-Film wird so belichtet und entwickelt, daß die dünne Oxidschicht auf den 77//N-Bereichen und Verbindungsbereichen 11 freigelegt wird. Unter Verwendung des Photoresist-Films als Maske wird die dünne Oxidschicht selektiv geätzt
Phosphor als n-Verunreinigung wird in die freiliegende Oberfläche des Siliziumsubstrats nach einem bekannten Verfahren zur Bildung der 7"///N-Bereiche und der Verbindungsbereiche eindiffundiert Eine auf den 77//yV-Bereichen bei der Diffusion gebildete dünne Oxidschicht wird durch erneutes Photoätzen entfernt
Danach wird eine polykristalline Siliziumschicht über der gesamten Fläche der Substratoberfläche durch chemische Gasphasenabscheidung abgeschieden. In diesem Zustand sind die TH/W-Bereiche und die abgeschiedene polykristalline Siliziumschicht miteinander verbunden. An Bereichen des Substrats jedoch, die den Source-, Gate- und Drain-Bereichen der MISFET's und den später auszubildenden Kondensator-Bereichen entsprechen, ist die polykristalline Siliziumschicht durch eine dünne Oxidschicht vom Substrat isoliert Danach wird die polykristalline Siliziumschicht selektiv photogeätzt, so daß Teile stehenbleiben, die als Verbindungen, Gates und Kondensatoren verwendet werden sollen.
Unter Verwendung der verbleibenden polykristallinen Siliziumschicht als Ätzmaske wird die Oxidschicht dünn geätzt So wird nur die mit der dünnen Oxidschicht gebildete Siliziumsubstratoberfläche freigelegt.
Nachfolgend wird Phosphor in die Substratoberfläche als n-Verunreinigung eindiffundiert Da in diesem Fall die dicke Oxidschicht und dünne Oxidschicht, die unter der polykristallinen Siliziumschicht liegt als Diffusionsmasken bezüglich des Phosphors wirken, ergibt sich ein Diffusionsmuster entsprechend den ausgezogenen Linien in F i g. 6. In der Figur dienen die von gestrichelten Linien und den ausgezogenen Linien umschlossenen Teile als die Gate-Bereiche der MISFET's und von strichdoppelpunktierten und den ausgezogenen Linien umschlossene Teile als die Kondensatoren.
Nachfolgend wird die Phosphorglasschicht 6 auf dem ganzen Bereich der Oberfläche durch chemische Gasphasenabscheidung niedergeschlagen. Ein Photoresist-Film wird auf der gesamten Oberfläche abgeschieden und es werden Teile zur Verbindung der Aluminiumelektroden, wie sie durch die Markierungen O in F i g. 4 angedeutet sind, belichtet und entwickelt Unter Verwendung des Photoresist-Films als Maske werden der Phosphorglasfilm und die dünne Oxidschicht mit einem bekannten Ätzmittel zur Ätzung allein der Oxidschicht selektiv geätzt Danach wird der Photoresist-Film entfernt
Auf die Substratoberfläche wird Aluminium aufgedampft Nachfolgend wird das Aluminium durch selektive Ätzung und Entfernung in die Form der Aluminiumschicht 7 gebracht
Gemäß Fig.4 sind die Speicherzellen regelmäßig längs der Wortleitungen Wund der Datenleitungen DL angeordnet. Ein Satz solcher Felder bildet, wie in F i g. 1 gezeigt die Speicherzellenmatrix MCA. Die Informationshaltezeit einer Speicherzellenspalte an einem
Endteil der Speichermatrix MCA, mit anderen Worten, diejenige der Kondensatoren C2\, C3), Gi ... und Q2, C22, C32 ..., die mit den Wortleitungen IVi und W2 in Fig.4 verbunden sind, ist in einem Ausmaß von 1/2-1/10 kürzer, verglichen mit denjenigen von zentralen bzw. inneren Spalten, d. h., von Spalten auf der rechten Seite der Endspalte. Zur Verlängerung der Informationshaltezeit an den Endteilen sind die schraffierten TH/JV-Bereiche, die mit der Spannungsquelle Vdd über die polykristallinen Siliziumschichten verbunden sind, vorgesehen. Wie aus F i g. 8 ersichtlich, sind die 7W//V-Bereiche längs und in großer Nähe zu den Bereichen der dünnen thermischen Oxidationsschicht 3 der Speicherzellen, die mit den Wortleitungen Wi und W2 verbunden sind, angeordnet.
Im THIN-Bereich existiert die dicke thermische Oxidationsschicht 2 nicht und die Substratoberfläche wird mit überhaupt keiner thermischen Oxidationsschicht oder mit einer nur sehr dünnen thermischen Oxidationsschicht bei der Diffusion ausgebildet. Durch die Ausnehmung des THIN-Bereichs wird die Breite der auf der linken Seite des Kondensators, beispielsweise, C31 liegenden Oxidschicht 2 klein. Deshalb fließen Minoritätsträger, die vom Substrat außerhalb des linken Randes des Kondensators C31 in Richtung auf den Kondensator C3, laufen, in den THIN-Bereich. Infolgedessen nimmt ein zur Kanalschicht 9 des Kondensators C31 fließender Leckstrom auf das gleiche Ausmaß ab, wie es einem Wert im Mittelteil der Speichermatrix entspricht. Die Wirkung des Tf/W-Bereichs ergibt sich auch aus der Erläuterung der F i g. 2.
Um eine Einschränkung der Verwendungsmöglichkeit des Speichersystems infolge der Abnahme der Informationshaltezeit der Speicherzellen am Rand der Speichermatrix zu beseitigen, oder um die Einschränkungen auf ein für die Praxis vertretbares Maß zu reduzieren, sollte der Abstand zwischen der Ausnehmung des THIN- Bereichs und der Ausnehmung der Kanalschicht 9 in der Speicherzelle (C3\) vorzugsweise gleich oder kleiner dem Abstand zwischen den Speicherzellen (C31 und C33), wie bei dieser Ausführungsform, gemacht werden.
Bei obiger Beschreibung stand der Leckstrom in den Kondensator im Mittelpunkt. Jedoch bringt in Fällen, wo die Verbindungs- bzw. Anschlußschicht des Kondensators aus einem diffundierten Bereich oder dergleichen aufgebaut ist, auch ein Leckstrom im diffundierten Bereich manchmal Probleme mit sich. Selbst in einem Fall, wo wie bei der Speicherzelle dieser Ausführungsform der Source- oder Drain-Bereich des MISFET mit dem Kondensator verbunden ist, bringt ein Leckstrom im Source- oder Drainübergang manchmal Probleme mit sich. Die Meinung ist, daßin solchen Fällen der Leckstrom reduzierbar ist, indem die Ausnehmung THIN der dicken Oxidschicht in der Nachbarschaft des entsprechenden Abschnitts in der gleichen Weise angeordnet wird. Beispielsweise ist hinsichtlich F i g. 4 anzunehmen, daß nicht nur der Leckstrom in einem Abschnitt Q des Kondensators C22, sondern auch ein Leckstrom in einem Abschnitt P der Source oder Drain
des MISFET M22 durch Vorsehen der Ausnehmung THIN vermindert werden kann.
Die Erfindung wurde ausgehend von einer Ausführungsform beschrieben, sie ist jedoch nicht darauf beschränkt und es sind Abwandlungen auf der Basis des vorstehenden technischen Grundgedankens möglich. Beispiele werden im folgenden diskutiert.
In F i g. 3 wird der Kondensator Cd für die BHndzelle durch den MISFET Md2, der im EIN-Zustand ist, wenn der Chip nicht ausgewählt ist, im Entladezustand gehalten. Der Kondensator Cd dient nur dazu, ein Referenzpotential am Vorverstärker bei der Auswahl des Chip zu liefern, und führt keinen Informationshaltevorgang bei der nicht-Auswahl des Chip aus. Deshalb wird der Leckstrom hinsichtlich der BHndzelle kaum zu einem Problem.
Fig.9 zeigt eine Ausführungsform, bei welcher an der Stelle der Bereiche THIN 2, THIN 3, THIN 6 und THIN7 in Fig. 1 Blindzellen in den Speichermatrizen MCA 1 bis MCA 4 den Vorverstärkern PAA 1 und PAA 2 zugekehrt angeordnet sind. Bei dieser Ausführungsform wird die Informationshaltezeit der an die Blindzellen angrenzenden Speicherzellen dank der Blindzellen ausreichend lang.
Ferner kann, wie in Fig. 10, welche diffundierte Bereiche, Gate-Bereiche und Kondensator-Bereiche gleich denen der F i g. 6 zeigt, dargestellt, ein THIN-Bereich, der in der Nähe des Endteils der Speichermatrix vorgesehen werden soll, durch einen Aufbau, der demjenigen der Kondensatoren Ci 2 bis C25 ähnlich ist, aus einem η-Bereich B und einem mit dem Bereich B verbundenen Inversionsbereich A aufgebaut sein. In diesem Fall, ist, obwohl nicht gezeigt, eine mit der Spannungsquelle Vdd verbundene polykristalline Siliziumschicht mit dem η-Bereich B verbunden und erstreckt sich auf den mit einer dünnen Oxidschicht ausgebildeten Bereich A.
Die Erfindung ist auch auf eine dynamische Speichereinrichtung etwa in Form einer in F i g. 11 gezeigten S-Element-Speichereinrichtung anwendbar. In einem solchen Fall wird der Leckstrom in der Source oder Drain eines Schreib-MISFET Mw manchmal ein Problem. Hier läßt sich eine Verbesserung erzielen, indem ein η-Bereich THIN nahe dem Source- oder Drain-Bereich des MISFET Mwauf der Seite angeordnet wird, auf der er mit einem Speicher-MISFET M5 verbunden ist, wie dies in Fig. 12 zu sehen ist (Csstellt Streukapazitäten, wie die Gate-Kapazität von Ms, und eine Verdrahtungskapazität, dar, die als Speichermittel verwendet werden).
In der Erfindung kann der mit der Spannungsquelle Vdd verbundene n-Bereich 5' in Fig.8 durch einen p-Bereich 5" ersetzt werden, welcher eine hohe Konzentration an p-Verunreinigung im Substrat 1 enthält, wie dies in F i g. 13 gezeigt ist. Der p-Bereich 5" ist in diesem Fall auf hoher Verunreinigungskonzentration und schneidet deshalb einen Inversionsbereich 9 und eine Verarmungsschicht, die sich in der Zwischenschicht zwischen den Oxidschichten 2 und 3 erstreckt,
Hierzu 9 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Halbleiter-Speicherschaltung mit einer in einer vorgegebenen Zone in der Hauptfläche eines Halbleiter-Substrats (1) ausgebildeten Matrix (MCA) von Speicherzellen, deren jede einen Kondensator (C), umfassend einen Halbleiterabschnitt (9) der Substrat-Hauptfläche als eine EinSpeicher.welcherMetall-Isolator-Halbleiter-Feldeffekttransistoren (MlSFETs), repräsentiert durch sogenannte MOSFET's (Metall-Oxid-Halbleiter-Feldeffekttransistoren), verwendet, kann den dynamischen Speichervorgang eines Kondensators oder einer Streukapazität bequem ausnutzen und wird daher unter den Gesichtspunkten hoher Integrationsdichte, niedrigen Preises usw. in großer Anzahl eingesetzt Unter den MOS-Speichern wurde in jüngerer Zeit am meisten der
Elektrode, eine Leiterschicht (4) als andere Elektro- io sogenannte 1 Transistor/Zelle-Speicher (im folgenden
de und eine dazwischen angeordnete Isolierschicht (3), sowie einen mit dem Kondensator (C) verbundenen Isolierschicht-Feldeffekttransistor (M) enthält, gekennzeichnet durch mindestens einen in
»1 -Element-Speicher« bezeichnet) herausgestellt, der einen MOSFET und einen Kondensator pro Bit verwendet Er wurde beispielsweise in »ISSCC Digest of Technical Papers« S. 140 bis 141, Feb. 1976, K. Itoh et al der Substrat-Hauptfläche außerhalb der vorgegebe- !5 publiziert Eine in einem 1-Element-Speicher gespeinen Zone geformten Halbleiterbereich (THIN) eines cherte Information wird auf eine Datenleitung ausgele-
zum Leitungstyps des Substrats (1) entgegengesetz- ' ' '
ten Leitungstyps, der im wesentlichen längs und nahe den Halbleiterabschnitten (9) der Kondensatosen, indem der MOSFET des Speichers in den EIN-Zustand gebracht wird. Beim Lesen ändert sich das Potential auf der Datenleitung in einer Weise, daß im
ren (C) der in den äußersten Zeilen oder Spalten der 20 Kondensator des 1-Element-Speichers angesammelte
Matrix liegenden Speicherzellen verläuft. ' ' " "
2. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Obergang zwischen dem Halbleiterbereich (THIN) und dem Substrat (1) in Sperrichtung vorgespannt ist
3. Speicherschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Halbleiterbereich (THIN)e'm Fremdstoff-Diffusionsbereich ist.
4. Speicherschaltung nach Anspruch 1 oder 2,
Ladungen auf die zu der Datenleitung gehörigen Kondensatoren verteilt werden. Dementsprechend entspricht das Potential auf der Datenleitung der gespeicherten Information des 1-Element-Speichers. Die gespeicherte Information wird aus dem 1-Element-Speicher ausgelesen, indem das Potential der Datenleitung einer »L.ese«-Schaltung aufgeprägt wird. Da der Pegel auf der Datenleitung durch die Aufteilung der Ladungen bestimmt wird, hat der 1-Element-Speicher
dadurch gekennzeichnet, daß der Halbleiterbereich 30 den Nachteil, daß der »Lese«-Pegel der gespeicherten (THIN) ein durch Aufbringen einer Isolierschicht (3) Information niedrig ist. Die Kapazität des Kondensators auf die Substrat-Hauptfläche und Aufbringen einer läßt sich jedoch klein machen, indem die »Lese«-Schal-Leiterschicht (4) auf diese isolierschicht (5) erzeugter tung mit hoher Empfindlichkeit ausgestattet wird. Da Inversionsbereich ist die Anzahl der Elemente, die ein Bit ausmachen, klein ist,
5. Halbleiter-Speicherschaltung mit einer in einer 35 hat der 1-Element-Speicher den Vorteil, daß sich der vorgegebenen Zone in der Hauptfläche eines Bereich, den ein Bit in einem Halbleitersubstrat Halbleiter-Substrats (1) ausgebildeten Matrix einnimmt, in Form einer integrierten Halbleiterschal- (MCA) von Speicherzellen, deren jede einen tung klein halten läßt.
Kondensator (C), umfassend einen Halbleiterab- In Speichern wie dem 1-Element-Speicher, bei
schnitt (9) der Substrat-Hauptfläche als eine 40 welchen in einem Kondensator gespeicherte Ladungen Elektrode, eine Leiterschicht (4) als andere Elektro- und eine Information in Wechseibeziehung zueinander
gebracht werden, lecken die gespeicherten Ladungen des Kondensators über verschiedene Wege aus. Daher ändert sich der »Lese«-Pegel, welcher beim Auslesen der gespeicherten Information auf der Datenleitung erscheint, in Abhängigkeit von der Zeitdauer des
de und eine dazwischen angeordnete Isolierschicht (3), sowie einen mit dem Kondensator (C) verbundenen Isolierschicht-Feldeffekttransistor (M) enthält, gekennzeichnet durch mindestens einen in der Substrat-Hauptfläche außerhalb der vorgegebenen Zone geformten Halbleiterbereich (THIN), der den gleichen Leitungstyp jedoch eine höhere Fremdstoffkonzentration hat als das Substrat (1) und der im wesentlichen längs und nahe den Halbleiterabschnitten (9) der Kondensatoren (C) der in den äußersten Zeilen oder Spalten der Matrix liegenden Speicherzellen verläuft.
6. Speicherschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß jede Speicherzelle als Ein-Element-Zelle aufgebaut ist.
7. Speicherschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die vorgegebene Zone rechteckig ist und der Halbleiterbereich
Informationshaltevorgangs der Speicherzelle. Bei Speichern des beschriebenen Typs darf der »Lese«-Pegel, der sich infolge der Ladungsausleckung aus dem Kondensator senkt bzw. ändert, den zulässigen Eingangspegel der »Lese«-Schaltung nicht überschreiten, so daß sich nur eine begrenzte Informationshaltezeit ergibt. Speicher dieses Typs halten daher die Information nur vorübergehend und werden »dynamische Speicher« genannt.
Bei einer integrierten Halbleiterschaltung sind eine Vielzahl von Speicherzellen, von denen jede in der oben beschriebenen Weise als 1-Element-Speicher aufgebaut ist, regelmäßig in Form einer Vielzahl von Zeilen und
(THIN) längs einer Seite dieser rechteckigen Zone 60 Spalten auf einem Halbleitersubstrat angeordnet und verläuft. bilden ein Speicherfeld bzw. eine Speichermatrix.
Bei der Untersuchung des »Lese«-Pegels der
DE2751592A 1976-11-19 1977-11-18 Halbleiter-Speicherschaltung Expired DE2751592C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51138341A JPS6041463B2 (ja) 1976-11-19 1976-11-19 ダイナミツク記憶装置

Publications (2)

Publication Number Publication Date
DE2751592A1 DE2751592A1 (de) 1978-05-24
DE2751592C2 true DE2751592C2 (de) 1983-10-27

Family

ID=15219642

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2751592A Expired DE2751592C2 (de) 1976-11-19 1977-11-18 Halbleiter-Speicherschaltung

Country Status (4)

Country Link
US (2) US4491858A (de)
JP (1) JPS6041463B2 (de)
DE (1) DE2751592C2 (de)
NL (1) NL190211C (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6041463B2 (ja) * 1976-11-19 1985-09-17 株式会社日立製作所 ダイナミツク記憶装置
DE2855079A1 (de) * 1978-12-20 1980-07-17 Siemens Ag Halbleiter-speicherschaltung
US4587542A (en) * 1979-10-11 1986-05-06 Texas Instruments Incorporated Guard ring for reducing pattern sensitivity in MOS/LSI dynamic RAM
JPS58194368A (ja) * 1982-05-07 1983-11-12 Mitsubishi Electric Corp 半導体メモリ装置
JPH0658947B2 (ja) * 1984-02-24 1994-08-03 株式会社日立製作所 半導体メモリ装置の製法
JPS60236191A (ja) * 1984-05-08 1985-11-22 Matsushita Electric Ind Co Ltd 半導体記憶装置
US4651183A (en) * 1984-06-28 1987-03-17 International Business Machines Corporation High density one device memory cell arrays
JPH06105766B2 (ja) * 1984-09-26 1994-12-21 株式会社日立マイコンシステム 半導体集積回路装置の製造方法
US4658283A (en) * 1984-07-25 1987-04-14 Hitachi, Ltd. Semiconductor integrated circuit device having a carrier trapping trench arrangement
JPS61142591A (ja) * 1984-12-13 1986-06-30 Toshiba Corp 半導体記憶装置
JPH0789569B2 (ja) * 1986-03-26 1995-09-27 株式会社日立製作所 半導体集積回路装置及びその製造方法
KR950001424B1 (en) * 1986-03-28 1995-02-24 Hitachi Ltd 3-transistor dynamic random access memory
JP2629697B2 (ja) * 1987-03-27 1997-07-09 日本電気株式会社 半導体記憶装置
JP2957388B2 (ja) * 1993-08-03 1999-10-04 日本電気アイシーマイコンシステム株式会社 半導体記憶回路
JPH08147968A (ja) * 1994-09-19 1996-06-07 Mitsubishi Electric Corp ダイナミックメモリ
JPH10223853A (ja) * 1997-02-04 1998-08-21 Mitsubishi Electric Corp 半導体装置
US6678198B2 (en) 2001-03-16 2004-01-13 Broadcom Corporation Pseudo differential sensing method and apparatus for DRAM cell
US20110026323A1 (en) 2009-07-30 2011-02-03 International Business Machines Corporation Gated Diode Memory Cells
US8445946B2 (en) * 2003-12-11 2013-05-21 International Business Machines Corporation Gated diode memory cells
JP5743045B2 (ja) * 2008-07-16 2015-07-01 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及び半導体記憶装置におけるメモリアクセス方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044373A (en) * 1967-11-13 1977-08-23 Hitachi, Ltd. IGFET with gate protection diode and antiparasitic isolation means
US3573509A (en) * 1968-09-09 1971-04-06 Texas Instruments Inc Device for reducing bipolar effects in mos integrated circuits
US3798512A (en) * 1970-09-28 1974-03-19 Ibm Fet device with guard ring and fabrication method therefor
US3748187A (en) * 1971-08-03 1973-07-24 Hughes Aircraft Co Self-registered doped layer for preventing field inversion in mis circuits
US3771147A (en) * 1972-12-04 1973-11-06 Bell Telephone Labor Inc Igfet memory system
US3896485A (en) * 1973-12-03 1975-07-22 Fairchild Camera Instr Co Charge-coupled device with overflow protection
US3879640A (en) * 1974-02-11 1975-04-22 Rca Corp Protective diode network for MOS devices
JPS5539073B2 (de) * 1974-12-25 1980-10-08
US4086662A (en) * 1975-11-07 1978-04-25 Hitachi, Ltd. Memory system with read/write control lines
JPS5279787A (en) * 1975-12-26 1977-07-05 Toshiba Corp Integrated circuit device
JPS5333542A (en) * 1976-09-10 1978-03-29 Hitachi Ltd Signal detection circuit
US4110776A (en) * 1976-09-27 1978-08-29 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer
JPS5363938A (en) * 1976-11-19 1978-06-07 Hitachi Ltd Dynamic memory unit
JPS6041463B2 (ja) * 1976-11-19 1985-09-17 株式会社日立製作所 ダイナミツク記憶装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT

Also Published As

Publication number Publication date
JPS6041463B2 (ja) 1985-09-17
NL190211B (nl) 1993-07-01
NL7712820A (nl) 1978-05-23
US4491858A (en) 1985-01-01
JPS5363939A (en) 1978-06-07
DE2751592A1 (de) 1978-05-24
NL190211C (nl) 1993-12-01
US4695864A (en) 1987-09-22

Similar Documents

Publication Publication Date Title
DE2751592C2 (de) Halbleiter-Speicherschaltung
DE3123876C2 (de) Nicht-flüchtige Halbleiter-Speichervorrichtung
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE2632036C2 (de) Integrierte Speicherschaltung mit Feldeffekttransistoren
EP0045469B1 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE2802141C2 (de) Halbleiteranordnung
DE3736387A1 (de) Nicht-fluechtige halbleiterspeichervorrichtung
DE2657643A1 (de) Halbleiteranordnung fuer ein speicherelement
DE2235801B2 (de) Monolithischer Festwertspeicher und Verfahren zur Herstellung
DE2705503C3 (de) Halbleiterspeicheranordnung
DE3009719C2 (de)
DE2755953C2 (de) Halbleiteranordnung in Form eines Speichers mit beliebigem Zugriff
DE2363089C3 (de) Speicherzelle mit Feldeffekttransistoren
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE2432352B2 (de) MNOS-Halbleiterspeicherelement
DE2937952C2 (de) Nichtflüchtige Speicheranordnung
DE19807009A1 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE2751591A1 (de) Dynamische speichereinrichtung
DE2431079A1 (de) Dynamischer halbleiterspeicher mit zwei-tranistor-speicherelementen
DE2642615A1 (de) Halbleiterspeicher
DE3153137C2 (de)
DE2441385C3 (de) Verfahren zum Vergrößern des Lesesignals bei einem Ein- Transistor-Speicherelement
DE3106197C2 (de) Halbleiterspeicher
DE2445030C2 (de) Verfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors mit einem elektrisch isolierten schwebenden Gate und einem Steuergate und Verwendung des Verfahrens zur Herstellung eines programmierbaren Festwertspeichers
DE2553591C2 (de) Speichermatrix mit einem oder mehreren Ein-Transistor-Speicherelementen

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

D2 Grant after examination
8364 No opposition during term of opposition