DE2445030C2 - Verfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors mit einem elektrisch isolierten schwebenden Gate und einem Steuergate und Verwendung des Verfahrens zur Herstellung eines programmierbaren Festwertspeichers - Google Patents
Verfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors mit einem elektrisch isolierten schwebenden Gate und einem Steuergate und Verwendung des Verfahrens zur Herstellung eines programmierbaren FestwertspeichersInfo
- Publication number
- DE2445030C2 DE2445030C2 DE19742445030 DE2445030A DE2445030C2 DE 2445030 C2 DE2445030 C2 DE 2445030C2 DE 19742445030 DE19742445030 DE 19742445030 DE 2445030 A DE2445030 A DE 2445030A DE 2445030 C2 DE2445030 C2 DE 2445030C2
- Authority
- DE
- Germany
- Prior art keywords
- control gate
- floating gate
- layer
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 230000015654 memory Effects 0.000 title description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000003870 refractory metal Substances 0.000 claims 4
- 239000000463 material Substances 0.000 claims 1
- 238000002844 melting Methods 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 description 20
- 238000005516 engineering process Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
Description
a) auf einer Siliziumscheibe von dem einen Leitungstyp als Substrat (1) wird eine relativ
dicke Oxidschicht (2) aufgebracht, in die ein bis zum Substrat (1) hindurchgehendes Fenster
geätzt wird;
b) in dem Fenster wird eine relativ dünne Oxidschicht (3) erzeugt;
c) auf der ganzen Scheibe wird eine erste Polysiliziumschicht abgeschieden und zum Erzeugen
des anderen Leitungstyps dotiert;
d) die erste Polysiliziumschicht wird bis auf den erforderlichen Bereich des schwebenden Gates
(5) weggeätzt, wobei die Restschicht (4) jedoch noch in den über Source (9) und Drain (10)
gelegenen Bereich hineinreicht;
e) auf der ersten Polysiliziumschicht wird eine zweite relativ dünne Oxidschicht (6) erzeugt;
f) auf der ganzen Scheibe wird eine zweite Polysiliziumschicht abgeschieden;
g) die zweite Polysiliziumschicht wird bis auf den erforderlichen Bereich des Steuergates (7)
weggeätzt;
h) mit derselben zur Festlegung des Steuergates (7) dienende Maske wird der noch über Source
(9) und Drain (10) reichende Teil der ersten Polysiliziumschicht und die nicht benötigten
Teile der Dünnoxidschichten weggeätzt;
i) in Silizium-Gate-Technik erfolgt eine Diffusion des Steuergates (7) und durch das Fenster eine
Diffusion des Substrats (1) zur Erzeugung von Source (9) und Drain (10) vom anderen
Leitungstyp;
k) anschließend werden über die ganze Scheibe ein Zwischenoxid (13) erzeugt, über Kontaktlöcher
Source (9) und Drain (10) kontaktiert (14, 15) und über Metall-Bedampfung die erforderlichen
Verbindungen hergestellt
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der MOS-Feldeffekttransistor auf
einem p-dotierten Substrat (1) erzeugt wird und durch η-Dotierung der Gates (5, 7) und von Source
und Drain (9,10) als N-Kanal MOS-Feldeffekttransistor
vom Anreicherungstyp ausgebildet ist.
6. Verwendung des Verfahrens nach einem der Ansprüche 1 bis 5 zur Herstellung eines programmierbaren
Festwertspeichers, gekennzeichnet durch die gleichzeitige Herstellung mehrerer solcher
MOS-Feldeffekttransistoren mit schwebendem Gate (5) als Speicherelemente eines programmierbaren
Festwertspeichers (PROM) und von MOS-Feld-jffekttransistoren
ohne schwebendes Gate als Ansteuertransistoren auf einer Halbleiterscheibe nebst der erforderlichen elektrischen Verbindungen,
wobei die Auswahlleitungen der Speichermatrix mit den Steuergates (7) der Speichertransistoren quer zu
den Kanälen der Speichertransistoren verlaufen.
Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruchs 1.
F.in MOS-Feldeffekttransistor mit einem Steuergate und mit einem schwebenden Gate ist als Speichertransistor
bekannt und beispielsweise in der Zeitschrift »IEEE Journal of Solid State Circuits«, Vol. SC-7, Nr. 5, Okt.
1972, Seiten 369 bis 375 und in »Proceedings of the Conference on Solid State Devices«, Tokyo, 1972;
»Supplement to the Journal of the Japan Society of Applied Physics«, Vol.42, 1973, Seiten 158 bis 166
beschrieben. Er kann eine Ein-Transistor-Speicherzelle für einen programmierbaren Festwertspeicher (PROM)
bilden. Ein solcher Speicher wird in der zweiten genannten Literaturstelle mit »Stacked-Gate-Avalanche-lnjection-Type
MOS (SAMOS) Memory« bezeichnet. Die Schnelligkeit eines solchen Speichers erfordert,
daß die Kanallänge der Speichertransistoren möglichst klein ist. Dazu spielt zunächst keine Rolle, auf welchem
Effekt das Schreiben und Löschen einer Speicherzelle beruht, ob auf dem Lawinendurchbruch (Avalanche-Effekt)
oder auf einer Injektion von energiereichen Elektronen oder Löchern aus dem Kanal. In beiden
Fällen wird das schwebende Gate als Informationsträger mit elektrischer Ladung versehen. Auf Grund der
vollständigen Isolierung des schwebenden Gates ist die gespeicherte Information nicht flüchtig und braucht
deshalb nicht erneuert zu werden. Deswegen wird ein solcher Speicher mit »nonvolatil« beschrieben. Bei der
Verwendung von energiereichen Ladungsträgern aus
dem Kanal zur elektrischen Ladungsinjektion auf das schwebende Gate ist jedoch eine kleine Kanallänge
wegen der dadurch möglichen großen Feldstärken besonders wichtig. Eine kleine Kanallänge bedingt
schmale Gates, die genau übereinander justiert werden müssen.
Der Erfindung liegt die Aufgabe zugrunde, ein einfaches Verfahren anzugeben, wonich ein integrierter
MOS-Feldeffekttransistor mit einem schwebenden Gate und mit einem Steuergate bei möglichst kleiner -o
Kanallänge hergestellt werden kann. Es soHen dabai die
Vorteile der an sich bekannten Silizium-Gate-Technik ausgenützt werden. Diese ist beispielsweise in den
beiden US-Patentschriften 35 44 399 und 34 75 234 und in der zu dem zweiten US-Pateni korrespondierenden ι '·
DE-AS 17 64 056 beschrieben.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß durch die
Merkmale der kennzeichnenden Teile des Patentanspruchs 1 gelöst. .■·■'
Mit Hilfe des erfindungsgemäßen Verfahrens wird eine Justierung der beiden Gates dadurch erreicht, daß
ihre Schichten zur Abgrenzung gegen den künftigen Source- und Drainbereich genau übereinanderliegend
geätzt werden. Die anschließende Verwendung des 2i Steuergates als Diffusionsmaske für die an sich
bekannte Silizium-Gate-Technik hat gegenüber der Verwendung des schwebenden Gates als Diffusionsmaske
den Vorteil, daß nach der Diffusion kein Hochtemperaturprozeß mehr zur Erzeugung einer Oxidschicht i»
erfolgt, wodurch die Diffusion unscharf werden würde.
Eine vorteilhafte Weiterbildung der Erfindung betrifft die Herstellung der für die Ansteuerung des MOS-i-'eldeffekttransistors
erforderlichen großen Kapazität zwischen dem schwebenden Gate und dem Steuergate, j5
deren Wert ein Mehrfaches von dem Wert betragen muß, der durch die über dem Kanalbereich befindliche
Fläche der beiden Gates gegeben ist. Zu deren Realisierung wird das schwebende Gate mit dem
Steuergate über den Bereich des Kanals hinaus 4i>
senkrecht zu dessen Richtung ausgedehnt, wobei zwischen diesem Ausdehnungsbereich und dem Substrat
in vorteilhafter Weise eine relativ dicke Oxidschicht ausgebildet wird.
Eine Ausgestaltung des erfindungsgemäßen Verfah- 4>
rens sieht folgende Verfahrensschritte vor:
Auf einer Siliziumscheibe von dem einen Leitungstyp als Substrat wird eine relativ dicke Oxidschicht
aufgebrach·., in die bis zum Substrat durchgehende Fenster geätzt werden;
in den Fenstern wird eine relativ dünne Oxidschicht erzeugt;
auf der ganzen Scheibe wird eine erste Polysiliziumschicht
abgeschieden und zum Erzeugen des anderen Leitungstyps dotiert;
die erste Polysiliziumschicht wird bis auf den erforderlichen Bereich des schwebenden Gates weggeätzt, wobei die Restschicht jedoch noch in den über Source und Drain gelegenen Bereich hineinreicht;
die erste Polysiliziumschicht wird bis auf den erforderlichen Bereich des schwebenden Gates weggeätzt, wobei die Restschicht jedoch noch in den über Source und Drain gelegenen Bereich hineinreicht;
auf der ersten Polysiliziumschicht wird eine zweite relativ dünne Oxidschicht erzeugt;
auf der ganzen Scheibe wird eine zweite Polysiliziumschicht abgeschieden; die zweite Polysiliziumschicht wird bis auf den erforderlichen Bereich des Steuergates weggeätzt; mit derselben zur Festlegung des Steuergates dienenden Maske wird der noch über Source und Drain reichende Teil der ernten Polysiliziumschicht und die nicht benötigten Teile der Dünnoxidschichten weggeätzt;
auf der ganzen Scheibe wird eine zweite Polysiliziumschicht abgeschieden; die zweite Polysiliziumschicht wird bis auf den erforderlichen Bereich des Steuergates weggeätzt; mit derselben zur Festlegung des Steuergates dienenden Maske wird der noch über Source und Drain reichende Teil der ernten Polysiliziumschicht und die nicht benötigten Teile der Dünnoxidschichten weggeätzt;
in Silizium-Gate-Technik erfolgt eine Diffusion des Steuergates und gleichzeitig durch die Fenster eine
Diffusion des Substrats zur Erzeugung von Source und Drain vom anderen Leitungstyp;
anschließend werden über die ganze Scheibe ein Zwischenoxid erzeugt, über Kontaktlöcher Source und Drain kontaktiert und über Metallbedampfung die erforderlichen Verbindungen hergestellt
anschließend werden über die ganze Scheibe ein Zwischenoxid erzeugt, über Kontaktlöcher Source und Drain kontaktiert und über Metallbedampfung die erforderlichen Verbindungen hergestellt
In einer vorteilhaften Verwendung des erfindungsgemäßen Verfahrens zur Herstellung eines programmierbaren
Festwertspeichers werden mehrere solcher Speichertransistoren insbesondere als Ein-Transistor-Speicherzellen
in einer Speichermatrix und gleichzeitig übliche MOS-Feldeffekttransistoren als Ansteuertransistoren
mit nur einem Gate hergestellt. Dabei laufen die Auswahlleitungen des Speichers mit den Steuergates
der Speichertransistoren quer zu den Kanälen der Speichertransistoren. Diese Anordnung hat den Vorteil,
daß die erforderliche Fläche pro Speicherelement sehr gering gehalten werden kann.
Vorteilhaft für die Schnelligkeit eines solchen Speichers werden vorzugsweise N-Kanal-Feldeffekttransistoren
vom Anreicherungstyp verwendet, wobei das Substrat p-dotiert und Source und Drain und die
beiden Gates η-dotiert sind.
An Hand der schematischen Figuren der Zeichnung soll das erfiiidungsgemäße Verfahren näher erläutert
werden. Dabei zeigen die
F i g. 1 bis 4 Herstellungsphasen für einen Speichertransistor
und die
F i g. 5 bis 7 d'ese Phasen für einen gleichzeitig auf
demselben Substrat hergestellten üblichen Feldeffekttransistor als Ansteuertransistor einer Speichennatrix,
die
Fig. 2 und 5 stellen eine Draufsicht auf J3 einen
Transistor nach der Herstellung des Steuergates dar; die
F i g. 3 und 6 zeigen eine Ansicht jeweils längs der Schnittkanten II1-1II und der Schnittkanten VI-VI, die
Fig.4 und 7 eine Ansicht längs der Schnittkanten
!V-IV und VII-VIl der jeweils fertiggestellten Transistoren, die
F i g. 1 stellt eine Draufsicht auf einen Speichertransistor nach der groben Beschneidung der ersten
Polysiliziumschicht dar. Zur besseren Übersicht sind in sämtlichen Figuren nur die Polysiliziumschichten
schraffiert.
Als Substrat 1 dient eine Halbleiterscheibe aus p-leitendem monokristallinem Silizium. Der spezifische
Widerstand beträgt beispielsweise 5 Qcm. In einem ersten Verfahrensschritt wird darauf eine relativ dicke
Siliziumoxidschicht 2 aufgebracht, deren Dicke beispielsweise 1 μπι beträgt. In diese Dickoxidschicht 2
werden mit Hilfe bekannter Fotomaskentechnik und Ätztechnik Fenster in Form von Gräben geätzt, die bis
auf das Substrat durchgehen. Die Gräben haben eine Breite von beispielsweise etwa 5 μΐη und können sich in
Richtung der späteren Spalten der Speichermatrix über die ganze Matrixfläche hinziehen. In den Gräben wird
dann eine relativ dünne Siliziumoxidschicht 3 mit beispielsweise 0,1 μπί Dicke erzeugt. Danach wird auf
der ganzen Scheibe eine erste Polysiliziumschicht in einer Dicke von beispielsweise 0,3 μπι abgeschieden und
beispielsweise mit Phosphor η-dotiert. Im nächsten
Verfahrensschritt wird diese erste Polysiliziumschicht weggeätzt bis auf jeweils einen grob umrissenen
Bereich 4 (Fig. 1) des künftigen schwebenden Gates 5 des Speichertransistors. Dabei ist die Begrenzung des
künftigen schwebenden Gates 5 in Querrichtung zu dem Transistorkanal bereits endgültig begrenzt; in Richtung
des Transistorkanals (= in Richtung der Gräben) steht der Bereich 4 über die endgültige Begrenzung des
schwebenden Gates 5 hinaus.
Die in den Gräben erzeugte DUnnoxidschicht 3 wird in den nicht vom Bereich 4 bedeckten Bereichen wieder
entfernt. Auf diesen freigelegten Bereichen des Substrats 1 und auf der ersten Polysiliziumschicht in
dem Bereich 4 wird erneut eine relativ dünne Siliziumoxidschicht 6 mit beispielsweise 0,1 μιτι Dicke
erzeugt.
Im darauffolgenden Verfahrensschritt wird auf der ganzen Scheibe eine zweite Polysiliziumschicht in einer
Dicke von beispielsweise 0,3 μιη abgeschieden. Sie wird
anschließend in Fotomaskentechnik bis auf den Bereich 7 des Steuergates des Speichertransistors und bis auf
den Bereich 8 des Ansteuertransistors weggeätzt, wobei zu diesen Bereichen 7 und 8 auch deren Verbindungen
zwischen den einzelnen Transistoren untereinander zählen. Das heißt, die Steuergates 7 der Speichertransistoren
einer Zeile in einer Matrixanordnung sind mit ihren Verbindungen untereinander gleichzeitig aus der
zweiten Polysiliziumschicht hergestellt. Die verbleibenden Teile dieser zweiten Polysiliziumschicht stellen
damit die Auswahlleitungen der Speichermatrix dar. Mit derselben Maske wird auch der Bereich 4 so weit
weggeätzt, daß die Begrenzung entlang der Gräben genau unter die Begrenzung des Steuergates des
Speichertransistors zu liegen kommt. Das schwebende Gate 5 hat dann in Längsrichtung der Gräben und im
Bereich der Gräben dieselbe Breite wie das Steuergate 7 bzw. 8 des Speichertransistors und des Ansteuertransislors,
beispielsweise 5 μιη. Das schwebende Gate 5 dehnt sich auf einer Seite der Gräben weiter aus in
Querrichtung und Längsrichtung der Gräben. Dadurch ergibt sich für einen einzelnen Speichertransistor ein
Flächenbedarf von beispielsweise 700 μιη2. Die nicht
unter dem Steuergate 7 bzw. 8 des Speichertransistors und des Ansteuertransistors liegenden Teile der
Dünnoxidschichten werden ebenfalls weggeätzt.
Der nächste Verfahrensschritt verwendet die bekannte Silizium-Gate-Technik zur Festlegung der Source-
und Drainbereiche 9 bis 12 der Transistoren. Dabei dienen sowohl bei dem Ansleuertransistor als auch bei
dem Speichertransistor das Steuergate 8 bzw. 7 als DiiTusionsmaske für die Source- und Drainbereiehe 9 bis
12. Beispielsweise mit Phosphor wird eine n-Diffusion des Substrats 1 durchgeführt. Die zwischen Source und
Drain liegende Kanallänge wird durch die Breite der Steuergates genau bestimmt. Es entstehen keine
Überlappungen. Gleichzeitig erfolgt eine Diffusion des Steuergates 7 des Speichertransistors und des Steuergates
8 des Ansteuertransistors.
Die folgenden Verfahrensschritte erfolgen in üblicher Abfolge: zuerst Erzeugen eines Siliziumoxids 13 als sog.
Zwischenoxid auf der ganzen Scheibe, dann Kontaktierung von Source und Drain über Kontaktloch-Fototechnik,
Aluminiumbedampfung und AIuminium-Fototechnik. In der Fig.4 ist dies dargestellt. Mit 14 ist der
Kontakt für den Sourcebereich 9 und mit 15 der für den Drainbereich 10 bezeichnet.
Hierzu 2 Blatt Zeichnungen
Claims (4)
1. Verfahren zum Herstellen eines integrierten JviOS-Feldeffekttransistors mit einem elektrisch
isolierten schwebenden Gate und einem Steuergate, die beide aus einem hochschmelzenden Metall
bestehen, wobei auf einem Halbleitersubstrat eine erste Isolierschicht, dann das schwebende Gate,
anschließend eine weitere Isolierschicht und dann das Steuergate erzeugt werden und anschließend in
das Substrat Source- und Drainzonen unter Verwendung eines der Gates als Maske zur Abgrenzung des
zwischen Source- und Drainzone gelegenen Kanalbereichs eindiffundiert werden, dadurch gekennzeichnet,
daß eine auf die erste Isolierschicht aufgebrachte Schicht aus hochschmelzendem Metall bis auf einen Bereich, der das künftige
schwebende Gate enthält und in das über der künftigen Source- und Drair-^one liegende Gebiet
hineinreicht, entfernt wird, daß die weitere Isolier schicht und eine zweite Schicht aus hochschmelzendem
Metall aufgebracht werden, daß das Steuergate aus der zweiten Schicht aus hochschmelzendem
Metall ausgeätzt wird, daß der verbliebene Bereich der ersten Schicht aus hochschmelzendem Metall
zur Bildung des schwebenden Gate in Richtung des Source-Drainbereichs genau unter dem Steuergate
liegend durch Ätzung begrenzt wird und daß das Steuergate als Maske bei der Diffusion der Source-
und Drainzonen dient.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Isolierschicht zwischen dem
schwebenden Gate (5) und dem Kanalbereich als eine relativ dünne Oxidschicht (3) ausgebildet wird,
daß sich das schwebende Gate (5) mit dem Steuergate (7) über den Bereich des Kanals hinaus
senkrecht zu dessen Richtung ausdehnt und daß zwischen diesem Ausdehnungsbereich und dem
Substrat (1) als erste Isolierschicht eine relativ dicke Oxidschicht (2) ausgebildet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Material für die Gates (5, 7)
polykristallines Silizium verwendet wird.
4. Verfahren nach Anspruch 1, gekennzeichnet durch den Ablauf folgender Verfahrensschritte:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742445030 DE2445030C2 (de) | 1974-09-20 | 1974-09-20 | Verfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors mit einem elektrisch isolierten schwebenden Gate und einem Steuergate und Verwendung des Verfahrens zur Herstellung eines programmierbaren Festwertspeichers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742445030 DE2445030C2 (de) | 1974-09-20 | 1974-09-20 | Verfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors mit einem elektrisch isolierten schwebenden Gate und einem Steuergate und Verwendung des Verfahrens zur Herstellung eines programmierbaren Festwertspeichers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2445030A1 DE2445030A1 (de) | 1976-04-01 |
| DE2445030C2 true DE2445030C2 (de) | 1982-09-02 |
Family
ID=5926337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19742445030 Expired DE2445030C2 (de) | 1974-09-20 | 1974-09-20 | Verfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors mit einem elektrisch isolierten schwebenden Gate und einem Steuergate und Verwendung des Verfahrens zur Herstellung eines programmierbaren Festwertspeichers |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2445030C2 (de) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2812049C2 (de) * | 1974-09-20 | 1982-05-27 | Siemens AG, 1000 Berlin und 8000 München | n-Kanal-Speicher-FET |
| DE2643948C2 (de) * | 1976-09-29 | 1981-10-15 | Siemens AG, 1000 Berlin und 8000 München | In einer Matrix angeordnete Speicher-FETs und Verfahren zu ihrer Herstellung |
| JPS53124084A (en) * | 1977-04-06 | 1978-10-30 | Hitachi Ltd | Semiconductor memory device containing floating type poly silicon layer and its manufacture |
| US4288256A (en) * | 1977-12-23 | 1981-09-08 | International Business Machines Corporation | Method of making FET containing stacked gates |
| CN113327858B (zh) * | 2020-07-15 | 2024-02-06 | 上海积塔半导体有限公司 | 屏蔽栅场效应晶体管及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3544399A (en) * | 1966-10-26 | 1970-12-01 | Hughes Aircraft Co | Insulated gate field-effect transistor (igfet) with semiconductor gate electrode |
| US3475234A (en) * | 1967-03-27 | 1969-10-28 | Bell Telephone Labor Inc | Method for making mis structures |
| JPS525233B2 (de) * | 1972-02-29 | 1977-02-10 |
-
1974
- 1974-09-20 DE DE19742445030 patent/DE2445030C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE2445030A1 (de) | 1976-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19610907B4 (de) | Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung | |
| DE3123876C2 (de) | Nicht-flüchtige Halbleiter-Speichervorrichtung | |
| DE3816358C2 (de) | ||
| DE2814973C2 (de) | Verfahren zur Herstellung eines Speicher-Feldeffekttransistors | |
| DE3117719C2 (de) | ||
| DE19747776C2 (de) | Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung | |
| DE3033333A1 (de) | Elektrisch programmierbare halbleiterspeichervorrichtung | |
| DE3204039A1 (de) | Halbleiterspeicheranordnung und verfahren zu ihrer herstellung | |
| DE2705503C3 (de) | Halbleiterspeicheranordnung | |
| DE4332074A1 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
| DE2751592C2 (de) | Halbleiter-Speicherschaltung | |
| DE2949171A1 (de) | Nicht-fluechtige halbleiterspeicherelemente und verfahren zu ihrer herstellung | |
| DE2503864A1 (de) | Halbleiterbauelement | |
| DE2453279C3 (de) | Halbleiteranordnung | |
| DE2703871C2 (de) | Halbleiterspeicher mit wenigstens einem V-MOS-Transistor | |
| DE3140268A1 (de) | Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung | |
| DE19807010A1 (de) | Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung | |
| DE3927176C2 (de) | ||
| DE3145101C2 (de) | Verfahren zur Herstellung eines Halbleiterspeichers | |
| DE2445030C2 (de) | Verfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors mit einem elektrisch isolierten schwebenden Gate und einem Steuergate und Verwendung des Verfahrens zur Herstellung eines programmierbaren Festwertspeichers | |
| EP0021218B1 (de) | Dynamische Halbleiter-Speicherzelle und Verfahren zu ihrer Herstellung | |
| EP0883185A1 (de) | Selbstverstärkende DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
| DE4123158A1 (de) | Verfahren zur herstellung eines leiterschichtarrays mit kontrollierten abstaenden zwischen den leiterschichten | |
| DE3119137A1 (de) | Halbleiter und verfahren zu deren herstellung | |
| DE102005039666B3 (de) | Verfahren zum Herstellen einer Halbleiterstruktur mit selektiven Dotierstoffbereichen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8125 | Change of the main classification |
Ipc: H01L 29/78 |
|
| 8126 | Change of the secondary classification |
Ipc: H01L 21/18 |
|
| D2 | Grant after examination | ||
| 8363 | Opposition against the patent | ||
| 8365 | Fully valid after opposition proceedings | ||
| 8320 | Willingness to grant licences declared (paragraph 23) |