DE3145101C2 - Verfahren zur Herstellung eines Halbleiterspeichers - Google Patents

Abstract

Ein Verfahren zur Herstellung einer Matrix von Speicherzellen mit hoher Kapazität besteht darin, daß ein Übertragungsgatter auf jedem Zellgebiet gebildet wird, das von einem benachbarten isolierenden Gebiet getrennt ist, um ein Speichergebiet in der Halbleiteroberfläche zwischen dem Übertragungsgatter und dem isolierenden Gebiet und außerdem ein Bitleitungsgebiet auf der anderen Seite des Übertragungsgatters zu definieren; daß eine untiefe Ionenschicht vom ersten Leitungstyp im Speichergebiet erzeugt wird, die selbstregistrierend mit dem Übertragungsgatter angebracht ist; daß eine tiefe Ionenschicht vom entgegengesetzten Leitungstyp im Speichergebiet erzeugt wird, die selbstregistrierend mit dem Übertragungsgatter angebracht ist; daß ein Speichergatter auf einem Teil des Speichergebietes erzeugt wird, das lateral von dem Übertragungsgatter getrennt ist, derart, daß ein Spalt zwischen den Speicher- und Übertragungsgattern gebildet wird, und daß Ionen vom ersten Leitungstyp in dem Teil des Speichergebietes angebracht werden, der durch den Spalt definiert ist, um wenigstens einige Ionen in der tiefen Ionenschicht zu neutralisieren.

Description

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Muster aus leitendem Material so angebracht wird, daß zwei Gate-Elektroden, die voneinander durch ein einziges Bitleitungsgebiet getrennt sind, in jedem Zeilgebiet gebildet werden.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Muster aus leitendem Material außerhalb der Zellgebiete der Bildung der Gate-Elektrode und als Maske zur Bildung der Source und der Drain eines perlpheren Feldeffekttransistors mit isolierter Gate-Elektrode dient.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß weiteres Muster aus leitendem Material erzeugt wird, daß mit der Gate-Elektrode in Kontakt steht und unter Zwischenfügung einer weiteren Isolierschicht die Speicher-Elektrode überlappt.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Gate-Elektrode und die Speicher-Elektrode aus Polyslllclum hergestellt werden.

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterspeichers entsprechend dem Oberbegriff des Patentanspruchs 1. Ein Verfahren dieser Art Ist aus der US-PS 41 12 575 (FIg. 6) bekannt.

Dynamische l-Transistor-Spelcherzellen enthalten einen Speicherkondensator und einen MOS-Transistor. Dieser Speicherkondensator liegt in einem Speichergebiet einer Halbleiteroberfläche und der Transistor liegt iwben dem Speichergebiet in einem Übertragungsgebiet der Halbleiteroberfläche. Die Drain des MOS-Transistors Hegt innerhalb des Speichergebietes.

Der Speicherkondensator ist gebildet als Parallelschaltung einer Oxidkapazität und einer Verarmungskapazität. Wi.-d die Verarmungskapazität dadurch vergrößert, daß eine untiefe Ionenschicht und eine tiefe Ionenschicht übereinander angebracht werden, so wird eine derartige Speicherzelle als eine Speicherzelle mit hoher Kapazität bezeichnet. Die untiefe Ionenschfcht enthält Majoritätsladungsträger von einem ersten, dem des Substrats entgegengesetzten Leitungstypv während die tiefe lonenschicht MajorUätsladungsträger von einem zweiten, dem der untiefen lonenschicht entgegengesetzten und dem des Substrats gleichen Leitungstyp enthält. So kann für ein P-leitendes Substrat die untiefe lonenschicht dadurch erzeugt werden, daß N-leitende ionen durch Donatoren angebracht werden, w,3hrend die tiefe Ionenschicht dadurch erzeugt werden kann, daß P-leüende Ionen oder Akzeptoren- unter der untiefen lonenschicht angebracht werden. Eine Zelle mit hoher Kapazität und mehrere Verfahren zur Herstellung einer derartigen Zelle sind u. a. in der genannten US-PS 41 12 575 beschrieben.

Bei der Herstellung einer dynamischen RAM-Zelle mit hoher Kapazität ist es von Bedeutung, die Bildung von Potentialsperren an der Grenzfläche zwischen dem Speicher- und dem Übertragungsgebiet zu verhindern, wodurch die Ladungskapazität der Zelle herabgesetzt werden würde. Außerdem liegt ein Bedarf an einem vereinfachten Verfahren zur H&'stellutig der Speicherzelle vor.

Der Erfindung liegt daher die Aufgabe zugrunde, das gattungsgemäße Verfahren so weiterzubilden, daß der Halbleiterspeicher auf einfache Weise so hergestellt werden kann, daß die Bildung von Potentialsperren an der Grenze zwischen dem Speicher- und dem Übertragungsgebiet verhindert wird.

Diese Aufgabe wird durch die im Patentanspruch I gekennzeichnete Erfindung gelöst.

Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Eine Ausführungsform der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben.

Die Flg. 1 bis 10 zeigen Querschnitte durch eine Speicherzelle während der unterschiedlichen Stufen des Verfahrens nach der Erfindung.

Anhand der Fig. 1 bis 10 wird ein Verfahren zur Herstellung einer einen einzigen Transistor enthaltenden dynamischen RAM-Zelle mit hoher Kapazität beschrieben. Die vorliegende Beschreibung bezieht sich auf eine N-Kanal-Anordnung, aber die Prinzipien lassen sich auch bei einer P-Kanal-Anordnung anwenden, wobei auf geeignete Welse die Leitungstypen für das Substrat und die Verunreinigungsionen geändert sind. In Flg. I wird eine Oberfläche eines P-Ieitenden Halbleitersubstrats 10 mit Feldoxidgebieten 12 und Kanalunterbrechergebieten 14 versehen, um eine Matrix von Zellgebleten 13 zwischen den Isoliergebieten zu bilden. Ein am Rande liegendes Gebiet 15 befindet sich außerhalb des Zcllge-

bietes 13. Die Feldoxidgebißte 12 können durch eine selektive Oxidationsbehandlung einer Oberfläche eines I lalblcilcrsunstrals aus Silicium erzeugt werden, wobei .Siliciumnitrid als Maske verwendet wird. IJIc Dicke der Feldoxidgebiete 12 Ist etwa 8000 Ä. Die Kanalunterbrechergebiete 14 weisen den gleichen Leitungstyp wie das Substrat auf und können dadurch erhalten werden, daß Borionen mit genügender Energie und Dosis zur Bildung der gewünsch! - Kanalunterbrechungsschwelle implantiert werden.

Nach Fig. 2 wird die ganze Oberfläche des Halbleitersubstrat 10 mit einer ersten Oxidschicht 16 überzogen. Die Oxidschicht 16 kann eine thermisch gewachsene Oxidschicht sein, wobei entweder in dampfförmigem Zustand oder in trockenem Zustand eine Sauerstoff- und WasserstoFfgasatmosphäre verwendet wird. Die Dicke der Gate-Oxidschicht 16 liegt zwischen etwa 450 und 600 Ä.

Eine Schicht 18 aus unter niedrigem Druck chemisch aufgedampftem (LPCVD = Low Pressure Chemical Vapour Deposition) Polysilicium wird auf der Oxidschicht 16 niedergeschlagen. Die Polysiliciumc-chicht 18 ist η-dotiert, z. B. mit Phosphor oder Arsen, und kann eine Dicke von etwa 0,5 μίτι aufweisen. Die Polysiüclumschicht 18 wird dann mit einer Schicht 20 aus unter niedrigem Druck chemisch aufgedampftern Siliciumnitrid mit einer Dicke von etwa 1250 bis 1500 Ä überzogen.

Nach Fig.3 wird ein Maskierungsschritt durchgeführt, um Gate-Elektroden (Übertragungsgatter) zu definieren. Unter Verwendung einer Photoresistmaske 22 werden die Siliciumnitrid- und Polysiliciumschichten 20 bzw. 18 einer Plasmaätzbehandlung unterworfen, um selektierte Teile derselben zu entfernen und dadurch zwei Übertragungsgebiete 24 zu definieren, die lateral voneinander durch ein Bitleitungsgebiet 26 getrennt sind, und um weiter ein am Umfang liegendes peripheres Transistorgebiet 28 zu definieren. Die Übertragungsgebiete 24 sind lateral von den Feldoxidgebieten 12, 14 durch ein Speichergebiet 30 getrennt. Damit sind in einem einzigen Maskierun^sschritt alle Gebiete der einen einzigen Transistor enthaltenden Zellen, gleich wie die Bitleitungen und die am Umfang liegenden Transistoren, definiert. In den Übertragungsgebieten 24 bilden die verbleibenden Teile der Polyslliclumschicht 18 Übertragungsgatter 29, während in dem peripheren Transistorgebiet 28 der Teil der Polysiliciumschlcht die Gate-Elektrode 31 eines peripheren Transistors bildet.

Nach FIg. 4 wird eine dicke Photoresistschicht 32 angebracht, die die Übertragungsgebiete 24, das BItIeI-tungsgeblet 26 und dau periphere Gebiet IS bedeckt, wobei ein Photomaskierungsschritt durchgeführt wird. Die Photoresistschicht 32 kann etwa 1,5 μπι dick sein. Dieser Maskierungsschritt legt nur die zu Implantierenden Speichergebiete 30 der dynamischen RAM-Zelle frei. Borionen werden in die Spelchergeblete3O Implantiert, um eine tiefe lonenschicht 34 von Majoritätsladungsträgern vom p-Typ zu erzeugen, während außerdem Arsen In die Speichergebiete 30 Implantiert wird, um eine untiefe lonenschicht 36 von Majoritätsladungsträgern vom η-Typ zu erzeugen.

Fig. 5 zeigt die Entfernung durch Ätzung der Oxidschicht 16 In den Speichergebieten 30 sowie die Entfernung der dicken Photoresistschicht 32. Der Halbleiterkörper wird dann, wie Flg. 6 zeigt, in einer nassen oder trockenen Oi-HO-Atmosphäre thermisch oxidiert, um eine Speichergateoxidschicht 38 In dem Speichergebiet der RAM-Zelle zu bltfjen. Nach dem Anwachsen der Spelchergateoxldschicht 38 wird die ganze Oberfläche der Scheibe mit einer zweiten Polyslliciumschicht 40 überzogen, die η-dotiert ist, z. B. mit Arsen.

Nach l-ig. 7 wird mit I Ulfe von Photolithographic die /.weile I'uly.slllclunischlchl 40 gcniflU einem derart Igen Muster angebracht, daß sie das Polysiliciumgatier (Speicher-Elektrode) 40 im Speichergebiet definiert. Der Rand der Speicher-Elektrode 40 ist gegen die Ränder der Übertragungsgatter 29 um einen Spalt 42 von etwa 0.5 bis 1,0 μπι versetzt. Eine Photoresistmaske kann zum Plasmaätzen der Speicher-Elektrode 40 verwendet werden. Dann wird das Oxid durch Ätzung von allen Gebieten, die nicht mit Polysilicium und Siliciumnitrid überzogen sind, entfernt, wodurch die Halbleiteroberfläche in dem Bitleitungsgebiet 26, dem Spaltgebiet 42 und den Gebieten 44 zu beiden Seiten der Gate-Elektrode 31, die als Source und Drain des am Umfang liegenden (peripheren) Transistors dienen, müssen, freigelegt wird.

Der nächste Schritt umfaßt eine Arsen-oder ^implantation in das Bitleitungsgebiet 26, in die am Umfang liegenden Gource- und Draingebiete 44 und In das Spaltgebiet 42 zwischen dem Übertragu^sgatter 29 und der Speicher-Elektrode 40. Im Spaitgebiet «2 überkompensiert die n-lmplantatlon die p-leitenden Ionen der tiefen lonenschicht 34, so daß keine Potentialsperre unter den Übertragungsgebieten gebildet wird. Dadurch wird die Gesamikapazität der Speicherzelle erhöht.

Nach der Arsenimplantatlon wird die Scheibe bei etwa 1000° C ausgeglüht und dann bei 900° C In einer feuchten Atmosphäre oxidiert, um eine Oxidschicht nach F i g. 8 auf den zuletzt implantierten Substratgebieten aus Silicium zu erzeugen.

Wie in Fig.9 dargestellt ist, wird anschließend die Slliciumnitridschlcht 20 von den Übertragungsgüte™ 29 und von der Gate-Elektrode 31 des peripheren Transistors entfernt. Eine dritte Polysiliciumschlcht 46 wird auf der Scheibe niedergeschlagen und n-dotlert. Die dritte Poiysiiiciumschicht 46 wird nach Fig. 10 lh einem derartigen Muster angebracht, daß sie sich von dem Übertragungsgatter 29 her erstreckt und die Si>eicher-Elektrode 40 überlappt. Dadurch wird es möglich, daß ein Kontaktierungsmetall an einer über dem Speichergebiet liegenden Stelle einen Kontakt mit dem Übertragungsgatter bildet.

In jedem Zellgebiet nach Flg. 10 werden,zwei. Speicher-Elektroden und zwei Übertragungsgatter gebildet. Das Bitleitungsgebiet 26 dient als Source für jede der zu seinen beiden Seiten liegenden Übertragungsgatter, während in jedem der Speichergebiete außerdem die Drain für eines der Übertragungsgatter liegt.

Hierzu 3 Blatt Zeichnungen

Claims (1)

Patentansprüche:

1. Verfahren zur Herstellung eines Halbleiterspeichers

mit einem Halbleiterkörper, auf dessen Oberfläche eine Matrix von Speicherelementen, die je einen Speicherkondensator und einen mit dem Speicherkondensator gekoppelten Feldeffekttransistor mit Isolierter Gate-Elektrode enthalten, gebildet ist, wobei die Oberfläche mit einem Muster aus dickem Feldoxid versehen ist, das Zellgebiete definiert, in denen die Speicherelemente angebracht werden, is mit einem Muster aus leitendem Material in den Zellgebieten, das von der Oberfläche durch eine dünne Isolierschicht getrennt ist und in jedem Zellgebiet «ie Gate-Elektrode bildet, die derart in bezug auf das Feldoxid angeordnet ist, daß zwischen dem Feldoxid und der Gate-Elektrode ein Ladungsspeicher des Speicherkondensators und am gegenüberliegenden Rand der Gate-Elektrode ein Bltleltungsgeblet definiert wird,
mit im Halbleiterkörper zur Erhöhung der Speicherkapazität selbstjustierend mit der Gate-Elektrode angebrachten Verunreinigungen von einem ersten Leitungstyp in einer untiefen Schicht und Verunreinigungen vom zweiten Leitungstyp in einer unter der untiefen Schicht liegenden tiefen Schicht,

- mit einer auf der Oberfläche der Isolierschicht Ober dem Ladungsspelcbcrgebist angebrachten Speicher-Elektrode und

- mit an der Oberfläche des Halbleiterkörpers ausgebildeten Bitleitungen vom ersten Leitungstyp, dadurch gekennzeichnet, daß die Speicher-Elektroden derart angebracht werden, daß zwischen der Speicher-Elektrode und der Gate-Elektrode ein Spalt gebildet wird, und daß zugleich mit der Dotierung der Bitleitungsgebiete Verunreinigungen vom ersten Leitungstyp in den Spalt eingebracht werden, wodurch die Verunreinigungen vom zweiten Leitungstyp in der tiefen Schicht an der Stelle des Spaltes wenigstens teilweise neutralisiert werden.