DE112006000175B4 - Graben Schottky-Sperrschichtdiode mit unterschiedlicher Oxiddicke und Verfahren zu ihrer Herstellung - Google Patents

Graben Schottky-Sperrschichtdiode mit unterschiedlicher Oxiddicke und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE112006000175B4
DE112006000175B4 DE112006000175.2T DE112006000175T DE112006000175B4 DE 112006000175 B4 DE112006000175 B4 DE 112006000175B4 DE 112006000175 T DE112006000175 T DE 112006000175T DE 112006000175 B4 DE112006000175 B4 DE 112006000175B4
Authority
DE
Germany
Prior art keywords
trench
oxide layer
trenches
layer
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112006000175.2T
Other languages
English (en)
Other versions
DE112006000175T5 (de
Inventor
Davide Chiola
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE112006000175T5 publication Critical patent/DE112006000175T5/de
Application granted granted Critical
Publication of DE112006000175B4 publication Critical patent/DE112006000175B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Schottky-Gleichrichter, der umfasst: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps; mehrere Gräben längs einer ersten Stirnseite des Halbleitersubstrats, die durch mehrere Mesas beabstandet sind, wobei jeder der Gräben eine Oxidschicht mit einer unterschiedlichen Dicke besitzt, die die Boden- bzw. Seitenwandflächen des Grabens überzieht und wobei ein Verhältnis einer Bodenoxidschichtdicke eines Grabens zu einer Seitenwandoxidschichtdicke eines Grabens für besagte Oxidschicht unterschiedlicher Dicken mehr als 2:1 beträgt; und eine Schottky-Metallschicht über der ersten Stirnseite des Halbleitersubstrats, die einen Schottky-Gleichrichterkontakt mit den mehreren Mesas bildet.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf Halbleitervorrichtungen und insbesondere auf eine Graben-Schottky-Diode mit unterschiedlicher Oxiddicke und auf einen Prozess zum Herstellen einer derartigen Vorrichtung.
  • Erörterung des Standes der Technik
  • Schottky-Dioden sind wohl bekannt und werden mit verschiedenen Topologien hergestellt, einschließlich der Grabentopologie, wie sie typischerweise in US 5 612 567 A gezeigt ist. Der Prozess für die Herstellung einer Graben-Schottky-Diode erfordert eine große Anzahl von Maskierungsschichten und Herstellungsschritten. Die US 6 855 593 B2 vom Erfinder der vorliegenden Erfindung stellt jedoch einen Prozess gemäß der Erfindung für die Herstellung von Graben-Schottky-Dioden dar, in dem eine verringerte Anzahl von Schritten und weniger Maskierungsschichten erforderlich sind.
  • US 6 441 454 B2 betrifft einen Schottky-Gleichrichter. Die Gräben dieses Gleichrichters weisen eine Oxidschicht mit einer unterschiedlichen Dicke auf. Die Oxidschicht überzieht die Boden- bzw. Seitenwandflächen der Gräben. Dabei weist die Oxidschicht, die einen Boden eines Grabens bedeckt, eine andere Dicke auf, als die Dicke einer Oxidschicht, die eine Seitenwandfläche des Grabens überzieht. Die Schrift enthält keine Angabe über das Verhältnis der Schichtdicken des Bodens und der Seitenwände.
  • US 5 365 102 A offenbart ebenfalls einen Schottky-Gleichrichter. Auch hier fehlen Angaben zum Verhältnis der Dicken der Schichten auf dem Boden und auf den Seitenwänden.
  • WO 03/021639 A2 betrifft die Herstellung eines Grabens eines MOSFET. Diese Schrift enthält keinen Hinweis darüber, ob eine Schottky-Metallschicht über der Fläche eines Siliziumsubstrates abgeschieden wird.
  • Unter Bezugnahme auf die Figuren, in denen sich gleiche Bezugszeichen auf gleiche Elemente beziehen, ist in 1 eine beispielhafte Graben-Schottky-Diode gezeigt, die entsprechend dem Prozess der obenerwähnten Anmeldung hergestellt worden ist, 1 ist eine Reproduktion der 11 dieser Anmeldung. Wie zu sehen ist, enthält die Vorrichtung nach 1 einen Silicium-Wafer 10 mit mehreren Mesas 54, die mehrere Gräben 30 einschließlich eines Abschlussgrabenbereichs 60 trennen. Eine dünne gleichmäßige Oxidschicht (SiO2) 44 überzieht die Seitenwand- und Bodenflächen jedes Grabens 30 und des Abschlussbereichs 60, wobei sie die Gate-Oxide bzw. ein Abschlussoxid bildet. Ein P-Polysilicium 48 füllt jeden Graben 30 und bildet dadurch mehrere Elektroden, die unter Sperr-Vorspannung die in Sperrichtung vorgespannten Restströme verringern und die umgekehrt vorgespannte Sperrspannung vergrößern. Ein Schottky-Sperrschichtmetall 50 deckt den aktiven Bereich ab und bildet die Schottky-Kontakte 52, die sich über die Oberseiten der Mesa-Bereiche 54 ausdehnen. Schließlich breiten sich eine Anodenelektrode 56 und eine (nicht gezeigte) Katodenelektrode über die Ober- bzw. Unterseiten der Vorrichtung aus.
  • In einer Graben-Schottky-Vorrichtung, wie z. B. jener, die in der Beispielvorrichtung nach 1 gezeigt ist, wird die Oxidschicht gleichzeitig längs den Seitenwand- und Bodenflächen jedes Grabens 30 und des Abschlussbereichs 60 gebildet, wobei sie deshalb überall die gleiche gleichmäßige Dicke besitzt. Die Oxidschicht längs den Seitenwand- und Bodenflächen der Gräben und des Abschlussbereichs erfüllt jedoch verschiedene Zwecke. Spezifischer werden in Abhängigkeit von der Dicke der Oxidschicht in jedem dieser Bereiche die elektrischen und strukturellen Eigenschaften der resultierenden Vorrichtung in verschiedenen Arten beeinflusst.
  • Das Gate-Oxid auf der Bodenfläche jedes Grabens 30 dient z. B. dazu, Bereiche mit hohem elektrischem Feld, die sich in den unteren Ecken der Gräben befinden, abzuschirmen. Je höher die Oxiddicke in diesem kritischen Bereich ist, desto höher ist die Durchschlagspannung in Sperrichtung, der die Vorrichtung im Allgemeinen standhalten kann. Demzufolge ist längs der Bodenflächen der Gräben ein dickeres Gate-Oxid erwünscht.
  • Im Gegensatz beeinflusst das auf der Seitenwand jedes Grabens 30 gezogene Gate-Oxid hauptsächlich die Abschnüreigenschaften des umgekehrt vorgespannten Reststroms. Spezifisch dient während der Sperr-Vorspannung das Oxid auf der Seitenwand eines Grabens dazu, die Anodenspannung von der Grabenelektrode zum Mesa-Bereich 54 zu übertragen. Ein Teil der negativen Anodenspannung fällt jedoch im Oxid mit dem Ausgleich der Spannung, die als die Abschnürspannung für den mesa-leitenden Bereich dient, ab.
  • Demzufolge ist eine geringe Gate-Oxiddicke längs der Seitenwand des Grabens erwünscht, um die im Oxid abgefallene Spannung zu minimieren und um eine verringerte in Sperrichtung vorgespannte Leckverlust-Abschnürspannung zu erlauben. Außerdem bedeutet eine geringe Oxiddicke längs der Seitenwand des Grabens, dass während des Oxidationsprozesses weniger Silicium verbraucht wird, wobei dadurch der Leitungsbereich in den Mesa-Bereichen 54 vergrößert wird. Wie bekannt ist, bedeutet ein vergrößerter Mesa-Bereich einen höheren aktiven Bereich, was zum Zwecke der Verringerung des Abfalls der Vorwärtsspannung der Vorrichtung während der Vorwärtsleitung vorteilhaft ist.
  • Was das Abschlussoxid im Abschlussbereich 60 anbelangt, dient es mehreren Zwecken. Aus einer elektrischen Perspektive dient das Oxid längs der Bodenfläche des Bereichs als ein Feldoxid für den Feldplattenabschluss. Im Allgemeinen ist es erwünscht, dass dieses Feldoxid dick genug ist, um den Einschnüreffekt des elektrischen Feldes zu minimieren, das im Oxid unter der Kante 58 der Metallfeldplatte auftritt und das für das Verlassen der Durchbruchspannung verantwortlich ist. Von einer mechanischen Perspektive erleidet dieser Abschnitt des Feldoxids unter der Kante der Metallfeldplatte während der Temperaturzyklus-Zuverlässigkeitsprüfungen der verkappten Vorrichtung eine hohe Belastung. Abermals ist eine dickere Feldoxidschicht erwünscht, um während dieser Tests ein Brechen des Oxids unter der Kante der Feldplatte zu vermeiden.
  • Wie zu sehen ist, ist es unvorteilhaft, die gleiche Oxiddicke über alle Bereiche der Graben-Schottky-Vorrichtung zu verwenden. Insbesondere ist es erwünscht, eine Oxidschicht zu besitzen, die die Seitenwände der Gräben und des Abschlussbereichs dünner als die Oxidschicht überzieht, die die Bodenflächen dieser Gräben überzieht.
  • Dennoch sollte außerdem angegeben werden, dass Andere Vorrichtungen des Grabentyps offenbart haben, die ein Gate-Oxid mit variabler Dicke verwenden; insbesondere offenbaren US 6 236 099 B1 und US 6 580 123 B2 derartige Vorrichtungen. Beide Patente sind jedoch auf MOS-Gate-Vorrichtungen, einschließlich MOSFETs und IGBTS und nicht auf Graben-Schottky-Vorrichtungen gerichtet. Außerdem lehren diese Patente nur die Verwendung eines variablen Gate-Oxids und nicht die Verwendung eines variablen Abschlussoxids.
  • Der Prozess, durch den Thapar das variable Gate-Oxid bildet, sollte außerdem angegeben werden. Insbesondere enthält dieser Prozess zuerst das Abscheiden einer Siliciumnitrid-Schicht auf den Seitenwand- und Bodenflächen der Gräben. Die Nitridschicht auf der Bodenfläche wird dann weggeätzt, wobei darauf eine Oxidschicht zu einer gewünschten Dicke gezogen wird. Die Nitridschicht auf der Seitenwand des Grabens wird dann entfernt, wobei auf der Seitenwand eine nachfolgende Oxidschicht bis zu einer gewünschten Dicke gezogen wird.
  • KURZE ZUSAMMENFASSUNG DER ERFINDUNG
  • Demzufolge wäre es erwünscht, eine Graben-Schottky-Diode zu schaffen, die in verschiedenen Bereichen der Vorrichtung eine unterschiedliche oder variierende Oxiddicke besitzt, und dadurch die obigen und andere Nachteile des Standes der Technik zu überwinden. Gemäß der vorliegenden Erfindung wird ein neuartiger Herstellungsprozess für die Herstellung der Graben-Schottky-Diode der Erfindung verwendet, die eine unterschiedliche Oxiddicke besitzt und die insbesondere eine Oxidschicht längs der Seitenwand jedes Grabens besitzt, die dünner als die Oxidschicht längs der Bodenflächen der Gräben ist.
  • Spezifisch wird gemäß der vorliegenden Erfindung anfangs eine erste Siliciumnitrid-Schicht direkt auf einer Oberfläche eines Siliciumsubstrats abgeschieden. Während eines Graben-Maskierungs- und -Ätzschrittes werden dann mehrere Mesas und Gräben in der Oberfläche des Substrats gebildet. Dieser Schritt kann außerdem die Bildung eines Abschlussgrabens enthalten. Sobald die Gräben und der Abschlussgraben gebildet sind, wird auf den Seitenwand- und Bodenflächen dieser Gräben eine Opferoxidschicht gezogen. Dieses Opferoxid wird dann abgelöst. Als Nächstes werden ein Gate- und Abschlussoxid auf den Seitenwand- und Bodenflächen der Gräben bzw. des Abschlussgrabens gezogen, so dass die Dicke des Opferoxids zur Dicke des Gate-/Abschlussoxids vorzugsweise ein Verhältnis von 2:1 besitzt. Dann wird über den Seitenwand- und den Bodenflächen dieser Gräben und über der ersten Nitridschicht, die auf der Substratoberfläche verbleibt, eine zweite Nitridschicht abgeschieden. Diese zweite Nitridschicht wird dann trockengeätzt, wobei noch einmal die erste Nitridschicht freigelegt wird und wichtiger die Oxidschicht längs der Bodenflächen der Gräben freigelegt wird. Die Oxidschicht längs der Seitenwände der Gräben verbleibt jedoch abgedeckt. Demzufolge werden dann die Bodenflächen der Gräben noch einmal oxidiert. Nach dieser zweiten Oxidation wird dann die zweite Nitridschicht während eines Nassätzens von den Seitenwänden der Gräben abgelöst. Im Ergebnis wird gemäß der vorliegenden Erfindung auf der Seitenwand jedes der Gräben und des Abschlussgrabens eine Oxidschicht gebildet, die dünner als die auf den Bodenflächen dieser Gräben gebildete Oxidschicht ist.
  • Sobald die zweite Nitridschicht entfernt ist, werden die Gräben als Nächstes mit einem P-Polysilicium gefüllt. Die verbleibende erste Nitridschicht wird dann in einem Nassätzen abgelöst. Als Nächstes wird eine Schottky-Metallschicht über der aktiven Oberfläche des Substrats abgeschieden, was den einen Schottky-Gleichrichterkontakt mit den mehreren Mesas bildet. Schließlich werden die Anoden- und Katodenelektroden auf den gegenüberliegenden Oberflächen des Substrats gebildet.
  • Gemäß der vorliegenden Erfindung wird als solche eine neuartige Graben-Schottky-Diode, die eine unterschiedliche Oxiddicke besitzt, gebildet, wobei die Oxidschicht auf den Seitenwänden der Gräben und des Abschlussgrabens dünner als die Oxidschicht längs der Bodenflächen der Gräben ist.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • 1 zeigt einen Querschnitt einer Graben-Schottky-Diode, die längs den Seitenwand- und Bodenflächen der Gräben einschließlich eines Abschlussgrabens eine gleichmäßige Oxiddicke besitzt.
  • 2 zeigt einen Querschnitt eines Silicium-Wafers nach der Bildung einer ersten Nitridschicht direkt auf der Oberfläche des Siliciumsubstrats.
  • 3 zeigt die Struktur nach 2, nachdem die erste Nitridschicht und das Substrat maskiert und trockengeätzt worden sind, was zur Bildung einer Menge von Gräben einschließlich eines Abschlussgrabens führt.
  • 4 zeigt die Struktur nach 3 nach dem Ziehen einer Opferoxidschicht längs der Seitenwand- und Bodenflächen der Gräben.
  • 5 zeigt die Struktur nach 4 nach dem Entfernen der Opferoxidschicht.
  • 6 zeigt die Struktur nach 5 nach dem Ziehen einer anfänglichen Gateoxid-/Abschlussoxid-Schicht längs der Seitenwand- und Bodenflächen der Gräben.
  • 7 zeigt die Struktur nach 6 nach der Bildung einer zweiten Nitridschicht, die die erste Nitridschicht und die Seitenwand- und Bodenflächen der Gräben abdeckt.
  • 8 zeigt die Struktur nach 7 nach einem Trockenätzen der zweiten Nitridschicht, was zum Freilegen der Oxidschicht längs der Bodenflächen der Gräben führt.
  • 9 zeigt die Struktur nach 8 nach dem weiteren Ziehen der Gateoxid-/Abschlussoxid-Schicht längs der Bodenflächen der Gräben.
  • 10 zeigt die Struktur nach 9, nachdem die zweite Nitridschicht vollständig entfernt worden ist, was zu einer unterschiedlichen Graben-Oxidschicht führt, in der die Oxidschicht auf den Seitenwänden der Gräben dünner als die Oxidschicht längs der Bodenflächen der Gräben ist.
  • 11 zeigt die Struktur nach 10 nach dem Abscheiden einer Polysiliciumschicht, die die Gräben füllt, und nach einer nachfolgenden Borimplantation in die Polysiliciumschicht.
  • 12 zeigt die Struktur nach 11 nach einem Ätzen der Polysiliciumschicht.
  • 13 zeigt die Struktur nach 12 nach dem Abscheiden einer Barrierenmetallschicht, dem Glühen des Barrierenmetalls, um die Schottky-Kontakte über dem aktiven Bereich zu bilden, und dem Ätzen des nicht in Reaktion getretenen Barrierenmetalls über dem Abschlussgraben.
  • 14 zeigt die Struktur nach 13 nach dem Abscheiden einer Anodenkontakt-Metallschicht und dem teilweise Ätzen dieser Schicht im Abschlussgraben.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • In den 2–14 ist ein Herstellungsprozess und eine resultierende Vorrichtungsstruktur für eine Graben-Schottky-Diode, die eine unterschiedliche oder variierende Oxiddicke längs der Seitenwand- und Bodenflächen der Gräben besitzt, veranschaulicht (es wird angegeben, dass die Figuren nicht maßstabsgerecht gezeichnet sind). Der Prozess ist eine Modifikation des Zweimaskenprozesses, der in der US 6 855 593 B2 dargestellt ist. Durch die Änderung der Dicke der Oxidschicht längs der Seitenwand- und Bodenflächen der Gräben gemäß der vorliegenden Erfindung wird eine Vorrichtung gebildet, die eine verbesserte Durchschlagspannung in Sperrichtung besitzt und die gegen die Temperaturzyklen weniger empfindlich ist. Es wird angegeben, dass der hier beschriebene Prozess für eine Niederspannungs-Schottky-Vorrichtung vorgesehen ist, die für 15–45 V bemessen ist. Ein Fachmann auf dem Gebiet wird jedoch erkennen, dass mit geeigneten Änderungen der beschriebene Prozess für jede Bemessung der Vorrichtung gilt.
  • In 2 ist ein anfänglicher Silicium-Wafer 100 gezeigt, der ein N+-Substrat 104 mit einer epitaktisch gezogenen N–-Oberseite 102 (Epischicht) besitzt. Als ein Beispiel kann der Wafer 100 eine Siliciumdicke besitzen, die von 2,5 μm bis etwa 4 μm reicht, und einen spezifischen elektrischen Widerstand von 0,3 und 0,5 Ohm cm besitzen; es kann jedoch eine andere Siliciumdicke und ein anderer spezifischer elektrischer Widerstand verwendet werden. Der Wafer 100 wird anfangs unter Verwendung von z. B. Fluorwasserstoffsäure (HF-Säure) gereinigt, die thermische und natürliche Oxide entfernt.
  • Sobald gereinigt worden ist, wird eine entfernbare Oberflächen-Nitridschicht (Si3N4) 106 direkt mit einer Dicke von etwa 600–800 Å auf der Oberfläche 108 der Epischicht 102 unter Verwendung einer Technik der chemischen Niederdruckgasphasenabscheidung (LPCVD-Technik) abgeschieden. Es wird angegeben, dass die Nitridschicht 106 abgeschieden wird, ohne zuerst eine Auflagen-Oxidationsschicht zu bilden.
  • Um beabstandete Gräben auszubilden, werden als Nächstes eine Schicht Photolack und eine Maske mit einem gewünschten Grabenmuster (dieser Schritt ist nicht gezeigt) auf die Oberfläche der Nitridschicht 106 aufgetragen. Die resultierende Struktur wird dann unter Verwendung eines geeigneten photolithographischen Prozesses mit einem Muster versehen.
  • Als Nächstes werden unter Verwendung eines geeigneten Ätzprozesses, wie z. B. Plasmaätzen, die Nitridschicht 106 und die Epischicht 102 geätzt, um mehrere Gräben 110 und Mesas 122 zu bilden, wie in 3 gezeigt ist. Die Gräben verlaufen durch die Nitridschicht 106 und erstrecken sich abwärts von der Oberseite 108 der Epischicht 102 und in die Epischicht. Als ein Beispiel können die Gräben in parallel beabstandeten Streifen angeordnet sein, wobei sie eine Breite von etwa 0,5 μm, einen Abstand von etwa 0,5 μm und eine Tiefe von 1,5 μm besitzen können. Dennoch können andere Formationen und Abmessungen der Gräben verwendet werden.
  • Wie in 3 gezeigt ist, kann während dieses Prozesses des Bildens der Gräben 110 außerdem ein Abschlussgraben 111 gebildet werden, wobei dadurch ein Abschlussgrabenbereich gebildet wird, wie durch den Pfeil 112 gezeigt ist. Dennoch wird ein Fachmann auf dem Gebiet erkennen, dass die vorliegende Erfindung außerdem für Graben-Schottky-Vorrichtungen gilt, die keinen Abschlussgrabenbereich enthalten (für den Zweck der Erörterung wird die Bildung eines Abschlussbereichs angenommen).
  • Sobald die Gräben 110 und 111 gebildet worden sind, wird der verbleibende Abschnitt der Photolackmaske abgelöst, wobei die freigelegten Oberflächen der Gräben einem Reinigungsschritt vor der Diffusion unterzogen werden.
  • In 4 wird als Nächstes eine Opferoxidschicht (SiO2) 114 mit einer Dicke von etwa 10-15 nm gleichzeitig auf den Seitenwand- und Bodenflächen jedes Grabens 110 und 111 gezogen. Dann wird ein Ätzen des Opferoxids auf eine Zieltiefe von etwa 150–200 nm ausgeführt, um diese Oxidschicht vollständig zu entfernen, wie in 5 gezeigt ist.
  • Als Nächstes wird gemäß der vorliegenden Erfindung und wie in 6 gezeigt ist eine gleichmäßige Oxidschicht 116 auf eine Dicke von etwa 50-75 nm auf den Seitenwand- und Bodenflächen der Gräben 110 und 111 unter Verwendung eines Nass- oder Trockenprozesses gezogen, wobei dadurch ein Gate-Oxid bzw. ein Abschlussoxid gebildet werden. Es wird angegeben, dass das bevorzugte Verhältnis der Dicke des Opferoxids zur Dicke des Gate-Oxids, das in diesem Schritt gezogen wird, 2:1 beträgt (d. h. Dicke des Opferoxids / Dicke des Gate-Oxids = 2).
  • Wie in 7 gezeigt ist, wird dann eine entfernbare Graben-Nitridschicht 118 mit einer Dicke von etwa 15-20 nm über der Oberflächen-Nitridschicht 106 und über der Oxidschicht 116 längs der Seitenwand- und Bodenflächen der Gräben 110 und 111 unter Verwendung z. B. einer chemischen Niederdruckgasphasenabscheidung (LPCVD-Technik) abgeschieden. Dann wird unter Verwendung eines Trocken-Nitrid-Ätzens die Graben-Nitridschicht 118 von der Oberflächen-Nitridschicht 106, von den Bodenflächen 110a der Gräben 110 und von der Bodenfläche oder dem Feldbereich 111a des Abschlussgrabens 111 entfernt, wobei dadurch effektiv eine Graben-Nitridschicht nur auf die Seitenwand jedes Grabens aufgetragen wird, wie in 8 gezeigt ist. Als solche ist die Oxidschicht 116 nun längs der Bodenflächen 110a und 111a der Gräben 110 bzw. 111 freigelegt.
  • Demzufolge wird als Nächstes die freigelegte Oxidschicht 116 längs den Bodenflächen 110a und 111a der Gräben unter Verwendung eines Nass- oder Trockenprozesses auf eine Gesamtdicke von etwa 100–500 nm gezogen, wie in 9 gezeigt ist. Ein Nass-Nitrid-Atzen, z. B. Phosphorsäure 150°C, und ein Ziel-Nitrid-Entfernen von 20–25 nm wird als Nächstes ausgeführt, um die verbleibende Graben-Nitridschicht 118 abzulösen, die die Seitenwände der Gräben 110 und 111 bedeckt. Gemäß der vorliegenden Erfindung und wie in 10 gezeigt ist besitzt die Oxidschicht 116, die die Gräben 110 und 111 überzieht, nun eine unterschiedliche oder variierende Dicke, wobei die Oxidschicht, die die Seitenwände 110b und 111b der Gräben 110 bzw. 111 überzieht, dünner als die Oxidschicht ist, die die Bodenflächen 110a und 111a überzieht.
  • Es wird abermals angegeben, dass die obigen Oxiddicken lediglich Beispielzwecken dienen, wobei ein Fachmann auf dem Gebiet erkennen wird, dass andere Oxiddicken verwendet werden können, um Vorrichtungen mit anderen Bemessungen zu erzeugen, ohne von der vorliegenden Erfindung abzuweichen.
  • In 11 wird als Nächstes eine Schicht undotiertes Polysilicium 120 auf der Oberfläche der obigen Struktur bis zu einer Dicke von etwa 750 nm abgeschieden, um die Gräben 110 und 111 zu füllen. Dann wird eine Borimplantation, z. B. 1·1014/cm2 bei 80 keV, auf die Oberfläche der Struktur aufgetragen. Dennoch wird ein Fachmann auf dem Gebiet erkennen, dass jede Art der Implantation, die als ein P-Dotierstoff wirkt, verwendet werden kann. Unter diesen Dotierstoffen sind Bor oder BF2 am häufigsten.
  • Dann wird nach einer noch weiteren Reinigung vor der Diffusion die implantierte Art aktiviert und während einer Stunde auf 1050°C gesteuert, um das Polysilicium in den Gräben P-leitend zu machen. Im Ergebnis sind nun mehrere Elektroden in den Gräben und zwischen den Mesas gebildet.
  • Als Nächstes wird durch eine geeignete Plasma-Ätzeinrichtung während einer Zeitdauer, die wenigstens fünf Sekunden länger dauert, als notwendig sein würde, um das Polysilicium von der Vorrichtungsoberfläche zu entfernen, ein Ätzen des Deckpolysiliciums ausgeführt. Dann wird eine geeignete Maske aufgetragen, wobei ein Teil des Polysiliciums längs der Bodenfläche 111a oder des Feldbereichs des Abschlussgrabens 111 entfernt wird. Nach diesen Schritten wird die verbleibende Oberflächen-Nitridschicht 106, die die Mesa-Bereiche 122 abdeckt, durch ein Nassätzen in Phosphorsäure bei 150°C abgelöst. Die resultierende Struktur ist in 12 gezeigt.
  • Als Nächstes wird in 13 die Oberseite 108 der Struktur unter Verwendung irgendeines gewünschten Vormetall-Reinigers gereinigt. Ein Barrierenmetall 126, wie z. B. Titan (Ti) oder Titanwolfram (TiW) usw., wird als Nächstes auf die Oberfläche 108 gesputtert. Im Allgemeinen kann die Titanschicht mit irgendeiner Dicke aufgetragen werden, die Titanschicht ist aber vorzugsweise etwa 60 nm dick, um die Dicke der nachfolgenden Silicidschicht zu maximieren und um die Dicke des nicht in Reaktion getretenen Titans zu minimieren. Es wird außerdem angegeben, dass irgendeine Technik für das Abscheiden des Titans verwendet werden kann, wobei Sputtern und Elektronenstrahl-Verdampfung die häufigsten Techniken sind.
  • Als Nächstes wird die Titanschicht bei einer hohen Temperatur in einer inerten Atmosphäre geglüht. Als eine Folge reagiert die dünne Titanschicht mit dem aktiven Vorrichtungsbereich, um eine Titansilicidschicht über dem aktiven Bereich zu bilden, wobei die Schottky-Kontakte 124 gebildet werden, die sich über die Oberseiten der Mesa-Bereiche 122 ausdehnen. Die nicht in Reaktion getretene Titanschicht, die sich längs des Abschlussgrabens 111 erstreckt, wird dann entfernt, indem die Struktur mit irgendeiner bekannten Lösung auf Ammoniumhydroxid- oder Wasserstoffperoxid-Basis geätzt wird. Im Allgemeinen kann die Ätzzeit variieren, die Ätztemperatur sollte jedoch 80°C nicht übersteigen, um die übermäßig schnelle Zersetzung des H2O2 zu vermeiden. Die resultierende Struktur ist in 13 gezeigt.
  • Wie in 14 zu sehen ist, wird als Nächstes eine Anodenkontakt-Metallschicht 130, die eine Schicht aus Aluminium oder eine andere leitfähige Metallschicht sein kann, auf der Oberseite der Struktur abgeschieden. Eine (nicht gezeigte) Metallmaske wird dann aufgetragen, wobei die Kontaktmetallschicht 130 innerhalb des Abschlussgrabens 111 teilweise geätzt wird, wobei dadurch nur ein Randabschnitt 128 des Metalls in diesem Bereich übriggelassen wird.
  • Schließlich wird der ganze Wafer über ein Klebeband an einem Rahmen einer (nicht gezeigten) Schleifvorrichtung angebracht, wobei ein Schleifen der Rückseite ausgeführt wird, was den Wafer auf 8 Tausendstelzoll dünner macht, wobei danach das Werkstück vom Band getrennt und geätzt wird, um die im Ergebnis des Schleifens rauh gewordenen Oberflächen zu glätten. Dann wird auf den Boden 132 des Wafers ein Rückseitenmetall, wie z. B. Trimetall (Ti/Ni/Ag), gesputtert, um eine Kantodenelektrode auf der Unterseite des Schottky-Gleichrichters zu bilden. Dann kann der Wafer längs der Ritzrahmen in Chips zerschnitten werden, um mehrere völlig gleiche Dioden zu trennen.

Claims (23)

  1. Schottky-Gleichrichter, der umfasst: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps; mehrere Gräben längs einer ersten Stirnseite des Halbleitersubstrats, die durch mehrere Mesas beabstandet sind, wobei jeder der Gräben eine Oxidschicht mit einer unterschiedlichen Dicke besitzt, die die Boden- bzw. Seitenwandflächen des Grabens überzieht und wobei ein Verhältnis einer Bodenoxidschichtdicke eines Grabens zu einer Seitenwandoxidschichtdicke eines Grabens für besagte Oxidschicht unterschiedlicher Dicken mehr als 2:1 beträgt; und eine Schottky-Metallschicht über der ersten Stirnseite des Halbleitersubstrats, die einen Schottky-Gleichrichterkontakt mit den mehreren Mesas bildet.
  2. Schottky-Gleichrichter nach Anspruch 1, der ferner umfasst: ein leitfähiges Material eines zweiten Leitfähigkeitstyps in jedem der mehreren Gräben und angrenzend an die Oxidschicht; eine Anodenelektrode, die sich über und in Kontakt mit der Schottky-Metallschicht befindet; und eine Katodenelektrode über einer zweiten gegenüberliegenden Stirnfläche des Halbleitersubstrats.
  3. Schottky-Gleichrichter nach Anspruch 1, der ferner umfasst: einen Abschlussgraben längs der ersten Stirnseite des Halbleitersubstrats und über die Schottky-Metallschicht hinaus, wobei der Abschlussgraben eine Oxidschicht mit unterschiedlichen Dicken besitzt, die die Boden- bzw. Seitenwandflächen des Abschlussgrabens überzieht.
  4. Schottky-Gleichrichter nach Anspruch 3, der ferner umfasst: ein leitfähiges Material eines zweiten Leitfähigkeitstyps in jedem der mehreren Gräben und angrenzend an die Oxidschicht in jedem der mehreren Gräben; eine Anodenelektrode, die sich über und in Kontakt mit der Schottky-Metallschicht befindet und die sich bis zu dem Abschlussgraben erstreckt, so dass die Anodenelektrode einen Abschnitt der Oxidschicht überdeckt, die die Bodenfläche des Abschlussgrabens überzieht; und eine Katodenelektrode über einer zweiten gegenüberliegenden Stirnfläche des Halbleitersubstrats.
  5. Schottky-Gleichrichter nach Anspruch 1, bei dem für jeden der mehreren Gräben eine Opferoxidschicht gezogen und vor dem Bilden der Oxidschicht, die die Seitenwand- und Bodenflächen überzieht, entfernt wird, wobei die Opferoxidschicht zweimal so dick wie die Oxidschicht ist, die die Seitenwandfläche für jeden der mehreren Gräben überzieht.
  6. Schottky-Gleichrichter nach Anspruch 1, bei dem für jeden der mehreren Gräben die Oxidschicht, die die Seitenwandfläche überzieht, etwa 50 bis 75 nm dick ist.
  7. Verfahren zur Herstellung eines Graben-Schottky-Gleichrichters mit variierender Oxiddicke, das die folgenden Schritte umfasst: Ätzen einer Stirnseite eines Siliciumsubstrats, das einen ersten Leitfähigkeitstyp besitzt, um mehrere beabstandete Gräben zu bilden, die sich von der Stirnseite abwärts in das Siliciumsubstrat erstrecken; Ziehen einer Oxidschicht auf den Seitenwand- und Bodenflächen jedes der mehreren Gräben; Abscheiden einer Graben-Nitridschicht über wenigstens der Oxidschicht, die die Seitenwand- und Bodenflächen jedes der mehreren Gräben überzieht; Ätzen der Graben-Nitridschicht, um für jeden der mehreren Gräben die Oxidschicht freizulegen, die wenigstens die Bodenfläche des Grabens überzieht; Fortsetzen des Ziehens der Oxidschicht, die die Bodenfläche des Grabens überzieht, für jeden der mehreren Gräben; Ablösen der Graben-Nitridschicht, um für jeden der mehreren Gräben die Oxidschicht, die die Seitenwandfläche überzieht, freizulegen, um dadurch eine Oxidschicht mit variierenden Dicken längs den Seitenwand- bzw. Bodenflächen jedes Grabens zu bilden; und Abscheiden einer Schottky-Metallschicht über der Fläche des besagten Siliciumsubstrats, so dass die Schottky-Metallschicht einen Schottky-Gleichrichterkontakt mit Mesa-Bereichen zwischen den mehreren der Gräben bildet.
  8. Verfahren nach Anspruch 7, das vor dem Schritt des Ätzens des Siliciumsubstrats ferner die folgenden Schritte umfasst: Abscheiden einer Oberflächen-Nitridschicht direkt auf der Stirnseite des Siliciumsubstrats; Versehen der Oberflächen-Nitridschicht mit einem Muster, um ein Grabenmuster zu definieren; und Verwenden des Musters zum Ätzen der mehreren beabstandeten Gräben.
  9. Verfahren nach Anspruch 8, bei dem der Schritt des Abscheidens der Graben-Nitridschicht außerdem die Graben-Nitridschicht über der Oberflächen-Nitridschicht abscheidet und bei dem der Schritt des Ätzens der Graben-Nitridschicht außerdem die Graben-Nitridschicht von der Oberflächen-Nitridschicht entfernt.
  10. Verfahren nach Anspruch 7, bei dem gleichzeitig mit dem Ätzen der mehreren Gräben ein Abschlussgraben in die Stirnseite des Siliciumsubstrats geätzt wird und bei dem eine Oxidschicht mit variierenden Dicken längs den Seitenwand- bzw. Bodenflächen des Abschlussgrabens gleichzeitig gebildet wird, wenn die Oxidschicht mit variierenden Dicken längs den Seitenwand- und Bodenflächen der mehreren Gräben gebildet wird.
  11. Verfahren nach Anspruch 9, bei dem der erste Schritt des Ziehens der Oxidschicht die Oxidschicht auf den Seitenwand- und Bodenflächen jedes der mehreren Gräben auf etwa 50 bis 75 nm zieht.
  12. Verfahren nach Anspruch 11, bei dem der zweite Schritt des Ziehens der Oxidschicht die Oxidschicht auf der Bodenfläche jedes der mehreren Gräben auf eine Gesamtdicke von etwa 100 bis 500 nm zieht.
  13. Verfahren nach Anspruch 10, bei dem der erste Schritt des Ziehens der Oxidschicht die Oxidschicht auf den Seitenwand- und Bodenflächen jedes der mehreren Gräben und auf den Seitenwand- und Bodenflächen des Abschlussgrabens auf etwa 50 bis 75 nm zieht und bei dem der zweite Schritt des Ziehens der Oxidschicht die Oxidschicht auf der Bodenfläche jedes der mehreren Gräben und auf der Bodenfläche des Abschlussgrabens auf eine Gesamtdicke von etwa 100 bis 500 nm zieht.
  14. Verfahren nach Anspruch 8, bei dem der Schritt des Abscheidens der Oberflächen-Nitridschicht die Oberflächen-Nitridschicht mit einer Dicke von etwa 60 bis 80 nm abscheidet und bei dem der Schritt des Abscheidens der Graben-Nitridschicht die Graben-Nitridschicht mit einer Dicke von etwa 15 bis 20 nm abscheidet.
  15. Verfahren nach Anspruch 14, bei dem der Schritt des Ablösens der Graben-Nitridschicht ein Ziel-Nitrid-Entfernen von etwa 20 bis 25 nm besitzt.
  16. Verfahren nach Anspruch 7, das vor dem ersten Schritt des Ziehens der Oxidschicht ferner die folgenden Schritte umfasst: Ziehen einer Opferoxidschicht auf den Seitenwand- und Bodenflächen jedes der mehreren Gräben; und Ablösen der Opferoxidschicht von den Seitenwand- und Bodenflächen jedes der mehreren Gräben.
  17. Verfahren nach Anspruch 16, bei dem der Schritt des Ziehens der Opferoxidschicht die Opferoxidschicht auf eine Dicke zieht, die etwa zweimal größer als eine Dicke ist, auf die der erste Schritt des Ziehens der Oxidschicht die Oxidschicht auf den Seitenwand- und Bodenflächen jedes der mehreren Gräben zieht.
  18. Verfahren nach Anspruch 17, bei dem die Dicke der Opferoxidschicht etwa 100 bis 150 nm beträgt.
  19. Verfahren nach Anspruch 18, bei dem der Schritt des Ablösens der Opferoxidschicht ein Ziel-Oxid-Entfernen von etwa 150 bis 200 nm besitzt.
  20. Verfahren nach Anspruch 7, das nach dem Schritt des Ablösens ferner die folgenden Schritte umfasst: Füllen der mehreren Gräben mit einem leitfähigen Material eines zweiten Leitfähigkeitstyps; und Bilden einer Schottky-Metallschicht über der Stirnseite des Siliciumsubstrats, so dass die Schottky-Metallschicht einen Schottky-Gleichrichterkontakt in den Mesa-Bereichen zwischen den mehreren Gräben bildet.
  21. Verfahren nach Anspruch 10, das nach dem Schritt des Ablösens ferner die folgenden Schritte umfasst: Füllen der mehreren Gräben mit einem leitfähigen Material eines zweiten Leitfähigkeitstyps; Bilden einer Schottky-Metallschicht über den mehreren Gräben und über den Mesa-Bereichen zwischen den mehreren Gräben, so dass die Schottky-Metallschicht einen Schottky-Gleichrichterkontakt in den Mesa-Bereichen bildet; und Abscheiden eines Anodenkontaktmetalls über der Schottky-Metallschicht und Verlängern bis zum Abschlussgraben, so dass das Anodenkontaktmetall einen Abschnitt der Oxidschicht auf der Bodenfläche des Abschlussgrabens überdeckt.
  22. Verfahren zur Herstellung einer Graben-Schottky-Barrierenvorrichtung, das die folgenden Schritte umfasst: Formen einer ersten Nitridschicht auf einer von gegenüberliegenden Stirnseiten eines Halbleitersubstrats, das eine erste Leitfähigkeit besitzt, ohne zuerst eine Auflagen-Oxidationsschicht zu bilden; Versehen der ersten Nitridschicht mit einem Muster, um ein Grabenmuster zu definieren; Verwenden des Grabenmusters, um durch die erste Nitridschicht und durch Bereiche der einen Stirnfläche des Halbleitersubstrats zu ätzen, um im Halbleitersubstrat alternierende Gräben und Mesas zu bilden; Bilden einer Oxidschicht auf den Boden- und Seitenwandflächen jedes Grabens; Bilden einer zweiten Nitridschicht über wenigstens den Boden- und Seitenwandflächen jedes Grabens; Ätzen der zweiten Nitridschicht, um wenigstens die Oxidschicht freizulegen, die die Bodenfläche jedes Grabens überdeckt; Fortsetzen des Bildens der Oxidschicht, die die Bodenfläche jedes Grabens überdeckt, so dass für jeden Graben die Dicke der Bodenflächen-Oxidschicht von jener der Seitenwandflächen-Oxidschicht abweicht; Ablösen der zweiten Nitridschicht auf der Seitenwand jedes Grabens, um die Oxidschicht freizulegen, die die Seitenwandfläche überdeckt; Füllen der Gräben mit einem leitfähigen Material eines zweiten Leitfähigkeitstyps; Ablösen der ersten Nitridschicht, die den Mesas überlagert ist, um das Halbleitersubstrat freizulegen; und Aufbringen einer kontinuierlichen Barrierenschicht über die eine Stirnseite, um eine Schottky-Barriere zwischen dem freigelegten Abschnitt des Halbleitersubstrats der Mesas und der Barrierenschicht zu bilden.
  23. Verfahren nach Anspruch 22, bei dem ein Abschlussbereich mit einer Oxidschicht, deren Dicke sich zwischen den Boden- und Seitenwandflächen des Abschlussbereichs ändert, gleichzeitig mit den Gräben gebildet wird.
DE112006000175.2T 2005-01-14 2006-01-10 Graben Schottky-Sperrschichtdiode mit unterschiedlicher Oxiddicke und Verfahren zu ihrer Herstellung Active DE112006000175B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/035,582 US7323402B2 (en) 2002-07-11 2005-01-14 Trench Schottky barrier diode with differential oxide thickness
US11/035,582 2005-01-14
PCT/US2006/000704 WO2006076298A2 (en) 2005-01-14 2006-01-10 Trench schottky barrier diode with differential oxide thickness

Publications (2)

Publication Number Publication Date
DE112006000175T5 DE112006000175T5 (de) 2007-11-29
DE112006000175B4 true DE112006000175B4 (de) 2015-08-13

Family

ID=36678114

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006000175.2T Active DE112006000175B4 (de) 2005-01-14 2006-01-10 Graben Schottky-Sperrschichtdiode mit unterschiedlicher Oxiddicke und Verfahren zu ihrer Herstellung

Country Status (6)

Country Link
US (2) US7323402B2 (de)
JP (1) JP2008533696A (de)
CN (1) CN101371337B (de)
DE (1) DE112006000175B4 (de)
TW (1) TWI308395B (de)
WO (1) WO2006076298A2 (de)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977208B2 (en) * 2004-01-27 2005-12-20 International Rectifier Corporation Schottky with thick trench bottom and termination oxide and process for manufacture
US7084475B2 (en) * 2004-02-17 2006-08-01 Velox Semiconductor Corporation Lateral conduction Schottky diode with plural mesas
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
EP1809283A2 (de) * 2004-10-01 2007-07-25 The Research Foundation Of State University Of New York Morphium und morphiumvorläufer
FR2879024A1 (fr) * 2004-12-08 2006-06-09 St Microelectronics Sa Peripherie de composant unipolaire vertical
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US7741172B2 (en) * 2005-08-10 2010-06-22 Icemos Technology Ltd. Positive-intrinsic-negative (PIN)/negative-intrinsic-positive (NIP) diode
US7524726B2 (en) * 2005-08-17 2009-04-28 International Rectifier Corporation Method for fabricating a semiconductor device
US8026568B2 (en) 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
US7488673B2 (en) * 2006-02-24 2009-02-10 International Rectifier Corporation Trench MOS Schottky barrier rectifier with high k gate dielectric and reduced mask process for the manufacture thereof
US7491633B2 (en) * 2006-06-16 2009-02-17 Chip Integration Tech. Co., Ltd. High switching speed two mask schottky diode with high field breakdown
US7932536B2 (en) * 2007-03-09 2011-04-26 Diodes Incorporated Power rectifiers and method of making same
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
US20090309181A1 (en) * 2008-06-12 2009-12-17 Force Mos Technology Co. Ltd. Trench schottky with multiple epi structure
US7858506B2 (en) 2008-06-18 2010-12-28 Micron Technology, Inc. Diodes, and methods of forming diodes
JP2010251422A (ja) * 2009-04-13 2010-11-04 Renesas Electronics Corp 半導体装置及びその製造方法
TWI469221B (zh) * 2009-06-26 2015-01-11 Pfc Device Co 溝渠式蕭基二極體及其製作方法
US8125056B2 (en) * 2009-09-23 2012-02-28 Vishay General Semiconductor, Llc Double trench rectifier
US20110084332A1 (en) * 2009-10-08 2011-04-14 Vishay General Semiconductor, Llc. Trench termination structure
JP5531620B2 (ja) * 2010-01-05 2014-06-25 富士電機株式会社 半導体装置
US8853770B2 (en) * 2010-03-16 2014-10-07 Vishay General Semiconductor Llc Trench MOS device with improved termination structure for high voltage applications
US8928065B2 (en) * 2010-03-16 2015-01-06 Vishay General Semiconductor Llc Trench DMOS device with improved termination structure for high voltage applications
CN102254944A (zh) 2010-05-21 2011-11-23 上海新进半导体制造有限公司 一种沟槽mosfet功率整流器件及制造方法
JP5671966B2 (ja) 2010-11-17 2015-02-18 富士電機株式会社 半導体装置の製造方法および半導体装置
WO2012084253A1 (de) * 2010-12-23 2012-06-28 Diotec Semiconductor Ag Lithographiefreier schottky-halbleiterprozess mit möglichkeit der integration einer schutzdiode
US20120168819A1 (en) * 2011-01-03 2012-07-05 Fabio Alessio Marino Semiconductor pillar power MOS
US8803251B2 (en) * 2011-07-19 2014-08-12 Alpha And Omega Semiconductor Incorporated Termination of high voltage (HV) devices with new configurations and methods
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
TWI503891B (zh) * 2011-12-06 2015-10-11 Tzu Hsiung Chen 溝渠式蕭基二極體及其製作方法
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US20130168765A1 (en) * 2012-01-04 2013-07-04 Vishay General Semiconductor Llc Trench dmos device with improved termination structure for high voltage applications
TWI492310B (zh) * 2012-01-17 2015-07-11 Richtek Technology Corp 溝槽蕭特基位障二極體及其製造方法
CN103383969B (zh) * 2012-05-06 2017-04-26 朱江 一种肖特基器件及其制备方法
US9437440B2 (en) * 2012-11-21 2016-09-06 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
US9054123B2 (en) 2012-11-21 2015-06-09 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
TWI521693B (zh) * 2012-11-27 2016-02-11 財團法人工業技術研究院 蕭基能障二極體及其製造方法
TWI469341B (zh) 2012-12-20 2015-01-11 Ind Tech Res Inst 碳化矽溝槽式蕭基能障元件
CN103000668A (zh) * 2012-12-27 2013-03-27 淄博美林电子有限公司 一种高耐压肖特基芯片
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
CN103456796B (zh) * 2013-08-28 2016-06-15 中航（重庆）微电子有限公司 一种沟槽型肖特基功率器件结构及其制造方法
CN103474348B (zh) * 2013-08-28 2016-08-10 中航（重庆）微电子有限公司 一种穿通型沟槽肖特基器件结构及其制造方法
CN103632959B (zh) * 2013-11-15 2017-01-11 中航（重庆）微电子有限公司 沟槽型肖特基器件结构及其制造方法
WO2015084155A1 (en) * 2013-12-04 2015-06-11 Mimos Berhad A method for producing a reduced reverse leakage current trenched schottky diode
US10395970B2 (en) * 2013-12-05 2019-08-27 Vishay-Siliconix Dual trench structure
US9552993B2 (en) 2014-02-27 2017-01-24 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
US9673314B2 (en) 2015-07-08 2017-06-06 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer
JP2017034156A (ja) * 2015-08-04 2017-02-09 株式会社東芝 半導体装置およびその製造方法
JP6845397B2 (ja) * 2016-04-28 2021-03-17 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
CN107195692B (zh) * 2017-05-09 2020-12-04 华润微电子（重庆）有限公司 沟槽肖特基二极管及其制作方法
CN109004035B (zh) * 2017-06-07 2024-02-13 华润微电子（重庆）有限公司 肖特基器件结构及其制造方法
US10522549B2 (en) * 2018-02-17 2019-12-31 Varian Semiconductor Equipment Associates, Inc. Uniform gate dielectric for DRAM device
US10593760B2 (en) 2018-08-02 2020-03-17 Semiconductor Components Industries, Llc Method for forming trench semiconductor device having Schottky barrier structure
CN108807554B (zh) * 2018-08-03 2021-09-21 深圳市晶相技术有限公司 肖特基二极管及其制作方法
JP2023079551A (ja) * 2021-11-29 2023-06-08 Tdk株式会社 ショットキーバリアダイオード

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US6441454B2 (en) * 2000-02-02 2002-08-27 Koninklijke Philips Electronics N.V. Trenched Schottky rectifiers
WO2003021639A2 (en) * 2001-09-05 2003-03-13 International Rectifier Corporation Trench fet with self aligned source and contact

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3363153A (en) * 1965-06-01 1968-01-09 Gen Telephone & Elect Solid state triode having gate electrode therein subtending a portion of the source electrode
US4129835A (en) * 1976-11-26 1978-12-12 Calspan Corporation Method and apparatus for the continuous generation of metal vapor
US4219835A (en) 1978-02-17 1980-08-26 Siliconix, Inc. VMOS Mesa structure and manufacturing process
US4647957A (en) * 1983-10-11 1987-03-03 At&T Bell Laboratories Latchup-preventing CMOS device
GB2151844A (en) * 1983-12-20 1985-07-24 Philips Electronic Associated Semiconductor devices
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
US4888880A (en) * 1989-01-10 1989-12-26 Parker Michael A Electrician's level
US4992390A (en) * 1989-07-06 1991-02-12 General Electric Company Trench gate structure with thick bottom oxide
US4994883A (en) * 1989-10-02 1991-02-19 General Electric Company Field controlled diode (FCD) having MOS trench gates
JPH05283518A (ja) 1992-04-06 1993-10-29 Toshiba Corp 半導体装置の製造方法
US6078090A (en) * 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US6236099B1 (en) * 1996-04-22 2001-05-22 International Rectifier Corp. Trench MOS device and process for radhard device
US6130602A (en) * 1996-05-13 2000-10-10 Micron Technology, Inc. Radio frequency data communications device
US5612567A (en) * 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US5888880A (en) * 1996-10-30 1999-03-30 Advanced Micro Devices, Inc. Trench transistor with localized source/drain regions implanted through selectively grown oxide layer
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
JP2001068688A (ja) * 1999-08-26 2001-03-16 Fuji Electric Co Ltd ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード
GB9929613D0 (en) * 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Manufacture of semiconductor material and devices using that material
DE10007847A1 (de) * 2000-02-21 2001-08-23 Zahnradfabrik Friedrichshafen Elektromagnetische Schalteinrichtung
US6580123B2 (en) * 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
EP1178539A3 (de) * 2000-06-29 2002-11-27 SILICONIX Incorporated Schottky-Feldeffekttransistor
JP3691736B2 (ja) 2000-07-31 2005-09-07 新電元工業株式会社 半導体装置
US6437386B1 (en) * 2000-08-16 2002-08-20 Fairchild Semiconductor Corporation Method for creating thick oxide on the bottom surface of a trench structure in silicon
US6541312B2 (en) * 2000-12-22 2003-04-01 Matrix Semiconductor, Inc. Formation of antifuse structure in a three dimensional memory
US6580141B2 (en) * 2001-06-01 2003-06-17 General Semiconductor, Inc. Trench schottky rectifier
US6709930B2 (en) * 2002-06-21 2004-03-23 Siliconix Incorporated Thicker oxide formation at the trench bottom by selective oxide deposition
US6855593B2 (en) * 2002-07-11 2005-02-15 International Rectifier Corporation Trench Schottky barrier diode
US6921699B2 (en) * 2002-09-30 2005-07-26 International Rectifier Corporation Method for manufacturing a semiconductor device with a trench termination
US6710418B1 (en) * 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US6441454B2 (en) * 2000-02-02 2002-08-27 Koninklijke Philips Electronics N.V. Trenched Schottky rectifiers
WO2003021639A2 (en) * 2001-09-05 2003-03-13 International Rectifier Corporation Trench fet with self aligned source and contact

Also Published As

Publication number Publication date
US7323402B2 (en) 2008-01-29
DE112006000175T5 (de) 2007-11-29
US20080087896A1 (en) 2008-04-17
TWI308395B (en) 2009-04-01
WO2006076298A3 (en) 2008-08-28
CN101371337A (zh) 2009-02-18
WO2006076298A2 (en) 2006-07-20
JP2008533696A (ja) 2008-08-21
TW200631186A (en) 2006-09-01
US20050127465A1 (en) 2005-06-16
US8143655B2 (en) 2012-03-27
CN101371337B (zh) 2010-08-11

Similar Documents

Publication Publication Date Title
DE112006000175B4 (de) Graben Schottky-Sperrschichtdiode mit unterschiedlicher Oxiddicke und Verfahren zu ihrer Herstellung
DE102017120568B4 (de) Zellengrenzstruktur für eingebetteten speicher
DE102014119543B4 (de) Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
DE3131727C2 (de)
DE112010005626B4 (de) Halbleitervorrichtung
DE69307216T2 (de) Verfahren für DMOS-Transistor mit Grabenstruktur unter Verwendung von sechs Masken
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE102014111140B4 (de) Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2454705A1 (de) Ladungskopplungsanordnung
DE112019001691T5 (de) Halbleiterbauteil
DE102011004476A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
DE19964626B4 (de) Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium
DE3240162A1 (de) Selbstjustierter leistungs-mosfet mit integralem source-basis-kurzschluss und verfahren zum herstellen derselben
DE102007009227A1 (de) Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben
DE3145101C2 (de) Verfahren zur Herstellung eines Halbleiterspeichers
DE112013003623B4 (de) Halbleiterbauelement und Verfahren zum Herstellen von diesem
DE102018127329A1 (de) Anti-Dishing-Struktur für eingebetteten Speicher
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102011004475A1 (de) Herstellungsverfahren für eine Halbleitereinrichtung
DE102014115743B4 (de) Integrierte schaltung und verfahren zum herstellen einer integrierten schaltung
DE19621244C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem mesaförmigen Schichtstapel und MOS-Transistor
DE102016110523B4 (de) Verarbeiten einer Leistungshalbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 29/872 AFI20060110BHDE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: DR. WEITZEL & PARTNER PATENT- UND RECHTSANWAEL, DE