WO2012084253A1 - Lithographiefreier schottky-halbleiterprozess mit möglichkeit der integration einer schutzdiode - Google Patents
Lithographiefreier schottky-halbleiterprozess mit möglichkeit der integration einer schutzdiode Download PDFInfo
- Publication number
- WO2012084253A1 WO2012084253A1 PCT/EP2011/006527 EP2011006527W WO2012084253A1 WO 2012084253 A1 WO2012084253 A1 WO 2012084253A1 EP 2011006527 W EP2011006527 W EP 2011006527W WO 2012084253 A1 WO2012084253 A1 WO 2012084253A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- diode
- recess
- producing
- functionalizing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 230000001681 protective effect Effects 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 title claims description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 238000005520 cutting process Methods 0.000 claims abstract description 4
- 238000010301 surface-oxidation reaction Methods 0.000 claims abstract description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 238000007306 functionalization reaction Methods 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 7
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910021339 platinum silicide Inorganic materials 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 241000478345 Afer Species 0.000 claims 1
- 239000002019 doping agent Substances 0.000 abstract description 8
- 238000001459 lithography Methods 0.000 abstract 2
- 230000007704 transition Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Definitions
- a titanium-tungsten layer 11 has been completely applied to the surface.
- the titanium tungsten layer 11 completely covers the platinum silicide layer 10a, and contributes to the corresponding functionalization.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterdiode, insbesondere einer Schottky-Diode mit integrierter Schutzdiode, wobei folgende Schritte umfasst sind: a) Herstellung einer N+-Schicht an einer Unterseite an einem Si-Wafer (Silizium Wafer) mit anschließender Flächenoxidierung der Ober- und Unterseite; b) lithographieloses Einbringen einer einen Bereich umlaufenden ersten Vertiefung zu einer ersten Tiefe in den Si-Wafer durch die Oxidschicht der Oberseite; c) einbringen einer P+-Dotierung in die erste Vertiefung; d) entfernen der verbliebenen Oxidschicht; e) Funktionalisierung der Oberfläche der Oberseite durch mindestens eine Metallschicht; f) Funktionalisierung der Oberfläche der N+Schicht der Unterseite durch mindestens eine Metallschicht; g) lithographieloses Einbringen einer umlaufenden zweiten Vertiefung zu einer zweiten Tiefe durch die Funktionalisierung in der ersten Vertiefung; h) füllen der zweiten Vertiefung mit einem Passivator/Isolator; i) Zuschnitt der Diode im Bereich der zweiten Vertiefung und Anbringen der Anschlusskontakte.
Description
„Lithographiefrexer Schottky-Halbleiterprozess mit Möglichkeit der Integration einer Schutzdiode"
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterdiode, insbesondere einer Schottky-Diode mit
integrierter Schutzdiode.
Halbleiterdioden, insbesondere Schottky-Dioden finden im
Bereich der Elektronik eine Vielzahl von Anwendungen. Eine übliche Halbleiterdiode besteht aus einem Schichtübergang eines Halbleiterkristalls mit einer p-Dotierung zu einer n- Dotierung. Eine Schottky-Diode hingegen weist einen Metall- Halbleiter-Übergang auf.
Die Leitfähigkeit eines derartigen Übergangs einer Diode hängt von der Polung und dem Betrag einer Betriebsspannung zwischen den beiden Bereichen der Diode ab. Die Funktionsweise einer Diode wird als dem Fachmann hinreichend bekannt vorausgesetzt.
Die Aufgabe einer Diode besteht darin, einen Stromfluss in eine erste Richtung zu erlauben, und dagegen einen Stromfluss in die entgegengesetzte Richtung zu verhindern. Die letztere Richtung wird als Sperrrichtung der Diode bezeichnet. Um einen Stromfluss in der sogenannten Durchlassrichtung zu erreichen, muss jedoch eine gewisse Schwellenspannung angelegt und überschritten werden, welche abhängig von den Eigenschaften des Halbleiterübergangs ist. Erst nach Erreichen des
Grenzwertes der Schwellenspannung schaltet die Diode durch, so
BESTÄTIGUNGSKOPIE
dass ein Stromfluss entlang der Durchlassrichtung ermöglicht wird.
Zusätzlich zu den Kenngrößen der Schwellenspannung für die Durchlassrichtung und der Art des Halbleiterübergangs ist auch die maximale Sperrspannung, bei welcher die Diode in
Sperrrichtung keine leitfähige Verbindung bereitstellt, relevant. Das Überschreiten der entsprechenden Sperrspannung führt regelmäßig zur Zerstörung des Halbleiterübergangs, da nunmehr ein erzwungener Stromfluss entgegen den physikalischen Gegebenheiten des Halbleiterübergangs erfolgen muss.
Übliche p-n-Dioden weisen eine Schwellenspannung für den
Durchlass in Durchlassrichtung von ca. 0,6 bis 0,7 Volt auf. Bei Schottky-Dioden liegt dieser Bereich etwa bereits bei 0,3 bis 0,4 Volt. Im Rahmen elektronischer Schaltungen,
beispielsweise bei Spannungsversorgungen für elektronische Geräte oder ähnlichen Anwendungen werden eine Vielzahl von derartigen Dioden verbaut. Dabei stellt sich die
aufzubringende Schwellenleistung, welche für die Erreichung der benötigten Schwellenspannungen erforderlich ist, als nicht unerhebliche Größe dar. Insbesondere bei der Verwendung normaler p-n-Übergänge kann es hierbei bereits zu einem
Spannungsbedarf von mehreren Volt kommen. Es hat sich daher in der Elektronik bewährt, die Anwendung von Schottky-Dioden den normalen Dioden vorzuziehen, da diese eine geringere
Schwellenspannung benötigen. Problematisch dabei ist jedoch, dass bei Schottky-Dioden die maximale Sperrspannung in
Sperrrichtung bereits bei ca. -10 V beginnt, so dass eventuell auftretende Spannungsschwankungen oder Spannungsspitzen in Sperrrichtung frühzeitig zur Zerstörung der elektronischen Schaltung führen würden.
Zur Vermeidung einer derartigen Zerstörung werden oftmals parallel zu Schottky-Dioden entsprechende Schutzdioden
geschaltet, welche im Fall eines Schwellenwerts der
Überschreitung einer anliegenden Spannung in Sperrrichtung dazu führen, dass die Spannung über die Schutzdiode abfallen kann, ohne dabei einen Stromfluss über die Schottky-Diode zu
erzeugen. Nachteilig an der Anordnung entsprechender Schutzdioden ist jedoch, dass diese als separates Bauteil verbaut werden müssen, was insbesondere bei miniaturisierten Schaltkreisen zu zusätzlichem Platzbedarf führt und des
Weiteren zusätzliche Kosten bzw. einen erhöhten
Herstellungsaufwand mit sich bringen.
Aufgabe der Erfindung ist es daher, eine Schottky-Diode mit entsprechender Schutzdiode bereitzustellen und den
diesbezüglichen Herstellungsaufwand zu verringern.
Erfindungsgemäß wird diese Aufgabe durch ein
Herstellungsverfahren für eine Halbleiterdiode mit den
Verfahrensschritten nach Anspruch 1 gelöst. Vorteilhafte
Weiterbildungen sowie zweckmäßige Ausgestaltungen des
Verfahrens sind in den abhängigen Ansprüchen angegeben.
Das erfindungsgemäße Verfahren zur Herstellung einer
Halbleiterdiode, insbesondere einer Schottky-Diode mit
integrierter Schutzdiode ist durch folgende Verfahrensschritte gekennzeichnet : a) Herstellung einer N+-Schicht an einer Unterseite an
einem Silizium-Wafer mit anschließender
Flächenoxidierung der Ober- und Unterseite;
b) lithographiefreies Einbringen einer einen Bereich
umlaufenden ersten Vertiefung zu einer ersten Tiefe durch die Oxidschicht der Oberseite in den Silizium- Wafer;
c) Einbringen einer P+-Dotierung in die erste Vertiefung; d) Entfernen der verbliebenen Oxidschicht;
e) Funktionalisierung der Oberfläche der Oberseite durch mindestens eine Metallschicht;
f) Funktionalisierung der Oberfläche der n+-Schicht der Unterseite durch mindestens eine Metallschicht ; g) lithographiefreies Einbringen einer umlaufenden zweiten Vertiefung zu einer zweiten Tiefe durch die
Funktionalisierung und die P+-Dotierung in der ersten Vertiefung;
h) Füllen der zweiten Vertiefung mit einem
Passivator/Isolator;
i) Zuschnitt der Diode im Bereich der zweiten Vertiefung.
Durch die Nutzung des erfindungsgemäßen Verfahrens wird erreicht, dass im zentrischen Bereich der hergestellten Diode, welcher einen Metall-Halbleiterübergang aufweist, eine
Schottky-Dioden-Funktionalität entsteht. Diese umgebend wird im Bereich der ersten eingebrachten Vertiefung ein tiefer im Inneren des Wafers liegender p-n-Halbleiterübergang erzeugt, welcher die Schutzdiodenfunktion darstellt. Die
erfindungsgemäße Aufgabenstellung einer raumsparenden und integrierten Lösung einer Schottky-Diode mit Schutzdiode wird auf diese Weise erfüllt. Zusätzlich stellt das
erfindungsgemäße Verfahren eine wesentliche Kostenersparnis dadurch dar, dass über das lithographielose Einbringen der Vertiefungen auf aufwendige Lithografie-Prozesse zur
Strukturierung der Halbleiter mit anschließenden Ätzprozessen oder anderen Bearbeitungen verzichtet werden kann. Die
Herstellung entsprechender Dioden ist auf diese Weise
erheblich vereinfacht und dadurch kostengünstiger.
Die erfindungsgemäßen Weiterbildungen des
Herstellungsverfahrens gemäß der abhängigen Ansprüche 2 bis 5 sind im folgenden Ausführungsbeispiel einer
Verfahrensausführung näher dargestellt. Die Erfindung ist jedoch nicht auf das beschriebene Ausführungsbeispiel
beschränkt, sie umfasst vielmehr all diejenigen
Herstellungsverfahren, welche vom erfindungswesentlichen
Gedanken, insbesondere von den Verfahrensschritten des
unabhängigen Anspruchs 1 Gebrauch machen.
Des Weiteren ist eine Diode beansprucht, welche nach dem erfindungsgemäßen Verfahren hergestellt wurde.
Im Rahmen des Ausführungsbeispiels zeigen
Figur 1 bis Figur 15 eine schrittweise Ausführung des erfindungsgemäßen
Herstellungsverfahrens zur
Herstellung einer Halbleiter- Schottky-Diode mit integrierter Schutzdiode;
Figur 16 einen fertigen Chip in Draufsicht, welcher nach dem erfindungsgemäßen Verfahren hergestellt wurde.
Figur 1 zeigt den erfindungsgemäßen Verfahrensschritt der
Herstellung einer N+-Schicht an der Unterseite eines Silizium- Wafers 1. Die N+-Schicht wird durch die Einbringung einer
Dotierung, insbesondere einer Phosphordotierung 2 erzielt.
Figur 2 zeigt eine anschließend erfolgte Oberflächenoxidierung der beiden planen Oberflächen des Silizium-Wafers, bei welcher sich Silizium-Oxid 3 auf den Oberflächen der N-Schicht 4 der Oberseite und der N+-Schicht 5 der Unterseite gebildet hat.
In Figur 3 ist die lithographielose Einbringung einer ersten Vertiefung 6 durch die Silizium-Oxid-Schicht 3 in die N- Schicht 4 des Silizium-Wafers 1 bis zu einer ersten Tiefe dl in den Silizium-Wafer 1 dargestellt. Die erste Vertiefung 6 wird umlaufend um einen mittleren Bereich 7 eingebracht, welcher als Insel mit einer darauf verbliebenen Silizium-Oxid- Schicht 3 verbleibt.
Figur 4 zeigt die in einem weiteren Verfahrensschritt erfolgte Aufbringung eines Dotanden, insbesondere eines Bor-Dotanden 8.
Figur 5 zeigt den sodann mittels Diffusion (vorzugsweise thermisch induziert) des Dotanden, insbesondere des Bor- Dotanten 8 in die N-Schicht 4 des Silizium-Wafers 1 erzeugten Bereich, welcher dort sodann einen Bereich einer P+-Dotierung bereitstellt. Der entsprechende P+-dotierten Bereich 9 liegt nur in der ersten Vertiefung 6 vor, da vorliegend die
Silizium-Oxid-Schicht 3 auf der Oberseite sowie der Unterseite des Silizium-Wafers und die auf der Oberseite darauf
aufgebrachte Dontanden-Schicht entfernt wurde.
Figur 6 zeigt eine mittels Sputtering, Aufdampfen oder chemisch (insbesondere nasschemisch) aufgebrachte
Metallschicht 10, welche vorzugsweise als Platinschicht ausgebildet ist. Die Metallschicht überdeckt vollständig den gesamten Bereich der Oberseite, so dass sie sowohl im Bereich der ersten Vertiefung 6 Kontakt zum P+-Bereich 9 als auch im mittleren Bereich 7 Kontakt zum Silizium-Wafer 1 an der N- Schicht 4 herstellt.
Figur 7 zeigt sodann den Verfahrensschritt der Ausbildung eines Schottky-Übergangs durch eine Metall-Silizid-Reaktion, insbesondere eine Platin-Silizid-Reaktion, welche an der
Oberfläche ausgeführt wird. Der mittlere Bereich 7 weist somit einen direkten Halbleiter-Metallübergang, bevorzugt in Form einer Platin-Silizid-Schicht 10a auf, wodurch ein Schottky- Diodenübergang erzeugt wird.
Figur 8 zeigt die vorzugsweise mittels Sputtering aufgebrachte Funktionalisierung der Oberfläche, wobei vorliegend im
Ausführungsbeispiel eine Titan-Wolfram-Schicht 11 vollständig auf die Oberfläche aufgebracht wurde. Die Titan-Wolfram- Schicht 11 überdeckt hierbei die Platin-Silizid-Schicht 10a vollständig, und trägt zur entsprechenden Funktionalisierung bei .
Figur 9 zeigt einen weiteren Schritt der Funktionalisierung der Oberfläche mittels Aufbringen einer Nickel-Schicht 12, welche durch Sputtering, durch Aufdampfen oder chemisch flächendeckend über die gesamte Oberfläche aufgebracht wird.
Figur 10 zeigt einen weiteren Verfahrensschritt im Rahmen der Funktionalisierung durch Metallschichten der Oberfläche, wobei in Figur 10 das Aufbringen einer Gold-Schicht 13 ebenfalls mittels Sputtering flächendeckend auf die Oberfläche
dargestellt ist. Der funktionalisierende Schichtaufbau der Oberfläche setzt sich nunmehr im mittleren Bereich 7 ausgehend von der N-Schicht des Silizium-Wafers 1 durch eine Platin- Silizid-Schicht 10a, eine Titan-Wolfram-Schicht 11, eine
Nickel-Schicht 12 sowie eine Gold-Schicht 13 in
unterschiedlichen Schichtdicken zusammen. Andere
Zusammensetzungen an Metall- oder Metallkomponentenschichten sind je nach Anwendungsfall denkbar, soweit sie für die
Kontaktierung und die Stabilisierung des entstehenden Chips zweckmäßig sind.
Im Bereich der ersten Vertiefung 6 ist zwischen der N-Schicht 4 des Silizium-Wafers 1 und der beschriebenen
Funktionalisierungsschicht eine P+-Dotierung 9 angeordnet.
Figur 11 zeigt eine Funktionalisierung der Unterseite des Silizium-Wafers 1 im Bereich der N+-Schicht 5, wobei vorliegend eine Titanschicht 14, eine darauf angeordnete Nickel-Schicht 15 sowie eine wiederum darauf angeordnete Gold-Schicht 16 ausgehend von der N+-Schicht 5 des Silizium-Wafers 1 mittels Sputtering aufgebracht wurde. Auch hier sind andere
zweckmäßige Zusammensetzungen des Schichtaufbau denkbar.
Figur 12 zeigt einen weiteren Verfahrensschritt, wobei durch das lithographiefreie Einbringen einer umlaufenden zweiten Vertiefung 20 in den Bereich der ersten Vertiefung 6 zu einer zweiten Tiefe d2 in die N-Schicht 4 des Silizium-Wafers 1 der mittlere Bereich 7 erneut umrandet wird. Die zweite Vertiefung 20 ist dabei im inneren der ersten Vertiefung 6 angeordnet, so dass seitlich zwischen dem mittleren Bereich 7 und der zweiten Vertiefung 20 ein Übergangsbereich 21 verbleibt. Dieser
Übergangsbereich 21 stellt im fertig hergestellten Chip der Diode die Schutzdiode dar.
Figur 13 zeigt einen weiteren Verfahrensschritt des
erfindungsgemäßen Verfahrens, wobei in die zweite Vertiefung 20 ein Passivator/Isolator 22 eingebracht wurde.
Figur 14 zeigt den weiteren Verfahrensschritt des Chip- Zuschnitts, wobei im Bereich der zweiten Vertiefung 20, durchgehend durch den Passivator 22, der Chip umlaufend um den mittleren Bereich 7 vollständig durchtrennt wurde, um das Bauteil der herzustellenden Diode separat bereitzustellen.
Figur 15 zeigt den Querschnitt des fertig hergestellten Chips einer Schottky-Diode im mittleren Bereich 7 mit daneben angeordneter Schutzdiode im Übergangsbereich 21. Entsprechende Kontaktierungen der einzelnen Bereiche sind vorliegend nicht dargestellt .
Figur 16 zeigt eine schematische Darstellung einer Draufsicht einer erfindungsgemäß hergestellten Diode, wobei der mittlere Bereich 7, welcher die Schottky-Funktionalität darstellt, umgebend durch den Übergangsbereich 21, welcher die
Schutzdiodenfunktion bereitstellt, und dieser wiederum
umgebend durch die Isolatorschicht 22, abgebildet ist.
Auf die dem Fachmann geläufigen Kenntnisse, insbesondere im Bezug auf die Aufbringung einzelner Metallschichten auf
Halbleiteroberfläche mittels Sputtering oder die
Prozessparameter zur Erzielung entsprechender
Diffusionsreaktionen für Dotanden wird ausdrücklich Bezug genommen .
Unter dem Begriff des lithographiefreien Einbringens einer Vertiefung ist jede Art von mechanischer Bearbeitung,
beispielsweise das Sägen, Kerben, Fräsen oder Schneiden zu verstehen. Kern dieses Vorgangs ist, dass keine teuren
lithographischen Anlagen, Masken, Lackprozesse oder sonstige empfindliche Bauteile benötigt werden, welche insbesondere oftmals ein Arbeiten in einem Reinraum erforderlich machen.
Neben dem dargestellten Schichtaufbau ist in einer weiteren Ausführungsform auch ein Schichtaufbau auf der Oberseite der Diode aus einer Metall-Silizid Schicht, einer darauf
angeordneten Titan-Schicht, einer wiederum darauf angeordneten Nickel Schicht zur Haftvermittlung und einer zur Kontaktierung vorgesehenen Gold-Schicht denkbar. Auch die Unterseite kann in diesem Fall mit einem Schichtaufbau von Titan, Nickel und Gold, ausgehend von der Oberfläche des afers, versehen werden .
Bezugszeichenliste :
1 Silizium- afer
2 Phosphor-Papier-Dotand
3 Silizium-Oxid
4 N-Schicht
5 N+-Schicht
6 erste Vertiefung
7 mittlerer Bereich
8 Bor-Dotand
9 P+-Bereich
10 Platin-Schicht
10a Platin-Silizid-Schicht
11 Titan-Wolfram-Schicht
12 Nickel-Schicht
13 Gold-Schicht
14 Titan-Schicht
15 Nickel-Schicht
16 Gold-Schicht
20 zweite Vertiefung
21 Übergangsbereich
22 Passivator/Isolator dl erste Tiefe
d2 zweite Tiefe
Claims
1. Verfahren zur Herstellung einer Halbleiterdiode,
insbesondere einer Schottky-Diode mit integrierter
Schutzdiode, wobei folgende Schritte umfasst sind:
a) Herstellung einer N+-Schicht an einer Unterseite an einem Si- afer (Silizium afer) mit anschließender Flächenoxidierung der Ober- und Unterseite;
b) lithographieloses Einbringen einer einen Bereich
umlaufenden ersten Vertiefung zu einer ersten Tiefe in den Si- Wafer durch die Oxidschicht der Oberseite;
c) einbringen einer P+-Dotierung in die erste Vertiefung;
d) entfernen der verbliebenen Oxidschicht;
e) Funktionalisierung der Oberfläche der Oberseite durch mindestens eine Metallschicht;
f) Funktionalisierung der Oberfläche der N+Schicht der
Unterseite durch mindestens eine Metallschicht;
g) lithographieloses Einbringen einer umlaufenden zweiten Vertiefung zu einer zweiten Tiefe durch die Funktionalisierung in der ersten Vertiefung;
h) füllen der zweiten Vertiefung mit einem
Passivator/Isolator ;
i) Zuschnitt der Diode im Bereich der zweiten Vertiefung und Anbringen der Anschlusskontakte.
2. Verfahren zur Herstellung einer Halbleiterdiode nach Anspruch 1, dadurch gekennzeichnet, dass die Metallschicht zur Funktionalisierung der Oberfläche der Oberseite eine Metall- Silizid-Schicht sowie mindestens eine weitere Metallschicht umfasst, insbesondere Platin-Silizid Schicht, eine Titan- Wolfram Schicht, eine Nickel Schicht sowie eine Gold Schicht umfasst .
3. Verfahren zur Herstellung einer Halbleiterdiode nach
Anspruch 1 oder 2, dadurch gekennzeichnet, dass die
Metallschicht zur Funktionalisierung der Oberfläche der
Oberseite und/oder der Unterseite eine oder mehrere durch ein Sputterverfahren aufgebrachte Metallschichten umfasst.
4. Verfahren zur Herstellung einer Halbleiterdiode nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Metallschicht zur Funktionalisierung der Oberfläche der Unterseite eine Titan Schicht, eine Nickel Schicht sowie eine Gold Schicht umfasst.
5. Verfahren zur Herstellung einer Halbleiterdiode nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das lithographielose Einbringen der ersten und/oder der zweiten Vertiefung durch einen Sägeprozess erfolgt.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP11801615A EP2526567A1 (de) | 2010-12-23 | 2011-12-22 | Lithographiefreier schottky-halbleiterprozess mit möglichkeit der integration einer schutzdiode |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102010055757 | 2010-12-23 | ||
| DE102010055757.9 | 2010-12-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2012084253A1 true WO2012084253A1 (de) | 2012-06-28 |
Family
ID=45406662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/EP2011/006527 WO2012084253A1 (de) | 2010-12-23 | 2011-12-22 | Lithographiefreier schottky-halbleiterprozess mit möglichkeit der integration einer schutzdiode |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP2526567A1 (de) |
| DE (1) | DE102011122092A1 (de) |
| WO (1) | WO2012084253A1 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110277345A (zh) * | 2019-05-15 | 2019-09-24 | 福建省福联集成电路有限公司 | 一种传感器的制造方法及传感器 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI597853B (zh) * | 2016-04-25 | 2017-09-01 | 雋佾科技有限公司 | 蕭基二極體結構及其形成方法 |
| CN111799338B (zh) * | 2020-07-27 | 2021-09-24 | 西安电子科技大学 | 一种沟槽型SiC JBS二极管器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58148469A (ja) * | 1982-02-27 | 1983-09-03 | Nippon Telegr & Teleph Corp <Ntt> | シヨツトキダイオ−ド |
| DE4133820A1 (de) * | 1991-10-12 | 1993-04-15 | Bosch Gmbh Robert | Verfahren zur herstellung von halbleiterelementen |
| US5262669A (en) * | 1991-04-19 | 1993-11-16 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor rectifier having high breakdown voltage and high speed operation |
| US20070262304A1 (en) * | 2006-05-10 | 2007-11-15 | Ho-Yuan Yu | Fast recovery rectifier |
| US20080087896A1 (en) * | 2002-07-11 | 2008-04-17 | International Rectifier Corporation | Trench Schottky barrier diode with differential oxide thickness |
-
2011
- 2011-12-22 EP EP11801615A patent/EP2526567A1/de not_active Withdrawn
- 2011-12-22 WO PCT/EP2011/006527 patent/WO2012084253A1/de active Application Filing
- 2011-12-22 DE DE201110122092 patent/DE102011122092A1/de not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58148469A (ja) * | 1982-02-27 | 1983-09-03 | Nippon Telegr & Teleph Corp <Ntt> | シヨツトキダイオ−ド |
| US5262669A (en) * | 1991-04-19 | 1993-11-16 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor rectifier having high breakdown voltage and high speed operation |
| DE4133820A1 (de) * | 1991-10-12 | 1993-04-15 | Bosch Gmbh Robert | Verfahren zur herstellung von halbleiterelementen |
| US20080087896A1 (en) * | 2002-07-11 | 2008-04-17 | International Rectifier Corporation | Trench Schottky barrier diode with differential oxide thickness |
| US20070262304A1 (en) * | 2006-05-10 | 2007-11-15 | Ho-Yuan Yu | Fast recovery rectifier |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110277345A (zh) * | 2019-05-15 | 2019-09-24 | 福建省福联集成电路有限公司 | 一种传感器的制造方法及传感器 |
| CN110277345B (zh) * | 2019-05-15 | 2021-11-19 | 福建省福联集成电路有限公司 | 一种传感器的制造方法及传感器 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102011122092A1 (de) | 2012-06-28 |
| EP2526567A1 (de) | 2012-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2596532B1 (de) | Optoelektronisches bauelement | |
| EP2499668A1 (de) | Dünnfilm-halbleiterbauelement mit schutzdiodenstruktur und verfahren zur herstellung eines dünnfilm-halbleiterbauelements | |
| DE102010038933A1 (de) | Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung | |
| DE102008051245A1 (de) | Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung | |
| EP1714322B1 (de) | Integrierte Schaltungsanordnungen mit ESD-festem Kondensator und Herstellungsverfahren | |
| WO2011015393A1 (de) | Halbleiteranordnung mit einer schottky-diode | |
| DE102005049593B4 (de) | Halbleiterbauelementanordnung und Verfahren zu deren Herstellung | |
| EP1350273A1 (de) | Schottky-diode | |
| WO2012107135A1 (de) | Trench-schottkydiode | |
| DE102015207981A1 (de) | Siliziumcarbid-Halbleitervorrichtung | |
| DE4320780A1 (de) | Halbleiteranordnung und Verfahren zur Herstellung | |
| WO2015074900A1 (de) | Optoelektronischer halbleiterchip mit integriertem esd-schutz | |
| DE19900610B4 (de) | Herstellungsverfahren für ein Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium | |
| EP2526567A1 (de) | Lithographiefreier schottky-halbleiterprozess mit möglichkeit der integration einer schutzdiode | |
| EP1393383B1 (de) | Laterale pin-diode und verfahren zur herstellung derselben | |
| EP2499669B1 (de) | Schutzelement für elektronische schaltungen | |
| EP2499673A1 (de) | Schottkydiode | |
| EP1003218A1 (de) | Halbleiteranordnungen mit einer Schottky-Diode und einer Diode mit einem hochdotierten Bereich und entsprechende Herstellungsverfahren | |
| EP3321972B1 (de) | Stapelförmige schottky-diode | |
| WO2017009292A1 (de) | Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip | |
| EP2506309A1 (de) | Schottky-Diode und Herstellungsverfahren hierzu | |
| DE19723747C1 (de) | Zappingdiode | |
| DE102005054672A1 (de) | Hochvolt-Transistor mit niedriger Threshold-Spannung und einen solchen Hochvolt-Transistor umfassendes Bauelement | |
| DE102011053536B4 (de) | Halbleiterbauelement mit einem Metallisierungssystem | |
| WO2021219254A1 (de) | Elektronisches bauteil mit kontaktflächen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WWE | Wipo information: entry into national phase |
Ref document number: 2011801615 Country of ref document: EP |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 11801615 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |