DE112019001691T5 - Halbleiterbauteil - Google Patents

Halbleiterbauteil Download PDF

Info

Publication number
DE112019001691T5
DE112019001691T5 DE112019001691.1T DE112019001691T DE112019001691T5 DE 112019001691 T5 DE112019001691 T5 DE 112019001691T5 DE 112019001691 T DE112019001691 T DE 112019001691T DE 112019001691 T5 DE112019001691 T5 DE 112019001691T5
Authority
DE
Germany
Prior art keywords
layer
region
raised
gate
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112019001691.1T
Other languages
English (en)
Other versions
DE112019001691B4 (de
Inventor
Seiya Nakazawa
Sawa Haruyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112019001691T5 publication Critical patent/DE112019001691T5/de
Application granted granted Critical
Publication of DE112019001691B4 publication Critical patent/DE112019001691B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Halbleiterbauteil beinhaltet eine SiC-Halbleiterschicht, die eine erste Hauptfläche auf einer Seite und eine zweite Hauptfläche auf der anderen Seite aufweist, ein Halbleiterelement, das in der ersten Hauptfläche gebildet ist, eine Gruppe erhöhter Abschnitte, die eine Vielzahl von erhöhten Abschnitten aufweist, die mit Abständen voneinander an der zweiten Hauptfläche gebildet sind, und die einen ersten Abschnitt aufweist, in dem einige der erhöhten Abschnitte aus der Vielzahl von erhöhten Abschnitten einander in einer ersten Richtungsansicht überlappen, und zwar bei einer Betrachtung in einer ersten Richtung, bei der es sich um eine der Ebenenrichtungen der zweiten Hauptfläche handelt, und eine Elektrode, die auf der zweiten Hauptfläche gebildet ist und mit der Gruppe erhöhter Abschnitte verbunden ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Halbleiterbauteil.
  • Stand der Technik
  • Patentliteratur 1 offenbart ein Halbleiterbauteil, das ein SiC-Substrat aufweist, eine Schottky-Barriere-Diode bzw. Schottky-Diode aufweist, die in einer vorderen Fläche des SiC-Substrats gebildet ist, und eine Ohm'sche Elektrodenschicht aufweist, die an einer hinteren Fläche des SiC-Substrats gebildet ist.
  • Zitatliste
  • Patentliteratur
  • Patentliteratur 1: Japanische Patentanmeldung mit der Veröffentlichungsnr. 2011-198780
  • Überblick über die Erfindung
  • Technisches Problem
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung stellt ein Halbleiterbauteil bereit, das dazu in der Lage ist, elektrische Charakteristika in einer Struktur zu verbessern, die SiC beinhaltet.
  • Lösung des Problems
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung stellt ein Halbleiterbauteil bereit, das versehen ist mit einer SiC-Halbleiterschicht, die eine erste Hauptfläche auf einer Seite und eine zweite Hauptfläche auf der anderen Seite aufweist, einem Halbleiterelement, das in der ersten Hauptfläche gebildet ist, einer Gruppe erhöhter Abschnitte (plurality of raised portions‟), die eine Vielzahl von erhöhten Abschnitten aufweist, die mit Abständen („intervals“) voneinander an der zweiten Hauptfläche gebildet sind, und die einen ersten Abschnitt aufweist, in dem einige der erhöhten Abschnitte aus der Vielzahl von erhöhten Abschnitten einander in einer ersten Richtungsansicht überlappen, und zwar bei einer Betrachtung in einer ersten Richtung, bei der es sich um eine der Ebenenrichtungen („plane directions“) der zweiten Hauptfläche handelt, und einer Elektrode, die auf der zweiten Hauptfläche gebildet ist und die mit der Gruppe erhöhter Abschnitte verbunden ist.
  • Gemäß dem Halbleiterbauteil kann eine Verbindungsfläche bzw. ein Verbindungsflächeninhalt der Elektrode mit der zweiten Hauptfläche vergrößert werden, und zwar durch die Gruppe erhöhter Abschnitte. Es ist daher möglich, elektrische Charakteristika zu verbessern.
  • Die zuvor genannten und weitere Aufgaben, Merkmale und Wirkungen der vorliegenden Erfindung ergeben sich aus der nachstehenden Beschreibung von bevorzugten Ausführungsformen, die unten angegeben sind, und zwar unter Bezugnahme auf die beigefügten Zeichnungen.
  • Figurenliste
    • 1 ist eine perspektivische Ansicht, die ein Halbleiterbauteil gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
    • 2 ist eine Draufsicht auf das in 1 gezeigte Halbleiterbauteil.
    • 3 ist eine Bodenansicht bzw. Ansicht von unten des Halbleiterbauteils, das in 1 gezeigt ist, und ist eine Bodenansicht, die ein erstes Konfigurationsbeispiel einer Gruppe erhöhter Abschnitte zeigt.
    • 4A ist ein Diagramm, das ein zweites Konfigurationsbeispiel der Gruppe erhöhter Abschnitte zeigt.
    • 4B ist ein Diagramm, das ein drittes Konfigurationsbeispiel der Gruppe erhöhter Abschnitte zeigt.
    • 4C ist ein Diagramm, das ein viertes Konfigurationsbeispiel der Gruppe erhöhter Abschnitte zeigt.
    • 4D ist ein Diagramm, das ein fünftes Konfigurationsbeispiel der Gruppe erhöhter Abschnitte zeigt.
    • 5 ist eine Schnittansicht entlang einer Linie V-V bzw. IV-IV, die in 2 gezeigt ist.
    • 6A ist eine Draufsicht, die einen Halbleiterwafer zeigt, der beim Herstellen des Halbleiterbauteils verwendet wird, das in 1 gezeigt ist.
    • 6B ist eine Bodenansicht des Halbleiterwafers, der in 6A gezeigt ist, und ist eine Ansicht, die einen Zustand nach einem Schleifschritt und einer Wärmebehandlung zeigt.
    • 7 ist ein Flussdiagramm, das ein Beispiel eines Verfahrens zum Herstellen des Halbleiterbauteils beschreibt, das in 1 gezeigt ist.
    • 8A ist eine Schnittansicht, die das Verfahren zum Herstellen des Halbleiterbauteils zeigt, das in 1 gezeigt ist.
    • 8B ist eine Schnittansicht, die einen Schritt nach 8A zeigt.
    • 8C ist eine Schnittansicht, die einen Schritt nach 8B zeigt.
    • 8D ist eine Schnittansicht, die einen Schritt nach 8C zeigt.
    • 8E ist eine Schnittansicht, die einen Schritt nach 8D zeigt.
    • 8F ist eine Schnittansicht, die einen Schritt nach 8E zeigt.
    • 8G ist eine Schnittansicht, die einen Schritt nach 8F zeigt.
    • 8H ist eine Schnittansicht, die einen Schritt nach 8G zeigt.
    • 8I ist eine Schnittansicht, die einen Schritt nach 8H zeigt.
    • 8J ist eine Schnittansicht, die einen Schritt nach 8I zeigt.
    • 8K ist eine Schnittansicht, die einen Schritt nach 8J zeigt.
    • 8L ist eine Schnittansicht, die einen Schritt nach 8K zeigt.
    • 8M ist eine Schnittansicht, die einen Schritt nach 8L zeigt.
    • 8N ist eine Schnittansicht, die einen Schritt nach 8M zeigt.
    • 8O ist eine Schnittansicht, die einen Schritt nach 8N zeigt.
    • 8P ist eine Schnittansicht, die einen Schritt nach 8O zeigt.
    • 8Q ist eine Schnittansicht, die einen Schritt nach 8P zeigt.
    • 8R ist eine Schnittansicht, die einen Schritt nach 8Q zeigt.
    • 9 ist ein Graph, der eine Beziehung zwischen einem Widerstandswert und einer Dicke einer Metallschicht zeigt.
    • 10 ist ein Graph, der eine Beziehung zwischen einem Widerstandswert und einem Überlappungsbetrag bzw. Überlappungsmaß von Laserbestrahlungspositionen zeigt.
    • 11 ist eine Bodenansicht entsprechend 2 und ist eine Bodenansicht, die ein Halbleiterbauteil gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
    • 12 ist eine Schnittansicht entsprechend 5 und ist eine Schnittansicht, die ein Halbleiterbauteil gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
    • 13 ist eine Schnittansicht entsprechend 5 und ist eine Schnittansicht, die ein Halbleiterbauteil gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
    • 14 ist eine Draufsicht, die ein Halbleiterbauteil gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, und ist eine Ansicht, bei der Strukturen höher als eine erste Hauptfläche einer SiC-Halbleiterschicht entfernt sind.
    • 15 ist eine Schnittansicht entlang einer Linie XV-XV, die in 14 gezeigt ist.
    • 16 ist eine Draufsicht, die ein Halbleiterbauteil gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, und ist eine Ansicht, bei der Strukturen höher als eine erste Hauptfläche einer SiC-Halbleiterschicht entfernt sind.
    • 17 ist eine Schnittansicht entlang einer Linie XVII-XVII, die in 16 gezeigt ist.
    • 18 ist eine Draufsicht, die ein Halbleiterbauteil gemäß einer siebten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
    • 19 ist eine Bodenansicht des Halbleiterbauteils, das in 18 gezeigt ist.
    • 20 ist eine vergrößerte Ansicht einer Region XX, die in 18 gezeigt ist, und ist eine Ansicht, bei der Strukturen höher als eine erste Hauptfläche einer SiC-Halbleiterschicht entfernt sind.
    • 21 ist eine Schnittansicht entlang einer Linie XXI-XXI in 20.
    • 22 ist eine Schnittansicht entlang einer Linie XXII-XXII in 20.
    • 23 ist eine vergrößerte Ansicht einer Region XXIII in 22.
    • 24 ist ein Graph, der einen Schichtwiderstand bzw. Lagenwiderstand („sheet resistance“) beschreibt.
    • 25 ist eine vergrößerte Ansicht einer Region entsprechend 20 und ist eine vergrößerte Ansicht, die eine Struktur eines Halbleiterbauteils gemäß einer achten bevorzugten Ausführungsform der vorliegenden Erfindung beschreibt.
    • 26 ist eine Schnittansicht entlang einer Linie XXVI-XXVI, die in 25 gezeigt ist.
    • 27 ist eine Schnittansicht einer Region entsprechend 21 und ist eine Schnittansicht, die eine Struktur eines Halbleiterbauteils gemäß einer neunten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
    • 28 ist eine vergrößerte Ansicht der Region entsprechend 20 und ist eine vergrößerte Ansicht, die eine Struktur eines Halbleiterbauteils gemäß einer zehnten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
    • 29 ist eine Schnittansicht einer Region entsprechend 21 und ist eine Draufsicht, die eine Struktur eines Halbleiterbauteils gemäß einer elften bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • Beschreibung von Ausführungsformen
  • 1 ist eine perspektivische Ansicht, die ein Halbleiterbauteil 1 gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. 2 ist eine Draufsicht auf das Halbleiterbauteil 1, das in 1 gezeigt ist. 3 ist eine Bodenansicht bzw. Ansicht von unten des Halbleiterbauteils 1, das in 1 gezeigt ist, und ist eine Bodenansicht, die ein erstes Konfigurationsbeispiel einer Gruppe 12 erhöhter Abschnitte („raised portions group“) zeigt.
  • Unter Bezugnahme auf 1 hat das Halbleiterbauteil 1 eine SiC-Halbleiterschicht 2, die ein SiC-(Siliciumcarbid)-Monokristall beinhaltet. Die SiC-Halbleiterschicht 2 kann ein 4H-SiC-Monokristall beinhalten.
  • Die SiC-Halbleiterschicht 2 weist einen Off-Winkel auf, der unter einem Winkel von nicht mehr als 10° gegenüber einer (0001)-Ebene geneigt ist, und zwar in eine [11-20]-Richtung. Der Off-Winkel ist genauer gesagt nicht kleiner als 0° und nicht größer als 4° (bspw. 2° oder 4°) . Der Off-Winkel kann größer sein als 0° und kleiner sein als 4°. Der Off-Winkel beträgt typischerweise 2° oder 4° und wird insbesondere innerhalb eines Bereiches von 2°±10% oder innerhalb eines Bereiches von 4°±10% eingestellt.
  • Die SiC-Halbleiterschicht 2 weist eine erste Hauptfläche 3 auf einer Seite, eine zweite Hauptfläche 4 auf der anderen Seite und Seitenflächen 5A, 5B, 5C, 5D auf, die die erste Hauptfläche 3 und die zweite Hauptfläche 4 verbinden. Die erste Hauptfläche 3 und die zweite Hauptfläche 4 sind in einer Draufsicht bei Betrachtung in ihren Normalenrichtungen (nachstehend einfach als „Draufsicht“ bezeichnet) in vierseitige bzw. viereckige Formen gebildet.
  • Die Seitenfläche 5A weist zu der Seitenfläche 5D („faces the side surface 5D“). Die Seitenfläche 5B weist zu der Seitenfläche 5C. Die vier Seitenflächen 5A bis 5D erstrecken sich jeweils als Ebenen entlang der Normalenrichtungen der ersten Hauptfläche 3 bzw. der zweiten Hauptfläche 4. Eine Länge von jeder der Seitenflächen 5A bis 5D ist ggf. nicht kleiner als 1 mm und nicht größer als 10 mm (bspw. nicht kleiner als 2 mm und nicht größer als 5 mm).
  • Unter Bezugnahme auf 1 und 2 sind auf der ersten Hauptfläche 3 eine Isolierschicht 6, eine Elektrode 7, eine Isolierschicht 8 und eine Harzschicht 9 gebildet. Eine Elektrode 10 ist auf der zweiten Hauptfläche 4 gebildet. Strukturen der Isolierschicht 6, der Elektrode 7, der Isolierschicht 8, der Harzschicht 9 und der Elektrode 10 werden nachstehend beschrieben.
  • Unter Bezugnahme auf 3 und die vergrößerte Ansicht der 3 ist eine Gruppe 12 erhöhter Abschnitte, die eine Vielzahl von erhöhten Abschnitten 11 beinhaltet, in der zweiten Hauptfläche 4 gebildet. Die Vielzahl von erhöhten Abschnitten 11 sind Abschnitte, die auf der zweiten Hauptfläche 4 erhöht sind, und zwar entlang bzw. in der Normalenrichtung der zweiten Hauptfläche 4.
  • Die Vielzahl von erhöhten Abschnitten 11 sind mit Abständen („intervals“) voneinander gebildet, und zwar entlang einer beliebigen ersten Richtung X und einer zweiten Richtung Y, die die erste Richtung X schneidet. Die erste Richtung X ist eine der Ebenenrichtungen der ersten Hauptfläche 3 der SiC-Halbleiterschicht 2.
  • Bei dieser Ausführungsform ist die erste Richtung X in einer Richtung parallel zu den Seitenflächen 5B, 5D eingestellt. Die zweite Richtung Y ist genauer gesagt eine Richtung, die orthogonal ist zu der ersten Richtung X. Das heißt, bei dieser Ausführungsform ist die zweite Richtung Y in eine Richtung parallel zu den Seitenflächen 5A, 5C eingestellt.
  • Die Gruppe 12 erhöhter Abschnitte weist einen ersten Abschnitt 17 auf, in dem einige der erhöhten Abschnitte 11 aus der Vielzahl von erhöhten Abschnitten 11 sich in der ersten Richtung X überlappen, und zwar in einer ersten Richtungsansicht bei einer Betrachtung in der ersten Richtung X. Die Gruppe 12 erhöhter Abschnitte weist einen zweiten Abschnitt 18 auf, in dem einige der erhöhten Abschnitte 11 aus der Vielzahl von erhöhten Abschnitten 11 separat von dem ersten Abschnitt 17 gebildet sind und sich auch in der ersten Richtung X überlappen, und zwar bei einer Betrachtung in der ersten Richtungsansicht („first direction view“).
  • Die Vielzahl von erhöhten Abschnitten 11 sind sukzessive entlang der ersten Richtung X gebildet. Genauer gesagt haben die Vielzahl von erhöhten Abschnitten 11 ein Punktmuster („dotted pattern“), bei dem die Vielzahl von erhöhten Abschnitten 11 gepunktet sind bzw. in Punkten ausgebildet sind, und zwar mit Abständen entlang der ersten Richtung X und der zweiten Richtung Y.
  • Die Vielzahl von erhöhten Abschnitten 11 sind sukzessive entlang der ersten Richtung X gebildet, wobei dieses Punktmuster beibehalten wird. Bei dieser Ausführungsform sind die Vielzahl von erhöhten Abschnitten 11 auf einer Seite von einem Umfangsrand der Seite der Seitenfläche 5A zu einem Umfangsrand der Seite der Seitenfläche 5C auf der anderen Seite gebildet bzw. darüber hinweg ausgebildet, und zwar in einer Draufsicht.
  • Eine Distanz zwischen der Vielzahl von erhöhten Abschnitten 11 der Gruppe 12 erhöhter Abschnitte, die mit Abständen („intervals“) in der ersten Richtung X gebildet sind, kann unterschiedlich voneinander sein. Eine Distanz zwischen der Vielzahl von erhöhten Abschnitten 11 der Gruppe 12 erhöhter Abschnitte, die mit Abständen in der zweiten Richtung Y gebildet sind, können unterschiedlich voneinander sein.
  • Die Vielzahl von erhöhten Abschnitten 11 können jeweils in einer nicht gleichförmigen Form, Größe und Dicke gebildet sein. Die Dicke des erhöhten Abschnittes 11 ist eine Distanz von einem Basisabschnitt des erhöhten Abschnittes 11 zu einem oberen Abschnitt bzw. obersten Abschnitt (Abschnitt des vorderen Endes) hiervon, und zwar im Hinblick auf die Normalenrichtung der zweiten Hauptfläche 4.
  • Die Vielzahl von erhöhten Abschnitten 11 können jeweils eine Größe haben, die größer ist als 0 µm und nicht größer ist als 10 µm, und zwar in einer Draufsicht. Eine Dicke von jedem der erhöhten Abschnitte 11 kann ggf. größer sein als 0 µm und ggf. nicht größer als 2 µm, nicht kleiner als 2 µm und nicht größer als 4 µm, nicht kleiner als 4 µm und nicht größer als 6 µm, nicht kleiner als 6 µm und nicht größer als 8 µm, oder nicht kleiner als 8 µm und nicht größer als 10 µm.
  • Die Dicke von jedem der erhöhten Abschnitte 11 kann ggf. größer sein als 0 nm und ggf. nicht größer als 500 nm. Die Dicke von jedem der erhöhten Abschnitte 11 ist ggf. größer als 0 nm und nicht kleiner als 1 nm, nicht kleiner als 1 nm und nicht größer als 50 nm, nicht kleiner als 50 nm und nicht größer als 100 nm, nicht kleiner als 100 nm und nicht größer als 200 nm, nicht kleiner als 200 nm und nicht größer als 300 nm, nicht kleiner als 300 nm und nicht größer als 400 nm oder nicht kleiner als 400 nm und nicht größer als 500 nm.
  • Die Gruppe 12 erhöhter Abschnitte ist in einem Bereich („range“) gebildet, der schmaler ist als eine Breite von jeder der Seitenflächen 5A bis 5D der zweiten Hauptfläche 4 (bei dieser Ausführungsform die Seitenflächen 5A, 5C) . Die Gruppe 12 erhöhter Abschnitte kann in einem Bereich von nicht weniger als 1/1000 und von nicht mehr als 1/5 in Bezug auf die Breite bzw. Länge von jeder der Seitenflächen 5A bis 5D (bei dieser Ausführungsform die Seitenflächen 5A, 5C) gebildet sein.
  • Die Gruppe 12 erhöhter Abschnitte kann innerhalb eines Bereiches von nicht weniger als 1/1000 und von nicht mehr als 1/500, von nicht weniger als 1/500 und von nicht mehr als 1/100, von nicht weniger als 1/100 und von nicht mehr als 1/50, von nicht weniger als 1/50 und von nicht mehr als 1/10 oder von nicht weniger als 1/10 und von nicht mehr als 1/5 in Bezug auf die Breite von jeder der Seitenflächen 5A bis 5D gebildet sein.
  • Die Gruppe 12 erhöhter Abschnitte kann innerhalb eines Bereiches von nicht weniger als 1/200 und von nicht mehr als 1/10 in Bezug auf die Breite von jeder der Seitenflächen 5A bis 5D (bei dieser Ausführungsform die Seitenflächen 5A, 5C) gebildet sein. Die Gruppe 12 erhöhter Abschnitte kann innerhalb eines Bereiches von nicht weniger als 10 µm und von nicht mehr als 200 µm gebildet sein, und zwar hinsichtlich der zweiten Richtung Y.
  • Die Gruppe 12 erhöhter Abschnitte kann innerhalb eines Bereiches von nicht weniger als 10 µm und nicht mehr als 50 µm gebildet sein, von nicht weniger als 50 µm und nicht mehr als 100 µm, von nicht weniger als 100 µm und nicht mehr als 150 µm, von nicht weniger als 150 µm und nicht mehr als 200 µm, und zwar hinsichtlich der zweiten Richtung Y. Die Gruppe 12 erhöhter Abschnitte kann innerhalb eines Bereiches von nicht weniger als 50 µm und nicht mehr als 150 µm oder von nicht weniger als 80 µm und nicht mehr als 120 µm gebildet sein, und zwar hinsichtlich der zweiten Richtung Y.
  • Die Gruppe 12 erhöhter Abschnitte ist so ausgelegt, dass die Vielzahl von erhöhten Abschnitten 11 sich in der ersten Richtung X in der ersten Richtungsansicht bei einer Betrachtung in der ersten Richtung X überlappen. Die Gruppe 12 erhöhter Abschnitte bildet eine Gruppenregion 13 erhöhter Abschnitte, die sich in einer Bandform entlang der ersten Richtung X erstreckt, und zwar durch bzw. in Form eines kollektiven Musters der Vielzahl von erhöhten Abschnitten 11, die punktförmig bzw. gepunktet ausgebildet sind, und zwar sukzessive entlang der ersten Richtung X.
  • Mit anderen Worten beinhaltet die Gruppenregion 13 erhöhter Abschnitte die Vielzahl von erhöhten Abschnitten 11 (die Gruppe 12 erhöhter Abschnitte) , die in einer bandförmigen Region der zweiten Hauptfläche 4 gebildet sind, die sich entlang der ersten Richtung X erstreckt. Eine Vielzahl von Gruppen 12 erhöhter Abschnitte (Gruppenregionen 13 erhöhter Abschnitte) mit der oben beschriebenen Konfiguration sind mit Abständen entlang der zweiten Richtung Y auf der zweiten Hauptfläche 4 gebildet.
  • Das heißt, das Punktmuster der Vielzahl von erhöhten Abschnitten 11 ist absatzweise gebildet, und zwar in einer zweiten Richtungsansicht bei einer Betrachtung in der zweiten Richtung Y. Eine Distanz zwischen der Vielzahl von Gruppen 12 erhöhter Abschnitte kann einen Wert von nicht weniger als 1% und von nicht mehr als 25% eines Bereiches betragen, innerhalb dessen die Gruppe 12 erhöhter Abschnitte gebildet ist. Die Distanz zwischen der Vielzahl von Gruppen 12 erhöhter Abschnitte kann einen Wert von nicht kleiner als 1% und von nicht mehr als 5%, von nicht kleiner als 5% und nicht mehr als 10%, von nicht kleiner als 10% und nicht mehr als 15%, von nicht kleiner als 15% und nicht mehr als 20% oder von nicht weniger als 20% und nicht mehr als 25% des Bereiches haben, in dem die Gruppe 12 erhöhter Abschnitte gebildet ist.
  • Eine Distanz zwischen der Vielzahl von wechselseitig benachbarten Gruppen 12 erhöhter Abschnitte kann hinsichtlich der zweiten Richtung Y größer sein als 0 µm und ist ggf. nicht größer als 100 µm. Die Distanz zwischen der Vielzahl von Gruppen 12 erhöhter Abschnitte ist ggf. größer als 0 µm und nicht größer als 20 µm, ggf. nicht kleiner als 20 µm und nicht größer als 40 µm, ggf. nicht kleiner als 40 µm und nicht größer als 60 µm, ggf. nicht kleiner als 60 µm und nicht größer als 80 µm oder ggf. nicht kleiner als 80 µm und nicht größer als 100 µm. Die Distanz zwischen der Vielzahl von Gruppen 12 erhöhter Abschnitte ist ggf. nicht kleiner als 5 µm und nicht größer als 50 µm.
  • Die erste Richtung X kann auf die [11-20] -Richtung eingestellt sein, und die zweite Richtung Y kann auf eine [1-100]-Richtung eingestellt sein. Das heißt, die Gruppen 12 erhöhter Abschnitte können jeweils eine bandförmige Gruppenregion 13 erhöhter Abschnitte bilden, die sich im Wesentlichen parallel zu oder parallel zu der [11-20]-Richtung erstrecken, und können in Vielzahl mit Abständen entlang der [1-100]-Richtung gebildet sein.
  • Die erste Richtung X kann auf die [1-100] -Richtung eingestellt sein, und die zweite Richtung Y kann auf die [11-20]-Richtung eingestellt sein. Das heißt, die Gruppen 12 erhöhter Abschnitte können jeweils eine bandförmige Gruppenregion 13 erhöhter Abschnitte bilden, die sich im Wesentlichen parallel zu oder parallel zu der [1-100]-Richtung erstrecken, und können in Vielzahl mit Abständen entlang der [11-20]-Richtung gebildet sein.
  • Ein Raum bzw. Zwischenraum 14 ist in einer Region der zweiten Hauptfläche 4 zwischen den wechselseitig benachbarten Gruppen 12 erhöhter Abschnitte in der zweiten Richtung Y abgegrenzt. Der Raum 14 ist frei von dem Punktmuster, das die Vielzahl von erhöhten Abschnitten 11 beinhaltet.
  • Der Raum 14 ist in eine Bandform abgegrenzt, die sich parallel zu der ersten Richtung X erstreckt, und zwar durch die wechselseitig benachbarten Gruppen 12 erhöhter Abschnitte (die Gruppenregion 13 erhöhter Abschnitte) . Hierdurch wird auf der zweiten Hauptfläche 4 ein Streifenmuster gebildet, das die Gruppe 12 erhöhter Abschnitte und den Raum 14 beinhaltet, die abwechselnd bzw. alternierend entlang der zweiten Richtung Y gebildet sind.
  • Eine Vielzahl von Vertiefungen 16 sind in der zweiten Hauptfläche 4 gebildet. In 3 und in der vergrößerten Ansicht der 3 ist die Vertiefung 16 durch eine Linie gezeigt. Die Vertiefung 16 ist in der Gruppe 12 erhöhter Abschnitte und in dem Raum 14 gebildet.
  • Die Vielzahl von Vertiefungen 16 beinhalten Schleifmarkierungen („grinding marks“), die aufgrund eines Schleifvorganges gebildet worden sind, der an der zweiten Waferhauptfläche 43 eines SiC-Halbleiterwafers 41 durchgeführt worden ist, der nachstehend beschrieben werden wird. Hierdurch ist eine Richtung, in der sich die Vertiefung 16 erstreckt, unterschiedlich, und zwar in Abhängigkeit von einer Position, an der die SiC-Halbleiterschicht 2 aus dem SiC-Halbleiterwafer 41 ausgeschnitten wird.
  • Die Vertiefung 16 kann sich im Wesentlichen parallel zu oder parallel zu jeder der Gruppen 12 erhöhter Abschnitte erstrecken. Die Vertiefung 16 kann einen Abschnitt beinhalten, der die Gruppe 12 erhöhter Abschnitte schneidet bzw. kreuzt. Die Vertiefung 16 kann sich entlang einer Richtung erstrecken, die jede der Gruppen 12 erhöhter Abschnitte schneidet bzw. kreuzt oder orthogonal hierzu ausgerichtet ist. Die Vertiefung 16 kann sich geradlinig erstrecken oder kann sich in einer Kreisbogenform erstrecken.
  • Einige der Vielzahl von erhöhten Abschnitten 11, die in jeder der Gruppen 12 erhöhter Abschnitte enthalten sind, sind mit Abständen entlang der Vertiefung 16 gebildet. Das heißt, jede der Gruppen 12 erhöhter Abschnitte beinhaltet einen dritten Abschnitt 19, in dem einige der erhöhten Abschnitte 11 aus der Vielzahl von erhöhten Abschnitten 11 mit Abständen entlang der Vertiefung 16 gebildet sind, und zwar in einer Draufsicht.
  • Jede der Gruppen 12 erhöhter Abschnitte wird bspw. durch ein Wärmebehandlungsverfahren („annealing method“) gebildet. Die Vielzahl von erhöhten Abschnitten 11 können Laserverarbeitungsmarkierungen sein, die von einem Laser-Wärmebehandlungsverfahren gebildet sind.
  • Die Vielzahl von erhöhten Abschnitten 11 entlang der Vertiefungen 16 (der dritte Abschnitt 19 der Gruppe 12 erhöhter Abschnitte) kann durch ein Wärmebehandlungsverfahren gebildet sein, das an einer Unebenheit durchgeführt wird, die durch die Vertiefung 16 an der zweiten Hauptfläche 4 abgegrenzt ist (die zweite Waferhauptfläche 43 des SiC-Halbleiterwafers 41) .
  • Wie es in 4A bis 4D gezeigt ist, kann jede der Gruppen 12 erhöhter Abschnitte eine Vielzahl von Konfigurationen annehmen, und zwar durch Einstellen von Wärmebehandlungskonditionen bzw. -randbedingungen (hier, Laser-Wärmebehandlungsrandbedingungen) .
  • 4A ist ein Diagramm, das ein zweites Konfigurationsbeispiel von jeder der Gruppen 12 erhöhter Abschnitte zeigt.
  • Wie es in 4A gezeigt ist, kann die Gruppe 12 erhöhter Abschnitte einen erhöhten Abschnitt 11 in einer konvex gekrümmten Form beinhalten, die sich entlang der ersten Richtung X erstreckt und entlang der zweiten Richtung Y (der Seite der Seitenfläche 5B in 4A) vorsteht, und zwar in Draufsicht. Der erhöhte Abschnitt 11 kann durch eine Vielzahl von erhöhten Abschnitten 11 gebildet sein, die einander überlappen.
  • Eine Distanz zwischen den zwei am weitesten voneinander getrennten Punkten in dem erhöhten Abschnitt 11 ist ggf. nicht kleiner als 1 µm und nicht größer als 200 µm (in dem vorliegenden Konfigurationsbeispiel etwa 50 µm) . Eine Distanz zwischen einer Vielzahl von wechselseitig benachbarten erhöhten Abschnitten 11 hinsichtlich der ersten Richtung X wird auf einen Wert von nicht weniger als 10% der Größe des erhöhten Abschnittes 11 eingestellt. Die Vielzahl von erhöhten Abschnitten 11 werden gebildet durch Verschieben bzw. Versetzen von wechselseitig benachbarten Laserbestrahlungspositionen in der ersten Richtung X.
  • 4B ist ein Diagramm, das ein drittes Konfigurationsbeispiel der Gruppe 12 erhöhter Abschnitte zeigt.
  • Wie es in 4B gezeigt ist, kann die Gruppe 12 erhöhter Abschnitte einen erhöhten Abschnitt 11 in einer konkav gekrümmten Form beinhalten, die sich entlang der zweiten Richtung Y erstreckt und die entlang der ersten Richtung X ausgenommen ist, und zwar in einer Draufsicht. Der erhöhte Abschnitt 11 kann auch durch eine Vielzahl von erhöhten Abschnitten 11 gebildet sein, die einander überlappen.
  • Eine Distanz zwischen den zwei am meisten bzw. am weitesten voneinander separierten bzw. beabstandeten bzw. getrennten Punkten in jedem erhöhten Abschnitt 11 ist ggf. nicht kleiner als 1 µm und nicht größer als 200 µm (in dem vorliegenden Konfigurationsbeispiel etwa 50 µm) . Die Vielzahl von erhöhten Abschnitten 11 werden gebildet durch Überlappen der wechselseitig benachbarten Laserbestrahlungspositionen in einem Bereich von nicht weniger als 50% und nicht mehr als 70%.
  • 4C ist ein Diagramm, das ein viertes Konfigurationsbeispiel der Gruppe 12 erhöhter Abschnitte zeigt.
  • Wie es in 4C gezeigt ist, kann die Gruppe 12 erhöhter Abschnitte einen erhöhten Abschnitt 11 in einer Linienform beinhalten, die sich entlang der zweiten Richtung Y erstreckt und die entlang der ersten Richtung X ausgenommen ist, und zwar in einer Draufsicht. Der erhöhte Abschnitt 11 kann einen vorstehenden Abschnitt beinhalten, der entlang der ersten Richtung X vorsteht. Der erhöhte Abschnitt 11 kann auch durch eine Vielzahl von erhöhten Abschnitten 11 gebildet sein, die einander überlappen.
  • Eine Distanz zwischen den zwei am weitesten voneinander getrennten Punkten in dem erhöhten Abschnitt 11 ist ggf. nicht kleiner als 1 µm und nicht größer als 200 µm (in dem vorliegenden Konfigurationsbeispiel etwa 50 µm) . Die Vielzahl von erhöhten Abschnitten 11 werden gebildet durch Überlappen der wechselseitig benachbarten Laserbestrahlungspositionen in einem Bereich von nicht weniger als 70% und nicht mehr als 90%.
  • 4D ist ein Diagramm, das ein fünftes Konfigurationsbeispiel der Gruppe 12 erhöhter Abschnitte zeigt.
  • Wie es in 4D gezeigt ist, kann die Gruppe 12 erhöhter Abschnitte so ausgelegt („laidout“) sein, dass Säulen erhöhter Abschnitte, die jeweils eine Vielzahl von erhöhten Abschnitten 11 beinhaltet, die in Abständen entlang der zweiten Richtung Y ausgerichtet sind, mit Abständen entlang der ersten Richtung X gebildet sind.
  • Eine Distanz zwischen den zwei am weitesten voneinander entfernten bzw. getrennten Punkten in dem erhöhten Abschnitt 11 ist ggf. nicht kleiner als 1 µm und nicht größer als 200 µm (in dem vorliegenden Konfigurationsbeispiel etwa 5 µm) . Die Vielzahl von erhöhten Abschnitten 11 wird gebildet durch Überlappen der wechselseitig benachbarten Laserbestrahlungspositionen in einem Bereich von nicht weniger als 90% und weniger als 100%.
  • 5 ist eine Schnittansicht entlang einer Linie V-V, die in 3 gezeigt ist bzw. entlang einer Linie IV-IV, die in 2 gezeigt ist.
  • Unter Bezugnahme auf 5 weist die SiC-Halbleiterschicht 2 bei dieser Ausführungsform eine laminierte Struktur auf, die ein SiC-Halbleitersubstrat 21 vom n+-Typ und eine Epitaxie- bzw- Expitaxialschicht 22 vom n-Typ beinhaltet. Das SiC-Halbleitersubstrat 21 bildet die zweite Hauptfläche 4. Die SiC-Epitaxialschicht 22 bildet die erste Hauptfläche 3. Das SiC-Halbleitersubstrat 21 und die SiC-Epitaxialschicht 22 bilden die Seitenflächen 5A bis 5D.
  • Eine Dicke des SiC-Halbleitersubstrats 21 ist ggf. nicht kleiner als 5 µm und nicht größer als 400 µm. Die Dicke des SiC-Halbleitersubstrats 21 ist ggf. nicht kleiner als 5 µm und nicht größer als 50 µm, ggf. nicht kleiner als 50 µm und nicht größer als 100 µm, ggf. nicht kleiner als 100 µm und nicht größer als 150 µm, ggf. nicht kleiner als 150 µm und nicht größer als 200 µm, ggf. nicht kleiner als 200 µm und nicht größer als 250 µm, ggf. nicht kleiner als 250 µm und nicht größer als 300 µm, ggf. nicht kleiner als 300 µm und nicht größer als 350 µm oder ggf. nicht kleiner als 350 µm und nicht größer als 400 µm.
  • Die Dicke des SiC-Halbleitersubstrats 21 ist vorzugsweise nicht kleiner als 80 µm und nicht größer als 200 µm (z.B. etwa 150 µm). Ein Verkleinern der Dicke des SiC-Halbleitersubstrats 21 verkürzt einen Strompfad, was es ermöglicht, einen Widerstandswert zu reduzieren.
  • Die SiC-Epitaxialschicht 22 bildet die erste Hauptfläche 3 und Abschnitte der Seitenflächen 5A bis 5D. Eine Dicke der SiC-Epitaxialschicht 22 ist ggf. nicht kleiner als 1 µm und nicht größer als 100 µm.
  • Die Dicke der SiC-Epitaxialschicht 22 ist ggf. nicht kleiner als 1 µm und nicht größer als 25 µm, ggf. nicht kleiner als 25 µm und nicht größer als 50 µm, ggf. nicht kleiner als 50 µm und nicht größer als 75 µm oder ggf. nicht kleiner als 75 µm und nicht größer als 100 µm. Die Dicke der SiC-Epitaxialschicht 22 ist vorzugsweise nicht kleiner als 5 µm und nicht größer als 15 µm. (z.B. etwa 10 µm).
  • Eine Verunreinigungskonzentration vom n-Typ der SiC-Epitaxialschicht 22 ist nicht größer als eine Verunreinigungskonzentration vom n-Typ des SiC-Halbleitersubstrats 21. Die Verunreinigungskonzentration vom n-Typ des SiC-Halbleitersubstrats 21 ist ggf. nicht kleiner als 1,0×1018 cm3 und nicht größer als 1,0×1021 cm-3. Die Verunreinigungskonzentration vom n-Typ der SiC-Epitaxialschicht 22 ist ggf. nicht kleiner als 1,0×1015 cm-3 und nicht größer als 1,0×1018 cm-3.
  • Unter Bezugnahme auf 5 und die vergrößerte Ansicht der 5 sind die Gruppe 12 erhöhter Abschnitte und die Vertiefung 16, die oben beschrieben wurden, in dem SiC-Halbleitersubstrat 21 gebildet. In einem Flächenschichtabschnitt der zweiten Hauptfläche 4 ist eine modifizierte Schicht 4a gebildet, in der SiC der SiC-Halbleiterschicht 2 (das SiC-Halbleitersubstrat 21) teilweise modifiziert ist, so dass es abgewandelte bzw. unterschiedliche Eigenschaften hat. Die modifizierte Schicht 4a wird durch ein Wärmebehandlungsverfahren gebildet, das an der zweiten Hauptfläche 4 durchgeführt wird.
  • Die modifizierte Schicht 4a beinhaltet Si-Atome und C-Atome. Genauer gesagt weist die modifizierte Schicht 4a eine Kohlenstoffdichte auf, die niedriger ist als eine Kohlenstoffdichte einer Region der SiC-Halbleiterschicht 2 (des SiC-Halbleitersubstrats 21) außerhalb der modifizierten Schicht 4a.
  • Die modifizierte Schicht 4a weist eine Siliciumdichte auf, die größer ist als die Kohlenstoffdichte. Das heißt, die modifizierte Schicht 4a beinhaltet eine modifizierte Si-Schicht, in der SiC der SiC-Halbleiterschicht 2 (des SiC-Halbleitersubstrats 21) auf Si modifiziert ist. Die modifizierte Schicht 4a kann eine amorphe Si-Schicht sein.
  • Die modifizierte Schicht 4a kann einen Gitterdefekt („lattice defect“) aufgrund einer Modifikation des SiC beinhalten. Das heißt, die modifizierte Schicht 4a kann eine Gitterdefektregionmit einem Defektniveau haben, das aufgrund der Modifikation von SiC eingeführt ist.
  • Bei dieser Ausführungsform ist die modifizierte Schicht 4a in einer Region des Flächenschichtabschnittes der zweiten Hauptfläche 4 entlang der Gruppe 12 erhöhter Abschnitte gebildet. Die Vielzahl von erhöhten Abschnitten 11 von jeder Gruppe 12 erhöhter Abschnitte wird durch die modifizierte Schicht 4a gebildet. Das heißt, die Vielzahl von erhöhten Abschnitten 11 beinhalten die modifizierte Schicht 4a.
  • Bei dieser Ausführungsform ist die modifizierte Schicht 4a auch in dem Raum 14 gebildet. Die modifizierte Schicht 4a erstreckt sich von der Gruppe 12 erhöhter Abschnitte zu dem Raum 14. Das heißt, das Wärmebehandlungsverfahren, das an der zweiten Hauptfläche 4 durchgeführt wird, erstreckt sich auch zu dem bzw. auf den Raum 14.
  • Eine Dicke eines Abschnittes der modifizierten Schicht 4a entlang der Gruppe 12 erhöhter Abschnitte ist nicht kleiner als eine Dicke eines Abschnittes der modifizierten Schicht 4a entlang des Raums 14, und zwar aufgrund des Vorhandenseins des erhöhten Abschnittes 11. Genauer gesagt ist die Dicke des Abschnittes der modifizierten Schicht 4a entlang der Gruppe 12 erhöhter Abschnitte größer als die Dicke des Abschnittes der modifizierten Schicht 4a entlang des Raums 14.
  • Die Dicke der modifizierten Schicht 4a ist ggf. nicht kleiner als 1 nm und nicht größer als 1000 nm. Eine Dicke Ta einer Region der modifizierten Schicht 4a, die den erhöhten Abschnitt 11 bildet, ist ggf. nicht kleiner als 50 nm und nicht größer als 1000 nm. Eine Dicke Tb einer Region der modifizierten Schicht 4a außerhalb des erhöhten Abschnittes 11 ist ggf. nicht kleiner als 1 nm und nicht größer als 300 nm.
  • Die Dicke Ta ist ggf. nicht kleiner als 50 nm und nicht größer als 100 nm, ggf. nicht kleiner als 100 nm und nicht größer als 200 nm, ggf. nicht kleiner als 200 nm und nicht größer als 300 nm, ggf. nicht kleiner als 300 nm und nicht größer als 400 nm, ggf. nicht kleiner als 400 nm und nicht größer als 500 nm, ggf. nicht kleiner als 500 nm und nicht größer als 600 nm, ggf. nicht kleiner als 600 nm und nicht größer als 700 nm, ggf. nicht kleiner als 700 nm und nicht größer als 800 nm, ggf. nicht kleiner als 800 nm und nicht größer als 900 nm oder ggf. nicht kleiner als 900 nm und nicht größer als 1000 nm.
  • Die Dicke Tb ist ggf. nicht kleiner als 1 nm und nicht größer als 10 nm, ggf. nicht kleiner als 10 nm und nicht größer als 50 nm, ggf. nicht kleiner als 50 nm und nicht größer als 100 nm, ggf. nicht kleiner als 100 nm und nicht größer als 150 nm, ggf. nicht kleiner als 150 nm und nicht größer als 200 nm, ggf. nicht kleiner als 200 nm und nicht größer als 250 nm oder ggf. nicht kleiner als 250 nm und nicht größer als 300 nm.
  • Die Dicke Tb ist ggf. nicht größer als 1/2, ggf. nicht größer als 1/3, ggf. nicht größer als 1/4, ggf. nicht größer als 1/5, ggf. nicht größer als 1/6, ggf. nicht größer als 1/7, ggf. nicht größer als 1/8, ggf. nicht größer als 1/9, ggf. nicht größer als 1/10, ggf. nicht größer als 1/11, ggf. nicht größer als 1/12, ggf. nicht größer als 1/13, ggf. nicht größer als 1/14, ggf. nicht größer als 1/15, ggf. nicht größer als 1/16, ggf. nicht größer als 1/17, ggf. nicht größer als 1/18, ggf. nicht größer als 1/19 oder ggf. nicht größer als 1/20 der Dicke Ta.
  • Ein Widerstandswert der zweiten Hauptfläche 4 in einem Fall, bei dem die Gruppe 12 erhöhter Abschnitte an der zweiten Hauptfläche 4 nicht vorhanden ist, ist größer als ein Widerstandswert der zweiten Hauptfläche 4 in einem Fall, bei dem die Gruppe 12 erhöhter Abschnitte an der zweiten Hauptfläche 4 vorhanden ist. Das heißt, die Vielzahl von Gruppen 12 erhöhter Abschnitte haben als elektrische Charakteristika einen Widerstandswert, der nicht größer ist als ein Widerstandswert eines SiC-Monokristalls allein.
  • Genauer gesagt haben die Vielzahl von Gruppen 12 erhöhter Abschnitte einen Widerstandswert, der kleiner ist als der Widerstandswert des SiC-Monokristalls allein. Ferner haben die Vielzahl von Gruppen 12 erhöhter Abschnitte einen Widerstandswert, der nicht größer ist als ein Widerstandswert des Raums 14. Genauer gesagt haben die Vielzahl von Gruppen 12 erhöhter Abschnitte einen Widerstandswert, der kleiner ist als der Widerstandswert des Raums 14.
  • Der Widerstandswert als elektrische Charakteristika der Gruppe 12 erhöhter Abschnitte wird durch die modifizierte Schicht 4a reduziert. Das heißt, der Widerstandswert der Gruppe 12 erhöhter Abschnitte ist nicht größer als der Widerstandswert des SiC-Monokristalls, und zwar aufgrund der modifizierten Schicht 4a. Der Widerstandswert als elektrische Charakteristika des Raums 14 ist ebenfalls nicht größer als der Widerstandswert des SiC-Monokristalls, und zwar aufgrund der modifizierten Schicht 4a.
  • Die oben beschriebene Elektrode 10 ist an der zweiten Hauptfläche 4 gebildet. Die Elektrode 10 ist direkt mit der zweiten Hauptfläche 4 verbunden. Die Elektrode 10 bedeckt die Gruppe 12 erhöhter Abschnitte an der zweiten Hauptfläche 4. Bei dieser Ausführungsform bedeckt die Elektrode 10 kollektiv die Vielzahl von Gruppen 12 erhöhter Abschnitte.
  • Die Elektrode 10 ist als ein Film in Übereinstimmung mit einer äußeren Fläche der Gruppe 12 erhöhter Abschnitte (äußere Flächen der Vielzahl von erhöhten Abschnitten 11) und einer inneren Fläche der Vertiefung 16 gebildet. Hierdurch wird in einem Abschnitt einer äußeren Fläche der Elektrode 10, der die Gruppe 12 erhöhter Abschnitte (die Vielzahl von erhöhten Abschnitten 11) bedeckt, ein erhöhter Abschnitt 10a gebildet, der in einer Richtung weg von der zweiten Hauptfläche 4 erhöht ist. Ferner wird in einem Abschnitt der äußeren Fläche der Elektrode 10, der die Vertiefung 16 bedeckt, ein Ausnehmungsabschnitt 10b gebildet, der hin zu der zweiten Hauptfläche 4 ausgenommen ist.
  • Die Elektrode 10 bildet einen Ohm' schen Kontakt mit der zweiten Hauptfläche 4. Genauer gesagt bildet die Elektrode 10 einen Ohm'schen Kontakt mit der Gruppe 12 erhöhter Abschnitte. Noch genauer gesagt bildet die Elektrode 10 einen Ohm'schen Kontakt mit der Vielzahl von Gruppen 12 erhöhter Abschnitte. Bei dieser Ausführungsform bildet die Elektrode 10 auch mit dem Raum 14 einen Ohm'schen Kontakt.
  • Die Elektrode 10 weist eine laminierte Struktur auf, die eine Vielzahl von Elektrodenschichten beinhaltet, die auf die zweite Hauptfläche 4 laminiert sind. Bei dieser Ausführungsform weist die Elektrode 10 eine vierschichtige Struktur auf, die eine Ti-Schicht 31, eine Ni-Schicht 32, eine Au-Schicht 33 und eine Ag-Schicht 34 beinhaltet, die in dieser Reihenfolge ausgehend von der zweiten Hauptfläche 4 laminiert sind.
  • Die Ti-Schicht 31, die Ni-Schicht 32, die Au-Schicht 33 und die Ag-Schicht 34 sind jeweils als Filme in Übereinstimmung bzw. in Konformität mit der äußeren Fläche der Gruppe 12 erhöhter Abschnitte (äußeren Flächen der Vielzahl von erhöhten Abschnitten 11) und der inneren Fläche der Vertiefung 16 gebildet. Der erhöhte Abschnitt 10a und der Ausnehmungsabschnitt bzw. ausgenommene Abschnitt 10b der Elektrode 10 sind in einer äußeren Fläche der Ag-Schicht 34 gebildet.
  • Die Ti-Schicht 31 ist direkt mit der zweiten Hauptfläche 4 verbunden. Die Ti-Schicht 31 bedeckt kollektiv die Vielzahl von Gruppen 12 erhöhter Abschnitte, um einen Ohm'schen Kontakt mit der zweiten Hauptfläche 4 zu bilden. Bei dieser Ausführungsform bildet die Ti-Schicht 31 auch mit dem Raum 14 einen Ohm'schen Kontakt.
  • Die Ni-Schicht 32 bedeckt eine im Wesentlichen gesamte Region oder eine gesamte Region der Ti-Schicht 31. Die Au-Schicht 33 bedeckt eine im Wesentlichen gesamte Region oder eine gesamte Region der Ni-Schicht 32. Die Ag-Schicht 34 bedeckt eine im Wesentlichen gesamte Region oder eine gesamte Region der Au-Schicht 33.
  • Eine Dicke der Ti-Schicht 31 ist ggf. nicht kleiner als 0,01 µm und nicht größer als 5 µm (bspw. etwa 0,07 µm). Eine Dicke der Ni-Schicht 32 ist ggf. nicht kleiner als 0,1 µm und nicht größer als 40 µm. (bspw. etwa 1,2 µm).
  • Eine Dicke der Au-Schicht 33 ist ggf. nicht kleiner als 0,1 µm und nicht größer als 40 µm (bspw. etwa 0,07 µm). Eine Dicke der Ag-Schicht 34 ist ggf. nicht kleiner als 0,1 µm und nicht größer als 40 µm (bspw. etwa 0,3 µm). Die Elektrode 10 kann eine einschichtige Struktur haben, die durch die Ti-Schicht 31, die Ni-Schicht 32, die Au-Schicht 33 oder die Ag-Schicht 34 aufgebaut bzw. gebildet ist.
  • Die Elektrode 10 bildet einen Ohm' schen Kontakt mit der zweiten Hauptfläche 4, und zwar nicht über eine Silicidschicht, die Silicid als einen Hauptbestandteil beinhaltet. Die Elektrode 10 bildet einen Ohm'schen Kontakt mit der Gruppe 12 erhöhter Abschnitte, und zwar nicht über die Silicidschicht, die Silicid als einen Hauptbestandteil beinhaltet.
  • Die Elektrode 10 bildet einen Ohm' schen Kontakt mit der zweiten Hauptfläche 4, und zwar nicht über eine Kohlenstoffschicht, die Kohlenstoff als einen Hauptbestandteil beinhaltet. Die Elektrode 10 bildet einen Ohm'schen Kontakt mit der Gruppe 12 erhöhter Abschnitte, und zwar nicht über die Kohlenstoffschicht, die Kohlenstoff als einen Hauptbestandteil beinhaltet.
  • Die Elektrode 10 beinhaltet keine Region, in der ein Material, das Silicid als einen Hauptbestandteil beinhaltet, als eine Schicht gebildet ist. Die Elektrode 10 beinhaltet auch keine Region, in der ein Material, das Kohlenstoff als einen Hauptbestandteil beinhaltet, als eine Schicht gebildet ist.
  • Die Elektrode 10 liegt an einem unebenen Abschnitt an, der durch die Gruppe 12 erhöhter Abschnitte (die Vielzahl von erhöhten Abschnitten 11) und die Vielzahl von Vertiefungen 16 abgegrenzt („demarcated“) ist. Eine Kontaktfläche bzw. ein Kontaktflächeninhalt der Elektrode 10 mit der zweiten Hauptfläche 4 wird durch die Gruppe 12 erhöhter Abschnitte (die Vielzahl von erhöhten Abschnitten 11) vergrößert. Demzufolge ist eine Adhäsion der Elektrode 10 an der zweiten Hauptfläche 4 verbessert. Die Kontaktfläche der Elektrode 10 mit der zweiten Hauptfläche 4 wird auch durch die Vielzahl von Vertiefungen 16 vergrößert.
  • Eine Diodenregion 23 vom n-Typ ist in der SiC-Epitaxialschicht 22 gebildet. Die Diodenregion 23 liegt teilweise gegenüber der ersten Hauptfläche 3 frei („partially exposed from the first main surface 3“). Bei dieser Ausführungsform ist die Diodenregion 23 durch eine Teilregion der SiC-Epitaxialschicht 22 gebildet.
  • Die Diodenregion 23 kann durch Einführen einer Verunreinigung vom n-Typ (Donator) in einen Flächenschichtabschnitt der SiC-Epitaxialschicht 22 gebildet werden. In diesem Fall kann die Diodenregion 23 eine Verunreinigungskonzentration vom n-Typ haben, die höher ist als die Verunreinigungskonzentration vom n-Typ der SiC-Epitaxialschicht 22.
  • Die Diodenregion 23 ist in einem zentralen Abschnitt der ersten Hauptfläche 3 gebildet, und zwar in einer Draufsicht. Die Diodenregion 23 ist in eine vierseitige Form mit vier Seiten gebildet, die parallel sind zu den Seitenflächen 5A bis 5D, und zwar in einer Draufsicht. Die Diodenregion 23 kann in eine Kreisform gebildet sein, und zwar in der Draufsicht.
  • Eine Verunreinigungsregion 24 ist an dem Umfang der Diodenregion 23 in dem Flächenschichtabschnitt der SiC-Epitaxialschicht 22 gebildet. Die Verunreinigungsregion 24 ist eine Region, in die eine Verunreinigung vom p-Typ (Akzeptor) eingeführt ist, und zwar entlang des Umfangs der Diodenregion 23. Die Verunreinigungsregion 24 weist eine Verunreinigungskonzentration vom p-Typ auf, die höher ist als die Verunreinigungskonzentration vom n-Typ der SiC-Epitaxialschicht 22.
  • Bei dieser Ausführungsform wird an der Verunreinigung vom p-Typ, die die Verunreinigungsregion 24 bildet, keine Aktivierungs-Wärmebehandlung durchgeführt. Die Verunreinigungsregion 24 ist als eine Nicht-Halbleiterregion gebildet, bei der es sich nicht um eine Halbleiterregion vom p-Typ handelt. Die Verunreinigung vom p-Typ, die die Verunreinigungsregion 24 bildet, kann aktiviert werden. In diesem Fall wird die Verunreinigungsregion 24 zu einer Halbleiterregion vom p-Typ.
  • Die Verunreinigungsregion 24 erstreckt sich in einer Bandform entlang einem Umfangsrand der Diodenregion 23. Bei dieser Ausführungsform ist die Verunreinigungsregion 24 in einer Endlosform (vierseitige Ringform) gebildet, die die Diodenregion 23 umgibt. Die Verunreinigungsregion 24 wird auch als eine Schutzringregion bezeichnet. Ein innerer Umfangsrand der Verunreinigungsregion 24 definiert die Diodenregion 23.
  • Die Verunreinigungsregion 24 kann gegenüber den Seitenflächen 5A bis 5D freiliegen. Die Verunreinigungsregion 24 kann mit Abständen von den Seitenflächen 5A bis 5D in Richtung hin zu einer inneren Region hiervon gebildet sein.
  • Die oben beschriebene Isolierschicht 6 ist auf der ersten Hauptfläche 3 gebildet. Die Isolierschicht 6 kann Siliciumoxid enthalten. Die Isolierschicht 6 weist eine Öffnung 25 auf, die die Diodenregion 23 freilegt. Bei dieser Ausführungsform legt die Öffnung 25 auch eine Grenze zwischen der Diodenregion 23 und der Verunreinigungsregion 24 frei. Die Öffnung 25 ist in eine vierseitige Form mit vier Seiten gebildet, die sich in Draufsicht parallel zu den Seitenflächen 5A bis 5D erstrecken.
  • Eine Elektrode 7 ist auf der Diodenregion 23 der ersten Hauptfläche 3 gebildet. Die Elektrode 7 bildet einen Schottky-Übergang mit der Diodenregion 23. Hierdurch wird eine Schottky-Diode bzw. Schottky-Barriere-Diode D gebildet, bei der die Elektrode 7 als eine Anode angesehen wird und bei der die Diodenregion 23 als eine Kathode angesehen wird.
  • Ein Umfangsrandabschnitt der Elektrode 7 ist mit Abständen von den Seitenflächen 5A bis 5D hin zu einer inneren Region hiervon gebildet. Der Umfangsrandabschnitt der Elektrode 7 kann in Draufsicht mit der Verunreinigungsregion 24 überlappen. Die Elektrode 7 ist in eine vierseitige Form mit vier Seiten geformt, die parallel verlaufen zu den Seitenflächen 5A bis 5D, und zwar in der Draufsicht.
  • Die Elektrode 7 weist einen Bedeckungsabschnitt 26 auf. Der Bedeckungsabschnitt 26 ist von einem Bereich auf der ersten Hauptfläche 3 zu einem Bereich auf der Isolierschicht 6 herausgeführt und bedeckt einen Abschnitt der Isolierschicht 6. Eine Breite des Bedeckungsabschnittes 26 ist ggf. nicht kleiner als eine Linienbreite der Gruppe 12 erhöhter Abschnitte.
  • Die Elektrode 7 beinhaltet wenigstens einen Typ von Aluminium, Kupfer, Molybdän, Nickel, einer Aluminium-Kupfer-Legierung, einer Aluminium-Silicium-Legierung und einer Aluminium-Silicium-Kupfer-Legierung. Bei dieser Ausführungsform beinhaltet die Elektrode 7 eine Aluminium-Kupfer-Legierung.
  • Die oben beschriebene Isolierschicht 8 ist auf der Isolierschicht 6 gebildet. Bei dieser Ausführungsform beinhaltet die Isolierschicht 8 Siliziumnitrid. Die Isolierschicht 8 kann Siliciumoxid anstelle von oder zusätzlich zu Siliziumnitrid enthalten. Die Isolierschicht 8 bedeckt die Elektrode 7. Die Isolierschicht 8 weist eine erste Öffnung 27 auf, die die Elektrode 7 bzw. einen Teil der Elektrode 7 freilegt.
  • Bei dieser Ausführungsform bedeckt die erste Öffnung 27 den Umfangsrandabschnitt der Elektrode 7 und legt die innere Region der Elektrode 7 frei. Die erste Öffnung 27 ist in eine vierseitige Form mit vier Seiten gebildet, die parallel verlaufen zu den Seitenflächen 5A bis 5D, und zwar in Draufsicht.
  • Die oben beschriebene Harzschicht 9 ist auf der Isolierschicht 8 gebildet. Bei dieser Ausführungsform beinhaltet die Harzschicht 9 ein licht- bzw. fotoempfindliches Harz. Die Harzschicht 9 kann ein lichtempfindliches Harz vom negativen Typ oder vom positiven type enthalten.
  • Bei dieser Ausführungsform beinhaltet die Harzschicht 9 Polybenzoxazol als ein Beispiel des licht- bzw. fotoempfindlichen Harzes vom positiven Typ. Die Harzschicht 9 kann Polyimid als ein Beispiel eines lichtempfindlichen Harzes vom negativen Typ enthalten.
  • Die Harzschicht 9 ist in eine vierseitige Form mit vier Seiten gebildet, die parallel verlaufen zu den Seitenflächen 5A bis 5D, und zwar in Draufsicht. Ein Umfangsrandabschnitt der Harzschicht 9 ist mit Abständen von den Seitenflächen 5A bis 5D hin zu einer inneren Region hiervon gebildet und legt die erste Hauptfläche 3 frei. Genauer gesagt legt der Umfangsrandabschnitt der Harzschicht 9 die Isolierschicht 8 frei.
  • Eine zweite Öffnung 28 ist in einem inneren Abschnitt der Harzschicht 9 gebildet. Die zweite Öffnung 28 steht in Kommunikation mit bzw. geht über in die erste Öffnung 27 und legt die Elektrode 7 frei. Eine innere Wand der zweiten Öffnung 28 kann außerhalb der ersten Öffnung 27 positioniert sein. Die innere Wand der zweiten Öffnung 28 kann innerhalb der ersten Öffnung 27 positioniert sein.
  • 6A ist eine Draufsicht, die einen SiC-Halbleiterwafer 41 zeigt, der bei der Herstellung des Halbleiterbauteils 1 verwendet wird, das in 1 gezeigt ist. 6B ist eine Bodenansicht des in 6A gezeigten SiC-Halbleiterwafers 41 und ist eine Ansicht, die einen Zustand nach einem Schleifschritt und einer Wärmebehandlung zeigt, die an der zweiten Waferhauptfläche 43 des SiC-Halbleiterwafers 41 durchgeführt werden.
  • Unter Bezugnahme auf 6A und 6B ist der SiC-Halbleiterwafer 41 aufgebaut aus einem plattenförmigen SiC-Monokristall, der in eine Scheibenform („discoid shape“) gebildet ist. Der SiC-Halbleiterwafer 41 weist auf einer Seite eine erste Waferhauptfläche 42, auf der anderen Seite eine zweite Waferhauptfläche 43 und eine Waferseitenfläche 44 auf, die erste Waferhauptfläche 42 und die zweite Waferhauptfläche 43 verbindet.
  • Der SiC-Halbleiterwafer 41 kann einen 4H-SiC-Monokristall aufweisen. Die erste Waferhauptfläche 42 weist einen Off-Winkel auf, der unter einem Winkel von nicht mehr als 10° gegenüber einer (0001) -Ebene geneigt ist, und zwar in Bezug auf bzw. in die [11-20]-Richtung. Der Off-Winkel ist ggf. nicht kleiner als 0° und nicht größer als 4°. Der Off-Winkel kann größer sein als 0° und kleiner sein als 4°. Der Off-Winkel beträgt typischerweise 2° oder 4° und wird genauer gesagt in einem Bereich von 2°±10% oder einem Bereich von 4°±10% eingestellt.
  • Der SiC-Halbleiterwafer 41 beinhaltet ein oder eine Vielzahl von (bei dieser Ausführungsform ein) Orientierungsflach(s) („orientation flats“) 45, das bzw. die in der Waferseitenfläche 44 gebildet ist bzw. sind. Das Orientierungsflach 45 ist als ein Beispiel einer Markierung („marker“) gebildet, die eine Kristallorientierung angibt. Das Orientierungsflach 45 beinhaltet einen eingekerbten („notched“) Abschnitt, der an einem Umfangsrand des SiC-Halbleiterwafers 41 gebildet ist. Bei dieser Ausführungsform erstreckt sich das Orientierungsflach 45 geradlinig entlang der [11-20]-Richtung.
  • Die erste Waferhauptfläche 42 ist eine Elementbildungsfläche, in der ein Halbleiterelement (bei dieser Ausführungsform eine Schottky-Diode D) gebildet ist. In der ersten Waferhauptfläche 42 sind eine Vielzahl von Bauteilbildungsregionen 46 eingestellt, die jeweils einem Halbleiterbauteil 1 entsprechen.
  • Bei dieser Ausführungsform ist die Vielzahl von Bauteilbildungsregionen 46 in einer Matrix entlang der [11-20]-Richtung ([-1-120]-Richtung) und der [1-100]-Richtung ([-1100]-Richtung) aufgereiht bzw. arrayartig angeordnet.
  • Die Vielzahl von Bauteilbildungsregionen 46 werden durch gitterförmige Trennlinien („dicing lines“) 47 abgegrenzt. Das Halbleiterbauteil 1 wird ausgeschnitten, durch Schneiden des SiC-Halbleiterwafers 41 entlang von Umfangsrändern (den Trennlinien 47) der Vielzahl von Bauteilbildungsregionen 46.
  • Unter Bezugnahme auf 6B sind in einem Zustand, nachdem der Schleifschritt und eine Wärmebehandlung an der zweiten Waferhauptfläche 43 durchgeführt worden sind, eine Vielzahl von Gruppen 12 erhöhter Abschnitte und eine Vielzahl von Schleifmarkierungen 48 in der zweiten Waferhauptfläche 43 gebildet.
  • Die Vielzahl von Gruppen 12 erhöhter Abschnitte werden sind in einer Streifenform gebildet, die im Wesentlichen parallel oder parallel zu demOrientierungsflach 45 angeordnet bzw. ausgerichtet ist. Die Vielzahl von Gruppen 12 erhöhter Abschnitte können in einer Streifenform gebildet sein, die das Orientierungsflach 45 schneiden oder orthogonal hierzu ausgerichtet sind.
  • Die Vielzahl von Schleifmarkierungen („grinding marks“) 48 erstrecken sich jeweils in einer Kreisbogenform ausgehend von einem zentralen Abschnitt des SiC-Halbleiterwafers 41 hin zu einem Umfangsrandabschnitt hiervon. Generell beinhaltet die Vielzahl von Schleifmarkierungen 48 solche Schleifmarkierungen 48, die die [11-20]-Richtung und die [1-100]-Richtung schneiden („intersecting“) .
  • Die Vielzahl von Schleifmarkierungen 48 beinhalten eine solche Schleifmarkierung 48, die sich im Wesentlichen parallel zu oder parallel zu der [11-20]-Richtung oder der [1-100]-Richtung erstreckt, und zwar in einem Abschnitt, wo eine Tangentenlinie des Kreisbogens entlang der [11-20]-Richtung oder der [1-100]-Richtung verläuft. Die Vertiefungen 16, die in der zweiten Hauptfläche 4 der SiC-Halbleiterschicht 2 gebildet sind, können durch Abschnitte der Schleifmarkierungen 48 gebildet sein.
  • 7 ist ein Flussdiagramm, das ein Beispiel eines Verfahrens zum Herstellen des Halbleiterbauteils 1 beschreibt, das in 1 gezeigt ist. 8A bis 8R sind jeweils Schnittansichten, die das Verfahren zum Herstellen des Halbleiterbauteils 1 zeigen, das in 1 gezeigt ist. In 8A bis 8R ist jeweils nur eine Bauteilbildungsregion 46 gezeigt.
  • Unter Bezugnahme auf 8A wird zunächst der oben beschriebene SiC-Halbleiterwafer 41 vom n+-Typ vorbereitet (Schritt S1 in 7). Der SiC-Halbleiterwafer 41 dient als eine Basis bzw. „base“ des SiC-Halbleitersubstrats 21.
  • Anschließend wird unter Bezugnahme auf 8B die Expitaxialschicht 22 vom n-Typ auf der ersten Waferhauptfläche 42 gebildet (Schritt S2 in 7). Die SiC-Epitaxialschicht 22 wird gebildet durch Aufwachsen von SiC von oben auf die erste Waferhauptfläche 42, und zwar durch ein epitaktisches Wachstumsverfahren.
  • Als Nächstes wird unter Bezugnahme auf 8C die Diodenregion 23 in einer Hauptfläche der SiC-Epitaxialschicht 22 eingestellt bzw. festgelegt. Anschließend wird die Verunreinigungsregion 24 in dem Flächenschichtabschnitt der SiC-Epitaxialschicht 22 gebildet, um die Diodenregion 23 abzugrenzen (Schritt S3 in 7). Bei diesem Schritt wird eine Verunreinigung vom p-Typ in den Flächenschichtabschnitt der SiC-Epitaxialschicht 22 eingeführt, und zwar durch ein Ionenimplantierungsverfahren über eine Ionenimplantierungsmarke 51.
  • Als Nächstes wird unter Bezugnahme auf 8D die Isolierschicht 6 auf der Hauptfläche der SiC-Epitaxialschicht 22 gebildet (Schritt S4 in 7) . Die Isolierschicht 6 kann Siliciumoxid beinhalten. Die Isolierschicht 6 kann durch ein thermisches Oxidationsbehandlungsverfahren oder durch ein CVD-(chemisches Dampfabscheidungs)-Verfahren gebildet werden.
  • Als Nächstes wird unter Bezugnahme auf 8E ein nicht notwendiger Abschnitt der Isolierschicht 6 entfernt (Schritt S5 in 7). Der nicht notwendiger Abschnitt der Isolierschicht 6 kann durch ein Ätzverfahren über eine Maske 52 mit einem vorbestimmten Muster entfernt werden (bspw. ein Nassätzverfahren) . Die Maske 52 weist eine Öffnung 53 auf, die eine Region der Isolierschicht 6 freilegt, bei der die Öffnung 25 zu bilden ist. Hierdurch wird die Öffnung 25 in der Isolierschicht 6 gebildet.
  • Als Nächstes wird unter Bezugnahme auf 8F die Elektrode 7 auf der Hauptfläche der SiC-Epitaxialschicht 22 gebildet (Schritt S6 in 7). Die Elektrode 7 eine Aluminium-Kupfer-Legierung beinhalten. Die Elektrode 7 kann durch ein Sputter-Verfahren oder durch ein CVD-Verfahren gebildet werden.
  • Als Nächstes wird unter Bezugnahme auf 8G ein nicht notwendiger Abschnitt der Elektrode 7 entfernt (Schritt S7 in 7). Der nicht notwendige Abschnitt der Elektrode 7 kann durch ein Ätzverfahren über eine Maske 54 mit einem vorbestimmten Muster entfernt werden (bspw. ein Trockenätzverfahren). Hierdurch erfolgt eine Musterbildung („electrode 7 is patterned“) der Elektrode 7 in eine vorbestimmte Form.
  • Als Nächstes wird unter Bezugnahme auf 8H die Isolierschicht 8 auf der Isolierschicht 6 gebildet, um die Elektrode 7 zu bedecken (Schritt S8 in 7). Die Isolierschicht 8 beinhaltet Siliziumnitrid. Die Isolierschicht 8 kann durch ein CVD-Verfahren gebildet werden.
  • Als Nächstes wird unter Bezugnahme auf 8I ein nicht notwendiger Abschnitt der Isolierschicht 8 entfernt (Schritt S9 in 7). Der nicht notwendige Abschnitt der Isolierschicht 8 kann durch ein Ätzverfahren über eine Maske 55 mit einem vorbestimmten Muster entfernt werden (bspw. ein Nassätzverfahren) . Die Maske 55 weist eine Öffnung 56 auf, die eine Region der Isolierschicht 8 freilegt, bei der die erste Öffnung 27 zu bilden ist. Hierdurch wird die erste Öffnung 27 in der Isolierschicht 8 gebildet.
  • Als Nächstes wird unter Bezugnahme auf 8J die Harzschicht 9 auf der Isolierschicht 8 aufgebracht, um die Elektrode 7 zu bedecken (Schritt S12 in 7). Bei dieser Ausführungsform beinhaltet die Harzschicht 9 Polybenzoxazol als ein Beispiel des lichtempfindlichen Harzes vom positiven Typ.
  • Als Nächstes wird die Harzschicht 9 selektiv belichtet und hiernach entwickelt (Schritt S11 in 7). Hierdurch werden die zweite Öffnung 28 in Kommunikationsverbindung mit der ersten Öffnung 27 und eine Trennöffnung („dicing opening“) 57, die die Trennlinien 47 freilegt, in der Harzschicht 9 gebildet.
  • Als Nächstes wird unter Bezugnahme auf 8K die zweite Waferhauptfläche 43 geschliffen (Schritt S12 in 7). Bei diesem Schritt wird die zweite Waferhauptfläche 43 unter Verwendung von abrasiven Körnern bzw. Schleifkörnern mit einer Korngröße von #500 oder größer geschliffen. Die Korngröße der Schleifkörner ist vorzugsweise nicht kleiner als #1000 und nicht größer als #5000. Hierdurch wird die Vielzahl von Schleifmarkierungen 48 in der zweiten Waferhauptfläche 43 gebildet (siehe auch 6B). Ferner wird die zweite Waferhauptfläche 43 abgeflacht, und zur gleichen Zeit wird der SiC-Halbleiterwafer 41 dünn gemacht.
  • Als Nächstes wird unter Bezugnahme auf 8L eine Metallschicht 61 auf der zweiten Waferhauptfläche 43 gebildet (Schritt S13 in 7). Bei dieser Ausführungsform ist die Metallschicht 61 gebildet bzw. aufgebaut aus einer Ni-Schicht. Die Ni-Schicht kann durch ein Sputter-Verfahren gebildet werden. Eine Dicke der Ni-Schicht ist ggf. nicht kleiner als 100 Å und nicht größer als 1000 Å.
  • Als Nächstes wird unter Bezugnahme auf 8M ein Wärmebehandlungsverfahren an der zweiten Waferhauptfläche 43 durchgeführt (Schritt S14 in 7) . Bei diesem Schritt wird ein Laser-Wärmebehandlungsverfahren („laser annealing method“) als ein Beispiel des Wärmebehandlungsverfahrens durchgeführt.
  • In dem Laser-Wärmebehandlungsverfahren wird gepulstes Laserlicht mit einem Laserdurchmesser φ von nicht weniger als 50 µm und nicht mehr als 200 µm (z.B. etwa 100 µm) verwendet. Das gepulste Laserlicht ist UV-Laserlichtmit einer Wellenlänge in dem Ultraviolettbereich. Die Energie des gepulsten Laserlichtes ist ggf. nicht kleiner als 1,0 J/cm2 und nicht größer als 4,0 J/cm2 (z.B. etwa 3,0 J/cm2).
  • Das gepulste Laserlicht wird auf die zweite Waferhauptfläche 43 geschossen bzw. ausgesendet, und zwar über die Metallschicht 61. Parallel zu der Bestrahlung der zweiten Waferhauptfläche 43 mit gepulstem Laserlicht wird eine Bestrahlungsposition des gepulsten Laserlichtes auf die zweite Waferhauptfläche 43 entlang des Orientierungsflachs 45 bewegt. Einer oder eine Vielzahl von erhöhten Abschnitten 11 werden in einer Region der zweiten Waferhauptfläche 43 gebildet, auf die das gepulste Laserlicht ausgesendet wird.
  • Ferner wird in der Region der zweiten Waferhauptfläche 43, auf die das gepulste Laserlicht ausgesendet wird, die modifizierte Schicht 4a gebildet, in der das SiC des SiC-Halbleiterwafers 41 modifiziert wird, so dass es unterschiedliche bzw. andere Eigenschaften hat. Genauer gesagt wird das SiC des SiC-Halbleiterwafers 41 auf Si modifiziert, und zwar durch Eliminieren und/oder Sublimieren von C-Atomen aus SiC mittels Erwärmung.
  • Hierdurch wird die modifizierte Schicht 4a, die die modifizierte Si-Schicht beinhaltet, gebildet. Die modifizierte Schicht 4a kann eine amorphe Siliciumschicht aufweisen. Die modifizierte Schicht 4a kann C-Atome beinhalten. Einer oder die Vielzahl von erhöhten Abschnitten 11, der bzw. die in der zweiten Waferhauptfläche 43 gebildet ist bzw. sind, kann bzw. können durch die modifizierte Schicht 4a gebildet sein. Hierdurch wird eine Gruppe 12 erhöhter Abschnitte, die die Vielzahl von erhöhten Abschnitten 11 enthält und entlang des Orientierungsflachs 45 ([11-20]-Richtung) verläuft, in der zweiten Waferhauptfläche 43 gebildet.
  • Nach der Bildung von einer Gruppe 12 erhöhter Abschnitte (der Gruppenregion 13 erhöhter Abschnitte) wird die Bestrahlungsposition des gepulsten Laserlichtes in der [1-100]-Richtung bewegt. Anschließend wird parallel zur Bestrahlung des gepulsten Laserlichts auf die zweite Waferhauptfläche 43 die Bestrahlungsposition des gepulsten Laserlichts auf die zweite Waferhauptfläche 43 entlang des Orientierungsflachs 45 bewegt.
  • Hierdurch wird eine weitere Gruppe 12 erhöhter Abschnitte, die sich im Wesentlichen parallel zu oder parallel zu der einen Gruppe 12 erhöhter Abschnitte erstreckt, in der zweiten Waferhauptfläche 43 gebildet. Bei dem Laser-Wärmebehandlungsverfahren werden die oben beschriebenen Schritte wiederholt, bis die Vielzahl von Gruppen 12 erhöhter Abschnitte über im Wesentlichen die gesamte Region oder die vollständige bzw. gesamte Region der zweiten Waferhauptfläche 43 gebildet ist (siehe auch 6B).
  • Bei dieser Ausführungsform hat die Metallschicht 61 nach dem Laser-Wärmebehandlungsverfahren eine laminierte Struktur, die eine Kohlenstoffschicht 62, eine NiSi (Nickelsilicid)-Schicht 63 und eine Ni-Schicht 64 beinhaltet, die in dieser Reihenfolge ausgehend von der Seite der zweiten Waferhauptfläche 43 laminiert sind. Das heißt, das Laser-Wärmebehandlungsverfahren beinhaltet einen Schritt, bei dem die Metallschicht 61 mit dem SiC-Halbleiterwafer 41 reagiert, um ein Silicid zu bilden. Genauer gesagt beinhaltet das Laser-Wärmebehandlungsverfahren einen Schritt des Bildens der NiSi-Schicht 63.
  • Bei dem Laser-Wärmebehandlungsverfahren wird zusätzlich zu der NiSi-Schicht 63 die Kohlenstoffschicht 62, die C-Atome beinhaltet, gebildet, und zwar als ein Nebenprodukt im Inneren der Metallschicht 61. Die Kohlenstoffschicht 62 wird gebildet durch Abtrennung („segregation“) der C-Atome, die das SiC gebildet haben.
  • Die Kohlenstoffschicht 62 und die NiSi-Schicht 63 können als Ablösungsausgangspunkte („peeling starting points“) in der Metallschicht 61 dienen. Das heißt, obgleich die Metallschicht 61 so wie sie ist als die Elektrode 10 verwendet werden kann, hat die Metallschicht 61 Probleme wie Verbindungsfehler und eine Zunahme eines Widerstandswertes, und zwar aufgrund des Verbindungsfehlers. Es ist daher bevorzugt, wenn eine Metallschicht, die sich von der Metallschicht 61 unterscheidet, als die Elektrode 10 gebildet wird.
  • Eine Temperatur, die auf die Metallschicht 61 bei der Bildung der NiSi-Schicht 63 aufgebracht wird, ist nicht kleiner als ein Schmelzpunkt der Elektrode 7 (bspw. nicht kleiner als 1000°) . Gemäß dem Laser-Wärmebehandlungsverfahren kann eine Temperatur der zweiten Waferhauptfläche 43 lokal erhöht werden, was es ermöglicht, eine Zunahme der Temperatur der Elektrode 7 zu unterdrücken. Es ist daher möglich, ein Aufschmelzen der Elektrode 7 geeignet zu unterdrücken.
  • Als Nächstes wird unter Bezugnahme auf 8N ein Schritt des Entfernens der Metallschicht 61 durchgeführt. Der Schritt des Entfernens der Metallschicht 61 wird durchgeführt, bis die zweite Waferhauptfläche 43 freiliegt.
  • Bei diesem Schritt werden die NiSi-Schicht 63 und die Ni-Schicht 64 innerhalb bzw. im Inneren der Metallschicht 61 als erstes entfernt (Schritt S15 in 7) . Die NiSi-Schicht 63 und die Ni-Schicht 64 können durch ein Nassätzverfahren entfernt werden.
  • Als Nächstes wird unter Bezugnahme auf 8O die Kohlenstoffschicht 62 innerhalb der Metallschicht 61 entfernt (Schritt S16 in 7) . Die Kohlenstoffschicht 62 kann durch ein Trockenätzverfahren entfernt werden.
  • Als Nächstes werden unter Bezugnahme auf 8P ein Rest („residue“) der NiSi-Schicht 63 und ein Rest der Ni-Schicht 64, die an der zweiten Waferhauptfläche 43 anhaften, entfernt (Schritt S17 in 7). Die NiSi-Schicht 63 und die Ni-Schicht 64 können durch ein Nassätzverfahren entfernt werden.
  • Als Nächstes wird unter Bezugnahme auf 8Q ein Rest der Kohlenstoffschicht 62, der an der zweiten Waferhauptfläche 43 anhaftet, entfernt (Schritt S18 in 7). Die Kohlenstoffschicht 62 kann durch ein Trockenätzverfahren entfernt werden. Anschließend wird ein natürlicher Oxidfilm von der zweiten Waferhauptfläche 43 entfernt (Schritt S19 in 7) . Der natürliche Oxidfilm kann durch ein Nassätzverfahren entfernt werden.
  • Wie oben beschrieben, werden bei dieser Ausführungsform der Schritt des Entfernens der Ni-enthaltenden Schichten (die NiSi-Schicht 63 und die Ni-Schicht 64) und der Schritt des Entfernens der Kohlenstoff-enthaltenden Schicht (die Kohlenstoffschicht 62) zweimal durchgeführt bzw. zweifach wiederholt. Hierdurch kann die Metallschicht 61 geeignet entfernt werden. Nach dem Schritt des Entfernens der Metallschicht 61 liegt die zweite Waferhauptfläche 43 frei, die hinsichtlich des Widerstandswertes durch die Laser-Wärmebehandlung reduziert ist.
  • Als Nächstes wird unter Bezugnahme auf 8R die Elektrode 10 auf der zweiten Waferhauptfläche 43 gebildet (Schritt S20 in 7). Dieser Schritt beinhaltet einen Schritt, bei dem die Ti-Schicht 31, die Ni-Schicht 32, die Au-Schicht 33 und die Ag-Schicht 34 in dieser Reihenfolge ausgehend von der zweiten Waferhauptfläche 43 gebildet werden. Die Ti-Schicht 31, die Ni-Schicht 32, die Au-Schicht 33 und die Ag-Schicht 34 können jeweils durch ein Sputter-Verfahren gebildet werden.
  • Die Ti-Schicht 31 der Elektrode 10 ist direkt mit der zweiten Waferhauptfläche 43 verbunden. Die Ti-Schicht 31 bedeckt kollektiv die Vielzahl von Gruppen 12 erhöhter Abschnitte und bildet einen Ohm' schen Kontakt mit der Vielzahl von Gruppen 12 erhöhter Abschnitte und mit der Vielzahl von Räumen bzw. Zwischenräumen 14.
  • Anschließend wird der SiC-Halbleiterwafer 41 entlang der Umfangsränder der Vielzahl von Bauteilbildungsregionen 46 (Trennlinien 47) geschnitten (Schritt S21 in 7). Hierdurch werden die Vielzahl von Halbleiterbauteilen 1 von dem SiC-Halbleiterwafer 41 herausgeschnitten bzw. abgetrennt. Das Halbleiterbauteil 1 wird durch Schritte einschließlich der obigen hergestellt.
  • 9 ist ein Graph, der eine Beziehung zwischen einem Widerstandswert und einer Dicke der Metallschicht 61 zeigt. In 9 gibt die vertikale Achse den Widerstandswert (Einschaltwiderstand (ON resistance)) [Ω·cm2 ] an. In 9 zeigt die horizontale Achse die Dicke [Ä] der Metallschicht 61.
  • In 9 gibt „X“ einen Überlappungsbetrag („overlapping amount“) [µm] von wechselseitig benachbarten Laserbestrahlungspositionen hinsichtlich der ersten Richtung X an. In 9 gibt „Y“ eine Distanz [pm] zwischen den wechselseitig benachbarten Laserbestrahlungspositionen hinsichtlich der zweiten Richtung Y an.
  • „+Y“ bedeutet, dass die wechselseitig benachbarten Laserbestrahlungspositionen hinsichtlich der zweiten Richtung Y getrennt sind. „-Y“ bedeutet, dass die wechselseitig benachbarten Laserbestrahlungspositionen hinsichtlich der zweiten Richtung Y überlappend sind. Der Laserdurchmesser φ des Laserlichts beträgt etwa 100 µm. Energie des Laserlichts wird zur Messung auf einen vorbestimmten Wert festgelegt.
  • In 9 sind eine erste Strichlinie A1, eine zweite Strichlinie B1, eine dritte Strichlinie C1 und eine vierte Strichlinie D1 gezeigt.
  • Die erste Strichlinie A1 zeigt eine Beziehung für den Fall (X, Y) = (90 µm, 50 µm) . Die zweite Strichlinie B1 zeigt eine Beziehung, wenn (X, Y) = (65 µm, 50 µm) . Die dritte Strichlinie C1 zeigt eine Beziehung, wenn (X, Y) = (85 µm, -10 µm) . Die vierte Strichlinie D1 zeigt eine Beziehung, wenn (X, Y) = (80 µm, 15 µm).
  • Unter Bezugnahme auf die erste bis vierte Strichlinie A1 bis D1 ist herausgefunden worden, dass der Widerstandswert bei einer kleineren Dicke der Metallschicht 61 zu einer Zunahme neigt. Dies kann an der Tatsache liegen, dass in einem Fall, bei dem die Metallschicht 61 eine kleine Dicke hat, die Metallschicht 61 durch Bestrahlung des gepulsten Laserlichtes partiell sublimiert wird, was in einem Fehler einer geeigneten Durchführung der Wärmebehandlung führt.
  • Andererseits ist herausgefunden worden, dass dann, wenn die Dicke der Metallschicht 61 um ein gewisses Maß zunimmt, der Widerstandswert abnimmt. Wenn die Dicke der Metallschicht 61 nicht kleiner wird als 500 Ä, wird der Widerstandswert nicht größer als 2 Ω·cm2, und zwar unabhängig von einem Überlappungsbetrag der Bestrahlungspositionen.
  • Aus den Ergebnissen der 9 ist herausgefunden worden, dass ein Widerstandswert der zweiten Hauptfläche 4 von der Dicke der Metallschicht 61 abhängt, die im Verlauf der Herstellung gebildet wird. Es ist auch herausgefunden worden, dass der Widerstandswert („resistance value“) optimal gemacht bzw. optimal gewählt werden kann, wenn man die Dicke der Metallschicht 61 und den Überlappungsbetrag der wechselseitig benachbarten Laserbestrahlungspositionen einstellt.
  • 10 ist ein Graph, der eine Beziehung zwischen einem Widerstandswert und einem Überlappungsbetrag von Laserbestrahlungspositionen zeigt. In 10 zeigt die vertikale Achse den Widerstandswert (Einschaltwiderstand) [Ω·cm2] an. In 10 gibt die horizontale Achse den Überlappungsbetrag [µm] von wechselseitig benachbarten Laserbestrahlungspositionen hinsichtlich der ersten Richtung X an. Die Dicke der Metallschicht 61 ist auf einen vorbestimmten Wert festgelegt.
  • In 10 sind eine erste Strichlinie A2, eine zweite Strichlinie B2, eine dritte Strichlinie C2 und eine vierte Strichlinie D2 gezeigt.
  • Die erste Strichlinie A2 zeigt eine Beziehung, wenn die Energie des Laserlichts 1,5 J/cm2 ist. Die zweite Strichlinie B2 zeigt eine Beziehung, wenn die Energie des Laserlichts 2,0 J/cm2 ist. Die dritte Strichlinie C2 zeigt eine Beziehung, wenn die Energie des Laserlichts 2,5 J/cm2 ist. Die vierte Strichlinie D2 zeigt eine Beziehung, wenn die Energie des Laserlichts 3,0 J/cm2 ist.
  • Unter Bezugnahme auf die erste bis vierte Strichlinie A2 bis D2 ist herausgefunden worden, dass der Widerstandswert mit einer Zunahme der Energie des Laserlichts abnimmt. Es ist auch herausgefunden worden, dass der Widerstandswert durch Vergrößern eines Überlappungsbetrages von wechselseitig benachbarten Laserbestrahlungspositionen verringert werden kann, und zwar selbst dann, wenn die Energie des Laserlichts festgelegt bzw. unverändert ist.
  • Es ist aus den Ergebnissen der 10 herausgefunden worden, dass der Widerstandswert der zweiten Hauptfläche 4 von der Energie des Laserlichts und von dem Überlappungsbetrag von wechselseitig benachbarten Laserbestrahlungspositionen abhängt. Es ist auch herausgefunden worden, dass der Widerstandswert optimal gemacht bzw. gewählt werden kann, indem man diese einstellt.
  • Wie oben beschrieben, kann gemäß dem Halbleiterbauteil 1 der Verbindungsflächenbereich bzw. Verbindungsflächeninhalt der Elektrode 10 mit der zweiten Hauptfläche 4 durch die Gruppe 12 erhöhter Abschnitte vergrößert werden. Es ist daher möglich, elektrische Charakteristika zu verbessern.
  • Genauer gesagt bildet die Elektrode 10 einen Ohm' schen Kontakt mit der Gruppe 12 erhöhter Abschnitte. Daher können günstige Ohm'sche Charakteristika zwischen der SiC-Halbleiterschicht 2 und der Elektrode 10 erhalten werden, was es möglich macht, die elektrischen Charakteristika zu verbessern.
  • Ferner ist gemäß dem Halbleiterbauteil 1 die Elektrode 10 direkt mit der zweiten Hauptfläche 4 verbunden. Genauer gesagt bildet die Elektrode 10 mit der Gruppe 12 erhöhter Abschnitte einen Ohm'schen Kontakt, und nicht über die Kohlenstoffschicht („not via the carbon layer“). Die Elektrode 10 bildet auch einen Ohm' schen Kontakt mit der Gruppe 12 erhöhter Abschnitte, und zwar nicht über die Silicidschicht.
  • Die Kohlenstoffschicht und die Silicidschicht dienen mit einer gewissen Wahrscheinlichkeit als Ablösungs- bzw. Abschäl-Ausgangspunkte. Daher kann ein Verbindungsfehler und eine Zunahme eines Widerstandswertes aufgrund des Verbindungsfehlers geeignet durch eine Struktur unterdrückt werden, bei der die Elektrode 10 direkt mit der zweiten Hauptfläche 4 verbunden ist.
  • 11 ist eine Bodenansicht entsprechend 2 und ist eine Bodenansicht, die ein Halbleiterbauteil 71 gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Nachstehend sind Strukturen, die Strukturen entsprechen, die in dem Halbleiterbauteil 1 beschrieben sind, mit dem gleichen Bezugszeichen versehen, und eine Beschreibung hiervon wird weggelassen.
  • Unter Bezugnahme auf 11 weist das Halbleiterbauteil 71 eine Vielzahl von Gruppen 12 erhöhter Abschnitte auf, die eine erste Gruppe 12A erhöhter Abschnitte und eine zweite Gruppe 12B erhöhter Abschnitte beinhalten. Die erste Gruppe 12A erhöhter Abschnitte beinhaltet eine Vielzahl von ersten erhöhten Abschnitten 11A, die in einer zweiten Hauptfläche 4 gebildet sind. Die Vielzahl von ersten erhöhten Abschnitten 11A sind Abschnitte der zweiten Hauptfläche 4, die entlang einer Normalenrichtung der zweiten Hauptfläche 4 erhöht sind.
  • Die Vielzahl von ersten erhöhten Abschnitten 11A sind mit Abständen („intervals“) voneinander entlang einer ersten Richtung X und einer zweiten Richtung Y gebildet, die die erste Richtung X schneidet. Der erste erhöhte Abschnitt 11A hat bzw. die ersten erhöhten Abschnitte 11A haben einen ersten Abschnitt 17A, in dem einige der ersten erhöhten Abschnitte 11A aus der Vielzahl von ersten erhöhten Abschnitten 11A in der ersten Richtung X einander überlappen, und zwar bei einer ersten Richtungsansicht bei einer Betrachtung in der ersten Richtung X.
  • Der erste erhöhte Abschnitt 11A bzw. die ersten erhöhten Abschnitte 11A weist bzw. weisen auch einen zweiten Abschnitt 18A auf, in dem einige der ersten erhöhten Abschnitte 11A aus der Vielzahl von ersten erhöhten Abschnitten 11A getrennt von dem ersten Abschnitt 17A gebildet sind und sich auch in der ersten Richtung X in der ersten Richtungsansicht überlappen.
  • Die Vielzahl von ersten erhöhten Abschnitten 11A sind sukzessive bzw. aufeinanderfolgend entlang der ersten Richtung X gebildet. Genauer gesagt haben die Vielzahl von ersten erhöhten Abschnitten 11A ein Punktmuster, bei dem sie punktförmig („dotted“) mit Abständen in der ersten Richtung X und in der zweiten Richtung Y ausgebildet sind.
  • Die Vielzahl von ersten erhöhten Abschnitten 11A sind sukzessive entlang der ersten Richtung X gebildet, wobei das Punktmuster beibehalten wird. Bei dieser Ausführungsform ist das Punktmuster der Vielzahl von ersten erhöhten Abschnitten 11A ausgehend von einem Umfangsrand auf der Seite der Seitenfläche 5A, also auf einer Seite, hin zu einem Umfangsrand einer Seite der Seitenfläche 5C, also auf der anderen Seite, gebildet bzw. darüber hinweg gebildet, und zwar in Draufsicht.
  • Die erste Gruppe 12A erhöhter Abschnitte ist so ausgelegt, dass eine Vielzahl von erhöhten Abschnitten 11 sich in der ersten Richtung X überlappen, und zwar bei einer Betrachtung in der ersten Richtung X. Hierdurch bildet die erste Gruppe 12A erhöhter Abschnitte eine erste Gruppenregion 13A erhöhter Abschnitte, die sich in einer Bandform entlang der ersten Richtung X erstreckt, und zwar durch ein kollektives Muster der Vielzahl von erhöhten Abschnitten 11 bzw. 11A, die sukzessive entlang der ersten Richtung X punktförmig ausgebildet sind.
  • Die zweite Gruppe 12B erhöhter Abschnitte beinhaltet eine Vielzahl von zweiten erhöhten Abschnitten 11B, die in der zweiten Hauptfläche 4 gebildet sind. Die Vielzahl von zweiten erhöhten Abschnitten 11B sind Abschnitte der zweiten Hauptfläche 4, die entlang einer Normalenrichtung der zweiten Hauptfläche 4 erhöht sind.
  • Die Vielzahl von zweiten erhöhten Abschnitten 11B sind mit Abständen voneinander entlang der ersten Richtung X und der zweiten Richtung Y gebildet, die die erste Richtung X schneidet. Die zweite Gruppe 12B erhöhter Abschnitte weist einen ersten Abschnitt 17B auf, in dem einige der zweiten erhöhten Abschnitte 11B aus der Vielzahl von zweiten erhöhten Abschnitten 11B sich in der zweiten Richtung Y überlappen, und zwar in einer zweiten Richtungsansicht bei einer Betrachtung in der zweiten Richtung Y.
  • Die zweite Gruppe 12B erhöhter Abschnitte weist auch einen zweiten Abschnitt 18B auf, in dem einige der zweiten erhöhten Abschnitte 11B aus der Vielzahl von zweiten erhöhten Abschnitten 11B getrennt von dem ersten Abschnitt 17B gebildet sind und sich auch in der zweiten Richtung Y in der zweiten Richtungsansicht überlappen.
  • Die Vielzahl von zweiten erhöhten Abschnitten 11B sind sukzessive entlang der zweiten Richtung Y gebildet. Genauer gesagt haben die Vielzahl von zweiten erhöhten Abschnitten 11B ein Punktmuster, in dem sie punktförmig gebildet sind, und zwar mit Abständen („intervals“) entlang der ersten Richtung X und der zweiten Richtung Y.
  • Die Vielzahl von zweiten erhöhten Abschnitten 11B sind sukzessive entlang der zweiten Richtung Y gebildet, wobei das Punktmuster beibehalten wird. Bei dieser Ausführungsform ist das Punktmuster der Vielzahl von zweiten erhöhten Abschnitten 11B in Draufsicht ausgehend von einem Umfangsrand auf einer Seite einer Seitenfläche 5B, also auf einer Seite, bis hin zu einem Umfangsrand auf einer Seite einer Seitenfläche 5D, also auf der anderen Seite, gebildet bzw. darüber hinweg gebildet.
  • Die zweite Gruppe 12B erhöhter Abschnitte ist so ausgelegt, dass die Vielzahl von zweiten erhöhten Abschnitten 11B sich in der zweiten Richtung Y überlappen, und zwar bei einer Betrachtung in der zweiten Richtung Y. Hierdurch bildet die zweite Gruppe 12B erhöhter Abschnitte eine zweite Gruppenregion 13B erhöhter Abschnitte, die sich in einer Bandform entlang der zweiten Richtung Y erstreckt, und zwar durch ein kollektives Muster der Vielzahl von zweiten erhöhten Abschnitten 11B, die punktförmig sukzessive entlang der zweiten Richtung Y gebildet sind.
  • Die zweite Gruppe 12B erhöhter Abschnitte (die zweite Gruppenregion 13B erhöhter Abschnitte) kreuzt die erste Gruppe 12A erhöhter Abschnitte (die erste Gruppenregion 13A erhöhter Abschnitte) . Hierdurch wird eine Schnittregion bzw. Kreuzungsregion 72 in der zweiten Hauptfläche 4 gebildet. Die Schnittregion 72 beinhaltet die erste Gruppe 12A erhöhter Abschnitte (die erste Gruppenregion 13A erhöhter Abschnitte) und die zweite Gruppe 12B erhöhter Abschnitte (die zweite Gruppenregion 13B erhöhter Abschnitte), die einander schneiden bzw. kreuzen.
  • Bei dieser Ausführungsform sind die Vielzahl von erste Gruppen 12A erhöhter Abschnitte mit Abständen entlang der zweiten Richtung Y auf der zweiten Hauptfläche 4 gebildet. Das heißt, das Punktmuster der Vielzahl von ersten erhöhten Abschnitten 11A ist absatzweise bzw. unterbrochen in Bezug auf die zweite Richtung Y gebildet.
  • Bei dieser Ausführungsform sind eine Vielzahl von zweiten Gruppen 12B erhöhter Abschnitte ebenfalls mit Abständen entlang der ersten Richtung X auf der zweiten Hauptfläche 4 gebildet. Das heißt, das Punktmuster der Vielzahl von zweiten erhöhten Abschnitten 11B ist absatzweise bzw. unterbrochen in Bezug auf die erste Richtung X gebildet.
  • Demzufolge sind bei dieser Ausführungsform die Schnittregionen 72 als ein Matrix-Array mit Abständen voneinander entlang der ersten Richtung X und der zweiten Richtung Y gebildet. Ferner sind Räume bzw. räumliche Abstände 14 durch die erste Gruppe 12A erhöhter Abschnitte und die zweite Gruppe 12B erhöhter Abschnitte abgegrenzt. Die Räume 14 sind als ein Matrix-Array mit Abständen voneinander entlang der ersten Richtung X und der zweiten Richtung Y gebildet.
  • An der Schnittregion 72 können die Vielzahl von ersten erhöhten Abschnitten 11A und die Vielzahl von zweiten erhöhten Abschnitten 11B einander überlappen. Eine Dicke der Vielzahl von ersten erhöhten Abschnitten 11A und eine Dicke von der Vielzahl von zweiten erhöhten Abschnitten 11B, die in der Schnittregion 72 gebildet sind, kann größer sein als eine Dicke des ersten erhöhten Abschnittes 11A und jener des zweiten erhöhten Abschnittes 11B, die in einer Region außerhalb der Schnittregion 72 gebildet sind.
  • Ferner kann die Anzahl der Vielzahl von ersten erhöhten Abschnitten 11A und jene der Vielzahl von zweiten erhöhten Abschnitten 11B, die in der Schnittregion 72 gebildet sind, größer sein als die Anzahl der ersten erhöhten Abschnitte 11A und jener der zweiten erhöhten Abschnitte 11B, die in einer Region außerhalb der Schnittregion 72 gebildet sind.
  • Die erste Richtung X kann auf eine [11-20]-Richtung eingestellt werden, und die zweite Richtung Y kann auf eine [1-100]-Richtung eingestellt werden. Das heißt, die erste Gruppe 12A erhöhter Abschnitte (die erste Gruppenregion 13A erhöhter Abschnitte) kann im Wesentlichen parallel oder parallel zu der [11-20] -Richtung gebildet sein, und die zweite Gruppe 12B erhöhter Abschnitte (die zweite Gruppenregion 13B erhöhter Abschnitte) kann im Wesentlichen parallel oder parallel zu der [1-100]-Richtung gebildet sein.
  • Die erste Richtung X kann auf die [1-100] -Richtung eingestellt sein, und die zweite Richtung Y kann auf die [11-20] -Richtung eingestellt sein. Das heißt, die erste Gruppe 12A erhöhter Abschnitte (die erste Gruppenregion 13B erhöhter Abschnitte) kann im Wesentlichen parallel oder parallel zu der [1-100]-Richtung gebildet sein und die zweite Gruppe 12B erhöhter Abschnitte (die zweite Gruppenregion 13B erhöhter Abschnitte) kann im Wesentlichen parallel oder parallel zu der [11-20]-Richtung gebildet sein.
  • Der erste erhöhte Abschnitt 11A und die erste Gruppe 12A erhöhter Abschnitte entsprechen dem erhöhten Abschnitt 11 bzw. der Gruppe 12 erhöhter Abschnitte gemäß der ersten bevorzugten Ausführungsform. Die Beschreibung des erhöhten Abschnittes 11 und der Gruppe 12 erhöhter Abschnitte gemäß der ersten bevorzugten Ausführungsform lässt sich anwenden auf eine Beschreibung des ersten erhöhten Abschnittes 11A und der ersten Gruppe 12A erhöhter Abschnitte, und andere spezifische Beschreibungen des ersten erhöhten Abschnittes 11A und der ersten Gruppe 12A erhöhter Abschnitte 12 werden weggelassen.
  • Der zweite erhöhte Abschnitt 11B und die zweite Gruppe 12B erhöhter Abschnitte entsprechen dem erhöhten Abschnitt 11 bzw. der Gruppe 12 erhöhter Abschnitte gemäß der ersten bevorzugten Ausführungsform. Die Beschreibung des erhöhten Abschnittes 11 und der Gruppe 12 erhöhter Abschnitte gemäß der ersten bevorzugten Ausführungsform lässt sich auf eine Beschreibung des zweiten erhöhten Abschnittes 11B und der zweiten Gruppe 12B erhöhter Abschnitte anwenden, und andere genaue bzw. spezifische Beschreibungen des zweiten erhöhten Abschnittes 11B und der zweiten Gruppe 12B erhöhter Abschnitte werden weggelassen.
  • Bei dieser Ausführungsform bedeckt die Elektrode 10 die erste Gruppe 12A erhöhter Abschnitte und die zweite Gruppe 12B erhöhter Abschnitte auf der zweiten Hauptfläche 4. Bei dieser Ausführungsform bedeckt die Elektrode 10 kollektiv die Vielzahl von ersten Gruppen 12A erhöhter Abschnitte und die Vielzahl von zweiten Gruppen 12B erhöhter Abschnitte.
  • Die Elektrode 10 ist als ein Film in Konformität bzw. Übereinstimmung mit einer äußeren Fläche der ersten Gruppe 12A erhöhter Abschnitte (einer äußeren Fläche des ersten erhöhten Abschnittes 11A), einer äußeren Fläche der zweiten Gruppe 12B erhöhter Abschnitte (einer äußeren Fläche des zweiten erhöhten Abschnittes 11B) und einer inneren Fläche einer Vertiefung 16 gebildet.
  • Daher wird, obgleich dies nicht gezeigt ist, ein erhöhter Abschnitt 10a in einem Abschnitt der äußeren Fläche der Elektrode 10 gebildet, der die äußere Fläche der ersten Gruppe 12A erhöhter Abschnitte (die äußere Fläche des ersten erhöhten Abschnittes 11A) und die äußere Fläche der zweiten Gruppe 12B erhöhter Abschnitte (die äußere Fläche des zweiten erhöhten Abschnittes 11B) bedeckt. Ferner ist in einem Abschnitt der äußeren Fläche der Elektrode 10, der die Vertiefung 16 bedeckt, ein Ausnehmungsabschnitt bzw. zurückversetzter Abschnitt („recess portion“) 10b gebildet.
  • Die Elektrode 10 bildet einen Ohm' schen Kontakt mit der zweiten Hauptfläche 4. Genauer gesagt bildet die Elektrode 10 bildet einen Ohm'sche Kontakt mit der ersten Gruppe 12A erhöhter Abschnitte und mit der zweiten Gruppe 12B erhöhter Abschnitte.
  • Sogar noch genauer gesagt bildet die Elektrode 10 einen Ohm'sche Kontakt mit der Vielzahl von ersten Gruppen 12A erhöhter Abschnitte und mit der Vielzahl von zweite Gruppen 12B erhöhter Abschnitte. Bei dieser Ausführungsform bildet die Elektrode 10 auch mit dem Raum 14 einen Ohm'schen Kontakt.
  • Ein Abschnitt der Elektrode 10, der die erste Gruppe 12A erhöhter Abschnitte und die zweite Gruppe 12B erhöhter Abschnitte bedeckt, liegt an einem unebenen Abschnitt, der abgegrenzt ist durch die Vielzahl von ersten Gruppen 12A erhöhter Abschnitte, die Vielzahl von zweiten Gruppen 12B erhöhter Abschnitte und die Vielzahl von Vertiefungen 16.
  • Ein Flächenbereich der Elektrode 10 in Kontakt mit der zweiten Hauptfläche 4 wird durch die Vielzahl von ersten Gruppen 12A erhöhter Abschnitte und die Vielzahl von zweiten Gruppen 12B erhöhter Abschnitte vergrößert. Ein Flächenbereich der Elektrode 10 in Kontakt mit der zweiten Hauptfläche 4 wird auch durch die Vielzahl von Vertiefungen 16 vergrößert. Hierdurch wird eine Adhäsion der Elektrode 10 an der zweiten Hauptfläche 4 verbessert.
  • Das oben strukturierte bzw. oben angegebene Halbleiterbauteil 71 wird hergestellt, indem die folgenden Schritte durchgeführt werden, und zwar in dem Schritt der 8M, der oben beschrieben wurde (Schritt S14 in 7).
  • Die Vielzahl von ersten Gruppen 12A erhöhter Abschnitte wird als Erstes durch ein Laser-Wärmebehandlungsverfahren gebildet, und zwar im Wesentlichen parallel zu oder entlang einer Richtung parallel zu einem Orientierungsflach 45. Die Vielzahl von zweiten Gruppen 12B erhöhter Abschnitte wird dann durch das Laser-Wärmebehandlungsverfahren entlang einer Richtung gebildet, die das Orientierungsflach 45 schneidet (orthogonal hierzu ist).
  • Bei diesem Schritt kann die Vielzahl von ersten Gruppen 12A erhöhter Abschnitte in der Richtung gebildet werden, die das Orientierungsflach 45 schneidet (orthogonal hierzu ist), und die Vielzahl von zweiten Gruppen 12B erhöhter Abschnitte kann im Wesentlichen parallel zu oder entlang einer Richtung parallel zu dem Orientierungsflach 45 gebildet werden. Hiernach wird das Halbleiterbauteil 71 hergestellt mittels der Schritte von 8N bis 8R.
  • Die erste Gruppe 12A erhöhter Abschnitte und die zweite Gruppe 12B erhöhter Abschnitte können in jeder beliebigen Reihenfolge gebildet werden. Daher kann die Vielzahl von ersten Gruppen 12A erhöhter Abschnitte nach der Bildung der Vielzahl von zweiten Gruppen 12B erhöhter Abschnitte gebildet werden. Ferner können die Vielzahl von ersten Gruppen 12A erhöhter Abschnitte und die Vielzahl von zweiten Gruppen 12B erhöhter Abschnitte alternierend bzw. abwechselnd gebildet werden.
  • Wie oben beschrieben, ist auch das Halbleiterbauteil 71 dazu in der Lage, die gleichen Wirkungen wie jene bereitzustellen, die hinsichtlich des Halbleiterbauteils 1 beschrieben wurden
  • 12 ist eine Schnittansicht entsprechend 5 und ist eine Schnittansicht, die ein Halbleiterbauteil 81 gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Im Nachstehenden sind Strukturen, die Strukturen entsprechen, die hinsichtlich des Halbleiterbauteils 1 beschrieben wurden, mit den gleichen Bezugszeichen versehen, und eine Beschreibung hiervon wird weggelassen.
  • In dem Halbleiterbauteil 81 hat eine Elektrode 10 eine dreischichtige Struktur, die die Ni-Schicht 32, die Au-Schicht 33 und die Ag-Schicht 34 beinhaltet, die in dieser Reihenfolge ausgehend von einer zweiten Hauptfläche 4 laminiert sind.
  • Die Ni-Schicht 32 ist direkt mit der zweiten Hauptfläche 4 verbunden. Die Ni-Schicht 32 bedeckt kollektiv eine Vielzahl von Gruppen 12 erhöhter Abschnitte. Die Ni-Schicht 32 bildet einen Ohm'schen Kontakt mit der Gruppe 12 erhöhter Abschnitte und mit einem Raum bzw. Zwischenraum 14.
  • Die Au-Schicht 33 bedeckt eine im Wesentlichen gesamte Region oder eine gesamte Region der Ni-Schicht 32. Die Ag-Schicht 34 bedeckt eine im Wesentlichen gesamte Region oder eine gesamte Region der Au-Schicht 33. Die Elektrode 10 mit der obigen Struktur wird gebildet durch Weglassen des Schrittes des Bildens einer Ti-Schicht 31 im Schritt S20 der 7.
  • Wie oben beschrieben, ist auch das Halbleiterbauteil 81 dazu in der Lage, die gleichen Wirkungen wie jene bereitzustellen, die hinsichtlich des Halbleiterbauteils 1 beschrieben worden sind. In dem Halbleiterbauteil 81 kann die Elektrode 10 eine einschichtige Struktur haben, die aus der Ni-Schicht 32 aufgebaut ist.
  • 13 ist eine Schnittansicht entsprechend 5 und ist eine Schnittansicht, die ein Halbleiterbauteil 91 einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Im Nachstehenden sind Strukturen, die Strukturen entsprechen, die hinsichtlich des Halbleiterbauteils 1 beschrieben wurden, mit den gleichen Bezugszeichen versehen, und eine Beschreibung hiervon wird weggelassen.
  • In dem Halbleiterbauteil 91 beinhaltet die Elektrode 10 die Metallschicht 61, die Au-Schicht 33 und die Ag-Schicht 34. Bei dieser Ausführungsform hat die Metallschicht 61 eine laminierte Struktur, einschließlich der Carbon- bzw. Kohlenstoffschicht 62, der NiSi-Schicht 63 und der Ni-Schicht 64, die in dieser Reihenfolge ausgehend von einer Seite der zweiten Hauptfläche 4 laminiert sind.
  • Die Metallschicht 61 ist mit der zweiten Hauptfläche 4 verbunden. Die Metallschicht 61 bedeckt kollektiv die Vielzahl von Gruppen 12 erhöhter Abschnitte. Die Metallschicht 61 bildet einen Ohm' schen Kontakt mit der Gruppe 12 erhöhter Abschnitte und mit einem Raum 14. Die Au-Schicht 33 bedeckt eine im Wesentlichen gesamte Region oder eine gesamte Region der Metallschicht 61. Die Ag-Schicht 34 bedeckt eine im Wesentlichen gesamte Region oder eine gesamte Region der Au-Schicht 33.
  • Das Halbleiterbauteil 91 mit der obigen Struktur wird gebildet, indem die Schritte des Entfernens der Metallschicht 61 der 8N bis 8Q wegelassen werden, die oben beschrieben sind (Schritt S15 bis Schritt S19 der 7) . In dem Halbleiterbauteil 91 werden in dem Schritt der 8R, der oben beschrieben wurde, die Au-Schicht 33 und die Ag-Schicht 34 auf der Metallschicht 61 gebildet.
  • Wie es oben beschrieben ist, beinhaltet gemäß dem Halbleiterbauteil 91 die Elektrode 10 die Kohlenstoffschicht 62 und die NiSi-Schicht 63, und daher kann die Elektrode 10 nicht hinsichtlich der Verbindungsstärke verbessert werden, und zwar verglichen mit dem Halbleiterbauteil 1. Das Halbleiterbauteil 91 ist jedoch dazu in der Lage, im Wesentlichen die gleichen Wirkungen wie jene bereitzustellen, die in Bezug auf das Halbleiterbauteil 1 beschrieben worden sind. In dem Halbleiterbauteil 91 kann die Elektrode 10 eine laminierte Struktur haben, die aus der Metallschicht 61 aufgebaut ist.
  • 14 ist eine Draufsicht, die ein Halbleiterbauteil 92 gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, und ist eine Ansicht, in der Strukturen höher als eine erste Hauptfläche 3 entfernt sind. 15 ist eine Schnittansicht entlang einer Linie XV-XV, die in 14 gezeigt ist. Nachstehenden werden Strukturen, die Strukturen entsprechen, die hinsichtlich des Halbleiterbauteils 1 beschrieben worden sind, mit den gleichen Bezugszeichen versehen, und eine Beschreibung hiervon wird weggelassen.
  • Unter Bezugnahme auf 14 und 15, weist das Halbleiterbauteil 92 eine JBS-(„junction barrier Schottky“, Übergangs-Barriere-Schottky)-Struktur 93 auf, die in einem Flächenschichtabschnitt einer ersten Hauptfläche 3 gebildet ist. Genauer gesagt beinhaltet die JBS-Struktur 93 die Diodenregion 23 vom n-Typ und eine Diodenregion 94 vom p-Typ. Die Diodenregion 94 bildet einen pn-Übergangsabschnitt mit der Diodenregion 23.
  • Bei dieser Ausführungsform sind die Vielzahl von Diodenregionen 94 mit Abständen voneinander an einem Flächenschichtabschnitt der Diodenregion 23 gebildet. Die Vielzahl von Diodenregionen 94 sind jeweils in eine Bandform gebildet, die sich parallel zu einer beliebigen ersten Richtung X erstreckt. Die Vielzahl von Diodenregionen 94 sind mit Abständen entlang einer zweiten Richtung Y gebildet, die die erste Richtung X schneidet.
  • Die Vielzahl von Diodenregionen 94 sind hierdurch in einer Streifenform ausgerichtet, um die Diodenregion 23 in Draufsicht dazwischen sandwichartig aufzunehmen. Die Vielzahl von Diodenregionen 94 bilden jeweils einen pn-Übergangsabschnitt mit einer entsprechendne Diodenregion 23.
  • Wenn die erste Richtung X in eine [11-20] -Richtung eingestellt ist, können sich die Vielzahl von Diodenregionen 94 im Wesentlichen parallel zu oder parallel zu der [11-20] -Richtung erstrecken. Wenn die erste Richtung X auf eine [1-100] -Richtung eingestellt ist, können sich die Vielzahl von Diodenregionen 94 im Wesentlichen parallel zu oder parallel zu der [1-100]-Richtung erstrecken.
  • Bei dieser Ausführungsform erstrecken sich die Vielzahl von Diodenregionen 94 in der gleichen Richtung wie eine Vielzahl von Gruppen 12 erhöhter Abschnitte. Die Vielzahl von Diodenregionen 94 können sich entlang einer Richtung erstrecken, die die Vielzahl von Gruppen 12 erhöhter Abschnitte schneidet (orthogonal ist hierzu).
  • Die Elektrode 7 bildet einen Schottky-Übergang mit der Diodenregion 23 an der ersten Hauptfläche 3. Hierdurch wird die Schottky-Diode bzw. Schottky-Barriere-Diode D gebildet, bei der die Elektrode 7 als die Anode angenommen wird und bei der die Diodenregion 23 als die Kathode angenommen bzw. angesehen wird.
  • Die Elektrode 7 bildet einen Ohm' schen Kontakt mit der Diodenregion 94 an der ersten Hauptfläche 3. Hierdurch wird in dem Flächenschichtabschnitt der ersten Hauptfläche 3 eine pn-Übergangsdiode Dpn gebildet, wobei die Diodenregion 94 als eine Anode angenommen wird und wobei die Diodenregion 23 als eine Kathode angenommen bzw. gebildet wird.
  • Wie oben beschrieben, ist das Halbleiterbauteil 92 auch dazu in der Lage, die gleichen Wirkungen wie jene bereitzustellen, die für das Halbleiterbauteil 1 beschrieben worden sind. Ferner hat das Halbleiterbauteil 92 die JBS-Struktur 93, die die Diodenregion 23 und die Diodenregion 94 in dem Flächenschichtabschnitt der ersten Hauptfläche 3 beinhaltet.
  • In der JBS-Struktur 93 breitet sich eine Verarmungsschicht ausgehend von dem pn-Übergangsabschnitt zwischen der Diodenregion 23 und der Diodenregion 94 aus. Hierdurch wird ein elektrisches Feld des Schottky-Übergangs, der zwischen der Elektrode 7 und der Diodenregion 23 gebildet ist, entspannt („relaxed“). Im Ergebnis ist es möglich, einen Leckstrom („leak current“) zu reduzieren. Die Strukturen gemäß der ersten bis vierten bevorzugten Ausführungsformen, die oben beschrieben wurden, können mit dem Halbleiterbauteil 92 kombiniert werden.
  • 16 ist eine Draufsicht, die ein Halbleiterbauteil 95 gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, und ist eine Ansicht, bei der Strukturen höher als eine erste Hauptfläche 3 entfernt sind. 17 ist eine Schnittansicht entlang einer Linie XVII-XVII, die in 16 gezeigt ist. Im Nachstehenden sind Strukturen, die Strukturen entsprechen, die in Bezug auf das Halbleiterbauteil 1 beschrieben worden sind, mit den gleichen Bezugszeichen versehen, und eine Beschreibung hiervon wird weggelassen.
  • Unter Bezugnahme auf 16 und 17 beinhaltet in dem Halbleiterbauteil 95 die Verunreinigungsregion 24 eine Vielzahl von (bspw. nicht weniger als zwei und nicht mehr als 20) Verunreinigungsregionen, die in dem Flächenschichtabschnitt der ersten Hauptfläche 3 gebildet sind. In dieser Ausführungsform beinhaltet die Verunreinigungsregion 24 drei Verunreinigungsregionen 24A, 24B und 24C.
  • Die Verunreinigungsregionen 24A bis 24C sind mit Abständen in dieser Reihenfolge entlang einer Richtung weg von der Diodenregion 23 gebildet. Die Verunreinigungsregionen 24A bis 24C erstrecken sich jeweils in einer Bandform entlang eines Umfangsrandes der Diodenregion 23. Die Verunreinigungsregionen 24A bis 24C können jeweils in eine Endlosform (vierseitige Ringform) gebildet werden, die die Diodenregion 23 umgibt.
  • Die Verunreinigungsregion 24A der Verunreinigungsregionen 24A bis 24C, die auf der innersten Seite positioniert ist, kann die Diodenregion 23 definieren. Die Verunreinigungsregion 24B umgibt die Verunreinigungsregion 24A. Die Verunreinigungsregion 24C umgibt die Verunreinigungsregion 24B.
  • Wie oben beschrieben, ist das Halbleiterbauteil 95 auch dazu in der Lage, die gleichen Wirkungen wie jene bereitzustellen, die in Bezug auf das Halbleiterbauteil 1 beschrieben worden sind. Die Strukturen gemäß der ersten bis fünften bevorzugten Ausführungsformen, die oben beschrieben worden sind, können mit dem Halbleiterbauteil 95 kombiniert werden.
  • 18 ist eine Draufsicht, die ein Halbleiterbauteil 101 gemäß einer siebten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. 19 ist eine Bodenansicht des Halbleiterbauteils 101, das in 18 gezeigt ist. 20 ist eine vergrößerte Ansicht einer Region XX, die in 18 gezeigt ist, und ist eine Ansicht, bei der Strukturen, die höher sind als eine erste Hauptfläche 103 einer SiC-Halbleiterschicht 102, entfernt sind. 21 ist eine Schnittansicht entlang einer Linie XXI-XXI in 20. 22 ist eine Schnittansicht entlang einer Linie XXII-XXII in 20. 23 ist eine vergrößerte Ansicht einer Region XXIII in 22.
  • Unter Bezugnahme auf 18 bis 23 weist das Halbleiterbauteil 101 eine SiC-Halbleiterschicht 102 auf, die ein SiC- (Siliciumcarbid)-Monokristall beinhaltet. Die SiC-Halbleiterschicht 102 kann einen 4H-SiC-Monokristall beinhalten.
  • Der 4H-SiC-Monokristall weist einen Off-Winkel auf, der unter einem Winkel von nicht mehr als 10° ausgehend von einer [0001] -Ebene geneigt ist, und zwar in Bezug auf eine bzw. hin zu einer [11-20]-Richtung. Der Off-Winkel ist ggf. nicht kleiner als 0° und nicht größer als 4°. Der Off-Winkel kann größer sein als 0° und kleiner als 4°. Der Off-Winkel ist typischerweise 2° oder 4° und ist genauer gesagt innerhalb eines Bereiches von 2°±10% oder innerhalb eines Bereiches von 4°±10% eingestellt.
  • Die SiC-Halbleiterschicht 102 weist eine erste Hauptfläche 103 auf einer Seite, eine zweite Hauptfläche 104 auf der anderen Seite und Seitenflächen 105A, 105B, 105C, 105D auf, die die erste Hauptfläche 103 und die zweite Hauptfläche 104 verbinden. Die erste Hauptfläche 103 und die zweite Hauptfläche 104 sind in einer Draufsicht bei einer Betrachtug in ihren Normalenrichtungen (nachstehend einfach als „Draufsicht“ bezeichnet) in vierseitige Formen (bei dieser Ausführungsform, rechteckige Formen) gebildet.
  • Die Seitenfläche 105A weist zu der Seitenfläche 105C bzw. liegt dieser gegenüber. Die Seitenfläche 105B weist zu der Seitenfläche 105D. Die vier Seitenflächen 105A bis 105D erstrecken sich jeweils als Ebenen entlang der Normalenrichtungen der ersten Hauptfläche 103 und der zweiten Hauptfläche 104. Eine Länge von jeder der Seitenflächen 105A bis 105D ist ggf. nicht kleiner als 1 mm und nicht größer als 10 mm (z.B. nicht kleiner als 2 mm und nicht größer als 5 mm) .
  • Die SiC-Halbleiterschicht 102 beinhaltet eine aktive Region 106 und eine äußere Region 107. Die aktive Region 106 ist eine Region, wo ein vertikaler MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor) gebildet ist. Die äußere Region 107 ist eine Region außerhalb der aktiven Region 106.
  • Die aktive Region 106 ist bei einem zentralen Abschnitt der SiC-Halbleiterschicht 102 gebildet, und zwar mit Abständen von den Seitenflächen 105A bis 105D hin zu einer inneren Region hiervon, und zwar in einer Draufsicht. Die aktive Region 106 ist in eine vierseitige Form (bei dieser Ausführungsform in eine rechteckige Form) gebildet, und zwar mit vier Seiten parallel zu den vier Seitenflächen 105A bis 105D, und zwar in einer Draufsicht.
  • Die äußere Region 107 ist in einer Region zwischen den Seitenflächen 105A bis 105D und einem Umfangsrand der aktiven Region 106 gebildet. Die äußere Region 107 ist in eine Endlosform (vierseitige Ringform) gebildet, die in Draufsicht die aktive Region 106 umgibt.
  • Auf der ersten Hauptfläche 103 sind ein Gate-Pad 108, ein Gate-Finger 109 und ein Source-Pad 110 gebildet. Das Gate-Pad 108, der Gate-Finger 109 und das Source-Pad 110 können Aluminium und/oder Kupfer beinhalten.
  • Das Gate-Pad 108 ist in Draufsicht in einer Region entlang der Seitenfläche 105A gebildet. Das Gate-Pad 108 ist in einer Region entlang eines zentralen Abschnittes der Seitenfläche 105A gebildet, und zwar in Draufsicht. Das Gate-Pad 108 kann entlang eines Eckabschnittes gebildet sein, der beliebige zwei der vier Seitenflächen 105A bis 105D verbindet, und zwar in Draufsicht.
  • Das Gate-Pad 108 ist in Draufsicht in eine vierseitige Form gebildet. Das Gate-Pad 108 ist aus der äußeren Region 107 in die aktive Region 106 herausgeführt und kreuzt eine Grenze zwischen der äußeren Region 107 und der aktiven Region 106, und zwar in Draufsicht.
  • Der Gate-Finger 109 beinhaltet einen äußeren Gate-Finger 109A und einen inneren Gate-Finger 109B. Der äußere Gate-Finger 109A ist von dem Gate-Pad 108 hin zu der äußeren Region 107 herausgeführt. Der äußere Gate-Finger 109A erstreckt sich in einer Bandform in der äußeren Region 107.
  • Bei dieser Ausführungsform ist der äußere Gate-Finger 109A entlang der drei Seitenflächen 105A, 105B und 105D der SiC-Halbleiterschicht 102 gebildet, um die aktive Region 106 aus drei Richtungen abzugrenzen.
  • Der innere Gate-Finger 109B ist aus dem Gate-Pad 108 hin zu der aktiven Region 106 herausgeführt. Der innere Gate-Finger 109B erstreckt sich in einer Bandform in der aktiven Region 106. Der innere Gate-Finger 109B erstreckt sich von der Seite der Seitenfläche 105B hin zu der Seite der Seitenfläche 105D, bzw. von 105A zu 105C.
  • Das Source-Pad 110 ist in der aktiven Region 106 gebildet, und zwar mit Abständen von dem Gate-Pad 108 und dem Gate-Finger 109. Das Source-Pad 110 bedeckt eine Region, die durch das Gate-Pad 108 und den Gate-Finger 109 abgegrenzt ist, und ist in Draufsicht in der Form eines invertierten C-Buchstabens gebildet.
  • Eine Gate-Spannung wird an das Gate-Pad 108 und den Gate-Finger 109 angelegt. Die Gate-Spannung ist ggf. nicht kleiner als 10 V und nicht größer als 50 V (z.B. etwa 30 V). Eine Source-Spannung wird an das Source-Pad 110 angelegt. Die Source-Spannung kann eine Referenzspannung (z.B. eine GND-Spannung bzw. Massespannung) sein.
  • Eine Harzschicht 111 ist über der ersten Hauptfläche 103 gebildet. In 18 ist die Harzschicht 111 mit einer Schraffur gezeigt, und zwar aus Klarheitsgründen. Die Harzschicht 111 bedeckt das Gate-Pad 108, den Gate-Finger 109 und das Source-Pad 110.
  • Die Harzschicht 111 kann ein licht- bzw. fotoempfindliches Harz vom negativen Typ oder vom positiven Typ beinhalten. Bei dieser Ausführungsform beinhaltet die Harzschicht 111 Polybenzoxazol als ein Beispiel des lichtempfindlichen Harzes vom positiven Typ. Die Harzschicht 111 kann Polyimid als ein Beispiel des lichtempfindlichen Harzes vom negativen Typ beinhalten.
  • Ein Umfangsrandabschnitt der Harzschicht 111 ist mit Abständen von den Seitenflächen 105A bis 105D hin zu einer inneren Region hiervon gebildet und legt die erste Hauptfläche 103 frei. Genauer gesagt legt der Umfangsrandabschnitt der Harzschicht 111 eine Zwischenschicht-Isolierschicht 161 frei, die nachstehend beschrieben werden wird.
  • Eine Gate-Pad-Öffnung 112 und eine Source-Pad-Öffnung 113 sind in einem inneren Abschnitt der Harzschicht 111 gebildet. Das Gate-Pad-Öffnung 112 legt das Gate-Pad 108 frei. Die Source-Pad-Öffnung 113 legt das Source-Pad 110 frei.
  • Unter Bezugnahme auf 19 und 23 sind eine Gruppe 115 erhöhter Abschnitte, die eine Vielzahl von erhöhten Abschnitten 114 beinhaltet, ein Raum bzw. Zwischenraum 116 und eine Vertiefung 117 in der zweiten Hauptfläche 104 gebildet. Die Gruppe 115 erhöhter Abschnitte (die Vielzahl von erhöhten Abschnitten 114), die Räume 116 und die Vertiefung 117 beinhalten jeweils eine Region, die zu der aktiven Region 106 und zu der äußeren Region 107 weist.
  • Die Gruppe 115 erhöhter Abschnitte (die Vielzahl von erhöhten Abschnitten 114), der Raum 116 und die Vertiefung 117 haben Strukturen, die jeweils jenen der Gruppe 12 erhöhter Abschnitte (der Vielzahl von erhöhten Abschnitten 11), dem Raum 14 bzw. der Vertiefung 16 gemäß der ersten bevorzugten Ausführungsform (siehe auch 3 bis 5, etc.) entsprechen.
  • Die Beschreibung der Gruppe 12 erhöhter Abschnitte (die Vielzahl von erhöhten Abschnitten 11), des Raumes 14 und der Vertiefung 16 gemäß der ersten bevorzugten Ausführungsform lässt sich auf eine Beschreibung der Gruppe 115 erhöhter Abschnitte, des Raums 116 und der Vertiefung 117 gemäß der vorliegenden bevorzugten Ausführungsform anwenden, und andere spezifische Beschreibungen der Gruppe 115 erhöhter Abschnitte (der Vielzahl von erhöhten Abschnitten 114), des Raumes 116 und der Vertiefung 117 werden weggelassen.
  • Die Gruppe 115 erhöhter Abschnitte, der Raum 116 und die Vertiefung 117 können Strukturen haben, die jeweils jenen der Gruppe 12 erhöhter Abschnitte, des Raums 14 und der Vertiefung 16 des Halbleiterbauteils 71 gemäß der zweiten bevorzugten Ausführungsform (siehe auch 11) entsprechen. In diesem Fall lässt sich die Beschreibung der Gruppe 12 erhöhter Abschnitte, des Raums 14 und der Vertiefung 16 gemäß der zweiten bevorzugten Ausführungsform auf eine Beschreibung der Gruppe 115 erhöhter Abschnitte, des Raums 116 bzw. der Vertiefung 117 gemäß der vorliegenden bevorzugten Ausführungsform anwenden.
  • Unter Bezugnahme auf 20 bis 22 weist bei dieser Ausführungsform die SiC-Halbleiterschicht 102 eine laminierte Struktur auf, die ein SiC-Halbleitersubstrat 121 vom n+-Typ und eine SiC-Epitaxialschicht 122 vom n-Typ beinhaltet. Die zweite Hauptfläche 104 ist durch das SiC-Halbleitersubstrat 121 gebildet. Die erste Hauptfläche 103 durch die SiC-Epitaxialschicht 122 gebildet.
  • Eine Dicke des SiC-Halbleitersubstrats 121 ist ggf. nicht kleiner als 5 µm und nicht größer als 400 µm. Die Dicke des SiC-Halbleitersubstrats 121 ist ggf. nicht kleiner als 5 µm und nicht größer als 50 µm, ggf. nicht kleiner als 50 µm und nicht größer als 100 µm, ggf. nicht kleiner als 100 µm und nicht größer als 150 µm, ggf. nicht kleiner als 150 µm und nicht größer als 200 µm, ggf. nicht kleiner als 200 µm und nicht größer als 250 µm, ggf. nicht kleiner als 250 µm und nicht größer als 300 µm, ggf. nicht kleiner als 300 µm und nicht größer als 350 µm oder ggf. nicht kleiner als 350 µm und nicht größer als 400 µm.
  • Die Dicke des SiC-Halbleitersubstrats 121 ist vorzugsweise nicht kleiner als 80 µm und nicht größer als 200 µm (bspw. etwa 150 µm). Wenn man die Dicke des SiC-Halbleitersubstrats 121 klein macht, wird ein Strompfad verkürzt, was es ermöglicht, einen Widerstandswert zu reduzieren.
  • Eine Dicke der SiC-Epitaxialschicht 122 ist ggf. nicht kleiner als 1 µm und nicht größer als 100 µm. Die Dicke der SiC-Epitaxialschicht 122 ist ggf. nicht kleiner als 1 µm und nicht größer als 25 µm, ggf. nicht kleiner als 25 µm und nicht größer als 50 µm, ggf. nicht kleiner als 50 µm und nicht größer als 75 µm oder ggf. nicht kleiner als 75 µm und nicht größer als 100 µm. Die Dicke der SiC-Epitaxialschicht 122 ist vorzugsweise nicht kleiner als 5 µm und nicht größer als 15 µm (bspw. etwa 10 µm).
  • Eine Verunreinigungskonzentration vom n-Typ der SiC-Epitaxialschicht 122 ist nicht größer als eine Verunreinigungskonzentration vom n-Typ des SiC-Halbleitersubstrats 121. Die Verunreinigungskonzentration vom n-Typ der SiC-Epitaxialschicht 122 ist kleiner als die Verunreinigungskonzentration vom n-Typ des SiC-Halbleitersubstrats 121.
  • Die Verunreinigungskonzentration vom n-Typ des SiC-Halbleitersubstrats 121 ist ggf. nicht kleiner als 1,0×1018 cm-3 und ggf. nicht größer als 1,0×1021 cm-3. Die Verunreinigungskonzentration vom n-Typ der SiC-Epitaxialschicht 122 ist ggf. nicht kleiner als 1,0×1015 cm-3 und nicht größer als 1,0×1018 cm-3.
  • Bei dieser Ausführungsform weist die SiC-Epitaxialschicht 122 eine Vielzahl von Regionen auf, die unterschiedlich sind hinsichtlich der Verunreinigungskonzentration vom n-Typ, und zwar entlang einer Normalenrichtung der ersten Hauptfläche 103. Genauer gesagt beinhaltet die SiC-Epitaxialschicht 122 eine Hochkonzentrationsregion 122a, die eine relativ hohe Verunreinigungskonzentration vom n-Typ hat, und eine Niedrigkonzentrationsregion 122b, die eine niedrigere Verunreinigungskonzentration vom n-Typ hat als die Hochkonzentrationsregion 122a.
  • Die Hochkonzentrationsregion 122a ist in einer Region auf der Seite der ersten Hauptfläche 103 gebildet. Die Niedrigkonzentrationsregion 122b ist in einer Region auf der Seite der zweiten Hauptfläche 104 gebildet, und zwar in Bezug auf die Hochkonzentrationsregion 122a.
  • Die Verunreinigungskonzentration vom n-Typ der Hochkonzentrationsregion 122a ist ggf. nicht kleiner als 1×1016 cm-3 und nicht größer als 1×1018 cm-3. Die Verunreinigungskonzentration vom n-Typ der Niedrigkonzentrationsregion 122b ist ggf. nicht kleiner als 1×1015 cm-3 und nicht größer als 1×1016 cm-3.
  • Eine Dicke der Hochkonzentrationsregion 122a ist nicht größer als eine Dicke der Niedrigkonzentrationsregion 122b. Genauer gesagt ist die Dicke der Hochkonzentrationsregion 122a kleiner als die Dicke der Niedrigkonzentrationsregion 122b. Das heißt, die Dicke der Hochkonzentrationsregion 122a ist kleiner als die Hälfte der Gesamtdicke der SiC-Epitaxialschicht 122.
  • Unter Bezugnahme auf 23 sind die Gruppe 115 erhöhter Abschnitte (die Vielzahl von erhöhten Abschnitten 114) und die Vertiefung 117 in dem SiC-Halbleitersubstrat 121 gebildet. Eine modifizierte Schicht 104a, in der das SiC der SiC-Halbleiterschicht 102 (das SiC-Halbleitersubstrat 121) partiell modifiziert ist, so dass es andere Eigenschaften hat, ist in einem Flächenschichtabschnitt der zweiten Hauptfläche 104 gebildet. Die modifizierte Schicht 104a ist durch ein Wärmebehandlungsverfahren gebildet, das an der zweiten Hauptfläche 104 durchgeführt wird.
  • Die modifizierte Schicht 104a beinhaltet Si-Atome und C-Atome. Genauer gesagt weist die modifizierte Schicht 104a eine Kohlenstoffdichte auf, die niedriger ist als eine Kohlenstoffdichte einer Region der SiC-Halbleiterschicht 102 (desSiC-Halbleitersubstrats 121) außerhalb der modifizierten Schicht 104a.
  • Die modifizierte Schicht 104a weist eine Siliciumdichte auf, die größer ist als die Kohlenstoffdichte. Das heißt, die modifizierte Schicht 104a beinhaltet eine modifizierte Si-Schicht, bei der das SiC der SiC-Halbleiterschicht 102 (des SiC-Halbleitersubstrats 121) zu Si modifiziert ist. Die modifizierte Si-Schicht kann eine amorphe Si-Schicht sein.
  • Die modifizierte Schicht 104a kann einen Gitterdefekt aufgrund der Modifikation des SiC beinhalten. Das heißt, die modifizierte Schicht 104a kann eine Gitterdefektregion mit einem Defektniveau beinhalten, das aufgrund der Modifikation des SiC eingeführt ist.
  • Bei dieser Ausführungsform ist die modifizierte Schicht 104a in einer Region der zweiten Hauptfläche 104 entlang der Gruppe 115 erhöhter Abschnitte gebildet. Hierdurch sind die Vielzahl von erhöhten Abschnitten 114 von jeder Gruppe 115 erhöhter Abschnitte durch die modifizierte Schicht 104a gebildet.
  • Bei dieser Ausführungsform ist die modifizierte Schicht 104a auch in dem Raum bzw. Zwischenraum 116 gebildet. Die modifizierte Schicht 104a erstreckt sich von der Gruppe 115 erhöhter Abschnitte zu dem Raum 116. Das heißt, ein Wärmebehandlungsverfahren, das an der zweiten Hauptfläche 104 durchgeführt wird, erstreckt sich auch auf den Raum 116.
  • Eine Dicke des Abschnittes der modifizierten Schicht 104a entlang der Gruppe 115 erhöhter Abschnitte ist nicht kleiner als eine Dicke des Abschnittes der modifizierten Schicht 104a entlang des Raums 116, und zwar aufgrund des Vorhandenseins des erhöhten Abschnittes 114. Genauer gesagt, ist die Dicke des Abschnittes der modifizierten Schicht 104a entlang der Gruppe 115 erhöhter Abschnitte größer als die Dicke des Abschnittes der modifizierten Schicht 104a entlang des Raums 116.
  • Ein Widerstandswert der zweiten Hauptfläche 104 ist in einem Fall, bei dem die Gruppe 115 erhöhter Abschnitte an der zweiten Hauptfläche 104 nicht vorhanden ist, größer als ein Widerstandswert der zweiten Hauptfläche 104 in einem Fall, bei dem die Gruppe 115 erhöhter Abschnitte an der zweiten Hauptfläche 104 vorhanden ist.
  • Das heißt, die Vielzahl von Gruppen 115 erhöhter Abschnitte hat einen Widerstandswert, der nicht größer ist als ein Widerstandswert eines SiC-Monokristalls allein, und zwar als bzw. hinsichtlich elektrischer Eigenschaften bzw. Charakteristika. Genauer gesagt, hat die Vielzahl von Gruppen 115 erhöhter Abschnitte einen Widerstandswert, der kleiner ist als der Widerstandswert des SiC-Monokristalls allein. Ferner hat die Vielzahl von Gruppen 115 erhöhter Abschnitte einen Widerstandswert, der nicht größer ist als ein Widerstandswert des Raums 116. Genauer gesagt hat die Vielzahl von Gruppen 115 erhöhter Abschnitte einen Widerstandswert, der kleiner ist als der Widerstandswert des Raums 116.
  • Der Widerstandswert als elektrische Charakteristika bzw. als eine elektrische Charakteristik der Gruppe 115 erhöhter Abschnitte, ist durch die modifizierte Schicht 104a reduziert. Das heißt, der Widerstandswert der Gruppe 115 erhöhter Abschnitte ist nicht größer als der Widerstandswert des SiC-Monokristalls, und zwar aufgrund der modifizierten Schicht 104a. Der Widerstandswert als elektrische Charakteristika des Raums 116 ist ebenfalls nicht größer als der Widerstandswert des SiC-Monokristalls, und zwar aufgrund der modifizierten Schicht 104a.
  • Ein Drain-Pad 123 ist an der zweiten Hauptfläche 104 gebildet. Eine maximale Spannung, die über das Source-Pad 110 und das Drain-Pad 123 angelegt werden kann, und zwar in einem ausgeschalteten Zustand, ist ggf. nicht kleiner als 1000 V und nicht größer als 10000 V.
  • Unter Bezugnahme auf 23 ist das Drain-Pad 123 direkt mit der zweiten Hauptfläche 104 verbunden. Das Drain-Pad 123 bedeckt die Gruppe 115 erhöhter Abschnitte an der zweiten Hauptfläche 104. Bei dieser Ausführungsform bedeckt das Drain-Pad 123 kollektiv die Vielzahl von Gruppen 115 erhöhter Abschnitte.
  • Das Drain-Pad 123 ist als ein Film in Übereinstimmung mit einer äußeren Fläche der Gruppe 115 erhöhter Abschnitte (äußere Flächen der Vielzahl von erhöhten Abschnitten 114) und einer inneren Fläche der Vertiefung 117 gebildet. Hierdurch wird in einem Abschnitt einer äußeren Fläche des Drain-Pads 123, der die äußere Fläche der Gruppe 115 erhöhter Abschnitte (die äußeren Flächen der Vielzahl von erhöhten Abschnitten 114) bedeckt, ein erhöhter Abschnitt 123a gebildet, der in einer Richtung weg von der zweiten Hauptfläche 104 erhöht ist. Ferner wird in einem Abschnitt der äußeren Fläche des Drain-Pads 123, der die Vertiefung 117 bedeckt, ein Ausnehmungsabschnitt bzw. zurückversetzter Abschnitt 123b gebildet, der hin zu der zweiten Hauptfläche 104 ausgenommen bzw. zurückversetzt ist.
  • Das Drain-Pad 123 bildet einen Ohm'schen Kontakt mit der zweiten Hauptfläche 104. Genauer gesagt, bildet das Drain-Pad 123 einen Ohm'schen Kontakt mit der Gruppe 115 erhöhter Abschnitte.
  • Noch genauer gesagt bildet das Drain-Pad 123 einen Ohm'schen Kontakt mit der Vielzahl von Gruppen 115 erhöhter Abschnitte. Bei dieser Ausführungsform bildet das Drain-Pad 123 auch einen Ohm' schen Kontakt mit dem Raum bzw. Zwischenraum 116.
  • Das Drain-Pad 123 weist eine laminierte Struktur auf, die eine Vielzahl von Elektrodenschichten beinhaltet, die auf die zweite Hauptfläche 104 laminiert sind. Bei dieser Ausführungsform weist das Drain-Pad 123 eine vierschichtige Struktur auf, die eine Ti-Schicht 124, eine Ni-Schicht 125, eine Au-Schicht 126 und eine Ag-Schicht 127 beinhaltet, die in dieser Reihenfolge ausgehend von der zweiten Hauptfläche 104 laminiert sind.
  • Die Ti-Schicht 124, die Ni-Schicht 125, die Au-Schicht 126 und die Ag-Schicht 127 sind jeweils als Filme in Übereinstimmung bzw. Konformität mit einer äußeren Fläche der Gruppe 115 erhöhter Abschnitte (den äußeren Flächen der Vielzahl von erhöhten Abschnitten 114) und der inneren Fläche der Vertiefung 117 gebildet. Der erhöhte Abschnitt 123a und der Ausnehmungsabschnitt 123b des Drain-Pads 123 sind an einer äußeren Fläche der Ag-Schicht 127 gebildet.
  • Die Ti-Schicht 124 ist direkt mit der zweiten Hauptfläche 104 verbunden. Die Ti-Schicht 124 bedeckt kollektiv die Vielzahl von Gruppen 115 erhöhter Abschnitte, um einen Ohm'schen Kontakt mit der zweiten Hauptfläche 104 zu bilden. Bei dieser Ausführungsform bildet die Ti-Schicht 124 auch einen Ohm'schen Kontakt mit dem Raum 116.
  • Die Ni-Schicht 125 bedeckt eine im Wesentlichen gesamte Region oder eine gesamte Region der Ti-Schicht 124. Die Au-Schicht 126 bedeckt eine im Wesentlichen gesamte Region oder eine gesamte Region der Ni-Schicht 125. Die Ag-Schicht 127 bedeckt eine im Wesentlichen gesamte Region oder eine gesamte Region der Au-Schicht 126.
  • Eine Dicke der Ti-Schicht 124 ist ggf. nicht kleiner als 0,01 µm und nicht größer als 5 µm (bspw. etwa 0,07 µm). Eine Dicke der Ni-Schicht 125 ist ggf. nicht kleiner als 0,1 µm und nicht größer als 40 µm (z.B. etwa 1,2 µm).
  • Eine Dicke der Au-Schicht 126 ist ggf. nicht kleiner als 0,1 µm und nicht größer als 40 µm (bspw. etwa 0,07 µm). Eine Dicke der Ag-Schicht 127 ist ggf. nicht kleiner als 0,1 µm und nicht größer als 40 µm (bspw. etwa 0,3 um). Das Drain-Pad 123 kann eine einschichtige Struktur haben, die aus der Ti-Schicht 124, der Ni-Schicht 125, der Au-Schicht 126 oder der Ag-Schicht 127 gebildet bzw. aufgebaut ist.
  • Das Drain-Pad 123 bildet einen Ohm'schen Kontakt mit der zweiten Hauptfläche 104, und zwar nicht über eine Silicidschicht, die Silicid als einen Hauptbestandteil beinhaltet. Das Drain-Pad 123 bildet einen Ohm'schen Kontakt mit jeder der Gruppen 115 erhöhter Abschnitte, und zwar nicht über die Silicidschicht, die Silicid als einen Hauptbestandteil beinhaltet.
  • Das Drain-Pad 123 bildet einen Ohm'schen Kontakt mit der zweiten Hauptfläche 104, und zwar nicht über eine Kohlenstoffschicht, die Kohlenstoff als einen Hauptbestandteil beinhaltet. Das Drain-Pad 123 bildet einen Ohm' schen Kontakt mit jeder der Gruppen 115 erhöhter Abschnitte, und zwar nicht über die Kohlenstoffschicht, die Kohlenstoff als einen Hauptbestandteil beinhaltet.
  • Das Drain-Pad 123 beinhaltet keine Region, in der ein Material, das Silicid als einen Hauptbestandteil beinhaltet, als eine Schicht gebildet ist. Ferner beinhaltet das Drain-Pad 123 keine Region, in der ein Material, das Kohlenstoff als einen Hauptbestandteil beinhaltet, als eine Schicht gebildet ist.
  • Das Drain-Pad 123 kann eine Struktur ähnlich der Struktur der Elektrode 10 gemäß der dritten bevorzugten Ausführungsform haben, die oben beschrieben wurde. Das Drain-Pad 123 kann eine Struktur ähnlich der Struktur der Elektrode 10 gemäß der vierten bevorzugten Ausführungsform haben, die oben beschrieben wurde.
  • Das SiC-Halbleitersubstrat 121 ist als eine Drain-Region 128 des MISFET gebildet. Die SiC-Epitaxialschicht 122 ist als eine Drift-Region 129 des MISFET gebildet.
  • Eine Körperregion 131 vom p-Typ ist in einem Flächenschichtabschnitt der ersten Hauptfläche 103 in der aktiven Region 106 gebildet. Eine Verunreinigungskonzentration vom p-Typ der Körperregion 131 ist ggf. nicht kleiner als 1×1017 cm-3 und nicht größer als 1×1020 cm-3. Die aktive Region 106 ist durch die Körperregion 131 definiert.
  • Eine Vielzahl von Gate-Gräben 135 sind in dem Flächenschichtabschnitt der ersten Hauptfläche 103 in der aktiven Region 106 gebildet. Die Vielzahl von Gate-Gräben 135 sind mit Abständen entlang einer ersten Richtung X gebildet.
  • Die Vielzahl von Gate-Gräben 135 sind in einer Bandform gebildet, die sich im Wesentlichen parallel zu oder parallel zu einer zweiten Richtung Y erstreckt. Die Vielzahl von Gate-Gräben 135 sind in eine Streifenform gebildet, die sich im Wesentlichen parallel zu oder parallel zu der zweiten Richtung Y erstreckt, und zwar in Draufsicht. Das heißt, bei dieser Ausführungsform schneiden die Vielzahl von Gate-Gräben 135 die Vielzahl von Gruppen 115 erhöhter Abschnitte in Draufsicht.
  • Die Vielzahl von Gruppen 115 erhöhter Abschnitte können in einer Streifenform gebildet sein, die sich im Wesentlichen parallel zu oder parallel zu der zweiten Richtung Y erstrecken. In diesem Fall können die Vielzahl von Gate-Gräben 135 sich im Wesentlichen parallel zu oder parallel zu der Vielzahl von Gruppen 115 erhöhter Abschnitte erstrecken, und zwar in Draufsicht.
  • Die Vielzahl von Gate-Gräben 135 können in einer Streifenform gebildet sein, die sich parallel zu der ersten Richtung X erstreckt. In diesem Fall können die Vielzahl von Gate-Gräben 135 sich im Wesentlichen parallel zu oder parallel zu der Vielzahl von Gruppen 115 erhöhter Abschnitte erstrecken, und zwar in Draufsicht.
  • Das heißt, jeder der Gate-Gräben 135 kann sich im Wesentlichen parallel zu oder parallel zu einer [11-20]-Richtung erstrecken. Ferner kann sich jeder der Gate-Gräben 135 im Wesentlichen parallel zu oder parallel zu einer [1-100]-Richtung erstrecken, die orthogonal ausgerichtet zu der [11-20]-Richtung.
  • Bei dieser Ausführungsform erstreckt sich jeder der Gate-Gräben 135 in einer Bandform, und zwar ausgehend von einem Umfangsrandabschnitt der ersten Hauptfläche 103 auf einer Seite (der Seite der Seitenfläche 105B) hin zu einem Umfangsrandabschnitt hiervon auf der anderen Seite (der Seite der Seitenfläche 105D), und zwar in Draufsicht.
  • Jeder der Gate-Gräben 135 kreuzt einen mittleren bzw. Zwischenabschnitt zwischen dem Umfangsrandabschnitt der ersten Hauptfläche 103 auf einer Seite und dem Umfangsrandabschnitt hiervon auf der anderen Seite. Ein Endabschnitt von jedem der Gate-Gräben 135 ist an dem Umfangsrandabschnitt der ersten Hauptfläche 103 auf einer Seite positioniert. Der andere Endabschnitt von jedem der Gate-Gräben 135 ist an dem Umfangsrandabschnitt der ersten Hauptfläche 103 auf der anderen Seite positioniert.
  • Jeder der Gate-Gräben 135 hat eine Länge in der Größenordnung von Millimetern (nicht kleiner als 1 mm). Bei dieser Ausführungsform ist die Länge von jedem der Gate-Gräben 135 nicht kleiner als 1 mm und nicht größer als 10 mm (bspw. nicht kleiner als 2 mm und nicht größer als 5 mm). Eine Gesamterstreckung von einem oder der Vielzahl von Gate-Gräben 135 pro Einheitsflächenbereich („unit area“) ist ggf. nicht kleiner als 0,5 µm/µm2 und nicht größer als 0,75 µm/µm2.
  • Jeder der Gate-Gräben 135 beinhaltet einen aktiven Grabenabschnitt 135a und einen Kontakt-Grabenabschnitt 135b. Der aktive Grabenabschnitt 135a ist ein Abschnitt des Gate-Grabens 135, der bei der aktiven Region 106 gebildet ist. Der Kontakt-Grabenabschnitt 135b ist ein Abschnitt des Gate-Grabens 135, der von dem aktiven Grabenabschnitt 135a hin zu der äußeren Region 107 herausgeführt ist.
  • Jeder der Gate-Gräben 135 durchdringt die Körperregion 131 und erreicht die SiC-Epitaxialschicht 122. Eine Bodenwand von jedem der Gate-Gräben 135 ist im Inneren der SiC-Epitaxialschicht 122 positioniert. Genauer gesagt ist die Bodenwand von jedem der Gate-Gräben 135 in der Hochkonzentrationsregion 122a der SiC-Epitaxialschicht 122 positioniert.
  • Eine Tiefe des Gate-Grabens 135 hinsichtlich der bzw. in Richtung der Normalenrichtung der ersten Hauptfläche 103 ist ggf. nicht kleiner als 0, 5 µm und nicht größer als 3 µm. Die Tiefe des Gate-Grabens 135 ist ggf. nicht kleiner als 0,5 µm und nicht größer als 1 µm, ggf. nicht kleiner als 1 µm und nicht größer als 1, 5 µm, ggf. nicht kleiner als 1, 5 µm und nicht größer als 2 µm, ggf. nicht kleiner als 2 µm und nicht größer als 2,5 µm, oder ggf. nicht kleiner als 2,5 µm und nicht größer als 4 µm. Die Tiefe des Gate-Grabens 135 ist vorzugsweise nicht kleiner als 0,5 µm und nicht größer als 1,0 µm.
  • Eine Breite des Gate-Grabens 135 in der ersten Richtung X ist ggf. nicht kleiner als 0,1 µm und nicht größer als 2 µm. Die Breite des Gate-Grabens 135 in der ersten Richtung X ist ggf. nicht kleiner als 0,1 µm und nicht größer als 0,5 µm, ggf. nicht kleiner als 0,5 µm und nicht größer als 1 µm, ggf. nicht kleiner als 1 µm und nicht größer als 1,5 µm oder ggf. nicht kleiner als 1,5 µm und nicht größer als 2 µm. Die Breite des Gate-Grabens 135 in der ersten Richtung X ist vorzugsweise nicht kleiner als 0,1 µm und nicht größer als 0,5 µm.
  • Ein Öffnungsrandabschnitt 136 von jedem der Gate-Gräben 135 beinhaltet einen gekrümmten Abschnitt 137, der hin zu einem Inneren des Gate-Grabens 135 gekrümmt ist. Der Öffnungsrandabschnitt 136 des Gate-Grabens 135 ist ein Eckabschnitt bzw. Kantenabschnitt, der die erste Hauptfläche 103 und eine Seitenwand des Gate-Grabens 135 verbindet. Ein elektrisches Feld an dem Öffnungsrandabschnitt 136 des Gate-Grabens 135 wird durch den gekrümmten Abschnitt 137 entspannt („relaxed“).
  • Eine Source-Region 138 vom n+-Typ ist bei einer Region entlang der Seitenwand des Gate-Grabens 135 in einem Flächenschichtabschnitt der Körperregion 131 gebildet. Eine Verunreinigungskonzentration vom n-Typ der Source-Region 138 ist ggf. nicht kleiner als 1,0×1018 cm-3 und nicht größer als 1,0×1021 cm-3. Eine Vielzahl von Source-Regionen 138 ist entlang der Seitenwand des Gate-Grabens 135 auf einer Seite und der Seitenwand hiervon auf der anderen Seite hinsichtlich der ersten Richtung X gebildet.
  • Die Vielzahl von Source-Regionen 138 sind jeweils in einer Bandform gebildet, die sich im Wesentlichen parallel zu oder parallel zu der zweiten Richtung Y erstreckt. Die Vielzahl von Source-Regionen 138 sind in Draufsicht in einer Streifenform gebildet. Die Vielzahl von Source-Regionen 138 schneiden in Draufsicht die Vielzahl von Gruppen 115 erhöhter Abschnitte, und zwar auf die gleiche Art und Weise wie im Fall der Gate-Gräben 135.
  • Eine Gate-Isolierschicht 139 und eine Gate-Elektrodenschicht 140 sind im Inneren von jedem der Gate-Gräben 135 gebildet. In 20 sind die Gate-Isolierschicht 139 und die Gate-Elektrodenschicht 140 mit einer Schraffur gezeigt.
  • Die Gate-Isolierschicht 139 beinhaltet Siliciumoxid. Die Gate-Isolierschicht 139 kann einen anderen Isolierfilm aus Siliziumnitrid etc. beinhalten. Die Gate-Isolierschicht 139 ist als ein Film entlang einer Innenwandfläche des Gate-Grabens 135 gebildet. Die Gate-Isolierschicht 139 grenzt einen Ausnehmungsraum im Inneren des Gate-Grabens 135 ab.
  • Die Gate-Isolierschicht 139 beinhaltet eine erste Region 139a, eine zweite Region 139b und eine dritte Region 139c. Die erste Region 139a ist entlang der Seitenwand des Gate-Grabens 135 gebildet. Die zweite Region 139b ist entlang der Bodenwand des Gate-Grabens 135 gebildet. Die dritte Region 139c ist entlang der ersten Hauptfläche 103 gebildet.
  • Eine Dicke T1 der ersten Region 139a der Gate-Isolierschicht 139 ist kleiner als eine Dicke T2 der zweiten Region 139b der Gate-Isolierschicht 139 und als eine Dicke T3 der dritten Region 139c der Gate-Isolierschicht 139.
  • T2/T1, bei dem es sich um ein Verhältnis der Dicke T2 der zweiten Region 139b in Relation zu der Dicke T1 der ersten Region 139a handelt, ist ggf. nicht kleiner als 2 und nicht größer als 5. T3/T1, bei dem es sich um ein Verhältnis der Dicke T3 der dritten Region 139c in Relation zu der Dicke T1 der ersten Region 139a handelt, ist ggf. nicht kleiner als 2 und nicht größer als 5.
  • Die Dicke T1 der ersten Region 139a ist ggf. nicht kleiner als 0,01 µm und nicht größer als 0,2 µm. Die Dicke T2 der zweiten Region 139b ist ggf. nicht kleiner als 0, 05 µm und nicht größer als 0,5 µm. Die Dicke T3 der dritten Region 139c ist ggf. nicht kleiner als 0, 05 µm und nicht größer als 0, 5 µm.
  • Die erste Region 139a ist dünn gebildet, was es ermöglicht, eine Zunahme von Trägern bzw. Ladungsträgern zu unterdrücken, die in eine Region der Körperregion 131 in den Nachbarschaften der Seitenwände des Gate-Grabens 135 induziert werden. Es ist daher möglich, eine Zunahme eines Kanalwiderstands zu unterdrücken. Die zweite Region 139b ist dick gebildet, was es ermöglicht, die Konzentration eines elektrischen Feldes an der Bodenwand des Gate-Grabens 135 zu entspannen.
  • Die dritte Region 139c ist dick gebildet, was es ermöglicht, eine Stehspannung („withstand voltage“) der Gate-Isolierschicht 139 in der Nachbarschaft des Öffnungsrandabschnittes 136 des Gate-Grabens 135 zu verbessern. Die dritte Region 139c ist dick gebildet, was es ermöglicht, einen Verlust der dritten Region 139c aufgrund eines Ätzvorganges zu unterdrücken.
  • Es ist hierdurch möglich, das Entfernen der ersten Region 139a durch Ätzen aufgrund des Verlustes der dritten Region 139c zu unterdrücken. Im Ergebnis kann die Gate-Elektrodenschicht 140 der SiC-Halbleiterschicht 102 geeignet über die Gate-Isolierschicht 139 gegenüberliegen.
  • Eine Gate-Elektrodenschicht 140 ist in den Gate-Graben 135 eingebettet, und zwar über die Gate-Isolierschicht 139. Genauer gesagt ist die Gate-Elektrodenschicht 140 in einem Ausnehmungsraum eingebettet, der im Inneren des Gate-Grabens 135 durch die Gate-Isolierschicht 139 abgegrenzt ist. Die Gate-Elektrodenschicht 140 wird durch eine Gate-Spannung gesteuert.
  • Die Gate-Elektrodenschicht 140 ist als eine Wand gebildet, die sich in der Schnittansicht entlang der Normalenrichtung der ersten Hauptfläche 103 erstreckt. Die Gate-Elektrodenschicht 140 weist einen oberen Endabschnitt auf, der bei einer Öffnungsseite des Gate-Grabens 135 positioniert ist. Der obere Endabschnitt der Gate-Elektrodenschicht 140 ist in eine gekrümmte Form gebildet, die hin zu der Bodenwand des Gate-Grabens 135 ausgenommen bzw. zurückversetzt ist.
  • Eine Querschnittsfläche bzw. ein Querschnittsflächeninhalt der Gate-Elektrodenschicht 140 ist ggf. nicht kleiner als 0,05 µm2 und nicht größer als 0,5 µm2. Die Querschnittsfläche der Gate-Elektrodenschicht 140 ist eine Querschnittsfläche, wenn die Gate-Elektrodenschicht 140 in eine Richtung senkrecht zu der Richtung geschnitten wird, in der sich der Gate-Graben 135 erstreckt.
  • Die Querschnittsfläche der Gate-Elektrodenschicht 140 ist ggf. nicht kleiner als 0,05 µm2 und nicht größer als 0,1 µm2, ggf. nicht kleiner als 0,1 µm2 und nicht größer als 0,2 µm2, ggf. nicht kleiner als 0,2 µm2 und nicht größer als 0,3 µm2, ggf. nicht kleiner als 0,3 µm2 und nicht größer als 0,4 µm2, oder ggf. nicht kleiner als 0,4 µm2 und nicht größer als 0,5 µm2. Die Querschnittsfläche der Gate-Elektrodenschicht 140 ist definiert durch ein Produkt einer Tiefe der Gate-Elektrodenschicht 140 und einer Breite der Gate-Elektrodenschicht 140.
  • Die Tiefe der Gate-Elektrodenschicht 140 ist eine Distanz von dem oberen Endabschnitt der Gate-Elektrodenschicht 140 zu einem unteren Endabschnitt hiervon. Die Breite der Gate-Elektrodenschicht 140 ist eine Breite der Gate-Elektrodenschicht 140 bei einer mittleren Position zwischen dem oberen Endabschnitt der Gate-Elektrodenschicht 140 und dem unteren Endabschnitt hiervon.
  • Eine Position des oberen Endabschnittes der Gate-Elektrodenschicht 140 wird als eine mittlere bzw. Zwischenposition einer oberen Fläche der Gate-Elektrodenschicht 140 in einem Fall angenommen, bei dem der obere Endabschnitt eine gekrümmte Fläche ist (bei dieser Ausführungsform eine gekrümmte Form, die nach unten zurückversetzt bzw. ausgenommen ist).
  • Die Gate-Elektrodenschicht 140 beinhaltet ein Polysilicium vom p-Typ, zu dem eine Verunreinigung vom p-Typ hinzugegeben ist. Die Verunreinigung vom p-Typ kann wenigstens einen Typ von Bor (B), Aluminium (Al), Indium (In) und Gallium (Ga) beinhalten.
  • Eine Verunreinigungskonzentration vom p-Typ der Gate-Elektrodenschicht 140 ist nicht kleiner als eine Verunreinigungskonzentration vom p-Typ der Körperregion 131. Genauer gesagt ist die Verunreinigungskonzentration vom p-Typ der Gate-Elektrodenschicht 140 größer als die Verunreinigungskonzentration vom p-Typ der Körperregion 131.
  • Die Verunreinigungskonzentration vom p-Typ der Gate-Elektrodenschicht 140 ist ggf. nicht kleiner als 1×1018 cm-3 und nicht größer als 1×1022 cm-3. Ein Schichtwiderstand („sheet resistance“) der Gate-Elektrodenschicht 140 ist ggf. nicht kleiner als 10 Ω/□ und nicht größer als 500 Ω/□ (in dieser Ausführungsform etwa 200 Ω/□).
  • Unter Bezugnahme auf 20 und 22 ist eine Gate-Verdrahtungsschicht 141 in der äußeren Region 107 gebildet. Die Gate-Verdrahtungsschicht 141 ist elektrisch mit dem Gate-Pad 108 und dem Gate-Finger 109 verbunden.
  • Die Gate-Verdrahtungsschicht 141 ist auf der ersten Hauptfläche 103 gebildet. Genauer gesagt, ist die Gate-Verdrahtungsschicht 141 bei der dritten Region 139c der Gate-Isolierschicht 139 gebildet.
  • Bei dieser Ausführungsform ist die Gate-Verdrahtungsschicht 141 entlang des Gate-Fingers 109 gebildet. Die Gate-Verdrahtungsschicht 141 ist entlang der drei Seitenflächen 105A, 105B und 105D der SiC-Halbleiterschicht 102 gebildet, um die aktive Region 106 aus drei Richtungen abzugrenzen.
  • Die Gate-Verdrahtungsschicht 141 ist mit der Gate-Elektrodenschicht 140 verbunden, die gegenüber dem Kontakt-Grabenabschnitt 135b von jedem der Gate-Gräben 135 freiliegt. Bei dieser Ausführungsform ist die Gate-Verdrahtungsschicht 141 durch einen herausgeführten Abschnitt („lead-out portion“) gebildet, der von der Gate-Elektrodenschicht 140 auf die erste Hauptfläche 103 herausführt. Ein oberer Endabschnitt der Gate-Verdrahtungsschicht 141 ist mit dem oberen Endabschnitt der Gate-Elektrodenschicht 140 verbunden.
  • Unter Bezugnahme auf 21 ist eine Niedrigwiderstand-Elektrodenschicht („low resistance electrode layer“) 142 auf der Gate-Elektrodenschicht 140 gebildet. Die Niedrigwiderstand-Elektrodenschicht 142 bedeckt den oberen Endabschnitt der Gate-Elektrodenschicht 140 im Inneren des Gate-Grabens 135.
  • Die Niedrigwiderstand-Elektrodenschicht 142 beinhaltet ein leitfähiges Material mit einem Schichtwiderstand, der kleiner ist als der Schichtwiderstand der Gate-Elektrodenschicht 140. Der Schichtwiderstand der Niedrigwiderstand-Elektrodenschicht 142 ist ggf. nicht kleiner als 0,01 Ω/□ und nicht größer als 10 Ω/□. Der Schichtwiderstand der Niedrigwiderstand-Elektrodenschicht 142 ist ggf. nicht kleiner als 0,01 Ω/□ und nicht größer als 0,1 Ω/□, ggf. nicht kleiner als 0,1 Ω/□ und nicht größer als 1 Ω/□, ggf. nicht kleiner als 1 Ω/□ und nicht größer als 2 Ω/□, ggf. nicht kleiner als 2 Ω/□ und nicht größer als 4 Ω/□, ggf. nicht kleiner als 4 Ω/□ und nicht größer als 6 Ω/□, ggf. nicht kleiner als 6 Ω/□ und nicht größer als 8 Ω/□, oder ggf. nicht kleiner als 8 Ω/□ und nicht größer als 10 Ω/□.
  • Ein Strom, der in den Gate-Graben 135 zugeführt wird, fließt durch die Niedrigwiderstand-Elektrodenschicht 142 mit einem relativ niedrigen Schichtwiderstand und wird zu der Gate-Elektrodenschicht 140 übertragen. Hierdurch kann erreicht werden, dass die Gate-Elektrodenschicht 140 insgesamt schnell von einem ausgeschalteten Zustand in einen eingeschalteten Zustand übergeht. Es ist folglich möglich, eine Verzögerung einer Schaltantwort zu unterdrücken.
  • Obgleich Zeit erforderlich ist, um einen Strom in dem Fall des Gate-Grabens 135 mit einer Länge in der Größenordnung von Millimetern (nicht kleiner als 1 mm) zu übertragen, ist die Niedrigwiderstand-Elektrodenschicht 142 dazu in der Lage, eine Verzögerung einer Schaltantwort geeignet zu unterdrücken. Das heißt, die Niedrigwiderstand-Elektrodenschicht 142 ist als eine Stromdiffusions-Elektrodenschicht gebildet, die den Strom in den Gate-Graben 135 diffundiert („diffuses“).
  • Die Niedrigwiderstand-Elektrodenschicht 142 ist als ein Film gebildet. Die Niedrigwiderstand-Elektrodenschicht 142 weist einen Verbindungsabschnitt 142a in Kontakt mit dem oberen Endabschnitt der Gate-Elektrodenschicht 140 und einen Nicht-Verbindungsabschnitt 142b gegenüberliegend hierzu auf.
  • Der Verbindungsabschnitt 142a und der Nicht-Verbindungsabschnitt („non-connection portion“) 142b der Niedrigwiderstand-Elektrodenschicht 142 können in eine gekrümmte Form gebildet sein, und zwar in Übereinstimmung mit dem oberen Endabschnitt der Gate-Elektrodenschicht 140. Der Verbindungsabschnitt 142a und der Nicht-Verbindungsabschnitt 142b können beliebige von verschiedenen Konfigurationen annehmen.
  • Der Verbindungsabschnitt 142a insgesamt bzw. eine Gesamtheit des Verbindungsabschnittes 142a kann höher positioniert sein als die erste Hauptfläche 103. Der Verbindungsabschnitt 142a kann insgesamt niedriger positioniert sein als die erste Hauptfläche 103. Der Verbindungsabschnitt 142a kann einen Abschnitt beinhalten, der höher positioniert ist als die erste Hauptfläche 103. Der Verbindungsabschnitt 142a kann einen Abschnitt beinhalten, der der tiefer positioniert ist als die erste Hauptfläche 103. Ein zentraler Abschnitt des Verbindungsabschnittes 142a kann niedriger positioniert sein als die erste Hauptfläche 103, und ein Umfangsrandabschnitt des Verbindungsabschnittes 142a kann höher positioniert sein als die erste Hauptfläche 103.
  • Der Nicht-Verbindungsabschnitt 142b kann insgesamt höher positioniert sein als die erste Hauptfläche 103. Der Nicht-Verbindungsabschnitt 142b kann insgesamt niedriger positioniert sein als die erste Hauptfläche 103. Der Nicht-Verbindungsabschnitt 142b kann einen Abschnitt beinhalten, der höher positioniert ist als die erste Hauptfläche 103. Der Nicht-Verbindungsabschnitt 142b kann einen Abschnitt beinhalten, der niedriger bzw. tiefer positioniert ist als die erste Hauptfläche 103. Ein zentraler Abschnitt des Nicht-Verbindungsabschnittes 142b kann niedriger positioniert sein als die erste Hauptfläche 103, und ein Umfangsrandabschnitt des Nicht-Verbindungsabschnittes 142b kann höher positioniert sein als die erste Hauptfläche 103.
  • Die Niedrigwiderstand-Elektrodenschicht 142 weist einen Randabschnitt 142c auf, der in Kontakt steht mit der Gate-Isolierschicht 139. Der Randabschnitt 142c steht in Kontakt mit einem Eckabschnitt bzw. Kantenabschnitt der Gate-Isolierschicht 139, der die erste Region 139a und die zweite Region 139b verbindet.
  • Der Randabschnitt 142c ist auf der Seite der ersten Hauptfläche 103 in Bezug auf einen Bodenabschnitt der Source-Region 138 gebildet. Der Randabschnitt 142c ist näher an der Seite der ersten Hauptfläche 103 als eine Grenze zwischen der Körperregion 131 und der Source-Region 138 gebildet. Der Randabschnitt 142c liegt der Source-Region 138 über die Gate-Isolierschicht 139 gegenüber. Der Randabschnitt 142c liegt der Körperregion 131 über die Gate-Isolierschicht 139 nicht gegenüber bzw. weist nicht zu dieser.
  • Es ist daher möglich, die Bildung eines Strompfades in einer Region der Gate-Isolierschicht 139 zwischen der Niedrigwiderstand-Elektrodenschicht 142 und der Körperregion 131 zu unterdrücken. Der Strompfad kann durch eine unerwünschte Diffusion eines Elektrodenmaterials der Niedrigwiderstand-Elektrodenschicht 142 in die Gate-Isolierschicht 139 gebildet werden.
  • Insbesondere ist eine Struktur, bei der der Randabschnitt 142c der Niedrigwiderstand-Elektrodenschicht 142 mit der relativ dicken dritten Region 139c der Gate-Isolierschicht 139 (einem Eck- bzw. Kantenabschnitt der Gate-Isolierschicht 139) verbunden ist, wirksam dahingehend, ein Risiko des Strompfades zu reduzieren.
  • Eine Dicke TR der Niedrigwiderstand-Elektrodenschicht 142 ist nicht größer als eine Dicke TG der Gate-Elektrodenschicht 140 (TR ≤ TG), und zwar in bzw. hinsichtlich der Normalenrichtung der ersten Hauptfläche 103. Genauer gesagt, ist die Dicke TR der Niedrigwiderstand-Elektrodenschicht 142 nicht größer als die Hälfte der Dicke TG der Gate-Elektrodenschicht 140 (TR≤ TG/2) .
  • TR/TG, bei dem es sich um ein Verhältnis der Dicke TR der Niedrigwiderstand-Elektrodenschicht 142 in Relation zu der Dicke TG der Gate-Elektrodenschicht 140 handelt, ist nicht kleiner als 0,01 und nicht größer als 1. Das Verhältnis TR/TG ist ggf. nicht kleiner als 0,01 und nicht größer als 0, 1, ggf. nicht kleiner als 0,1 und nicht größer als 0,25, ggf. nicht kleiner als 0,25 und nicht größer als 0,5, ggf. nicht kleiner als 0,5 und nicht größer als 0,75, oder ggf. nicht kleiner als 0,75 und nicht größer als 1.
  • Die Dicke TG der Gate-Elektrodenschicht 140 ist ggf. nicht kleiner als 0,5 µm und nicht größer als 3 µm. Die Dicke TG ist ggf. nicht kleiner als 0,5 µm und nicht größer als 1 µm, ggf. nicht kleiner als 1 µm und nicht größer als 1,5 µm, ggf. nicht kleiner als 1,5 µm und nicht größer als 2 µm, ggf. nicht kleiner als 2 µm und nicht größer als 2,5 µm, oder ggf. nicht kleiner als 2,5 µm und nicht größer als 3 µm.
  • Die Dicke TR der Niedrigwiderstand-Elektrodenschicht 142 ist ggf. nicht kleiner als 0,01 µm und nicht größer als 3 µm. Die Dicke TR ist ggf. nicht kleiner als 0, 01 µm und nicht größer als 0,1 µm, ggf. nicht kleiner als 0,1 µm und nicht größer als 0,5 µm, ggf. nicht kleiner als 0,5 µm und nicht größer als 1 µm, ggf. nicht kleiner als 1 µm und nicht größer als 1, 5 µm, ggf. nicht kleiner als 1,5 µm und nicht größer als 2 µm, ggf. nicht kleiner als 2 µm und nicht größer als 2,5 µm, oder ggf. nicht kleiner als 2,5 µm und nicht größer als 3 µm.
  • Unter Bezugnahme auf 22 bedeckt bei dieser Ausführungsform die Niedrigwiderstand-Elektrodenschicht 142 auch einen oberen Endabschnitt der Gate-Verdrahtungsschicht 141. Ein Abschnitt der Niedrigwiderstand-Elektrodenschicht 142, der den oberen Endabschnitt der Gate-Verdrahtungsschicht 141 bedeckt, ist integral bzw. einstückig ausgebildet mit einem Abschnitt der Niedrigwiderstand-Elektrodenschicht 142, der den oberen Endabschnitt der Gate-Elektrodenschicht 140 bedeckt.
  • Die Niedrigwiderstand-Elektrodenschicht 142 bedeckt eine gesamte Region der Gate-Elektrodenschicht 140 und eine gesamte Region der Gate-Verdrahtungsschicht 141. Ein Strom, der von dem Gate-Pad 108 und dem Gate-Finger 109 zu der Gate-Verdrahtungsschicht 141 zugeführt wird, fließt durch die Niedrigwiderstand-Elektrodenschicht 142, die einen niedrigen Schichtwiderstand hat, und wird zu der Gate-Elektrodenschicht 140 und der Gate-Verdrahtungsschicht 141 übertragen.
  • Hierdurch kann erreicht werden, dass die Gate-Elektrodenschicht 140 insgesamt schnell von einem ausgeschalteten Zustand in einen eingeschalteten Zustand übergeht, und zwar über die Gate-Verdrahtungsschicht 141. Es ist somit möglich, eine Verzögerung einer Schaltantwort zu unterdrücken. Insbesondere für den Fall, dass der Gate-Graben 135 eine Länge in der Größenordnung von Millimetern (nicht kleiner als 1 mm) hat, kann die Verzögerung einer Schaltantwort durch die Niedrigwiderstand-Elektrodenschicht 142 geeignet unterdrückt werden, die den oberen Endabschnitt der Gate-Verdrahtungsschicht 141 bedeckt.
  • Die Niedrigwiderstand-Elektrodenschicht 142 beinhaltet eine Polycid-Schicht („polycide layer“). Die Polycid-Schicht ist durch einen Abschnitt gebildet, der einen Flächenschichtabschnitt der Gate-Elektrodenschicht 140 bildet, der durch ein Metallmaterial silizidiert („silicided“) ist. Genauer gesagt, ist die Polycid-Schicht gebildet aus einer Polycid-Schicht vom p-Typ, die die Verunreinigung vom p-Typ beinhaltet, die zu dem Polysilicium vom p-Typ hinzugegeben ist (der Gate-Elektrodenschicht 140) .
  • Bei dieser Ausführungsform weist die Niedrigwiderstand-Elektrodenschicht 142 einen spezifischen Widerstand von nicht weniger als 10 µΩ·cm und von nicht mehr als 110 µΩ·cm auf. Der spezifische Widerstand der Niedrigwiderstand-Elektrodenschicht 142 ist ggf. nicht kleiner als 10 µΩ·cm und nicht größer als 25 µΩ·cm, ggf. nicht kleiner als 25 µΩ·cm und nicht größer als 50 µΩ·cm, ggf. nicht kleiner als 50 µΩ·cm und nicht größer als 75 µΩ·cm, ggf. nicht kleiner als 75 µΩ·cm und nicht größer als 100 µΩ·cm, oder ggf. nicht kleiner als 100 µΩ·cm und nicht größer als 110 µΩ·cm. Die Niedrigwiderstand-Elektrodenschicht 142 beinhaltet wenigstens einen Typ von TiSi, TiSi2, NiSi, CoSi, CoSi2, MoSi2 und WSi2.
  • Von diesen Typen von Materialien sind insbesondere NiSi, CoSi2, und TiSi2 hinsichtlich des spezifischen Widerstandswertes und der Temperaturabhängigkeit relativ niedrig und daher geeignet als die Polycid-Schicht zum Bilden der Niedrigwiderstand-Elektrodenschicht 142.
  • Ferner wurde als ein Ergebnis einer Verifikation durch die Erfinder in einem Fall, bei dem TiSi2 als das Material der Niedrigwiderstand-Elektrodenschicht 142 angewendet wurde, eine Zunahme eines Leckstromes zwischen dem Gate und der Source beim Anlegen eines niedrigen bzw. kleinen elektrischen Feldes („low electric field“) beobachtet. Im Gegensatz hierzu wurde in einem Fall, bei dem CoSi2 angewendet wurde, keine Zunahme eines Leckstromes zwischen dem Gate und der Source beim Anwenden eines kleinen elektrischen Feldes beobachtet. Wenn die Tatsache in Betracht gezogen wird, dass NiSi ein Problem hinsichtlich der Wärmewiderstandsfähigkeit hat, und zwar verglichen mit CoSi2, ist CoSi2 als die Polycid-Schicht zum Bilden der Niedrigwiderstand-Elektrodenschicht 142 am bevorzugtesten.
  • Ein Schichtwiderstand im Inneren des Gate-Grabens 135 ist, wenn die Niedrigwiderstand-Elektrodenschicht 142 gebildet ist, nicht größer als ein Schichtwiderstand der Gate-Elektrodenschicht 140 allein. Der Schichtwiderstand im Inneren des Gate-Grabens 135 ist vorzugsweise nicht größer als ein Schichtwiderstand von Polysilicium vom n-Typ, dem eine Verunreinigung vom n-Typ hinzugefügt ist.
  • Der Schichtwiderstand im Inneren des Gate-Grabens 135 ist näherungsweise ein Schichtwiderstand der Niedrigwiderstand-Elektrodenschicht 142. Das heißt, der Schichtwiderstand im Inneren des Gate-Grabens 135 ist ggf. nicht kleiner als 0,01 Ω/□ und nicht größer als 10 Ω/□. Der Schichtwiderstand im Inneren des Gate-Grabens 135 ist ggf. nicht kleiner als 0, 01 Ω/□ und nicht größer als 0,1 Ω/□, ggf. nicht kleiner als 0, 1 Ω/□ und nicht größer als 1 Ω/□, ggf. nicht kleiner als 1 Ω/□ und nicht größer als 2 Ω/□, ggf. nicht kleiner als 2 Ω/□ und nicht größer als 4 Ω/□, ggf. nicht kleiner als 4 Ω/□ und nicht größer als 6 Ω/□, ggf. nicht kleiner als 6 Ω/□ und nicht größer als 8 Ω/□, oder ggf. nicht kleiner als 8 Ω/□ und nicht größer als 10 Ω/□. Der Schichtwiderstand im Inneren des Gate-Grabens 135 ist vorzugsweise kleiner als 10 Ω/□.
  • Unter erneuter Bezugnahme auf 20 und 21 ist eine Vielzahl von Source-Gräben 145 in der ersten Hauptfläche 103 in der aktiven Region 106 gebildet. Jeder der Source-Gräben 145 ist in einer Region zwischen zwei Gate-Gräben 135 gebildet, die wechselseitig benachbart bzw. benachbart zueinander sind.
  • Jeder der Source-Gräben 145 ist in eine Bandform gebildet, die sich im Wesentlichen parallel zu oder parallel zu der zweiten Richtung Y erstreckt. Die Vielzahl von Source-Gräben 145 sind in Draufsicht in eine Streifenform gebildet. Die Vielzahl von Source-Gräben 145 schneiden in Draufsicht die Vielzahl von Gruppen 115 erhöhter Abschnitte, und zwar auf die gleiche Art und Weise wie die Gate-Gräben 135.
  • Jeder der Source-Gräben 145 durchdringt die Körperregion 131 und erreicht die SiC-Epitaxialschicht 122. Eine Bodenwand von jedem der Source-Gräben 145 ist im Inneren der SiC-Epitaxialschicht 122 positioniert. Genauer gesagt, ist die Bodenwand von jedem der Source-Gräben 145 in der Hochkonzentrationsregion 122a der SiC-Epitaxialschicht 122 positioniert.
  • Eine Tiefe des Source-Grabens 145 kann im Wesentlichen gleich der Tiefe des Gate-Grabens 135 sein. Die Tiefe des Source-Grabens 145 ist ggf. nicht kleiner als die Tiefe des Gate-Grabens 135.
  • Ein Abstand bzw. eine Teilung („pitch“) zwischen zentralen Abschnitten der wechselseitig benachbarten Source-Gräben 145 in bzw. hinsichtlich der ersten Richtung X ist ggf. nicht kleiner als 1,5 µm und nicht größer als 3 µm. Der Abstand zwischen den zentralen Abschnitten der Source-Gräben 145 ist ggf. nicht kleiner als 1,5 µm und nicht größer als 2 µm, ggf. nicht kleiner als 2 µm und nicht größer als 2,5 µm, oder ggf. nicht kleiner als 2,5 µm und nicht größer als 3 µm.
  • Eine Tiefe des Source-Grabens 145 in der Normalenrichtung der ersten Hauptfläche 103 ist ggf. nicht kleiner als 0,5 µm und nicht größer als 10 µm. Die Tiefe des Source-Grabens 145 ist ggf. nicht kleiner als 0,5 µm und nicht größer als 1 µm, ggf. nicht kleiner als 1 µm und nicht größer als 2,5 µm, ggf. nicht kleiner als 2,5 µm und nicht größer als 5 µm, ggf. nicht kleiner als 5 µm und nicht größer als 7,5 µm, oder ggf. nicht kleiner als 7,5 µm und nicht größer als 10 µm.
  • Eine Breite des Source-Grabens 145 in der ersten Richtung X ist ggf. nicht kleiner als 0,1 µm und nicht größer als 2 µm. Die Breite des Source-Grabens 145 in der ersten Richtung X ist ggf. nicht kleiner als 0,1 µm und nicht größer als 0,5 µm, ggf. nicht kleiner als 0,5 µm und nicht größer als 1 µm, ggf. nicht kleiner als 1 µm und nicht größer als 1,5 µm, oder ggf. nicht kleiner als 1,5 µm und nicht größer als 2 µm.
  • Die Breite des Source-Grabens 145 in der ersten Richtung X kann im Wesentlichen gleich der Breite des Gate-Grabens 135 in der ersten Richtung X sein. Die Breite des Source-Grabens 145 in der ersten Richtung X ist ggf. nicht kleiner als die Breite des Gate-Grabens 135 in der ersten Richtung X.
  • Ein Öffnungsrandabschnitt 146 von jedem der Source-Gräben 145 beinhaltet einen gekrümmten Abschnitt 147, der hin zu einer Innenseite bzw. einem Inneren des Source-Grabens 145 gekrümmt ist. Der Öffnungsrandabschnitt 146 des Source-Grabens 145 ist ein Eck- bzw. Kantenabschnitt, der die erste Hauptfläche 103 und eine Seitenwand des Source-Grabens 145 verbindet.
  • Ein elektrisches Feld an dem Öffnungsrandabschnitt 146 des Source-Grabens 145 wird entlang der gekrümmten Abschnittes 147 verteilt bzw. zerstreut („dispersed“). Es ist daher möglich, die Konzentration eines elektrischen Feldes an dem Öffnungsrandabschnitt 146 des Source-Grabens 145 zu entspannen.
  • Eine Kontaktregion 148 vom p+-Typ ist bei einer Region entlang der Seitenwand des Source-Grabens 145 in der SiC-Halbleiterschicht 102 gebildet. Eine Vielzahl von Kontaktregionen 148 sind in einer Seitenfläche eines Source-Grabens 145 auf einer Seite und einer Seitenfläche hiervon auf der anderen Seite gebildet.
  • Die Vielzahl von Kontaktregionen 148 sind mit Abständen entlang der zweiten Richtung Y gebildet. Die Vielzahl von Kontaktregionen 148 sind mit Abständen entlang der ersten Richtung X von dem Gate-Graben 135 gebildet.
  • Eine Tiefwannenregion („deep well region“) 149 vom p-Typ ist bei einer Region entlang einer Innenwand des Source-Grabens 145 in der SiC-Halbleiterschicht 102 gebildet. Die Tiefwannenregion 149 ist in einer Bandform gebildet, die sich entlang des Source-Grabens 145 erstreckt. Die Tiefwannenregion 149 erstreckt sich entlang der inneren Wand des Source-Grabens 145.
  • Genauer gesagt, erstreckt sich die Tiefwannenregion 149 entlang der Seitenwand des Source-Grabens 145, verläuft durch einen Randabschnitt hiervon, und bedeckt die Bodenwand des Source-Grabens 145. Die Tiefwannenregion 149 ist geht kontinuierlich über in die Körperregion 131 in der Seitenwand des Source-Grabens 145.
  • Die Tiefwannenregion 149 weist einen Bodenabschnitt auf, der auf der Seite der zweiten Hauptfläche 104 in Bezug auf die Bodenwand des Gate-Grabens 135 positioniert ist. Die Tiefwannenregion 149 ist in der Hochkonzentrationsregion 122a der SiC-Epitaxialschicht 122 gebildet.
  • Eine Verunreinigungskonzentration vom p-Typ der Tiefwannenregion 149 kann im Wesentlichen gleich der Verunreinigungskonzentration vom p-Typ der Körperregion 131 sein. Die Verunreinigungskonzentration vom p-Typ der Tiefwannenregion 149 kann größer sein als die Verunreinigungskonzentration vom p-Typ der Körperregion 131. Die Verunreinigungskonzentration vom p-Typ der Tiefwannenregion 149 kann kleiner sein als die Verunreinigungskonzentration vom p-Typ der Körperregion 131.
  • Die Verunreinigungskonzentration vom p-Typ der Tiefwannenregion 149 ist ggf. nicht größer als eine Verunreinigungskonzentration vom p-Typ der Kontaktregion 148. Die Verunreinigungskonzentration vom p-Typ der Tiefwannenregion 149 kann kleiner sein als die Verunreinigungskonzentration vom p-Typ der Kontaktregion 148. Die Verunreinigungskonzentration vom p-Typ der Tiefwannenregion 149 ist ggf. nicht kleiner als 1,0×1017 cm-3 und nicht größer als 1,0×10 19 cm-3.
  • Eine Source-Isolierschicht 150 und eine Source-Elektrodenschicht 151 sind im Inneren von jedem der Source-Gräben 145 gebildet. In 20 sind die Source-Isolierschicht 150 und die Source-Elektrodenschicht 151 aus Gründen der Klarheit schraffiert gezeigt.
  • Die Source-Isolierschicht 150 kann Siliciumoxid beinhalten. Die Source-Isolierschicht 150 ist als ein Film entlang einer Innenwandfläche des Source-Grabens 145 gebildet, um einen Ausnehmungsraum im Inneren des Source-Grabens 145 abzugrenzen.
  • Die Source-Isolierschicht 150 beinhaltet eine erste Region 150a und eine zweite Region 150b. Die erste Region 150a ist entlang der Seitenwand des Source-Grabens 145 gebildet. Die zweite Region 150b ist entlang der Bodenwand des Source-Grabens 145 gebildet.
  • Eine Dicke T11 der ersten Region 150a der Source-Isolierschicht 150 ist kleiner als eine Dicke T12 der zweiten Region 150b der Source-Isolierschicht 150. T12/T11, bei dem es sich um ein Verhältnis der Dicke T12 der zweiten Region 150b in Relation zu der Dicke T11 der ersten Region 150a handelt, ist ggf. nicht kleiner als 2 und nicht größer als 5.
  • Die Dicke T11 der ersten Region 150a ist ggf. nicht kleiner als 0, 01 µm und nicht größer als 0,2 µm. Die Dicke T12 der zweiten Region 150b ist ggf. nicht kleiner als 0, 05 µm und nicht größer als 0,5 µm.
  • Die Dicke T11 der ersten Region 150a kann im Wesentlichen gleich der Dicke T1 der ersten Region 139a der Gate-Isolierschicht 139 sein. Die Dicke T12 der zweiten Region 150b kann im Wesentlichen gleich der Dicke T2 der zweiten Region 139b der Gate-Isolierschicht 139 sein.
  • Die Source-Isolierschicht 150 legt den Öffnungsrandabschnitt 146 des Source-Grabens 145 frei. Genauer gesagt, legt die Source-Isolierschicht 150 die Source-Region 138 und die Kontaktregion 148 gegenüber dem bzw. von dem Öffnungsrandabschnitt 146 des Source-Grabens 145 frei.
  • Noch genauer gesagt, hat die erste Region 150a der Source-Isolierschicht 150 einen oberen Endabschnitt, der bei einer Öffnungsseite des Source-Grabens 145 positioniert ist. Der obere Endabschnitt der ersten Region 150a ist tiefer gebildet als die erste Hauptfläche 103.
  • Der obere Endabschnitt der ersten Region 150a legt die Seitenwand des Source-Grabens 145 an der Öffnungsseite des Source-Grabens 145 frei. Auf diese Art und Weise legt die erste Region 150a die Source-Region 138 und die Kontaktregion 148 gegenüber dem Öffnungsrandabschnitt 146 des Source-Grabens 145 frei.
  • Die Source-Elektrodenschicht 151 ist in den Source-Graben 145 über die Source-Isolierschicht 150 eingebettet. Genauer gesagt, ist die Source-Elektrodenschicht 151 in dem Ausnehmungsraum eingebettet, der durch die Source-Isolierschicht 150 innerhalb des Source-Grabens 145 abgegrenzt ist. Die Source-Elektrodenschicht 151 wird durch eine Source-Spannung gesteuert.
  • Die Source-Elektrodenschicht 151 weist einen oberen Endabschnitt auf, der bei der Öffnungsseite des Source-Grabens 145 positioniert ist. Der obere Endabschnitt der Source-Elektrodenschicht 151 ist tiefer gebildet als die erste Hauptfläche 103.
  • Der obere Endabschnitt der Source-Elektrodenschicht 151 kann bündig mit dem oberen Endabschnitt der Source-Isolierschicht 150 gebildet sein. Der obere Endabschnitt der Source-Elektrodenschicht 151 kann höher vorstehen als der obere Endabschnitt der Source-Isolierschicht 150.
  • Der obere Endabschnitt der Source-Elektrodenschicht 151 kann tiefer positioniert sein als der obere Endabschnitt der Source-Isolierschicht 150. Eine Dicke der Source-Elektrodenschicht 151 ist ggf. nicht kleiner als 0,5 µm und nicht größer als 10 µm (bspw. etwa 1 µm). Die Dicke der Source-Elektrodenschicht 151 ist ggf. nicht kleiner als 0,5 µm und nicht größer als 1 µm, ggf. nicht kleiner als 1 µm und nicht größer als 2 µm, ggf. nicht kleiner als 2 µm und nicht größer als 4 µm, ggf. nicht kleiner als 4 µm und nicht größer als 6 µm, ggf. nicht kleiner als 6 µm und nicht größer als 8 µm, oder ggf. nicht kleiner als 8 µm und nicht größer als 10 µm.
  • Die Source-Elektrodenschicht 151 beinhaltet vorzugsweise Polysilicium mit Eigenschaften nahe dem SiC, und zwar hinsichtlich der Materialeigenschaften. Es ist daher möglich, Spannungen zu reduzieren, die im Inneren der SiC-Halbleiterschicht 102 erzeugt werden. Die Source-Elektrodenschicht 151 beinhaltet vorzugsweise ein Polysilicium vom p-Typ, dem eine Verunreinigung vom p-Typ hinzugefügt ist.
  • In diesem Fall kann die Source-Elektrodenschicht 151 zur gleichen Zeit wie die Gate-Elektrodenschicht 140 gebildet werden. Die Verunreinigung vom p-Typ kann wenigstens einen Typ von Bor (B), Aluminium (Al), Indium (In) und Gallium (Ga) beinhalten.
  • Eine Verunreinigungskonzentration vom p-Typ der Source-Elektrodenschicht 151 ist nicht kleiner als die Verunreinigungskonzentration vom p-Typ der Körperregion 131. Genauer gesagt, ist die Verunreinigungskonzentration vom p-Typ der Source-Elektrodenschicht 151 größer als die Verunreinigungskonzentration vom p-Typ der Körperregion 131.
  • Die Verunreinigungskonzentration vom p-Typ der Source-Elektrodenschicht 151 ist ggf. nicht kleiner als 1×1018 cm-3 und nicht größer als 1×1022 cm-3. Ein Schichtwiderstand der Source-Elektrodenschicht 151 ist ggf. nicht kleiner als 10 Ω/□ und nicht größer als 500 Ω/□. Der Schichtwiderstand der Source-Elektrodenschicht 151 ist ggf. nicht kleiner als 10 Ω/□ und nicht größer als 50 Ω/□, ggf. nicht kleiner als 50 Ω/□ und nicht größer als 100 Ω/□, ggf. nicht kleiner als 100 Ω/□ und nicht größer als 200 Ω/□, ggf. nicht kleiner als 200 Ω/□ und nicht größer als 300 Ω/□, ggf. nicht kleiner als 300 Ω/□ und nicht größer als 400 Ω/□, oder ggf. nicht kleiner als 400 Ω/□ und nicht größer als 500 Ω/□.
  • Die Verunreinigungskonzentration vom p-Typ der Source-Elektrodenschicht 151 kann im Wesentlichen gleich der Verunreinigungskonzentration vom p-Typ der Gate-Elektrodenschicht 140 sein. Der Schichtwiderstand der Source-Elektrodenschicht 151 kann im Wesentlichen gleich dem Schichtwiderstand der Gate-Elektrodenschicht 140 sein.
  • Die Source-Elektrodenschicht 151 kann Polysilicium vom n-Typ anstelle des Polysiliciums vom p-Typ beinhalten. Die Source-Elektrodenschicht 151 kann wenigstens einen Typ von Wolfram, Aluminium, Kupfer, einer Aluminiumlegierung und einer Kupferlegierung anstelle des Polysiliciums vom p-Typ beinhalten.
  • Folglich weist das Halbleiterbauteil 101 eine Graben-Gate-Elektrodenstruktur 152 und eine Graben-Source-Elektrodenstruktur 153 auf. Die Graben-Gate-Elektrodenstruktur 152 beinhaltet den Gate-Graben 135, die Gate-Isolierschicht 139, die Gate-Elektrodenschicht 140 und die Niedrigwiderstand-Elektrodenschicht 142. Die Graben-Source-Elektrodenstruktur 153 beinhaltet den Source-Graben 145, die Source-Isolierschicht 150 und die Source-Elektrodenschicht 151.
  • Unter Bezugnahme auf 21 und 22 ist die Zwischenschicht-Isolierschicht 161 auf der ersten Hauptfläche 103 gebildet. Die Zwischenschicht-Isolierschicht 161 bedeckt selektiv die aktive Region 106 und die äußere Region 107. Die Zwischenschicht-Isolierschicht 161 bedeckt die Graben-Gate-Elektrodenstruktur 152 in der aktiven Region 106 und bedeckt die Gate-Verdrahtungsschicht 141 in der äußeren Region 107.
  • Die Zwischenschicht-Isolierschicht 161 kann Siliciumoxid oder Siliziumnitrid beinhalten. In der Zwischenschicht-Isolierschicht 161 sind ein Gate-Kontaktloch 162 und ein Source-Kontaktloch 163 gebildet.
  • Das Gate-Kontaktloch 162 legt die Gate-Verdrahtungsschicht 141 (die Niedrigwiderstand-Elektrodenschicht 142) in der äußeren Region 107 frei. Das Source-Kontaktloch 163 legt die Source-Region 138, die Kontaktregion 148 und die Graben-Source-Elektrodenstruktur 153 in der aktiven Region 106 frei. Auf der Zwischenschicht-Isolierschicht 161 sind das Gate-Pad 108, der Gate-Finger 109 und das Source-Pad 110 gebildet.
  • Der Gate-Finger 109 tritt von oberhalb der Zwischenschicht-Isolierschicht 161 in das Gate-Kontaktloch 162 ein. Der Gate-Finger 109 ist elektrisch mit der Niedrigwiderstand-Elektrodenschicht 142 im Inneren des Gate-Kontaktloches 162 verbunden. Hierdurch wird ein elektrisches Signal von dem Gate-Pad 108 zu der Gate-Elektrodenschicht 140 übertragen, und zwar über die Niedrigwiderstand-Elektrodenschicht 142, die einen relativ niedrigen Widerstandswert hat.
  • Das Source-Pad 110 tritt von oberhalb der Zwischenschicht-Isolierschicht 161 in das Source-Kontaktloch 163 ein. Das Source-Pad 110 ist elektrisch mit der Source-Region 138, der Kontaktregion 148 und der Source-Elektrodenschicht 151 im Inneren des Source-Kontaktloches 163 verbunden. Die Source-Elektrodenschicht 151 kann durch Verwenden einer Teilregion des Source-Pads 110 gebildet werden.
  • 24 ist ein Graph zum Beschreiben eines Schichtwiderstandes . In 24 zeigt die vertikale Achse einen Schichtwiderstand [Ω/□], und die horizontale Achse zeigt Gegenstände bzw. Sachverhalte („items“). In 24 sind ein erster Säulengraph L1, ein zweiter Säulengraph L2 und ein dritter Säulengraph L3 gezeigt.
  • Der erste Säulengraph L1 zeigt einen Schichtwiderstand des Polysiliciums vom n-Typ. Der zweite Säulengraph L2 zeigt einen Schichtwiderstand des Polysiliciums vom p-Typ. Der dritte Säulengraph L3 zeigt einen Schichtwiderstand im Inneren des Gate-Grabens 135 in einem Fall, bei dem die Niedrigwiderstand-Elektrodenschicht 142 auf dem Polysilicium vom p-Typ gebildet ist. Hierbei enthält die Niedrigwiderstand-Elektrodenschicht 142 TiSi2 (Titansilicid vom p-Typ).
  • Unter Bezugnahme auf den ersten Säulengraph bzw. Spaltengraph L1 beträgt der Schichtwiderstand des Polysiliciums vom n-Typ 10 Ω/□. Unter Bezugnahme auf den zweiten Säulengraph L2 beträgt der Schichtwiderstand des Polysiliciums vom p-Typ 200 Ω/□. Unter Bezugnahme auf den dritten Säulengraph L3 beträgt der Schichtwiderstand in dem Fall, bei dem die Niedrigwiderstand-Elektrodenschicht 142 auf dem Polysilicium vom p-Typ gebildet ist, 2 Ω/□.
  • Das Polysilicium vom p-Typ hat eine andere Austrittsenergie bzw. Austrittsarbeit bzw. Arbeitsfunktion („work function“) als das Polysilicium vom n-Typ, und das Einbetten des Polysiliciums vom p-Typ in den Gate-Graben 135 ermöglicht es, eine Gate-Schwellenspannung Vth um etwa 1V zu erhöhen.
  • Das Polysilicium vom p-Typ hat jedoch einen Schichtwiderstand, der einige zehn-fache (etwa das 20-fache) höher ist als ein Schichtwiderstand des Polysiliciums vom n-Typ. In einem Fall, bei dem das Polysilicium vom p-Typ als das Material der Gate-Elektrodenschicht 140 angewendet wird, ist daher ein Energieverlust signifikant erhöht, und zwar einhergehend mit einer Erhöhung des parasitären Widerstandes („parasitic resistance“) im Inneren des Gate-Grabens 135 (nachstehend einfach als „Gate-Widerstand“ bezeichnet).
  • Im Gegensatz hierzu kann in einer Struktur, bei der die Niedrigwiderstand-Elektrodenschicht 142 auf dem Polysilicium vom p-Typ vorgesehen ist, der Schichtwiderstand auf nicht mehr als 1/100 verringert werden, und zwar verglichen mit einem Fall, bei dem die Niedrigwiderstand-Elektrodenschicht 142 nicht gebildet ist. Ferner kann in einer Struktur, die die Niedrigwiderstand-Elektrodenschicht 142 hat, der Schichtwiderstand auf nicht mehr als 1/5 verringert werden, und zwar verglichen mit der Gate-Elektrodenschicht 140, die Polysilicium vom n-Typ beinhaltet.
  • Wie oben beschrieben, kann gemäß dem Halbleiterbauteil 101 der Verbindungsflächenbereich des Drain-Pads 123 mit der zweiten Hauptfläche 104 durch die Gruppe 115 erhöhter Abschnitte vergrößert werden. Es ist daher möglich, die elektrischen Charakteristika zu verbessern.
  • Genauer gesagt bildet das Drain-Pad 123 einen Ohm' schen Kontakt mit der Gruppe 115 erhöhter Abschnitte . Daher können günstige Ohm'sche Charakteristika zwischen der SiC-Halbleiterschicht 102 und dem Drain-Pad 123 erhalten werden, und daher können die elektrischen Charakteristika verbessert werden.
  • Ferner ist gemäß dem Halbleiterbauteil 101 die Graben-Gate-Elektrodenstruktur 152 gebildet, bei der die Gate-Elektrodenschicht 140 in den Gate-Graben 135 über die Gate-Isolierschicht 139 eingebettet ist. Bei dieser Graben-Gate-Elektrodenstruktur 152 ist die Gate-Elektrodenschicht 140 von der Niedrigwiderstand-Elektrodenschicht 142 in dem begrenzten Raum des Gate-Grabens 135 bedeckt.
  • Die Gate-Elektrodenschicht 140 beinhaltet das Polysilicium vom p-Typ. Es ist daher möglich, die Gate-Schwellenspannung Vth zu erhöhen. Die Niedrigwiderstand-Elektrodenschicht 142 beinhaltet auch das leitfähige Material, das den Schichtwiderstand hat, der kleiner ist als der Schichtwiderstand des Polysiliciums vom p-Typ.
  • Es ist daher möglich, den Gate-Widerstand zu reduzieren. Im Ergebnis kann ein Strom effizient entlang der Graben-Gate-Elektrodenstruktur 152 diffundiert werden, und eine Reduktion einer Schaltverzögerung folglich erreicht werden.
  • Insbesondere eliminiert die Struktur, bei der die Gate-Elektrodenschicht 140 von der Niedrigwiderstand-Elektrodenschicht 142 bedeckt ist, die Notwendigkeit, die Verunreinigungskonzentration vom p-Typ der Körperregion 131 zu erhöhen. Es ist folglich möglich, die Gate-Schwellenspannung Vth zu erhöhen, während eine Zunahme im Kanalwiderstand verhindert wird.
  • Ferner ist gemäß dem Halbleiterbauteil 101 die Gate-Verdrahtungsschicht 141 von der Niedrigwiderstand-Elektrodenschicht 142 bedeckt, und zwar in der äußeren Region 107. Es ist hierdurch auch möglich, einen Gate-Widerstand der Gate-Verdrahtungsschicht 141 zu reduzieren.
  • Insbesondere in der Struktur, bei der die Gate-Elektrodenschicht 140 und die Gate-Verdrahtungsschicht 141 von der Niedrigwiderstand-Elektrodenschicht 142 bedeckt sind, kann ein Strom effizient entlang der Graben-Gate-Elektrodenstruktur 152 diffundiert werden. Demzufolge kann eine Reduktion der Schaltverzögerung geeignet erreicht werden.
  • 25 ist eine vergrößerte Ansicht der Region entsprechend 20 und ist eine vergrößerte Ansicht zum Beschreiben einer Struktur eines Halbleiterbauteils 171 gemäß einer achten bevorzugten Ausführungsform der vorliegenden Erfindung. 26 ist eine Schnittansicht entlang einer Linie XXVI-XXVI, die in 25 gezeigt ist. Nachstehend werden Strukturen, die Strukturen des Halbleiterbauteils 101 entsprechen, mit den gleichen Bezugszeichen versehen, und eine Beschreibung hiervon wird weggelassen.
  • Unter Bezugnahme auf 25 und 26 ist in dem Halbleiterbauteil 171 ein äußerer Gate-Graben 172 in einer ersten Hauptfläche 103 in einer äußeren Region 107 gebildet. Der äußere Gate-Graben 172 erstreckt sich in einer Bandform in der äußeren Region 107.
  • Der äußere Gate-Graben 172 erstreckt sich entlang eines Gate-Fingers 109 in einer Region unterhalb des Gate-Fingers 109. Genauer gesagt ist der äußere Gate-Graben 172 entlang von drei Seitenflächen 105A, 105B und 105D der SiC-Halbleiterschicht 102 gebildet, um eine aktive Region 106 aus drei Richtungen abzugrenzen. Der äußere Gate-Graben 172 kann in einer Endlosform (z.B. in einer vierseitigen Ringform) gebildet sein, die die aktive Region 106 umgibt.
  • Der äußere Gate-Graben 172 steht in Kommunikation bzw. ist verbunden mit einem Kontakt-Grabenabschnitt 135b von jedem Gate-Graben 135. Hierdurch sind der äußere Gate-Graben 172 und der Gate-Graben 135 durch einen einzelnen Graben gebildet.
  • Eine Gate-Verdrahtungsschicht 141 ist in dem äußeren Gate-Graben 172 eingebettet. Die Gate-Verdrahtungsschicht 141 ist mit einer Gate-Elektrodenschicht 140 verbunden, und zwar an einem Kommunikations- bzw. Verbindungsabschnitt des Kontakt-Grabenabschnittes 135b mit dem äußeren Gate-Graben 172.
  • Bei dieser Ausführungsform bedeckt eine Niedrigwiderstand-Elektrodenschicht 142 eine obere Fläche der Gate-Verdrahtungsschicht 141 innerhalb des äußeren Gate-Grabens 172. Demzufolge sind die Niedrigwiderstand-Elektrodenschicht 142, die die Gate-Elektrodenschicht 140 bedeckt, und die Niedrigwiderstand-Elektrodenschicht 142, die die Gate-Verdrahtungsschicht 141 bedeckt, beide im Inneren eines Grabens positioniert.
  • Wie oben beschrieben, ist das Halbleiterbauteil 171 auch dazu in der Lage, die gleichen Wirkungen wie jene bereitzustellen, die für das Halbleiterbauteil 101 beschrieben worden sind. Ferner eliminiert das Halbleiterbauteil 171 die Notwendigkeit, die Gate-Verdrahtungsschicht 141 auf die erste Hauptfläche 103 herauszuführen.
  • Es ist daher möglich, zu unterdrücken bzw. zu vermeiden, dass die Gate-Verdrahtungsschicht 141 der SiC-Halbleiterschicht 102 über die Gate-Isolierschicht 139 an Öffnungsrandabschnitten des Gate-Grabens 135 und des äußeren Gate-Grabens 172 gegenüberliegt. Im Ergebnis ist es möglich, die Konzentration eines elektrischen Feldes an dem Öffnungsrandabschnitt des Gate-Grabens 135 zu unterdrücken.
  • 27 ist eine Schnittansicht einer Region entsprechend 21 und ist eine Schnittansicht zum Beschreiben einer Struktur eines Halbleiterbauteils 181 gemäß einer neunten bevorzugten Ausführungsform der vorliegenden Erfindung. Nachstehend sind Strukturen, die Strukturen des Halbleiterbauteils 101 entsprechen, mit den gleichen Bezugszeichen versehen, und eine Beschreibung hiervon wird weggelassen.
  • Unter Bezugnahme auf 27 ist in dem Halbleiterbauteil 181 jeder der Source-Gräben 145 tiefer ausgebildet als ein Gate-Graben 135. Eine Bodenwand von jedem Source-Graben 145 ist auf einer Seite der zweiten Hauptfläche 104 in Bezug auf eine Bodenwand des Gate-Grabens 135 positioniert. Genauer gesagt, ist die Bodenwand von jedem der Source-Gräben 145 bei einer Hochkonzentrationsregion 122a der SiC-Epitaxialschicht 122 positioniert.
  • Ein Verhältnis einer Tiefe des Source-Grabens 145 in Relation zu einer Tiefe des Gate-Grabens 135 ist ggf. nicht kleiner als 1,5, und zwar unter den Bedingungen, dass die Bodenwand des Source-Grabens 145 innerhalb der Hochkonzentrationsregion 122a positioniert ist. Das Verhältnis der Tiefe des Source-Grabens 145 in Relation zu der Tiefe des Gate-Grabens 135 ist vorzugsweise nicht kleiner als 2.
  • Die Tiefe des Gate-Grabens 135 ist ggf. nicht kleiner als 0,5 µm und nicht größer als 3 µm (bspw. etwa 1 µm). Die Tiefe des Source-Grabens 145 ist ggf. nicht kleiner als 0,75 µm und nicht größer als 10 µm (bspw. etwa 2 µm).
  • Auf die gleiche Art und Weise wie im Fall des Halbleiterbauteils 101 erstreckt sich eine Kontaktregion 148 entlang einer inneren Wand des Source-Grabens 145 und weist einen Bodenabschnitt auf, der in Bezug auf die Bodenwand des Gate-Grabens 135 auf einer Seite der zweiten Hauptfläche 104 positioniert ist. Die Kontaktregion 148 ist in der Hochkonzentrationsregion 122a der SiC-Epitaxialschicht 122 gebildet.
  • Wie oben beschrieben, ist auch das Halbleiterbauteil 181 dazu in der Lage, die gleichen Wirkungen wie jene bereitzustellen, die für das Halbleiterbauteil 101 beschrieben worden sind.
  • 28 ist a Draufsicht einer Region entsprechend 20 und ist eine Draufsicht zum Beschreiben einer Struktur eines Halbleiterbauteils 191 gemäß einer zehnten bevorzugten Ausführungsform der vorliegenden Erfindung. Nachstehend sind Strukturen, die Strukturen des Halbleiterbauteils 101 entsprechen, mit dem gleichen Bezugszeichen versehen, und eine Beschreibung hiervon wird weggelassen.
  • Unter Bezugnahme auf 28 sind bei dieser Ausführungsform Gate-Gräben 135 in Draufsicht in einer Gitterform gebildet. Der Gate-Graben 135 beinhaltet integral eine Vielzahl von Gate-Gräben 135, die sich parallel zu einer ersten Richtung X erstrecken, und eine Vielzahl von Gate-Gräben 135, die sich im Wesentlichen parallel zu oder parallel zu einer zweiten Richtung Y erstrecken.
  • Eine Vielzahl von Zellregionen 192 sind durch den Gate-Graben 135 in einer Matrix auf einer ersten Hauptfläche 103 abgegrenzt. Jede der Zellregionen 192 ist in Draufsicht in eine vierseitige Form gebildet. Ein Source-Graben 145 ist in jeder der Vielzahl von Zellregionen 192 gebildet. Der Source-Graben 145 kann in Draufsicht in eine vierseitige Form gebildet sein.
  • Eine Schnittansicht entlang einer Linie XXI-XXI in 28 ist im Wesentlichen gleich der Schnittansicht, die in 21 gezeigt ist. Eine Schnittansicht entlang einer Linie XXII-XXII in 28 ist im Wesentlichen gleich der Schnittansicht, die in 22 gezeigt ist.
  • Wie oben beschrieben, ist auch das Halbleiterbauteil 191 dazu in der Lage, die gleichen Wirkungen bereitzustellen, wie jene, für das Halbleiterbauteil 101 beschrieben worden sind. Der Gate-Graben 135, der die Struktur hat, die in der Gitterform gebildet ist, und zwar anstelle der Streifenform, kann auch für andere Konfigurationen angewendet werden.
  • 29 ist eine Schnittansicht einer Region entsprechend 21 und ist eine Draufsicht bzw. Schnittansicht zum Beschreiben einer Struktur eines Halbleiterbauteils 201 gemäß einer elften bevorzugten Ausführungsform der vorliegenden Erfindung. Nachstehend sind Strukturen, die Strukturen des Halbleiterbauteils 101 entsprechen, mit dem gleichen Bezugszeichen versehen, und eine Beschreibung hiervon wird weggelassen.
  • Unter Bezugnahme auf 29 beinhaltet in dem Halbleiterbauteil 201 eine SiC-Halbleiterschicht 102 ein SiC-Halbleitersubstrat 202 vom p+-Typ, und zwar anstelle des SiC-Halbleitersubstrats 121 vom n+-Typ. Das SiC-Halbleitersubstrat 202 vom p+-Typ ist als eine Kollektor-Region eines IGBT (Bipolartransistor mit isoliertem Gate) gebildet.
  • Die Beschreibung des Halbleiterbauteils 101 lässt sich auf die Beschreibung des Halbleiterbauteils 201 lesen, indem man eine „Source“ des MISFET durch einen „Emitter“ des IGBT ersetzt und indem man ein „Drain“ des MISFET durch einen „Kollector“ des IGBT ersetzt.
  • Das heißt, das Source-Pad 110 und die Source-Region 138 sind ersetzt durch ein Emitter-Pad (110) bzw. eine Emitter-Region (138). Ferner sind das Drain-Pad 123 und die Drain-Region 128 ersetzt durch eine Kollektor-Elektrodenschicht (123) bzw. eine Kollektor-Region (128) .
  • Wie oben beschrieben, ist auch das Halbleiterbauteil 201 dazu in der Lage, die gleichen Wirkungen bereitzustellen wie jene, die für das Halbleiterbauteil 101 beschrieben worden sind.
  • Obgleich bevorzugte Ausführungsformen der vorliegenden Erfindung bislang beschrieben worden sind, kann die vorliegende Erfindung in anderen Konfigurationen ausgeführt werden.
  • In jeder der oben beschriebenen bevorzugten Ausführungsformen kann eine Struktur angewendet werden, bei der Leitfähigkeitstyp von jedem Halbleiterabschnitt invertiert ist. Das heißt, ein Abschnitt vom p-Typ kann als ein n-Typ gebildet werden, und ein Abschnitt vom n-Typ kann als ein p-Typ gebildet werden.
  • In jeder der oben beschriebenen bevorzugten Ausführungsformen, ist ein Beispiel beschrieben worden, bei dem die SiC-Halbleiterschicht 2 oder 102 eine laminierte Struktur hat, die das SiC-Halbleitersubstrat 21 oder 121 und die SiC-Epitaxialschicht 22 oder 122 beinhaltet. Die SiC-Halbleiterschicht 2 oder 102 kann jedoch eine einschichtige Struktur haben, die durch das SiC-Halbleitersubstrat 21 oder 121 gebildet bzw. aufgebaut ist. Ferner kann die SiC-Halbleiterschicht 2 oder 102 eine einschichtige Struktur haben, die aus der SiC-Epitaxialschicht 22 oder 122 gebildet bzw. aufgebaut ist.
  • In der ersten bis sechsten bevorzugten Ausführungsform, die oben beschrieben wurde, ist ein Beispiel beschrieben worden, bei dem die Elektrode 10 die Ti-Schicht 31, die Ni-Schicht 32, die Au-Schicht 33 und/oder die Ag-Schicht 34 beinhaltet. Die Elektrode 10 kann jedoch eine Al-Schicht anstelle oder zusätzlich zu der Ti-Schicht 31, der Ni-Schicht 32, der Au-Schicht 33, und/oder der Ag-Schicht 34 beinhalten.
  • Die Elektrode 10 kann eine laminierte Struktur haben, in der wenigstens zwei Typen der Ti-Schicht 31, der Ni-Schicht 32, der Au-Schicht 33, der Ag-Schicht 34 und der Al-Schicht in jeder beliebigen Kombination bzw. jedem beliebigen Modus laminiert sind. Ferner kann die Elektrode 10 eine einschichtige Struktur haben, die eine Al-Schicht beinhaltet.
  • In der siebten bis elften bevorzugten Ausführungsform, die oben beschrieben wurden, ist ein Beispiel beschrieben worden, bei dem die SiC-Epitaxialschicht 122, die die Hochkonzentrationsregion 122a und die Niedrigkonzentrationsregion 122b aufweist, durch ein epitaktisches Wachstumsverfahren gebildet ist. Die SiC-Epitaxialschicht 122 kann jedoch auch durch die folgenden Schritte gebildet werden.
  • Zunächst wird die SiC-Epitaxialschicht 122 mit einer relativ niedrigen Verunreinigungskonzentration vom n-Typ durch ein epitaktisches Wachstumsverfahren gebildet. Anschließend wird eine Verunreinigung vom n-Typ in einen Flächenschichtabschnitt der SiC-Epitaxialschicht 122 eingeführt, und zwar durch ein Ionenimplantierungsverfahren. Hierdurch wird SiC-Epitaxialschicht 122 gebildet, die die Hochkonzentrationsregion 122a und die Niedrigkonzentrationsregion 122b aufweist.
  • Bei der siebten bis elften bevorzugten Ausführungsformen, die oben beschrieben wurden, ist ein Beispiel beschrieben worden, bei dem die Gate-Elektrodenschicht 140 und die Gate-Verdrahtungsschicht 141 gebildet sind, die ein Polysilicium vom p-Typ beinhalten, dem eine Verunreinigung vom p-Typ hinzugefügt ist. In einem Fall, bei dem einer Zunahme der Gate-Schwellenspannung Vth keine Bedeutung gegeben wird, können die Gate-Elektrodenschicht 140 und die Gate-Verdrahtungsschicht 141 jedoch ein Polysilicium vom n-Typ beinhalten, dem eine Verunreinigung vom n-Typ hinzugefügt, und zwar anstelle des Polysiliciums vom p-Typ.
  • Das heißt, eine Niedrigwiderstand-Elektrodenschicht 142 kann ein Polycid vom n-Typ aufweisen. In diesem Fall kann die Niedrigwiderstand-Elektrodenschicht 142 durch Silicidieren („siliciding“) eines Abschnittes des Polysiliciums vom n-Typ gebildet werden, der einen Flächenschichtabschnitt bildet, und zwar durch ein Metallmaterial. Die oben beschriebene Struktur ist dazu in der Lage, einen Gate-Widerstand zu reduzieren.
  • In siebten bis elften bevorzugten Ausführungsform, die oben beschrieben wurden, ist ein Beispiel beschrieben worden, bei dem das Drain-Pad 123 die Ti-Schicht 124, die Ni-Schicht 125, die Au-Schicht 126 und/oder die Ag-Schicht 127 beinhaltet. Das Drain-Pad 123 kann die Al-Schicht anstelle oder zusätzlich zu der Ti-Schicht 124, der Ni-Schicht 125, der Au-Schicht 126 und/oder der Ag-Schicht 127 beinhalten.
  • Bei siebten bis elften bevorzugten Ausführungsformen, die oben beschrieben worden sind, kann das Drain-Pad 123 eine laminierte Struktur haben, bei der wenigstens zwei Typen der Ti-Schicht 124, der Ni-Schicht 125, der Au-Schicht 126, der Ag-Schicht 127 und der Al-Schicht in jeder beliebigen Kombination bzw. jedem beliebigen Ausführungsmodus laminiert sind. Das Drain-Pad 123 kann eine einschichtige Struktur haben, die eine Al-Schicht beinhaltet.
  • Bei der siebten bis zehnten bevorzugten Ausführungsform, die oben beschrieben worden sind, kann die Struktur des Halbleiterbauteils 201 gemäß der elften bevorzugten Ausführungsform angewendet werden. Das heißt, bei der siebten bis zehnten bevorzugten Ausführungsform, die oben beschrieben worden sind, kann das SiC-Halbleitersubstrat 202 vom p+-Typ anstelle des SiC-Halbleitersubstrats 21 oder 121 vom n+-Typ angewendet werden. In diesem Fall wird in der Beschreibung von jeder der bevorzugten Ausführungsformen, die oben beschrieben sind, die „Source“ ersetzt durch den „Emitter“, und das „Drain“ wird ersetzt bzw. ist zu ersetzen durch den „Kollektor“.
  • Beispiele von Charakteristika, die sich aus der vorliegenden Spezifikation und den Diagrammen extrahieren lassen, werden nachstehend beschrieben.
  • [A1] Ein Halbleiterbauteil beinhaltet eine SiC-Halbleiterschicht, die eine erste Hauptfläche auf einer Seite und eine zweite Hauptfläche auf der anderen Seite aufweist, ein Halbleiterelement, das in der ersten Hauptfläche gebildet ist, eine Gruppe erhöhter Abschnitte, die eine Vielzahl von erhöhten Abschnitten aufweist, die mit Abständen voneinander an der zweiten Hauptfläche gebildet sind, und eine Elektrode, die direkt mit der Gruppe erhöhter Abschnitte auf der zweiten Hauptfläche verbunden ist.
  • Gemäß dem Halbleiterbauteil kann ein Verbindungsflächenbereich der Elektrode mit der zweiten Hauptfläche vergrößert werden, und zwar durch die Gruppe erhöhter Abschnitte. Es ist hierdurch möglich, elektrische Charakteristika zu verbessern. Ferner ist gemäß dem Halbleiterbauteil die Elektrode direkt mit der Gruppe erhöhter Abschnitte verbunden, was es ermöglicht, eine Zunahme eines Widerstandswertes aufgrund eines Verbindungsfehlers zu unterdrücken.
  • [A2] Halbleiterbauteil, das in A1 beschrieben ist, wobei die Elektrode mit der Gruppe erhöhter Abschnitte verbunden ist, und zwar nicht über eine Silicidschicht.
  • [A3] Halbleiterbauteil, das in A1 oder A2 beschrieben ist, wobei die Elektrode mit der Gruppe erhöhter Abschnitte verbunden ist, und zwar nicht über eine Kohlenstoffschicht.
  • [A4] Halbleiterbauteil, das in einem beliebigen von A1 bis A3 beschrieben ist, wobei die Elektrode wenigstens einen Typ von Ti, Ni, Au und Ag beinhaltet.
  • [A5] Halbleiterbauteil, das in einem beliebigen von A1 bis A4 beschrieben ist, wobei die Elektrode eine Ti-Schicht in Kontakt mit der Gruppe erhöhter Abschnitte beinhaltet.
  • [A6] Halbleiterbauteil, das in einem beliebigen von A1 bis A4 beschrieben ist, wobei die Elektrode eine Ni-Schicht in Kontakt mit der Gruppe erhöhter Abschnitte aufweist.
  • [A7] Halbleiterbauteil, das in einem beliebigen von A1 bis A6 beschrieben ist, wobei die Gruppe erhöhter Abschnitte einen ersten Abschnitt aufweist, in dem einige der erhöhten Abschnitte aus der Vielzahl von erhöhten Abschnitten einander in einer ersten Richtungsansicht bei einer Betrachtung in einer ersten Richtung überlappen, bei der es sich um eine der Ebenenrichtungen der zweiten Hauptfläche handelt.
  • [A8] Halbleiterbauteil, wie es in A7 beschrieben ist, wobei die Gruppe erhöhter Abschnitte einen zweiten Abschnitt aufweist, in dem einige der erhöhten Abschnitte aus der Vielzahl von erhöhten Abschnitten separat von dem ersten Abschnitt in der ersten Richtungsansicht gebildet sind und einander auch in der ersten Richtungsansicht überlappen.
  • [A9] Halbleiterbauteil, das in A7 oder A8 beschrieben ist, wobei die Gruppen erhöhter Abschnitt in einer Vielzahl mit Abständen entlang einer zweiten Richtung gebildet sind, bei der es sich um eine der Ebenenrichtungen der ersten Hauptfläche handelt und die die erste Richtung schneidet.
  • [A10] Halbleiterbauteil, das in A9 beschrieben ist, wobei eine Distanz zwischen der Vielzahl von Gruppen erhöhter Abschnitte, die zueinander benachbart sind, nicht größer ist als 100 µm.
  • [A11] Halbleiterbauteil, das in A10 beschrieben ist, wobei die Distanz nicht größer ist als 50 µm.
  • [A12] Halbleiterbauteil, das in A10 oder A11 beschrieben ist, wobei die Distanz nicht größer ist als 20 µm.
  • [A13] Halbleiterbauteil, das in einem beliebigen von A7 bis A12 beschrieben ist, wobei die SiC-Halbleiterschicht 4H-SiC beinhaltet, und wobei die erste Richtung eine [11-20]-Richtung des 4H-SiC ist.
  • [A14] Halbleiterbauteil, das in einem beliebigen von A7 bis A12 beschrieben ist, wobei die SiC-Halbleiterschicht 4H-SiC beinhaltet, und wobei die erste Richtung eine [1-100]-Richtung des 4H-SiC ist.
  • [A15] Halbleiterbauteil, das in A13 oder A14 beschrieben ist, wobei die SiC-Halbleiterschicht einen Off-Winkel hat, der unter einem Winkel von nicht mehr als 10° gegenüber einer (0001)-Ebene des 4H-SiC geneigt ist, und zwar in Bezug auf die [11-20]-Richtung.
  • [A16] Halbleiterbauteil, wie in A15 beschrieben, wobei der Off-Winkel nicht kleiner ist als 0° und nicht größer ist als 4°.
  • [A17] Halbleiterbauteil, wie in A15 oder A16 beschrieben, wobei der Off-Winkel größer ist als 0° und kleiner ist als 4°.
  • [A18] Halbleiterbauteil, das in einem beliebigen von A7 bis A17 beschrieben ist, wobei die Gruppe erhöhter Abschnitte in der zweiten Hauptfläche in einem Bereich („range“) von nicht weniger als 10 µm und nicht mehr als 200 µm gebildet ist, und zwar in einer Richtung senkrecht zu der ersten Richtung.
  • [A19] Halbleiterbauteil, wie in A18 beschrieben, wobei der Bereich nicht kleiner ist als 50 µm und nicht größer ist als 150 µm.
  • [A20] Halbleiterbauteil, wie in A18 oder A14 bzw. A19 beschrieben, wobei der Bereich nicht kleiner ist als 80 µm und nicht größer ist als 120 µm.
  • [A21] Halbleiterbauteil, das in einem beliebigen von A1 bis A20 beschrieben ist, ferner mit einer Vertiefung, die in der zweiten Hauptfläche gebildet ist.
  • [A22] Halbleiterbauteil, wie in A21 beschrieben, wobei die Vertiefung einen Abschnitt enthält, der die Gruppe erhöhter Abschnitte schneidet.
  • [A23] Halbleiterbauteil, wie in A21 oder A22 beschrieben, wobei die Gruppe erhöhter Abschnitte einen Abschnitt beinhaltet, in dem einige der erhöhten Abschnitte aus der Vielzahl von erhöhten Abschnitten mit Abständen entlang der Vertiefung gebildet sind, und zwar in einer Draufsicht bei einer Betrachtung in einer Normalenrichtung auf die zweiten Hauptfläche.
  • [A24] Halbleiterbauteil, das in einem beliebigen von A1 bis A23 beschrieben ist, wobei das Halbleiterelement eine Schottky-Diode bzw. Schottky-Barriere-Diode enthält.
  • [A25] Halbleiterbauteil, das in einem beliebigen von A1 bis A23 beschrieben ist, wobei das Halbleiterelement einen Feldeffekttransistor beinhaltet.
  • [B1] Halbleiterbauteil mit einer SiC-Halbleiterschicht, die eine erste Hauptfläche auf einer Seite und eine zweite Hauptfläche auf der anderen Seite aufweist, einem Halbleiterelement, das in der ersten Hauptfläche gebildet ist, einer Gruppe erhöhter Abschnitte, die eine Vielzahl von erhöhten Abschnitten aufweist, die mit Abständen voneinander an der zweiten Hauptfläche gebildet sind, und die einen ersten Abschnitt aufweist, in dem einige der erhöhten Abschnitte aus der Vielzahl von erhöhten Abschnitten einander in einer ersten Richtungsansicht überlappen, und zwar bei einer Betrachtung in einer ersten Richtung, bei der es sich um eine der Ebenenrichtungen der zweiten Hauptfläche handelt, und einer Elektrode, die auf der zweiten Hauptfläche gebildet ist und die mit der Gruppe erhöhter Abschnitte verbunden ist.
  • Gemäß dem Halbleiterbauteil kann ein Verbindungsflächenbereich der Elektrode mit der zweiten Hauptfläche vergrößert werden, und zwar durch die Gruppe erhöhter Abschnitte. Es ist daher möglich, die elektrischen Charakteristika zu verbessern.
  • [B2] Halbleiterbauteil, wie beschrieben in B1, wobei die Gruppe erhöhter Abschnitte einen zweiten Abschnitt aufweist, in dem einige der erhöhten Abschnitte aus der Vielzahl von erhöhten Abschnitten in der ersten Richtungsansicht getrennt von dem ersten Abschnitt gebildet sind und einander auch in der ersten Richtungsansicht überlappen.
  • [B3] Halbleiterbauteil, wie beschrieben in B1 oder B2, wobei die Gruppen erhöhter Abschnitte in einer Vielzahl mit Abständen entlang einer zweiten Richtung gebildet sind, bei der es sich um eine der Ebenenrichtungen der ersten Hauptfläche handelt und die die erste Richtung schneidet.
  • [B4] Halbleiterbauteil, wie beschrieben in B3, wobei eine Distanz zwischen der Vielzahl von Gruppen erhöhter Abschnitte, die zueinander benachbart sind, nicht größer ist als 100 µm.
  • [B5] Halbleiterbauteil, wie beschrieben in B4, wobei die Distanz nicht größer ist als 50 µm.
  • [B6] Halbleiterbauteil, wie beschrieben in B4 oder B5, wobei die Distanz nicht größer ist als 20 µm.
  • B7] Halbleiterbauteil, wie in einem beliebigen von B1 bis B6 beschrieben, wobei die Gruppe erhöhter Abschnitte in einem Bereich von nicht weniger als 10 µm und nicht mehr als 200 µm auf der zweiten Hauptfläche gebildet ist, und zwar hinsichtlich einer Richtung senkrecht zu der ersten Richtung.
  • [B8] Halbleiterbauteil, wie in B7 beschrieben, wobei der Bereich nicht kleiner ist als 50 µm und nicht größer ist als 150 µm.
  • [B9] Halbleiterbauteil, wie in B7 oder B8 beschrieben, wobei der Bereich nicht kleiner ist als 80 µm und nicht größer ist als 120 µm.
  • [B10] Halbleiterbauteil, wie in einem beliebigen von B1 bis B9 beschrieben, wobei die SiC-Halbleiterschicht 4H-SiC beinhaltet, und wobei die erste Richtung eine [11-20]-Richtung des 4H-SiC ist.
  • [B11] Halbleiterbauteil, wie in einem beliebigen von B1 bis B9 beschrieben, wobei die SiC-Halbleiterschicht 4H-SiC beinhaltet, und wobei die erste Richtung eine [1-100]-Richtung des 4H-SiC ist.
  • [B12] Halbleiterbauteil, wie in B10 oder B11 beschrieben, wobei die SiC-Halbleiterschicht einen Off-Winkel aufweist, der unter einem Winkel von nicht mehr als 10° gegenüber einer (0001)-Ebene des 4H-SiC in eine [11-20]-Richtung geneigt ist.
  • [B13] Halbleiterbauteil, wie in B12 beschrieben, wobei der Off-Winkel nicht kleiner ist als 0° und nicht größer ist als 4°.
  • [B14] Halbleiterbauteil, wie in B12 oder B13 beschrieben, wobei der Off-Winkel größer ist als 0° und kleiner ist als 4°.
  • [B15] Halbleiterbauteil, wie in einem beliebigen von B1 bis B14 beschrieben, wobei die Elektrode wenigstens einen Typ von Ti, Ni, Au und Ag beinhaltet.
  • [B16] Halbleiterbauteil, wie in einem beliebigen von B1 bis B15 beschrieben, wobei die Elektrode eine Ti-Schicht in Kontakt mit der Gruppe erhöhter Abschnitte beinhaltet.
  • [B17] Halbleiterbauteil, wie in einem beliebigen von B1 bis B15 beschrieben, wobei die Elektrode eine Ni-Schicht in Kontakt mit der Gruppe erhöhter Abschnitte beinhaltet.
  • [B18] Halbleiterbauteil, wie in einem beliebigen von B1 bis B17 beschrieben, ferner mit einer Vertiefung, die in der zweiten Hauptfläche der SiC-Halbleiterschicht gebildet ist.
  • [B19] Halbleiterbauteil, wie in B18 beschrieben, wobei die Vertiefung einen Abschnitt aufweist, der die Gruppe erhöhter Abschnitte schneidet bzw. kreuzt.
  • [B20] Halbleiterbauteil, wie in B18 oder B19 beschrieben, wobei die Gruppe erhöhter Abschnitte einen Abschnitt beinhaltet, in dem einige der erhöhten Abschnitte aus der Vielzahl von erhöhten Abschnitten mit Abständen entlang der Vertiefung in einer Draufsicht bei einer Betrachtung in einer Normalenrichtung der zweiten Hauptfläche gebildet sind.
  • [B21] Halbleiterbauteil, wie in einem beliebigen von B1 bis B20 beschrieben, wobei das Halbleiterelement eine Schottky-Barriere-Diode enthält.
  • [B22] Halbleiterbauteil, wie in einem beliebigen von B1 bis B20 beschrieben, wobei das Halbleiterelement einen Feldeffekttransistor enthält.
  • [C1] Halbleiterbauteil mit einer Halbleiterschicht, die eine Hauptfläche aufweist, in der ein Gate-Graben gebildet ist, mit einer Gate-Isolierschicht, die entlang einer Innenwand des Gate-Grabens gebildet ist, mit einer Gate-Elektrodenschicht, die ein Polysilicium vom p-Typ beinhaltet, in das eine Verunreinigung vom p-Typ hinzugefügt ist und das in dem Gate-Graben eingebettet ist, und zwar über die Gate-Isolierschicht, und mit einer Niedrigwiderstand-Elektrodenschicht, die ein leitfähiges Material mit einem Schichtwiderstand beinhaltet, der kleiner ist als ein Schichtwiderstand der Gate-Elektrodenschicht, und die die Gate-Elektrodenschicht bedeckt.
  • Gemäß dem Halbleiterbauteil wird eine Graben-Gate-Elektrodenstruktur gebildet, bei der die Gate-Elektrodenschicht in den Gate-Graben über die Gate-Isolierschicht eingebettet ist. In der Graben-Gate-Elektrodenstruktur ist die Gate-Elektrodenschicht von der Niedrigwiderstand-Elektrodenschicht bedeckt.
  • Die Gate-Elektrodenschicht beinhaltet das Polysilicium vom p-Typ. Daher kann eine Gate-Schwellenspannung erhöht werden. Ferner beinhaltet die Niedrigwiderstand-Elektrodenschicht das leitfähige Material mit einem Schichtwiderstand, der kleiner ist als ein Schichtwiderstand des Polysiliciums vom p-Typ. Es ist daher möglich, einen Gate-Widerstand zu reduzieren.
  • [C2] Halbleiterbauteil, wie in C1 beschrieben, wobei die Niedrigwiderstand-Elektrodenschicht eine Polycid-Schicht beinhaltet, in der Polysilicium vom p-Typ durch ein Metallmaterial silicidiert ist.
  • [C3] Halbleiterbauteil, wie in C2 beschrieben, wobei die Polycid-Schicht wenigstens einen Typ von TiSi, TiSi2, NiSi, CoSi, CoSi2, MoSi2 und WSi2 beinhaltet.
  • [C4] Halbleiterbauteil, wie in einem beliebigen von C1 bis C3 beschrieben, wobei die Niedrigwiderstand-Elektrodenschicht als ein Film gebildet ist.
  • [C5] Halbleiterbauteil, wie in einem beliebigen von C1 bis C4 beschrieben, wobei eine Dicke der Niedrigwiderstand-Elektrodenschicht nicht größer ist als eine Dicke der Gate-Elektrodenschicht.
  • [C6] Halbleiterbauteil, wie in einem beliebigen von C1 bis C5 beschrieben, wobei die Gate-Isolierschicht eine erste Region, die entlang einer Seitenwand des Gate-Grabens gebildet ist, und eine zweite Region beinhaltet, die entlang einer Bodenwand des Gate-Grabens gebildet ist, und wobei eine Dicke der zweiten Region der Gate-Isolierschicht nicht kleiner ist als eine Dicke der ersten Region der Gate-Isolierschicht.
  • [C7] Halbleiterbauteil, wie in C6 beschrieben, wobei die Gate-Isolierschicht eine dritte Region aufweist, die die Hauptfläche der Halbleiterschicht bedeckt, und wobei eine Dicke der dritten Region der Gate-Isolierschicht nicht kleiner ist als die Dicke der ersten Region der Gate-Isolierschicht.
  • [C8] Halbleiterbauteil, wie in einem beliebigen von C1 bis C7 beschrieben, wobei der Gate-Graben einen gekrümmten Abschnitt aufweist, der hin zu einem Inneren des Gate-Grabens gekrümmt ist, und zwar an einem Öffnungsrandabschnitt, der die Hauptfläche der Halbleiterschicht und eine Seitenwand des Gate-Grabens verbindet.
  • [C9] Halbleiterbauteil, wie in einem beliebigen von C1 bis C7 beschrieben, wobei der Gate-Graben einen geneigten Abschnitt aufweist, der nach unten hin zu einer Seitenwand des Gate-Grabens ausgehend von der Hauptfläche der Halbleiterschicht geneigt ist, und zwar an einem Öffnungsrandabschnitt, der die Hauptfläche der Halbleiterschicht und die Seitenwand des Gate-Grabens verbindet.
  • [C10] Halbleiterbauteil, wie in einem beliebigen von C1 bis C9 beschrieben, wobei die Gate-Isolierschicht einen vorspringenden („bulging“) Abschnitt aufweist, der in Richtung hin zu einem Inneren des Gate-Grabens vorspringt bzw. hervortritt, und zwar an einem Öffnungsrandabschnitt des Gate-Grabens, und wobei die Niedrigwiderstand-Elektrodenschicht sich in Kontakt befindet mit dem vorspringenden Abschnitt der Gate-Isolierschicht.
  • [C11] Halbleiterbauteil, wie in C10 beschrieben, wobei der vorspringende Abschnitt der Gate-Isolierschicht in einer gekrümmten Form in zu dem Inneren des Gate-Grabens vorsteht.
  • [C12] Halbleiterbauteil, wie in einem beliebigen von C1 bis C11 beschrieben, ferner mit einer Source-Region, einer Körperregion und einer Drain-Region, die in dieser Reihenfolge gebildet sind, derart, dass sie entlang einer Seitenwand des Gate-Grabens ausgehend von der Hauptfläche der Halbleiterschicht hin zu bzw. in einer Dickenrichtung hiervon verlaufen, und wobei die Niedrigwiderstand-Elektrodenschicht der Source-Region über die Gate-Isolierschicht gegenüberliegt.
  • [C13] Halbleiterbauteil, wie in einem beliebigen von C1 bis C12 beschrieben, ferner mit einer Emitter-Region, einer Körperregion und einer Kollektor-Region, die in dieser Reihenfolge gebildet sind, derart, dass sie entlang der Seitenwand des Gate-Grabens ausgehend von der Hauptfläche der Halbleiterschicht hin zu der Dickenrichtung hiervon verlaufen, und wobei die Niedrigwiderstand-Elektrodenschicht der Emitter-Region über die Gate-Isolierschicht gegenüberliegt.
  • [C14] Halbleiterbauteil, wie in einem beliebigen von C1 bis C13 beschrieben, wobei die Halbleiterschicht SiC beinhaltet.
  • [C15] Verfahren zum Herstellen eines Halbleiterbauteils, mit einem Schritt des Bildens eines Gate-Grabens auf einer Hauptfläche einer Halbleiterschicht, mit einem Schritt des Bildens einer Gate-Isolierschicht entlang einer Innenwand des Gate-Grabens, mit einem Schritt des Bildens einer Gate-Elektrodenschicht, und zwar durch Einbetten von Polysilicium vom p-Typ, in das eine Verunreinigung vom p-Typ hinzugefügt ist, in den Gate-Graben über die Gate-Isolierschicht, und mit einem Schritt des Bildens einer Niedrigwiderstand-Elektrodenschicht durch Bedecken der Gate-Elektrodenschicht mit einem leitfähigen Material, das einen Schichtwiderstand hat, der niedriger ist als ein Schichtwiderstand der Gate-Elektrodenschicht.
  • [C16] Verfahren zum Herstellen des Halbleiterbauteils, wie in C15 beschrieben, wobei der Schritt des Bildens der Niedrigwiderstand-Elektrodenschicht einen Schritt des Bildens einer Polycid-Schicht beinhaltet, die die Gate-Elektrodenschicht bedeckt, und zwar durch Silicidieren eines Flächenschichtabschnittes der Gate-Elektrodenschicht mit einem Metallmaterial.
  • [C17] Verfahren zum Herstellen des Halbleiterbauteils, wie in C16 beschrieben, wobei das Metallmaterial wenigstens einen Typ von Ti, Ni, Co, Mo und W beinhaltet.
  • [C18] Verfahren zum Herstellen des Halbleiterbauteils, wie in einem beliebigen von C15 bis C17 beschrieben, wobei der Schritt des Bildens der Niedrigwiderstand-Elektrodenschicht einen Schritt des Bildens der Niedrigwiderstand-Elektrodenschicht mit einer Dicke beinhaltet, die nicht größer ist als eine Dicke der Gate-Elektrodenschicht.
  • [A1] bis [A25], [B1] bis [B22] und [C1] bis [C18] können untereinander in jeder beliebigen Ausführungsform kombiniert werden.
  • Die vorliegende Spezifikation stellt keine Beschränkung eines beliebigen kombinierten Modus von Merkmalen dar, die in Bezug auf die erste bis elfte bevorzugte Ausführungsform dargestellt sind. Die erste bis elfte bevorzugte Ausführungsform können untereinander in jedem beliebigen Modus oder in jeder beliebigen Konfiguration kombiniert werden. Das heißt, eine Konfiguration, bei der Merkmale, die in der ersten bis elften bevorzugten Ausführungsform dargestellt sind, lassen sich jedem beliebigen Modus kombinieren, und es kann jede beliebige Konfiguration angewendet werden.
  • Die vorliegende Anmeldung entspricht der japanischen Patentanmeldung mit der Nr. 2018-068567 , die am 30. März 2018 beim Japanischen Patentamt eingereicht wurde, und der japanischen Patentanmeldung mit der Nr. 2018-068568 , die am 30. März 2018 beim Japanischen Patentamt eingereicht wurde, wobei die gesamten Offenbarungsinhalte dieser Anmeldungen vorliegend durch Bezugnahme enthalten sind.
  • Obgleich bevorzugte Ausführungsformen der vorliegenden Erfindung im Detail beschrieben worden sind, handelt es sich hierbei lediglich um spezielle Beispiele, die verwendet werden, um den technischen Inhalt der vorliegenden Erfindung zu verdeutlichen, und die vorliegende Erfindung sollte nicht so interpretiert werden, dass sie auf diese speziellen Beispiele beschränkt ist, und der Schutzbereich der vorliegenden Erfindung ist nur durch die beigefügten Ansprüche beschränkt.
  • Bezugszeichenliste
    • 1:
    Halbleiterbauteil
    2:
    SiC-Halbleiterschicht
    3:
    erste Hauptfläche
    4:
    zweite Hauptfläche
    10:
    Elektrode
    11:
    Gruppe erhöhter Abschnitte
    11A:
    erste Gruppe erhöhter Abschnitte
    11B:
    zweite Gruppe erhöhter Abschnitte
    15:
    erhöhter Abschnitt
    16:
    Vertiefung
    21:
    SiC-Halbleitersubstrat
    31:
    Ti-Schicht
    32:
    Ni-Schicht
    62:
    Kohlenstoffschicht
    63:
    NiSi-Schicht
    71:
    Halbleiterbauteil
    81:
    Halbleiterbauteil
    91:
    Halbleiterbauteil
    101:
    Halbleiterbauteil
    102:
    SiC-Halbleiterschicht
    103:
    erste Hauptfläche
    104:
    zweite Hauptfläche
    114:
    Gruppe erhöhter Abschnitte
    116:
    Vertiefung
    121:
    SiC-Halbleitersubstrat
    124:
    Ti-Schicht
    125:
    Ni-Schicht
    171:
    Halbleiterbauteil
    181:
    Halbleiterbauteil
    191:
    Halbleiterbauteil
    201:
    Halbleiterbauteil
    202:
    SiC-Halbleitersubstrat
    D:
    Schottky-Barriere-Diode
    X:
    erste Richtung
    Y:
    zweite Richtung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2011198780 [0003]
    • JP 2018068567 [0516]
    • JP 2018068568 [0516]

Claims (22)

  1. Halbleiterbauteil mit: einer SiC-Halbleiterschicht, die eine erste Hauptfläche auf einer Seite und eine zweite Hauptfläche auf der anderen Seite aufweist; einem Halbleiterelement, das in der ersten Hauptfläche gebildet ist; einer Gruppe erhöhter Abschnitte, die eine Vielzahl von erhöhten Abschnitten aufweist, die mit Abständen voneinander an der zweiten Hauptfläche gebildet sind, und die einen ersten Abschnitt aufweist, in dem einige der erhöhten Abschnitte aus der Vielzahl von erhöhten Abschnitten einander in einer ersten Richtungsansicht überlappen, und zwar bei einer Betrachtung in einer ersten Richtung, bei der es sich um eine der Ebenenrichtungen der zweiten Hauptfläche handelt; und einer Elektrode, die auf der zweiten Hauptfläche gebildet ist und die mit der Gruppe erhöhter Abschnitte („raised Abschnitt group“) verbunden ist.
  2. Halbleiterbauteil nach Anspruch 1, wobei die Gruppe erhöhter Abschnitte einen zweiten Abschnitt aufweist, in dem einige der erhöhten Abschnitte aus der Vielzahl von erhöhten Abschnitten in der ersten Richtungsansicht getrennt von dem ersten Abschnitt gebildet sind und einander auch in der ersten Richtungsansicht überlappen.
  3. Halbleiterbauteil nach Anspruch 1 oder 2, wobei die Gruppen erhöhter Abschnitte in Vielzahl mit Abständen entlang einer zweiten Richtung gebildet sind, bei der es sich um eine der Ebenenrichtungen der ersten Hauptfläche handelt und die die erste Richtung schneidet.
  4. Halbleiterbauteil nach Anspruch 3, wobei eine Distanz zwischen der Vielzahl von Gruppen erhöhter Abschnitte, die zueinander benachbart sind, nicht größer ist als 100 µm.
  5. Halbleiterbauteil nach Anspruch 4, wobei die Distanz nicht größer ist als 50 µm.
  6. Halbleiterbauteil nach Anspruch 4 oder 5, wobei die Distanz nicht größer ist als 20 µm.
  7. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 6, wobei die Gruppe erhöhter Abschnitte in einem Bereich von nicht weniger als 10 µm und nicht mehr als 200 µm auf der zweiten Hauptfläche gebildet ist, und zwar hinsichtlich einer Richtung senkrecht zu der ersten Richtung.
  8. Halbleiterbauteil nach Anspruch 7, wobei der Bereich nicht kleiner ist als 50 µm und nicht größer als 150 µm.
  9. Halbleiterbauteil nach Anspruch 7 oder 8, wobei der Bereich nicht kleiner ist als 80 µm und nicht größer als 120 µm.
  10. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 9, wobei die SiC-Halbleiterschicht 4H-SiC beinhaltet, und wobei die erste Richtung eine [11-20]-Richtung des 4H-SiC ist.
  11. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 9, wobei die SiC-Halbleiterschicht 4H-SiC enthält, und wobei die erste Richtung eine [1-100]-Richtung des 4H-SiC ist.
  12. Halbleiterbauteil nach Anspruch 10 oder 11, wobei die SiC-Halbleiterschicht einen Off-Winkel aufweist, der unter einem Winkel von nicht mehr als 10° gegenüber einer (0001) -Ebene des 4H-SiC in eine [11-20]-Richtung geneigt ist.
  13. Halbleiterbauteil nach Anspruch 12, wobei der Off-Winkel nicht kleiner ist als 0° und nicht größer ist als 4°.
  14. Halbleiterbauteil nach Anspruch 12 oder 13, wobei der Off-Winkel größer ist als 0° und kleiner ist als 4°.
  15. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 14, wobei die Elektrode wenigstens einen Materialtyp von Ti, Ni, Au und Ag beinhaltet.
  16. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 15, wobei die Elektrode eine Ti-Schicht in Kontakt mit der Gruppe erhöhter Abschnitte beinhaltet.
  17. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 15, wobei die Elektrode eine Ni-Schicht in Kontakt mit der Gruppe erhöhter Abschnitte beinhaltet.
  18. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 17, ferner mit: einer Vertiefung, die in der zweiten Hauptfläche der SiC-Halbleiterschicht gebildet ist.
  19. Halbleiterbauteil nach Anspruch 18, wobei die Vertiefung einen Abschnitt aufweist, der die Gruppe erhöhter Abschnitte schneidet bzw. kreuzt.
  20. Halbleiterbauteil nach Anspruch 18 oder 19, wobei die Gruppe erhöhter Abschnitte einen Abschnitt beinhaltet, in dem einige der erhöhten Abschnitte aus der Vielzahl von erhöhten Abschnitten mit Abständen entlang der Vertiefung in einer Draufsicht bei einer Betrachtung in einer Normalenrichtung der zweiten Hauptfläche gebildet sind.
  21. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 20, wobei das Halbleiterelement eine Schottky-Barriere-Diode enthält.
  22. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 20, wobei das Halbleiterelement einen Feldeffekttransistor enthält.
DE112019001691.1T 2018-03-30 2019-03-26 Halbleiterbauteil Active DE112019001691B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018068568 2018-03-30
JP2018-068567 2018-03-30
JP2018068567 2018-03-30
JP2018-068568 2018-03-30
PCT/JP2019/012972 WO2019189242A1 (ja) 2018-03-30 2019-03-26 半導体装置

Publications (2)

Publication Number Publication Date
DE112019001691T5 true DE112019001691T5 (de) 2020-12-17
DE112019001691B4 DE112019001691B4 (de) 2024-06-20

Family

ID=68060095

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019001691.1T Active DE112019001691B4 (de) 2018-03-30 2019-03-26 Halbleiterbauteil

Country Status (5)

Country Link
US (2) US11489051B2 (de)
JP (2) JP7187539B2 (de)
CN (1) CN111954924A (de)
DE (1) DE112019001691B4 (de)
WO (1) WO2019189242A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7379251B2 (ja) 2020-03-27 2023-11-14 ラピスセミコンダクタ株式会社 半導体装置
JP2022015781A (ja) * 2020-07-10 2022-01-21 三菱電機株式会社 半導体装置
JP7094611B2 (ja) * 2020-09-18 2022-07-04 サンケン電気株式会社 半導体装置
IT202100025163A1 (it) * 2021-09-30 2023-03-30 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo elettronico in carburo di silicio a conduzione verticale e dispositivo elettronico in carburo di silicio a conduzione verticale avente migliorata stabilita' meccanica

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041248A (ja) 2004-07-28 2006-02-09 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2011198780A (ja) 2010-03-17 2011-10-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2012183549A (ja) * 2011-03-04 2012-09-27 Mitsubishi Electric Corp ＳｉＣ半導体ウェハのマーキング方法およびＳｉＣ半導体ウェハ
JP5995435B2 (ja) * 2011-08-02 2016-09-21 ローム株式会社 半導体装置およびその製造方法
JP5936042B2 (ja) * 2012-03-22 2016-06-15 アイシン精機株式会社 半導体装置及びその製造方法
JP2014157957A (ja) * 2013-02-18 2014-08-28 Mitsubishi Electric Corp 半導体装置
MY183542A (en) * 2013-06-14 2021-02-25 Shindengen Electric Mfg Method for manufacturing semiconductor device and semiconductor device
US20160254357A1 (en) * 2013-10-24 2016-09-01 Rohm Co., Ltd. Semiconductor device and semiconductor package
JP6091406B2 (ja) 2013-12-16 2017-03-08 三菱電機株式会社 炭化珪素半導体装置の製造方法およびレーザアニール装置
JP6584253B2 (ja) 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
JP6566812B2 (ja) * 2015-09-25 2019-08-28 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
WO2017098659A1 (ja) 2015-12-11 2017-06-15 新電元工業株式会社 炭化珪素半導体装置の製造方法、半導体基体の製造方法、炭化珪素半導体装置及び炭化珪素半導体装置の製造装置

Also Published As

Publication number Publication date
DE112019001691B4 (de) 2024-06-20
CN111954924A (zh) 2020-11-17
US11489051B2 (en) 2022-11-01
US20210020754A1 (en) 2021-01-21
US20230019769A1 (en) 2023-01-19
JPWO2019189242A1 (ja) 2021-04-08
JP2023014254A (ja) 2023-01-26
WO2019189242A1 (ja) 2019-10-03
JP7187539B2 (ja) 2022-12-12

Similar Documents

Publication Publication Date Title
DE112019001691B4 (de) Halbleiterbauteil
DE112018003104T5 (de) Halbleitervorrichtung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE212019000104U1 (de) SiC-Halbleitervorrichtung
DE102015103072A1 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102017100109A1 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE212020000485U1 (de) SiC-Halbleiterbauteil
DE112017004237B4 (de) Halbleitereinheit
DE212020000619U1 (de) Halbleiterbauteil
DE212019000020U1 (de) SiC-Halbleitervorrichtungen
DE102020102412A1 (de) Halbleitervorrichtung mit isoliertem gate
DE112018008178T5 (de) Halbleitereinheit
DE212018000102U1 (de) Halbleitervorrichtung
DE212018000096U1 (de) Halbleitervorrichtung
DE102016219094A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102012103388A1 (de) Lateraltransistor mit hoher Elektronenbeweglichkeit
DE212018000097U1 (de) Halbleitervorrichtung
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112017008299T5 (de) Halbleitereinheit
DE202019005382U1 (de) SiC-Halbleitervorrichtung
DE112019004031T5 (de) SiC-HALBLEITERBAUTEIL
DE102019109368A1 (de) Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE112021001606T5 (de) Elektronische komponente

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: ROHM CO., LTD., JP

Free format text: FORMER OWNER: ROHM CO., LTD., KYOTO-SHI, JP

R082 Change of representative

Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 112019008047

Country of ref document: DE