DE102019109368A1 - Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren - Google Patents

Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren Download PDF

Info

Publication number
DE102019109368A1
DE102019109368A1 DE102019109368.6A DE102019109368A DE102019109368A1 DE 102019109368 A1 DE102019109368 A1 DE 102019109368A1 DE 102019109368 A DE102019109368 A DE 102019109368A DE 102019109368 A1 DE102019109368 A1 DE 102019109368A1
Authority
DE
Germany
Prior art keywords
layer
gate
metal
semiconductor device
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019109368.6A
Other languages
English (en)
Other versions
DE102019109368B4 (de
Inventor
Ralf Siemieniec
Thomas Aichinger
Ravi Keshav Joshi
Romain Esteve
Shiqin Niu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to JP2019089784A priority Critical patent/JP7493309B2/ja
Priority to US16/412,131 priority patent/US11195921B2/en
Publication of DE102019109368A1 publication Critical patent/DE102019109368A1/de
Priority to US17/519,161 priority patent/US11881512B2/en
Application granted granted Critical
Publication of DE102019109368B4 publication Critical patent/DE102019109368B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung enthält eine Gateelektrode (400) und ein Gatedielektrikum (490). Die Gateelektrode (400) erstreckt sich von einer ersten Oberfläche (101) eines Siliziumcarbidkörpers (100) in den Siliziumcarbidkörper (100). Das Gatedielektrikum (490) ist zwischen der Gateelektrode (400) und dem Siliziumcarbidkörper (100) ausgebildet. Die Gateelektrode (400) umfasst eine Metallstruktur (450) und eine Halbleiterschicht (420) zwischen der Metallstruktur (450) und dem Gatedielektrikum (490).

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf Siliziumcarbid-Halbleitervorrichtungen mit hohem Sperrspannungsvermögen.
  • HINTERGRUND
  • Leistungs-Halbleitervorrichtungen werden typischerweise zum Transformieren elektrischer Energie zum Beispiel in DC/AC-Wandlern, AC/AC-Wandlern oder AC/DC-Wandlern und zum Ansteuern schwerer induktiver Lasten verwendet. In vertikalen Leistungs-Halbleitervorrichtungen fließt ein Laststrom zwischen einer ersten Lastelektrode an einer Vorderseite und einer zweiten Lastelektrode auf der Rückseite eines Halbleiterdie. Die hohe Feldstärke für einen dielektrischen Durchschlag von Siliziumcarbid verglichen mit Silizium hat Siliziumcarbid-Halbleiterschalter zur Folge, die für die gleiche nominale Sperrspannung signifikant dünner als äquivalente Siliziumvorrichtungen sind. Dementsprechend kann ein Einschalt- bzw. Durchlasswiderstand einer Siliziumcarbid-Halbleitervorrichtung signifikant niedriger als der Durchlasswiderstand einer Siliziumvorrichtung mit dem gleichen Spannungssperrvermögen sein.
  • Es besteht ein Bedarf daran, den Durchlasswiderstand von Siliziumcarbidvorrichtungen einer gegebenen Größe weiter zu verbessern.
  • ZUSAMMENFASSUNG
  • Eine Ausführungsform der vorliegenden Offenbarung bezieht sich auf eine Halbleitervorrichtung, die eine Gateelektrode und ein Gatedielektrikum enthält. Die Gateelektrode erstreckt sich von einer ersten Oberfläche eines Siliziumcarbidkörpers in den Siliziumcarbidkörper. Das Gatedielektrikum ist zwischen der Gateelektrode und dem Siliziumcarbidkörper positioniert. Die Gateelektrode umfasst eine Metallstruktur und eine Halbleiterschicht zwischen der Metallstruktur und dem Gatedielektrikum.
  • Eine andere Ausführungsform der vorliegenden Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Vorsehen eines Siliziumcarbidsubstrats, wobei sich ein Gategraben von einer Hauptoberfläche des Siliziumcarbidsubstrats in das Siliziumcarbidsubstrat erstreckt. Ein Gatedielektrikum wird auf zumindest einer Seitenwand des Gategrabens ausgebildet. Eine Gateelektrode wird im Gategraben gebildet. Die Gateelektrode umfasst eine Metallstruktur und eine Halbleiterschicht zwischen der Metallstruktur und dem Gatedielektrikum.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsformen zu liefern, und sie sind in diese Patentbeschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsformen der Halbleitervorrichtung und des Verfahrens zum Herstellen einer Halbleitervorrichtung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Ausführungsformen. Weitere Ausführungsformen sind in der folgenden Beschreibung und den Ansprüchen beschrieben.
    • 1 zeigt eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform.
    • 2 zeigt eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung mit einer Kontaktschicht gemäß einer weiteren Ausführungsform.
    • 3 zeigt eine schematische Draufsicht einer Halbleitervorrichtung mit einer Gatestruktur an einer Vorderseite gemäß einer weiteren Ausführungsform.
    • 4A bis 4B zeigen schematische horizontale und vertikale Querschnittsansichten einer Halbleitervorrichtung, die Transistorzellen mit einem einseitigen Kanal enthält.
    • 5 zeigt eine schematische Querschnittsansicht einer Halbleitervorrichtung mit einer Kontaktschicht gemäß einer weiteren Ausführungsform, bezogen auf Transistorzellen mit einem einseitigen Kanal.
    • 6 zeigt eine schematische Querschnittsansicht einer Halbleitervorrichtung mit einer Kontaktschicht gemäß einer weiteren Ausführungsform, bezogen auf Transistorzellen mit tiefen Kontaktstrukturen.
    • 7 zeigt eine schematische Querschnittsansicht einer Halbleitervorrichtung mit einer Kontaktschicht gemäß einer weiteren Ausführungsform, bezogen auf Transistorzellen mit flachen Graben-Gatestrukturen.
    • 8 ist ein vereinfachtes Flussdiagramm zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung.
    • 9A bis 9H zeigen schematische vertikale Querschnittsansicht eines Halbleitersubstrats, um ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform zu veranschaulichen, betreffend eine gleichzeitige Ausbildung einer Kontaktschicht einer ersten Lastelektrode und einer ersten Schicht einer Metall-Gateelektrode.
    • 10A bis 10H zeigen schematische vertikale Querschnittsansichten eines Halbleitersubstrats, um ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer anderen Ausführungsform zu veranschaulichen, betreffend eine vorherige Silizidierung (engl. pre-silicidation) für eine Kontaktschicht einer ersten Lastelektrode.
    • 11A bis 11F zeigen schematische vertikale Querschnittsansichten eines Halbleitersubstrats, um ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform zu veranschaulichen, betreffend eine Ausbildung einer ersten Schicht einer Metall-Gateelektrode vor Ausbildung einer Kontaktschicht einer ersten Lastelektrode.
    • 12A bis 12G zeigen schematische vertikale Querschnittsansichten eines Halbleitersubstrats, um ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform zu veranschaulichen, betreffend eine Ausbildung einer Nickelaluminium-Kontaktschicht einer ersten Lastelektrode vor Ausbildung einer ersten Schicht einer Metall-Gateelektrode.
    • 13A bis 13H zeigen schematische vertikale Querschnittsansichten eines Halbleitersubstrats, um ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform zu veranschaulichen, betreffend eine Ausbildung einer ersten Schicht einer Metall-Gateelektrode, die Molybdän enthält, vor Ausbildung einer Nickelaluminium-Kontaktschicht einer ersten Lastelektrode.
    • 14 zeigt eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung mit einer Gateelektrode mit einem niedrigen Phosphorgehalt gemäß einer weiteren Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Ausführungsformen ausgestaltet werden können. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind durch die gleichen Bezugszeichen in den verschiedenen Zeichnungen bezeichnet, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder ein hochdotiertes Halbleitermaterial. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signal- und/oder Leistungsübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die gesteuert werden können, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Für physikalische Abmessungen angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Das Gleiche gilt für Bereiche mit einem Randwert wie „höchstens“ und „zumindest“.
  • Hauptbestandteile einer Schicht oder einer Struktur aus einer chemischen Verbindung oder einer Legierung sind solche Elemente, deren Atome die chemische Verbindung oder Legierung bilden. Beispielsweise sind Nickel und Silizium die Hauptbestandteile einer Nickelsilizid-Schicht, und Kupfer und Aluminium sind die Hauptbestandteile einer Kupferaluminiumlegierung. Hauptbestandteile einer Schicht oder Struktur aus einer Mischung von Substanzen sind jene Elemente, die ein definiertes Verhältnis in der Mischung aufweisen sollen. Beispielsweise sind die Hauptbestandteile einer durch Co-Sputtern erhaltenen Schicht die Elemente, die in den für das Co-Sputtern genutzten Zielen enthalten sind. Zusätzlich zu den Hauptbestandteilen können Schichten und Strukturen unbeabsichtigte Verunreinigungen bzw. Störstellen aufgrund von Prozessmängeln sowie beabsichtigte Zusätze wie etwa Dotierstoffe enthalten.
  • Die Begriffe Metall und metallisch, wie sie im Kontext dieser Anmeldung verwendet werden, schließen Halbmetalle nicht ein. Insbesondere schließen die Begriffe Metall und metallisch nicht die Elemente Bor, Silizium, Germanium, Arsen, Antimon und/oder Tellur ein. Beispielsweise umfasst der Begriff Metall Übergangsmetalle und Post-Übergangsmetalle (engl. posttransition metals). Post-Übergangsmetalle können die chemischen Elemente mit den Ordnungs- bzw. Atomzahlen 13, 30 bis 31, 48 bis 50 und 80 bis 84 umfassen. Übergangsmetalle können zumindest die chemischen Elemente mit den Atomzahlen 21 bis 29, 39 bis 47 und 72 bis 79 umfassen. Eine Metallstruktur enthält zumindest einen metallischen Bereich und kann zusätzlich zum metallischen Bereich einen weiteren Bereich oder weitere Bereiche aus einem nichtmetallischen Material oder aus einem halbmetallischen Material enthalten.
  • Eine konforme Schicht hat eine Dicke, die entlang einer Grenzfläche zu einer Basis, auf der die konforme Schicht ausgebildet ist, im Wesentlichen gleich ist. Eine konforme Schicht kann marginale Dickenvariationen entlang Rändern, Stufen oder anderen Elementen der Basis zeigen, wird aber nichtsdestotrotz als konforme Schicht betrachtet, falls die Größenordnung der Dickenvariationen verglichen mit einer mittleren Dicke der konformen Schicht gering ist. Eine konforme Schicht kann mittels Verfahren einer Dünnschichtabscheidung wie etwa CVD (chemische Gasphasenabscheidung), Plattieren oder ALD (Atomlagenabscheidung) gebildet werden.
  • Eine Ausführungsform bezieht sich auf eine Halbleitervorrichtung mit einer Gateelektrode, die sich von einer ersten Oberfläche eines Siliziumcarbidkörpers in den Siliziumcarbidkörper erstrecken kann. Ein Gatedielektrikum kann zwischen der Gateelektrode und dem Siliziumcarbidkörper positioniert sein. Die Gateelektrode kann eine Metallstruktur und eine Halbleiterschicht umfassen, wobei die Halbleiterschicht zwischen der Metallstruktur und dem Gatedielektrikum liegt.
  • Die erste Oberfläche des Siliziumcarbidkörpers kann eine Hauptoberfläche des Siliziumcarbidkörpers sein, entlang welcher sich der Siliziumcarbidkörper erstreckt. Die erste Oberfläche kann von lateralen Richtungen aufgespannt sein. Senkrecht zur ersten Oberfläche, in einer vertikalen Richtung, hat der Siliziumcarbidkörper eine Dicke, welche verglichen mit der Ausdehnung des Siliziumcarbidkörpers in den lateralen Richtungen gering ist.
  • Die Metallstruktur kann den Leitungswiderstand der Gateelektrode reduzieren. Die Metallstruktur kann auch eine Gleichmäßigkeit des Schaltverhaltens der Halbleitervorrichtung entlang streifenförmigen Gateelektroden verbessern und verteilt den Einschalt- bzw. Durchlassstrom gleichmäßiger über eine laterale Ausdehnung der Halbleitervorrichtung.
  • Die Halbleiterschicht kann die Metallstruktur vom Gatedielektrikum trennen, so dass eine Schwellenspannung der Halbleitervorrichtung von der Austrittsarbeit der Metallstruktur entkoppelt werden kann. Das Vorhandensein der Halbleiterschicht kann eine Reduzierung einer Dotierstoffkonzentration im Bodygebiet verhindern, was wiederum typischerweise durch eine längere Kanallänge kompensiert werden muss, um eine draininduzierte Barrierenabsenkung (DIBL) zu vermeiden. Ferner ist es möglich, dass die Halbleiterschicht die Nutzung eines Metallgates ermöglicht, ohne den Kanalwiderstand als Konsequenz eines längeren Kanals inhärent zu erhöhen.
  • Die Halbleiterschicht kann ferner das Gatedielektrikum während einer Ausbildung der Metallstruktur bedecken und schützen. Das Ausbilden kann die Anwendung aggressiver, z.B. chlorbasierter, Vorprodukte bzw. Vorläuferstoffe einschließen, die zu Defekten im Gatedielektrikum führen können.
  • Gemäß einer Ausführungsform kann die Halbleiterschicht zumindest eines eines dotierten polykristallinen Siliziums, z.B. n-dotiertes polykristallines Silizium, und eines intrinsischen polykristallinen Siliziums enthalten. Die effektive Austrittsarbeit der Gateelektrode und die Dotierung im Bodygebiet tragen zum Definieren der Schwellenspannung der Halbleitervorrichtung bei. Ein Vorsehen der Halbleitervorrichtung zumindest teilweise aus hochdotiertem polykristallinem Silizium kann eine vergleichsweise hohe Dotierstoffkonzentration im Bodygebiet ermöglichen, wobei die hohe Dotierstoffkonzentration einen vergleichsweise niedrigen Kanalwiderstand zur Folge haben kann. Eine Dotierungskonzentration innerhalb der Halbleiterschicht, z.B. im Fall polykristallinen Siliziums, kann zumindest 1018 cm-3 und höchstens 2 × 1021 cm-3 betragen.
  • Die Halbleiterschicht kann als unerwünschte Verunreinigungen bzw. Störstellen oder als beabsichtigte Störstellen Phosphoratome enthalten, wobei eine Konzentration der Phosphoratome in der Halbleiterschicht höchstens 1019 cm-3 oder höchstens 5 × 1018 cm-3 oder höchstens 1018 cm-3 beträgt. Solch ein niedriger Phosphorgehalt kann ausreichen, um eine gute Leitfähigkeit der Halbleiterschicht in der Gateelektrode zu ermöglichen.
  • Beispielsweise kann die Halbleiterschicht eine vergleichsweise hochdotierte polykristalline Siliziumschicht vom n-Typ mit einer mittleren Dotierstoffkonzentration von zumindest 1020 cm-3 sein, wobei die Halbleiterschicht Arsenatome, Schwefelatome und/oder Selenatome enthält. Die Halbleiterschicht enthält beispielsweise keine Phosphoratome oder nur einen geringen Anteil an Phosphoratomen bei einer Phosphorkonzentration von höchstens 1019 cm-3 oder höchstens 5 × 1018 cm-3 oder höchstens 1018 cm-3.
  • Gemäß einem anderen Beispiel kann die Halbleiterschicht eine vergleichsweise schwach dotierte polykristalline Siliziumschicht vom n-Typ sein, wobei eine gesamte Donatorkonzentration in der Halbleiterschicht höchstens 5 × 1019 cm-3 oder höchstens 1019 cm-3 oder höchstens 5 × 1018 cm-3 beträgt. Beispielsweise kann eine Phosphorkonzentration in einer schwach dotierten polykristallinen Siliziumschicht vom n-Typ höchstens 5 × 1018 cm-3 oder höchstens 1018 cm-3 betragen.
  • Gemäß einer alternativen Ausführungsform kann die Halbleiterschicht mit einer Netto-Dotierstoffkonzentration, die geringer als die intrinsische Trägerkonzentration ist, intrinsisch oder annähernd intrinsisch sein.
  • Gemäß einer Ausführungsform kann die Halbleiterschicht eine kristalline Siliziumschicht vom p-Typ sein oder eine solche enthalten. Insbesondere kann die Halbleiterschicht eine vergleichsweise hochdotierte polykristalline Siliziumschicht vom p-Typ mit einer mittleren Dotierstoffkonzentration von höchstens 1020 cm-3 sein oder eine solche enthalten. In diesem Fall kann es möglich sein, dass die Halbleiterschicht ausschließlich Akzeptoratome, z.B. Boratome, enthält. Alternativ dazu kann die Halbleiterschicht ferner Donatoratome, z.B. Phosphoratome, enthalten. Im Fall von Phosphoratomen kann eine Konzentration von Phosphoratomen dann höchstens 5 × 1018 cm-3 oder höchstens 1018 cm-3 betragen. Eine Gateelektrode mit einer p-dotierten Halbleiterschicht kann in Halbleitervorrichtungen mit n-Kanal-Transistorzellen vorgesehen werden, insbesondere in Halbleitervorrichtungen mit einem n-dotierten Sourcegebiet und einem p-dotierten Bodygebiet.
  • Die Metallstruktur kann eine erste Schicht umfassen, welche mit einer Halbleiterschicht in direktem Kontakt sein kann und welche zumindest ein erstes Übergangsmetall enthält.
  • Das erste Übergangsmetall kann Molybdän, Titan oder Tantal sein. Zusätzlich zum ersten Übergangsmetall kann die erste Schicht Stickstoff enthalten. Eine erste Schicht aus z.B. Ti, TiN, Mo, MoN, TaN kann Bindungen mit der Halbleiterschicht ausbilden und kann eine ausreichende Haftung der Metallstruktur auf der Halbleiterschicht liefern.
  • Die Metallstruktur kann ferner eine auf der ersten Schicht ausgebildete Füllstruktur umfassen, wobei die erste Schicht die Füllstruktur von der Halbleiterschicht trennen kann. Die Füllstruktur kann ein zweites Übergangsmetall enthalten. Das zweite Übergangsmetall kann sich von der ersten Schicht in zumindest einem Hauptbestandteil unterscheiden. Beispielsweise kann das zweite Übergangsmetall Wolfram sein.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung eine Kontaktschicht in Kontakt mit dem Siliziumcarbidkörper enthalten. Die Kontaktschicht kann direkt auf der ersten Oberfläche ausgebildet sein. Das Material der Kontaktschicht und das Material der ersten Schicht können gemäß einem geeigneten Prozess ausgewählt werden, der eine Integrität des Gatedielektrikums, der ersten Schicht, der Kontaktschicht und eines Zwischenschicht-Dielektrikums, das die Gateelektrode von einer Lastelektrode trennt, sicherstellt.
  • Gemäß einer Ausführungsform kann die Kontaktschicht Titan, Titannitrid, Tantal und/oder Tantalnitrid enthalten, und die erste Schicht der Metallstruktur enthält Titan, Titannitrid, Tantal und/oder Tantalnitrid. Die Kontaktschicht und die erste Schicht können aus dem (den) gleichen Material(ien) oder aus einem verschiedenen Material(ien) geschaffen sein. Sowohl die Kontaktschicht als auch die erste Schicht können in einer Phase gebildet werden, in der beide Kontaktgebiete des Siliziumcarbidkörpers und der Halbleiterschicht freigelegt sind. Beispielsweise können die erste Schicht und die Kontaktschicht gleichzeitig gebildet werden, ohne dass die Ausbildung der ersten Schicht irgendwelche Einschränkungen für die Ausbildung der Kontaktschicht auferlegt bzw. heraufbeschwört, und ohne, dass eine Ausbildung der Kontaktschicht irgendwelche Einschränkungen für die Ausbildung der ersten Schicht heraufbeschwört.
  • Gemäß einer anderen Ausführungsform kann die Kontaktschicht Nickelaluminium (NiAl) enthalten, und die erste Schicht kann Molybdän und/oder Molybdännitrid enthalten. Die erste Schicht kann vor der Ausbildung der Kontaktschicht gebildet und mit einem Zwischenschicht-Dielektrikum bedeckt werden. Da die Bildungstemperatur von Molybdänsilizid (MoSi) höher als diejenige ist, die typischerweise für die Bildung von NiAl genutzt wird, schädigt die Bildung der NiAl-Kontaktschicht das vorher gebildete Zwischenschicht-Dielektrikum nicht, da das Zwischenschicht-Dielektrikum kein Metall bedeckt, das eine mechanische Spannung in das Zwischenschicht-Dielektrikum durch Silizidierung induziert.
  • Gemäß einer Ausführungsform kann zwischen der ersten Schicht und der Füllstruktur eine zweite Schicht gebildet werden, wobei die zweite Schicht ein drittes Übergangsmetall enthält und wobei sich die zweite Schicht von der ersten Schicht in zumindest einem Hauptbestandteil unterscheidet.
  • Gemäß Ausführungsformen umfasst der Siliziumcarbidkörper eine Driftstruktur, ein Sourcegebiet und ein Bodygebiet. Die Driftstruktur umfasst zumindest ein Driftgebiet. Das Driftgebiet bildet eine Spannung haltende Schicht, wobei die vertikale Ausdehnung und die Dotierstoffkonzentration im Driftgebiet so ausgewählt werden, dass die Halbleitervorrichtung ihr nominales Sperrspannungsvermögen erreicht. Das Sourcegebiet ist zwischen dem Bodygebiet und der ersten Oberfläche positioniert. Das Bodygebiet bildet einen ersten pn-Übergang mit der Driftstruktur und einen zweiten pn-Übergang mit dem Sourcegebiet. Das Bodygebiet ist mit dem Gatedielektrikum in Kontakt.
  • Gemäß zumindest einer Ausführungsform umfasst die Halbleitervorrichtung eine Gatestruktur auf der ersten Oberfläche des Siliziumcarbidkörpers. Die Gatestruktur und die Gateelektrode können über höchstens zwei Kontaktflächen elektrisch verbunden sein. Die Kontaktflächen sind entlang einer ersten Richtung voneinander beabstandet. Die erste Richtung kann parallel zur ersten Oberfläche verlaufen. Beispielsweise kann die Gatestruktur höchstens zwei Kontaktflächen mit einer streifenförmigen Gateelektrode ausbilden. In diesem Fall sind die Kontaktflächen der streifenförmigen Gateelektrode entlang der ersten Richtung, welche senkrecht zu einer Hauptausdehnungsrichtung der streifenförmigen Gateelektrode verlaufen kann, voneinander beabstandet. Die Gatestruktur kann ein Metall enthalten.
  • Mit der niederohmigen Metall-Gateelektrode mag die Halbleitervorrichtung keine zusätzlichen Kontakte zur Gateelektrode zwischen zwei entgegengesetzten Enden einer streifenförmigen Gateelektrode erfordern. Gatefinger, die typischerweise über der ersten Oberfläche ausgebildet sind und die die streifenförmigen Gatestrukturen in einem Abstand zu beiden longitudinalen Enden der Gatestrukturen kontaktieren, können weggelassen werden. Mit der Weglassung von Gatefingern werden die aktive Fläche der Halbleitervorrichtung und die Flächeneffizienz der Halbleitervorrichtung erhöht.
  • In zumindest einer Ausführungsform umfasst die Halbleitervorrichtung eine erste Lastelektrode auf und/oder bei der ersten Oberfläche des Siliziumcarbidkörpers. Die Gatestruktur kann zwischen der ersten Lastelektrode und einer lateralen Oberfläche des Siliziumcarbidkörpers ausgebildet sein. Die laterale Oberfläche des Siliziumcarbidkörpers kann entlang der vertikalen Richtung des Siliziumcarbidkörpers verlaufen.
  • Gemäß zumindest einer Ausführungsform kann die Gatestruktur ein Gatepad und zumindest eine Gate-Leiterbahn (engl. gate conducting line) umfassen, die mit dem Gatepad verbunden (z.B. elektrisch verbunden) ist. Die Gate-Leiterbahn kann einen geschlossenen Rahmen oder einen unvollständigen Rahmen um ein Transistorzellenfeld bilden. Die Gate-Leiterbahnen sind mit je einer einzelnen einer Vielzahl streifenförmiger Gateelektroden in Kontakt. Jede der Gateelektroden kann eine longitudinale Ausdehnung entlang einer ersten Richtung aufweisen. Die Gateelektroden sind orthogonal zur ersten Richtung voneinander beabstandet.
  • In zumindest einer Ausführungsform umfasst die Halbleitervorrichtung eine Vielzahl von Gateelektroden im Siliziumcarbidkörper. Jede der Gateelektroden kann eine longitudinale Ausdehnung entlang der ersten Richtung aufweisen. Ferner sind die Gateelektroden orthogonal zur ersten Richtung voneinander beabstandet. Beispielsweise können die Gateelektroden entlang einer zweiten Richtung, die senkrecht zur ersten Richtung verläuft, gleich verteilt sein.
  • Ausführungsformen der vorliegenden Offenbarung beziehen sich ferner auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Zumindest einige Ausführungsformen der hierin beschriebenen Halbleitervorrichtung können mit dem hierin beschriebenen Verfahren hergestellt werden. Das heißt, bezüglich der Halbleitervorrichtung offenbarte Merkmale sind ebenfalls für das Verfahren offenbart und umgekehrt.
  • In zumindest einer Ausführungsform des Verfahrens wird ein Siliziumcarbidsubstrat vorgesehen. Ein Graben erstreckt sich von einer Hauptoberfläche des Siliziumcarbidsubstrats in das Siliziumcarbidsubstrat. Ein Gatedielektrikum wird auf zumindest einer Seitenwand des Grabens gebildet. Eine Gateelektrode im Graben umfasst eine Metallstruktur und eine Halbleiterschicht zwischen der Metallstruktur und dem Gatedielektrikum.
  • Gemäß zumindest einer Ausführungsform umfasst eine Ausbildung der Gateelektrode ein Abscheiden einer ersten Metallschicht auf der Halbleiterschicht und auf der Hauptoberfläche. Aus Abschnitten der ersten Metallschicht werden eine Kontaktschicht auf der Hauptoberfläche und eine erste Schicht der Metallstruktur gebildet. Die erste Metallschicht und die Kontaktschicht können gleichzeitig gebildet werden, so dass die Ausbildung der ersten Metallschicht eine vorher ausgebildete Kontaktschicht nicht nachteilig beeinflusst und eine Ausbildung der Kontaktschicht eine vorher ausgebildete erste Metallschicht nicht nachteilig beeinflussen kann. Beispielsweise können die erste Metallschicht und die Kontaktschicht aus zumindest einem von Ti, TiN, Ta, TaN gebildet werden.
  • Gemäß zumindest einer Ausführungsform kann die Kontaktschicht auf einer Hauptoberfläche gebildet werden, und dann (d.h. anschließend) wird eine erste Schicht der Metallstruktur auf der Halbleiterschicht gebildet. Die Kontaktschicht kann ein Metallsilizid und/oder Nickelaluminium enthalten. Da die Kontaktschicht vor der ersten Schicht gebildet wird, beeinflusst eine Ausbildung der Kontaktschicht die vorher gebildete erste Schicht nicht nachteilig. Beispielsweise kann die Kontaktschicht Nickel und Aluminium enthalten, und die erste Schicht kann zumindest eines von Ti, TiN, Ta oder TaN als Hauptbestandteil(e) enthalten.
  • Gemäß zumindest einer Ausführungsform wird eine erste Schicht der Metallstruktur auf der Halbleiterschicht gebildet, und dann (d.h. anschließend) wird auf der Hauptoberfläche eine Kontaktschicht gebildet. Die erste Schicht kann ein Übergangsmetall oder ein Übergangsmetallnitrid mit einer Silizidierungstemperatur oberhalb der Prozesstemperatur für eine Kontaktschicht aus Nickelaluminium enthalten. Beispielsweise kann die Schicht Molybdän oder Molybdännitrid enthalten, und die Kontaktschicht kann Nickel und Aluminium enthalten. Die Bildung der Kontaktschicht aus Molybdän oder Molybdännitrid ermöglicht eine spätere Ausbildung von Nickelaluminium als ohmschen Kontakt zu dotierten Gebieten im Siliziumcarbidkörper.
  • Die in 1 gezeigte Halbleitervorrichtung 500 kann ein IGBT (Bipolartransistor mit isoliertem Gate), eine MCD (MOSgesteuerte Diode) oder ein IGFET (Feldeffekttransistor mit isoliertem Gate), zum Beispiel ein MOSFET (Metall-Oxid-Halbleiter-FET), sein.
  • Die Halbleitervorrichtung 500 umfasst einen Siliziumcarbidkörper 100, der auf einem Siliziumcarbidkristall basiert, der die Hauptbestandteile Silizium und Kohlenstoff enthält. Der Siliziumcarbidkristall kann unerwünschte Störstellen wie etwa Wasserstoff und Sauerstoff und/oder beabsichtigte Störstellen, z.B. Dotierstoffatome, enthalten. Der Polytyp des Siliziumcarbidkristalls kann zum Beispiel 2H, 6H, 15R oder 4H sein.
  • Eine erste Oberfläche 101 an einer Vorderseite des Siliziumcarbidkörpers 100 kann planar oder gerippt sein. Eine Oberflächennormale 104, die zu einer ersten planaren Oberfläche 101 orthogonal ist oder zu einer mittleren Ebene einer gerippten ersten Oberfläche 101 orthogonal ist, definiert eine vertikale Richtung. Zur Oberflächennormalen 104 orthogonale Richtungen sind horizontale und laterale Richtungen.
  • Die Halbleitervorrichtung 500 kann eine Transistorzelle TC mit einer Graben-Gatestruktur 150 enthalten, die sich von der ersten Oberfläche 101 in den Siliziumcarbidkörper 100 erstreckt. Die Graben-Gatestruktur 150 umfasst ein Gatedielektrikum 490 und eine leitfähige Gateelektrode 400.
  • Die Gateelektrode 400 ist vom Siliziumcarbidkörper 100 elektrisch getrennt. Beispielsweise kann das Gatedielektrikum 490 die Gateelektrode 400 vom Siliziumcarbidkörper 100 vollständig trennen. Gemäß anderen Ausführungsformen können eine oder mehrere weitere dielektrische Strukturen mit einer Metallkonfiguration, die vom Gatedielektrikum 490 verschieden und/oder dicker als das Gatedielektrikum 490 ist, zwischen der Gateelektrode 400 und dem Siliziumcarbidkörper 100 gebildet werden.
  • Die Gateelektrode 400 umfasst eine Metallstruktur 450 und eine Halbleiterschicht 420, wobei die Halbleiterschicht 420 zwischen der Metallstruktur 450 und dem Gatedielektrikum 490 positioniert ist. Die Halbleiterschicht 420 kann die Metallstruktur 450 vom Gatedielektrikum 490 trennen.
  • Die Halbleiterschicht 420 kann hochdotiertes polykristallines Silizium sein oder kann solches enthalten. Beispielsweise enthält die Halbleiterschicht 420 n-dotiertes oder p-dotiertes polykristallines Silizium. Eine Dotierstoffkonzentration in der Halbleiterschicht 420 kann zumindest 1019 cm-3 betragen. Die Metallstruktur 450 kann eine homogene Struktur sein oder kann eine oder mehrere Teilschichten verschiedener Materialien umfassen.
  • 2 zeigt eine Halbleitervorrichtung 500 mit einer Transistorzelle TC, die ein Sourcegebiet 110, ein Bodygebiet 120 und eine Graben-Gatestruktur 150 enthält. Die Graben-Gatestruktur 150 umfasst eine Gateelektrode 400, die sich von einer ersten Oberfläche 101 in den Siliziumcarbidkörper 100 erstreckt. Die Source- und Bodygebiete 110, 120 sind in einer Halbleiter-Mesa bzw. -Mesastruktur 170 ausgebildet, die von einem Bereich des Siliziumcarbidkörpers 100 gebildet wird. Eine erste Lastelektrode 310 ist mit dem Sourcegebiet 110 und mit dem Bodygebiet 120 elektrisch verbunden. Ein Zwischenschicht-Dielektrikum 210 trennt die erste Lastelektrode 310 und die Gateelektrode 400 elektrisch.
  • Das Sourcegebiet 110 und das Bodygebiet 120 grenzen direkt an eine erste Seitenwand der Graben-Gatestruktur 150. Das Sourcegebiet 110 liegt zwischen dem Bodygebiet 120 und der ersten Oberfläche 101. Das Bodygebiet 120 trennt das Sourcegebiet 110 von einer Driftstruktur 130. Die Driftstruktur 130 ist zwischen dem Bodygebiet 120 und einer zweiten Oberfläche des Siliziumcarbidkörpers 100 ausgebildet, wobei die zweite Oberfläche der ersten Oberfläche 101 entgegengesetzt ist. Das Bodygebiet 120 und die Driftstruktur 130 bilden einen ersten pn-Übergang pn1. Das Bodygebiet 120 und das Sourcegebiet 110 bilden einen zweiten pn-Übergang pn2.
  • Eine vertikale Ausdehnung der Graben-Gatestruktur 150 kann in einem Bereich von 0,3 µm bis 5 µm, z.B. in einem Bereich von 0,5 µm bis 2 µm, liegen. Seitenwände der Graben-Gatestrukturen 150 können vertikal sein oder können mit zunehmendem Abstand zur ersten Oberfläche 101 spitz zulaufen. Ein Breite w1 der Graben-Gatestruktur 150 in der Ebene der ersten Oberfläche 101 kann in einem Bereich von 500 nm bis 5 µm, z.B. in einem Bereich von 1 µm bis 3 µm, liegen.
  • Die Graben-Gatestruktur 150 umfasst ein Gatedielektrikum 490, das die Gateelektrode 400 zumindest vom Bodygebiet 120 trennt. Das Gatedielektrikum 490 kann ein Halbleiter-Dielektrikum enthalten oder daraus bestehen, zum Beispiel ein thermisch gewachsenes oder abgeschiedenes Halbleiteroxid, z.B. Siliziumoxid, ein Halbleiternitrid, z.B. abgeschiedenes oder thermisch gewachsenes Siliziumnitrid, und/oder ein Halbleiter-Oxidnitrid, z.B. Siliziumoxinitrid. Dicke und Materialkonfiguration des Gatedielektrikums 490 können ausgewählt werden, um eine geeignete Schwellenspannung für die Transistorzelle TC zu erreichen. Gemäß einer Ausführungsform, die n-Kanal-Transistorzellen des Anreicherungstyps betrifft, können Dicke und Materialkonfiguration des Gatedielektrikums 490 ausgewählt werden, um eine geeignete Schwellenspannung in einem Bereich von 1,0 V bis 8 V zu erreichen.
  • Die Gateelektrode 400 kann eine Halbleiterschicht 420 in Kontakt mit dem Gatedielektrikum 490 enthalten. Die Halbleiterschicht 420 kann eine konforme Schicht sein und kann eine Dicke th1 in einem Bereich von 50 nm bis 500 nm, zum Beispiel von 100 nm bis 300 nm, aufweisen.
  • Die Metallstruktur 450 kann eine erste Schicht 451 in Kontakt mit der Halbleiterschicht 420, eine zweite Schicht 452 in Kontakt mit der ersten Schicht 451 und eine Füllstruktur 455 umfassen. Zumindest eine der ersten Schicht 451 und der zweiten Schicht 452 kann eine konforme Schicht sein. Eine Gesamtdicke der ersten Schicht 451 und der zweiten Schicht 452 kann in einem Bereich von 50 nm bis 500 nm, zum Beispiel in einem Bereich von 100 nm bis 300 nm, liegen.
  • Die erste Schicht 451 kann ein erstes Übergangsmetall wie etwa Titan, Tantal oder Molybdän enthalten. Beispielsweise kann die erste Schicht 451 ein Übergangsmetall als den alleinigen Hauptbestandteil enthalten. Gemäß einer Ausführungsform kann die erste Schicht 451 Stickstoff als zweiten Hauptbestandteil enthalten. Die erste Lastelektrode 310 kann eine Kontaktschicht 311 in direktem Kontakt mit dem Sourcegebiet 110 und dem Bodygebiet 120 enthalten. Die Kontaktschicht 311 kann die gleiche Materialkonfiguration wie die erste Schicht 451 oder eine andere Materialkonfiguration aufweisen. Gemäß einer Ausführungsform kann die Kontaktschicht 311 Nickelaluminium enthalten.
  • 3 ist eine Draufsicht einer Halbleitervorrichtung 500, die ein zentrales Gebiet 610 und ein Randgebiet 690 umfasst, das das zentrale Gebiet 610 in einer horizontalen Ebne umgibt und das das zentrale Gebiet 610 von einer äußeren lateralen Oberfläche 103 trennt, die eine erste Oberfläche an der Vorderseite des Siliziumcarbidkörpers 100 mit einer entgegengesetzten zweiten Oberfläche 102 verbindet. Das zentrale Gebiet 610 enthält funktionale Transistorzellen TC. Das Randgebiet 690 ist frei von funktionalen Transistorzellen TC.
  • Gateelektroden 400 erstrecken sich von der Vorderseite in den Siliziumcarbidkörper 100. Die Gateelektroden 400 können eine horizontale longitudinale Ausdehnung 11 entlang einer horizontalen ersten Richtung 191 und eine Breite w1 entlang einer horizontalen zweiten Richtung 192 aufweisen, wobei die Länge 11 zumindest das 10-fache der Breite w1 sein kann. Die Gateelektroden 400 können sich zumindest von einer Seite des zentralen Gebiets 610 zur gegenüberliegenden Seite erstrecken und können sich in das Randgebiet 690 erstrecken. Eine Vielzahl streifenförmiger Gateelektroden 400 kann entlang der zweiten Richtung 192 angeordnet sein.
  • An der Vorderseite des Siliziumcarbidkörpers 100 ist eine Gatestruktur 330 in Kontakt mit den Gateelektroden 400. Die Gatestruktur 330 kann mit jeder Gateelektrode 400 entlang einer einzigen Kontaktfläche oder entlang zwei Kontaktflächen elektrisch verbunden sein, wobei die beiden Kontaktflächen entlang der ersten Richtung 191 voneinander beabstandet sind.
  • In der Ausführungsform von 3 umfasst die Gatestruktur 330 zwei Gate-Leiterbahnen 336, die ganz oder zumindest teilweise im Randgebiet 690 ausgebildet sein können. Das zentrale Gebiet 610 kann frei von Gatestrukturen 330 sein, so dass das komplette zentrale Gebiet 610 für die Ausbildung aktiver Transistorzellen genutzt werden kann. Eine Gate-Leiterbahn 336 kann einen geschlossenen Rahmen oder einen unvollständigen Rahmen um das zentrale Gebiet 610 herum bilden.
  • Die Gatestruktur 330 kann ferner ein Gatepad 334 einschließen. Die Gate-Leiterbahn 336 kann eine vergleichsweise dünne Metallleitung sein. Das Gatepad 334 kann eine verhältnismäßig dicke Metallisierung umfassen. Das Gatepad 334 kann mit der Gate-Leiterbahn 336 direkt oder über einen Widerstand, z.B. eine Polysiliziumstruktur mit einem elektrischen Widerstand von einigen wenigen Ohm, verbunden sein.
  • Eine erste Lastelektrode 310 kann eine vergleichsweise dicke Metallisierung umfassen. Die Metallisierung für das Gatepad 334 und die erste Lastelektrode 310 können auf den gleichen Materialien basieren (können z.B. die gleichen Materialien aufweisen oder aus den gleichen Materialien bestehen) und können die gleiche Dicke haben. Die erste Lastelektrode 310 kann mit der Gate-Leiterbahn 336 vertikal überlappen, wobei ein Zwischenschicht-Dielektrikum die erste Lastelektrode 310 und die Gate-Leiterbahn 336 elektrisch trennen kann. Die erste Lastelektrode 310 und das erste Gatepad 334 können Landing-Pads (engl. landing pads) für Bonddrähte oder Metallclips bilden, die die erste Lastelektrode 310 und das Gatepad 334 mit Anschlüssen der Halbleitervorrichtung 500 verbinden.
  • 4A und 4B beziehen sich auf eine Halbleitervorrichtung 500 mit einem Siliziumcarbidkörper 100 aus 4H-SiC. Die <0001>-Kristallachse ist um einen Winkel α zur Achse zur Oberflächennormalen 104 geneigt. Die <11-20>-Kristallachse ist um den Winkel α zur Achse bezüglich der horizontalen Ebene geneigt. Die <1-100>-Kristallachse ist zur Querschnittsebene orthogonal. Der Winkel α zur Achse kann in einem Bereich von 2° bis 8° liegen. Beispielsweise kann der Winkel α zur Achse 4° betragen.
  • Gemäß einer Ausführungsform kann die erste Oberfläche 101 gezahnt bzw. gezackt sein und enthält erste und zweite Oberflächenabschnitte. Die ersten Oberflächenabschnitte können zueinander verschoben und können um den Winkel α zur Achse zu einer horizontalen Ebene geneigt sein. Die zweiten Oberflächenabschnitte sind zu den ersten Oberflächenabschnitten geneigt und verbinden die ersten Oberflächenabschnitte, so dass eine Querschnittslinie der gezackten ersten Oberfläche 101 eine Sägezahnlinie approximiert.
  • Auf der Rückseite des Siliziumcarbidkörpers 100 kann sich eine entgegengesetzte zweite Oberfläche 102 parallel zur ersten Oberfläche 101 erstrecken. Eine Oberflächennormale 104 zur ersten Oberfläche 101 definiert eine vertikale Richtung, und Richtungen parallel zur ersten Oberfläche 101 sind horizontale Richtungen.
  • Die Transistorzellen TC sind an der Vorderseite entlang der ersten Oberfläche 101 ausgebildet. Eine Driftstruktur 130 trennt die Transistorzellen TC von einer zweiten Oberfläche 102 an der Rückseite. Die Driftstruktur 130 kann eine hochdotierte Kontaktstruktur 139, die direkt an die zweite Oberfläche 102 grenzt, und eine schwach dotierte Driftzone 131 zwischen den Transistorzellen TC und der hochdotierten Kontaktstruktur 139 umfassen.
  • Die hochdotierte Kontaktstruktur 139 kann ein Substratbereich sein oder einen solchen enthalten, der von einem kristallinen Ingot erhalten wurde, und bildet einen ohmschen Kontakt mit einer zweiten Lastelektrode 320, die direkt an die zweite Oberfläche 102 grenzt. Eine mittlere Dotierstoffkonzentration in der Kontaktstruktur 139 ist ausreichend hoch, um einen ohmschen Kontakt mit der zweiten Lastelektrode 320 sicherzustellen. Falls die Halbleitervorrichtung 500 eine MCD oder ein IGFET ist oder eine solche oder einen solchen enthält, weist die Kontaktstruktur 139 den gleichen Leitfähigkeitstyp wie die Driftzone 131 auf. Falls die Halbleitervorrichtung 500 ein IGBT ist, weist die Kontaktstruktur 139 den komplementären Leitfähigkeitstyp der Driftzone 131 auf oder enthält Zonen beider Leitfähigkeitstypen.
  • Die Driftzone 131 kann in einer mittels Epitaxie auf der Kontaktstruktur 139 aufgewachsenen Schicht ausgebildet sein. Eine mittlere Netto-Dotierstoffkonzentration in der Driftzone 131 kann im Bereich von 1E15 cm-3 bis 5E16 cm-3 liegen. Eine vertikale Ausdehnung der Driftzone 131 steht mit einem nominalen Sperrvermögen der Halbleitervorrichtung 500 in Beziehung. Die vertikale Ausdehnung der Driftzone 131 kann im Bereich von etwa 1 µm bis einige 10 µm liegen. Die Driftstruktur 130 kann weitere dotierte Gebiete, zum Beispiel Feldstoppzonen, Barrierenzonen und/oder Stromausbreitungszonen des Leitfähigkeitstyps der Driftzone 131, oder gegendotierte Gebiete enthalten.
  • Die Driftzone 131 kann direkt an die Kontaktstruktur 139 oder eine Pufferschicht grenzen, oder eine Pufferschicht, die einen unipolaren Homoübergang mit der Driftzone 131 ausbildet, kann zwischen der Driftzone 131 und der Kontaktstruktur 139 sandwichartig angeordnet sein, wobei eine vertikale Ausdehnung der Pufferschicht annähernd in einem Bereich von 1 µm bis 10 µm liegen kann und eine mittlere Dotierstoffkonzentration in der Pufferschicht in einem Bereich von beispielsweise 3E17 cm-3 bis 1E18 cm-3 liegen kann. Die Pufferschicht kann eine mechanische Spannung im Siliziumcarbidkörper 100 entspannen und/oder kann zum Formen des elektrischen Felds in der Driftstruktur 130 beitragen.
  • Die Transistorzellen TC sind entlang Graben-Gatestrukturen 150 ausgebildet, die sich von der ersten Oberfläche 101 in den Siliziumcarbidkörper 100 erstrecken. Der Siliziumcarbidkörper 100 enthält Halbleiter-Mesastrukturen 170 zwischen benachbarten Graben-Gatestrukturen 150.
  • Eine longitudinale Ausdehnung der Graben-Gatestrukturen 150 entlang einer horizontalen ersten Richtung 191 ist größer als eine Breite entlang einer horizontalen zweiten Richtung 192, die zur ersten Richtung orthogonal ist. Die Graben-Gatestrukturen 150 können lange Streifen sein, die sich von einer Seite eines Transistorzellengebiets zu einer gegenüberliegenden Seite erstrecken, wobei die Länge der Graben-Gatestrukturen 150 bis zu einige Millimeter betragen kann. Gemäß anderen Ausführungsformen kann eine Vielzahl getrennter Graben-Gatestrukturen 150 entlang einer Linie ausgebildet sein, die sich von einer Seite des Transistorzellengebiets zur gegenüberliegenden Seite erstreckt, oder die Graben-Gatestrukturen 150 können ein Gitter ausbilden, wobei die Halbleiter-Mesastrukturen 170 in den Maschen des Gitters ausgebildet sind.
  • Am Boden können die Graben-Gatestrukturen 150 abgerundet sein, wobei ein Radius der Krümmung zumindest das Doppelte der Dicke eines Gatedielektrikums 490 sein kann, das im Folgenden beschrieben wird.
  • Die Graben-Gatestrukturen 150 können gleich beabstandet sein, können eine gleiche Breite aufweisen und/oder können ein regelmäßiges Muster bilden. Der Abstand von Mitte zu Mitte (auch Pitch genannt) der Graben-Gatestrukturen 150 kann in einem Bereich von 1 µm bis 10 µm, z.B. von 2 µm bis 5 µm, liegen. Eine vertikale Ausdehnung der Graben-Gatestrukturen 150 kann in einem Bereich von 0,3 µm bis 5 µm, z.B. in einem Bereich von 0,5 µm bis 2 µm, liegen.
  • Die Graben-Gatestrukturen 150 können mit zunehmendem Abstand zur ersten Oberfläche 101 spitz zulaufen. Beispielsweise kann ein Verjüngungswinkel der Graben-Gatestrukturen 150 bezüglich der vertikalen Richtung gleich dem Winkel α zur Achse sein oder kann vom Winkel α zur Achse um nicht mehr als ±1 Grad abweichen, so dass zumindest eine erste Mesa-Seitenwand 171 von zwei gegenüberliegenden longitudinalen Mesa-Seitenwänden 171, 172 von einer Hauptkristallebene mit einer hohen Ladungsträgerbeweglichkeit, z.B. einer {11-20}-Kristallebene, gebildet wird. Eine zweite Mesa-Seitenwand 172, die der ersten Mesa-Seitenwand 171 entgegengesetzt ist, kann zu einer Hauptkristallebene um den doppelten Winkel α zur Achse, z.B. um 4 Grad oder mehr, zum Beispiel um etwa 8 Grad, geneigt sein. Die ersten und zweiten Mesa-Seitenwände 171, 172 liegen auf entgegengesetzten longitudinalen Seiten der dazwischenliegenden Halbleiter-Mesastruktur 170 und grenzen direkt an zwei verschiedene, benachbarte Graben-Gatestrukturen 150.
  • Die Graben-Gatestruktur 150 enthält eine leitfähige Gateelektrode 400 und ein Gatedielektrikum 490, wie hierin beschrieben ist. In dem in 4B gezeigten Beispiel weist die Gateelektrode 400 eine Metallstruktur 450 mit einer Füllstruktur 455 und einer ersten Schicht 451 auf. Die Füllstruktur 455 kann an der ersten Oberfläche 101 frei zugänglich sein, so dass die Füllstruktur 455 elektrisch verbunden werden kann. Die Gateelektrode 400 weist ferner eine Halbleiterschicht 420 und eine erste Schicht 451 auf, welche erste Schicht 451 die Halbleiterschicht 420 von der Füllstruktur 455 trennt, insbesondere vollständig trennt. Die Metallstruktur 450 kann eine zweite Schicht 452 (in 4B nicht dargestellt) aufweisen, die zwischen der ersten Schicht 451 und der Halbleiterschicht 420 positioniert sein kann. Darüber hinaus ist das Gatedielektrikum 490 zwischen der Halbleiterschicht 420 und dem Siliziumcarbidkörper 100 positioniert.
  • Das Gatedielektrikum 490, die Halbleiterschicht 420, die erste Schicht 451 und/oder (gegebenenfalls) die zweite Schicht 452 können/kann die Graben-Seitenwände und den Grabenboden vollkommen bedecken.
  • Die Halbleiter-Mesastrukturen 170 enthalten Sourcegebiete 110, die an der Vorderseite positioniert sind. Die Sourcegebiete 110 können direkt an die erste Oberfläche 101 grenzen und können direkt an beide longitudinale erste und zweite Mesa-Seitenwände 171, 172 der jeweiligen Halbleiter-Mesastruktur 170 grenzen.
  • Die Halbleiter-Mesastrukturen 170 enthalten Bodygebiete 120, die die Sourcegebiete 110 von der Driftstruktur 130 trennen. Die Bodygebiete 120 bilden erste pn-Übergänge pn1 mit der Driftstruktur 130 und zweite pn-Übergänge pn2 mit den Sourcegebieten 110. Die Bodygebiete 120 grenzen direkt an die erste Mesa-Seitenwand 171. Eine vertikale Ausdehnung der Bodygebiete 120 entspricht einer Kanallänge der Transistorzellen TC und kann in einem Bereich von 0,2 µm bis 1,5 µm liegen. Die Sourcegebiete 110 und die Bodygebiete 120 sind mit einer ersten Lastelektrode 310 an der Vorderseite elektrisch verbunden.
  • Die erste Lastelektrode 310 kann einen ersten Lastanschluss L1 bilden oder kann mit einem ersten Lastanschluss L1 elektrisch verbunden oder gekoppelt sein, der ein Anodenanschluss einer MCD, einen Sourceanschluss eines IGFET oder ein Emitteranschluss eines IGBT sein kann. Die zweite Lastelektrode 320 kann einen zweiten Lastanschluss L2 bilden oder kann mit einem zweiten Lastanschluss L2 elektrisch verbunden oder gekoppelt sein, der ein Kathodenanschluss einer MCD, ein Drainanschluss eines IGFET oder ein Kollektoranschluss eines IGBT sein kann.
  • Abschirmgebiete 160 können die Bodygebiete 120 und die zweiten Mesa-Seitenwände 172 trennen. Eine Dotierstoffkonzentration in den Abschirmgebieten 160 entlang den zweiten Mesa-Seitenwänden 172 kann höher, z.B. zumindest zehnmal höher, als eine Dotierstoffkonzentration in den Bodygebieten 120 entlang den ersten Mesa-Seitenwänden 171 sein.
  • Gemäß einer Ausführungsform sind die Transistorzellen TC n-Kanal-FET-Zellen mit p-dotierten Bodygebieten 120, n-dotierten Sourcegebieten 110 und einer n-dotierten Driftzone 131. Gemäß einer anderen Ausführungsform sind die Transistorzellen TC p-Kanal-FET-Zellen mit n-dotierten Bodygebieten 120, p-dotierten Sourcegebieten 110 und einer p-dotierten Driftzone 131.
  • Das Gatedielektrikum 490 koppelt Bereiche der Bodygebiete 120 kapazitiv mit der Gateelektrode 400. Wenn ein Potential an der Gateelektrode 400 eine Schwellenspannung der Halbleitervorrichtung 500 übersteigt oder unter diese fällt, bewirkt das elektrische Feld, dass Minoritätsladungsträger in den Bodygebieten 120 Inversionskanäle entlang dem Gatedielektrikum 490 ausbilden, wobei die Inversionskanäle die Sourcegebiete 110 mit der Driftstruktur 130 verbinden, wodurch sie die Halbleitervorrichtung 500 einschalten. Im Durchlass- bzw. Ein-Zustand fließt ein Laststrom durch den Siliziumcarbidkörper 100 annähernd entlang den ersten Mesa-Seitenwänden 171 zwischen den ersten und zweiten Lastelektroden 310, 320. Zur gleichen Zeit kann die höhere Dotierstoffkonzentration in den Abschirmgebieten 160 die Ausbildung von Inversionskanälen entlang den zweiten Mesa-Seitenwänden 172 unterdrücken.
  • 5 zeigt Sourcegebiete 110, die erste Sourcebereiche 111, die entlang den ersten Mesa-Seitenwänden 171 ausgebildet sind, und zweite Sourcebereiche 112 umfassen, die entlang den zweiten Mesa-Seitenwänden 172 ausgebildet sind. Die ersten und Sourcebereiche 111, 112 können durch die erste Lastelektrode 310 elektrisch verbunden sein. Alternativ dazu oder zusätzlich können die ersten und zweiten Sourcebereiche 111, 112 durch dritte Sourcebereiche verbunden sein, die sich im Siliziumcarbidkörper 100 entlang der ersten Oberfläche 101 vom ersten Sourcebereich 111 zum zweiten Sourcebereich 112 erstrecken.
  • Die Driftstruktur 130 kann Stromausbreitungsgebiete 137 enthalten, die direkt an die Bodygebiete 120 grenzen und die sich zwischen benachbarten Abschirmgebieten 160 erstrecken.
  • Die erste Lastelektrode 310 kann eine Kontaktschicht 311 und eine Hauptmetallstruktur 315 umfassen. Die Kontaktschicht 311 kann ein Übergangsmetall oder ein Übergangsmetallnitrid, zum Beispiel Ti, TiN, Ta, TaN, Mo, MoN, oder eine Metall-Aluminium-Verbindung, zum Beispiel NiAl, mit oder ohne silizidiertem Bereich enthalten.
  • Die in 6 veranschaulichte Halbleitervorrichtung 500 kann ein SiC-TMOSFET mit Transistorzellen TC sein. Graben-Gatestrukturen 150 der Transistorzellen TC erstrecken sich von einer ersten Oberfläche 101 in den Siliziumcarbidkörper 100. Seitenwände der Graben-Gatestrukturen 150 können zur ersten Oberfläche 101 vertikal sein. Halbleiter-Mesastrukturen zwischen benachbarten Graben-Gatestrukturen 150 umfassen Bodygebiete 120 und Sourcegebiete 110, wobei die Sourcegebiete 110 entlang der ersten Oberfläche 101 ausgebildet sein können. Die Bodygebiete 120 bilden erste pn-Übergänge pn1 mit der Driftstruktur 130 und zweite pn-Übergänge pn2 mit den Sourcegebieten 110. Seitenwände der Halbleiter-Mesastrukturen 170 können Hauptkristallebenen des Siliziumcarbidkristalls sein.
  • Eine erste Lastelektrode 310 kann Grabenkontakte 316 enthalten, die sich zwischen benachbarten Graben-Gatestrukturen 150 von der ersten Lastelektrode 310 durch Öffnungen eines Zwischenschicht-Dielektrikums 210 in die Halbleiter-Mesastrukturen erstrecken. Die erste Lastelektrode 310 ist mit den Sourcegebieten 110 und mit den Bodygebieten 120 elektrisch verbunden.
  • Die Transistorzellen TC können Abschirmgebiete 160 mit dem Leitfähigkeitstyp der Bodygebiete 120 enthalten. Die Abschirmgebiete 160 können eine höhere Dotierstoffkonzentration als die Bodygebiete 120 aufweisen und können von den Graben-Gatestrukturen 150 lateral beabstandet sein. Zwei benachbarte Abschirmgebiete 160 können die zwischen den beiden Abschirmgebieten 160 ausgebildete Graben-Gatestruktur 150 gegen ein an einer rückseitigen Elektrode (welche der zweiten Lastelektrode 320 entsprechen kann) angelegtes Potential abschirmen. Eine vertikale Ausdehnung der Abschirmgebiete 160 kann größer als eine vertikale Ausdehnung der Graben-Gatestrukturen 150 sein. Beispielsweise kann ein lokales Maximum einer Dotierstoffkonzentration in den Abschirmgebieten 160 einen größeren Abstand zur ersten Oberfläche 101 als ein Boden der Graben-Gatestrukturen 150 aufweisen.
  • Die Graben-Gatestrukturen 150 können eine Gateelektrode 400 wie oben mit Verweis auf 1 bis 5 beschrieben enthalten. Die erste Lastelektrode 310 kann eine Kontaktschicht 311 wie unter Bezugnahme auf 2 bis 5 beschrieben enthalten.
  • Die Halbleitervorrichtung 500 von 7 kann ein SiC-TMOSFET mit Graben-Gatestrukturen 150 sein, die in flachen Gräben mit einer annähernd V-förmigen vertikalen Querschnittsfläche ausgebildet sind. Die Graben-Gatestrukturen 150 können eine Gateelektrode 400 enthalten, die eine Halbleiterschicht 420 enthält, welche sich entlang Seitenwänden und entlang dem Boden der Graben-Gatestrukturen 150 in einer annähernd gleichmäßigen Dicke erstrecken kann. Die Gateelektrode 400 enthält eine Metallstruktur 450, die den flachen Graben füllen kann.
  • Halbleiter-Mesastrukturen 170 zwischen benachbarten Graben-Gatestrukturen 150 enthalten entlang der ersten Oberfläche 101 ausgebildete Sourcegebiete 110 und Bodygebiete 120, die die Sourcegebiete 110 von einer Driftstruktur 130 trennen. Die Bodygebiete 120 können hochdotierte Kontaktzonen 149 enthalten, wobei eine mittlere Dotierstoffkonzentration in den Kontaktzonen 149 signifikant höher als in einer Hauptzone 121 des Bodygebiets 120 außerhalb der Kontaktzone 149 ist. Seitenwände der Halbleiter-Mesastrukturen 170 können zum Beispiel (0-33-8)-Kristallebenen sein. Im Hinblick auf Details der Graben-Gatestrukturen 150 und der ersten Lastelektrode 310 wird auf die Beschreibung in 1 bis 6 verwiesen.
  • 8 zeigt eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Vorsehen eines Siliziumcarbidsubstrats (902), wobei sich ein Graben von einer Hauptoberfläche des Siliziumcarbidsubstrats in das Siliziumcarbidsubstrat erstreckt und wobei auf zumindest einer Seitenwand des Grabens ein Gatedielektrikum ausgebildet ist. Beispielsweise ist das Gatedielektrikum auf allen Seitenwänden des Grabens und auf dem Boden des Grabens ausgebildet. Eine Gateelektrode wird im Graben gebildet (904), wobei die Gateelektrode eine Metallstruktur und eine Halbleiterschicht zwischen der Metallstruktur und dem Gatedielektrikum enthalten kann.
  • 9A - 13H zeigen beispielhafte Ausführungsformen von Verfahren zum Herstellen einer Siliziumcarbidvorrichtung. Die Siliziumcarbidvorrichtung kann eine Halbleitervorrichtung, wie insbesondere in Verbindung mit den Ausführungsformen der 1, 2, 3, 4A, 4B, 5, 6 und 7 hierin beschrieben, sein. Umgekehrt kann eine hierin beschriebene Halbleitervorrichtung mit einem Verfahren wie in Verbindung mit den Ausführungsformen der 9A - 13H beschrieben hergestellt werden.
  • In 9A - 13H sind der Vereinfachung halber keine dotierten Gebiete veranschaulicht. Das Halbleitersubstrat 700 kann dotierte Gebiete enthalten, wobei ein dotiertes Gebiet zumindest eines einer Driftstruktur, eines Sourcegebiets, eines Bodygebiets, eines Abschirmgebiets und/oder eines Stromausbreitungsgebiets wie oben beschrieben bilden kann. Die dotierten Gebiete können in einer beliebigen Phase von vor einer Ausbildung der Gategräben bis nach einer Ausbildung einer Hauptmetallschicht an der Vorderseite gebildet werden.
  • 9A - 9H beziehen sich auf ein Verfahren zum Herstellen einer Siliziumcarbidvorrichtung, wobei eine erste Schicht 451 einer Gate-Metallstruktur 450 und eine Kontaktschicht 311 einer ersten Lastelektrode gleichzeitig als verschiedene Abschnitte der gleichen Schicht oder des gleichen Schichtstapels gebildet werden.
  • Gategräben 750 werden in einem Siliziumcarbidsubstrat 700 ausgebildet. Beispielsweise kann eine auf einer Hauptoberfläche 701 des Siliziumcarbidsubstrats 700 ausgebildete Graben-Ätzmaske einen anisotropen Ätzprozess wie etwa reaktives Ionenätzen maskieren. Der Ätzprozess kann Bereiche des Siliziumcarbidsubstrats 700 selektiv entfernen, die an der Hauptoberfläche 701 freigelegt sind, was somit Gategräben 750 bildet. Die Graben-Ätzmaske kann nach dem Ätzprozess entfernt werden.
  • Vor oder nach Entfernung der Graben-Ätzmaske kann eine Gatedielektrikumschicht 491 auf freigelegten Bereichen des Siliziumcarbidsubstrats 700 und/oder im Gategraben 750 gebildet werden. Eine Ausbildung der Gatedielektrikumschicht 491 kann eine thermische Behandlung in einer Sauerstoff und/oder Stickstoff enthaltenden Atmosphäre einschließen. Alternativ dazu oder zusätzlich kann eine Ausbildung der Gatedielektrikumschicht 491 eine Abscheidung eines dielektrischen Materials zum Beispiel mittels CVD (chemische Gasphasenabscheidung) einschließen.
  • 9A zeigt das Siliziumcarbidsubstrat 700 mit den Gategräben 750, die sich von der Hauptoberfläche 701 in das Siliziumcarbidsubstrat 700 erstrecken. Das Siliziumcarbidsubstrat 700 kann eine oder mehr Epitaxieschichten enthalten, die auf einem Basissubstrat ausgebildet sind, wobei das Basissubstrat von einem kristallinen Ingot geschnitten sein kann. Die eine oder mehr Epitaxieschichten kann oder können gleichmäßig dotiert sein. Beispielsweise können die eine oder mehr Epitaxieschichten Stickstoffatome enthalten. Das Siliziumcarbidsubstrat 700 kann auch unerwünschte Störstellen, zum Beispiel Sauerstoff, enthalten.
  • Die Gategräben 750 können mit einer horizontalen longitudinalen Ausdehnung orthogonal zur Querschnittsebene streifenförmig sein. Die Gategräben 750 können parallel zueinander verlaufen und können gleich beabstandet sein.
  • Die Gatedielektrikumschicht 491 kann beispielsweise zumindest eines eines thermisch gewachsenen Siliziumoxids, eines thermisch gewachsenen Siliziumnitrids, eines thermisch gewachsenen Siliziumoxinitrids und eines abgeschiedenen Siliziumoxids, z.B. CVD-Siliziumoxid, enthalten. Die Gatedielektrikumschicht 491 kann die Gategräben 750 in einer annähernd gleichmäßigen Dicke auskleiden und kann die Hauptoberfläche 701 bedecken.
  • Ein Abscheidungsprozess wie etwa beispielsweise CVD kann verwendet werden, um n-dotiertes und/oder p-dotiertes polykristallines Halbleitermaterial 425 abzuscheiden, das die Gategräben 750 füllt (siehe 9B). Bereiche des polykristallinen Halbleitermaterials 425, die außerhalb der Gategräben 750 abgeschieden sind, können beispielsweise mittels eines Nassätzprozesses oder CMP entfernt werden. Eine dielektrische Schicht kann abgeschieden und mittels Fotolithografie strukturiert werden, um einen ersten Zwischenschicht-Dielektrikumsbereich 202 auszubilden.
  • 9B zeigt einen Verfahrensschritt, in dem das polykristalline Halbleitermaterial 425 die Gategräben 750 füllt. Der erste Zwischenschicht-Dielektrikumsbereich 202 bedeckt das polykristalline Halbleitermaterial 425 in den Gategräben 750 und legt eine Kontaktfläche 702 der Hauptoberfläche 701 frei. Verbleibende Bereiche der Gatedielektrikumschicht 491 von 9A bilden ein Gatedielektrikum 490, das die Gategräben 750 auskleidet und das polykristalline Halbleitermaterial 425 vom Siliziumcarbidsubstrat 700 trennt.
  • Eine erste Resistschicht kann abgeschieden und mittels Fotolithografie strukturiert werden, um eine erste Resistmaske 611 mit ersten Resistmaskenöffnungen 615 in der vertikalen Projektion zentraler Bereiche der Gategräben 750 auszubilden. Ein zeitgesteuerter anisotroper Ätzprozess kann Bereiche des ersten Zwischenschicht-Dielektrikumsbereichs 202 und des polykristallinen Halbleitermaterials 425 in den Gategräben 750 in der vertikalen Projektion der ersten Resistmaskenöffnungen 615 entfernen.
  • 9C zeigt zusätzliche bzw. Hilfsgräben 755, die sich in das polykristalline Halbleitermaterial 425 in den Gategräben 750 direkt unter den ersten Resistmaskenöffnungen 615 erstrecken. Die Hilfsgräben 755 können ein Ergebnis aus dem vorher beschriebenen zeitgesteuerten anisotropen Ätzprozess des Halbleitermaterials 425 unter Verwendung der ersten Resistmaske 611 sein. Ein verbleibender Bereich des polykristallinen Halbleitermaterials 425, der durch den Ätzprozess nicht entfernt wurde, bildet eine Halbleiterschicht 420, zum Beispiel die Halbleiterschicht 420 wie hierin beschrieben.
  • Gemäß einer Ausführungsform kann die Bildung der Hilfsgräben 755 mit dem Prozess zum Freilegen der Kontaktfläche 702 kombiniert werden. Beispielsweise kann eine einzige Resistmaske gebildet werden, die erste Öffnungen in der vertikalen Projektion der zentralen Bereiche der Gategräben 750 und zweite Öffnungen in der vertikalen Projektion der Kontaktfläche 702 enthält.
  • Die erste Resistmaske 611 kann entfernt werden. Eine erste Metallschicht 810 kann gebildet werden, indem metallhaltiges Material z.B. mittels Sputtern und/oder einer Gasphasenabscheidung abgeschieden wird. Eine Metallfüllschicht 815 kann auf der ersten Metallschicht 810 abgeschieden werden.
  • Gemäß 9D ist die erste Metallschicht 810 in direktem Kontakt mit dem Siliziumcarbidsubstrat 700 in der Kontaktfläche 702 und in direktem Kontakt mit der Halbleiterschicht 420 in den Gategräben 750. Jedoch können Ausführungsformen vorliegen, in denen eine weitere Schicht zumindest in Stellen zwischen der ersten Metallschicht 810 und dem Siliziumcarbidsubstrat 700 und/oder der Halbleiterschicht 420 positioniert sein kann. Die erste Metallschicht 810 kann ferner freigelegte Bereiche des ersten Zwischenschicht-Dielektrikumsbereichs 202 bedecken. Die erste Metallschicht 810 kann zumindest ein Übergangsmetall oder ein Übergangsmetallnitrid wie etwa Titan, Titannitrid, Tantal und Tantalnitrid enthalten. Eine Dicke der ersten Metallschicht 810 kann in einem Bereich von beispielweise 5 nm bis 50 nm liegen. Die Metallfüllschicht 815 kann zumindest ein Übergangsmetall wie Wolfram oder Kupfer und/oder zumindest ein Post-Übergangsmetall, z.B. Aluminium, enthalten.
  • Ein Bereich der Metallfüllschicht 815, die oberhalb des ersten Zwischenschicht-Dielektrikumsbereichs 202 abgeschieden wurde, kann z.B. durch einen Abtrag wie etwa ein zeitgesteuertes und/oder endpunktgesteuertes Nassätzen entfernt werden, wobei der Abtrag mit oder nach Freilegung der ersten Metallschicht 810 auf dem ersten Zwischenschicht-Dielektrikumsbereich 202 stoppen kann.
  • 9E zeigt einen Schritt des Verfahrens, in dem ein Bereich der Metallfüllschicht 815 von 9D mit Ausnahme eines verbleibenden Teils 816 der Metallfüllschicht 815 entfernt wurde. In einem weiteren Verfahrensschritt können freigelegte Bereiche der ersten Metallschicht 810 entfernt werden, und eine zweite dielektrische Schicht 203 kann abgeschieden werden, wobei die zweite dielektrische Schicht 203 eine konforme Schicht mit annähernd gleichmäßiger Dicke sein kann.
  • In dem in 9F gezeigten Verfahrensschritt wird eine Kontaktschicht 311 in der Kontaktfläche 702 aus einem ersten Bereich der ersten Metallschicht 810 von 9E gebildet. Ein zweiter Bereich der ersten Metallschicht 810 von 9E bildet eine erste Metallschicht 451 in den Gategräben 750. Der verbleibende Bereich 816 der Metallfüllschicht 815 von 9 bildet Metallfüllstrukturen 455 in den Gategräben 750. Die erste Schicht 751 und die Füllstruktur 455 bilden eine Metallstruktur 450. Die zweite dielektrische Schicht 203 kann mittels Fotolithografie strukturiert werden.
  • In dem in 9G gezeigten Verfahrensschritt wird ein Zwischenschicht-Dielektrikum 210 aus dem ersten Zwischenschicht-Dielektrikumsbereich 202 und aus verbleibenden Bereichen der zweiten dielektrischen Schicht 203 gebildet. Das Zwischenschicht-Dielektrikum 210 kann CVD-Siliziumoxid und/oder andere dielektrische Materialien, z.B. dotiertes oder undotiertes Glas, enthalten. Eine Hauptmetallschicht kann an der Vorderseite abgeschieden und mittels Fotolithografie strukturiert werden (in 9G nicht dargestellt).
  • In dem in 9H gezeigten Verfahrensschritt wird eine Hauptmetallstruktur 315 aus einem verbleibenden Bereich der Hauptmetallschicht gebildet. Die Kontaktschicht 311 und die Hauptmetallstruktur 315 können zumindest einen Bereich einer ersten Lastelektrode 310 bilden.
  • Das Verfahren der 9A bis 9H nutzt die gleiche Metallschicht zum Ausbilden der Kontaktschicht 311 der ersten Lastelektrode 310 und der ersten Schicht 451 der Gate-Metallstruktur 450. Der Prozess vermeidet eine Verschlechterung einer vorher ausgebildeten Kontaktschicht 311, die durch eine spätere Ausbildung der ersten Schicht 451 hervorgerufen wird, und vermeidet eine Verschlechterung der ersten Schicht 451, die durch eine spätere Ausbildung der Kontaktschicht 311 hervorgerufen wird.
  • Das Verfahren gemäß der Ausführungsformen der 9A bis 9H beinhaltet ein Ausrichten der ersten Resistmaskenöffnungen 615 von 9C zu den Gategräben 750. Die folgenden Ausführungsformen beinhalten eine Abscheidung einer konformen polykristallinen Siliziumschicht, die die Gategräben 750 in gleichmäßiger Dicke auskleidet, so dass eine Metallstruktur 450 einer Gateelektrode in selbst-ausgerichteter bzw. selbstjustierter Weise gebildet werden kann.
  • Das bezüglich der in 10A bis 10H beschriebene Verfahren beinhaltet eine vorherige Silizidierung in einer Kontaktfläche 702 vor einer gleichzeitigen Ausbildung einer Kontaktschicht 311 in der Kontaktfläche 702 der Hauptoberfläche 701 und einer ersten Metallschicht 451 in den Gategräben 750.
  • Die Gategräben 750 und eine Gatedielektrikumschicht 491 können wie unter Bezugnahme auf 9A beschrieben gebildet werden. Eine konforme n-dotierte oder p-dotierte polykristalline Halbleiterschicht kann abgeschieden und mittels Fotolithografie strukturiert werden, um eine Halbleiterschicht 420 in den Gategräben 750 auszubilden.
  • 10A zeigt die Halbleiterschicht 420, die jeden Gategraben 750 in einer im Wesentlichen gleichmäßigen Dicke auskleidet, wobei eine Dicke th1 der Halbleiterschicht 420 kleiner als eine halbe laterale Breite w1 der Gategräben 750 ist. Ein Gatedielektrikum 490 trennt die Halbleiterschicht 420 vom Siliziumcarbidsubstrat 700. Eine Kontaktfläche 702 der Hauptoberfläche 701 ist freigelegt.
  • Entlang einer freigelegten Oberfläche der Halbleiterschicht 420 (z.B. einer Oberfläche, die dem Gatedielektrikum 490 entgegengesetzt ist) kann die Halbleiterschicht 420 oxidiert werden, um eine Opferoxidschicht 471 auf der Halbleiterschicht 420 auszubilden. Ein erstes Opfermaterial 472 kann abgeschieden werden, das die Gategräben 750 füllt. Bereiche des ersten Opfermaterials 472 außerhalb der Gategräben 750 können beispielsweise mittels Nassätzen entfernt werden. Ein zweites Opfermaterial 475 kann abgeschieden und mittels Fotolithografie strukturiert werden, um die Kontaktfläche 702 freizulegen.
  • 10B zeigt das erste Opfermaterial 472, das die Gategräben 750 füllt. Das erste Opfermaterial 472 kann beispielsweise polykristallines Silizium sein. Die Opferoxidschicht 471 trennt das erste Opfermaterial 472 von der Halbleiterschicht 420. Das zweite Opfermaterial 475 bedeckt das erste Opfermaterial 472 und legt die Kontaktfläche 702 frei. Das zweite Opfermaterial 475 kann ein dielektrisches Material, zum Beispiel ein Siliziumnitrid, sein.
  • Eine vorherige Silizidierung der freigelegten Kontaktfläche 702 kann beispielsweise eine Wärmebehandlung bei einer Temperatur von zumindest 700°C einschließen. Die verbleibenden Bereiche des zweiten Opfermaterials 475 können entfernt werden, um das erste Opfermaterial 472 in den Gategräben 750 freizulegen.
  • 10C zeigt einen vorher silizidierten Bereich 711 des Siliziumcarbidsubstrats 700 in der Kontaktfläche 702. Das erste Opfermaterial 472 kann beispielsweise mittels Nassätzen, das gegen das Material der Opferoxidschicht 471 selektiv ist, entfernt werden. Die Opferoxidschicht 471 kann beispielsweise durch einen Nassätzprozess entfernt werden, der bezüglich des Materials der Halbleiterschicht 420 selektiv ist.
  • In einem weiteren Verfahrensschritt können eine erste Metallschicht und eine Metallfüllschicht abgeschieden und vertieft bzw. ausgespart werden (in 10 nicht dargestellt). Dafür können/kann die erste Metallschicht und/oder die Metallfüllschicht zumindest teilweise entfernt werden. Dies kann einen Nassätzprozess und/oder ein CMP einschließen, das mit einer Freilegung der Halbleiterschicht 420 oder mit einer Freilegung von Bereichen der ersten Metallschicht auf horizontalen Bereichen der Halbleiterschicht 420 stoppt. Dadurch kann eine Metallstruktur 450 gebildet werden.
  • Die Gategräben 750 in 10D beinhalten eine Metallstruktur 450 mit einer ersten Schicht 451 und einer Füllstruktur 455. Die erste Schicht 451 wird aus einem ersten Bereich der ersten Metallschicht gebildet. Die Füllstruktur 455 wird aus einem verbleibenden Bereich der Metallfüllschicht gebildet. In der Kontaktfläche 702 wird eine Kontaktschicht 311 auf einem vorher silizidierten Bereich 711 der Hauptoberfläche 701 gebildet.
  • Ein freigelegter Bereich der Halbleiterschicht 420 zwischen der Kontaktfläche 702 und den Metallstrukturen 450 kann zum Beispiel durch einen zeitgesteuerten Nassätzprozess teilweise entfernt werden.
  • Wie in der beispielhaften Ausführungsform von 10E gezeigt ist, kann der Schritt zum Entfernen eines Teils eines Bereichs der Halbleiterschicht 420 stoppen, wenn ein oberer Rand der Halbleiterschicht 420 mit der Hauptoberfläche 701 im Wesentlichen bündig ist. Danach kann eine Zwischenschicht-Dielektrikumschicht 205 in der durch den Entfernungsprozess erzeugten Vertiefung ausgebildet werden.
  • 10F zeigt die Zwischenschicht-Dielektrikumschicht 205, die Räume zwischen der Kontaktfläche 702 und den Metallstrukturen 450 füllt. Die Zwischenschicht-Dielektrikumschicht 205 kann mittels Fotolithografie strukturiert werden, um die Kontaktschicht 311 freizulegen.
  • 10G zeigt Reste der Zwischenschicht-Dielektrikumschicht 205, die ein Zwischenschicht-Dielektrikum 210 bilden, das die Metallstrukturen 450 bedeckt. Eine Hauptmetallschicht kann an der Vorderseite abgeschieden und mittels Fotolithografie strukturiert werden (in 10G nicht dargestellt).
  • 10H zeigt eine erste Lastelektrode 310, die die Kontaktschicht 311 und eine Hauptmetallstruktur 315 umfasst, die aus einem Bereich der Hauptmetallschicht gebildet wurde. Im Hinblick auf Details und Materialen der Metallstruktur 450, der Halbleiterschicht 420, des Gatedielektrikums 490, der Kontaktschicht 311, der Hauptmetallstruktur 315 und des Zwischenschicht-Dielektrikums 210 wird auf die Beschreibung der 9A - 9H verwiesen.
  • 11A - 11F beziehen sich auf ein Verfahren, das mit einer Heiß-Implantation kombiniert werden kann. Die Heiß-Implantation beinhaltet eine Ionenimplantation bei einer erhöhten Temperatur und macht Gebrauch von dem Effekt, dass die Dichte von durch die Implantation induzierten Kristalldefekten mit zunehmender Temperatur abnimmt. Die Implantation bei hoher Temperatur ermöglicht eine erhöhte Implantationsdosis vor Erreichen einer Armorphisierung des SiC.
  • 11A zeigt eine konforme polykristalline Schicht 421, die auf einer Gatedielektrikumschicht 491 ausgebildet ist, wie unter Bezugnahme auf 9A beschrieben wurde. Eine erste Hilfsmetallschicht 820 kann auf der polykristallinen Schicht 421 z.B. mittels Sputtern gebildet werden.
  • 11B zeigt die erste Hilfsmetallschicht 820, die ein Übergangsmetall oder ein Übergangsmetallnitrid, zum Beispiel Titan, Titannitrid, Tantal oder Tantalnitrid, enthalten kann. Die erste Hilfsmetallschicht 820 kann die polykristalline Schicht 421 in annähernd gleichmäßiger Dicke bedecken.
  • 11C zeigt eine Metallfüllschicht 815, die z.B. mittels CVD abgeschieden werden kann und die die Gategräben 750, insbesondere Bereiche des Gategrabens 750, die durch die polykristalline Schicht 421 und die erste Hilfsmetallschicht 820 nicht gefüllt sind, füllt. Die Metallfüllschicht 815 kann z.B. Wolfram enthalten oder kann aus Wolfram bestehen. Bereiche der Metallfüllschicht 815, der ersten Hilfsmetallschicht 820 und der polykristallinen Schicht 421 außerhalb der Gategräben 750 können entfernt werden. Die Entfernung kann einen oder mehr Nassätzprozesse und/oder ein CMP einschließen, das auf der Gatedielektrikumschicht 491 stoppen kann.
  • 11D zeigt Graben-Gatestrukturen 150 mit einer Gateelektrode 400, wobei die Gateelektrode 400 eine Metallstruktur 450 enthält, die aus einem Bereich der Metallfüllschicht 815 von 11C gebildet wurde, eine erste Schicht 451, die aus einem Bereich der ersten Hilfsmetallschicht von 11C gebildet wurde, und eine Halbleiterschicht 420, die aus einem Bereich der polykristallinen Schicht 421 von 11C gebildet wurde.
  • 11E zeigt eine Zwischenschicht-Dielektrikumschicht 205, die auf der Hauptoberfläche 701 z.B. mittels CVD gebildet wurde. Die Zwischenschicht-Dielektrikumschicht 205 kann strukturiert werden, um eine Kontaktfläche 702 (vgl. 11F) freizulegen. Eine Kontaktmetallschicht 830 kann auf der freigelegten Kontaktfläche 702 oder auf sowohl der freigelegten Kontaktfläche 702 als auch dem Zwischenschicht-Dielektrikum 210 gebildet oder abgeschieden werden. Eine Hauptmetallschicht kann auf der Kontaktmetallschicht 830 gebildet werden.
  • Alternativ dazu kann die Kontaktmetallschicht 830 vor einer Entfernung einer Resistmaske, die die Zwischenschicht-Dielektrikumschicht 205 strukturiert, abgeschieden werden.
  • 11F zeigt ein aus verbleibenden Bereichen der Zwischenschicht-Dielektrikumschicht 205 von 11E gebildetes Zwischenschicht-Dielektrikum 210. Ein Bereich der Kontaktmetallschicht 830 in der Kontaktfläche 720 der Hauptoberfläche 701 bildet eine Kontaktschicht 311 einer ersten Lastelektrode 310. Die Kontaktmetallschicht 830 kann ein Übergangsmetall oder Übergangsmetallnitrid, zum Beispiel Titan, Titannitrid, Tantal oder Tantalnitrid, enthalten. Ein verbleibender Bereich der Hauptmetallschicht bildet eine Hauptmetallstruktur 315 der ersten Lastelektrode 310. Die Hauptmetallstruktur 315 kann eine Aluminiumkupfer-Legierung enthalten.
  • Die Bildung der Kontaktschicht 311 gemäß 11A bis 11F ist nicht mit einem Hochtemperaturschritt verbunden, der einen für die erste Schicht 451 wirksamen Silizidierungsprozess zur Folge haben kann. Eine Volumenausdehnung der Metallstruktur 450 und Risse im Zwischenschicht-Dielektrikum 210, die sich aus einer möglichen Volumenausdehnung der Metallstruktur 450 ergeben können, können vermieden werden.
  • Die folgenden Verfahren nutzen Nickelaluminium zum Ausbilden einer Kontaktschicht zwischen einer Lastelektrode und dem Siliziumcarbidsubstrat. Nickelaluminium schafft niederohmige und zuverlässige Kontakte zu Gebieten vom n-Typ und p-Typ in einem Siliziumcarbidkörper. Eine Ausbildung von Nickelaluminium-Kontakten ist typischerweise mit Hochtemperaturprozessen verbunden.
  • 12A bis 12G beziehen sich auf eine Ausführungsform des Verfahrens, wo Nickelaluminium-Kontakte vor einem Metallgate gebildet werden, so dass mögliche Hochtemperaturprozesse, die zur Ausbildung der Nickelaluminium-Kontakte genutzt werden, keinen Einfluss auf das Metallgate haben.
  • 12A zeigt Gategräben 750, die sich von einer Hauptoberfläche 701 in ein Siliziumcarbidsubstrat 700 erstrecken, ein Gatedielektrikum 491 auf der Hauptoberfläche 701, und die Gategräben 750 auskleidend, und eine Halbleiterschicht 420, die aus Bereichen einer konformen polykristallinen Siliziumschicht gebildet wurde, wobei andere Bereiche der polykristallinen Siliziumschicht, die außerhalb der Gategräben 750 abgeschieden wurden, zum Beispiel mittels CMP entfernt werden können. Eine Fotoresistschicht kann abgeschieden und mittels Fotolithografie strukturiert werden, um eine zweite Resistmaske 620 zu bilden.
  • 12B zeigt, dass die zweite Resistmaske 620 die Gategräben 750 bedeckt und eine Kontaktfläche 702 der Hauptoberfläche 701 freilegt. Ein freigelegter Bereich der Gatedielektrikumschicht 491 kann entfernt werden. Eine Nickelaluminium-Schicht 840 kann gebildet werden. Ein Ausbilden der Nickelaluminium-Schicht 840 kann einen Abscheidungsprozess, z.B. Sputtern, einschließen.
  • Gemäß 12C wird ein erster Bereich der Nickelaluminium-Schicht 840 in der Kontaktfläche 702 gebildet, und ein zweiter Bereich der Nickelaluminium-Schicht 840 wird auf der zweiten Resistmaske 620 ausgebildet. Eine Entfernung der zweiten Resistmaske 620 hebt den zweiten Bereich der Nickelaluminium-Schicht 840 ab. Eine Wärmebehandlung, zum Beispiel ein schnelles thermisches Ausheilen mit einer minimalen Temperatur von zumindest 1100°C, kann den ersten Bereich der Nickelaluminium-Schicht 840 in eine Kontaktschicht 311 in der Kontaktfläche 702 umwandeln, wobei die Kontaktschicht 311 Nickel, Aluminium und ein Nickelsilizid enthält. Eine zweite Hilfsmetallschicht 850 und eine Metallfüllschicht 815 können über der Kontaktschicht 311 und der Halbleiterschicht 420 abgeschieden werden.
  • 12D zeigt die zweite Hilfsmetallschicht 850, die die Gategräben 750 auskleidet, und die Metallfüllschicht 815, die die Gategräben 750 füllt. Ein Bereich der Metallfüllschicht 815 oberhalb der Hauptoberfläche 701 kann entfernt werden. Die Entfernung des Bereichs der Metallfüllschicht 815 oberhalb der Hauptoberfläche 701 kann CMP einschließen und kann die Entfernung eines Bereichs der zweiten Hilfsmetallschicht 850 außerhalb der Gategräben 750 einschließen. Das CMP kann an der Kontaktschicht 311 oder an der zweiten Hilfsmetallschicht 850 stoppen. Ein selektiver Ätzprozess kann einen freigelegten Bereich der zweiten Hilfsmetallschicht 850 entfernen.
  • 12E zeigt Graben-Gatestrukturen 150, die eine Metallstruktur 450 enthalten, wobei die Metallstruktur 450 eine auf einem Bereich der zweiten Hilfsmetallschicht 850 von 12D gebildete erste Schicht 451 und eine Metallstruktur 450 umfasst, die aus einem verbleibenden Teil der Metallfüllschicht 815 von 12D gebildet wurde.
  • 12F zeigt eine Zwischenschicht-Dielektrikumschicht 205, die über der Hauptoberfläche 701 abgeschieden wurde. Die Zwischenschicht-Dielektrikumschicht 205 kann strukturiert werden, um die Kontaktschicht 311 freizulegen. Eine Hauptmetallschicht kann, wie unter Bezugnahme auf 9H oder 11F beschrieben, abgeschieden werden.
  • 12G unterscheidet sich von 11F zumindest dadurch, dass die Kontaktschicht 311 auf Nickel und Aluminium basiert.
  • Das Verfahren der 13A bis 13H unterscheidet sich von dem Verfahren der 11A bis 11F hauptsächlich darin, das anstelle einer ersten Hilfsschicht aus Metall, die ein anderes Übergangsmetall oder Übergangsmetallnitrid enthält, eine Molybdänschicht ausgebildet wird.
  • Die in 13A bis 13E gezeigten Verfahrensschritte entsprechen jenen der 11A bis 11E, wobei anstelle der ersten Hilfsmetallschicht 820 der 11A bis 11E eine Molybdän enthaltende Schicht 880 auf der polykristallinen Schicht 421 ausgebildet wird.
  • Dementsprechend umfasst in 13E die Graben-Gatestruktur 150 eine Halbleiterschicht 420 und eine Metallstruktur 450, wobei die Metallstruktur 450 eine erste, Molybdän enthaltende Metallschicht 451 enthält, wobei Molybdän der alleinige Hauptbestandteil sein kann. Im Hinblick auf weitere Details wird auf die Beschreibung von 11A bis 11E verwiesen.
  • Eine Fotoresistschicht kann auf der Zwischenschicht-Dielektrikumschicht von 13E abgeschieden und mittels Fotolithografie strukturiert werden, um eine dritte Resistmaske 630 zu bilden, die die Kontaktfläche 702 freilegt. Unter Verwendung der dritten Resistmaske 630 als Ätzmaske kann ein Bereich der Zwischenschicht-Dielektrikumschicht 205 oberhalb der Kontaktfläche 702 entfernt werden.
  • 13F zeigt die dritte Resistmaske 630 und das Zwischenschicht-Dielektrikum 210, das durch einen verbleibenden Bereich der Zwischenschicht-Dielektrikumschicht 205 von 13E gebildet wurde. Eine Nickelaluminium-Schicht 840 kann beispielsweise mittels Sputtern abgeschieden werden.
  • 13G zeigt einen ersten Bereich der abgeschiedenen Nickelaluminium-Schicht 840, der die Kontaktfläche 702 bedeckt, und einen zweiten Bereich der abgeschiedenen Nickelaluminium-Schicht 840, der einen horizontalen Oberflächenabschnitt der dritten Resistmaske 630 bedeckt.
  • Die dritte Resistmaske 630 wird entfernt und hebt den zweiten Bereich der Nickelaluminium-Schicht 840 ab. Eine Wärmebehandlung kann den verbleibenden ersten Bereich der Nickelaluminium-Schicht 840 in der Kontaktfläche 702 des Siliziumcarbidsubstrats 700 silizidieren. Nicht-reagierte Bestandteile der Nickelaluminium-Schicht 840 können entfernt werden, und eine zweite Wärmebehandlung kann durchgeführt werden, zum Beispiel ein zweites RTP mit einer minimalen Temperatur von zumindest 750°C und höchstens 1100°C. Eine Hauptmetallschicht kann abgeschieden und wie oben beschrieben strukturiert werden.
  • 13H zeigt eine erste Lastelektrode 310, die eine aus der Hauptmetallschicht gebildete Hauptmetallstruktur 315 umfasst. Die erste Lastelektrode 310 enthält eine Kontaktschicht 311, die aus einer Nickelaluminium-Schicht gebildet wurde, die einen silizidierten Bereich enthalten kann.
  • Die für die Ausbildung der Kontaktschicht 311 angewendeten Temperaturen liegen unterhalb der Bildungstemperatur von Molybdänsilizid. Daher ist eine Ausbildung der Kontaktschicht 311 nicht mit einer Silizidierung in der Graben-Gatestruktur 150 verbunden, die das Zwischenschicht-Dielektrikum 210 schädigen kann.
  • 14 zeigt eine andere Halbleitervorrichtung 500 mit einer Transistorzelle TC und mit einer ersten Lastelektrode 310, die durch eine Kontaktschicht 311 mit einem Sourcegebiet 110 und mit einem Bodygebiet 120 der Transistorzelle TC elektrisch verbunden ist. Die Kontaktschicht 311 kann in einer anderen Ausführungsform fehlen. Die Halbleitervorrichtung 500 enthält ferner eine Graben-Gatestruktur 150, die sich von einer ersten Oberfläche 101 in einen Siliziumcarbidkörper 100 erstreckt, wie unter Bezugnahme auf 1 und 2 detaillierter beschrieben wurde.
  • Die Graben-Gatestruktur 150 umfasst eine Gateelektrode 400 und ein Gatedielektrikum 490. Zusätzlich zu der Gateelektrode 400 und dem Gatedielektrikum 490 kann die Graben-Gatestruktur 150 weitere isolierende und weitere leitfähige Strukturen enthalten, wobei die weiteren leitfähigen Strukturen von der Gateelektrode 400 elektrisch getrennt sein können.
  • Die Gateelektrode 400 kann eine Halbleiterschicht 420 enthalten, die mit dem Gatedielektrikum 490 in Kontakt ist. Die Halbleiterschicht 420 kann eine konforme Schicht mit einer Dicke in einem Bereich von 50 nm bis 500 nm, zum Beispiel von 100 nm bis 300 nm, sein oder kann den Raum zwischen zwei Bereichen des Gatedielektrikums 490 komplett füllen, die auf gegenüberliegenden Seitenwänden der Graben-Gatestruktur 150 ausgebildet sind. Die Graben-Gatestruktur 150 und die Gateelektrode 400 können frei von metallischen Strukturen sein.
  • Die Halbleiterschicht 420 kann Phosphoratome als unerwünschte Störstellen oder als beabsichtigte Störstellen enthalten, wobei eine Konzentration der Phosphoratome in der Halbleiterschicht 420 höchstens 1 × 1019 cm-3 oder höchstens 5 × 1018 cm-3 oder höchstens 1018 cm-3 beträgt. Ein niedrigerer Phosphorgehalt in der Halbleiterschicht 420 kann durch das Vorhandensein von Phosphor induzierte negative Effekte abmildern.
  • Beispielsweise kann die Halbleiterschicht 420 eine vergleichsweise hochdotierte polykristalline Siliziumschicht vom n-Typ mit einer mittleren Dotierstoffkonzentration von zumindest 1020 cm-3 sein, wobei die Halbleiterschicht 420 Arsenatome, Schwefelatome und/oder Selenatome enthält. Die Halbleiterschicht 420 kann keine Phosphoratome oder nur einen geringen Anteil an Phosphoratomen bei einer Phosphorkonzentration von höchstens 5 × 1018 cm-3 oder höchstens 1018 cm-3 enthalten.
  • Gemäß einer Ausführungsform kann die Halbleiterschicht 420 eine vergleichsweise hochdotierte polykristalline Siliziumschicht vom p-Typ mit einer mittleren Dotierstoffkonzentration von zumindest 1020 cm-3 sein, wobei die Halbleiterschicht 420 ausschließlich Akzeptoratome, z.B. Boratome, enthalten kann. Alternativ dazu kann die Halbleiterschicht 420 ferner Donatoratome enthalten, zum Beispiel Phosphoratome, wobei eine Konzentration der Phosphoratome höchstens 5 × 1018 cm-3 oder höchstens 1018 cm-3 beträgt.
  • Die Gateelektrode 400 mit einer p-dotierten Halbleiterschicht 420 kann mit einer n-Kanal-Transistorzelle TC mit einem n-dotierten Sourcegebiet 110 und einem p-dotierten Bodygebiet 120 kombiniert werden.
  • Obwohl spezifische Ausführungsformen hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen herangezogen werden kann, ohne von dem Bereich der vorliegenden Offenbarung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Offenbarung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (20)

  1. Halbleitervorrichtung, umfassend: eine Gateelektrode (400), die sich von einer ersten Oberfläche (101) eines Siliziumcarbidkörpers (100) in den Siliziumcarbidkörper (100) erstreckt; und ein Gatedielektrikum (490) zwischen der Gateelektrode (400) und dem Siliziumcarbidkörper (100), wobei die Gateelektrode (400) eine Metallstruktur (450) und eine Halbleiterschicht (420) zwischen der Metallstruktur (450) und dem Gatedielektrikum (490) aufweist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Halbleiterschicht (420) zumindest eines eines dotierten polykristallinen Siliziums und/oder intrinisischen polykristallinen Siliziums aufweist.
  3. Halbleitervorrichtung nach einem der Ansprüche 1 oder 2, wobei die Halbleiterschicht (420) p-dotiertes polykristallines Silizium aufweist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die Metallstruktur (450) eine erste Schicht (451) aufweist, wobei die erste Schicht (451) mit der Halbleiterschicht (420) in Kontakt ist und zumindest ein erstes Übergangsmetall aufweist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei die erste Schicht (451) ferner Stickstoff aufweist.
  6. Halbleitervorrichtung nach einem der Ansprüche 4 oder 5, wobei das erste Übergangsmetall Molybdän, Titan oder Tantal ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 4 bis 6, wobei die Metallstruktur (450) eine Füllstruktur (455) aufweist, die erste Schicht (451) zwischen der Füllstruktur (455) und der Halbleiterschicht (420) positioniert ist, die Füllstruktur ein zweites Übergangsmetall aufweist und die Füllstruktur sich von der ersten Schicht (451) in zumindest einem Hauptbestandteil unterscheidet.
  8. Halbleitervorrichtung nach Anspruch 7, wobei das zweite Übergangsmetall Wolfram ist und/oder vom ersten Übergangsmetall verschieden ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 4 bis 8, ferner umfassend: eine Kontaktschicht (311) in Kontakt mit dem Siliziumcarbidkörper (100), wobei die Kontaktschicht (311) Titan, Titannitrid, Tantal und/oder Tantalnitrid aufweist und wobei die erste Schicht (451) der Metallstruktur (450) Titan, Titannitrid, Tantal und/oder Tantalnitrid aufweist.
  10. Halbleitervorrichtung nach einem der Ansprüche 4 bis 8, ferner umfassend: eine Kontaktschicht (311) in Kontakt mit dem Siliziumcarbidkörper (100), wobei die Kontaktschicht (311) Nickelaluminium aufweist und wobei die erste Schicht (451) der Metallstruktur (450) Molybdän und/oder Molybdännitrid aufweist.
  11. Halbleitervorrichtung nach einem der Ansprüche 4 bis 10, wobei eine zweite Schicht (452) zwischen der ersten Schicht (451) und der Füllstruktur (455) positioniert ist, wobei die zweite Schicht (452) zumindest ein drittes Übergangsmetall aufweist und wobei die zweite Schicht (452) sich von der ersten Schicht (451) in zumindest einem Hauptbestandteil unterscheidet.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, wobei der Siliziumcarbidkörper (100) eine Driftstruktur (130), ein Sourcegebiet (110) und ein Bodygebiet (120) aufweist, wobei das Bodygebiet (120) einen ersten pn-Übergang (pn1) mit der Driftstruktur (130) und einen zweiten pn-Übergang (pn2) mit dem Sourcegebiet (110) ausbildet, das Sourcegebiet (110) zwischen dem Bodygebiet (120) und der ersten Oberfläche (101) positioniert ist und das Bodygebiet (120) mit dem Gatedielektrikum (490) in Kontakt ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, ferner umfassend: eine Gatestruktur (330) auf der ersten Oberfläche (101) des Siliziumcarbidkörpers (100), wobei die Gatestruktur (330) und die Gateelektrode (400) an höchstens zwei Kontaktflächen elektrisch verbunden sind, wobei die Kontaktflächen entlang einer ersten Richtung (191) voneinander beabstandet sind.
  14. Halbleitervorrichtung nach Anspruch 13, ferner umfassend: eine erste Lastelektrode (310) auf der ersten Oberfläche (101) des Siliziumcarbidkörpers (100), wobei die Gatestruktur (330) zwischen der ersten Lastelektrode (310) und einer lateralen Oberfläche (103) des Siliziumcarbidkörpers (100) positioniert ist.
  15. Halbleitervorrichtung nach einem der Ansprüche 13 bis 14, wobei die Gatestruktur (330) ein Gatepad (334) und zumindest eine Gate-Leiterbahn (336) aufweist, wobei die Gate-Leiterbahn (336) mit dem Gatepad (334) verbunden ist.
  16. Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, wobei der Siliziumcarbidkörper (100) eine Vielzahl von Gateelektroden (400) aufweist, wobei jede der Gateelektroden (400) eine longitudinale Ausdehnung entlang einer ersten Richtung (191) aufweist und wobei die Gateelektroden (400) orthogonal zur ersten Richtung (191) voneinander beabstandet sind.
  17. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Vorsehen eines Siliziumcarbidsubstrats (700), wobei sich ein Gategraben (750) von einer Hauptoberfläche (701) des Siliziumcarbidsubstrats (700) in das Siliziumcarbidsubstrat (700) erstreckt und wobei ein Gatedielektrikum (490) auf zumindest einer Seitenwand des Gategrabens (750) ausgebildet wird; und Ausbilden einer Gateelektrode (400) im Gategraben (750), wobei die Gateelektrode (400) eine Metallstruktur (450) und eine Halbleiterschicht (420) zwischen der Metallstruktur (450) und dem Gatedielektrikum (490) aufweist.
  18. Verfahren nach Anspruch 17, wobei ein Ausbilden der Gateelektrode (400) ein Abscheiden einer ersten Metallschicht (810) auf der Halbleiterschicht (420) und auf der Hauptoberfläche (701) umfasst, die erste Metallschicht (810) ein Übergangsmetall und/oder ein Übergangsmetallnitrid aufweist, und eine Kontaktschicht (311) auf der Hauptoberfläche (701) und eine erste Schicht (451) der Metallstruktur (450) aus Abschnitten der ersten Metallschicht (810) gebildet werden.
  19. Verfahren nach Anspruch 17, wobei eine Kontaktschicht (311) auf der Hauptoberfläche (701) gebildet wird, und dann eine erste Schicht (451) der Metallstruktur (450) auf der Halbleiterschicht (420) gebildet wird, wobei die Kontaktschicht (311) ein Metallsilizid und/oder Nickelaluminium aufweist.
  20. Verfahren nach Anspruch 17, wobei eine erste Schicht (451) der Metallstruktur (450) auf der Halbleiterschicht (420) gebildet wird, und dann eine Kontaktschicht (311) auf der Hauptoberfläche (701) gebildet wird, wobei die erste Schicht (451) ein Übergangsmetall und/oder ein Übergangsmetallnitrid aufweist und wobei die Kontaktschicht (311) ein Übergangsmetall und/oder ein Übergangsmetallnitrid aufweist oder wobei die erste Schicht (451) Molybdän und/oder Molybdännitrid aufweist und die Kontaktschicht (311) Nickelaluminium aufweist.
DE102019109368.6A 2018-05-15 2019-04-09 Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren Active DE102019109368B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019089784A JP7493309B2 (ja) 2018-05-15 2019-05-10 炭化ケイ素体を有する半導体デバイスおよび製造方法
US16/412,131 US11195921B2 (en) 2018-05-15 2019-05-14 Semiconductor device with silicon carbide body
US17/519,161 US11881512B2 (en) 2018-05-15 2021-11-04 Method of manufacturing semiconductor device with silicon carbide body

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018111653.5 2018-05-15
DE102018111653 2018-05-15

Publications (2)

Publication Number Publication Date
DE102019109368A1 true DE102019109368A1 (de) 2019-11-21
DE102019109368B4 DE102019109368B4 (de) 2024-07-04

Family

ID=68419336

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019109368.6A Active DE102019109368B4 (de) 2018-05-15 2019-04-09 Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren

Country Status (3)

Country Link
US (2) US11195921B2 (de)
JP (1) JP7493309B2 (de)
DE (1) DE102019109368B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9725310B2 (en) * 2013-12-20 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electromechanical system sensor and method of forming the same
IT201800007780A1 (it) * 2018-08-02 2020-02-02 St Microelectronics Srl Dispositivo mosfet in carburo di silicio e relativo metodo di fabbricazione
JP2022015398A (ja) * 2020-07-09 2022-01-21 新電元工業株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2738394B1 (fr) 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
US6274905B1 (en) 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
US6674124B2 (en) * 2001-11-15 2004-01-06 General Semiconductor, Inc. Trench MOSFET having low gate charge
JP4917246B2 (ja) 2003-11-17 2012-04-18 ローム株式会社 半導体装置およびその製造方法
US7355207B2 (en) * 2004-05-24 2008-04-08 Denso Corporation Silicon carbide semiconductor device and method for manufacturing the same
JP5033305B2 (ja) * 2004-10-01 2012-09-26 株式会社日立製作所 炭化珪素半導体装置
US7365382B2 (en) * 2005-02-28 2008-04-29 Infineon Technologies Ag Semiconductor memory having charge trapping memory cells and fabrication method thereof
US7807536B2 (en) 2006-02-10 2010-10-05 Fairchild Semiconductor Corporation Low resistance gate for power MOSFET applications and method of manufacture
US7612407B2 (en) * 2006-08-07 2009-11-03 Force-Mos Technology Corp. Ltd Trenched MOSFET device configuration with reduced mask processes
US8058687B2 (en) * 2007-01-30 2011-11-15 Alpha & Omega Semiconductor, Ltd. Split gate with different gate materials and work functions to reduce gate resistance of ultra high density MOSFET
US8115251B2 (en) * 2007-04-30 2012-02-14 International Business Machines Corporation Recessed gate channel with low Vt corner
JP2009099872A (ja) 2007-10-18 2009-05-07 Toshiba Corp 半導体装置及びその製造方法
WO2010110246A1 (ja) * 2009-03-25 2010-09-30 ローム株式会社 半導体装置
KR20120088058A (ko) 2010-11-15 2012-08-08 삼성전자주식회사 금속 알루미늄 질화물을 이용한 반도체 소자의 제조 방법
JP2013004636A (ja) * 2011-06-15 2013-01-07 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
WO2013007654A1 (en) * 2011-07-14 2013-01-17 Abb Technology Ag Insulated gate bipolar transistor
JP6102140B2 (ja) 2012-09-20 2017-03-29 三菱電機株式会社 半導体装置
US9136397B2 (en) 2013-05-31 2015-09-15 Infineon Technologies Ag Field-effect semiconductor device
KR20150090669A (ko) 2014-01-29 2015-08-06 에스케이하이닉스 주식회사 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
US9548372B2 (en) 2015-01-29 2017-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with tunable work function
US10418453B2 (en) * 2017-11-22 2019-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Forming metal contacts on metal gates

Also Published As

Publication number Publication date
US20190355819A1 (en) 2019-11-21
DE102019109368B4 (de) 2024-07-04
JP2019212902A (ja) 2019-12-12
JP7493309B2 (ja) 2024-05-31
US11881512B2 (en) 2024-01-23
US11195921B2 (en) 2021-12-07
US20220059659A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
DE102018104581B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102015103072B4 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102013106055B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Kontakteinsatz und einem metallischen Rekombinationselement sowie Halbleitervorrichtung
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102015103070B4 (de) Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren
DE102017128633A1 (de) Siliziumcarbid-halbleiterbauelement mit grabengatestrukturen und abschirmgebieten
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102014117297A1 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102010042929A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102019109368B4 (de) Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102018127797A1 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung und herstellungsverfahren
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE112016006723T5 (de) Halbleitereinrichtung
DE102016125030A1 (de) Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
DE112017003957T5 (de) Halbleiterelement
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112012002481T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division