JP5033305B2 - 炭化珪素半導体装置 - Google Patents
炭化珪素半導体装置 Download PDFInfo
- Publication number
- JP5033305B2 JP5033305B2 JP2004289821A JP2004289821A JP5033305B2 JP 5033305 B2 JP5033305 B2 JP 5033305B2 JP 2004289821 A JP2004289821 A JP 2004289821A JP 2004289821 A JP2004289821 A JP 2004289821A JP 5033305 B2 JP5033305 B2 JP 5033305B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- layer
- metal film
- source
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 66
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 34
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 38
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 20
- 230000000630 rising effect Effects 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 238000000605 extraction Methods 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 6
- 239000012528 membrane Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 44
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 28
- 238000004519 manufacturing process Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 17
- 229910052759 nickel Inorganic materials 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 12
- 229910052721 tungsten Inorganic materials 0.000 description 12
- 239000010937 tungsten Substances 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体装置、特に縦型電界効果トランジスタを備えた炭化珪素半導体装置の構造に関する。
炭化珪素（シリコンカーバイド：ＳｉＣ）は、絶縁破壊電界がシリコン（Ｓｉ）に比べ約１０倍大きいため、縦型電界効果トランジスタに用いた場合、耐圧を維持するドリフト層（エピタキシャル層）を薄く、かつ高濃度にすることができ、損失を低減できる。ＳｉＣを用いたパワー半導体素子の１つに接合ＦＥＴ（ＪＦＥＴ）あるいは静電誘導トランジスタ（ＳＩＴ）がある。
特許文献１及び非特許文献１，２には、炭化珪素ＳｉＣの特長を利用した半導体装置が開示されている。これらの文献では、炭化珪素半導体の一面側からドレイン領域であるｎ＋基板、ｎ−エピ層を形成し、他面に沿ってｎ＋ソース領域を形成している。ここで、他面側から深いトレンチ溝を設け、この溝に沿ってｐ＋ゲート領域を形成し、このｐ＋ゲート領域は、前記ｎ＋ソース領域と接する位置まで伸びて形成している。隣接するトレンチ溝間で、前記他面に沿って存在する前記ｎ＋ソース領域の表面側には、これに接触するソースコンタクト層を介してソース電極を形成している。このソース電極は、ｎ＋ソース領域の表面だけでなく、溝内絶縁物の表面をも跨いで、半導体基体の他面全長方向に亘って形成されている。一方、トレンチ溝の底部には、前記ｐ＋ゲート領域に接合するゲートコンタクト層を設けている。これらのＪＦＥＴやＳＩＴは、隣接する一対のトレンチ溝間のｐ＋ゲート領域間のチャネルに拡がる空乏層により電流をオンオフするトランジスタである。このチャネル幅を微細にすることで、ゲート電圧がゼロの場合でも、オフ状態を保持する、いわゆる「ノーマリオフ」型のトランジスタを実現している。
非特許文献１には、ドリフト層となるｎ型エピ層の濃度を３Ｅ１５／ｃｍ−３とし、チャネル幅２．０μｍ、溝深さ２．０μｍで、ゲート電圧Ｖｇ＝０Ｖで、耐圧６５０Ｖ、順方向電流密度２５０Ａ／ｃｍ２を実現できることが開示されている。
炭化珪素において、ｐ型ゲート領域の形成は、アルミニウムやボロンなどのイオン注入や、同様のドーパントを使ったエピタキシャル層を堆積することによって行われる。しかし、そのゲート層抵抗（シート抵抗値とも言う）は、数キロオームから数十キロオームと非常に高く、高速スイッチング動作の障害となる。
本発明の目的は、高速スイッチング動作が可能な炭化珪素を用いた静電誘導トランジスタを提供することである。
本発明は、その一面において、トレンチ溝を形成した縦型の電界効果トランジスタを備えた半導体装置において、溝の底部で、ゲート引出し層とオーミック接触するとともに、半導体基体の表面へ立上がるゲート立上げ金属膜を設け、半導体基体の前記表面から前記ゲート立上げ金属膜に接続されたゲート引出し金属膜を備えることを特徴とする。
本発明の望ましい実施態様においては、電界効果トランジスタとして、特許文献１、非特許文献１，２に挙げたような、トレンチ溝をもつノーマリオフ型のＪＦＥＴを備える。
溝部に沿って形成されたｐ型ゲート層において、溝下部にｐ型ゲート層とオーミック接触を形成する金属膜を設け、この金属膜を例えばＣＶＤタングステンプラグを利用することで溝上部にまで達するように立上げる。ただし、溝上部にはソース領域もあることから、ＣＶＤタングステンプラグが、溝の側壁に接触しないように絶縁膜を形成することが望ましい。
また、望ましい実施形態においては、溝上部において、ＣＶＤタングステンプラグ同士を接続するゲート引出し金属膜を設ける。
ソース領域の引出し層とオーミック接触するソース用オーミック接触金属膜と、溝下部に形成したゲート用オーミック接触金属膜は平行に配置されているため、トレンチの短冊の長辺下部同士のゲート用オーミック接触金属膜を溝上部において接続することはできない。しかし、ボンディングをするためのソース電極パッドは、ＳｉＣデバイスの主用途である大電流を流すためには、ワイヤを太くせざるを得ず、ボンディング用パッドも５００μｍ角以上になる。このため、トレンチ短冊の長辺をソース電極パッドに合わせて５００μｍ以上とすると、トレンチ短冊の両短辺でのみゲートバイアスを印加することになり、ゲート遅延が問題になることが懸念される。
そこで、本発明の望ましい実施形態においては、トレンチ短冊の長辺を短くし、ゲート配線を碁盤目上に這わせている。また、これに伴ないソース用オーミック接触金属膜の幅は小さくなるため、ソース電極用パッドを改めて形成している。
本発明の望ましい実施態様によれば、トレンチ溝に立上げたゲート立上げ金属膜により、ゲート層に直接バイアスを印加でき、高速スイッチングが可能な縦型の電界効果トランジスタを備えた半導体装置を提供することができる。
また、望ましい実施形態によれば、トレンチ短冊の長辺を短くしたことにより、ゲート遅延の影響をなくし、高速スイッチング可能な炭化珪素半導体装置を得ることができる。
本発明のその他の目的と特徴は、以下に述べる実施例の中で明らかにする。
以下、図面を参照して本発明を実施例により詳細に説明する。
図１は、本発明の一実施例によるＳＩＴの断面構造図である。図において、バンドギャップが２．０ｅＶ以上の半導体基体は、まず、ドレイン領域である第１導電型ｎ＋（又はｐ＋）の低不純物濃度の基板１０を持ち、この基板１０の一面にドレイン電極２２を形成している。また、前記基板１０の他面側には、第１導電型の基板１０よりも高不純物濃度を持ち低抵抗のエピタキシャル層（ドリフト層）１１を備え、半導体基体の他面には、ｎ＋ソース領域１４を形成している。このソース領域１４の表面（半導体基体の他面）上には、オーミック接触を形成するために、ニッケル製のソース用オーミック接触金属膜３４を形成している。このソース用オーミック接触金属膜３４に、アルミ製のソース引出し金属膜３３を接触させ、さらにアルミ金属膜でソース電極パッド３２を形成している。この実施例では、４００Ａ／ｃｍ２程度の大電流を流すＳＩＴを想定し、アルミ製のソース電極パッド３２を厚くしている。また、ドレイン電極２２には、ニッケルを用いている。
この半導体基体の他面から、多数のトレンチ溝１１０〜１１４が形成されており、これらの溝に沿い、かつ、前述したソース領域１４に接触する位置まで続くｐ＋ゲート領域１２を形成している。このゲート領域１２には、後述するゲート用オーミック接触金属膜３１とのオーミック接触（コンタクト）を形成するため、濃度を高く設定したｐ＋＋引出し層１３が、溝の底部に存在する。一方、ｐ＋ゲート領域１２同士を溝上部で接続するため、ｐ＋＋引出し層１５が存在する。
さて、トレンチ溝１１０〜１１４内には、溝の底部にゲート用金属膜とこれに連なり、半導体の前記他面まで立上がる立上げ金属膜３１を埋め込んでいる。本実施例では、ｐ＋＋ゲート引出し層１３と接触しているところはニッケル膜を、垂直に溝を立上がる部分は、ＣＶＤ法により形成されたタングステン膜で形成している。この金属膜３１のうち、ゲート領域１２のｐ＋＋引出し層１３と接触しているゲート用ニッケル膜は、高温処理を施しシリサイデーション層を形成し、ｐ＋＋引出し層１３とゲート用ニッケル膜間をオーミック接触としている。このニッケル膜とタングステン膜を接続した金属膜３１により、溝の上部まで立上げ、ゲート層に直接バイアスを印加することを可能とした。さらに、上部に設けたｐ＋＋ゲート引出し層１５の上側で例えばアルミニウム等で形成されたゲート引出し金属膜３６でのタングステン膜同士の接続を可能とした。
これにより、ゲート層に直接バイアスを印加でき、ゲート抵抗による遅延を最小限にでき、高速のスイッチング動作を可能とする炭化珪素半導体装置を得ることができる。
ゲート立上げ金属膜３１と、４１及び４２は、トレンチ溝の側壁との接触を避けるために、溝に沿って、例えばシリコン酸化膜等の絶縁膜４１，４２を埋込んでいる。また、溝上部では、例えばシリコン酸化膜等の層間絶縁膜４３により、ゲートとソース間を絶縁している。さらに、層間絶縁膜４４は、メタル膜の上に堆積する必要があるので、プラズマＣＶＤ法により形成したシリコン酸化膜やシリコン窒化膜とすることが望ましい。
図２は、本発明の第１の実施例を製造するためのマスクレイアウトパターンのうち、ソースとゲート電極の取出し関係を示したものである。以下の説明で、ソース電極やゲート電極とは、半導体基体からソース電極やゲート電極を取出すためのオーミック接触金属膜及び／又はそこから電極に向ってソースやゲートを引出す金属膜の部分を指すものとする。
さて、１０１はゲート電極のマスクパターンであり、斜線部分に電極が残るようにホト工程及び電極の加工工程を施す。１０２はソース電極１であり、斜線部分に電極が残るようにホト工程及び電極の加工工程を施す。１０３はソース電極２であり、点線部分の内側に電極が残るようにホト工程及び電極の加工工程を施す。ゲート電極のマスクパターン１０１とソース電極１のマスクパターン１０２は、同一マスクで形成して問題ない。また、ソース電極２のマスクパターン１０３は、パターン１０２の後にホト工程を施す。図中、Ａ−Ａ'面で切ったときの断面が図１の断面構造図に相当し、Ｂ−Ｂ'面で切ったときの断面が図３に相当する。
ソース電極１０３は、通常ボンディングパッドとなる。本実施例の炭化珪素半導体装置では、大電流を流すことを想定しており、ボンディングするためのワイヤは太く、ボンディングパッドの大きさも５００μｍ角以上は必要となる。しかし、５００μｍ角以上の外側にのみゲート配線を形成すると、ゲートバイアスは、トレンチ短冊の短辺から印加されるため、短冊長辺の真ん中までは２５０μｍ以上の距離があることとなり、ゲート遅延が心配される。このため、本実施例では、ゲート短冊の長辺が最大でも１００μｍより短く、望ましくは１０〜２５μｍ程度とし、ゲート配線を碁盤目上に這わせた。その結果、ゲート遅延を最大限に小さくすることができ、高速スイッチング動作が可能な炭化珪素半導体装置を得る。
図４は、図２のソース電極１０２の下に存在するマスクパターンを示したものである。図４中１０１と図２の１０１は、同じものであり、ゲート電極である。２０１は、トレンチ溝のパターンであり、斜線部分が溝部となる。２０２は、ソース領域を形成するためのものであり、実線の内部にイオン注入の際の不純物イオンが入るようなパターンである。２０３は、ゲート電極である。
ゲート電極２０３は、トレンチ溝の長辺を長くしない程度に挿入する。これにより、ゲート遅延を小さくし、高速スイッチングを可能としている。
以上の実施形態を要約すると次の通りである。まず、バンドギャップが２．０ｅＶ以上の半導体基体の第１導電型ｎ（又はｐ）の低不純物濃度の基板１０と、この基板の一面に形成されたドレイン電極２２と、前記基板１０の他面側に形成され、第１導電型の基板より低抵抗のエピタキシャル層１１を備える。また、半導体基体の前記他面に沿って形成された第１導電型のソース領域１４と、半導体基体の前記他面から形成された複数の溝１１０〜１１４と、これらの溝に沿って形成された第２導電型ｐ（又はｎ）のゲート領域１２を形成する。そして、前記ソース領域１４の他面側にオーミック接触するソース用オーミック接触金属膜３４と、このソース用オーミック接触金属膜３４に接触したソース引出し金属膜３３を備えた縦型の電界効果トランジスタを備えた炭化珪素半導体装置を対象としている。
ここで、前記溝１１０〜１１４の底部で、前記ゲート引出し層１３とオーミック接触し、半導体基体の前記他面へ立上がるゲート立上げ金属膜３１と、半導体基体の前記他面から前記ゲート立上げ金属膜３１に接続されたゲート引出し金属膜３６を備えている。
この立上げ金属膜３１は、前記溝の底部において、前記ゲート引出し層１３との間でシリサイド層を形成しており、このゲート立上げ金属膜３１と前記溝１１０〜１１４の壁面間にはポリシリコンを含む絶縁膜４１，４２を埋め込んでいる。
また、ソース用オーミック接触金属膜３４に接続されたソース引出し金属膜３３を備えている。このソース引出し金属膜３３と前記ゲート引出し金属膜３６を同一平面上に配置するとともに、前記ソース引出し金属膜３３に接続したソース電極パッド３２を、前記ゲート引出し金属膜３６よりも外側の平面上に配置している。
さらに、複数の前記ソース引出し金属膜３３を同一平面上に配置するとともに、これら複数のソース引出し金属膜３３の間には、必ず前記ゲート引出し金属膜３６を配置している。
この実施例によれば、ゲート遅延を最大限に小さくすることができ、高速スイッチング動作が可能な炭化珪素半導体装置を得ることができる。
図５〜図７は、それぞれ本発明の実施例による炭化珪素半導体装置を製造するための第１〜第３のマスクパターンの実施例を示し、ソースパッドとゲート電極及びゲート電極パッドの関係図である。３０１は、ゲート電極及びそれに続くゲートパッド、３０２はソース電極パッドである。ソースパッドの下には、図２で示したパターンが配置される。
図８Ａ〜図８Ｋは、本発明の第１の実施例による半導体装置の製造工程Ａ〜Ｋを示す断面構造図である。
まず、図８Ａに示すように、ｎ型のエピ層１１を有するＳｉＣ基板１０に、例えば、ホトレジストなどでマスク５１を形成し、窒素やリンのイオン注入により選択的にｎ＋層１４を形成する。
次に、図８Ｂに示すように、ホトレジストやＣＶＤシリコン酸化膜などをパターニングしてマスク５２を形成し、図８Ｃに示すように、マスク５２により、ＳｉＣエピ層１１中にトレンチ溝を形成する。
ここで、図８Ｄに示すように、マスク５２をしたまま、アルミニウムのイオン注入により、ｐ＋ゲート領域１２及びｐ＋＋ゲート引出し層１３を形成する。ｐ＋ゲート領域１２の形成には、斜めイオン注入法が適している。
次に、図８Ｅに示すように、トレンチ溝をＣＶＤシリコン酸化膜５３等で埋めこんだ後、ホトレジスト５４等でマスキングし、アルミニウムのイオン注入などにより、ｐ＋＋高濃度のゲート引出し層１５を形成する。
ここで、図８Ｆに示すように、ＣＶＤ酸化膜やホトレジストを全て除去したのち、１５００度から２０００度程度の高温でアニールすることにより、イオン注入で生じた欠陥を除去するとともに、注入したドーパントを活性化する。
次に、図８Ｇに示すように、例えば、ＣＶＤシリコン酸化膜４０等で溝を埋込む。
さらに、図８Ｈに示すように、埋込んだＣＶＤシリコン酸化膜にドライエッチング法などにより穴を開け、ＣＶＤシリコン酸化膜４０は、図に示す溝の左右の壁面に沿う絶縁膜４１，４２に分かれる。そして、溝の底面には、例えばニッケル等の金属膜３１を蒸着する。また、裏面にニッケル等を蒸着後、１０００度程度のアニールを施し、ｐ＋＋層とニッケルとの間にシリサイデーション層をつくり、オーミックコンタクトを形成する。
ここで、図８Ｉに示すように、穴の中に例えばＣＶＤタングステンを用い、タングステンプラグ膜５５を堆積する。
次に、図８Ｊに示すように、プラズマ法によるＣＶＤシリコン酸化膜４３等を堆積後、コンタクト穴を開け、例えばニッケル膜３４を蒸着後、パターニングする。
ここで、図８Ｋに示すように、アルミニウム膜３３を蒸着後、パターニングし、さらにプラズマ法によるＣＶＤシリコン酸化膜４４を堆積後、パッド部分を穴あけし、アルミニウム等を蒸着、パターニングすることで、図１に示した炭化珪素半導体装置が得られる。
図９Ｊ〜図９Ｌは、本発明の第２の実施例による半導体装置の製造工程Ｊ〜Ｌを示す断面構造図である。
この実施例においては、製造工程Ａ〜Ｉは、図８Ａ〜図８Ｉと同一である。
次に、図９Ｊに示すように、プラズマ法によるＣＶＤシリコン酸化膜４３等を堆積後、コンタクト穴を開け、ソース用オーミック接触金属膜、例えばニッケル膜３４を蒸着する。このとき、同時に、ｐ型ゲート領域の高濃度ｐ型引出し層１５の上にも、ゲート用オーミック接触金属膜３５としてニッケル膜を蒸着後、パターニングする。
ここで、図９Ｋに示すように、アルミニウム膜３３及び３６を蒸着後、パターニングし、さらにプラズマ法によるＣＶＤシリコン酸化膜４４を堆積する。
最後に、パッド３２部分を穴あけし、アルミニウム等を蒸着、パターニングすることで、図９Ｌに示すような炭化珪素半導体装置が得られる。
この以上の実施形態を要約すると次の通りである。まず、バンドギャップが２．０ｅＶ以上の半導体基体の第１導電型ｎ（又はｐ）の低不純物濃度の基板１０と、この基板の一面に形成されたドレイン電極２２と、前記基板１０の他面側に形成され、第１導電型の基板より低抵抗のエピタキシャル層１１を備える。また、半導体基体の前記他面に沿って形成された第１導電型のソース領域１４と、半導体基体の前記他面から形成された複数の溝１１０〜１１４と、これらの溝に沿って形成された第２導電型ｐ（又はｎ）のゲート領域１２を形成する。そして、前記ソース領域１４の他面側にオーミック接触するソース用オーミック接触金属膜３４と、このソース用オーミック接触金属膜３４に接触したソース引出し金属膜３３を備えた縦型の電界効果トランジスタを備えた炭化珪素半導体装置を対象としている。
そして、前記溝１１０〜１１４の底部で、前記ゲート引出し層１３とオーミック接触し、半導体基体の前記他面へ立上がるゲート立上げ金属膜３１を設けている点までは前記第１の実施例と同じである。
ここで、半導体基体の前記他面から前記ゲート立上げ金属膜３１に接触したゲート用オーミック接触金属膜３５を備えている点で前記実施例と異っており、このゲート用オーミック接触金属膜３５に接続されたゲート引出し金属膜３６を備えている。このように、ニッケル膜とタングステン膜を接続して、溝の上部まで立上げ、さらなる抵抗低減を図るとともに、上部に設けたｐ＋＋ゲート引出し層１５でのタングステン膜同士の接続を可能としている。このｐ＋＋ゲート引出し層１５上でのタングステン膜同士の接続は、トレンチ短冊の長辺の長さが１０μｍから１００μｍ程度毎を想定しているため、ゲート抵抗での遅延を最小限にでき、高速のスイッチング動作を可能とする炭化珪素半導体装置を得ることができる。
１０…ｎ＋半導体基板、１１…ｎ−エピタキシャル層（エピ層）、１２…ｐ型ゲート領域、１３，１５…ゲート引出し層、１４…ｎ型ソース領域、２２…ドレイン電極、３１…ゲート用オーミック接触金属膜（ゲート立上げ金属膜）、３２…ソース電極パッド、３３…ソース引出し金属膜、３４…ソース用オーミック接触金属膜、３５…ゲート用オーミック接触金属膜、３６…ゲート引出し金属膜、４０，４１，４２…絶縁膜（シリコン酸化膜）、４３，４４…層間絶縁膜、５１，５２，５４…マスク材、５３…埋め込み絶縁膜、５５…タングステンプラグ膜（ゲート立上げ金属膜）、１０１…ゲート電極のマスクパターン、１０２…ソース電極１のマスクパターン、１０３…ソース電極２のマスクパターン、１１０〜１１４…トレンチ溝、２０１…トレンチ溝形成のマスクパターン、２０２…ソース領域形成のマスクパターン、２０３…ゲート電極のマスクパターン、３０１…ゲート電極のマスクパターン、３０２…ソース電極パッドのマスクパターン。
Claims (2)
- バンドギャップが２．０ｅＶ以上の半導体基体であって、対向する一面と他面とを有する第１導電型（ｎ又はｐ）の基板と、前記基板の他面側に形成され、前記基板より低不純物濃度の第１導電型のエピタキシャル層と、からなる半導体基体と、前記基板の一面側に形成されたドレイン電極と、前記エピタキシャル層の前記基板側の面とは反対の他面に沿って形成された第１導電型のソース領域と、前記エピタキシャル層の前記他面から形成された複数の溝と、前記複数の溝に沿って前記エピタキシャル層に形成された第２導電型（ｐ又はｎ）のゲート領域と、前記ソース領域に前記エピタキシャル層の前記他面側からオーミック接触するソース用オーミック接触金属膜と、前記ソース用オーミック接触金属膜に接触したソース引出し金属膜を備えた縦型の電界効果トランジスタを備えた炭化珪素半導体装置において、
前記溝の底部で、シリサイデーション層を介して前記ゲート領域の引出し層とオーミック接触するとともに、前記エピタキシャル層の前記他面へ立上がるゲート立上げ金属膜と、
前記複数の溝間であって前記エピタキシャル層の前記他面に沿って形成され、前記ゲート領域と接触する第２導電型の表面引出し層と、
前記エピタキシャル層の前記他面側から前記表面引出し層及び前記ゲート立上げ金属膜にわたって接触したゲート用オーミック接触金属膜と、
前記ゲート用オーミック接触金属膜に接触し、前記ゲート用オーミック接触金属膜及び前記ゲート立上げ金属膜を介して、前記溝の上部で前記ゲート領域の引出し層に電気的に接続されたゲート引出し金属膜を備え、
前記ソース引出し金属膜と前記ゲート引出し金属膜を同一平面上に配置するとともに、前記ソース引出し金属膜は、前記ゲート立上げ金属膜と重なる位置に配置されていることを特徴とする炭化珪素半導体装置。 - 請求項１において、前記ゲート立上げ金属膜と前記溝の壁面間に埋め込まれたシリコン酸化膜を含む絶縁膜を備えたことを特徴とする炭化珪素半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004289821A JP5033305B2 (ja) | 2004-10-01 | 2004-10-01 | 炭化珪素半導体装置 |
| DE102005039131.1A DE102005039131B4 (de) | 2004-10-01 | 2005-08-18 | Halbleiterbauteil und Siliciumcarbid-Halbleiterbauteil |
| US11/206,271 US7663181B2 (en) | 2004-10-01 | 2005-08-18 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004289821A JP5033305B2 (ja) | 2004-10-01 | 2004-10-01 | 炭化珪素半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006108217A JP2006108217A (ja) | 2006-04-20 |
| JP5033305B2 true JP5033305B2 (ja) | 2012-09-26 |
Family
ID=36124655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004289821A Expired - Fee Related JP5033305B2 (ja) | 2004-10-01 | 2004-10-01 | 炭化珪素半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7663181B2 (ja) |
| JP (1) | JP5033305B2 (ja) |
| DE (1) | DE102005039131B4 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4935160B2 (ja) * | 2006-04-11 | 2012-05-23 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| JP2007294716A (ja) * | 2006-04-26 | 2007-11-08 | Hitachi Ltd | 半導体装置 |
| US7595241B2 (en) * | 2006-08-23 | 2009-09-29 | General Electric Company | Method for fabricating silicon carbide vertical MOSFET devices |
| JP4858791B2 (ja) * | 2009-05-22 | 2012-01-18 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| US20110049532A1 (en) * | 2009-08-28 | 2011-03-03 | Microsemi Corporation | Silicon carbide dual-mesa static induction transistor |
| CN102403256B (zh) * | 2010-09-08 | 2014-02-26 | 上海华虹宏力半导体制造有限公司 | 赝埋层及制造方法、深孔接触及三极管 |
| US8519410B1 (en) | 2010-12-20 | 2013-08-27 | Microsemi Corporation | Silicon carbide vertical-sidewall dual-mesa static induction transistor |
| JP6135364B2 (ja) * | 2013-07-26 | 2017-05-31 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US10396215B2 (en) | 2015-03-10 | 2019-08-27 | United Silicon Carbide, Inc. | Trench vertical JFET with improved threshold voltage control |
| US10050154B2 (en) | 2015-07-14 | 2018-08-14 | United Silicon Carbide, Inc. | Trench vertical JFET with ladder termination |
| US20170018657A1 (en) | 2015-07-14 | 2017-01-19 | United Silicon Carbide, Inc. | Vertical jfet made using a reduced mask set |
| CN107785366B (zh) * | 2016-08-31 | 2020-04-14 | 无锡华润上华科技有限公司 | 集成有结型场效应晶体管的器件及其制造方法 |
| DE102019109368A1 (de) | 2018-05-15 | 2019-11-21 | Infineon Technologies Ag | Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren |
| CN108899363B (zh) * | 2018-08-29 | 2023-08-15 | 江苏中科君芯科技有限公司 | 能降低导通压降和关断损耗的沟槽栅igbt器件 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4985738A (en) * | 1978-01-06 | 1991-01-15 | Zaidan Hojin Handotai Kenkyu Shinkokai | Semiconductor switching device |
| JPH06275849A (ja) * | 1993-03-22 | 1994-09-30 | Toyota Central Res & Dev Lab Inc | 静電誘導半導体装置 |
| US5396085A (en) | 1993-12-28 | 1995-03-07 | North Carolina State University | Silicon carbide switching device with rectifying-gate |
| JP2700870B2 (ja) * | 1995-05-22 | 1998-01-21 | 財団法人半導体研究振興会 | 静電誘導トランジスタ及びその製造方法 |
| JP4671314B2 (ja) * | 2000-09-18 | 2011-04-13 | 独立行政法人産業技術総合研究所 | オーミック電極構造体の製造方法、接合型ｆｅｔ又は接合型ｓｉｔのオーミック電極構造体の製造方法、及び半導体装置の製造方法 |
| JP2003031592A (ja) * | 2001-07-19 | 2003-01-31 | Auto Network Gijutsu Kenkyusho:Kk | 接合型電界効果トランジスタおよびその製造方法 |
| US6855970B2 (en) * | 2002-03-25 | 2005-02-15 | Kabushiki Kaisha Toshiba | High-breakdown-voltage semiconductor device |
-
2004
- 2004-10-01 JP JP2004289821A patent/JP5033305B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-18 DE DE102005039131.1A patent/DE102005039131B4/de not_active Expired - Fee Related
- 2005-08-18 US US11/206,271 patent/US7663181B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20060071217A1 (en) | 2006-04-06 |
| JP2006108217A (ja) | 2006-04-20 |
| DE102005039131B4 (de) | 2015-01-22 |
| DE102005039131A1 (de) | 2006-04-27 |
| US7663181B2 (en) | 2010-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4777630B2 (ja) | 半導体装置 | |
| CN103928516B (zh) | 具有双平行沟道结构的半导体器件及其制造方法 | |
| JP4727964B2 (ja) | 半導体装置 | |
| US10236372B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| US7663181B2 (en) | Semiconductor device | |
| JP4700043B2 (ja) | 半導体素子の製造方法 | |
| JP5511308B2 (ja) | 半導体装置およびその製造方法 | |
| JP6666671B2 (ja) | 半導体装置 | |
| TW201424002A (zh) | 半導體裝置及製造半導體裝置之方法 | |
| JP6073719B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP6802454B2 (ja) | 半導体装置およびその製造方法 | |
| US11094790B2 (en) | Silicon carbide semiconductor device | |
| WO2014083771A1 (ja) | 半導体素子及びその製造方法 | |
| JP5547022B2 (ja) | 半導体装置 | |
| JP5098293B2 (ja) | ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法 | |
| WO2006123458A1 (ja) | 半導体装置及びその製造方法 | |
| CN113809145A (zh) | 窄台面绝缘栅双极型晶体管器件及形成方法 | |
| KR101550798B1 (ko) | 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법 | |
| CN105470140A (zh) | 制造半导体器件的方法和半导体器件 | |
| US9490355B2 (en) | Silicon carbide static induction transistor and process for making a silicon carbide static induction transistor | |
| JPH11354791A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| CN107958936A (zh) | 半导体器件以及用于制造半导体器件的方法 | |
| JP2019091822A (ja) | 半導体装置 | |
| JP2004063918A (ja) | 横型ｍｏｓトランジスタ | |
| KR102251761B1 (ko) | 전력 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061211 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070625 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110624 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120224 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120702 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5033305 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |