JPH06275849A

JPH06275849A - 静電誘導半導体装置

Info

Publication number: JPH06275849A
Application number: JP6156593A
Authority: JP
Inventors: Tomoyuki Yoshida; 友幸吉田; Shoji Hashimoto; 昭二橋本; Masayasu Ishiko; 雅康石子; Hiroshi Tadano; 博只野; Susumu Sugiyama; 進杉山
Original assignee: Toyota Central R&D Labs Inc
Current assignee: Toyota Central R&D Labs Inc
Priority date: 1993-03-22
Filing date: 1993-03-22
Publication date: 1994-09-30

Abstract

(57)【要約】【目的】低オン電圧抵抗でターンオフ時の安全動作領
域が広く、かつ信頼性が高い構造の静電誘導半導体装置
を提供する。【構成】半導体基板２の表側の表面部分にゲート領域
３とソース領域（Ｎ⁺）４を備え、裏側にドレイン領域
（Ｎ⁺）５を備える。周辺部のゲート領域３の一部表面
とソース領域４の表面を除くＳｉ基板表面には絶縁層７
が形成され、ソース領域４の表面と絶縁層７の表面には
多結晶シリコン層８が連続形成される。多結晶シリコン
層８の表面にはソース電極４´が連続形成され、素子周
辺部のゲート領域３の表面上にはゲート電極３´が形成
される。ゲート領域３は、不純物を高濃度に拡散した半
導体領域３ａとその上部に形成されたコバルトシリサイ
ド層３ｂからなる。ソース電極４´の微細なパターニン
グは必要でなく、断面積を増加させるとともに、ゲート
領域の抵抗を下げ、ターンオフ時の破壊耐圧を減少させ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は表面ゲート型静電誘導半
導体装置、特に電力用スイッチング素子としての静電誘
導半導体装置に関する。

【０００２】

【従来の技術】静電誘導半導体装置として、表面ゲート
型の静電誘導トランジスタ及び静電誘導サイリスタがあ
る。図６には、例えば特開平２−１９２７６５号公報に
開示された従来の表面ゲート型の静電誘導トランジスタ
の要部構成が示されている。

【０００３】図６に示される表面ゲート型静電誘導トラ
ンジスタはシリコン基板２１の表側の表面部分にゲート
領域（Ｐ⁺）２２とソース領域（Ｎ⁺）２３を備え、裏
側にドレイン領域（Ｎ⁺）２４を備えているとともに、
ソース領域２３とドレイン領域２４の間にチャネル領域
（Ｎ^-）２５を備えている。そして、ゲート領域２２の
表面にはゲート電極２２´が形成されている。

【０００４】一方、ソース領域２３の表面には多結晶シ
リコン層２７が形成され、さらにその表面にはソース電
極２３´が形成されている。ここで、多結晶シリコン層
２７はソース領域（Ｎ⁺）２３を形成するためのＮ型不
純物供給源の役目を果すとともに、各チャネル領域に流
れる電流量を均一にするためのバラスト抵抗としても働
く。また、ドレイン領域２４の表面にはドレイン電極２
４´が形成されている。なお、２６は絶縁層である。

【０００５】このトランジスタでは、チャネル領域２５
を流れる電流量、すなわちドレイン電流をソース領域２
３の下に形成される電位障壁の高さを変えることにより
制御する。電位障壁の高さはゲート電極２２´に与える
電圧を変えることによりコントロールされる。

【０００６】

【発明が解決しようとする課題】ここで、このような静
電誘導トランジスタを大電流を制御する電力用スイッチ
ング素子として使用するためには、（１）オン電圧抵抗が低く損失が小さいこと（２）ターンオフ時の安全動作領域が広いことが要求される。しかしながら、この要求に対して、図６
に示される従来構造のトランジスタは、上述のオン電圧
抵抗、ターンオフ時の安全動作領域とも十分ではない。
これは、ソース電極がゲート電極の間に微細に形成され
ており、ソース電極の電流通路の断面積が小さいため、
大電流制御の際にソース電極の抵抗によって素子領域内
に不均一な電位分布が発生し、電流分布が不均一になる
ことに起因している。

【０００７】この問題を解決する方法として、ソース電
極の膜厚を増加させ、断面積を大きくすることが考えら
れる。これは、素子の全面に十分厚い電極膜を形成後、
その膜をパターニングすることにより可能であるが、膜
厚の増加はパターニング精度の低下をもたらす。したが
って、従来素子のような微細な電極パターンでは、信頼
性や歩留りの低下を招くことなく膜厚を大きく増加させ
ることは困難である。

【０００８】本発明は上述の従来技術の有する課題に鑑
みなされたものであり、低オン電圧抵抗でターンオフ時
の安全動作領域が広く、かつ信頼性が高い構造の静電誘
導半導体装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の静電誘導半導体装置では、ゲート領
域内の表面部分に少なくとも１０００℃の耐熱性を有
し、かつ比抵抗が少なくとも１０^-4Ω・ｃｍより小さい
金属シリサイド層が形成され、金属シリサイド層の表面
には一部の領域を除いて絶縁層が形成され、ソース領域
の表面と前記絶縁層表面には多結晶シリコン層が連続形
成され、多結晶シリコン層の表面にはソース電極が連続
形成され、かつ、前記金属シリサイド表面の絶縁層が形
成されている領域にのみゲート電極が形成されてなるこ
とを特徴とする。

【００１０】また、上記目的を達成するために、請求項
２記載の静電誘導半導体装置では、金属シリサイドがコ
バルトシリサイド（ＣｏＳｉ₂）であることを特徴とす
る。

【００１１】

【作用】請求項１記載の静電誘導半導体装置では、素子
の一部表面領域を除くほぼ全表面領域にソース電極が形
成される。このため、ソース電極の微細なパターニング
は必要なく、ソース電極の膜厚を十分厚くすることが可
能である。したがって、ソース電極の断面積は従来素子
に比べて格段に増加し、ソース電極の抵抗によって生ず
る電流分布の不均一性を解消することができる。

【００１２】ところで、静電誘導半導体装置では、ソー
ス領域に電流が集中するためソース領域付近での熱発生
が他の領域に比べて大きい。本発明の半導体装置では、
ソース電極が装置表面のほぼ全面に形成され、しかもそ
の膜厚は厚いので、ソース電極が放熱板として働き、従
来装置に比べてソース領域での温度上昇を抑えることも
可能である。

【００１３】一方、本発明の半導体装置のゲート領域の
表面領域には比抵抗の小さい金属シリサイド層が形成さ
れており、ゲート電極は素子表面の一部領域に形成され
ているのみである。本発明の装置構造においては、ゲー
ト表面領域への低抵抗層の形成後、絶縁膜及び多結晶シ
リコン層を形成しなければならない。これらの層の熱処
理温度は通常９００〜１０００℃である。したがって、
ゲート領域の表面に形成する材料には１０００℃までの
耐熱性が要求される。この要求に対して、従来より一般
に用いられているＡｌ系配線材料は全く不適当である。
１０００℃までの耐熱性を有し、かつ金属に近い小さい
比抵抗（少なくとも不純物を拡散したシリコンの比抵抗
値１０^-2〜１０^-4Ω・ｃｍより小さい）をもつ材料とし
ては、例えば、タングステンシリサイド（ＷＳｉ₂）、
モリブデンシリサイド（ＭｏＳｉ₂）、タンタルシリサ
イド（ＴａＳｉ₂）等いくつかのシリサイドが挙げられ
る。もし、ゲート領域に低抵抗層が形成されていない
と、ターンオフ時にゲート電極からの引き抜き電流によ
ってゲート領域に電位分布が発生し、ターンオフ時間が
長くなると共にターンオフ時の破壊耐圧が減少すること
になる。

【００１４】また、請求項２記載の静電誘導半導体装置
では、金属シリサイドとしてコバルトシリサイド（Ｃｏ
Ｓｉ₂）を用いている。このコバルトシリサイド層は、
その比抵抗値が１６〜２０μΩ・ｃｍであり、不純物を
高濃度に拡散したシリコンの比抵抗値（１０^-2〜１０^-4
Ω・ｃｍ）に比べて格段に低く、ゲート領域の抵抗を下
げる役目を果している。

【００１５】ゲート領域内の表面部分に形成する低抵抗
層の材料としてコバルトシリサイドを選択した理由は、
金属シリサイドの中でも特に比抵抗が小さく耐熱性に優
れているためである。さらに、コバルトシリサイドは、
シリコンと近い格子定数をもつため、コバルトシリサイ
ド層を低応力で連続的な結晶性をもってシリコン上に形
成することができ、高性能で信頼性の高い半導体装置を
提供することが可能である。

【００１６】

【実施例】以下、図面を用いながら本発明の静電誘導半
導体装置の好適な実施例を、金属シリサイドとして特に
コバルトシリサイドを用いた場合を例にとり説明する。

【００１７】実施例１図１は本実施例の静電誘導半導体装置の平面概略図であ
り、ソース電極、ゲート電極、ソース領域及びゲート領
域の配置を示したものである。また、図２及び図３はそ
れぞれ図１のＩＩ−ＩＩ部及びＩＩＩ−ＩＩＩ部の断面
図である。本実施例の静電誘導半導体装置は素子面積が
３×３ｍｍ²程度の比較的小面積の表面ゲート型静電誘
導トランジスタの例である。この素子では、ゲート領域
３の表面部分にコバルトシリサイド（ＣｏＳｉ₂）層３
ｂが形成され、ゲート電極３´は素子周辺領域のコバル
トシリサイド層３ｂの表面にのみ形成され、かつソース
電極４´は素子周辺を除く全表面領域に形成されてい
る。

【００１８】図２に示すように、この表面ゲート型静電
誘導トランジスタ１は、半導体基板２の表側の表面部分
にゲート領域３とソース領域（Ｎ⁺）４を備え、裏側に
ドレイン領域（Ｎ⁺）５を備えているとともに、ソース
領域４とドレイン領域５の間にチャネル領域（Ｎ^-）６
を備えている。周辺部のゲート領域３の一部表面とソー
ス領域４の表面を除くＳｉ基板表面には絶縁層７が形成
されており、ソース領域４の表面と絶縁層７の表面に
は、多結晶シリコン層８が連続形成されている。さら
に、多結晶シリコン層８の表面にはソース電極４´が連
続形成され、素子周辺部のゲート領域３の表面上には金
属のゲート電極３´が形成されている。また、ドレイン
領域の表面にはドレイン電極５´が形成されている。本
実施例のトランジスタでは、多結晶シリコン層８は素子
のほぼ全面に連続形成されており、ソース電極４´と同
様、微細なパターニングは必要でない。なお、図１及び
図３からわかるように、このトランジスタでは、ソース
領域４は、図２において紙面に垂直な方向に延びてお
り、平面でみると図１に示すように短冊形状をしてい
る。そして、ゲート領域３はソース領域４を取り囲むよ
うに形成されており、全ゲート領域はつながっている。
したがって、素子周辺部のゲート領域表面に形成された
ゲート電極３´により全ゲート領域からの電流の供給・
取り出しが可能である。

【００１９】ところで、この静電誘導トランジスタ１で
は、そのゲート領域３は、不純物を高濃度に拡散した半
導体領域（Ｐ⁺）３ａとその上部に形成されたコバルト
シリサイド（ＣｏＳｉ₂）層３ｂからなる。コバルトシ
リサイド層３ｂは、例えば、以下のようにして形成する
ことができる。

【００２０】（１）まず、半導体基板のＮ^-領域表面部
分にＰ型不純物拡散領域を形成後、この不純物拡散領域
を除く全面にＳｉＯ₂層を形成する。

【００２１】（２）次に、電子ビーム蒸着法あるいはス
パッタリング法により全面にＣｏ層を形成後、不活性ガ
ス雰囲気中で低温熱処理（４００〜５００℃）すること
により、Ｐ型不純物拡散領域の表面領域にのみＣｏＳｉ
層を形成する。

【００２２】（３）熱処理後、ＳｉＯ₂層の表面に残さ
れた未反応Ｃｏ層は、エッチング液により選択的に除去
される。

【００２３】（４）その後、高温熱処理（＞６５０℃）
により、ＣｏＳｉをさらにＳｉと反応させてＣｏＳｉ₂
層３ｂを形成する。

【００２４】（５）最後に、ＳｉＯ₂層をエッチングに
より除去し、ＣｏＳｉ₂層のパターンのみを残す。

【００２５】このようにして形成されたＣｏＳｉ₂層は
熱処理前のＣｏ層のパターン形状を維持したまま、Ｃｏ
層の厚さの約３．５倍の厚さで大部分がＳｉ基板の内部
に形成される。従って、ＣｏＳｉ層の形成によって生じ
る表面段差は極めて小さく、その後のプロセスへの影響
は殆どない。なお、ＣｏＳｉ₂層の形成方法は上記に限
らない。例えば、リフトオフ法を用いたパターニングに
より、Ｐ型不純物拡散領域にのみＣｏ層を形成後、高温
熱処理（＞６５０℃）することによってもＣｏＳｉ₂層
の形成が可能である。あるいは、スパッタリング法等に
より直接ＣｏＳｉ₂層を形成してもよい。

【００２６】上述のような方法により、Ｐ型不純物拡散
領域の表面部分に膜厚４００ｎｍのＣｏＳｉ₂層を形成
後、その表面に絶縁膜７を形成した。次に、この絶縁膜
をパターニング後、多結晶シリコン層８を堆積し、Ｎ型
不純物を注入し熱処理することによりＮ⁺ソース領域４
を形成する。そして、各電極３´、４´及び５´の形成
を経て、図１、図２及び図３に示す静電誘導トランジス
タが形成される。ソース電極４´の膜厚は５μｍであ
り、従来素子のソース電極の膜厚の約５倍である。ま
た、素子表面に占めるソース電極４´の面積率は９０％
以上であり、従来素子のソース電極面積の約３倍であ
る。したがって、本素子のソース電極の断面積は従来素
子に比べて約１５倍に増加している。

【００２７】図４は本実施例の素子と従来の素子のター
ンオフ時の安全動作領域を比較した結果である。図にお
いて、横軸はドレイン電圧、縦軸はドレイン電流密度を
示しており、本実施例素子と従来素子に対して、安全動
作する電流密度−電圧の範囲をそれぞれ実線及び破線で
示している。この図から、たとえばドレイン電圧が５０
０Ｖの場合、本実施例素子は従来素子の約２倍のドレイ
ン電流密度まで破壊することなく動作することがわか
る。この結果は従来の素子性能を大きく上回っており、
電力用スイッチング素子としての用途を大きく拡大する
ものである。また、両素子のオン電圧抵抗を測定した結
果、従来素子では０．３Ｖ、本実施例素子では０．２６
Ｖであった。従って、本実施例によりオン電圧抵抗も約
一割低減されていることを確認した。

【００２８】実施例２本実施例の静電誘導半導体装置は、素子面積が比較的大
きい１０×１０ｍｍ²の静電誘導トランジスタの例であ
る。図５には、この素子の平面概略図がしめされてい
る。図５において破線はソース領域４４及びゲート領域
４３を示している。この素子では、ゲート電極４３´が
素子周辺領域以外にも形成され、ソース電極４４´はゲ
ート電極間で複数のソース領域にわたって連続形成され
ている。本素子においても、ゲート領域の表面部分にコ
バルトシリサイド（ＣｏＳｉ₂）層が形成されている。
この素子の断面構造及び製造方法は実施例１とほぼ同じ
である。

【００２９】素子面積が大きい場合、実施例１のような
ゲート電極の配置では、ゲート領域の抵抗に基づくゲー
ト領域内の電位分布が大きくなり素子性能が低下すると
いう問題が発生する。これは、ゲート領域に形成された
コバルトシリサイド層の比抵抗が通常電極材料として用
いられる金属に比べて約一桁高いためである。しかしな
がら、図５のようなゲート電極配置をとることによりこ
の問題を解消することができる。この素子のターンオフ
時安全動作領域を測定した結果、素子面積が実施例１の
素子の約１０倍であるにもかかわらず、実施例１とほぼ
同等の特性が得られた。

【００３０】なお、本発明は上記実施例に限らない。静
電誘導半導体装置は、ノーマリーオフタイプでなくてノ
ーマリーオンタイプであってもよいし、また、トランジ
スタ構成でなくてサイリスタ構成であっても良い。さら
に図１において、Ｎ型とＰ型が逆転した構成のものであ
っても良い。また、ソース領域の形状及び配置は上記の
実施例に限らず、任意のものであっても良い。

【００３１】また、本静電誘導半導体装置のゲート領域
内の配線材料として、上記実施例ではコバルトシリサイ
ドを用いたが、コバルトシリサイドの他に、タングステ
ンシリサイド（ＷＳｉ₂）、モリブデンシリサイド（Ｍ
ｏＳｉ₂）、タンタルシリサイド（ＴａＳｉ₂）等の比
抵抗が小さく、かつ高融点の金属シリサイドを用いても
実施例と同様な改善効果が見られる。ただし、これらの
シリサイドは、不純物を高濃度に拡散したシリコンより
も比抵抗は小さいとはいえ、コバルトシリサイドに比べ
て比抵抗が２倍以上大きいため、その分ゲート領域の抵
抗が高くなり、ターンオフ時間が長くなると共にターン
オフ時の破壊耐圧が減少する傾向がみられる。

【００３２】

【発明の効果】以上述べたように、請求項１記載の静電
誘導半導体装置では、ゲート領域内の表面部分に比抵抗
の小さい金属シリサイド層を設けることにより、ゲート
電極は素子表面の一部領域にのみ配置され、ソース電極
は素子のほぼ全表面に形成されているので、ソース電極
の膜厚を増加させてソース電極の抵抗を大幅に低減する
ことができる。これにより、ソース電極内に発生する電
流分布の不均一性は著しく改善され、ターンオフ時の安
全動作領域が拡大するとともにオン電圧抵抗が減少する
効果がある。

【００３３】また、請求項２記載の静電誘導半導体装置
では、金属シリサイドとして比抵抗及び耐熱性ともに優
れたコバルトシリサイドを用いているため、より顕著に
ターンオフ時の安全動作領域を拡大させ、オン電圧抵抗
を減少させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例である表面ゲート型静電誘導
トランジスタの概略平面図である。

【図２】図１に示された実施例のII−II部の概略断面図
である。

【図３】図１に示された実施例のIII −III 部の概略断
面図である。

【図４】実施例のトランジスタ及び従来トランジスタの
ターンオフ時安全動作領域を示した図である。

【図５】本発明の他の実施例である表面ゲート型静電誘
導トランジスタの概略平面図である。

【図６】従来の表面ゲート型静電誘導トランジスタの要
部構成を表す概略断面図である。

【符号の説明】

１、２０静電誘導トランジスタ２、２１シリコン基板３、２２、４３ゲート領域４、２３、４４ソース領域５、２４ドレイン領域６、２５チャネル領域７、２６、４５絶縁層８、２７多結晶シリコン層３´、２２´、４３´ ゲート電極４´、２３´、４４´ ソース電極５´、２４´ ドレイン電極３ｂコバルトシリサイド（ＣｏＳｉ₂）層

───────────────────────────────────────────────────── フロントページの続き (72)発明者石子雅康愛知県愛知郡長久手町大字長湫字横道41番地の１株式会社豊田中央研究所内 (72)発明者只野博愛知県愛知郡長久手町大字長湫字横道41番地の１株式会社豊田中央研究所内 (72)発明者杉山進愛知県愛知郡長久手町大字長湫字横道41番地の１株式会社豊田中央研究所内

Claims

【特許請求の範囲】

【請求項１】単結晶シリコン基板の表面部分にゲート
領域とソース領域を備える静電誘導半導体装置におい
て、前記ゲート領域内の表面部分に少なくとも１０００℃の
耐熱性を有し、かつ比抵抗が少なくとも１０^-4Ω・ｃｍ
より小さい金属シリサイド層が形成され、前記金属シリサイド層の表面には一部の領域を除いて絶
縁層が形成され、前記ソース領域の表面と前記絶縁層表面には多結晶シリ
コン層が連続形成され、前記多結晶シリコン層の表面にはソース電極が連続形成
され、前記金属シリサイド表面の絶縁層が形成されている領域
にのみゲート電極が形成され、てなることを特徴とする静電誘導半導体装置。
【請求項２】請求項１記載の静電誘導半導体装置にお
いて、前記金属シリサイドはコバルトシリサイドであることを
特徴とする静電誘導半導体装置。